KR101630802B1 - Method for manufacturing solar cell, and solar cell manufactured by the same method - Google Patents
Method for manufacturing solar cell, and solar cell manufactured by the same method Download PDFInfo
- Publication number
- KR101630802B1 KR101630802B1 KR1020100130429A KR20100130429A KR101630802B1 KR 101630802 B1 KR101630802 B1 KR 101630802B1 KR 1020100130429 A KR1020100130429 A KR 1020100130429A KR 20100130429 A KR20100130429 A KR 20100130429A KR 101630802 B1 KR101630802 B1 KR 101630802B1
- Authority
- KR
- South Korea
- Prior art keywords
- irregularities
- silicon substrate
- forming
- substrate
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 89
- 239000010703 silicon Substances 0.000 claims abstract description 89
- 239000007864 aqueous solution Substances 0.000 claims abstract description 49
- 230000002378 acidificating effect Effects 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 136
- 230000015572 biosynthetic process Effects 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 7
- 230000003667 anti-reflective effect Effects 0.000 claims description 5
- 238000007598 dipping method Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021426 porous silicon Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000463 material Substances 0.000 description 5
- 238000004381 surface treatment Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- -1 ITO Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229960004592 isopropanol Drugs 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Weting (AREA)
Abstract
본 발명은 태양전지에 관한 것으로서, 보다 상세하게는 실리콘 기판으로부터 태양전지소자를 제조하는 태양전지소자의 제조방법 및 그 방법에 의하여 제조된 태양전지소자에 관한 것이다.
본 발명은 제1반도체특성을 가지는 실리콘 기판으로서, 상기 제1반도체특성과 같은 특성을 가지는 하나 이상의 제1반도체층과, 상기 제1반도체특성과 다른 제2반도체특성을 가지는 하나 이상의 제2반도체층이 저면에 형성되는 실리콘 기판과; 상기 제1반도체층 및 상기 제2반도체층과 각각 전기적으로 연결되도록 형성된 제1전극층 및 제2전극층과; 상기 실리콘 기판의 상면에 형성된 반사방지막을 포함하는 태양전지소자의 제조방법으로서, 상기 기판의 상면에 다수의 제1요철들과 상기 제1요철보다 크기가 작은 제2요철을 형성하는 요철형성단계를 포함하며, 상기 요철형성단계는 상기 기판을 산성수용액으로 식각하여 기판의 외면에 다수의 상기 제1요철들을 형성하는 제1요철형성단계와; 상기 제1요철형성단계를 통해 상기 제1요철들이 형성된 상기 기판의 상면을 건식식각하여 다수의 상기 제2요철들을 형성하는 제2요철형성단계를 포함하는 것을 특징으로 하는 태양전지소자의 제조방법을 개시한다.The present invention relates to a solar cell, and more particularly, to a method of manufacturing a solar cell element from a silicon substrate and a solar cell element manufactured by the method.
The present invention provides a silicon substrate having a first semiconductor property, comprising: at least one first semiconductor layer having the same characteristics as the first semiconductor characteristic; and at least one second semiconductor layer having a second semiconductor characteristic different from the first semiconductor characteristic A silicon substrate formed on the bottom surface; A first electrode layer and a second electrode layer formed to be electrically connected to the first semiconductor layer and the second semiconductor layer, respectively; And forming an unevenness forming step of forming a plurality of first irregularities on the upper surface of the substrate and second irregularities smaller in size than the first irregularities on the upper surface of the substrate, Forming a plurality of first irregularities on an outer surface of the substrate by etching the substrate with an acidic aqueous solution; And forming a plurality of second irregularities by dry etching the upper surface of the substrate on which the first irregularities are formed through the first irregularities forming step. .
Description
본 발명은 태양전지에 관한 것으로서, 보다 상세하게는 실리콘 기판으로부터 태양전지소자를 제조하는 태양전지소자의 제조방법 및 그 방법에 의하여 제조된 태양전지소자에 관한 것이다.The present invention relates to a solar cell, and more particularly, to a method of manufacturing a solar cell element from a silicon substrate and a solar cell element manufactured by the method.
태양전지(solar cell)란 광전효과의 하나인 광기전력효과를 응용하여 기전력을 발생시킨 전지를 말한다.The term "solar cell" refers to a cell that generates an electromotive force by applying a photovoltaic effect, which is one of the photoelectric effects.
태양전지는 기판의 재질에 따라 실리콘계 태양전지, 화합물 반도체 태양전지, 화합물 또는 적층형 태양전지로 분류된다. 여기서 실리콘계 태양전지는 다시 단결정 실리콘 및 다결정 실리콘과 같은 결정계 실리콘 태양전지 및 비정질 실리콘 태양전지로 구분된다.The solar cell is classified into a silicon solar cell, a compound semiconductor solar cell, a compound or a laminated solar cell according to the material of the substrate. Here, the silicon-based solar cell is further divided into crystalline silicon solar cells and amorphous silicon solar cells such as single crystal silicon and polycrystalline silicon.
태양전지의 효율은 기판의 반사율 등 여러 가지 변수들에 의하여 결정되며 빛을 받는 표면에서의 빛의 반사, 즉 반사율을 최소화함으로써 극대화할 수 있다.The efficiency of the solar cell is determined by various parameters such as the reflectance of the substrate and can be maximized by minimizing the reflection of light on the receiving surface, that is, the reflectance.
한편 제조비용이 저가인 결정계 실리콘 태양전지 분야에서도 태양전지의 효율을 향상시키기 위하여 빛의 반사율을 최소화하는 등 다양한 방안들이 연구되고 있다.Meanwhile, in the crystalline silicon solar cell having a low manufacturing cost, various methods such as minimizing the reflectance of light are being studied in order to improve the efficiency of the solar cell.
본 발명의 목적은 실리콘 기판표면의 빛의 반사를 최소화할 수 있는 태양전지소자의 제조방법 및 그 제조방법에 의하여 제조된 태양전지소자를 제공하는 데 있다.It is an object of the present invention to provide a method of manufacturing a solar cell element capable of minimizing light reflection on the surface of a silicon substrate and a solar cell element manufactured by the method.
본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여 창출된 것으로서, 본 발명은 제1반도체특성을 가지는 실리콘 기판으로서, 상기 제1반도체특성과 같은 특성을 가지는 하나 이상의 제1반도체층과, 상기 제1반도체특성과 다른 제2반도체특성을 가지는 하나 이상의 제2반도체층이 저면에 형성되는 실리콘 기판과; 상기 제1반도체층 및 상기 제2반도체층과 각각 전기적으로 연결되도록 형성된 제1전극층 및 제2전극층과; 상기 실리콘 기판의 상면에 형성된 반사방지막을 포함하는 태양전지소자의 제조방법으로서, 상기 기판의 상면에 다수의 제1요철들과 상기 제1요철보다 크기가 작은 제2요철을 형성하는 요철형성단계를 포함하며, 상기 요철형성단계는 상기 기판을 산성수용액으로 식각하여 기판의 외면에 다수의 상기 제1요철들을 형성하는 제1요철형성단계와; 상기 제1요철형성단계를 통해 상기 제1요철들이 형성된 상기 기판의 상면을 건식식각하여 다수의 상기 제2요철들을 형성하는 제2요철형성단계를 포함하는 것을 특징으로 하는 태양전지소자의 제조방법을 개시한다.In order to achieve the above object, the present invention provides a silicon substrate having a first semiconductor characteristic, comprising: at least one first semiconductor layer having the same characteristics as the first semiconductor characteristic; A silicon substrate on which at least one second semiconductor layer having a second semiconductor characteristic different from the first semiconductor characteristic is formed on a bottom surface; A first electrode layer and a second electrode layer formed to be electrically connected to the first semiconductor layer and the second semiconductor layer, respectively; And forming an unevenness forming step of forming a plurality of first irregularities on the upper surface of the substrate and second irregularities smaller in size than the first irregularities on the upper surface of the substrate, Forming a plurality of first irregularities on an outer surface of the substrate by etching the substrate with an acidic aqueous solution; And forming a plurality of second irregularities by dry etching the upper surface of the substrate on which the first irregularities are formed through the first irregularities forming step. .
상기 제1요철형성단계에서 상기 산성수용액은 HNO3 및 HF를 포함할 수 있다.In the first irregularities forming step, the acidic aqueous solution may contain HNO 3 and HF.
상기 산성수용액은 수용액 내 HNO3 및 HF의 실질적 질량비가 1:1~5.5:1인 비율로 혼합될 수 있다.The acidic aqueous solution may be mixed in a ratio of a substantial mass ratio of HNO 3 and HF in the aqueous solution of 1: 1 to 5.5: 1.
상기 제1요철형성단계는 산성수용액이 담긴 용기에 롤러에 의하여 기판이 이송되면서 수행되며, 6~10℃의 온도로 1분~10분 동안 식각이 수행될 수 있다.The first unevenness forming step is performed while the substrate is transferred to the container containing the acidic aqueous solution by the roller, and the etching may be performed at a temperature of 6 to 10 ° C for 1 minute to 10 minutes.
상기 제1요철형성단계는 산성수용액이 담긴 용기에 침지하여 식각이 수행되는 디핑방식에 의하여 수행되며, 6℃~10℃의 온도로 20분 동안 식각이 수행될 수 있다.The first concavity and convexity forming step may be performed by a dipping method in which the substrate is immersed in a container containing an acidic aqueous solution, and the substrate is etched for 20 minutes at a temperature of 6 ° C to 10 ° C.
상기 제1요철형성단계 전에는 실리콘 잉곳에서 슬라이싱된 실리콘 기판의 데미지를 산성수용액 또는 알칼리수용액으로 제거하는 기판손상처리단계를 추가로 포함할 수 있다.The method may further include a substrate damage treatment step of removing the damage of the silicon substrate sliced in the silicon ingot with an acidic aqueous solution or an alkaline aqueous solution before the first unevenness formation step.
상기 제1요철형성단계 후에는 상기 제1요철형성단계에서 발생된 불순물을 제거하는 제1세정공정과, 상기 기판의 외면에 잔존하는 다공성 이산화규소를 알칼리 화합물을 사용하여 일부 식각하는 서브식각공정과, 상기 서브식각공정 후에 기판의 외면에 잔존하는 불순물을 제거하는 제2세정공정과; 상기 제2세정공정 후 상기 기판을 건조시키는 건조공정을 추가로 포함할 수 있다.A first cleaning step of removing impurities generated in the first concavity and convexity formation step after the first concavo-convex formation step, a sub-etching step of partially etching the porous silicon dioxide remaining on the outer surface of the substrate using an alkaline compound, A second cleaning step of removing impurities remaining on the outer surface of the substrate after the sub-etching process; And a drying step of drying the substrate after the second cleaning step.
상기 제2요철은 단면이 실질적으로 삼각형 형상을 이루며, 상기 제1요철의 정상 쪽으로 향하는 쪽의 변이 그 반대쪽 변보다 짧게 형성될 수 있다.The second irregularities may have a substantially triangular cross-section, and a side of the first irregularities facing the top of the first irregularities may be formed shorter than the opposite side.
상기 실리콘 기판은 단결정 실리콘 기판 또는 다결정 실리콘 기판일 수 있다.The silicon substrate may be a single crystal silicon substrate or a polycrystalline silicon substrate.
상기 제1요철형성단계 후에 상기 실리콘 기판은 그 외면 중 반사방지막이 형성될 표면이 완전히 평면인 상태의 상기 표면의 면적을 이상면적이라고 할 때, 상기 제1요철형성단계에서 식각된 상기 표면의 실제표면적 대 이상면적의 면적비는 1.2 내지 3.2인 것이 바람직하다.The surface of the silicon substrate after the first concavity and convexity forming step is an ideal surface area in a state in which the surface on which the antireflective film is to be formed is completely planar, The area ratio of the surface area to the abnormal area is preferably 1.2 to 3.2.
상기 제1반도체특성은 p형 및 n형 중 어느 하나이며, 상기 제2반도체특성은 n형 및 p형 중 나머지 하나일 수 있다.The first semiconductor characteristic may be one of p-type and n-type, and the second semiconductor characteristic may be one of n-type and p-type.
상기 제1반도체층 및 상기 제2반도체층을 보호하기 위한 SiNx과 같은 요철형성방지층을 상기 제1요철형성단계 전에 형성하는 방지층형성단계와; 상기 제1요철형성단계 후 또는 상기 제2요철형성단계 후에 상기 요철형성방지층을 제거하는 방지층제거단계를 포함할 수 있다.An anti-reflective layer such as SiN x for protecting the first semiconductor layer and the second semiconductor layer before the first unevenness forming step; And removing the unevenness formation preventing layer after the first unevenness formation step or after the second unevenness formation step.
상기 태양전지소자의 제조방법은 실리콘 기판의 저면에 상기 제1반도체층 및 상기 제2반도체층을 형성하는 반도체층형성단계와; 상기 실리콘 기판의 상면에 상기 반사방지막을 형성하는 반사방지막형성단계와; 상기 제1전극층 및 상기 제2전극층을 형성하는 전극층형성단계를 포함하며, 상기 요철형성단계는 상기 반도체층형성단계 전 또는 후에 수행될 수 있다.The method for fabricating a solar cell device includes: forming a first semiconductor layer and a second semiconductor layer on a bottom surface of a silicon substrate; Forming an antireflection film on an upper surface of the silicon substrate; And the electrode layer forming step of forming the first electrode layer and the second electrode layer, and the step of forming irregularities may be performed before or after the step of forming the semiconductor layer.
상기 태양전지소자의 제조방법은 상기 요철형성단계가 상기 반도체층형성단계 후에 수행될 때 상기 반도체형성단계 후에 상기 실리콘 기판의 저면에 제1요철이 형성되는 것을 방지하기 위하여 상기 실리콘 기판의 저면에 요철형성방지층을 형성하는 방지층형성단계와; 상기 제1요철형성단계 후 또는 상기 제2요철형성단계 후 상기 요철형성방지층이 제거되는 방지층제거단계가 수행될 수 있다.The method of manufacturing a solar cell device according to claim 1, wherein the step of forming the concavities and convexities is performed after the step of forming the semiconductor layer. In order to prevent the formation of the first concavo-convex on the bottom surface of the silicon substrate after the semiconductor- An anti-formation layer; The anti-irregularity-preventing layer may be removed after the first irregularity-forming step or after the second irregularity-forming step.
상기 요철형성단계가 상기 반도체층형성단계 전에 수행될 때 상기 제1요철형성단계의 수행 전에는 상기 실리콘 기판의 저면에 제1요철이 형성되는 것을 방지하기 위하여 상기 실리콘 기판의 저면에 요철형성방지층을 형성하는 방지층형성단계와; 상기 제1요철형성단계 후 또는 상기 제2요철형성단계 후 상기 요철형성방지층 중 상기 실리콘 기판의 저면에 제2반도체특성을 가지는 제2반도체층이 형성될 위치가 식각되어 제거되는 방지층제거단계가 수행될 수 있다.In order to prevent the first irregularities from being formed on the bottom surface of the silicon substrate before the step of forming the irregularities when the step of forming the irregularities is performed before the step of forming the semiconductor layer, A step of forming a barrier layer; A step of removing the anti-irregularity layer is performed after the first irregularity formation step or after the second irregularity formation step is performed by etching the position where the second semiconductor layer having the second semiconductor characteristic is formed on the bottom surface of the silicon substrate .
상기 제1반도체특성 및 상기 제2반도체특성은 각각 p형 및 n형이며, 상기 제2반도체층이 먼저 형성되며, 상기 제1반도체층이 형성될 때 상기 실리콘 기판의 상면에 보호층이 같이 형성될 수 있다.The first semiconductor characteristic and the second semiconductor characteristic are p-type and n-type, respectively, and the second semiconductor layer is formed first. When the first semiconductor layer is formed, a protective layer is formed on the upper surface of the silicon substrate .
본 발명은 또한 상기와 같은 태양전지소자의 제조방법에 의하여 제조된 태양전지소자를 개시한다.The present invention also discloses a solar cell element manufactured by the above-described method for manufacturing a solar cell element.
본 발명에 따른 태양전지소자의 제조방법은 습식에 의한 제1요철형성단계에 의하여 1차로 요철(제1요철)을 형성하고, 건식, 즉 건식식각에 의한 제2요철형성단계에 의하여 2차로 제1요철보다 작은 크기의 미세요철을 형성함으로써 태양전지소자의 실리콘 기판의 반사율을 현저하게 감소시켜 태양전지의 효율을 향상시킬 수 있는 이점이 있다.The method of manufacturing a solar cell element according to the present invention is a method of manufacturing a solar cell element by forming a concavo-convex (first concavo-convex) in a first step by a first concavo-convex forming step by a wet process and forming a second concavo- By forming fine concavities and convexities having a size smaller than that of one unevenness, the reflectance of the silicon substrate of the solar cell element is remarkably reduced, thereby improving the efficiency of the solar cell.
특히 제1요철형성단계를 고온에서 수행되는 알칼리수용액을 사용하지 아니하고 저온에서 수행되는 산성수용액을 사용하여 수행함으로써 공정의 재현성 및 신뢰성을 향상시킬 수 있는 이점이 있다.In particular, the first unevenness forming step is advantageous in that the reproducibility and reliability of the process can be improved by carrying out the step of forming the unevenness using an acidic aqueous solution which is carried out at a low temperature without using an alkali aqueous solution which is carried out at a high temperature.
또한 상기 제1요철형성단계에서 식각된 실리콘 기판의 실제표면적 및 이상면적의 면적비를 1.2~3.2로 함으로써 표면처리에 의한 반사율 저감을 극대화할 수 있는 이점이 있다.In addition, the area ratio of the actual surface area and the abnormal area of the silicon substrate etched in the first concavity and convexity formation step is set to 1.2 to 3.2, which is advantageous in maximizing the reduction of the reflectance due to the surface treatment.
또한 본 발명에 따른 태양전지소자의 제조방법은 습식에 의한 요철을 형성하는 제1요철형성단계를 포함함으로써 미세요철 형성을 위한 건식식각에 의한 공정시간을 단축시킬 수 있는 이점이 있다.In addition, the method for manufacturing a solar cell element according to the present invention has an advantage of shortening a process time by dry etching for forming fine irregularities by including a first irregularity forming step of forming irregularities by wet etching.
또한 본 발명에 따른 태양전지소자의 제조방법은 습식에 의한 요철을 형성하는 제1요철형성단계를 포함함으로써 건식식각에 의한 제2요철형성단계에서 복수개의 기판들을 식각하는 경우 가장자리 쪽에 위치된 기판의 색차(color difference)를 개선할 수 있는 이점이 있다.Further, the method of manufacturing a solar cell device according to the present invention includes a first irregularity forming step of forming irregularities by wet etching, so that when a plurality of substrates are etched in the second irregularity forming step by dry etching, There is an advantage that the color difference can be improved.
도 1은 본 발명에 따른 태양전지소자의 제조방법을 보여주는 공정도이다.
도 2는 도 1의 태양전지소자의 저면을 보여주는 저면도이다.
도 3a 내지 도 3c는 도 3의 태양전지소자의 제조방법에 대응되는 상태를 보여주는 단면도들이다.
도 4a는 도 2의 태양전지소자의 제조방법 중 요철형성단계의 제1요철형성단계에 의하여 1차로 표면처리된 기판을 보여주는 일부 단면도이며, 도 4b 및 도 4c는 각각 제1기판처리 후 면적비가 1.2 미만 및 3.2 이상인 경우를 보여주는 일부 단면도들이다.
도 5은 도 1의 태양전지소자의 제조방법 중 요철형성단계의 제1요철형성단계에 의하여 요철이 형성된 상태를 보여주는 개념도이다.
도 6a 및 도 6b는 도 1의 태양전지소자의 제조방법의 다른 예에 대응되는 상태를 보여주는 단면도들이다.1 is a process diagram showing a method of manufacturing a solar cell device according to the present invention.
2 is a bottom view showing the bottom surface of the solar cell element of FIG.
3A to 3C are cross-sectional views showing a state corresponding to the method of manufacturing the solar cell element of FIG.
FIG. 4A is a partial cross-sectional view showing a substrate subjected to a first surface treatment by the first concavity and convexity forming step in the method of manufacturing the solar cell element of FIG. 2, FIGS. 4B and 4C are cross- 1.2, and 3.2 or more.
FIG. 5 is a conceptual view showing a state where unevenness is formed by the first irregularities forming step of the irregularities forming step in the manufacturing method of the solar cell element of FIG. 1;
6A and 6B are cross-sectional views showing a state corresponding to another example of the manufacturing method of the solar cell element of FIG.
이하 본 발명에 따른 태양전지소자의 제조방법 및 그 제조방법에 의하여 제조된 태양전지에 관하여 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a method for manufacturing a solar cell device according to the present invention and a solar cell fabricated by the method will be described in detail with reference to the accompanying drawings.
본 명세서에 첨부된 도면들은 설명의 편의상 단면표시인 해칭을 생략하였으며, 치수 등을 실제와 다르게 표시하였다.For convenience of description, hatching, which is a sectional view, is omitted in the drawings attached to the present specification, and dimensions and the like are displayed differently from actual ones.
도 1은 본 발명에 따른 태양전지소자의 제조방법을 보여주는 공정도이고, 도 2는 도 1의 태양전지소자의 저면을 보여주는 저면도이고, 도 3a 내지 도 3c는 도 3의 태양전지소자의 제조방법에 대응되는 상태를 보여주는 단면도들이다.1 is a bottom view showing a bottom surface of the solar cell element of FIG. 1, and FIGS. 3A to 3C are cross-sectional views illustrating a method of manufacturing the solar cell element of FIG. 3 As shown in Fig.
본 발명에 따른 태양전지소자의 제조방법은 도 1 내지 도 3c에 도시된 바와 같이, 반도체층형성단계(S110)와; 요철형성단계(S120)와; 반사방지막형성단계(S140)와; 전극층형성단계(S150)를 포함하여 구성된다.1 to 3C, a method of manufacturing a solar cell device according to the present invention includes forming a semiconductor layer (S110); A concavity and convexity formation step (S120); Anti-reflection film formation step S140; And an electrode layer forming step (S150).
본 발명에 따른 태양전지소자의 제조방법에 의하여 제조되는 태양전지소자는 빛을 수광하는 표면적을 늘리기 위하여 수광면인 기판의 상면에 전극을 형성하지 않고 저면에 두 전극을 형성한 소위 IBC (interdigitated back contact) 태양전지소자로서, 도 3c에 도시된 바와 같이, 저면에 제1반도체특성을 가지는 하나 이상의 제1반도체층(111) 및 제2반도체특성을 가지는 하나 이상의 제2반도체층(112)이 형성되며 제1반도체특성을 가지는 실리콘 기판(110)과; 제1반도체층(111) 및 제2반도체층(112)과 각각 전기적으로 연결되도록 형성된 제1전극층(210) 및 제2전극층(220)과; 실리콘 기판(110)의 상면에 형성된 반사방지막(120)을 포함하여 구성된다.A solar cell device manufactured by the method of manufacturing a solar cell device according to the present invention has a so-called interdigitated back (IBC) structure in which two electrodes are formed on the bottom surface of the substrate, 3C, at least one
여기서 실리콘 기판(110)은 단결정 또는 다결정과 같이 결정계 실리콘 기판으로서 불순물이 도핑된 n형 반도체특성 또는 p형 반도체 특성 중 어느 하나의 특성을 가진다.Here, the
상기 실리콘 기판(110)은 다양한 제조방법에 의하여 제조될 수 있으며, 예를 들면 실리콘 잉곳(ingot)으로부터 와이어 소(wire saw)와 같은 장치로 슬라이싱하여 실리콘 기판(110)을 가공하여 제조될 수 있다.The
이때 상기 실리콘 기판(110)은 설계 조건에 따라서 다양한 두께를 가질 수 있으며, 약 100㎛~400㎛의 두께를 가질 수 있다.
At this time, the
이하 본 발명에 따른 태양전지소자의 제조방법에 관하여 단계별로 상세히 설명한다.Hereinafter, a method of manufacturing a solar cell device according to the present invention will be described in detail.
1. 반도체층형성단계(1. Semiconductor layer formation step ( S110S110 ))
상기 반도체층형성단계(S110)는 IBC 태양전지소자를 이루도록 실리콘 기판(110)의 저면에 제1반도체층(111) 및 제2반도체층(112)을 형성하는 단계이다.The semiconductor layer forming step S110 is a step of forming a
상기 제1반도체층(111) 및 제2반도체층(112)은 p형 및 n형에서 선택되어 각각 서로 반대의 반도체특성을 가지며, 제1반도체층(111)이 p형을 가지는 경우 제2반도체층(112)은 반대의 반도체특성인 n형을 가진다.The
상기 제1반도체층(111) 및 제2반도체층(112)은 도 3a에 도시된 바와 같이, 반도체공정에 의하여 형성됨을 특징으로 하며, 증착 및 식각 등의 반도체공정을 수회 반복하여 실리콘 기판(110)의 저면에 형성된다.The
한편 상기 제1반도체층(111) 및 제2반도체층(112)의 형성순서는 바뀔 수 있으며 각 반도체층(111, 112)의 형성을 위한 불순물은 다양한 재질이 사용될 수 있으며, 불순물의 확산방법 또한 다양한 방법이 사용될 수 있다.Meanwhile, the order of forming the
그리고 상기 제1반도체층(111) 및 제2반도체층(112)은 실리콘 기판(110)의 상면을 통하여 빛을 수광할 때 기전력이 발생할 수 있도록 서로 적층되지 않고 실리콘 기판(110)의 표면방향으로 간격을 두고 형성된다.The
또한 상기 제1반도체층(111)은 실리콘 기판(110)보다 불순물의 농도가 높게 형성됨이 바람직하며, 즉 실리콘 기판(110)보다 불순물의 농도가 높은 p+ 또는 n+로 형성됨이 바람직하다.The
한편 상기 반도체층형성단계(S110) 전에는 실리콘 잉곳에서 슬라이싱된 실리콘 기판(110)에서 슬라이싱 과정에서 발생된 데미지를 산성수용액 또는 알칼리수용액으로 제거하는 기판손상처리단계(미도시)를 추가로 포함할 수 있다.Meanwhile, before the semiconductor layer forming step (S110), a substrate damage processing step (not shown) for removing the damage generated in the slicing process in the
여기서 상기 산성수용액은 HNO3 및 HF의 혼합수용액, HNO3,HF 및 CH3COOH (또는 탈이온수)가 사용될 수 있다. 여기서 혼합수용액의 H2O의 비율은 본 발명이 속하는 통상의 지식을 가진 자의 선택에 의하여 정해진다.Here, the acidic aqueous solution may be a mixed aqueous solution of HNO 3 and HF, HNO 3 , HF and CH 3 COOH (or deionized water). Wherein the ratio of H 2 O in the mixed aqueous solution is determined by the choice of one of ordinary skill in the art to which the present invention pertains.
그리고 상기 기판손상처리단계는 알칼리수용액의 경우 약 80℃~90℃에서 약 15분~25분 정도 수행된다. 여기서 상기 알칼리수용액은 NaOH 또는 KOH가 사용되며, IPA(2-isopropyl-alcohol)가 추가로 혼합될 수 있다.The substrate damage treatment step is performed at about 80 ° C to 90 ° C for about 15 minutes to about 25 minutes in the case of an aqueous alkaline solution. Here, NaOH or KOH is used as the alkali aqueous solution, and IPA (2-isopropyl-alcohol) may be further mixed.
특히 상기 기판손상처리단계는 실리콘 기판이 단결정인 경우 알칼리수용액을 사용하고, 다결정인 경우 산성수용액을 사용하는 것이 바람직하다.Particularly, in the step of damaging the substrate, it is preferable to use an aqueous alkali solution when the silicon substrate is single crystal and use an acidic aqueous solution when the silicon substrate is polycrystalline.
한편 상기 기판손상처리단계는 후술하는 요철형성단계의 제1요철형성단계(S210)에 포함되어 하나로 통합되어 수행될 수 있다.
On the other hand, the substrate damage process step may be included in the first concavity and convexity formation step S210 of the concavo-convex formation step, which will be described later, and integrated into one.
2. 요철형성단계(2. Unevenness formation step ( S120S120 ))
한편 상기 요철형성단계(S120)는 태양전지소자의 표면 중 빛을 수광하는 수광면, 즉 실리콘 기판(110)의 상면에 다수의 미세요철을 형성함으로써 반사율을 낮춰 그 효율을 높일 수 있다.On the other hand, the concavity and convexity formation step (S120) can reduce the reflectance and increase the efficiency by forming a large number of minute irregularities on the light receiving surface, that is, the upper surface of the
상기 요철형성단계(S120)는 실리콘 기판(110)의 상면에 다수의 제1요철(10) 및 제1요철(10)보다 작은 미세요철인 다수의 제2요철(20)들을 형성하는 단계로서 다양한 방법에 의하여 수행될 수 있다. 그리고 상기 요철형성단계(S120)는 반도체층형성단계(S110) 전에 수행되거나, 도 1, 도 3b에 도시된 바와 같이, 반도체층형성단계(S110) 후에 수행될 수 있다.The step of forming irregularities S120 is a step of forming a plurality of
상기 요철형성단계(S120)는 일 예로서, 도 1에 도시된 바와 같이, 실리콘 기판(110)을 산성수용액으로 식각하여 실리콘 기판(110)의 외면에 다수의 제1요철(10)들을 형성하는 제1요철형성단계(S210)와; 제1요철형성단계(S210)를 통해 다수의 제1요철(10)들이 형성된 실리콘 기판(110)의 외면 중 반사방지막(120)이 형성될 실리콘 기판(110)의 상면을 건식식각하여 미세요철인 제2요철(20)을 형성하는 제2요철형성단계(S220)를 포함하여 구성될 수 있다.1, a plurality of
1) 제1요철형성단계(1) First unevenness forming step ( S210S210 ))
상기 제1요철형성단계(S210)는 실리콘 기판(110)의 외면을 알칼리수용액 또는 산성수용액으로 식각하여 제1요철(10)을 형성하는 단계이다. 특히 상기 제1요철형성단계(S210)는 실리콘 기판(110)의 외면에 도 3b 및 도 4a에 도시된 바와 같은 다수개의 제1요철(10)들을 형성하는 것을 목적으로 한다.The first irregularities forming step S210 is a step of forming the
여기서 제1요철형성단계(S210)에서 산성수용액을 사용하는 경우 알칼리수용액을 사용하는 것보다 반사방지막(120)이 형성될 실리콘 기판(110)의 상면에 대한 더 낮은 반사율의 확보가 가능하여 빛의 수광량을 증가시켜 태양전지의 효율을 향상시킬 수 있다.In the case where the acidic aqueous solution is used in the first unevenness forming step S210, it is possible to secure a lower reflectance on the upper surface of the
또한 제1요철형성단계(S210)에서 알칼리수용액을 사용하는 경우 실리콘 기판(110)의 재질에 대한 의존성이 큰데 산성수용액을 사용하는 경우 실리콘 기판(110)의 재질에 대한 의존성을 감소시킬 수 있다.In addition, when the alkaline aqueous solution is used in the first concavity and convexity formation step S210, the dependency of the
상기 제1요철형성단계(S210)에서 사용되는 산성수용액은 HNO3 및 HF를 포함하는 수용액이 사용될 수 있으며, 그 질량비, 농도 등은 식각온도, 식각깊이 등을 고려하여 결정된다.An aqueous solution containing HNO 3 and HF may be used as the acidic aqueous solution used in the first irregularity formation step (S210). The mass ratio and concentration thereof are determined in consideration of the etching temperature, etching depth, and the like.
상기 제1요철형성단계(S210)에서 사용되는 산성수용액 중 수용액 내 HNO3및 HF의 실질적 질량비가 1:1~5.5:1인 비율인 것이 바람직하다. 여기서 상기 산성수용액은 표면 활성화제 및 촉매를 추가로 포함할 수 있다. 이때 상기 기판(110)은 산성수용액이 사용됨을 고려하여 다결정 실리콘 기판인 것이 바람직하다.It is preferable that the substantial mass ratio of HNO 3 and HF in the aqueous solution of the acidic aqueous solution used in the first unevenness forming step (S210) is 1: 1 to 5.5: 1. Wherein the acidic aqueous solution may further comprise a surface activating agent and a catalyst. At this time, the
한편 상기 산성수용액은 HNO3, HF 및 CH3COOH (또는 탈이온수)를 포함하는 수용액이 사용될 수 있다.On the other hand, an aqueous solution containing HNO 3 , HF and CH 3 COOH (or deionized water) may be used as the acidic aqueous solution.
이때 상기 제1요철형성단계(S210)에 의하여 식각되는 식각깊이는 1㎛~10㎛인 것이 바람직하다.At this time, it is preferable that the etching depth to be etched by the first concavity and convexity forming step S210 is 1 탆 to 10 탆.
상기와 같은 제1요철형성단계(S210)는 알칼리수용액 또는 산성수용액, 바람직하게는 산성수용액이 담긴 저장조(wet station)에 롤러에 의하여 실리콘 기판(110)이 이송되면서 식각이 수행되는 인라인방식 또는 알칼리수용액 또는 산성수용액, 바람직하게는 산성수용액이 담긴 저장조(wet station)에 침지하여 식각이 수행되는 디핑방식(dipping)에 의하여 수행될 수 있다.The first unevenness forming step S210 may include an inline method or an alkaline method in which the
이때 상기 제1요철형성단계(S210)는 인라인방식에 수행될 때, 6~10℃의 온도로 1분~10분 동안 식각이 수행될 수 있다.At this time, when the first irregularities forming step S210 is performed in an in-line method, the etching may be performed at a temperature of 6 to 10 DEG C for 1 minute to 10 minutes.
상기 제1요철형성단계(S210)는 디핑방식에 의하여 수행될 때, 6℃~10℃의 온도로 15~25분 동안 식각이 수행될 수 있다.When the first unevenness forming step (S210) is performed by the dipping method, the etching may be performed at a temperature of 6 캜 to 10 캜 for 15 to 25 minutes.
한편 상기 제1요철형성단계(S210)는 산성수용액과 같이 습식에 의하여 수행됨에 따라서 식각을 마친 후 실리콘 기판(110)의 표면을 건조하는 등 후속 공정을 추가로 포함할 수 있다.Meanwhile, the first concavity and convexity forming step (S210) may be performed by a wet process such as an acidic aqueous solution, and may further include a subsequent process such as drying the surface of the
즉, 상기 제1요철형성단계(S210) 후에는 제1요철형성단계(S210)에서 발생된 불순물을 제거하는 제1세정공정과, 실리콘 기판(110)의 외면에 잔존하는 다공성 이산화규소(SiO2)를 알칼리 화합물(NaOH 또는 KOH)을 사용하여 일부 식각하는 서브식각공정과, 서브식각공정 후에 실리콘 기판(110)의 외면에 잔존하는 불순물을 제거하는 제2세정공정과; 제2세정공정 후 실리콘 기판(110)을 건조시키는 건조공정을 추가로 포함할 수 있다.That is, the first roughening after the step (S210) comprises a first porous silicon dioxide remaining in the outer surface of the first cleaning step, a
상기 제1세정공정 및 제2세정공정은 각각 실리콘 기판(110)의 표면에 존재하는 불순물을 제거하는 단계로서 불순물의 종류 및 특징에 따라서 하나의 단계 또는 복수개의 단계로 나누어서 수행될 수 있다.The first cleaning step and the second cleaning step may be performed to remove impurities present on the surface of the
도 4a는 도 2의 태양전지소자의 제조방법 중 요철형성단계의 제1요철형성단계에 의하여 1차로 표면처리된 기판을 보여주는 일부 단면도이며, 도 4b 및 도 4c는 각각 제1요철형성단계 후 면적비가 1.2 미만 및 3.2 이상인 경우를 보여주는 일부 단면도들이고, 도 5은 도 1의 태양전지소자의 제조방법 중 요철형성단계의 제1요철형성단계에 의하여 요철이 형성된 상태를 보여주는 개념도이다. 도 4a 내지 도 5은 설명의 편의를 위하여 대략적으로 도시한 것으로 실제로는 식각깊이 및 최상단의 높이, 크기 등은 편차가 존재하며, 그 단면의 형상 또한 실제형상은 불규칙적이며 다양함은 물론이다.4A is a partial cross-sectional view showing a substrate subjected to a first surface treatment by the first concavity and convexity forming step of the concavo-convex forming step in the method of manufacturing the solar cell element of FIG. 2. FIG. 4B and FIG. Ratio is less than 1.2 and not less than 3.2, and FIG. 5 is a conceptual view showing a state in which irregularities are formed by the first irregularities forming step of the irregularities forming step in the manufacturing method of the solar cell element of FIG. 4A to 5 are schematically shown for the sake of convenience of explanation. Actually, the etch depth and the height, size and the like at the upper end are varied, and the shape of the cross section and the actual shape are irregular and various.
한편 상기 제1요철형성단계(S210)에서 식각되어 외면에 다수개의 제1요철(10)들이 형성된 실리콘 기판(110)의 외면 중 반사방지막(120)이 형성될 상면의 실제 표면적을 실제표면적(Sr)이라 하고 상기 표면이 완전히 평면인 상태의 표면의 면적을 이상면적(Si)이라 할 때, 제1요철형성단계(S210) 후에 실리콘 기판(110)은 도 4a 및 도 5에 도시된 바와 같이, 실제표면적(Sr) 대 이상면적(Si)의 면적비는 1.2 내지 3.2인 것이 바람직하다.The actual surface area of the upper surface of the
상기 면적비가 1.2보다 작은 경우 도 4b에 도시된 바와 같이, 요철(10) 생성의 정도가 작아 제1요철형성단계(S210)에 의한 반사율 감소가 크지 않은 문제점이 있다.As shown in FIG. 4B, when the area ratio is smaller than 1.2, there is a problem that the degree of generation of the concavity and
또한 상기 면적비가 3.2보다 큰 경우 도 4c에 도시된 바와 같이, 후속 단계인 제2요철형성단계(S220)에서 플라즈마에 의한 반응이 크지 않아 표면처리 효과를 감소시키는 문제점이 있다. 더 나아가 상기 면적비가 3.2보다 큰 경우 태양전지 제조방법의 후속공정인 전극형성단계(S150)에서 전극형성을 위한 금속물질의 확산을 방해하여 공극이 형성되는 등 후속 공정에 악영향을 미치는 문제점이 있다. Also, as shown in FIG. 4C, when the area ratio is larger than 3.2, there is a problem in that the reaction by the plasma is not large in the second unevenness forming step S220, which is the subsequent step, thereby reducing the surface treatment effect. Further, when the area ratio is larger than 3.2, there is a problem that the diffusion process of the metal material for electrode formation is interrupted in the electrode forming step (S150), which is a subsequent process of the solar cell manufacturing method, and adversely affects a subsequent process such as forming voids.
3) 제2요철형성단계(3) Second unevenness forming step ( S220S220 ))
상기 제2요철형성단계(S220)는 제1요철형성단계(S210)에서 표면처리된 실리콘 기판(110)의 외면 중 반사방지막(120)이 형성될 상면을 건식식각하여 미세요철인 제2요철(20)을 형성하는 단계이다. The second unevenness forming step S220 is a step of forming a second unevenness forming step S210 by dry etching the upper surface of the outer surface of the
특히 상기 제2요철형성단계(S220)는 실리콘 기판(110)의 상면에 도 3b에 도시된 바와 같은 다수개의 제2요철(20)들을 형성하는 것을 목적으로 한다. 여기서 상기 제2요철(20)은 제1요철(10)보다 크기가 작은 미세요철들이다. In particular, the second irregularities forming step S220 is to form a plurality of
그리고 상기 제1요철(10)은 그 식각깊이가 1㎛~10㎛이고 지름이 약 2㎛~20㎛정도의 반구형 형상(이상적인 형상으로 간주하였을 때)의 홈에 의하여 형성될 수 있으며, 제2요철(20)은 대략 피라미드형상을 가지며 약 100㎚~800㎚의 크기를 가질 수 있다.The
상기 제2요철형성단계(S220)에서 수행되는 건식식각(Dry Etching)은 공정모듈을 이용하여 RIE(Reactive Ion Etching) 또는 ICP(Inductively coupled plasma)에 의하여 수행될 수 있다.The dry etching performed in the second unevenness forming step S220 may be performed by RIE (Reactive Ion Etching) or ICP (inductively coupled plasma) using a process module.
그리고 건식식각에 사용되는 식각가스는 Cl2/CF4/O2, SF6/O2, CHF3/SF6/O2, NF3, F2 및 그 혼합물이 사용될 수 있다. 이때 식각 시간은 약 수초에서 수분 정도 수행된다.The etching gas used for dry etching may be Cl 2 / CF 4 / O 2 , SF 6 / O 2 , CHF 3 / SF 6 / O 2 , NF 3 , F 2, and mixtures thereof. The etching time is about several seconds to several minutes.
그리고 상기 건식식각이 RIE에 의하여 수행되는 경우 RIE에 의한 건식식각은 미세요철인 제2요철(20)의 형성을 촉진하기 위하여 실리콘 기판(110)의 상측에 다수개의 개구부들이 형성된 개구부재를 설치하여 수행될 수 있다.When the dry etching is performed by RIE, the dry etching by RIE is performed by providing an opening member having a plurality of openings formed on the upper surface of the
이때 건식식각은 다수개의 실리콘 기판(110)들이 적재되는 트레이를 통하여 이송하여 공정모듈 내의 기판지지대 상에 적재하여 수행될 수 있다.At this time, the dry etching can be performed by transferring the
한편 상기와 같은 제2요철형성단계(S220)에 의하여 표면처리가 수행된 후의 실리콘 기판(110)의 상면은 도 3b에 도시된 바와 같다.Meanwhile, the upper surface of the
상기 제1요철형성단계(S210)에 의하여 형성된 제1요철(10)보다 미세한 다수개의 제2요철(20)들이 실리콘 기판(110)의 상면에 형성된다.A plurality of
그리고 상기 제2요철(20)은 도 3b에 도시된 바와 같이, 단면이 대략 삼각형(입체적으로는 대략 피라미드) 형상을 이루며, 제1요철(10)의 정상 쪽으로 향하는 쪽의 변이 그 반대쪽 변보다 짧게 형성된다.As shown in FIG. 3B, the
3) 3) 요철형성방지층The unevenness- 형성 및 제거 Formation and Removal
한편 제1요철형성단계(S210)에서 실리콘 기판(110)은 산성수용액을 사용하여 즉, 습식식각에 의하여 처리되므로 제1요철(10)들이 반사방지막(120)이 형성되는 상면 및 그 반대면인 저면, 측면을 포함하는 외면 모두에 제1요철(10)들이 형성될 수 있다.In the first unevenness forming step S210, since the
따라서 상기 요철형성단계(S120)는 실리콘 기판(110)의 저면에 제1요철(10)이 형성되는 것을 방지할 필요가 있다.Therefore, it is necessary to prevent the
즉, 상기 요철형성단계(S120)는 제1요철형성단계(S210) 수행시에 제1반도체층(111) 및 제2반도체층(112)을 보호하기 위한 요철형성방지층(314)을 제1요철형성단계(S210)의 수행 전에 형성하는 방지층형성단계와; 제1요철형성단계(S210) 후 또는 제2요철형성단계(S220) 후에 방지층형성단계에서 형성된 요철형성방지층(314)를 제거하는 방지층제거단계를 포함할 수 있다.That is, in the step S120, the irregularity
상기 요철형성방지층(314)은 제1요철형성단계(S210)에서 사용되는 산성수용액에 의하여 식각되지 않은 물질이면 어떠한 물질도 가능하며, SiNx 등이 있다.The irregularity
4) 4) 반도체층형성단계(S110)와The semiconductor layer forming step (S110) and 관련한 요철형성단계( The related step of forming irregularities ( S120S120 )의 수행 순서)
한편 앞서 설명한 바와 같이, 상기 요철형성단계(S120)는 반도체층형성단계(S110) 전에 수행되거나, 반도체층형성단계(S110) 후에 수행될 수 있다.Meanwhile, as described above, the unevenness forming step S120 may be performed before the semiconductor layer forming step S110, or may be performed after the semiconductor layer forming step S110.
i. i. 반도체층형성단계Semiconductor layer forming step (( S110S110 ) 후에 요철형성단계(), The concavity and convexity forming step ( S120S120 ) 수행 ) Perform
먼저 상기 요철형성단계(S120)가 반도체층형성단계(S110) 후에 수행되는 경우 방지층형성단계(S201)에서 형성되는 요철형성방지층(314)은 도 3a에 도시된 바와 같이, 제1반도체층(111) 및 제2반도체층(112)을 보호하도록 형성된다.3A, when the concavity and convexity formation step S120 is performed after the semiconductor layer formation step S110, the concavo-convex
그리고 상기 요철형성방지층(314)가 형성된 후에 도 3b에 도시된 바와 같이, 요철형성단계(S120)에 의하여 제1요철(10) 및 제2요철(20)이 실리콘 기판(110)의 상면에 형성된다.After the formation of the irregularity
iiii . . 반도체층형성단계Semiconductor layer forming step (( S110S110 ) 전에 요철형성단계() Before the concave-convex forming step ( S120S120 ) 수행 ) Perform
한편 상기 요철형성단계(S120)는 반도체층형성단계(S110) 전에 수행되는 경우 도 3a 내지도 3c에 도시된 전극층형성단계(S110) 및 반사방지막형성단계(S140)의 공정들 일부가 변형된다.Meanwhile, when the unevenness forming step S120 is performed before the semiconductor layer forming step S110, the electrode layer forming step S110 and the anti-reflection film forming step S140 shown in FIGS. 3A to 3C are partially modified.
도 6a 및 도 6b는 도 1의 태양전지소자의 제조방법의 다른 예에 대응되는 상태를 보여주는 단면도들이다.6A and 6B are cross-sectional views showing a state corresponding to another example of the manufacturing method of the solar cell element of FIG.
먼저 도 6a에 도시된 바와 같이, 상기 제1요철형성단계(S210)의 수행 전에 실리콘 기판(110)의 저면에 제1요철(10)이 형성되는 것을 방지하기 위하여 실리콘 기판(110)의 저면에 마스크층(315)를 형성하는 마스크층형성단계가 추가로 수행된다.6A, in order to prevent the
그리고, 상기 마스크층형성단계가 수행된 후에 요철형성단계(S120)인 제1요철형성단계(S210) 및 제2요철형성단계(S220)가 순차적으로 수행되어 제1요철(10) 및 제2요철(20)이 형성된다. 물론 상기 마스크층(315)을 형성하지 않고 제1요철형성단계(S210) 및 제2요철형성단계(S220)가 수행될 수 있으며 이 경우 실리콘 기판(110)의 저면에 형성된 제1요철(10)은 식각 등의 별도의 평탄화 과정을 거쳐 제거될 수 있다.After the mask layer forming step is performed, the first concavity and convexity forming step S210 and the second concavity and convexity forming step S220, which are the concavity and convexity forming step S120, are sequentially performed to form the first concave and convex 10, (20) is formed. The first irregularities forming step S210 and the second irregularities forming step S220 can be performed without forming the
한편 요철형성단계(S120) 후에는 앞서 설명한 마스크층에 대응되어 실리콘 기판(110)의 저면에 제2반도체특성을 가지는 제2반도체층(112)이 형성될 위치에서 마스크층(315)이 식각되어 제거되는 마스크층제거단계가 수행된다.On the other hand, the
여기서 상기 마스크층(315)의 일부가 제거되는 단계는 요철형성단계(S120) 중 제1요철형성단계(S210) 후 또는 제2요철형성단계(S220) 후에 수행될 수 있다.Here, the step of removing a part of the
상기 마스크층(315)의 일부가 제거된 후에는 도 6b에 도시된 바와 같이, 제1반도체층(111) 및 제2반도체층(112)이 형성된다.After the
상기 제1반도체층(111) 및 제2반도체층(112)이 형성된 후에는 제1반도체층(111)이 형성될 때 실리콘 기판(110)의 상면에 보호층(150)이 같이 형성되므로 앞서 설명한 보호층형성단계(S130)를 거치지 않고 바로 반사방지막형성단계(S140)가 수행될 수 있다.
After the
한편 본 발명에 따른 태양전지기판의 제조방법 중 요철형성단계인 제1요철형성단계 및 제2요철형성단계가 수행된 후 기판(110)의 반사율을 측정한바 기판손상처리만 수행된 경우의 반사율(%, 350nm~1050nm) 28.96보다 7.79로서 현저히 작아짐을 확인하였다.In the method of manufacturing the solar cell substrate according to the present invention, the reflectance of the
더 나아가 본 발명에 따른 태양전지소자의 제조방법 중 요철형성단계인 제1요철형성단계 및 제2요철형성단계가 수행된 후 PECVD에 의하여 반사방지막(120)이 형성된 후 반사율은 1.40이었다.
Further, in the manufacturing method of the solar cell device according to the present invention, after the first concave-convex forming step and the second concave-convex forming step, which are concave and convex forming steps, were performed, the reflectance after the formation of the
3. 반사방지막형성단계(3. Antireflection film forming step ( S140S140 ))
상기 반사방지막형성단계(S140)는 도 3c에 도시된 바와 같이, 실리콘 기판(110)의 상면에 형성되어 빛의 반사를 최소화하며 실리콘 기판(110)의 상면을 보호하는 반사방지막(120)을 형성하는 단계이다.As shown in FIG. 3C, the anti-reflection film forming step S140 may include forming an
상기 반사방지막형성단계(S140)는 다양한 방법에 의하여 수행될 수 있으며, 반사방지막(120)은 증착 등을 통하여 기판(110)의 상면에 SiNx, TiO2, SiO2, MgO, ITO, SnO2, ZnO 등으로 이루어진 얇은 층으로 형성될 수 있다.The
한편 상기 반사방지막형성단계(S140) 전에는 보호층(140)을 형성하는 보호층형성단계(S130)가 추가로 수행될 수 있다.
Meanwhile, a protection layer forming step (S130) for forming the
4. 전극층형성단계(4. Electrode layer formation step ( S150S150 ))
상기 전극층형성단계(S150)는 도 3c에 도시된 바와 같이, 제1전극층(210) 및 제2전극층(220)을 형성하는 단계로서 전극을 형성할 수 있는 방법이면 어떠한 방법도 가능하다.As shown in FIG. 3C, the electrode layer forming step S150 may be performed by any method that can form the
상기 제1전극층(210) 및 제2전극층(220)은 각각 제1반도체층(111) 및 제2반도체층(112)과 전기적으로 연결되어 실리콘 기판(110)의 상면을 통하여 빛을 수광할 때 기전력을 외부로 전달하도록 형성된다.The
한편 상기 제1전극층(210) 및 제2전극층(220)은 실리콘 기판(110)의 저면에서 볼 때 일체로 연결되는 등 다양한 형상을 가질 수 있으며, 도 2에 도시된 바와 같이, 다지형상(多枝形狀)을 가지고 각 가지가 서로 교차하여 위치되도록 형성될 수 있다.The
또한 상기 제1전극층(210) 및 제2전극층(220)은 실리콘 기판(110)의 저면을 볼 때 막대형상을 이루어 복수개로 형성되고 제1반도체층(111) 및 제2반도체층(112), 제1전극층(210) 및 제2전극층(220)이 각각 서로 교번하여 위치될 수도 있다.The
여기서 제1반도체층(111) 및 제2반도체층(112)은 제1전극층(210) 및 제2전극층(220)과 대응되므로 실리콘 기판(110)의 저면에서 볼 때 제1전극층(210) 및 제2전극층(220)과 유사한 형상을 이룬다.
Since the
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께 하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It is to be understood that both the technical idea and the technical spirit of the invention are included in the scope of the present invention.
110 : 실리콘 기판
111 : 제1반도체층 112 : 제2반도체층
120 : 반사방지막
210 : 제1전극층 220 : 제2전극층
10 : 제1요철 20 : 제2요철(미세요철)110: silicon substrate
111: first semiconductor layer 112: second semiconductor layer
120: antireflection film
210: first electrode layer 220: second electrode layer
10: first unevenness 20: second unevenness (fine unevenness)
Claims (18)
상기 기판의 상면에 다수의 제1요철들과 상기 제1요철보다 크기가 작은 제2요철을 형성하는 요철형성단계를 포함하며,
상기 요철형성단계는 상기 기판을 산성수용액으로 식각하여 기판의 외면에 다수의 상기 제1요철들을 형성하는 제1요철형성단계와; 상기 제1요철형성단계를 통해 상기 제1요철들이 형성된 상기 기판의 상면을 건식식각하여 상기 제1요철보다 크기가 작은 상기 제2요철들을 형성하는 제2요철형성단계를 포함하는 것을 특징으로 하는 태양전지소자의 제조방법.A silicon substrate having a first semiconductor characteristic, comprising: at least one first semiconductor layer having the same characteristics as the first semiconductor characteristic; and at least one second semiconductor layer having a second semiconductor characteristic different from the first semiconductor characteristic, A silicon substrate; A first electrode layer and a second electrode layer formed to be electrically connected to the first semiconductor layer and the second semiconductor layer, respectively; And an antireflection film formed on an upper surface of the silicon substrate,
And forming a concavity and convexity on the upper surface of the substrate to form a plurality of first concavities and convexities smaller than the first concavo-convexes,
Forming a plurality of first irregularities on an outer surface of the substrate by etching the substrate with an acidic aqueous solution; And a second irregularity forming step of dry-etching the upper surface of the substrate on which the first irregularities are formed through the first irregularity forming step to form the second irregularities smaller than the first irregularities. A method of manufacturing a battery element.
상기 제1요철형성단계에서 상기 산성수용액은 HNO3 및 HF를 포함하는 것을 특징으로 하는 태양전지소자의 제조방법.The method according to claim 1,
Wherein the acidic aqueous solution comprises HNO 3 and HF in the first unevenness forming step.
상기 산성수용액은 수용액 내 HNO3 및 HF의 실질적 질량비가 1:1~5.5:1인 비율로 혼합된 것을 특징으로 하는 태양전지소자의 제조방법.The method of claim 2,
Wherein the acidic aqueous solution is mixed at a ratio of a substantial mass ratio of HNO 3 and HF in the aqueous solution of 1: 1 to 5.5: 1.
상기 제1요철형성단계는 산성수용액이 담긴 용기에 롤러에 의하여 기판이 이송되면서 수행되며, 6~10℃의 온도로 1분~10분 동안 식각이 수행되는 것을 특징으로 하는 태양전지소자의 제조방법.The method according to claim 1,
Wherein the first unevenness forming step is performed while the substrate is transferred to the container containing the acidic aqueous solution by the roller and the etching is performed at a temperature of 6 to 10 ° C for 1 to 10 minutes .
상기 제1요철형성단계는 산성수용액이 담긴 용기에 침지하여 식각이 수행되는 디핑방식에 의하여 수행되며, 6℃~10℃의 온도로 20분 동안 식각이 수행되는 것을 특징으로 하는 태양전지소자의 제조방법.The method according to claim 1,
Wherein the first unevenness forming step is performed by a dipping method in which etching is performed by dipping in a container containing an acidic aqueous solution and etching is performed at a temperature of 6 캜 to 10 캜 for 20 minutes. Way.
상기 제1요철형성단계 전에는
실리콘 잉곳에서 슬라이싱된 실리콘 기판의 데미지를 산성수용액 또는 알칼리수용액으로 제거하는 기판손상처리단계를 추가로 포함하는 것을 특징으로 태양전지소자의 제조방법.The method according to claim 1,
Before the first concavity and convexity formation step
Further comprising a substrate damage treatment step of removing the damage of the silicon substrate sliced in the silicon ingot with an acidic aqueous solution or an alkaline aqueous solution.
상기 제1요철형성단계 후에는 상기 제1요철형성단계에서 발생된 불순물을 제거하는 제1세정공정과, 상기 기판의 외면에 잔존하는 다공성 이산화규소를 알칼리 화합물을 사용하여 일부 식각하는 서브식각공정과, 상기 서브식각공정 후에 기판의 외면에 잔존하는 불순물을 제거하는 제2세정공정과; 상기 제2세정공정 후 상기 기판을 건조시키는 건조공정을 추가로 포함하는 것을 특징으로 하는 태양전지소자의 제조방법.The method according to claim 1,
A first cleaning step of removing impurities generated in the first concavity and convexity formation step after the first concavo-convex formation step, a sub-etching step of partially etching the porous silicon dioxide remaining on the outer surface of the substrate using an alkaline compound, A second cleaning step of removing impurities remaining on the outer surface of the substrate after the sub-etching process; And a drying step of drying the substrate after the second cleaning step.
상기 제2요철은 단면이 실질적으로 삼각형 형상을 이루며, 상기 제1요철의 정상 쪽으로 향하는 쪽의 변이 그 반대쪽 변보다 짧게 형성된 것을 특징으로 하는 태양전지소자의 제조방법.The method according to claim 1,
Wherein the second irregularities have a substantially triangular cross-section, and a side of the first irregularities facing the top of the first irregularities is formed to be shorter than the opposite side.
상기 실리콘 기판은 단결정 실리콘 기판 또는 다결정 실리콘 기판인 것을 특징으로 하는 태양전지소자의 제조방법.The method according to claim 1,
Wherein the silicon substrate is a single crystal silicon substrate or a polycrystalline silicon substrate.
상기 제1요철형성단계 후에 상기 실리콘 기판은 그 외면 중 반사방지막이 형성될 표면이 완전히 평면인 상태의 상기 표면의 면적을 이상면적이라고 할 때, 상기 제1요철형성단계에서 식각된 상기 표면의 실제표면적 대 이상면적의 면적비는 1.2 내지 3.2인 것을 특징으로 하는 태양전지소자의 제조방법.The method according to any one of claims 1 to 9,
The surface of the silicon substrate after the first concavity and convexity forming step is an ideal surface area in a state in which the surface on which the antireflective film is to be formed is completely planar, And the area ratio of the surface area to the abnormal area is 1.2 to 3.2.
상기 제1반도체특성은 p형 및 n형 중 어느 하나이며, 상기 제2반도체특성은 n형 및 p형 중 나머지 하나인 것을 특징으로 하는 태양전지소자의 제조방법.The method according to any one of claims 1 to 9,
Wherein the first semiconductor characteristic is one of a p-type and an n-type, and the second semiconductor characteristic is the remaining one of n-type and p-type.
상기 제1반도체층 및 상기 제2반도체층을 보호하기 위한 요철형성방지층을 상기 제1요철형성단계 전에 형성하는 방지층형성단계와;
상기 제1요철형성단계 후 또는 상기 제2요철형성단계 후에 상기 요철형성방지층을 제거하는 방지층제거단계를 포함하는 것을 특징으로 하는 태양전지소자의 제조방법.The method according to any one of claims 1 to 9,
An anti-reflective layer for protecting the first semiconductor layer and the second semiconductor layer before the first unevenness formation step;
And removing the unevenness formation preventing layer after the first unevenness forming step or after the second unevenness forming step.
상기 요철형성방지층은 SiNx인 것을 특징으로 하는 태양전지소자의 제조방법.The method of claim 12,
Wherein the unevenness formation preventing layer is SiN x .
상기 실리콘 기판의 저면에 상기 제1반도체층 및 상기 제2반도체층을 형성하는 반도체층형성단계와; 상기 실리콘 기판의 상면에 상기 반사방지막을 형성하는 반사방지막형성단계와; 상기 제1전극층 및 상기 제2전극층을 형성하는 전극층형성단계를 포함하며,
상기 요철형성단계는 상기 반도체층형성단계 후에 수행되는 것을 특징으로 하는 태양전지소자의 제조방법.The method according to any one of claims 1 to 9,
A semiconductor layer forming step of forming the first semiconductor layer and the second semiconductor layer on the bottom surface of the silicon substrate; Forming an antireflection film on an upper surface of the silicon substrate; And an electrode layer forming step of forming the first electrode layer and the second electrode layer,
Wherein the step of forming irregularities is performed after the step of forming the semiconductor layer.
상기 제1반도체특성 및 상기 제2반도체특성은 각각 p형 및 n형이며,
상기 제2반도체층이 먼저 형성되며, 상기 제1반도체층이 형성될 때 상기 실리콘 기판의 상면에 보호층이 같이 형성되는 것을 특징으로 하는 태양전지소자의 제조방법.15. The method of claim 14,
The first semiconductor characteristic and the second semiconductor characteristic are p-type and n-type, respectively,
Wherein the second semiconductor layer is formed first, and when the first semiconductor layer is formed, a protective layer is formed on the upper surface of the silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110095871.2A CN102222722B (en) | 2010-04-14 | 2011-04-14 | Solar cell element manufacturing method and solar cell element manufactured by the method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100034501 | 2010-04-14 | ||
| KR1020100034501 | 2010-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110115071A KR20110115071A (en) | 2011-10-20 |
| KR101630802B1 true KR101630802B1 (en) | 2016-06-15 |
Family
ID=43466608
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100092130A KR101052059B1 (en) | 2010-04-14 | 2010-09-17 | Surface processing method of silicon substrate for solar cell, and manufacturing method of solar cell |
| KR1020100114477A KR20110115068A (en) | 2010-04-14 | 2010-11-17 | Surface processing method of silicon substrate for solar cell, and manufacturing method of solar cell |
| KR1020100130429A KR101630802B1 (en) | 2010-04-14 | 2010-12-20 | Method for manufacturing solar cell, and solar cell manufactured by the same method |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100092130A KR101052059B1 (en) | 2010-04-14 | 2010-09-17 | Surface processing method of silicon substrate for solar cell, and manufacturing method of solar cell |
| KR1020100114477A KR20110115068A (en) | 2010-04-14 | 2010-11-17 | Surface processing method of silicon substrate for solar cell, and manufacturing method of solar cell |
Country Status (3)
| Country | Link |
|---|---|
| KR (3) | KR101052059B1 (en) |
| CN (3) | CN102222719B (en) |
| TW (1) | TWI451586B (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145472B1 (en) * | 2010-11-29 | 2012-05-15 | 현대중공업 주식회사 | Method for fabricating solar cell |
| DE102012213793B3 (en) * | 2012-08-03 | 2013-10-24 | Solarworld Innovations Gmbh | Method for inspecting wire-sawn silicon substrate for solar cell, involves exposing silicon substrate with infrared radiation and detecting infrared radiation transmitted by silicon substrate, where detected infrared radiation is evaluated |
| KR101976420B1 (en) * | 2013-03-06 | 2019-05-09 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
| KR102027138B1 (en) * | 2013-07-02 | 2019-10-01 | 성균관대학교산학협력단 | Method for producing solar cell substrate formed concave and convex and solar cell with the same |
| CN105161575A (en) * | 2015-09-30 | 2015-12-16 | 江苏盎华光伏工程技术研究中心有限公司 | Silicon wafer pretreatment method, silicon wafer and solar cell |
| CN105405931A (en) * | 2015-12-23 | 2016-03-16 | 浙江晶科能源有限公司 | Solar cell and production method thereof |
| CN106960882B (en) * | 2017-03-20 | 2018-06-15 | 河北盛平电子科技有限公司 | A kind of surface metallised ceramic cube and production method |
| CN108091557A (en) * | 2017-11-29 | 2018-05-29 | 江苏彩虹永能新能源有限公司 | A kind of rear surface of solar cell etching technics |
| KR20190068352A (en) * | 2017-12-08 | 2019-06-18 | 삼성에스디아이 주식회사 | Solar cell |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101111A (en) * | 1998-09-17 | 2000-04-07 | Sharp Corp | Manufacture of solar cell |
| JP2006202831A (en) * | 2005-01-18 | 2006-08-03 | Sharp Corp | Crystal silicon wafer, method of manufacturing the same crystal silicon solar cell, and method of manufacturing the same |
| JP2009021494A (en) * | 2007-07-13 | 2009-01-29 | Sharp Corp | Method of manufacturing solar battery |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3772456B2 (en) * | 1997-04-23 | 2006-05-10 | 三菱電機株式会社 | Solar cell, method for manufacturing the same, and semiconductor manufacturing apparatus |
| DE10150040A1 (en) * | 2001-10-10 | 2003-04-17 | Merck Patent Gmbh | Etching passivating and antireflection layers made from silicon nitride on solar cells comprises applying a phosphoric acid and/or etching medium containing a salt of phosphoric acid the surface regions to be etched |
| KR101023143B1 (en) * | 2004-02-25 | 2011-03-18 | 삼성에스디아이 주식회사 | Device for texturing silicon wafer for solar cell |
| JP4610669B2 (en) * | 2007-10-24 | 2011-01-12 | 三菱電機株式会社 | Manufacturing method of solar cell |
| KR20100013649A (en) * | 2008-07-31 | 2010-02-10 | 삼성전자주식회사 | Photovoltaic device and method of manufacturing the same |
| KR101447434B1 (en) * | 2008-09-09 | 2014-10-13 | 주성엔지니어링(주) | Solar cell, method and apparatus for fabrication of the solar cell |
| CN101613884B (en) * | 2009-04-02 | 2011-09-07 | 常州天合光能有限公司 | Polycrystalline silicon fuzzing process by acid method |
-
2010
- 2010-09-17 CN CN 201010284727 patent/CN102222719B/en active Active
- 2010-09-17 KR KR1020100092130A patent/KR101052059B1/en active IP Right Grant
- 2010-09-17 TW TW099131725A patent/TWI451586B/en active
- 2010-11-17 KR KR1020100114477A patent/KR20110115068A/en not_active Application Discontinuation
- 2010-12-20 KR KR1020100130429A patent/KR101630802B1/en active IP Right Grant
-
2011
- 2011-04-14 CN CN201110095878.4A patent/CN102222723B/en not_active Expired - Fee Related
- 2011-04-14 CN CN 201110095827 patent/CN102222721B/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101111A (en) * | 1998-09-17 | 2000-04-07 | Sharp Corp | Manufacture of solar cell |
| JP2006202831A (en) * | 2005-01-18 | 2006-08-03 | Sharp Corp | Crystal silicon wafer, method of manufacturing the same crystal silicon solar cell, and method of manufacturing the same |
| JP2009021494A (en) * | 2007-07-13 | 2009-01-29 | Sharp Corp | Method of manufacturing solar battery |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110115071A (en) | 2011-10-20 |
| CN102222719B (en) | 2013-10-16 |
| CN102222723B (en) | 2014-04-30 |
| CN102222721A (en) | 2011-10-19 |
| KR20110115068A (en) | 2011-10-20 |
| CN102222723A (en) | 2011-10-19 |
| TW201135956A (en) | 2011-10-16 |
| CN102222721B (en) | 2013-12-25 |
| CN102222719A (en) | 2011-10-19 |
| TWI451586B (en) | 2014-09-01 |
| KR101052059B1 (en) | 2011-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101630802B1 (en) | Method for manufacturing solar cell, and solar cell manufactured by the same method | |
| US9343599B2 (en) | Solar cell and method for manufacturing the same | |
| JP7331232B2 (en) | SOLAR CELL AND MANUFACTURING METHOD THEREOF, SOLAR CELL MODULE | |
| EP2466650A2 (en) | Method for fabricating silicon wafer solar cell | |
| KR101624989B1 (en) | Surface processing method of silicon substrate for solar cell, and manufacturing method of solar cell | |
| JP6692797B2 (en) | Solar cell and manufacturing method thereof | |
| JP5414298B2 (en) | Manufacturing method of solar cell | |
| US20080314443A1 (en) | Back-contact solar cell for high power-over-weight applications | |
| US20200220033A1 (en) | Metal-assisted etch combined with regularizing etch | |
| KR20130112877A (en) | Method for producing a solar cell having a textured front face and corresponding solar cell | |
| JP6091458B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP2012049424A (en) | Solar cell and method of manufacturing the same | |
| KR101657626B1 (en) | Method for manufacturing solar cell and solar cell manufactured by the same method | |
| JP6426486B2 (en) | Method of manufacturing solar cell element | |
| JP4587988B2 (en) | Method for manufacturing solar cell element | |
| KR101624979B1 (en) | Method for manufacturing solar cell, and solar cell manufactured by the same method | |
| JP5554359B2 (en) | Substrate roughening method, solar cell manufacturing method, solar cell, and solar cell module | |
| JP5745598B2 (en) | Surface treatment method for solar cell substrate | |
| TWI459575B (en) | Method for fabricating solar cell | |
| KR20110034761A (en) | A solar cell and method for the same | |
| Prajapati et al. | Advanced approach for surface decoupling in crystalline silicon solar cells | |
| KR101192569B1 (en) | A Method for Manufacturing Solar Cells | |
| KR20120122290A (en) | Manufacturing method of solar cell | |
| KR20130113002A (en) | Selective emitter solar cells and fabrication method using acid solution protection layer | |
| KR20120026807A (en) | Method for manufacturing solar cell and solar cell manufactured by the same method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 5 |