KR101625135B1 - 실리콘 에피택셜 웨이퍼 및 그 제조방법 - Google Patents

실리콘 에피택셜 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR101625135B1
KR101625135B1 KR1020127030143A KR20127030143A KR101625135B1 KR 101625135 B1 KR101625135 B1 KR 101625135B1 KR 1020127030143 A KR1020127030143 A KR 1020127030143A KR 20127030143 A KR20127030143 A KR 20127030143A KR 101625135 B1 KR101625135 B1 KR 101625135B1
Authority
KR
South Korea
Prior art keywords
silicon
single crystal
silicon single
wafer
epitaxial wafer
Prior art date
Application number
KR1020127030143A
Other languages
English (en)
Other versions
KR20130113308A (ko
Inventor
유타카 시가
히로시 타케노
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20130113308A publication Critical patent/KR20130113308A/ko
Application granted granted Critical
Publication of KR101625135B1 publication Critical patent/KR101625135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼의 제조방법에 있어서, 적어도, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼를 준비하는 공정과, 상기 준비한 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시키는 공정을 가지는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법이다. 이에 따라, 헤이즈, 표면 거칠기 등의 표면 품질이 개선된, {110}기판을 이용한 실리콘 에피택셜 웨이퍼 및 그 제조방법이 제공된다.

Description

실리콘 에피택셜 웨이퍼 및 그 제조방법{SILICON EPITAXIAL WAFER AND METHOD FOR PRODUCING SAME}
본 발명은, 반도체 디바이스의 제조에 이용되는 실리콘 에피택셜 웨이퍼 및 그 제조방법에 관한 것이다.
실리콘 에피택셜 웨이퍼는, 예를 들어 이하와 같은 방법으로 제조된다.
즉, 실리콘 단결정 웨이퍼를 기상 성장 장치의 반응용기 내에 재치하고, 수소 가스를 흐르게 한 상태로, 1100℃~1200℃까지 반응용기 내를 승온한다.
그리고, 반응용기 내의 온도가 1100℃ 이상이 되면, 웨이퍼 표면에 형성되어 있는 자연산화막(SiO2: Silicon Dioxide)이 제거된다.
이 상태로, 트리클로로실란(SiHCl3: Trichlorosilane) 등의 실리콘 원료 가스, 디보란(B2H6: Diborane) 또는 포스핀(PH3: Phosphine) 등의 도판트 가스를 수소 가스와 함께 반응용기 내에 공급한다. 이렇게 하여 웨이퍼의 표면에 실리콘 단결정 박막을 기상 성장시킨다.
이렇게 하여 박막을 기상 성장시킨 후에, 원료 가스 및 도판트 가스의 공급을 정지하고, 수소 분위기로 유지한 채 반응용기 내의 온도를 낮춘다.
그런데, 종래의 실리콘 에피택셜 웨이퍼에서는, 실리콘 단결정 박막을 기상 성장시키는 기판으로서, {100}면을 주면(主面)에 가지는 {100}기판이 주로 이용되어 왔다.
한편, {110}면을 주면에 가지는 기판은 정공의 이동도가 {100}기판과 비교하여 높다는 특성을 가지기 때문에, CMOS의 고속화가 가능하다는 점에서 최근 주목이 집중되고 있다.
그러나, 이 {110}기판은, 그 표면에 실리콘 호모 에피택셜층을 성장시켰을 때에 헤이즈(haze), 표면 거칠기와 같은 표면 품질이 {100}기판과 비교할 때 대폭 악화된다는 문제점이 있다.
이 문제에 대하여, {110}기판을 이용한 실리콘 에피택셜 웨이퍼의 헤이즈, 표면 거칠기 등의 표면 품질을 개선하기 위한 검토가 이루어지고 있다. 예를 들면, {110}면을 각각 <100>, <110>, <111> 방향으로 미세하게 경사지게 한 실리콘 웨이퍼를 이용함으로써 실리콘 호모 에피택셜층의 표면 품질의 개선을 도모하는 방법이 알려져 있다(특허문헌 1, 특허문헌 2 참조).
일본특허공개 2004-265918호 공보 일본특허공개 2006-100596호 공보
그러나, 이러한 방법으로 실리콘 에피택셜 웨이퍼를 제조하더라도, {100}기판을 이용한 실리콘 에피택셜 웨이퍼와 비교할 때 표면 품질이 뒤떨어지는 것이 현 실정이다.
그러므로, 광산란법을 이용하여 표면 결함을 검사할 때에 검출 한계가 내려가지 않으며, 디바이스를 제작했을 때에 캐리어가 러프니스(roughness) 산란의 영향을 받아 이동도가 저하될 우려가 있다.
이처럼, {110}기판을 이용한 실리콘 에피택셜 웨이퍼의 표면 품질의 개선이 과제가 되고 있다.
본 발명은 상술한 바와 같은 문제를 감안하여 이루어진 것으로, 헤이즈, 표면 거칠기 등의 표면 품질이 개선된, {110}기판을 이용한 실리콘 에피택셜 웨이퍼 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼로서, 상기 실리콘 단결정 웨이퍼는, {110}면을 <112>방향으로 0.1° 이상, 8° 이하의 범위로 경사지게 한 면방위를 가지는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼가 제공된다.
이와 같은 실리콘 에피택셜 웨이퍼는, 실리콘 호모 에피택셜층의 표면에 스텝이 형성되고, 스텝단(端)에 {110} 패시트(facet)가 형성됨으로써, 안정적으로 스텝 성장된다. 따라서, 디바이스 제작에 유리한 표면 품질의 개선이 이루어진 실리콘 에피택셜 웨이퍼이다.
또한, 본 발명에 따르면, 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼의 제조방법에 있어서, 적어도, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼를 준비하는 공정 및 상기 준비한 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시키는 공정을 가지는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법이 제공된다.
이와 같은 제조방법이라면, 실리콘 호모 에피택셜층의 성장시에, 표면에 스텝이 형성되고, 스텝단에 {110} 패시트가 형성됨으로써, 안정적인 스텝 성장이 가능해지고, 실리콘 호모 에피택셜층의 표면 품질을 개선할 수 있다.
이때, 상기 실리콘 단결정 웨이퍼의 준비 공정에 있어서, 쵸크랄스키법에 의해 <110>방향으로 성장시킨 실리콘 단결정 잉곳을, <112>방향으로 0.1°이상, 8° 이하의 범위로 경사지게 하여 절단함으로써 상기 실리콘 단결정 웨이퍼를 준비할 수 있다.
이렇게 함으로써, 목적으로 하는 실리콘 단결정 웨이퍼를 종래의 설비를 이용하여 용이하게 준비할 수 있다.
또 이때, 상기 실리콘 단결정 웨이퍼의 준비 공정에 있어서, 쵸크랄스키법에 의해 {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 종결정(種結晶;종자결정)을 이용하여 실리콘 단결정 잉곳을 성장시키고, 상기 성장시킨 실리콘 단결정 잉곳의 축에 대하여 수직으로 절단함으로써 상기 실리콘 단결정 웨이퍼를 준비할 수 있다.
이렇게 함으로써, 목적으로 하는 실리콘 단결정 웨이퍼를 종래의 설비를 이용하여 용이하게 준비할 수 있다.
본 발명에서는, 실리콘 에피택셜 웨이퍼의 제조방법에 있어서, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼를 이용하여 실리콘 호모 에피택셜층의 성장을 행하므로, 헤이즈, 표면 거칠기 등의 표면 품질이 개선된, {110}기판을 이용한 실리콘 에피택셜 웨이퍼를 제조할 수 있다. 또한, 이와 같은, 표면 품질이 개선된 본 발명의 실리콘 에피택셜 웨이퍼라면, 캐리어가 받는 러프니스 산란의 영향을 저감시켜 높은 이동도를 실현할 수 있으므로, CMOS 등의 디바이스의 제작에 유리하게 이용할 수 있다.
도 1은, 본 발명의 실리콘 에피택셜 웨이퍼의 일예를 나타낸 개략도이다.
도 2는, 본 발명의 실리콘 에피택셜 웨이퍼의 제조방법의 일예를 나타낸 흐름도이다.
이하, 본 발명에 대하여 실시의 형태를 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
도 1에 나타낸 바와 같이, 본 발명의 실리콘 에피택셜 웨이퍼(1)는, 적어도, 실리콘 단결정 웨이퍼(2)와, 그 실리콘 단결정 웨이퍼(2)의 주표면 상에 기상 성장에 의해 형성된 실리콘 호모 에피택셜층(3)으로 이루어진다.
이 실리콘 단결정 웨이퍼(2)는, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 갖는다.
이와 같은, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼(2)를 이용한 실리콘 에피택셜 웨이퍼를 반도체 집적회로 소자에 이용하는 것의 주된 특징은, p형 FET에서의 정공 이동도가 <110>방향이고, {100}면인 경우에 비해 높아지는 점이다. 따라서, 이 실리콘 에피택셜 웨이퍼에 있어서의, n형 FET 전자 이동도가 {100}면인 전자 이동도 이상으로 향상시킨 반도체 집적회로 소자에서는 전자와 정공이 흐르는 채널 방향을 <110>방향으로 제작함으로써, 나아가 회로 소자의 미세화를 실현할 수 있다.
또한, 이와 같은 {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼(2)의 표면에 실리콘 호모 에피택셜층(3)을 성장시킴으로써, 실리콘 호모 에피택셜층(3)의 표면에 스텝이 형성되고, 스텝단에 {110}패시트가 형성됨으로써, 안정적으로 스텝 성장된다. 즉, 원자 레벨에서의 표면 평탄화가 이루어지게 된다. 또한, 캐리어가 받는 러프니스 산란의 영향이 저감되어, 높은 이동도를 실현할 수 있으므로, CMOS 등의 디바이스의 제작에 유리하게 이용할 수 있다.
여기서, 실리콘 단결정 웨이퍼(2)는 예를 들어 보론 등을 도핑한 P형일 수도 있고, 예를 들어 인, 안티몬, 비소 등을 도핑한 N형일 수도 있다. 또한, 이들 도판트 이외의 원소로서 게터링(gettering)과 그 외 여러 가지 목적으로 예를 들면 C나 Ge 혹은 질소 등이 첨가될 수도 있다.
다음으로, 본 발명의 실리콘 에피택셜 웨이퍼의 제조방법에 대하여 이하에 설명한다.
도 2의 (A)에 나타낸 바와 같이, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼를 준비한다. 이 실리콘 단결정 웨이퍼는, 예를 들어 이하와 같이, 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 성장시키고, 그 실리콘 단결정 잉곳을 가공함으로써 얻을 수 있다.
쵸크랄스키법으로 실리콘 단결정 잉곳을 <110>방향으로 성장시킨다.
이때, 첨가하는 도판트는 특별히 한정되지 않으며, 목적으로 하는 실리콘 에피택셜 웨이퍼에 따라 도판트를 첨가하고, 도전형, 저항률 등을 제어하여 육성하면 된다. 또한, 도판트 이외의 원소로서 예를 들면 C, Ge 또는 N 등을 첨가할 수도 있다.
그 후, 성장시킨 실리콘 단결정 잉곳을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 하여 절단하고, 랩핑(wrapping)·에칭·연마 등을 하여, 실리콘 단결정 웨이퍼를 제작한다.
이때 행해지는 절단은 일반적인 방법을 이용하면 되는데, 예를 들면 내주 블레이드(內周刃) 슬라이서 또는 와이어-소(wire-saw) 등의 절단 장치로 경사각을 제어하여 슬라이스할 수 있다. 또한 랩핑·에칭·연마 등도 일반적인 조건으로 행하면 되는데, 제조할 실리콘 에피택셜 웨이퍼의 사양에 따라 적당히 선택할 수 있다.
이렇게 하여, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼를 준비할 수 있다.
혹은, 쵸크랄스키법으로, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 종결정을 이용하여 실리콘 단결정 잉곳을 성장시키고, 성장시킨 실리콘 단결정 잉곳의 축에 대하여 수직으로 절단하도록 할 수도 있다.
그 다음, 상기와 같이 준비한 실리콘 단결정 웨이퍼(2)의 표면에, 실리콘 호모 에피택셜층(3)을 기상 성장시켜, 실리콘 에피택셜 웨이퍼(1)를 제조한다.
상기 기상 성장 방법은, 일반적인 조건으로 행하면 되는데, 예를 들면 이하와 같은 방법으로 기상 성장시킬 수 있다.
우선, 도 2의 (B)에 나타낸 바와 같이, 실리콘 단결정 웨이퍼(2)를 기상 성장 장치의 반응용기 내에 재치하고, 수소 가스를 흐르게 한 상태로, 1100℃~1200℃까지 반응용기 내를 승온한다.
그리고, 반응용기 내의 온도가 1100℃ 이상이 되면, 실리콘 단결정 웨이퍼(2)의 표면에 형성되어 있는 자연산화막이 제거된다.
이 상태로, 도 2의 (C)에 나타낸 바와 같이, 트리클로로실란(SiHCl3: Trichlorosilane) 등의 실리콘 원료 가스, 디보란(B2H6: Diborane) 또는 포스핀(PH3: Phosphine) 등의 도판트 가스를 수소 가스와 함께 반응용기 내에 공급한다. 이렇게 하여 실리콘 단결정 웨이퍼(2)의 표면에 실리콘 호모 에피택셜층(3)으로서 실리콘 단결정 박막을 기상 성장시킨다.
이 박막을 기상 성장시킨 후에, 도 2의 (D)에 나타내는 바와 같이, 원료 가스 및 도판트 가스의 공급을 정지하고, 수소 분위기로 유지한 채 반응용기 내의 온도를 낮춘다.
여기서, 기상 성장시키는 실리콘 호모 에피택셜층(3)의 물성(두께, 도전형, 저항률 등)은, 이후에 제작하는 디바이스에 적합하도록 임의로 선택할 수 있다.
이렇게 하여, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼(2)의 표면에 실리콘 호모 에피택셜층(3)을 성장시키면, 표면에 스텝이 형성되고, 스텝단에 {110} 패시트면이 형성된다. 이에 따라, 안정적인 스텝 성장이 가능해져, 실리콘 호모 에피택셜층(3)의 표면 품질을 개선할 수 있다.
이하, 본 발명의 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
(실시예)
본 발명에 의한 실리콘 에피택셜 웨이퍼의 제조방법으로 실리콘 에피택셜 웨이퍼를 제조하고, 얻어진 실리콘 에피택셜 웨이퍼의 표면 품질을 평가하였다.
우선, 쵸크랄스키법으로 직경 300㎜의 실리콘 단결정 잉곳을 <110>방향으로 성장시켰다. 이 실리콘 단결정 잉곳을 <112>방향으로 0.1°이상, 8°이하의 범위 내에서 경사지게 하여 웨이퍼 형상으로 절단하였다. 여기서, 웨이퍼는 보론을 도핑한 P형으로 하고, 저항률을 5~15Ω·㎝로 하였다. 또한, <112>방향으로 0.1°이상, 8°이하의 범위 내에서 경사지게 한 각도는, 0.1°, 1°, 2°, 3°, 4°, 6°, 8°로 하였다.
이들 실리콘 단결정 웨이퍼에 대하여, 일반적인 연삭, 연마 가공에 의해 경면상태로 하여, RCA 세정을 실시하였다. 이렇게 하여 얻은 경면 실리콘 단결정 웨이퍼 각각에 실리콘 호모 에피택셜층을 성장시켰다. 에피택셜 성장 조건은 보론 도핑 p형, 저항률 5~15Ω·㎝의 실리콘 호모 에피택셜층을 5㎛ 성장시키는 조건으로 하였다. 원료 가스로는 트리클로로실란을 이용하여, 수소 분위기 하에서, 1150℃로 매엽식 리액터 중에서 반응을 행하였다.
제조한 실리콘 에피택셜 웨이퍼의 표면 러프니스를 AFM으로 측정하였다. 또한, 파티클 측정기로 헤이즈를 측정하였다.
그 결과, 후술하는 비교예 1, 2의 결과와 비교할 때, 헤이즈 및 표면 거칠기가 적어도 2할 정도 개선됨을 알 수 있다.
이처럼, 본 발명의 실리콘 에피택셜 웨이퍼의 제조방법은, 헤이즈, 표면 거칠기 등의 표면 품질이 개선된, {110}기판을 이용한 실리콘 에피택셜 웨이퍼를 제조할 수 있다는 것을 확인할 수 있었다.
(비교예 1)
<112>방향으로의 경사를 0°, 10°로 한 것을 제외하고는, 실시예와 동일한 조건으로 실리콘 에피택셜 웨이퍼를 제조하고, 실시예와 동일하게 평가하였다.
그 결과, 헤이즈, 표면 거칠기는, 경사각이 0°인 경우에는 10배 정도, 경사각이 10°인 경우에는 3할 정도, 실시예와 비교할 때 악화되었음을 확인할 수 있었다. 이처럼, 본 발명의 효과를 나타내기 위해서는 <112>방향으로의 경사각도를 0.1°이상, 8°이하로 할 필요가 있다.
(비교예 2)
실리콘 단결정 잉곳을 경사지게 한 방향을, <100>방향, <110>방향, <111>방향으로 한 것을 제외하고는, 실시예와 동일한 조건으로 실리콘 에피택셜 웨이퍼를 제조하고, 실시예와 동일하게 평가하였다.
그 결과, 헤이즈, 표면 거칠기는, 경사방향이 <100>인 경우에는 2할 정도, 경사방향이 <110>, <111>인 경우에는 3배 정도, 실시예와 비교할 때 악화되었음을 확인할 수 있었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시일 뿐으로, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용효과를 나타내는 것이면 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (4)

  1. 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼로서,
    상기 실리콘 단결정 웨이퍼는, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  2. 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼의 제조방법에 있어서,
    적어도, {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 면방위를 가지는 실리콘 단결정 웨이퍼를 준비하는 공정 및 상기 준비한 실리콘 단결정 웨이퍼의 표면에 실리콘 호모 에피택셜층을 성장시키는 공정을 가지는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  3. 제2항에 있어서,
    상기 실리콘 단결정 웨이퍼의 준비 공정에 있어서, 쵸크랄스키법에 의해 <110>방향으로 성장시킨 실리콘 단결정 잉곳을, <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 하여 절단함으로써 상기 실리콘 단결정 웨이퍼를 준비하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  4. 제2항에 있어서,
    상기 실리콘 단결정 웨이퍼의 준비 공정에 있어서, 쵸크랄스키법에 의해 {110}면을 <112>방향으로 0.1°이상, 8°이하의 범위로 경사지게 한 종결정을 이용하여 실리콘 단결정 잉곳을 성장시키고, 상기 성장시킨 실리콘 단결정 잉곳의 축에 대하여 수직으로 절단함으로써 상기 실리콘 단결정 웨이퍼를 준비하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
KR1020127030143A 2010-05-20 2011-04-28 실리콘 에피택셜 웨이퍼 및 그 제조방법 KR101625135B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010116209A JP5359991B2 (ja) 2010-05-20 2010-05-20 シリコンエピタキシャルウェーハ及びその製造方法
JPJP-P-2010-116209 2010-05-20
PCT/JP2011/002495 WO2011145279A1 (ja) 2010-05-20 2011-04-28 シリコンエピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20130113308A KR20130113308A (ko) 2013-10-15
KR101625135B1 true KR101625135B1 (ko) 2016-05-27

Family

ID=44991402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127030143A KR101625135B1 (ko) 2010-05-20 2011-04-28 실리콘 에피택셜 웨이퍼 및 그 제조방법

Country Status (5)

Country Link
US (1) US8729676B2 (ko)
JP (1) JP5359991B2 (ko)
KR (1) KR101625135B1 (ko)
DE (1) DE112011101708T5 (ko)
WO (1) WO2011145279A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222013B2 (ja) * 2014-08-29 2017-11-01 信越半導体株式会社 抵抗率制御方法
JP6610428B2 (ja) * 2016-05-23 2019-11-27 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法、シリコンウェーハの製造方法およびシリコン単結晶
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265918A (ja) 2003-02-07 2004-09-24 Shin Etsu Handotai Co Ltd シリコン半導体基板及びその製造方法
JP2005039111A (ja) 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789301B2 (ja) * 1994-07-21 1998-08-20 住友シチックス株式会社 半導体基板とその製造方法
US6045614A (en) * 1996-03-14 2000-04-04 Raytheon Company Method for epitaxial growth of twin-free, (111)-oriented II-VI alloy films on silicon substrates
JP3793770B2 (ja) * 2003-08-22 2006-07-05 株式会社リコー 媒体特性規定方法
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2008088045A (ja) * 2006-09-05 2008-04-17 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハの製造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265918A (ja) 2003-02-07 2004-09-24 Shin Etsu Handotai Co Ltd シリコン半導体基板及びその製造方法
JP2005039111A (ja) 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR20130113308A (ko) 2013-10-15
JP2011243845A (ja) 2011-12-01
JP5359991B2 (ja) 2013-12-04
WO2011145279A1 (ja) 2011-11-24
DE112011101708T5 (de) 2013-02-28
US8729676B2 (en) 2014-05-20
US20130037920A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
CN110192266B (zh) SiC外延晶片及其制造方法
TWI443713B (zh) 選擇性沉積含矽膜之方法
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
EP1439570A1 (en) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
JP2009126723A (ja) Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
KR20130133043A (ko) 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
US20180053649A1 (en) Method to grow a semi-conducting sic layer
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP2010016366A (ja) シリコンエピタキシャルウェーハおよびその製造方法
US20190148496A1 (en) Sic epitaxial wafer
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
US9305779B2 (en) Method for growing germanium epitaxial films
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP5533428B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
JP2004363510A (ja) 半導体基板の製造方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102401334B1 (ko) 그래핀과 하이브리드화에 의한 다이아몬드의 밴드갭 제어방법
Myronov et al. Single step silicon carbide heteroepitaxy on a silicon wafer at reduced temperature
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 4