KR101616919B1 - 박막 트랜지스터 어레이 기판의 제조방법 - Google Patents

박막 트랜지스터 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101616919B1
KR101616919B1 KR1020090123600A KR20090123600A KR101616919B1 KR 101616919 B1 KR101616919 B1 KR 101616919B1 KR 1020090123600 A KR1020090123600 A KR 1020090123600A KR 20090123600 A KR20090123600 A KR 20090123600A KR 101616919 B1 KR101616919 B1 KR 101616919B1
Authority
KR
South Korea
Prior art keywords
contact hole
region
forming
mask
pad
Prior art date
Application number
KR1020090123600A
Other languages
English (en)
Other versions
KR20110066807A (ko
Inventor
곽희영
조흥렬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090123600A priority Critical patent/KR101616919B1/ko
Publication of KR20110066807A publication Critical patent/KR20110066807A/ko
Application granted granted Critical
Publication of KR101616919B1 publication Critical patent/KR101616919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터 어레이기판의 제조방법에 관한 것으로, 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, 상기 마스크는 광을 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크이고, 상기 제3 콘택홀은 상기 마스크의 투과영역과 상기 투과영역의 경계부에 배치된 반투과영역을 통해 형성된다.
마스크, 콘택홀

Description

박막 트랜지스터 어레이 기판의 제조방법{Method for manufacturing thin film transistor array substrate}
본 발명은 액정표시장치의 제조방법에 관한 것으로 더욱 상세하게는 액정표시장치용 박막트랜지스터 어레이기판의 제조방법에 관한 것이다.
액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다.
액정표시장치는 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다. 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터와, 박막 트랜지스터를 제어하는 게이트 라인과, 박막 트랜지스터로 데이터 신호를 공급하는 데이터 라인이 형성된다.
전술한 액정표시장치용 박막트랜지스터 기판에 있어서, 게이트 라인 및 데이터 라인과, 게이트 전극과 소스 및 드레인 전극을 패터닝하거나 또는 드레인 콘택 홀 등을 형성하기 위해서는 마스크 공정을 진행해야 한다.
마스크 공정이란, 기판 상에서 특정형태를 갖는 패턴들 예를 들면 배선 또는 전극 등을 형성하기 위한 물질을 증착 또는 도포하여 금속층 또는 게이트 절연막, 보호막 등의 절연층을 형성하고, 이러한 금속층 및 절연층 위로 감광성 물질인 포토레지스트를 도포하여 포토레지스트층을 형성하고, 상기 포토레지스트층 위로 형성해야 할 패턴의 모양대로 빛을 투과시키는 투과영역을 형성하거나 또는 빛을 차단하는 차단영역으로 형성하거나 해서, 이렇게 특정 패턴 모양으로 형성된 투과영역과 차단영역을 갖는 마스크를 통해 상기 포토레지스트층에 노광 공정을 실시하며, 상기 노광 공정 후에 상기 포토레지스트층을 현상액에 노출시켜 현상하게 되면, 상기 포토레지스트 타입에 따라 빛을 받은 부분이 기판 상에 남게 되거나 또는 빛을 받은 부분이 제거됨으로써 포토레지스트 패턴이 형성되고, 이렇게 상기 포토레지스트 패턴 외부로 노출된 절연층 또는 금속층을 식각함으로써 기판 상에 배선 또는 전극 또는 콘택홀 등을 형성하는 일련의 공정을 말한다.
이러한 마스크 공정을 진행하는데 있어, 특히, 보호층 상에 드레인 콘택홀 또는 게이트 또는 데이터 패드 콘택홀을 형성함에 있어, 상기 콘택홀의 형태가 통상적으로 직사각형 형태로 형성되고 있는 바, 콘택홀 형성을 위한 마스크의 콘택홀에 대응되는 패턴 일부를 도시한 평면도인 도 1에 도시한 바와 같이, 이러한 직사각형 형태의 콘택홀을 형성하기 위한 노광 공정에 이용되는 마스크(95)에 있어서도, 상기 기판 상의 콘택홀 형성 부분에 대응되는 마스크(95) 내의 영역은 통상적으로 직사각형 형태로 패턴(96)이 형성되고 있으며, 상기 패턴(96)이 빛을 차단하 는 차단영역(BA)으로 형성되고, 그 외의 영역은 빛을 투과하는 투과영역(TA)으로 구성되거나, 또는 도 1에 도시된 바와 같이, 그 반대로 상기 직사각형 형태 패턴이 빛을 투과시키는 투과영역(TA)으로 구성되고 그 외의 영역은 차단영역(BA)으로 구성되고 있다.
한편, 최근 들어 소자에서 요구되는 콘택홀의 사이즈가 점차적으로 줄어들게 되고, 콘택홀에 대응하는 마스크의 패턴은 미세한 사이즈로 감소하게 된다.
그러나, 도 1에 도시된 바와 같이, 투과영역(TA)과 차단영역(BA)을 이웃하여 형성된 마스크를 통해 상기 콘택홀을 형성할 경우, 노광량의 분포가 완만해져서 이웃하는 부분과의 중첩효과에 의해 포토레지스트가 잔류하여 패턴이 형성되지 않는 경우가 발생하게 되고, 이 패턴을 통해서는 원하는 영역에 콘택홀을 형성할 수 없게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 원하는 영역에 콘택홀을 형성할 수 있도록 하는 박막트랜지스터 어레이 기판의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, 상기 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, 상기 마스크는 광을 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크이고, 상기 제3 콘택홀은 상기 마스크의 투과영역과 상기 투과영역의 경계부에 배치된 반투과영역을 통해 형성된다.
상기 제3 콘택홀이 상기 마스크의 투과영역과 상기 투과영역의 경계부에 배치 된 반투과영역을 통해 형성되는 것은 상기 마스크의 투과영역과 반투과영역을 상기 드레인 전극에 상응하는 상기 보호막 상에 배치하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 보호막을 식각하여 제3 콘택홀을 형성하는 단계를 포함한다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, 상기 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, 상기 마스크는 광을 투과시키는 제1 투과영역과, 중심부에서 광의 전부를 투과시키고 모서리부에서 광의 일부만 투과시키는 제2 투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크를 사용하고, 상기 제3 콘택홀은 상기 마스크의 제2 투과영역을 통해 형성된다.
상기 제3 콘택홀이 상기 마스크의 제2 투과영역을 통해 형성되는 것은 상기 마스크의 제2 투과영역을 상기 드레인 전극에 상응하는 상기 보호막 상에 배치하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 보호막을 식각하여 제3 콘택홀을 형성하는 단계를 포함한다.
상기 제2 투과영역은 중심부가 광이 모두 투과되는 투과영역으로 형성하고, 모서리부가 뽀족하게 돌출되도록 형성한다.
상술한 바와 같이 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 투과영역과 이웃한 반투과영역이 배치된 마스크를 통해 콘택홀을 형성함으로써, 원하는 영역에 콘택홀을 형성할 수 있는 효과가 있다.
또한, 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 모서리가 뽀족한 투과영역이 배치된 마스크를 통해 콘택홀을 형성함으로써, 원하는 영역에 콘택홀을 형성할 수 있는 효과가 있다.
이하는 첨부된 도면을 참조하여 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법을 설명하고자 한다.
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 공정 순서도이다.
도 2a에 도시된 바와 같이, 기판(10) 상에 게이트 전극(12a), 스토리지 커패시터 하부전극(12b), 게이트 패드(12c)가 형성된다.
한편, 상기 기판(10)은 게이트 패드가 형성되는 영역(G-Pad), 데이터 패드가 형성되는 영역(D-Pad), 데이터 라인이 형성되는 영역(D-line), 화소영역(PXL), 커 패시터가 형성되는 영역(Cst), 박막 트랜지스터가 형성되는 영역(TFT)으로 구분 정의되어 있다.
상기 게이트 전극(12a), 스토리지 커패시터 하부전극(12b), 게이트 패드(12c)는 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 제1 마스크를 이용한 사진공정을 수행하여 제1 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 제1 금속층을 식각함으로써 형성된다.
이어, 게이트 전극(12a), 스토리지 커패시터 하부전극(12b) 및 게이트 패드(12c)가 형성된 기판(10) 상에 게이트 절연막(14)을 형성한다.
그리고, 도 2b에 도시된 바와 같이, 게이트 절연막(14)이 형성된 기판(10)상에 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a)을 형성하고, 상기 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a)이 형성된 기판(10)상에 보호막(20)을 형성한다.
상기 반도체 패턴(16a)은 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a) 하부 각각에 형성된다.
상기 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a)의 형성방법에 대해 다음에서 보다 상세히 설명한다.
먼저, 게이트 절연막(14)이 형성된 기판(10) 상에 반도체층, 제2 금속층 및 제2 포토레지스트 패턴을 순차적으로 형성한다.
이때, 반도체층은 비정질 실리콘층 및 n+ 비정질 실리콘층으로 형성된다.
그리고, 제2 포토레지스트 패턴은 제2 금속층이 형성된 기판상에 포토레지스 트를 형성한 후 제2 마스크(미도시)를 이용한 사진공정으로 형성된다. 이때, 상기 제2 마스크는 광을 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역과, 광을 차단시키는 차단영역을 포함하는 3개의 서로 다른 투과율을 갖는 마스크를 사용한다. 차단영역에는 포토레지스트가 그대로 잔존하고 있고, 반투과영역에는 차단영역의 포토레지스트보다 낮은 두께로 잔존하고, 투과영역에는 포토레지스트가 잔존하지 않는다. 따라서, 차단영역은 데이터 패드가 형성될 영역, 데이터라인이 형성될 영역, 소스 및 드레인 전극이 형성될 영역에 배치되고, 반투과영역은 박막트랜지스터의 채널영역에 배치되고, 투과영역은 상기 차단영역과 반투과영역이 배치되는 영역을 제외한 나머지 영역에 배치된다.
이어, 기판(10)상에 제2 포토레지스트 패턴을 식각 마스크로 제2 금속층, 반도체층을 식각하여 데이터 라인(18d), 데이터 패드(18c), 반도체 패턴(16a), 소스/드레인전극 패턴을 형성한다.
이어, 제2 포토레지스트 패턴을 에싱하여 제3 포토레지스트 패턴을 형성한다. 이때, 채널이 형성될 영역에 형성된 제2 포토레지스트 패턴은 상기 에싱공정시 모두 제거되어 채널이 형성될 영역에 형성된 소스/드레인전극 패턴의 제2 금속층이 노출된다.
이어, 상기 제3 포토레지스트 패턴을 식각마스크로 노출된 소스/드레인전극 패턴의 제2 금속층을 식각하여 소스/드레인전극(18b, 18a)을 형성한다.
그리고, 제3 포토레지스트 패턴을 스크립공정을 통해 제거한다.
다음으로, 도 2c에 도시된 바와 같이, 보호막(20)이 형성된 기판(10)상에 제 4 포토레지스트 패턴(22a)을 형성한다.
제4 포토레지스트 패턴(22a)은 보호막(20)상에 포토레지스트를 형성한 후, 제3 마스크(100)를 이용한 사진공정으로 형성된다. 이때, 상기 제3 마스크(100)는 광을 투과시키는 투과영역(P1)과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역(P2)과, 광을 차단시키는 차단영역(P3)을 포함하는 3개의 서로 다른 투과율을 갖는 마스크를 사용한다.
이때, 투과영역(P1)은 게이트 패드가 형성되는 영역(G-Pad), 데이터 패드가 형성되는 영역(D-Pad), 박막 트랜지스터(TFT)의 드레인 전극에 상응하는 영역에 배치되고, 반투과영역(P2)은 박막트랜지스터(TFT)의 드레인전극에 상응하도록 배치된 투과영역(P1)의 경계부에 배치되고, 차단영역은 투과영역(P1)과 반투과영역(P2)가 배치되는 영역을 제외한 나머지 영역에 배치된다.
특히, 박막 트랜지스터(TFT)의 드레인 전극에 상응하는 영역에는 이후 콘택홀을 형성하기 위해, 도 4a에 도시된 바와 같이 투과영역(P1)과 반투과영역(P2)을 배치한다.
다음으로, 도 2d에 도시된 바와 같이, 기판(10)상에 형성된 제4 포토레지스트 패턴(22a)을 식각 마스크로 보호막(20)을 식각하여 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성한다.
상기 제1 콘택홀(24a)은 보호막(20)을 식각하여 드레인 전극(18a)을 노출하고, 제2 콘택홀(24b)은 보호막(20)을 식각하여 데이터 패드(18c)을 노출하고, 제3 콘택홀(24c)은 게이트 절연막(14) 및 보호막(20)을 식각하여 게이트 패드(18d)을 노출한다.
이때, 상기 제1 콘택홀(24a)은 미세한 사이즈로 형성되기 때문에, 마스크(100)의 투과영역(도 2c의 P1)과 투과영역의 경게부에 배치된 반투과영역(도 2c의 P2)을 통해 형성된다.
다시 말해, 종래와 같이 투과영역(도 1의 TA)와 인접하도록 차단영역(도 1의 BA)을 배치하면, 노광량의 분포가 완만해져서 이웃하는 부분과의 중첩효과에 의해 포토레지스트가 잔류하여 패턴이 형성되지 않는 경우가 발생하게 되지만, 투과영역(P1)의 양측에 반투과영역(P12)을 배치하면, 이웃하는 부분과의 중첩효과가 유발되더라도 반투과영역의 포토레지스트(차단영역의 포토레지스트의 두께보다 낮은 두께의 포토레지스트)에 의해 콘택홀 형성영역에 포토레지스트가 잔류하지 않는 제4 포토레지스트 패턴(22a)을 형성하게 된다.
따라서, 제4 포토레지스트 패턴(22a)을 통해 형성된 제1 콘택홀(24a)은 드레인 전극(18a)을 노출한다.
상기 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성을 위한 식각은 건식식각을 통해 수행한다.
이어, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 스트립 공정을 수행하여 제4 포토레지스트 패턴(22a)을 제거한다.
이어, 도 2e에 도시된 바와 같이, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 투명금속층인 제3 금속층(26a)을 형성하고, 제3 금속층(26a) 상에 제5 포토레지스트 패턴(28)을 형성한다.
상기 제5 포토레지스트 패턴(28)은 제3 금속층(26a) 상에 포토레지스트를 형성하고, 상기 포토 레지스트에 제4 마스크를 이용한 사진공정을 수행하여 형성한다.
이어, 도 2f에 도시된 바와 같이, 기판(10)상에 제5 포토레지스트 패턴(28)을 식각 마스크로 제3 금속층(26a)을 식각하여, 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉부(26d), 게이트 패드 접촉부(26e)을 형성한다.
이어, 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉부(26d), 게이트 패드 접촉부(26e)이 형성된 기판(10)상에 스트립 공정을 수행하여 제5 포토레지스트 패턴(28)을 제거함으로써, 본 공정을 완료한다.
다음은 본 발명에 따른 제2 실시예인 박막트랜지스터 어레이기판의 제조방법을 설명하고자 한다.
도 3a 내지 도 3c는 본 발명에 따른 제2 실시예인 박막트랜지스터 어레이기판의 제조방법을 설명하기 위한 단면도들이다.
먼저, 도 3a에 도시된 바와 같이, 기판(10)상에 게이트 전극(20a), 스토리지 커패시터 하부패턴(20b), 게이트 절연막(14), 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a), 보호막(20)이 형성한다.
상기 게이트 전극(20a), 스토리지 커패시터 하부패턴(20b), 게이트 절연막(14), 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a), 보호막(20)은 본 발명의 제1 실시예의 도 2a 및 도 2b과 동일한 공 정을 통해 형성되므로, 이에 대한 설명은 생략한다.
이어, 도 3b에 도시된 바와 같이, 보호막(20)이 형성된 기판(10)상에 제4 포토레지스트 패턴(22b)을 형성한다.
제4 포토레지스트 패턴(22b)은 보호막(20)상에 포토레지스트를 형성한 후, 제3 마스크(100)를 이용한 사진공정으로 형성된다. 이때, 상기 제3 마스크(100a)는 광을 투과시키는 제1 투과영역(P1), 중심부에서 광의 전부를 투과시키고 모서리부에서 광의 일부만 투과시키는 제2 투과영역(P11)과, 광을 차단시키는 차단영역(P3)을 포함하는 3개의 서로 다른 투과율을 갖는 마스크를 사용한다.
이때, 제1 투과영역(P1)은 게이트 패드가 형성되는 영역(G-Pad), 데이터 패드가 형성되는 영역(D-Pad)이 배치되고, 제2 투과영역(P11)은 박막 트랜지스터(TFT)의 드레인 전극에 상응하는 영역에 배치되고, 차단영역(P3)은 제1 투과영역(P1) 및 제2 투과영역(P11)이 배치되는 영역을 제외한 나머지 영역에 배치된다.
특히, 중심부에서 광의 전부를 투과시키고 모서리부에서 광의 일부만 투과시키는 제2 투과영역(P11)은 이후 콘택홀을 형성하기 위해, 도 4b에 도시된 바와 같이, 중심부는 투과영역으로 형성하고, 모서리부는 뽀족하게 돌출되도록 형성한다.
다음으로, 도 3c에 도시된 바와 같이, 기판(10)상에 형성된 제4 포토레지스트 패턴(22b)을 식각 마스크로 보호막(20)을 식각하여 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성한다.
상기 제1 콘택홀(24a)은 보호막(20)을 식각하여 드레인 전극(18a)을 노출하고, 제2 콘택홀(24b)은 보호막(20)을 식각하여 데이터 패드(18c)을 노출하고, 제3 콘택홀(24c)은 게이트 절연막(14) 및 보호막(20)을 식각하여 게이트 패드(18d)을 노출한다.
이때, 상기 제1 콘택홀(24a)은 미세한 사이즈로 형성되기 때문에, 모서리부를 뽀족하게 돌출되도록 형성한 제2 투과영역(P11)을 통해 형성된다.
다시 말해, 종래와 같이 투과영역(도 1의 TA)와 인접하도록 차단영역(도 1의 BA)을 배치하면, 노광량의 분포가 완만해져서 이웃하는 부분과의 중첩효과에 의해 포토레지스트가 잔류하여 패턴이 형성되지 않는 경우가 발생하게 되지만, 도 4b에 도시된 바와 같이, 투과영역의 모서리부를 뽀족하게 돌출되도록 형성하면, 이웃하는 부분과의 중첩효과가 유발되지 않기 때문에 콘택홀 형성영역에 포토레지스트가 잔류하지 않는 제4 포토레지스트 패턴(22b)을 형성하게 된다.
따라서, 제4 포토레지스트 패턴(22b)을 통해 형성된 제1 콘택홀(24a)은 드레인 전극(18a)을 노출한다.
상기 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성을 위한 식각은 건식식각을 통해 수행한다.
이어, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 스트립 공정을 수행하여 제4 포토레지스트 패턴(22a)을 제거한다.
이어, 도 3d에 도시된 바와 같이, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉부(26d), 게이트 패드 접촉부(26e)을 형성함으로써, 본 공정을 완료한다.
상기 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉 부(26d), 게이트 패드 접촉부(26e)은 본 발명의 제1 실시예의 도 2e 및 도 2f과 동일한 공정을 통해 형성되므로, 이에 대한 설명은 생략한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 종래 기술에 따른 콘택홀을 형성하기 위한 마스크를 도시한 도면
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 공정 순서도
도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 공정 순서도
도 4a는 본 발명의 제1 실시예에 따른 콘택홀을 형성하기 위한 마스크를 도시한 도면
도 4b는 본 발명의 제2 실시예에 따른 콘택홀을 형성하기 위한 마스크를 도시한 도면

Claims (5)

  1. 삭제
  2. 삭제
  3. 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와,
    상기 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와,
    상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와,
    마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와,
    상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고,
    상기 마스크는 광을 투과시키는 제1 투과영역과,
    상기 마스크의 중심부에서 광이 모두 투과되는 투과영역으로 제공되고 모서리부는 뾰족하게 돌출되도록 제공된 제2 투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크를 사용하고,
    상기 제3 콘택홀은 상기 마스크의 제2 투과영역을 통해 형성되는 박막 트랜지스터 어레이 기판의 제조방법.
  4. 제3 항에 있어서, 상기 제3 콘택홀이 상기 마스크의 제2 투과영역을 통해 형성되는 것은
    상기 마스크의 제2 투과영역을 상기 드레인 전극에 상응하는 상기 보호막 상에 배치하여 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 이용하여 상기 보호막을 식각하여 제3 콘택홀을 형성하는 단계를 포함하는 박막트랜지스터 어레이 기판의 제조방법.
  5. 삭제
KR1020090123600A 2009-12-11 2009-12-11 박막 트랜지스터 어레이 기판의 제조방법 KR101616919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090123600A KR101616919B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090123600A KR101616919B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110066807A KR20110066807A (ko) 2011-06-17
KR101616919B1 true KR101616919B1 (ko) 2016-05-02

Family

ID=44399562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123600A KR101616919B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101616919B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039003A (ko) 2013-10-01 2015-04-09 삼성디스플레이 주식회사 노광 마스크 및 이를 이용한 표시패널의 제조방법

Also Published As

Publication number Publication date
KR20110066807A (ko) 2011-06-17

Similar Documents

Publication Publication Date Title
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
US9379148B2 (en) Array substrate and method of manufacturing the same, and display device
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101237096B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2007114734A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100528883B1 (ko) 액정표시장치의 제조방법
KR101616919B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101016960B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20110012370A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20070071296A (ko) 액정표시소자의 제조방법
KR20060056694A (ko) 마스크 및 이를 이용한 어레이 기판의 제조 방법
KR101182308B1 (ko) 패턴형성방법 및 그를 이용한 액정표시소자 제조방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101183377B1 (ko) 액정표시소자 제조방법
KR101677992B1 (ko) 액정표시장치 및 그 제조방법
KR20060095699A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4