KR101615454B1 - 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법 - Google Patents

화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101615454B1
KR101615454B1 KR1020140184689A KR20140184689A KR101615454B1 KR 101615454 B1 KR101615454 B1 KR 101615454B1 KR 1020140184689 A KR1020140184689 A KR 1020140184689A KR 20140184689 A KR20140184689 A KR 20140184689A KR 101615454 B1 KR101615454 B1 KR 101615454B1
Authority
KR
South Korea
Prior art keywords
diw
layer
cleaning
solution
semiconductor structure
Prior art date
Application number
KR1020140184689A
Other languages
English (en)
Other versions
KR20150072375A (ko
Inventor
쉬치창 수엔
치젠 류
잉리앙 추앙
리치에 우
리앙광 첸
밍리앙 옌
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150072375A publication Critical patent/KR20150072375A/ko
Application granted granted Critical
Publication of KR101615454B1 publication Critical patent/KR101615454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명 개시는 반도체 장치를 제조하는 방법을 제공한다. 본 방법은 두 개의 인접한 층간 유전체(interlayer dielectric; ILD) 영역들 사이의 트렌치를 채우도록 형성된 금속 게이트(MG)층을 포함하는 반도체 구조체를 제공하는 단계; MG층과 ILD 영역들을 평탄화하도록 CMP 시스템을 이용해서 화학 기계적 폴리싱(CMP)를 수행하는 단계; 및 탈이온화수(DIW) 내에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 이용해서 평탄화된 MG층을 세정하는 단계를 포함한다. MG층은 ILD 영역들 상에 형성된다.

Description

화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법{SYSTEMS AND METHODS FOR CHEMICAL MECHANICAL POLISH AND CLEAN}
반도체 집적 회로(integrated circuit; IC) 산업은 빠른 성장을 경험했다. IC 물질 및 설계에서의 기술적인 진보는 여러 세대들의 IC들을 생산해 왔으며, 각 세대는 이전 세대보다 더 작고 더 복잡한 회로를 갖는다. 그러나, 이러한 발전은 IC의 프로세싱 및 제조의 복잡성을 증가시켰고, 이러한 발전이 실현되도록 하기 위해 IC 프로세싱 및 제조에 있어서 유사한 발전이 필요하다.
IC 진화의 과정에서, 기능적 밀도(즉, 칩 면적당 상호 연결된 장치들의 개수)가 일반적으로 증가되어 왔던 반면에, 기하학적 크기(즉, 제조 프로세스를 이용해서 생산될 수 있는 가장 작은 컴포넌트)는 감소되었다. 이러한 스케일링 다운 프로세스는 일반적으로 생산 효율을 증가시키고 연관 비용을 감소시키는 혜택을 제공한다. 이러한 스케일링 다운은 또한 상대적으로 높은 전력 손실값을 발생시키는데, 이것은 상보형 금속 산화 반도체(complementary metal-oxide-semiconductor; CMOS) 장치와 같은 저전력 손실 장치를 이용해서 해결될 수 있다. CMOS 장치는 일반적으로는 게이트 산화물 및 폴리실리콘 게이트 전극으로 형성되어 왔다. 피처(feature) 크기가 계속해서 감소함에 따라 장치 성능을 개선하도록 게이트 산화물 및 폴리실리콘 게이트 전극을 하이-k 게이트 유전체 및 금속 게이트 전극으로 교체시키려는 요구가 있어 왔다. 금속 집적의 다른 방식들에서, 일부 형태의 다마신 처리가 관련될 수 있는데, 이 형태에서 패턴이 유전체 내로 에칭된 후에 패턴이 예를 들면 화학적 증기 퇴적(chemical vapor deposition; CVD)에 의해 웨이퍼 표면 상으로 블랭킹 퇴적에 의해 금속 층을 이용해 채워진다.
화학적 기계적 폴리싱(chemical mechanical polishing; CMP)은 서브마이크론 크기의 진보된 반도체 IC들을 위해 로컬 또는 글로벌 웨이퍼 평탄화를 달성하기 위한 주요 기술 동인(driver)이 되었다. CMP 프로세스는 유전체 위에 과잉 금속을 평탄화하고 제거하고, 평면 반도체 구조체를 생성하기 위해 이용되며, 금속 라인이나 플러그, 배리어 금속, 및 노출된 유전체 표면은 공면(coplanar)이다. CMP 및 사후 세정을 위한 개선된 방법 및 시스템이 요구된다.
본 발명 개시는 반도체 장치를 제조하는 방법을 제공한다. 본 방법은 두 개의 인접한 층간 유전체(interlayer dielectric; ILD) 영역들 사이의 트렌치를 채우도록 형성된 금속 게이트(MG)층을 포함하는 반도체 구조체를 제공하는 단계; MG층과 ILD 영역들을 평탄화하도록 CMP 시스템을 이용해서 화학 기계적 폴리싱(CMP)를 수행하는 단계; 및 탈이온화수(DIW) 내에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 이용해서 평탄화된 MG층을 세정하는 단계를 포함한다. MG층은 ILD 영역들 상에 형성된다.
본 발명 개시의 양상은 첨부된 도면들을 함께 읽을 때 이하의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관례에 따라, 다양한 특징부가 실제 크기대로 도시되지는 않는다는 것이 강조된다. 사실상, 다양한 특징부의 크기는 논의의 명확성을 위해 임의적으로 증가되거나 감소될 수 있다.
도 1은 본 발명의 하나 이상의 실시예들을 구현하기 위한 화학 기계적 폴리싱(chemical mechanical polish; CMP) 시스템의 블록도이다.
도 2는 본 발명 개시의 다양한 양상에 따라 도 1의 CMP 시스템을 이용해서 반도체 장치를 제조하는 방법을 묘사하는 흐름도이다.
도 3, 4a-4b, 5, 6a-6b, 7, 8a-8b, 9a-9b, 10a-10b는 도 1의 방법에 따른 다양한 제조 스테이지들에서 반도체 장치의 다양한 실시예의 단면도이다.
도 8c 및 8d는 세정 프로세스 및/또는 버핑(buffing) 프로세스에서 세정액으로서 H2O2 또는 O3(DIW에 용해된 O3)를 이용해서 세정된 반도체 구조체의 표면의 X-선 광전자 분광법(X-ray Photoelectron Spectroscopy; XPS)의 결과이다.
아래에 기재된 개시는 본 발명의 상이한 특징들을 구현하기 위한 많은 상이한 실시예들, 또는 예시들을 제공하는 것으로 이해되어야 한다. 컴포넌트들과 장치들의 특정 예시들은 본 발명의 개시를 단순화시키기 위해 아래에서 설명된다. 물론 이러한 예시들은 단지 예시일뿐이지 본 발명을 제한하는 것으로 의도되지는 않는다. 또한, 아래에 기재된 설명에서 제1 특징부가 제2 특징부 위에 또는 그 상에 형성되는 것은, 제1 및 제2 특징부들이 직접 접촉되게 형성되는 실시예를 포함할 수 있고, 제1 및 제2 특징부가 직접 접촉될 수 없도록 추가적 특징부들이 제1 및 제2 특징부에 개재(interposing)되게 형성될 수 있는 실시예를 또한 포함할 수 있다. 다양한 특징부들은 간략성과 명확성을 위해 상이한 크기들로 임의로 도시될 수 있다. 또한, 비록 본 발명 개시가 "게이트 라스트" 금속 게이트 프로세스에서 이용될 수 있는 예시를 제공하지만, 당업자는 게이트 구조체를 제조하는 다른 프로세스, 및/또는 게이트 구조체에서 다른 물질의 이용에 대해 본 발명의 적용 가능성을 인식할 수 있다.
도 1은 본 발명의 하나 이상의 실시예들을 구현하기 위한 화학 기계적 폴리싱(chemical mechanical polish; CMP) 시스템(100)의 블록도이다. 도 1에 도시된 바와 같이, CMP 시스템(100)은 폴리싱 유닛(102)과 세정 유닛(104)을 포함한다. 폴리싱 유닛 (102) 및 세정 유닛(104)은 프로그래밍 가능 프로세스를 수행하도록 폴리싱 유닛(102) 및/또는 세정 유닛(104)을 제어하기 위한 컴퓨터(102)에 연결될 수 있다. 폴리싱 유닛(102)과 세정 유닛(104)은 오존(O3)/탈이온화수(deionized water; DIW)을 발생하고 폴리싱 유닛(102)과 세정 유닛(102)에 O3/DIW를 제공하도록 구성되는, O3/DIW 발생기(112)에 또한 연결될 수 있다. 비록 도시되지 않았지만, 일부 실시예에서, CMP 시스템(100)은 반도체 구조체를 포함하는 세정된 웨이퍼를 건조시키도록 구성된 건조 유닛과, 하나 이상의 웨이퍼들을 CMP 시스템 안으로 그리고 외부로 동시에 또는 개별적으로, 그리고 CMP 시스템의 상이한 유닛들 사이에서 이송시키고 다루기 위해 구성된 하나 이상의 로봇 암(robot arm)들을 또한 포함할 수 있다.
폴리싱 유닛(102)은 예를 들면, 웨이퍼 표면을 폴리싱하고 버핑하기 위해 구성된 하나 이상의 폴리싱 패드와 같이, 웨이퍼에서 금속층 및/또는 유전층을 평탄화하기 위한 컴포넌트를 포함할 수 있다. 폴리싱 유닛(102)은 하나 이상의 폴리싱 헤드, 폴리싱 슬러리 공급기, 물 공급기, 웨이퍼 적재 매커니즘, 및 다른 필요한 컴포넌트를 또한 포함할 수 있다. 일부 실시예에서, CMP 슬러리는 포타슘 또는 암모늄 수산화물과 같은 부드러운 애칭액 내에서 부유(suspend)될 수 있다. CMP 슬러리는 질산 제2철, 과산화물, 포타슘 요오드산염, 암모니아, 이산화규소, 알루미나, 및/또는 적용가능한 다른 슬러리 물질을 포함할 수 있다. 일부 실시예에서, CMP 슬러리는 CMP 프로세스 후에 더 나은 토폴로지를 제공하도록 구성된 유기 첨가물을 또한 포함한다. CMP 슬러리 내의 유기 첨가물은 웨어퍼의 폴리싱된 표면 내에서 내식성을 또한 향상시킬 수 있다. 일부 실시예에서, 폴리싱 유닛(102)은 CMP 슬러리를 이용한 평탄화 후에 웨이퍼 표면을 버핑하기 위한 컴포넌트를 또한 포함할 수 있다.
세정 유닛(104)은 비접촉 모듈(106)과 접촉 모듈(108)과 같은 하나 이상의 모듈을 포함할 수 있다. 일부 실시예에서, 비접촉 모듈(106)은 메가소닉 에너지를 이용해서 물탱크 내의 물 표면을 세정할 수 있는 메가소닉 세정기를 포함할 수 있다. 비접촉 모듈(106)은 분사 노즐을 또한 포함할 수 있으며, 분사 노즐에는 메가소닉 발생기가 연결되어 있다. 일부 실시예에서, 접촉 모듈(108)은 물 표면을 접촉하고 웨이퍼 표면 상의 슬러리 잔존물(residue)을 세정하도록 구성된 폴리비닐 알콜(polyvinyl alcohol; PVA) 브러시 스크러버(brush scrubber)를 포함할 수 있다. 비접촉 모듈(106)과 접촉 모듈(108)은 본 발명 개시에서 나중에 상세히 논의될 것이다.
컴퓨터(110)는 본 발명 개시에서 나중에 논의되는 단계들 및 동작들을 수행하도록 프로세서, 메모리, 및 입출력부를 포함한다. 컴퓨터(110)는 다양한 위치들에 분산될 수 있고, CMP 시스템(100) 또는 다른 설비와 전체적으로 또는 부분적으로 물리적으로 포함될 수 있다. 컴퓨터 파일은 예를 들면, CMP 시스템 이력 데이터, 세정 내력 데이터, 계측 도구 데이터(metrology tool data), 및 통계 프로세스 제어(statistical process control; SPC) 데이터와 같은 CMP 데이터를 포함할 수 있다. CMP 데이터는 컴퓨터(110) 상에 컴퓨터 판독가능 매체에서 저장될 수 있다. 컴퓨터 판독가능 매체의 일부 일반적인 형태는 예를 들면, 플로피 디스크, 플렉서블 디스크, 하드 디스크, 자기 테이프, 임의의 다른 자기 매체, CD-롬, 임의의 다른 광학 매체, 펀치 카드, 종이 테이프, 천공 패턴을 갖는 임의의 다른 물리적 매체, RAM, PROM, EPROM, 플래시-EPROM, 임의의 다른 메모리 칩 또는 카트리지, 반송파, 또는 컴퓨터가 판독하도록 적응된 임의의 다른 매체를 포함한다. 컴퓨터(110)는 CMP 프로세스 동안 하나 이상의 프로그래밍가능 동작들을 수행하도록 폴리싱 유닛(102)과 세정 유닉(104)을 제어할 수 있다.
O3/DIW 발생기(112)는 O3/DIW 용액을 형성하도록 임의의 적절한 기술을 이용해서 O3를 발생시키고 발생된 O3를 DIW 내로 용해시킬 수 있다. 일부 실시예에서, O3/DIW 용액 내에 용해된 O3의 농도는 약 5 ppm 내지 약 70 ppm 범위 내에 있을 수 있다. O3/DIW 용액은 버핑 패드(들)에 연결된 하나 이상의 파이프 라인들과 같이, 폴리싱 유닛(102) 내에 포함된 버핑 모듈(103)에 제공될 수 있다. O3/DIW는 세정 유닛(104)의 비접촉 모듈(106) 및/또는 세정 유닛(104)의 접촉 모듈(108)에 또한 제공될 수 있다. 일부 실시예에서, O3/DIW 발생기(112)는 DIW 내로 용해될 O3 가스를 제공하는 O3 가스 발생기를 포함할 수 있다. 용해 프로세스는 하나 이상의 섬유막 내에 O3 가스를 흐르게 하고, 하나 이상의 섬유막을 DIW 내에 담궈 O3 가스가 DIW 내로 용해되도록 섬유막 내부로부터 외부로 확산될 수 있다.
도 2는 본 발명 개시의 다양한 양상에 따라 CMP 시스템(100)을 이용해서 반도체 장치를 제조하는 방법(200)을 묘사하는 흐름도이다. 도 2의 방법 이전, 동안, 및 이후에 추가적인 프로세스가 제공될 수 있다는 것과, 일부 다른 프로세스가 본 명세서에서 간단히 설명될 수 있다는 것을 이해해야 한다. 도 3, 4a-4b, 5, 6a-6b, 7, 8a-8b, 9a-9b, 10a-10b는 도 2의 방법(200)에 따른 다양한 제조 스테이지들에서 반도체 장치(300)의 다양한 실시예의 단면도이다. 반도체 구조체(300)는 반도체 장치의 일부로서 형성될 수 있고, CMOS 프로세스 흐름을 이용해 제조될 수 있다는 것을 주목해야 한다. 일부 실시예에서, 반도체 구조체(300)는 기판의 상부 부분 내에 형성된다. 일부 실시예에서, 반도체 구조체(300)는 기판 위에 형성되는 층 내에 포함된다. 예를 들면, 반도체 구조체(300)는 다중층 상호접속부(multi-layer interconnect; MLI) 구조체와, MLI 구조체와 통합된 층간 유전체(interlayer dielectric; ILD)를 포함하는 반도체 장치의 층 내에 형성될 수 있다.
도 2 및 3을 참조하면, 방법(200)은 금속 게이트(metal gate; MG) 층(308)을 포함하는 반도체 구조체(300)를 제공하는 단계(202)에서 시작한다. 도 3에 도시된 바와 같이, 반도체 구조체(300)는 기판(미도시) 위에 배치된 층간 유전체(interlayer dielectric; ILD)(302)를 포함한다. 일부 실시예에서, ILD(302)는 반도체 장치의 기판(미도시) 내에 포함된다. 일부 실시예에서 기판은 실리콘 웨이퍼일 수 있다. 기판은 게르마늄과 같은 다른 하나의 원소 반도체; 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체; 또는 SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 합금 반도체를 또한 포함할 수 있다. 일부 대안적인 실시예에서, 기판은 절연체 상 반도체(semiconductor on insulator; SOI)를 포함한다. 일부 실시예에서, 반도체 구조체(300)는 기판 위에 형성된 유전체층을 또한 포함할 수 있다. 유전체층은 실리콘 산화물을 포함할 수 있다. 일부 예시에서, 유전체층은 실리콘 질화물, 실리콘 산화질화물, 또는 다른 적절한 유전 물질을 추가적으로 또는 대안적으로 포함할 수 있다. 일부 실시예에서, ILD(302)는 실리콘 산화물, 실리콘 산화질화물 또는 다른 적절한 물질을 포함할 수 있다. ILD(302)는 단일 층 또는 다중 층들을 포함할 수 있다. ILD층은 CVD, ALD, 및 스핀온 기술과 같은 적절한 기술에 의해 형성될 수 있다.
도 3에 도시된 바와 같이 트렌치(306)는 두 개의 인접 ILD(302) 사이에 형성될 수 있고, 스페이서들(304)은 트렌치(306)의 벽들 상에 형성될 수 있다. 그런 다음, 금속 게이트(metal gate; MG) 층(308)은 트렌치(306)를 채우도록 기판 상에 퇴적될 수 있다. 일부 실시예에서, 과잉 MG 층이 ILD(302) 상에 퇴적될 수 있다. MG층(308)은 CVD, 물리적 증기 퇴적(physical vapor deposition; PVD), 전기화학적 도금(electrochemical plating; ECP), 또는 다른 적절한 프로세스에 의해 퇴적된 알루미늄(Al), 텅스텐(W), 구리(Cu), 또는 다른 적절한 금속 물질을 포함할 수 있다. 그런 다음, 과잉 금속은 본 발명 개시에서 나중에 논의되는 바와 같이 반도체 구조체의 평면 표면을 생성하기 위해 CMP 프로세스에 의해 제거될 수 있다.
일부 실시예에서, 반도체 구조체(300)는 게이트 라스트 프로세스(대체 폴리 게이트 프로세스(replacement poly gate process; RPG))라고 또한 지칭됨)에서 제조될 수 있다. 게이트 라스트 프로세스에서, 더미 유전체 및 더미 폴리 게이이트 구조체가 초기에 형성될 수 있고, 층간 유전체(interlayer dielectric; ILD)의 퇴적 때 까지 정상 CMOS 프로세스 흐름에 의해 후속될 수 있다. 그런 다음, 더미 유전체 및 더미 폴리 게이트 구조체가 제거되고, 하이-k 게이트 유전체/금속 게이트 구조체로 대체될 수 있다.
도 2, 4a 및 4b를 참조하면, 방법(200)은 폴리싱 유닛(102)을 이용해 화학기계적 폴리싱(CMP) 프로세스를 수행해서 MG층(308)의 표면을 평탄화하는 단계(204)로 진행한다. 일부 실시예에서, CMP 프로세스가 금속층(308), ILD(302), 및 스페이서(304) 상에서 수행되어 과잉 금속(예, 트렌치(306) 외부의 금속)을 제거함으로써, 도 4에 도시된 바와 같이, 금속 층(308), 스페이서(304), 및 ILD(302)의 상단 표면을 노출시키고 실질적으로 공면이 되게 한다. 일반적인 CMP 프로세싱은 반도체 구조체를 포함하는 웨이퍼를 회전 홀더 상에 장착하는 것과, 대향하는 방향으로 회전하는 패드 또는 테이블 헤드 표면 상으로 웨이퍼를 내려 놓은 것을 포함할 수 있다. 그런 다음, 포타슘 또는 암모늄 하이드록사이드와 같은 부드러운 애칭액 내에 부유되는 CMP 슬러리가 폴리싱 패드에 적용(apply)될 수 있다. 질산 제2철, 과산화물, 포타슘 요오드산염, 암모니아, 이산화규소, 및/또는 알루미나와 같은 일반적인 CMP 슬러리가 CMP 프로세스를 위해 이용될 수 있지만, 다른 슬러리 물질들도 적용가능하다. 회전 웨이퍼는 회전하는 폴리싱 패드에 대해 뒷쪽으로(face-down) 눌러지고, 슬러리는 패드에 의해 웨이퍼의 앞면(face)으로 누른다. 화학적 및 물리적 효과들의 결합은 웨이퍼 표면으로부터 특징부들을 제거시킨다. 일반적인 CMP 프로세싱은, (1) 표면 연화와 화학적 용해를 야기하는 실리콘 산화물을 침투하는(attacking) 하이드록실 이온과, 금속 용해를 강화하는 산화제를 개입시키는 화적적 작용; 및 (2) 폴리싱 회전과 압력을 개입시키는 기계적 작용을 포함한다.
도 4a를 참조하면, 일부 실시예에서, CMP 슬러리가 내식성을 향상시키기 위한 유기 첨가물을 포함할 수 있고, CMP 프로세스 후에, CMP 슬러리로부터 부식 억제제(310)가 단일층 형태로, 또는 집합 형태(aggregate form)로 폴리싱된 표면 상에 남겨질 수 있다. 일부 실시예에서, MG층(308)의 표면 상의 잔존 부식 억제제(310)는, 폴리싱된 MG층과, MG층(308) 위에 퇴적될 에칭 정지층(etch stop layer; ESL)과 같은 후속 퇴적막 사이의 계면 접착력을 열화시킬 수 있다. 예를 들면, 고온에서 후속적인 막 퇴적 프로세스 동안에, 잔존 부식 억제제(310)가 기화될 수 있는데, 이는 막 박피(peeling) 문제를 야기할 수 있다. 잔존 부식 억제제(310)는 실리사이드 프로세스를 위한 선택적 디칭(ditching)과 같은, 후속되는 화학적 프로세스에 의해 예기치 않은 금속 부식을 또한 야기할 수 있다.
도 4b를 참조하면, 일부 실시예에서 CMP 프로세스 후에, ILD(302) 상의 금속 잔존물(312)은 후속 프로세스들에서 화학적 침투로를 제공할 수 있다. 예를 들면, 접촉부/비아 홀을 형성하도록 에칭한 후에, 니켈(Ni) 시드층이 퇴적될 수 있고, 실리사이드 프로세스가 밀봉층으로서 니켈 실리사이드(NiSi2)층을 형성하도록 수행될 수 있다. 그런 다음, H2SO4와 같은 선택적 에칭액이 과잉 니켈(Ni)을 세정하도록 이용될 수 있다. ILD(302) 상에 남겨진 금속 잔존물(312)을 이용해서, 산용액이 금속 잔존물(312)과 반응함으로써 화학적 침투로를 통해 MG층(308)을 손상시킬 수 있다.
도 2 및 5를 참조하면, 방법(200)은 폴리싱 유닛(102)을 이용해 반도체 구조체(300)의 표면을 버핑하는 단계(206)로 진행한다. 일부 실시예에서, 잔존 부식 억제제(310)와 금속 잔존물(312)을 제거하도록, O3/DIW 발생기(112)가 폴리싱 유닛(102)에 연결될 수 있다. 일부 실시예에서, 폴리싱 유닛(102)은 단계(204)에서 폴리싱 프로세스를 수행하도록 폴리싱 패드에 CMP 슬러리를 공급하도록 구성된 하나 이상의 파이프라인을 포함할 수 있다. 일부 실시예에서, 폴리싱 유닛(102)에서 하나 이상의 파이프 라인이 O3/DIW 발생기(112)에 연결되고, 반도체 구조체(300)의 표면을 버핑하도록 O3/DIW 용액을 포함하는 버핑 용액을 버핑 패드에 공급하도록 구성될 수 있다. 예를 들면, 버핑 모듈(103)의 하나의 파이프라인(314)이, 버핑 프로세스 동안 대응하는 버핑 패드에 O3/DIW 용액을 제공하도록 도 5에 도시된 바와 같이 O3/DIW 발생기(112)에 연결될 수 있다.
도 2, 6a, 6b, 및 7을 참조하면, 방법(200)은 단계(206)에서 버핑 프로세스 후에 O3/DIW 용액을 이용해서 MG층(308)과 ILD(302)의 표면을 세정함으로써 단계(208)로 진행한다. 일부 실시예에서, 세정 프로세스는 브러시 세정, 메가소닉 세정, 및/또는 스핀-린스 주기를 포함할 수 있다. 세정 프로세스 동안, O3/DIW 용액은 본 발명 개시에서 이전에 논의된 바와 같이 잔존 부식 억제제(310)와 금속 잔존물(312)을 제거하도록 세정 유닛(104)에 제공된다.
도 6a 및 6b는 비접촉 모듈(106)을 이용해서 반도체 구조체의 버핑된 표면을 세정하는 예시적인 실시예이다. 도 6a에 도시된 일부 실시예에서, 세정 유닛(104)의 비접촉 모듈(106)은 반도체 구조체의 폴리싱된 표면을 세정하도록 약 10 Hz 내지 약 500 Hz 범위의 주파수에서 진동 또는 맥동(pulsating)하는 액체를 제공하도록 메가소닉 발생기(315)에 연결된 물탱크(316)를 포함할 수 있다. 일부 실시예에서, 물탱크(316)는 O3/DIW 용액을 수용하도록 O3/DIW 발생기(112)에 연결될 수 있다. 반도체 구조체(300)는 물탱크(316)에 포함된 메가소닉-활성화된(megasonic-energized) O3/DIW 용기에 담궈 질 수 있다.
도 6b를 참조하면, 일부 대안적인 실시예에서, 세정 유닛(104)의 비접촉 모듈(106)은 세정을 위해 반도체 구조체(300)의 표면 상에 분사되도록 진동 또는 맥동하는 O3/DIW 포그(fog)를 제공하기 위해 메가소닉 발생기(315)에 연결된 분사 노즐(318)을 포함할 수 있다. O3/DIW 포그는 약 10 Hz 내지 약 500 Hz 범위의 주파수에서 발생될 수 있다. 분사 노즐(318)은 세정을 위해 O3/DIW 용액을 수용하도록 O3/DIW 발생기(112)에 연결될 수 있다.
도 7은 접촉 모듈(108)을 이용해서 반도체 구조체의 폴리싱된 표면을 세정하는 예시적인 실시예이다. 일부 실시예에서, 접촉 모듈(108)은 반도체 구조체의 표면을 스크러빙하기 위한 브러시(321)를 포함할 수 있다. 브러시(321)가 폴리싱 프로세스로부터의 잔존물을 스크러빙하도록 회전하는 동안, 세정액이 분사 노즐(320)로부터 분사될 수 있다. 일반적인 스크러버(scrubber)는, 반도체 구조체 표면으로부터 슬러리 잔존물, 입자, 및 다른 오염물을 접촉하여 브러싱(brushing)하는 하나 이상의 회전 원통형 브러시(예, 도 7의 브러시(321))를 포함할 수 있다. 양면 스크러버는 두 개의 회전하는 원통형 브러시를 이용해서 웨이퍼의 상단 및 하면 표면을 동시에 스크러빙할 수 있다. 각각의 웨이퍼는 브러시들 내부로 그리고 이 브러시들 사이에서 웨이퍼를 이용시키는 컨베이어 매커니즘 상에 평평하게 놓여질 수 있다. 웨이퍼의 표면이 스크러빙되고 있을 때, 컨베이어 매커니즘, 롤러, 및 브러시가 웨이퍼를 수평 또는 수직으로 지지 및 고정시킬 수 있다. 한쪽 표면 또는 양쪽 표면들이 브러시에 의해 스크러빙되는 동안, 하나 이상의 롤러가 웨이퍼를 회전시키도록 반도체 웨이퍼의 에지에 맞물릴(engage) 수 있다. 일부 실시예에서, 세정하기 위해 접촉 모듈(108)을 사용하는 동안에, 분사 노즐(320)은 웨이퍼의 표면 상으로 분사될 O3/DIW 용액을 수용하도록 O3/DIW 발생기에 연결될 수 있다. 단계(206)에서, 비접촉 모듈(106)과 접촉 모듈(108)의 다양한 실시예는 세정 프로세스 동안 임의의 적절한 구성 및 순서로 수행될 수 있다는 것을 이해해야 한다.
본 발명 개시에서 이전에 논의된 바와 같이, O3/DIW 용액은 폴리싱 및/또는 세정 프로세스 동안 잔존 부식 억제제(310)와 금속 잔존물(312)을 제거할 수 있다. O3/DIW 용액에서 용해된 O3는 화학식(1)에서 예증된 바와 같이 잔존 부식 억제제(310)에서 작용기(예, 작용기 -CH2)와 작용할 수 있다:
- CH2 + 3O3 → CO2 + 3O2 + 3H2O (1)
O3/DIW 발생기(112)에 의해 발생되고, 폴리싱 유닛(102) 및 세정 유닛(104)에 제공된 O3/DIW 용액은 이 용액에서 약 5 ppm 내지 약 70 ppm 범위의 O3 농도를 가질 수 있다. 폴리싱 유닛(102) 및/또는 세정 유닛(104)에 공급된 O3/DIW 용액의 온도는 약 15 ℃에서 약 60 ℃의 범위일 수 있다. O3/DIW 용액의 pH 값은 약 4 내지 약 9의 범위일 수 있다. 일부 실시예에서, O3/DIW 용액의 pH값은 약 6으로 조정될 수 있어서, MG층 내의 금속은 MG층 표면 상에 산화물의 안정된 코팅을 형성할 수 있다. O3/DIW 용액은 약 5초 내지 약 240초 범위의 시간 동안 폴리싱 유닛(102) 및/또는 세정 유닛(104)에 의해 반도체 구조체(300)에 적용될 수 있다. 일부 실시예에서, O3/DIW 용액의 농도, 유속, 온도, 및/또는 pH값은 하나 이상의 프로그래밍가능 애플리케이션을 이용해서 폴리싱 유닛(102)와 세정 유닛(104)에 연결된 컴퓨터(110)에 의해 제어될 수 있다.
도 8a 및 8b를 참조하면, 일부 예시에서, 반도체 구조체(300)의 표면이 약 4 내지 약 9 범위의 pH값을 갖는 O3/DIW 용액을 이용해서 폴리싱 프로세스 및/또는 세정 프로세스를 통해서 수행될 때, 후속 프로세스에서 MG층(308)의 부식을 방지하도록 MG층 내의 알루미늄(Al)이 MG층(308)의 표면 상에 알루미늄 산화물(Al2O3)(322)층을 형성할 수 있다. 일부 실시예에서, 본 발명 개시에서 논의된 인시츄(in-situ) CMP 프로세스는 O3/DIW 용액을 이용해 버핑 및/또는 세정 프로세스 동안 동시에 Al2O3 층(322)을 형성하는 것을 포함한다. 일부 실시예에서, O3/DIW 용액을 이용해서 폴리싱 또는 세정 동안 형성된 Al2O3 층(322)은 대기 중에서 Al 금속을 노출시킴으로써 형성되는 천연(native) Al2O3 층보다 두꺼울 수 있는, 약 50 Å 내지 약 60 Å 범위의 두께를 가질 수 있다. 또한, O3/DIW 용액을 이용할 때 형성되는 Al2O3 층(322)의 밀도는 천연 Al2O3 층의 밀도보다 클 수 있다. 형성된 Al2O3 층(322)은 MG층(308)과, ESL층과 같은, 후속 퇴적층 사이에 계면 접착력을 향상시킬 수 있다. 또한, 도 8b에 도시된 바와 같이, 도 4b에 도시된 ILD(302) 상의 금속 잔존물(312)은 화학적 침투로를 차단하고, 후속 프로세스에서 산성 에칭 화학물질에 의해 MG층(308)이 손상되는 것을 방지하도록 Al2O3 층(322)을 형성하기 위해 또한 산화될 수 있다.
도 8c-8d를 참조하면, 버핑 및/또는 세정 프로세스에서 세정액으로서 H2O2 또는 O3 (DIW에 용해된 O3)를 이용해서 세정된 반도체 구조체의 표면의 X-선 광전자 분광법(X-ray Photoelectron Spectroscopy; XPS)의 결과들이 비교된다. 도 8c에서, 탄소(C1s) 신호의 강도는 반도체 구조체(300)의 표면 상에 부식 억제제(310)를 포함하는 유기 잔존물의 양을 반영할 수 있다. 도 8c는 O3/DIW 용액으로 세정된 반도체 구조체(300)의 표면과 비교해서 H2O2로 세정된 반도체 구조체(300)의 표면의 XPS 결과에서 더 큰 탄소(C1s) 강도를 보여주는데, 이 결과는 O3/DIW 용액을 이용할 때 유기 잔존물의 향상된 제거 효과를 반영한다. 또한, 반도체 구조체(300)의 표면이 더 긴 시간, 예를 들면, 120초 동안 O3/DIW 용액을 이용해서 세정될 때, 탄소(C1s) 강도 또는 유기 잔존물의 양이 더 짧은 기간, 예를 들면, 30초 동안 세정될 때와 비교해서 감소된다. 도 8c에 도시된 XPS 결과는, CMP 프로세스 후에 버핑 프로세스와 세정 프로세스 동안에 O3/DIW 용액이 유기 잔존물을 제거하기 위해 효과적인 세정액이라는 것을 보여 준다.
도 8d를 참조하면, 산소(O1s) 신호의 강도는 MG층(308)의 표면 상에 형성되는 Al2O3 층의 두께와 관련되는, Al2O3의 양을 반영할 수 있다. 도 8d에서 도시된 바와 같이, O3/DIW 용액을 이용해서 세정되는 반도체 구조체(300)의 산소(O1s) 신호의 강도는 H2O2를 이용해서 세정되는 경우보다 크다. 또한, 산소(O1s) 신호의 강도는, 반도체 구조체(300)가 더 긴 시간 동안 O3/DIW 용액을 이용해서 세정됨에 따라 증가한다. 도 8d에 도시된 XPS 결과는, CMP 프로세스 후에 버핑 프로세스와 세정 프로세스 동안에, O3/DIW 용액이 MG층상에 더 두꺼운 금속 산화물층을 성장시키기 위해 효과적인 세정액이라는 것을 보여 준다.
도 2를 참조하면, 단계(208)에서의 세정 프로세스 후에, 방법(200)은 후속 프로세스를 위해 반도체 구조체를 건조시키고 CMP 시스템으로부터 반도체 구조체를 이송시키는 단계(210)으로 진행한다. 일부 실시예에서, 세정 프로세스 후에, 웨이퍼는 임의의 적절한 건조 방법을 이용해서 건조될 수 있다. 예를 들면, 웨이퍼는 불활성 가스 환경에서 진공 베이킹을 이용해 수행될 수 있다. 그런 다음, 건조된 웨이퍼가 후속 처리를 위해 CMP 시스템으로부터 이송될 수 있다.
도 2a, 9a 및 9b를 참조하면, 방법(200)은 반도체 구조체(300)의 평탄화된 표면 상에 에칭 정치층(etch stop layer; ESL)(330)을 퇴적시키는 단계(212)로 진행한다. 일부 실시예에서, ESL(330)은 실리콘 질화물(Si4N3)을 포함할 수 있다. 본 발명 개시에서 이전에 논의된 바와 같이, MG층(308)과 ESL(330) 사이의 계면 접착력은 버핑 프로세스 및/또는 세정 프로세스에서 Al2O3 층이 O3/DIW 용액을 이용해서 형성되게 함으로써 향상될 수 있다. 다른 ILD층(332)이 ESL(330)상에 또한 증착될 수 있다. ESL(330)과 ILD층(332)은 CVD, PVD, 원자층 퇴적(atomic layer deposition; ALD), 또는 에피택셜 성장 프로세스와 같은 임의의 적절한 기술을 이용해서 퇴적될 수 있다.
도 2, 10a 및 10b를 참조하면, 방법(200)은 접촉부/비아 홀(334)과 같은 다중층 상호연결 특징부를 형성하도록 후속 에칭 프로세스를 형성하는 단계(214)로 진행한다. 접촉부/비아 홀(334)은 ESL(330)과 ILD(302)를 통해 형성될 수 있다. 일부 실시예에서, 에칭 프로세스는 임의의 적절한 건식 에칭 및/또는 습식 에칭 방법을 포함할 수 있다. 반도체 구조체(300)를 포함하는 웨이퍼는 장벽층, 금속 접촉부, 금속 플러그 등과 같은 다양한 특징부를 형성하도록 추가적인 처리를 거칠 수 있다는 것을 이해해야 한다. 일부 실시예에서, MG층(308)은 반도체 기판 상에, 또는 반도체 기판 상의 유전층 상에 형성될 수 있다. 도 10a와 10b에 도시된 바와 같이, O3/DIW 용액을 이용해서 형성된 Al2O3 층(322)은 ESL(330)과 MG층(308) 사이에 향상된 계면 접착력을 제공할 수 있다. 더 나아가, 형성된 Al2O3 층(322)은 후속 프로세스에서 산성 에칭 화학물질에 의해 MG층(308)이 손상되는 것을 효과적으로 방지할 수 있다.
비록 제한하는 것으로 의도되지는 않지만, 본 발명 개시는 CMP와 세정 프로세스를 위해 하나 이상의 이점을 제공한다. 화학식 (1)에 도시된 예시를 위해, 반도체 구조(300)를 포함하는 웨이퍼를 버핑하고 세정하기 위해 O3/DIW 용액을 이용하는 부산물이 O2와 H2O를 포함하기 때문에, 이러한 프로세스는 환경친화적인 프로세스이다. 본 발명 개시에서, 어떠한 강한 산화제도 유기 잔존물을 제거하거나 금속층을 산화시키기 위해 이용되지 않는다. 따라서, 장치 전기 성능은 NaClO4, NaClO3, NaClO2, NaClO, KMnO4, K2Cr2O7에 있는 염기 이온이나 펜톤 에이전트(Fenton agent) 내의 Fe2+와 같은 과잉 트레이스 금속 이온에 의해 열화되지 않을 수 있다. 또한, MG층 및/또는 ILD층의 표면 상의 금속의 산화 효율은 O3/DIW 용액 내의 O3 농도를 제어함으로써 조정될 수 있어서, 최적화된 처리 시간이 향상된 세정 결과와 높은 처리량 모두를 갖도록 획득될 수 있게 된다. 더 나아가, O3/DIW 용액의 pH값은 MG층 표면 상에 안정된 산화물 코팅을 형성하도록 MG층 내의 금속을 위해 적절하게 제어될 수 있다. 후속 공정에서의 부식이 감소될 수 있다.
본 발명 개시는 반도체 장치를 제조하는 방법을 제공한다. 본 방법은 두 개의 인접한 층간 유전체(interlayer dielectric; ILD) 영역들 사이의 트렌치를 채우도록 형성된 금속 게이트(MG)층을 포함하는 반도체 구조체를 제공하는 단계; MG층과 ILD 영역을 평탄화하도록 CMP 시스템을 이용해서 화학 기계적 폴리싱(CMP) 프로세스를 수행하는 단계; 및 탈이온화수(DIW) 내에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 이용해서 평탄화된 MG층을 세정하는 단계를 포함한다. MG층은 ILD 영역 상에 형성된다.
일부 실시예에서, 방법은 평탄화된 MG층을 세정하는 것과 동시에 MG층 상에 금속 산화물층을 형성하는 단계를 또한 포함한다.
일부 실시예에서, O3/DIW 용액을 이용해서 평탄화된 MG층을 세정하는 단계는 반응 - CH2 + 3O3 → CO2 + 3O2 + 3H2O 에 의해 CMP 슬러리로부터 유기 잔존물을 제거하는 것을 포함하고, 유기 잔존물은 작용기 - CH2를 포함한다.
일부 실시예에서, O3/DIW 용액은 CMP 시스템의 폴리싱 유닛에 연결된 O3/DIW 발생기에 의해 발생된다. 일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 폴리싱 유닛에서 버핑 패드와 O3/DIW 용액을 이용해서 반도체 구조체의 표면을 버핑하는 단계를 포함한다. 폴리싱 유닛은 O3/DIW 용액을 버핑 패드에 공급하도록 O3/DIW 발생기에 연결된 파이프라인을 포함한다.
일부 실시예에서, O3/DIW 발생기는 O3/DIW 용액을 공급하도록 CMP 시스템의 세정 유닛에 연결된다.
일부 실시예에서, 세정 유닛은 O3/DIW 발생기에 연결된 물탱크를 포함한다. 일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 물탱크에 포함된 O3/DIW 용액에 진동을 제공하도록 구성된 메가소닉 발생기에 또한 연결된, 물탱크에서 반도체 구조체의 표면을 세정하는 단계를 포함한다.
일부 실시예에서, 세정 유닛은 O3/DIW 발생기에 연결된 분사 노즐을 포함한다. 일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 분사 노즐로부터 반도체 구조체의 표면에 분사되도록 O3/DIW 포그를 형성하기 위해, 진동을 O3/DIW 용액에 제공하도록 구성된 메가소닉 발생기에 또한 연결된, 분사 노즐을 이용해서 반도체 구조체의 표면을 세정하는 단계를 포함한다.
일부 실시예에서, 세정 유닛은 반도체 구조체의 표면을 스크러빙하도록 구성된 브러시와, O3/DIW 발생기에 연결된 분사 노즐을 포함한다. 일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 분사 노즐로부터 분사된 O3/DIW 용액과 브러시를 이용해서 반도체 구조체의 표면을 스크러빙하는 단계를 포함한다.
일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 폴리싱 유닛에서 버핑 패드와 O3/DIW 용액을 이용해서 반도체 구조체의 표면을 버핑하는 단계와, 물탱크 내에 포함된 O3/DIW 용액에 진동을 제공하도록 구성된 메가소닉 발생기에 연결된, 물탱크 내에서 반도체 구조체의 표면을 세정하는 단계를 포함한다. 폴리싱 유닛은 O3/DIW 용액을 버핑 패드에 공급하도록 구성된 O3/DIW 발생기에 연결된 파이프라인을 포함한다. 물탱크는 O3/DIW 용액을 물탱크에 공급하도록 구성된 O3/DIW 발생기에 연결된다.
일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 폴리싱 유닛에서 버핑 패드와 O3/DIW 용액을 이용해서 반도체 구조체의 표면을 버핑하는 단계와, 분사 노즐로부터 반도체 구조체의 표면에 분사될 O3/DIW 포그를 형성하기 위해, O3/DIW 용액에 진동을 제공하도록 구성된 메가소닉 발생기에 연결된, 분사 노즐을 이용해서 반도체 구조체의 표면을 세정하는 단계를 포함한다. 폴리싱 유닛은 O3/DIW 용액을 버핑 패드에 공급하도록 구성된 O3/DIW 발생기에 연결된 파이프라인을 포함한다. 분사 노즐은 O3/DIW 발생기에 연결된다.
일부 실시예에서, 평탄화된 MG층을 세정하는 단계는 폴리싱 유닛에서 버핑 패드와 O3/DIW 용액을 이용해서 반도체 구조체의 표면을 버핑하는 단계와, 브러시와 분사 노즐로부터 분사되는 O3/DIW 용액을 이용해서 반도체 구조체의 표면을 스크러빙하는 단계를 포함한다. 분사 노즐은 O3/DIW 발생기에 연결된다. 폴리싱 유닛은 O3/DIW 용액을 버핑 패드에 공급하도록 구성된 O3/DIW 발생기에 연결된 파이프라인을 포함한다.
일부 실시예에서, O3/DIW 용액의 pH 값은 약 4 내지 약 9의 범위일 수 있다. O3/DIW 용액 내에 용해된 O3의 농도는 약 5 ppm 내지 약 70 ppm 범위 내에 있다.
일부 실시예에서, 본 방법은 세정된 반도체 구조체를 건조시키는 단계와, ILD 영역과 MG층 위에 에칭 정지 층(ESL)을 퇴적시키는 단계와, ESL과 ILD 영역들을 통해 접촉 홀을 형성하는 단계를 포함한다.
본 발명 개시는 화학 기계적 폴리싱(chemical mechanical polishing; CMP) 시스템을 또한 제공한다. CMP 시스템은 탈이온화수(DIW)에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 발생시키도록 구성된 O3/DIW 발생기, 반도체 구조체의 표면을 평탄화하고 버핑하기 위한 컴포넌트를 포함하는 폴리싱 유닛과, O3/DIW 발생기에 연결되고 O3/DIW 용액을 이용해서 반도체 구조체의 평탄화된 표면을 세정하도록 구성된 세정 유닛을 포함한다. 폴리싱 유닛은 버핑하기 위해 O3/DIW 용액을 제공하도록 O3/DIW 발생기에 연결된 파이프라인을 포함한다.
일부 실시예에서, 세정 유닛은 O3/DIW 발생기에 연결되고 O3/DIW 용액을 반도체 구조체에 공급하도록 구성된 분사 노즐을 포함한다. 분사 노즐이 O3/DIW 용액을 반도체 구조체에 분사할 때, 세정 유닛은 반도체 구조체의 표면을 스크러빙하도록 구성된 브러시를 포함한다. 분사 노즐은 분사 노즐로부터 반도체 구조체에 분사될 O3/DIW 포그를 형성하기 위해 O3/DIW 발생기에 공급되는 O3/DIW 용액에 진동을 제공하도록 구성된 메가소닉 발생기에 연결된다.
일부 실시예에서, 세정 유닛은 메가소닉 발생기와 O3/DIW 발생기에 연결된 물탱크를 포함한다. 메가소닉 발생기는 물탱크 내에 포함된 O3/DIW 용액에 진동을 제공하도록 구성된다.
본 발명 개시는, 복수의 층간 유전체(ILD) 영역, 두 개의 인접한 ILD 영역들 사이의 트렌치를 채우도록 구성된 금속 게이트(MG)층, MG층 상에 형성된 산화물층과, 산화물층 상에 퇴적된 에칭 정지층(ESL)을 포함하는 반도체 장치를 또한 개시한다. MG층과 ILD 영역은 공면 상단 표면을 갖는다. 공면 상단 표면은 탈이온화수(DIW)에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 이용해서 세정된다. 산화물층은 O3/DIW 용액을 이용해서 MG층 내에 금속을 산화시킴으로써 형성된다.
전술된 내용은 다수의 실시예들의 특징을 요약하여, 당업자가 본 발명 개시의 양상을 더 잘 이해할 수 있게 한다. 당업자는 본 명세서에서 도입된 실시예들의 동일 목적을 수행하고/하거나 동일 이점을 달성하기 위해 다른 프로세스와 구조체를 설계 또는 변경하기 위한 기초로서 본 발명 개시를 쉽게 이용할 수 있다는 것을 인식해야 한다. 당업자는, 이러한 등가 구성이 본 발명 개시의 정신과 범위로부터 이탈하지 않는다는 것과, 본 발명 개시의 정신과 범위로부터 이탈하지 않고 본 명세서에서 다양한 변경, 대체 및 교체를 할 수 있다는 것을 또한 인식해야 한다.

Claims (20)

  1. 반도체 장치를 제조하는 방법에 있어서,
    두 개의 인접한 층간 유전체(interlayer dielectric; ILD) 영역들 사이에 있는 트렌치를 채우기 위해 형성된 금속 게이트(metal gate; MG)층을 포함하는 반도체 구조체를 제공하는 단계로서, 상기 MG층은 상기 ILD 영역들 상에 형성되는 것인 단계;
    화학 기계적 폴리싱(chemical mechanical polishing; CMP) 시스템을 이용해서 CMP 프로세스를 수행하여 상기 MG층과 상기 ILD 영역들을 평탄화하는 단계; 및
    탈이온화수(deionized water; DIW)에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 이용해 상기 평탄화된 MG층을 세정하는 단계를
    포함하고,
    상기 O3/DIW 용액을 이용해 상기 평탄화된 MG층을 세정하는 단계는 반응 - CH2 + 3O3 → CO2 + 3O2 + 3H2O 에 의해 CMP 슬러리로부터 유기 잔존물을 제거하는 단계를 포함하고, 상기 유기 잔존물은 작용기 - CH2를 포함하는 것인, 반도체 장치를 제조하는 방법.
  2. 제1항에 있어서,
    상기 평탄화된 MG층을 세정하는 것과 동시에 상기 MG층 상에 금속 산화물층을 형성하는 단계를 더 포함하는, 반도체 장치를 제조하는 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 O3/DIW 용액은 상기 CMP 시스템의 폴리싱 유닛에 연결된 O3/DIW 발생기에 의해 발생되고,
    상기 평탄화된 MG층을 세정하는 단계는 상기 폴리싱 유닛에서 버핑 패드와 상기 O3/DIW 용액을 이용해서 상기 반도체 구조체의 표면을 버핑하는 단계를 포함하며,
    상기 폴리싱 유닛은 O3/DIW 발생기에 연결된 파이프라인을 포함하여 상기 버핑 패드에 상기 O3/DIW 용액을 공급하는 것인, 반도체 장치를 제조하는 방법.
  5. 제1항에 있어서,
    O3/DIW 발생기가 상기 CMP 시스템의 세정 유닛에 연결되어 상기 O3/DIW 용액을 공급하는 것인, 반도체 장치를 제조하는 방법.
  6. 제1항에 있어서,
    상기 평탄화된 MG층을 세정하는 단계는,
    폴리싱 유닛에서 버핑 패드와 상기 O3/DIW 용액을 이용해서 상기 반도체 구조체의 표면을 버핑하는 단계로서, 상기 폴리싱 유닛은 상기 O3/DIW 용액을 상기 버핑 패드에 공급하도록 구성된 O3/DIW 발생기에 연결된 파이프라인을 포함하는 것인 단계; 및
    물탱크 내에 포함된 상기 O3/DIW 용액에 진동을 제공하도록 구성된 메가소닉 발생기에 연결된 상기 물탱크에서 상기 반도체 구조체의 표면을 세정하는 단계로서, 상기 물탱크는 상기 O3/DIW 용액을 상기 물탱크에 공급하도록 구성된 상기 O3/DIW 발생기에 연결되는 것인 단계
    를 포함하는 것인, 반도체 장치를 제조하는 방법.
  7. 제1항에 있어서,
    상기 평탄화된 MG층을 세정하는 단계는,
    폴리싱 유닛에서 버핑 패드와 상기 O3/DIW 용액을 이용해서 상기 반도체 구조체의 표면을 버핑하는 단계로서, 상기 폴리싱 유닛은 상기 O3/DIW 용액을 상기 버핑 패드에 공급하도록 구성된 O3/DIW 발생기에 연결된 파이프라인을 포함하는 것인 단계; 및
    분사 노즐로부터 상기 반도체 구조체의 표면에 분사될 O3/DIW 포그를 형성하는 상기 O3/DIW 용액에 진동을 제공하도록 구성된 메가소닉 발생기에 연결된 분사 노즐을 이용해서 상기 반도체 구조체의 표면을 세정하는 단계로서, 상기 분사 노즐은 상기 O3/DIW 발생기에 연결되는 것인 단계
    를 포함하는 것인, 반도체 장치를 제조하는 방법.
  8. 제1항에 있어서,
    상기 평탄화된 MG층을 세정하는 단계는,
    폴리싱 유닛에서 버핑 패드와 상기 O3/DIW 용액을 이용해서 상기 반도체 구조체의 표면을 버핑하는 단계로서, 상기 폴리싱 유닛은 상기 O3/DIW 용액을 상기 버핑 패드에 공급하도록 구성된 O3/DIW 발생기에 연결된 파이프라인을 포함하는 것인 단계; 및
    분사 노즐로부터 분사된 상기 O3/DIW 용액과 브러시를 이용해서 상기 반도체 구조체의 표면을 스크러빙하는 단계로서, 상기 분사 노즐은 O3/DIW 발생기에 연결된 것인 단계
    를 포함하는 것인, 반도체 장치를 제조하는 방법.
  9. 화학 기계적 폴리싱 시스템에 있어서,
    탈이온화수에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 발생시키도록 구성된 O3/DIW 발생기;
    반도체 구조체의 표면을 평탄화하고 버핑하기 위한 컴포넌트를 포함하는 폴리싱 유닛으로서, 상기 폴리싱 유닛은 상기 O3/DIW 발생기에 연결된 파이프라인을 포함하여 버핑용 O3/DIW 용액을 제공하는 것인 폴리싱 유닛; 및
    상기 O3/DIW 발생기에 연결되고, 상기 O3/DIW 용액을 이용해서 상기 반도체 구조체의 평탄화된 표면을 세정하도록 구성된 세정 유닛
    을 포함하는, 화학 기계적 폴리싱(CMP) 시스템.
  10. 반도체 장치에 있어서,
    복수의 층간 유전체 영역들;
    두 개의 인접 ILD 영역들 사이에 있는 트렌치를 채우도록 구성된 금속 게이트(MG)층;
    상기 MG층 상에 형성된 산화물층; 및
    상기 산화물층 상에 퇴적된 에칭 정지층(etch stop layer; ESL)을
    포함하고,
    상기 MG층 상에 형성된 산화물층과 상기 ILD 영역은 공면 상단 표면을 가지고,
    상기 공면 상단 표면은 탈이온화수(DIW)에 용해된 오존 가스(O3)를 포함하는 O3/DIW 용액을 이용해서 세정되며,
    상기 산화물층은 상기 O3/DIW 용액을 이용해서 상기 MG층 내의 금속을 산화시킴으로써 형성되는 것인, 반도체 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140184689A 2013-12-19 2014-12-19 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법 KR101615454B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/134,914 2013-12-19
US14/134,914 US9449841B2 (en) 2013-12-19 2013-12-19 Methods and systems for chemical mechanical polish and clean

Publications (2)

Publication Number Publication Date
KR20150072375A KR20150072375A (ko) 2015-06-29
KR101615454B1 true KR101615454B1 (ko) 2016-04-25

Family

ID=53400805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140184689A KR101615454B1 (ko) 2013-12-19 2014-12-19 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법

Country Status (3)

Country Link
US (3) US9449841B2 (ko)
KR (1) KR101615454B1 (ko)
CN (2) CN104733287A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103987664B (zh) 2011-12-06 2017-03-08 德尔塔阀门公司 龙头中的臭氧分配
US9449841B2 (en) 2013-12-19 2016-09-20 Taiwan Semicondcutor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish and clean
US9610615B2 (en) * 2015-03-31 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd Method and system for cleansing wafer in CMP process of semiconductor manufacturing fabrication
CA3007437C (en) 2015-12-21 2021-09-28 Delta Faucet Company Fluid delivery system including a disinfectant device
US9865477B2 (en) * 2016-02-24 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Backside polisher with dry frontside design and method using the same
KR102578815B1 (ko) * 2016-08-08 2023-09-15 에스케이하이닉스 주식회사 박막 가공 방법
TWI667075B (zh) * 2018-05-25 2019-08-01 佳宸科技有限公司 Low water mist flushing device
CN111435639B (zh) * 2018-12-26 2023-05-05 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110624893B (zh) * 2019-09-25 2022-06-14 上海华力集成电路制造有限公司 一种兆声波组合气体喷雾清洗装置及其应用
CN111627832B (zh) * 2020-03-31 2023-03-28 山东职业学院 一种半导体芯片生产制备***的冰粒平坦化制程结构
US12004431B2 (en) 2020-10-30 2024-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for MRAM devices
US11659771B2 (en) 2020-11-25 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for integrating MRAM and logic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821830B1 (ko) * 2006-12-26 2008-04-14 동부일렉트로닉스 주식회사 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311203B2 (ja) * 1995-06-13 2002-08-05 株式会社東芝 半導体装置の製造方法及び半導体製造装置、半導体ウェーハの化学的機械的ポリッシング方法
US6082373A (en) * 1996-07-05 2000-07-04 Kabushiki Kaisha Toshiba Cleaning method
US6265781B1 (en) * 1996-10-19 2001-07-24 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
US6332835B1 (en) 1997-11-20 2001-12-25 Canon Kabushiki Kaisha Polishing apparatus with transfer arm for moving polished object without drying it
US6805701B1 (en) 1998-07-28 2004-10-19 Marta Cortes Method of enhancing immune response
US6635562B2 (en) * 1998-09-15 2003-10-21 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers
US6526995B1 (en) 1999-06-29 2003-03-04 Intersil Americas Inc. Brushless multipass silicon wafer cleaning process for post chemical mechanical polishing using immersion
US6805791B2 (en) * 2000-09-01 2004-10-19 Applied Science And Technology, Inc. Ozonated water flow and concentration control apparatus
US6756308B2 (en) * 2001-02-13 2004-06-29 Ekc Technology, Inc. Chemical-mechanical planarization using ozone
TW479289B (en) * 2001-04-24 2002-03-11 United Microelectronics Corp Method to remove contaminant on wafer surface after chemical mechanical polishing
US7232752B2 (en) * 2001-04-24 2007-06-19 United Microelectronics Corp. Method of removing contaminants from a silicon wafer after chemical-mechanical polishing operation
KR100467016B1 (ko) * 2002-05-30 2005-01-24 삼성전자주식회사 반도체기판의 세정방법
KR20040051698A (ko) 2002-12-11 2004-06-19 주식회사 하이닉스반도체 구리 씨엠피 공정에서의 포스트 세정 방법
US20070152252A1 (en) * 2005-12-30 2007-07-05 Buehler Mark F Reducing aluminum dissolution in high pH solutions
JP4667264B2 (ja) * 2006-02-08 2011-04-06 パナソニック株式会社 半導体基板の洗浄方法及び半導体基板の洗浄装置
JP2008177180A (ja) * 2007-01-16 2008-07-31 Ebara Corp 配線基板研磨用前処理液、研磨方法、配線基板製造方法及び配線基板製造装置
DE102010028460B4 (de) * 2010-04-30 2014-01-23 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
CN102810561B (zh) * 2011-06-02 2015-12-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN102615555B (zh) * 2012-04-16 2014-02-05 大连理工大学 基于超声雾化水汽的kdp晶体微纳潮解超精密抛光方法
US8920567B2 (en) * 2013-03-06 2014-12-30 International Business Machines Corporation Post metal chemical-mechanical planarization cleaning process
US9449841B2 (en) * 2013-12-19 2016-09-20 Taiwan Semicondcutor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish and clean

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821830B1 (ko) * 2006-12-26 2008-04-14 동부일렉트로닉스 주식회사 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법

Also Published As

Publication number Publication date
US20200118823A1 (en) 2020-04-16
US20170004972A1 (en) 2017-01-05
US10755934B2 (en) 2020-08-25
CN110223908B (zh) 2022-10-11
US10515808B2 (en) 2019-12-24
US9449841B2 (en) 2016-09-20
US20150179432A1 (en) 2015-06-25
CN104733287A (zh) 2015-06-24
CN110223908A (zh) 2019-09-10
KR20150072375A (ko) 2015-06-29

Similar Documents

Publication Publication Date Title
KR101615454B1 (ko) 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
KR100683028B1 (ko) 반도체 집적회로장치의 제조방법
US6273101B1 (en) Method for post chemical-mechanical planarization cleaning of semiconductor wafers
US11264232B2 (en) Methods and systems for chemical mechanical polish cleaning
JP4167393B2 (ja) 銅フィルムの研磨後に半導体基板を洗浄するための方法および装置
US6444569B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
US8673783B2 (en) Metal conductor chemical mechanical polish
US20020151167A1 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6153526A (en) Method to remove residue in wolfram CMP
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
JP2006041453A (ja) 配線形成方法及び配線形成装置
US10391604B2 (en) Method of processing thin layer
US6640816B2 (en) Method for post chemical-mechanical planarization cleaning of semiconductor wafers
US20030129846A1 (en) Method for achieving a uniform material removal rate in a CMP process
CN111863592B (zh) 研磨后清洗方法以及半导体结构的形成方法
JPH10270403A (ja) 化学及び物理的な処理を同時に利用するウェーハの洗浄方法
KR100591163B1 (ko) 화학기계적 연마 공정에서 유기물 제거를 위한 세정 방법
KR100906043B1 (ko) 반도체 소자의 세정 방법
JP4764604B2 (ja) 半導体集積回路装置の製造方法
KR20030092529A (ko) 화학적기계연마 공정에서의 포스트 세정 공정
KR100807024B1 (ko) 반도체 세정 방법
KR20020053942A (ko) 질산암모늄 용액 버퍼링을 이용한 세정 공정
JP2007043183A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 4