KR101611621B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101611621B1
KR101611621B1 KR1020100019303A KR20100019303A KR101611621B1 KR 101611621 B1 KR101611621 B1 KR 101611621B1 KR 1020100019303 A KR1020100019303 A KR 1020100019303A KR 20100019303 A KR20100019303 A KR 20100019303A KR 101611621 B1 KR101611621 B1 KR 101611621B1
Authority
KR
South Korea
Prior art keywords
video signal
driving
source
transistor
driving transistor
Prior art date
Application number
KR1020100019303A
Other languages
English (en)
Other versions
KR20100103366A (ko
Inventor
준이치 야마시타
타카오 타니카메
카츠히데 우치노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20100103366A publication Critical patent/KR20100103366A/ko
Application granted granted Critical
Publication of KR101611621B1 publication Critical patent/KR101611621B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치의 구동 방법에 있어서, 상기 표시 장치는, 주사 회로, 신호 출력 회로, 주사 회로에 접속되고, 제1의 방향으로 늘어나는 복수의 주사선, 신호 출력 회로에 접속되고, 제1의 방향과 상이한 제2의 방향으로 늘어나는 복수의 데이터선, 2차원 매트릭스 모양으로 배열되고, 전류 구동형의 발광부, 및, 구동 회로를 구비하고 있는 표시 소자, 및 전원부를 구비하고, 상기 구동 회로는 기록 트랜지스터, 구동 트랜지스터, 및, 용량부를 구비하고 있고, 기록 트랜지스터에서, 한쪽의 소스/드레인 영역은 대응하는 데이터 선에 접속되고 있고, 게이트 전극은 대응하는 주사선에 접속되고, 구동 트랜지스터에서, 한쪽의 소스/드레인 영역은 전원부에 접속되고, 다른쪽의 소스/드레인 영역은 발광부에 갖춰진 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되고 있고, 게이트 전극은 상기 기록 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른 전극에 접속되고 있으며, 상기 표시 장치의 구동 방법은, 상기 대응하는 데이터선에 보조 영상 신호를 인가하기 위한 기록 처리를 수행하고, 그 후 상기 보조 영상 신호 대신, 영상 신호를 대응하는 데이터선에 인가하고, 상기 전원부로부터 상기 구동 트랜지스터의 한 쪽의 소스/드레인 영역으로 소정의 구동 전압을 인가하는 상태에서, 상기 대응하는 주사선으로부터의 주사 신호에 의하여 온되는 상기 기록 트랜지스터를 통해 상기 대응하는 데이터선으로부터 보조 영상 신호에 의거한 전압과 영상 신호에 의거한 전압을 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}
본 발명은, 표시 장치, 및, 관계된 표시 장치의 구동 방법에 관한 것이다.
전류 구동형의 발광부를 구비한 표시 소자, 및, 관계된 표시 소자를 구비한 표시 장치가 주지이다. 예를 들면, 유기 재료의 전계발광(Electroluminescence ：이하, EL이라고 약칭한다)을 이용한 유기 전계발광 발광부를 구비한 표시 소자(이하, 단지, 유기 EL 표시 소자라고 약칭한다)는, 저전압 직류 구동에 의한 고휘도 발광이 가능한 표시 소자로서 주목받고 있다.
액정 표시 장치와 마찬가지로, 예를 들면, 유기 EL 표시 소자를 구비한 표시 장치에 있어(이하, 단지, 유기 EL 표시 장치라고 약칭한다)도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 주지이다. 액티브 매트릭스 방식은, 구조가 복잡하다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등의 이점을 갖는다. 액티브 매트릭스 방식에 의하여 구동된 유기 EL 표시 소자에 있어서는, 발광층을 포함한 유기층 등으로부터 구성된 발광부에 가하고, 발광부를 구동하기 위한 구동 회로를 구비하고 있다.
유기 전계발광 발광부(이하, 단지, 발광부라고 약칭한다)를 구동하기 위한 회로로서, 2개의 트랜지스터와 1개의 용량부에서 구성된 구동 회로(2Tr/1C 구동 회로라고 부른다)가, 예를 들면, 일본 특개2007-310311호 공보(특허 문헌 1)로부터 주지이다. 이 2Tr/1C 구동 회로는, 도 2에 나타낸 바와 같이, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터로부터 구성되고, 나아가서는, 1개의 용량부(C1)로부터 구성되고 있다. 여기에서, 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역은 제2 노드(ND2)를 구성하고, 구동 트랜지스터(TRD)의 게이트 전극은 제1 노드(ND1)를 구성한다.
그리고, 도 5에 타이밍 차트에 도시돤 바와 같이, [기간-TP(2)1]에 있어, 임계 전압 캔슬 처리를 행하기 위한 전처리가 실행된다. 즉, 주사선(SCL)으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 제1 노드 초기화 전압(VOfs)(예를 들면, 0볼트)를 제1 노드(ND1)에 인가한다. 이것에 의해, 제1 노드(ND1)의 전위는, VOfs로 된다. 또, 구동 트랜지스터(TRD)를 이용하여, 전원부(100)로부터 제2 노드 초기화 전압(VCC-L)(예를 들면, -10볼트)를 제2 노드(ND2)에 인가한다. 이것에 의해, 제2 노드(ND2)의 전위는, VCC -L로 된다. 구동 트랜지스터(TRD)의 임계치 전압을 전압(Vth)(예를 들면, 3볼트)으로 나타낸다. 구동 트랜지스터(TRD)의 게이트 전극과 다른 쪽의 소스/드레인 영역(이하, 편의상, 소스 영역이라고 한다)과의 사이의 전위차가 Vth이상이 되고, 구동 트랜지스터(TRD)는 온 상태로 된다.
뒤이어, [기간-TP(2)2]에 있어, 임계 전압 캔슬 처리가 행해진다. 즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채, 전원부(100)의 전압을 제2 노드 초기화 전압(VCC-L)로부터 구동 전압(VCC-H)(예를 들면, 20볼트)로 전환한다. 그 결과, 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 감소시킨 전위로 향하고, 제2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제2 노드(ND2)의 전위는 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역과의 사이의 전위차가 Vth에 이르면, 구동 트랜지스터(TRD)가 오프 상태로 된다. 이 상태에 있어서는, 제2 노드(ND2)의 전위는, 거의 (VOfs -Vth)이다.
그 후, [기간-TP(2)3]에 있어, 기록 트랜지스터(TRW)를 오프 상태라고 한다. 그리고, 데이터선(DTL)의 전압을 영상 신호에 상당한 전압[발광부(ELP)에 있어서 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig _m)]라고 한다.
뒤이어, [기간-TP(2)4]에 있어, 기록 처리를 행한다. 구체적으로는, 주사선(SCL)을 하이 레벨으로 하는 것에 의해 기록 트랜지스터(TRW)를 온 상태라고 한다. 그 결과, 제1 노드(ND1)의 전위는, 영상 신호(VSig _m)로 상승한다.
여기에서, 용량부(C1)의 값을 값(c1)으로 하고, 발광부(ELP)의 용량(CEL)의 값을 값(cEL)라고 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른 쪽의 소스/드레인 영역과의 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig _m(>VOfs)로 변화한 때, 용량부(C1)의 양단의 전위(환언하면, 제1 노드(ND1)와 제2 노드(ND2)의 전위)는, 원칙으로서, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제1 노드(ND1)의 전위)의 변화분(VSig _m-VOfs)에 근거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 다른 쪽의 소스/드레인 영역과의 사이의 기생 용량으로 나눠진다. 그런데도 불구하고, 값(cEL)이, 값(c1) 및 값(cgs)와 비교하여 충분히 큰 값이라면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig _m-VOfs)에 근거한 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역(제2 노드(ND2))의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 값(cEL)은, 용량부(C1)의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 그러면, 설명의 편리를 위해, 제1 노드(ND1)의 전위 변화에 의하여 생기는 제2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행하였다. 또한, 도 5에 도시된 구동의 타이밍 차트는, 제1 노드(ND1)의 전위 변화에 의하여 생기는 제2 노드(ND2)의 전위 변화를 고려하지 않고 나타냈다.
상술한 동작에 있어서는, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig_m)이 인가된다. 이 때문에, 도 5에 나타낸 바와 같이, [기간-TP(2)4]에 있어 제2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(ΔV)(전위 보정치)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제1 노드(ND1))의 전위를 Vg로 하여, 다른 쪽의 소스/드레인 영역(제2 노드(ND2))의 전위를 Vs로 했을 때, 상술한 제2 노드(ND2)의 전위의 상승량(ΔV)을 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제1 노드(ND1)와 제2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과, 소스 영역으로서 일한 다른 쪽의 소스/드레인 영역과의 사이의 전위차(Vgs)는, 이하의 식(A)으로 나타내는 것을 할 수 있다.
Vg = VSig _m
Vs
Figure 112010013852015-pat00001
VOfs -Vth
Vgs
Figure 112010013852015-pat00002
VSig _m-(VOfs -Vth) (A)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에 있어 얻어진 Vgs는, 발광부(ELP)에 있어서 휘도를 제어하기 위한 영상 신호(VSig _m), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만으로 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth - EL)과는 관계가 없다.
뒤이어, 이동도 보정 처리에 관하여 간단하게 설명한다. 상술한 동작에 있어서는, 기록 처리에 있어, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 따라 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역의 전위(즉, 제2 노드(ND2)의 전위)를 변화시키는 이동도 보정 처리가 행해진다.
상술했던 것처럼, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 여기에서, 도 5에 나타낸 바와 같이, [기간-TP(2)4]에 있어 제2 노드(ND2)의 전위가 상승한다. 그 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 소스 영역에 있어서 전위의 상승량(ΔV)(전위 보정치)는 커지고, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 소스 영역에 있어서 전위의 상승량(ΔV)(전위 보정치)는 작아진다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역과의 사이의 전위차(Vgs)은, 식(A)으로부터 이하의 식(B)로 변형된다.
Vgs
Figure 112010013852015-pat00003
VSig _m-(VOfs -Vth)-ΔV (B)
후술하는 바와 같이, 정성적이게는, VSig _m의 값이 작아짐에 따라, [기간-TP(2)4]가 길어지도록 제어한 것이 바람직하다. 일본 특개2008-9198호 공보(특허 문헌 2)에는, 주사 신호의 하강을 경사한 형상으로 하는 것에 의하고, 영상 신호의 값에 따르고 기간의 길이를 제어한 구성이 개시되어 있다.
이상의 조작에 의하고, 임계 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 그 후의 [기간-TP(2)5]의 시기에 있어, 주사선(SCL)으로부터의 주사 신호에 의하여 기록 트랜지스터(TRW)를 오프 상태로 하는 것에 의하여 제1 노드(ND1)를 부유 상태로 한다. 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역(이하, 편의상, 드레인 영역이라고 한다)에는, 전원부(100)로부터 전압(VCC -H)이 인가된 상태에 있다. 따라서, 이상의 결과로서, 제2 노드(ND2)의 전위가 상승하고, 이른바 부트스트랩 회로에 있어서와 동일한 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제1 노드(ND1)의 전위도 상승한다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역과의 사이의 전위차(Vgs)는, 식(B)의 값을 유지한다. 또, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역에서 소스 영역으로 흐른 드레인 전류(Ids)이다. 구동 트랜지스터(TRD)가 포화 영역에 있어 이상적으로 동작하다고 하면, 드레인 전류(Ids)는, 이하의 식(C)으로 나타낼 할 수 있다. 발광부(ELP)는 드레인 전류(Ids)의 값에 따른 휘도로 발광한다. 또한, 계수(k)에 관해서는 후술한다.
Ids =k·μ·(Vgs -Vth)2 =k·μ·(VSig _m-VOfs-ΔV)2 (C)
상술의 식(C)에서, 드레인 전류(Ids)는 이동도(μ)에 비례한다. 한편, 구동 트랜지스터(TRD)가 큰 이동도(μ)를 가지므로, 전위 보정치(ΔV)가 커지고, 식(C)에 있어서(VSig _m-VOfs-ΔV)2의 값이 작아진다. 이것에 의해, 구동 트랜지스터의 이동도(μ)의 불규칙함에 기인한 드레인 전류(Ids)의 불규칙함을 보정할 수 있다.
이상에 개요를 설명한 2Tr/1C 구동 회로의 동작에 대해서도, 후에 상세하게 설명한다.
최적인 전위 보정치(ΔV)를 얻기 위한[기간-TP(2)4]의 전체 시간(t0)의 길이는, 영상 신호(VSig)의 값에 의하여 좌우된다. 최적인 t0의 값은, 나중에 도출한 식(13)으로 유도될 수 있다.
t0 =CS /(k·μ·VSig _m) (13)
단, CS의 용량의 값=c1＋cEL
식(13)으로부터도 명확한 것처럼, VSig _m의 값이 작아짐에 따라, [기간-TP(2)4]가 길어지도록 제어하는 것이 바람직하다. 그렇지만, 이와 같은 제어를 행하기 위해서는, 주사 회로의 구성이 복잡하게 된다는 문제가 있다. 또, 유기 EL 표시 장치의 고정밀화등에 수반하고 주사 기간을 짧게 설정하지 않을 수 없는 경우에는, [기간-TP(2)4]를 충분히 길게 확보하는 것이 곤란해진다. 이것에 의해, 전위 보정치(ΔV)가 불충분한 값으로 되고, 유기 EL 표시 장치의 휘도의 균일성이 저하된다고 말한 문제가 생긴다.
따라서 본 발명의 목적은, 최적인 전위 보정치(ΔV)를 얻기 위한[기간-TP(2)4]의 전체 시간(t0)의 길이를 조정할 수 있고, 또, 주사 기간을 짧게 설정하지 않을 수 없는 경우라도, 이동도 보정 처리가 양호하게 행해지고, 휘도의 균일성의 저하를 경감할 수 있는 표시 장치 및 표시 장치의 구동 방법을 제공한 것에 있다.
상기의 목적을 달성하기 위한 본 발명에 관계된 표시 장치, 및, 상기의 목적을 달성하기 위한 본 발명에 관계된 표시 장치의 구동 방법에 사용된 표시 장치는,
주사 회로, 신호 출력 회로, 주사 회로에 접속되고, 제1의 방향으로 늘어나는 복수의 주사선, 신호 출력 회로에 접속되고, 제1의 방향과 상이한 제2의 방향으로 늘어나는 복수의 데이터선, 2차원 매트릭스 모양으로 배열되고, 전류 구동형의 발광부, 및, 구동 회로를 구비하고 있는 표시 소자, 및 전원부를 구비하고, 상기 구동 회로는 기록 트랜지스터, 구동 트랜지스터, 및, 용량부를 구비하고 있고, 기록 트랜지스터에서, 한쪽의 소스/드레인 영역은 대응하는 데이터 선에 접속되고 있고, 게이트 전극은 대응하는 주사선에 접속되고, 구동 트랜지스터에서, 한쪽의 소스/드레인 영역은 전원부에 접속되고, 다른쪽의 소스/드레인 영역은 발광부에 갖춰진 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되고 있고, 게이트 전극은 상기 기록 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른 전극에 접속된다.
본 발명에 관계된 표시 장치의 구동 방법은, 상기 표시 장치의 구동 방법은,상기 대응하는 데이터선에 보조 영상 신호를 인가하기 위한 기록 처리를 수행하고, 그 후 상기 보조 영상 신호 대신, 영상 신호를 대응하는 데이터선에 인가하고, 상기 전원부로부터 상기 구동 트랜지스터의 한 쪽의 소스/드레인 영역으로 소정의 구동 전압을 인가하는 상태에서, 상기 대응하는 주사선으로부터의 주사 신호에 의하여 온되는 상기 기록 트랜지스터를 통해 상기 대응하는 데이터선으로부터 보조 영상 신호에 의거한 전압과 영상 신호에 의거한 전압을 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계를 포함한다.
본 발명에 관계된 표시 장치는, 보조 영상 신호가 데이터선에 인가되고, 뒤이어, 보조 영상 신호에 바꾸고 영상 신호가 데이터선에 인가됨과 동시에, 전원부에서 소정의 구동 전압이 구동 트랜지스터의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 주사선으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터를 이용하고, 데이터선으로부터 보조 영상 신호에 근거한 전압과 영상 신호에 근거한 전압이 제1 노드에 인가된다.
본 발명에 관계된 표시 장치의 구동 방법에 있어서는, 데이터선으로부터 보조 영상 신호에 근거한 전압과 영상 신호에 근거한 전압을 제1 노드에 인가한다. 예를 들면, 보조 영상 신호의 값을 영상 신호의 값보다도 높게 설정하면, 기록 처리 공정에 있어서 제2 노드의 전위 변화가 가속된다. 한쪽, 보조 영상 신호의 값을 영상 신호의 값보다도 낮게 설정하면, 기록 처리 공정에 있어서 제2 노드의 전위 변화가 감속된다. 이와 같이, 보조 영상 신호의 값의 설정을 바꾸는 것에 의하고, 최적인 전위 보정치(ΔV)를 얻기 위한[기간-TP(2)4]의 전체 시간(t0)의 길이를 조정할 수 있고, 영상 신호의 변화에 수반한 매우 적합한전체 시간(t0)의 변화의 폭을 좁히는 것을 할 수 있다. 또, 기록 처리 공정에 있어서 제2 노드의 전위 변화를 가속할 수 있기 때문에, 주사 기간을 짧게 설정하지 않을 수 없는 경우라도, 이동도 보정 처리가 양호하게 행해지고, 휘도의 균일성의 저하를 경감할 수 있다. 본 발명에 관계된 표시 장치에 있어서는, 휘도의 균일성에 우수한 화상을 표시할 수 있다.
도 1은, 표시 장치의 개념도.
도 2는, 구동 회로를 포함한 표시 소자의 등가 회로도.
도 3은, 표시 장치의 일부분의 모식적인 일부 단면도.
도 4는, 실시예1에 관계된 표시 소자의 구동의 타이밍 차트의 모식도.
도 5는, 참고예에 관계된 표시 소자의 구동의 타이밍 차트의 모식도.
도 6의 (A) 내지 (F)는, 표시 소자의 구동 회로를 구성한 각 트랜지스터의 온/오프 상태등을 모식적으로 나타내는 도.
도 7의 (A)는, 제2 노드의 전위 변화를 설명하기 위한 구동 회로의 모식도.
도 7의 (B)는, 제2 노드에 드레인 전류가 흘러들어가는 것에 의한 전하의 변화를 설명하기 위한 모식적인 회로도.
도 8의 (A)는, 영상 신호의 값과 최적인 시간(t0)의 값과의 관계를 설명하기 위한 그래프.
도 8의 (B)는, 전위 보정치(ΔV)와 시간(t0)라는 관계를, 영상 신호의 치마다 나타낸 그래프.
도 9는, 도 4에 나타내는[기간-TP(2)4]를 포함한 수평 주사 기간(Hm) 에 있어서 데이터선의 전위, 주사선의 전위, 구동 트랜지스터의 상태, 제1 노드의 전위, 및, 제2 노드의 전위의 관계를 설명하기 위한 모식도.
도 10의 (A) 및 (B)는, 도 4에 나타내는[기간-TP(2)4]에 있어서, 표시 소자의 구동 회로를 구성한 각 트랜지스터의 온/오프 상태등을 모식적으로 나타내는 도.
도 10의 (C)는, 도 9에 나타내는 전위 보정치(ΔVsig)와 시간(tSig)라는 관계를 설명하기 위한 모식적인 그래프.
도 11은, 주사 회로의 구성을 설명하기 위한 모식적인 회로도.
도 12는, 데이터선의 전위 변화의 파형의 무디어짐을 고려한 주사 신호의 설정을 설명하기 위한 모식도.
도 13은, 실시예2에 있어서, 백표시의 때의 데이터선의 전위와, 그레이 표시의 때의 데이터선의 전위와, 흑표시의 때의 데이터선의 전위를 설명하기 위한 모식도.
도 14는, 구동 회로를 포함한 표시 소자의 등가 회로도.
도 15는, 구동 회로를 포함한 표시 소자의 등가 회로도.
도 16은, 구동 회로를 포함한 표시 소자의 등가 회로도.
이하, 도면을 참조하고, 실시예에 근거하고 본 발명을 설명하다. 또한, 설명은 이하의 순서에 행한다.
1. 본 발명에 관계된 표시 장치 및 표시 장치의 구동 방법에 관해 보다 상세한 설명
2. 각 실시예에 있어 사용된 표시 장치의 개요의 설명
3. 실시예1(2Tr/1C 구동 회로의 상태)
4. 실시예2(2Tr/1C 구동 회로의 상태)
<본 발명에 관계된 표시 장치 및 표시 장치의 구동 방법에 관한 보다 상세한 설명>
본 발명에 관계된 표시 장치 및 표시 장치의 구동 방법(이하, 이들을 총칭하고, 단지, 본 발명이라고 한다)에 있어서는, 보조 영상 신호의 값은, 기본적으로는 표시 장치의 설계에 따르고 결정하면 좋다. 보조 영상 신호는 영상 신호의 최소치보다도 높은 일정치의 신호인 구성은, 영상 신호의 값이 낮은 때에 제2 노드의 전위 변화를 가속할 수 있고, 데이터선에 신호를 인가한 신호 출력 회로등의 구성을 간편한 것으로 할 수 있는 점에서 바람직하다. 특히, 보조 영상 신호는 영상 신호의 최대치와 동일한 값의 신호인 구성은, 전압의 공통화라고 말한 점에서 바람직하다.
또는, 본 발명에 있어서는, 보조 영상 신호의 값은 영상 신호의 값에 따르고 설정된 구성으로 할 수 있다. 예를 들면, 백표시의 때의 영상 신호에 대하고 매우 적합한 보조 영상 신호의 값과, 흑표시의 때의 영상 신호에 대하고 매우 적합한 보조 영상 신호의 값이 다를 것 같은 경우에는, 영상 신호의 값에 근거하고 보조 영상 신호의 값을 설정한 것에 의하여, 보다 매우 적합하게 이동도 보정 처리를 할 수가 있다. 영상 신호의 값과 보조 영상 신호의 값을 격납한 테이블 등을 참조하고 보조 영상 신호의 값을 설정한 구성이나, 영상 신호의 값을 보조 영상 신호의 값을 인수로 한 함수로 주는 구성을 예시할 수 있다. 영상 신호의 값이 취할 수 있는 범위를 복수로 분할하고, 각 범위에 대응하고 보조 영상 신호의 값을 설정한 구성으로 한 것도 가능한다. 표시 장치의 화질 조정의 관점에서는, 영상 신호의 값과 보조 영상 신호의 값과의 대응 관계가 필요에 따르고 가변할 수 있는 구성으로 한 것이 바람직하다.
상술한 각종의 바람직한 구성을 포함한 본 발명에 있어서는, 제1 노드와 제2 노드와의 사이의 전위차가 구동 트랜지스터의 임계치 전압을 초과하고, 또한, 제2 노드와 발광부에 갖춰진 캐소드 전극과의 사이의 전위차가 발광부의 임계치 전압을 초과하지 않도록, 제1 노드의 전위 및 제2 노드의 전위를 초기화한 전처리를 행하고, 뒤이어, 제1 노드의 전위를 유지한 상태에서, 제1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 감소시켜 얻어진 전위를 향하고 제2 노드의 전위를 변화시키는 임계 전압 캔슬 처리를 행하고, 그 후, 상기 기록 처리 공정을 행하고, 뒤이어, 주사선으로부터의 주사 신호에 의하여 기록 트랜지스터를 오프 상태로 하는 것에 의하여 제1 노드를 부유 상태로 하여, 전원부에서 소정의 구동 전압이 구동 트랜지스터의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 구동 트랜지스터를 이용하고 제1 노드와 제2 노드와의 사이의 전위차의 값에 따른 전류를 발광부에 흐르게 한 것에 의하여 발광부를 구동한 구성으로 할 수 있다.
상술한 각종의 바람직한 구성을 포함한 본 발명에 있어서는, 발광 소자를 구성한 발광부로서, 전류를 흐르게 한 것에 의하여 발광한 전류 구동형의 발광부를 폭넓게 이용할 수 있다. 발광부로서, 유기 전계발광 발광부, 무기물 전계발광 발광부, LED 발광부, 반도체 레이저 발광부등을 들는 것을 할 수 있다. 이러한 발광부는, 주지의 재료나 방법을 이용하고 구성할 수 있다. 컬러 표시의 평면 표시 장치를 구성한 관점에서는, 그 중에서, 발광부는 유기 전계발광 발광부로 이루어지는 구성이 바람직하다. 유기 전계발광 발광부는, 이른바 상면 발광형라도 좋고, 하면 발광형라도 좋다.
표시 장치는, 이른바 흑백표시의 구성이라도 좋고, 컬러 표시의 구성이라도 좋다. 예를 들면, 1개의 픽셀은 복수의 부픽셀으로 이루어지는 구성, 구체적으로는, 1개의 픽셀은, 적색 발광부픽셀, 녹색 발광부픽셀, 청색 발광부픽셀의 3개의 부픽셀로 구성되고 있다, 컬러 표시가 구성으로 할 수 있다. 나아가서는, 이러한 3 종의 부픽셀에 또한 1 종류 또는 여러종류의 부픽셀을 가한 1쌍(예를 들면, 휘도 향상을 위해 백색광을 발광하는 부픽셀을 가한 1쌍, 색 재현 범위를 확대하기 위해 보색을 발광하는 부픽셀을 가한 1쌍, 색 재현 범위를 확대하기 위해 옐로우를 발광하는 부픽셀을 가한 1쌍, 색 재현 범위를 확대하기 위해 옐로우 및 시안을 발광하는 부픽셀을 가한 1쌍)으로 구성하는 것도 가능한다.
표시 장치의 픽셀(픽셀)의 치로서, VGA(640, 480), S-VGA(800, 600), XGA(1024, 768), APRC(1152, 900), S-XGA(1280, 1024), U-XGA(1600, 1200), HD-TV(1920, 1080), Q-XGA(2048, 1536)외, (1920, 1035), (720, 480), (1280, 960)등, 화상 표시용 해상도 몇개를 예시할 수 있지만, 이러한 값으로 한정한 것이 아니다.
표시 장치에 있어서는, 주사 회로, 신호 출력 회로등의 각종의 회로, 주사선, 데이터선등의 각종의 배선, 전원부, 발광부의 구성, 구조는, 주지의 구성, 구조로 할 수 있다. 예를 들면, 발광부를 유기 전계발광 발광부에서 구성한 경우에는, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로부터 구성할 수 있다.
구동 회로를 구성한 트랜지스터로서, n채널 형의 박막 트랜지스터(TFT)를 들는 것을 할 수 있다. 구동 회로를 구성한 트랜지스터는, 인핸스먼트형라도 좋고, 디프레션형라도 좋다. n채널 형의 트랜지스터에 있어서는 LDD 구조(Lightly Doped Drain 구조)가 형성되고 있어도 좋다. 경우에 의해서는, LDD 구조는 비대칭으로 형성되고 있어도 좋다. 예를 들면, 구동 트랜지스터에 큰 전류가 흐르는 것은 표시 소자의 발광때이기 때문에, 발광시에 있어 드레인 영역측으로 된 한 쪽의 소스/드레인 영역측에만 LDD 구조를 형성한 구성으로 한 것도 할 수 있다. 또한, 예를 들면, 기록 트랜지스터 등에 p채널 형의 박막 트랜지스터를 이용해도 좋다.
구동 회로를 구성한 용량부는, 한 쪽의 전극, 다른 쪽의 전극, 및, 이러한 전극에 끼였던 유전체층(절연층)으로부터 구성할 수 있다. 구동 회로를 구성한 상술한 트랜지스터 및 용량부는, 어떤 평면내에 형성되고(예를 들면, 지지체상에 형성되고), 발광부는, 예를 들면, 층간 절연층을 이용하고, 구동 회로를 구성한 트랜지스터 및 용량부의 상방에 형성되고 있다. 또, 구동 트랜지스터의 다른 방향의 소스/드레인 영역은, 발광부에 갖춰진 애노드 전극에, 예를 들면, 콘택트 홀을 이용하고 접속되고 있다. 또한, 반도체 기판등에 트랜지스터를 형성한 구성이라도 좋다.
이하, 도면을 참조하고, 실시예에 근거하고 본 발명을 설명하지만, 거기에 앞서고, 각 실시예에 있어 사용된 표시 장치의 개요를 설명한다.
<각 실시예에 있어 사용된 표시 장치의 개요>각 실시예로의 사용에 적합한 표시 장치는, 복수의 픽셀을 구비한 표시 장치이다. 1개의 픽셀은 복수의 부픽셀(각 실시예에 있어서는, 3개의 부픽셀인 적색 발광부픽셀, 녹색 발광부픽셀, 청색 발광부픽셀)으로부터 구성되고 있다. 발광부는 유기 전계발광 발광부로 이루어진다. 각부픽셀은, 구동 회로(11)와, 이 구동 회로(11)에 접속된 발광부(발광부(ELP))가 적층된 구조를 갖는 표시 소자(10)로부터 구성되고 있다.
실시예1 및 실시예2에 관계된 표시 장치의 개념도를 도 1에 나타낸다.
도 2에는, 2 트랜지스터/1 용량부에서 기본적으로 구성된 구동 회로(2Tr/1C 구동 회로라고 한다)를 나타낸다.
여기에서, 각 실시예에 있어서 표시 장치는, (1)주사 회로(101), (2)신호 출력 회로(102), (3)제1의 방향에 N개, 제1의 방향과는 다른 제2의 방향에 M개, 합계 N×M 개의, 2차원 매트릭스)모양으로 배열되고, 각각이 발광부(ELP), 및, 발광부(ELP)를 구동하기 위한 구동 회로(11)를 구비하고 있는 표시 소자(10), (4)주사 회로(101)에 접속되고, 제1의 방향으로 늘어나는 M개의 주사선(SCL), (5)신호 출력 회로(102)에 접속되고, 제2의 방향으로 늘어나는 N개의 데이터선(DTL), 및, (6)전원부(100), 를 구비하고 있다. 도 1에 있어서는, 3×3개의 표시 소자(10)를 도시하고 있지만, 이것은, 어디까지나 예시에 지나지 않는다. 또한, 편리를 위해, 도 1에 있어서는, 도 2 등에 나타내는 급전선(PS2)의 도시를 생략했다.
발광부(ELP)는, 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극등으로 이루어지는 주지의 구성, 구조를 갖는다. 주사 회로(101), 신호 출력 회로(102), 주사선(SCL), 데이터선(DTL), 전원부(100)의 구성, 구조는, 주지의 구성, 구조로 할 수 있다.
구동 회로(11)의 최소 구성 요소를 설명한다. 구동 회로(11)는, 적어도, 구동 트랜지스터(TRD), 기록 트랜지스터(TRW), 및, 한 쌍의 전극을 구비한 용량부(C1)로부터 구성되고 있다. 구동 트랜지스터(TRD )은, 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비했다, n채널 형의 TFT로 이루어진다. 또, 기록 트랜지스터(TRW)도, 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비했다, n채널 형의 TFT로 이루어진다. 상, 기록 트랜지스터(TRW)가 p채널 형의 TFT로 이루어지는 구성이라도 좋다. 또한, 구동 회로(11)이, 더욱 다른 트랜지스터를 구비하고 있어도 좋다.
여기에서, 구동 트랜지스터(TRD)에 있어서는, (A-1)한쪽의 소스/드레인 영역은, 전원부(100)에 접속되고 있고, (A-2)다른 쪽의 소스/드레인 영역은, 발광부(ELP)에 갖춰진 애노드 전극에 접속되고, 또한, 용량부(C1)의 한 쪽의 전극에 접속되고 있고, 제2 노드(ND2)를 구성하고, (A-3)게이트 전극은, 기록 트랜지스터(TRW)의 다른 방향의 소스/드레인 영역에 접속되고, 또한, 용량부(C1)의 다른 방향의 전극에 접속되고, 제1 노드(ND1)를 구성한다.
또, 기록 트랜지스터(TRW)에 있어서는, (B-1)한쪽의 소스/드레인 영역은, 데이터선(DTL)에 접속되고 있고, (B-2)게이트 전극은, 주사선(SCL)에 접속되고 있다.
도 3에 표시 장치의 일부분의 모식적인 일부 단면도를 나타낸다. 구동 회로(11)를 구성한 트랜지스터(TRD, TRW) 및 용량부(C1)는 지지체(20)위에 형성되고, 발광부(ELP)는, 예를 들면, 층간 절연층(40)을 이용하고, 구동 회로(11)을 구성한 트랜지스터(TRD, TRW) 및 용량부(C1)의 상방에 형성되고 있다. 또, 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역은, 발광부(ELP)에 갖춰진 애노드 전극에, 콘택트 홀을 이용하고 접속되고 있다. 또한, 도 3에 있어서는, 구동 트랜지스터(TRD )만을 도시한다. 그 밖의 트랜지스터는 보이지 않는다.
보다 구체적으로는, 구동 트랜지스터(TRD)는, 게이트 전극(31), 게이트 절연층(32), 반도체 층(33)에 설치된 소스/드레인 영역(35, 35), 및, 소스/드레인 영역(35, 35)의 사이의 반도체층(33)의 부분이 해당한 채널 형성 영역(34)으로부터 구성되고 있다. 한쪽, 용량부(C1)는, 다른 쪽의 전극(36), 게이트 절연층(32)의 연재부로부터 구성된 유전체층, 및, 한 쪽의 전극(37)(제2 노드(ND2)에 상당하다)으로 이루어진다. 게이트 전극(31), 게이트 절연층(32)의 일부, 및, 용량부(C1)를 구성한 다른 쪽의 전극(36)은, 지지체(20)위에 형성되고 있다. 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역(35)은 배선(38)에 접속되고, 다른 쪽의 소스/드레인 영역(35)은 한 쪽의 전극(37)에 접속되고 있다. 구동 트랜지스터(TRD) 및 용량부(C1)등은, 층간 절연층(40)으로 덮여 있고, 층간 절연층(40)위에, 애노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 발광부(ELP)가 마련되어 있다. 또한, 도면에 있어서는, 정공 수송층, 발광층, 및, 전자 수송층을 1 층(52)으로 나타냈다. 발광부(ELP)가 마련되어 있지 않는 층간 절연층(40)의 부분의 위에는, 제2 층간 절연층(54)이 설치되고, 제2 층간 절연층(54) 및 캐소드 전극(53)위에는 투명한 기판(21)이 배치되고 있고, 발광층에 발광한 빛은, 기판(21)을 통과하고, 외부로 출사된다. 또한, 한 쪽의 전극(37)(제2 노드(ND2))과 애노드 전극(51)이란, 층간 절연층(40)에 설치된 콘택트 홀에 의하여 접속되고 있다. 또, 캐소드 전극(53)은, 제2 층간 절연층(54), 층간 절연층(40)에 설치된 콘택트 홀(56, 55)을 이용하고, 게이트 절연층(32)의 연재 부상에 설치된 배선(39)에 접속되고 있다.
도 3 등에 나타내는 표시 장치의 제조 방법을 설명한다. 우선, 지지체(20)위에, 주사선(SCL)등의 각종 배선, 용량부(C1)를 구성한 전극, 반도체층으로 이루어지는 트랜지스터, 층간 절연층, 콘택트 홀 등을, 주지의 방법에 의하여 적절히 형성한다. 뒤이어, 주지의 방법에 의하여 성막 및 패터닝을 행하고, 매트릭스)모양으로 배열된 발광부(ELP)를 형성한다. 그리고, 상기 공정을 거쳤던 지지체(20)와 기판(21)을 대향시키고 주위를 봉지한 후, 예를 들면 외부의 회로와의 결선을 행하고, 표시 장치를 얻을 수 있다.
각 실시예에 있어서 표시 장치는, 복수의 표시 소자(10)(예를 들면, N×M=1920×480)을 구비하고 있다, 컬러 표시의 표시 장치이다. 각 표시 소자(10)는 부픽셀을 구성함과 동시에, 복수의 부픽셀으로 이루어지는 군에 의하여 1픽셀을 구성하고, 제1의 방향, 및, 제1의 방향과는 다른 제2의 방향으로, 2차원 매트릭스 모양으로 픽셀이 배열되고 있다. 1 픽셀은, 주사선(SCL)이 늘어나는 방향에 나란히 했다, 적색을 발광한 적색 발광부픽셀, 녹색을 발광한 녹색 발광부픽셀, 및, 청색을 발광한 청색 발광부픽셀의 3종류의 부픽셀으로부터 구성되고 있다.
표시 장치는, (N/3)×M 개의 2차원 매트릭스)모양으로 배열된 픽셀으로부터 구성되고 있다. 각 픽셀을 구성한 표시 소자(10)는 선순차 주사되고, 표시 프레임 레이트를 FR(회/초)이라고 한다. 즉, 제 m행째(단, m=1, 2, 3···, M)에 배열된(N/3)개의 픽셀의 각각(N 개의 부픽셀)을 구성한 표시 소자(10)가 동시에 구동된다. 환언하면, 1개의 행을 구성한 각 표시 소자(10)에 있어서는, 그 발광/비발광의 타이밍은, 그들이 속한 행단위로 제어되다. 또한, 1개의 행을 구성한 각 픽셀에 관하여 영상 신호를 기록한 처리는, 모든 픽셀에 관하여 동시에 영상 신호를 기록한 처리(이하, 단지, 동시 기록 처리라고 한다)라도 좋고, 각 픽셀마다 순차적으로 영상 신호를 기록한 처리(이하, 단지, 순차적으로 기록 처리라고 한다)라도 좋다. 어느 기록 처리라고 하든지, 표시 장치의 구성에 따르고 적절히 선택하면 좋다.
상술했던 것처럼, 제1행째 내지 제M행째의 표시 소자(10)는 선순차 주사된다. 설명의 편의상, 각 은행의 표시 소자(10)를 주사하기 위해 할당된 기간을 수평 주사 기간이라고 나타낸다. 후술한 각 실시예에 있어, 각 수평 주사 기간에는, 신호 출력 회로(102)로부터 제1 노드 초기화 전압을 데이터선(DTL)에 인가한 기간(이하, 초기화 기간이라고 부른다), 뒤이어, 신호 출력 회로(102)로부터 보조 영상 신호(후술한 VPre)와 영상 신호(Vsig)를 데이터선(DTL)에 인가한 기간(이하, 영상 신호 기간)이 존재한다.
여기에서, 원칙으로서, 제m 행, 제n열째(단, n=1, 2, 3···, N)에 위치한 표시 소자(10)에 관한 구동, 동작을 설명하지만, 관계된 표시 소자(10)를, 이하, 제(n, m)번째의 표시 소자(10)또는 제(n, m)번째의 부픽셀이라고 부른다. 그리고, 제 m행째에 배열된 각 표시 소자(10)의 수평 주사 기간(제 m번째의 수평주사 기간)이 종료될때 까지, 각종 처리(후술한 임계 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 행해지다. 또한, 기록 처리나 이동도 보정 처리는, 제m번째의 수평 주사 기간 내에 행해진다. 한쪽, 구동 회로의 종류에 의해서는, 임계 전압 캔슬 처리나 이것에 수반한 전처리를 제m번째의 수평 주사 기간부터 선행하고 행할 수 있다.
그리고, 상술한 각종의 처리가 전부 종료한 후, 제 m행째에 배열된 각 표시 소자(10)을 구성한 발광부(ELP)를 발광시키다. 또한, 상술한 각종의 처리가 전부 종료한 후, 곧 발광부(ELP)를 발광시키고도 좋고, 소정의 기간(예를 들면, 소정의 행삭분의 수평 주사 기간)이 경과한 후에 발광부(ELP)를 발광시키고도 좋다. 이 소정의 기간은, 표시 장치의 사양이나 구동 회로의 구성등에 따르고, 적절히 설정할 수 있다. 또한, 이하의 설명에 있어서는, 설명의 편리를 위해, 각종의 처리 종료후, 곧 발광부(ELP)를 발광시키는 것으로 한다. 그리고, 제 m행째에 배열된 각 표시 소자(10)을 구성한 발광부(ELP)의 발광 상태는, 제(m＋m')행째에 배열된 각 표시 소자(10)의 수평 주사 기간의 시작 직전까지 계속된다. 여기에서, 「m'」는, 표시 장치의 설계 사양에 의하여 결정된다. 즉, 어떤 표시 프레임의 제 m행째에 배열된 각 표시 소자(10)를 구성한 발광부(ELP)의 발광은, 제(m＋m'-1)번째의 수평 주사 기간까지 계속된다. 한쪽, 제(m＋m')번째의 수평 주사 기간의 시기로부터, 다음 표시 프레임에 있어서 제m번째의 수평 주사 기간내에 있어 기록 처리나 이동도 보정 처리가 완료될 때까지, 제 m행째에 배열된 각 표시 소자(10)를 구성한 발광부(ELP)는, 원칙으로서 비발광 상태를 유지한다. 상술한 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 한다)을 설치한 것에 의하고, 액티브 매트릭스 구동에 수반한 잔상 얼룩이 절감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 단, 각 부픽셀(표시 소자(10))의 발광 상태/비발광 상태는, 상기에 설명한 상태로 한정되는 것이 아니다. 또, 수평 주사 기간의 시간 길이는, (1/FR)×(1/M)초 미만의 시간 길이이다. (m＋m')의 값이 M을 초과한 경우, 초과한 부분의 수평 주사 기간은, 다음 표시 프레임에 있어 처리된다.
1개의 트랜지스터가 가지는 2개의 소스/드레인 영역에 있어, 「한쪽의 소스/드레인 영역」라고 말한 용어를, 전원측에 접속된 측의 소스/드레인 영역이라고 말한 의미에 있어 사용한 경우가 있다. 또, 트랜지스터가 온 상태에 있다는 것은, 소스/드레인 영역간에 채널이 형성되고 있는 상태를 의미한다. 관계된 트랜지스터의 한 쪽의 소스/드레인 영역에서 다른 쪽의 소스/드레인 영역에 전류가 흐르고 있는지 아닌지는 묻지 않는다. 한쪽, 트랜지스터가 오프 상태에 있다는 것은, 소스/드레인 영역간에 채널이 형성되고 있지 않는 상태를 의미한다. 또, 어떤 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되고 있다는 것은, 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 동일한 영역을 차지하고 있는 형태를 포함한다. 나아가서는, 소스/드레인 영역은, 불순물을 함유한 폴리실리콘이나 무정형 실리콘 등의 도전성 물질로부터 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이러한 적층 구조, 유기 재료(도전성 고분자)로 이루어지는층으로부터 구성할 수 있다. 또, 이하의 설명으로 이용한 타이밍 차트에 있어, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다. 종축에 있어도 마찬가지이다. 또, 타이밍 차트에 있어서 파형의 형상도 모식적인 것이다.
이하, 실시예에 근거하고, 본 발명을 설명한다.
[실시예1]
실시예1은, 본 발명의 표시 장치 및 표시 장치의 구동 방법에 관한다. 실시예1에 있어서는, 구동 회로(11)는 2 트랜지스터/1 용량부로 구성되고 있다. 구동 회로(11)를 포함한 표시 소자(10)의 등가 회로도를 도 2에 나타낸다.
우선, 구동 회로나 발광부의 상세한 것에 대하여 설명한다.
이 구동 회로(11)는, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터로부터 구성되고, 나아가서는, 1개의 용량부(C1)로부터 구성되고 있다(2Tr/1C 구동 회로).
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역은, 급전선(PS1)을 이용하여, 전원부(100)에 접속되고 있다. 한쪽, 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역은, [1]발광부(ELP)의 애노드 전극, 및, [2]용량부(C1)의 한 쪽의 전극에 접속되고 있고, 제2 노드(ND2)를 구성한다. 또, 구동 트랜지스터(TRD)의 게이트 전극은, [1]기록 트랜지스터(TRW)의 다른 방향의 소스/드레인 영역, 및, [2]용량부(C1)의 다른 방향의 전극에 접속되고 있고, 제1 노드(ND1)를 구성하다. 또한, 전원부(100)로부터는, 후술하는 바와 같이, 전압(VCC -H), 및, 전압(VCC -L)이 공급된다.
여기에서, 구동 트랜지스터(TRD)은, 표시 소자(10)의 발광 상태에 있어서는, 이하의 식(1)에 따라 드레인 전류(Ids)를 흐르게 하도록 구동된다. 표시 소자(10)의 발광 상태에 있어서는, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역은 드레인 영역으로서 작용, 다른 쪽의 소스/드레인 영역은 소스 영역으로서 작동한다. 설명의 편리를 위해, 이하의 설명에 있어, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른 쪽의 소스/드레인 영역을 단지 소스 영역이라고 한다.
μ：실효적인 이동도
L：채널 길이
W：채널 폭
Vgs ：게이트 전극과 소스 영역과의 사이의 전위차
Vth：임계치 전압
Cox ：(게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox
Ids =k·μ·(Vgs -Vth)2 (1)
이 드레인 전류(Ids)가 표시 소자(10)의 발광부(ELP)를 흐른 것으로, 표시 소자(10)의 발광부(ELP)가 발광한다. 나아가서는, 이 드레인 전류(Ids)의 값의 대소에 의하고, 표시 소자(10)의 발광부(ELP)에 있어서 발광 상태(휘도)가 제어된다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 다른 방향의 소스/드레인 영역은, 상술과 같이, 구동 트랜지스터(TRD)의 게이트 전극에 접속되고 있다. 한쪽, 기록 트랜지스터(TRW)의 한 쪽의 소스/드레인 영역은, 데이터선(DTL)에 접속되고 있다. 그리고, 신호 출력 회로(102)로부터 데이터선(DTL)을 이용하고, 발광부(ELP)에 있어서휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(Vsig)가, 한 쪽의 소스/드레인 영역에 공급된다. 또, 데이터선(DTL)을 이용하고, 보조 영상 신호(VPre), 후술한 제1 노드 초기화 전압(VOfs)도, 한 쪽의 소스/드레인 영역에 공급된다. 기록 트랜지스터(TRW)의 온/오프 동작은, 기록 트랜지스터(TRW)의 게이트 전극에 접속된 주사선(SCL)으로부터의 주사 신호, 구체적으로는, 주사 회로(101)로부터의 주사 신호에 의하여 제어된다.
[발광부(ELP)]
발광부(ELP)의 애노드 전극은, 상술과 같이, 구동 트랜지스터(TRD)의 소스 영역에 접속되고 있다. 한쪽, 발광부(ELP)의 캐소드 전극은, 전압(VCat)이 인가된 급전선(PS2)에 접속되고 있다. 발광부(ELP)의 기생 용량을 부호 cEL로 나타낸다. 또, 발광부(ELP)의 발광에 필요하게 된 임계치 전압을 Vth - EL로 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극과의 사이에 Vth - EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
뒤이어, 실시예1의 표시 장치 및 그 구동 방법에 관하여 설명한다.
이하의 설명에 있어, 전압 또는 전위의 값을 이하와 같이 고 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이러한 값으로 한정된 것이 아니다.
VSig ：발광부(ELP)에 있어서 휘도를 제어하기 위한 영상 신호···1볼트(흑표시)~8볼트(백표시)
VPre：보조 영상 신호···8볼트
VCC -H ：발광부(ELP)에 전류를 흐르게 하기 위한 구동 전압···20볼트
VCC -L ：제2 노드 초기화 전압···-10볼트
VOfs：구동 트랜지스터(TRD)의 게이트 전극의 전위(제1 노드(ND1)의 전위)를 초기화하기 위한 제1 노드 초기화 전압···0볼트
Vth：구동 트랜지스터(TRD)의 임계치 전압···3볼트
VCat ：발광부(ELP)의 캐소드 전극에 인가된 전압···0볼트
Vth - EL ：발광부(ELP)의 임계치 전압···3볼트
표시 장치에 있어서는, 보조 영상 신호(VPre)가 데이터선(DTL)에 인가되고, 뒤이어, 보조 영상 신호(VPre)로 바꾸어 영상 신호(VSig)가 데이터선(DTL)에 인가됨과 동시에, 전원부(100)로부터 소정의 구동 전압(VCC -H)이 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 주사선(SCL)으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 보조 영상 신호(VPre)에 근거한 전압과 영상 신호(Vsig)에 근거한 전압이 제1 노드(ND1)로 인가된다.
각 실시예에 있어서 표시 장치의 구동 방법(이하, 단지, 구동 방법이라고 약칭하다)은, 보조 영상 신호(VPre)를 데이터선(DTL)에 인가하고, 뒤이어, 보조 영상 신호(VPre)로 바꾸어 영상 신호(VPre)를 데이터선(DTL)에 인가함과 동시에, 전원부(100)로부터 소정의 구동 전압(VCC -H)이 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 주사선(SCL)으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 보조 영상 신호(VPre)에 근거한 전압과 영상 신호(Vsig)에 근거한 전압을 제1 노드(ND1)에 인가한 기록 처리 공정을 구비하고 있다.
우선, 발명의 이해를 돕기 위해, 실시예1에 관계된 표시 장치를 이용하여, 보조 영상 신호(VPre)를 데이터선(DTL)에 인가하지 않는 경우의 구동 방법의 동작을, 참고예의 구동 방법으로서 설명한다. 실시예1에 관계된 표시 소자(10)의 구동의 타이밍 차트를 모식적으로 도 4에 나타내고, 참고예에 관계된 표시 소자(10)의 구동의 타이밍 차트를 모식적으로 도 5에 나타내다. 그리고, 참고예의 동작에 있어서, 표시 소자(10)의 각 트랜지스터의 온/오프 상태등을 모식적으로 도 6의 (A) 내지 (F)에 나타낸다.
도 5 및 도 6의 (A) 내지 (F)를 참조하고, 참고예의 구동 방법을 설명한다. 참고예에 있어서 구동 방법은, (a)제1 노드(ND1)와 제2 노드(ND2)와의 사이의 전위차가 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 초과하고, 또한, 제2 노드(ND2)와 발광부(ELP)에 갖춰진 캐소드 전극과의 사이의 전위차가 발광부(ELP)의 임계치 전압(Vth-EL)을 초과하지 않도록, 제1 노드(ND1)의 전위 및 제2 노드(ND2)의 전위를 초기화한 전처리를 행하고, 뒤이어, (b)제1 노드(ND1)의 전위를 유지한 상태에서, 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 줄였던 전위를 향하고 제2 노드(ND2)의 전위를 변화시키는 임계 전압 캔슬 처리를 행하고, 그 후, (c)영상 신호(VPre)를 데이터선(DTL)에 인가함과 동시에, 전원부(100)로부터 소정의 구동 전압(VCC -H)이 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 주사선(SCL)으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 영상 신호(VSig)에 근거한 전압을 제1 노드(ND1)로 인가한 기록 처리를 행하고, 뒤이어, (d)주사선(SCL)으로부터의 주사 신호에 의하여 기록 트랜지스터(TRW)를 오프 상태로 하는 것에 의하여 제1 노드(ND1)를 부유 상태로 하여, 전원부(100)로부터 소정의 구동 전압(VCC -H)이 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 구동 트랜지스터(TRD)를이용하고 제1 노드(ND1)와 제2 노드(ND2)와의 사이의 전위차의 값에 따른 전류를 발광부(ELP)에 흐르게 한 것에 의하여 발광부(ELP)를 구동하는 공정을 구비하고 있다.
도 5에 나타내는 [기간-TP(2)0]~[기간-TP(2)3]는, 기록 처리가 행해지는[기간-TP(2)4]의 직전까지의 동작 기간이다. 그리고, [기간-TP(2)0]~[기간-TP(2)3]에 있어, 제(n, m)번째의 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 도 5에 나타낸 바와 같이, [기간-TP(2)4] 및[기간-TP(2)5] 이외, [기간-TP(2)1]~[기간-TP(2)3]는 제m번째의 수평 주사 기간(Hm)에포함된다.
설명의 편리를 위해, [기간-TP(2)1]의 시기는, 제m번째의 수평 주사 기간(Hm) 에 있어서 초기화 기간(도 5에 있어, 데이터선(DTL)의 전위가 VOfs로 일정 기간이고, 다른 수평 주사 기간에 있어도 마찬가지)의 시기에 일치한다고 한다. 마찬가지로, [기간-TP(2)2]의 종기는, 수평 주사 기간(Hm) 에 있어서 초기화 기간의 종기에 일치한다고 한다. 또, [기간-TP(2)3]의 시기는, 수평 주사 기간(Hm) 에 있어서 영상 신호 기간(도 5에 있어, 데이터선(DTL)의 전위가 후술한 (VSig _m)로 일정 기간)의 시기에 일치한다고 한다.
이하, [기간-TP(2)0]~[기간-TP(2)+6]의 각 기간에 관하여 설명하다. 또한,[기간-TP(2)1]~[기간-TP(2)3]의 각 기간의 길이는, 표시 장치의 설계에 따르고 적절히 설정하면 좋다.
[기간-TP(2)0](도 5, 도 6의 (A)참조)이 [기간-TP(2)0]는, 예를 들면, 전의 표시 프레임으로부터 현 표시 프레임에 대한 동작이다. 즉, 이 [기간-TP(2)0]는, 전의 표시 프레임에 있어서 제(m＋m')번째의 수평 주사 기간(Hm+m')의 시기로부터, 현 표시 프레임에 있어서 제(m-1)번째의 수평 주사 기간(Hm-1)까지의 기간이다. 그리고, 이 [기간-TP(2)0]에 있어, 제(n, m)번째의 표시 소자(10)는, 비발광 상태에 있다. [기간-TP(2)0]의 시기(도시하지 않음)에 있어, 전원부(100)로부터 공급된 전압이 구동 전압(VCC -H)로부터 제2 노드 초기화 전압(VCC-L)로 교체된다. 그 결과, 제2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극과의 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태로 된다. 또, 제2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
상술했던 것처럼, 각 수평 주사 기간에 있어, 신호 출력 회로(102)로부터 데이터선(DTL)에, 제1 노드 초기화 전압(VOfs)을 인가하고, 뒤이어, 제1 노드 초기화 전압(VOfs)으로 바꾸고 영상 신호(VPre)를 인가한다. 보다 구체적으로는, 현 표시 프레임에 있어서 제m번째의 수평 주사 기간(Hm)에 대응하고, 데이터선(DTL)에는, 제1 노드 초기화 전압(VOfs)이 인가되고, 뒤이어, 제1 노드 초기화 전압(VOfs)으로 바꾸고 제(n, m)번째의 부픽셀에 대응한 영상 신호(편리를 위해, (VSig _m)라고 나타낸다. 다른 영상 신호에 있어도 마찬가지이다.)가 인가된다. 마찬가지로, 제(m＋1)번째의 수평 주사 기간(Hm+1)에 대응하고, 데이터선(DTL)에는, 제1 노드 초기화 전압(VOfs)이 인가되고, 뒤이어, 제1 노드 초기화 전압(VOfs)으로 바꾸고 제(n, m＋1)번째의 부픽셀에 대응한 영상 신호(VSig _m)+1가 인가된다. 도 5에 있어서는 기재를 생략했지만, 수평 주사 기간(Hm, Hm+1, Hm+m') 이외의 각 수평 주사 기간에 있어도, 데이터선(DTL)에는 제1 노드 초기화 전압(VOfs)와 영상 신호(VSig)이 인가된다.
[기간-TP(2)1](도 5, 도 6의 (B)참조) 그리고, 현 표시 프레임에 있어서 제m번째의 수평 주사 기간(Hm)이 시작된다. 이[기간-TP(2)1]에 있어, 상기의 공정(a)을 행한다.
구체적으로는, [기간-TP(2)1]의 개시시, 주사선(SCL)을 하이 레벨로 하는 것에 의하고, 기록 트랜지스터(TRW)를 온 상태라고 한다. 신호 출력 회로(102)로부터 데이터선(DTL)에 인가된 전압은 VOfs이다. (초기화 기간). 그 결과, 제1 노드(ND1)의 전위는, VOfs(0볼트)로 된다. 전원부(100)로부터 제2 노드 초기화 전압(VCC-L)을 제2 노드(ND2)로 인가하고 있기 때문에, 제2 노드(ND2)의 전위는 VCC -L(-10볼트)를 유지한다.
제1 노드(ND1)와 제2 노드(ND2)와의 사이의 전위차는 10볼트이고, 구동 트랜지스터(TRD)의 임계치 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 온 상태이다. 또한, 제2 노드(ND2)와 발광부(ELP)에 갖춰진 캐소드 전극과의 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계치 전압(Vth - EL)을 초과하지 않는다. 이것에 의해, 제1 노드(ND1)의 전위 및 제2 노드(ND2)의 전위를 초기화한 전처리가 완료된다.
[기간-TP(2)2](도 5, 도 6의 (C)참조)이[기간-TP(2)2]에 있어, 상기의 공정(b)을 행한다.
즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채, 전원부(100)로부터 공급된 전압을, VCC - L 로부터 전압(VCC-H)으로전환한다. 그 결과, 제1 노드(ND1)의 전위는 변화하지 않지만 (VOfs=0볼트를 유지), 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 줄였던 전위를 향하여, 제2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제2 노드(ND2)의 전위가 상승한다. 설명의 편리를 위해, [기간-TP(2)2]의 길이는, 제2 노드(ND2)의 전위를 충분히 변화시키는데도 충분한 길이이라고 한다.
이[기간-TP(2)2]가 충분히 길으면, 구동 트랜지스터(TRD)의 게이트 전극과 다른 쪽의 소스/드레인 영역과의 사이의 전위차가 Vth에 이르고, 구동 트랜지스터(TRD)는 오프 상태로 된다. 즉, 부유 상태의 제2 노드(ND2)의 전위가 (VOfs -Vth=-3볼트)에 근접하고, 최종적으로(VOfs -Vth)로 된다. 여기에서, 이하의 식(2)이 보증되고 있으면, 다시 말하면, 식(2)을 만족하도록 전위를 선택, 결정해 두면, 발광부(ELP)가 발광하지 않는다.
(VOfs -Vth)<(Vth - EL＋VCat) (2)
이[기간-TP(2)2]에 있어서는, 제2 노드(ND2)의 전위는, 최종적으로, (VOfs -Vth)로 된다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만으로 의존하고, 제2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth - EL)과는 관계가 없다.
[기간-TP(2)3](도 5, 도 6의 (D)참조)
이 [기간-TP(2)3]의 시기에 있어, 주사선(SCL)으로부터의 주사 신호에 의하여 기록 트랜지스터(TRW)를 오프 상태라고 한다. 또, 데이터선(DTL)에 인가된 전압이, 제1 노드 초기화 전압(VOfs)로부터 영상 신호(VSig _m)로 전환된다(영상 신호 기간). 임계 전압 캔슬 처리에 있어 구동 트랜지스터(TRD)가 오프 상태에 이르고 있다고 하면, 실질상, 제1 노드(ND1)와 제2 노드(ND2)의 전위는 변화하지 않는다. 또한, 임계 전압 캔슬 처리에 있어 구동 트랜지스터(TRD)가 오프 상태에 이르고 있지 않는 경우에는, [기간-TP(2)3]에 있어 부트스트랩 동작이 생기고, 제1 노드(ND1)와 제2 노드(ND2)의 전위는 다소 상승한다.
[기간-TP(2)4](도 5, 도 6의 (E)참조)이 기간내에, 상기의 공정(c)을 행한다. 주사선(SCL)으로부터의 주사 신호에 의하여 기록 트랜지스터(TRW)를 온 상태라고 한다. 그리고, 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 영상 신호(VSig _m)를 제1 노드(ND1)에 인가한다. 그 결과, 제1 노드(ND1)의 전위는 (VSig _m)로 상승한다. 구동 트랜지스터(TRD)은 온 상태이다. 또한, 경우에 의해서는, [기간-TP(2)3]에 있어 기록 트랜지스터(TRW)의 온 상태를 유지한 구성으로 한 것도 가능한다. 이 구성에 있어서는, [기간-TP(2)3]에 있어 데이터선(DTL)의 전압이 제1 노드 초기화 전압(VOfs)로부터 영상 신호(VSig _m)로 전환된다면 바로 기록 처리가 시작된다.
여기에서, 용량부(C1)의 용량은 값(c1)이고, 발광부(ELP)의 용량(CEL)의 용량은 값(cEL)라고 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른 쪽의 소스/드레인 영역과의 사이의 기생 용량을 값(cgs)으로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 (VSig _m > VOfs)으로 변화한 때, 용량부(C1)의 양단의 전위(제1 노드(ND1) 및 제2 노드(ND2)의 전위)는, 자연적으로, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제1 노드(ND1)의 전위)의 변화분(VSig _m-VOfs)에 근거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 다른 쪽의 소스/드레인 영역과의 사이의 기생 용량으로 나눠진다. 그런데도 불구하고, 값(cEL)이, 값(c1) 및 값(cgs)와 비교하여 충분히 큰 값이라면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig _m-VOfs)에 근거한 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역(제2 노드(ND2))의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 용량의 값(cEL)은, 용량부(C1)의 용량의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 따라서, 상술한 설명에 있어서는, 제1 노드(ND1)의 전위 변화에 의하여 생기는 제2 노드(ND2)의 전위 변화를 고려하고 있지 않다. 또, 특별한 필요가 있는 경우를 제외하고, 제1 노드(ND1)의 전위 변화에 의하여 생기는 제2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 다른 실시예에 있어도 마찬가지이다. 또한, 구동의 타이밍 차트는, 제1 노드(ND1)의 전위 변화에 의하여 생기는 제2 노드(ND2)의 전위 변화를 고려하지 않고 나타냈다.
상술한 기록 처리에 있어서는, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 이 때문에, 도 5에 나타낸 바와 같이, [기간-TP(2)4]에 있어 제2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(도 5에 나타내는 ΔV)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제1 노드(ND1))의 전위를 Vg, 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역(제2 노드(ND2))의 전위를 Vs로 했을 때, 상술한 제2 노드(ND2)의 전위의 상승을 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제1 노드(ND1)와 제2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 일한 다른 쪽의 소스/드레인 영역과의 사이의 전위차(Vgs)은, 이하의 식(3)으로 나타내는 것을 할 수 있다.
Vg =VSig _m
Vs
Figure 112010013852015-pat00004
VOfs -Vth
Vgs
Figure 112010013852015-pat00005
VSig _m-(VOfs -Vth) (3)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에 있어 얻어진 Vgs는, 발광부(ELP)에 있어서 휘도를 제어하기 위한 영상 신호(VSig _m), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만으로 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth - EL)과는 관계가 없다.
뒤이어, 상술한[기간-TP(2)4]에 있어서 제2 노드(ND2)의 전위의 상승에 관하여 설명한다. 상술한 참고예의 구동 방법에 있어서는, 기록 처리에 있어, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 따르고 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역의 전위(즉, 제2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리가 행해진다.
구동 트랜지스터(TRD)를 폴리실리콘 박막 트랜지스터 등으로부터 제작한 경우, 트랜지스터 사이에서 이동도(μ)에 분산이 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TRD)의 게이트 전극에 동일한 값의 영상 신호(VPre)를 인가하여도, 이동도(μ)의 큰 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와, 이동도(μ)의 작은 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와의 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 표시 장치의 화면의 균일성이 손상되어 버린다.
상술한 참고예의 구동 방법에 있어서는, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 이 때문에, 도 5에 나타낸 바와 같이, [기간-TP(2)4]에 있어 제2 노드(ND2)의 전위가 상승한다. 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역에 있어서 전위(즉, 제2 노드(ND2)의 전위)의 상승량(ΔV)(전위 보정치)는 커진다. 역으로, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역에 있어서 전위의 상승량(ΔV)(전위 보정치)는 작아진다. 여기에서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 일한 다른 쪽의 소스/드레인 영역과의 사이의 전위차(Vgs)은, 식(3)으로부터 이하의 식(4)으로 변형된다.
Vgs
Figure 112010013852015-pat00006
VSig _m-(VOfs -Vth)-ΔV (4)
또한 , 기록 처리를 실행하기 위한 소정의 시간(도 5에 있어서는, [기간-TP(2)4]의 전체 시간(t0)에 관해서는 후술한다. 또, 이 때의 구동 트랜지스터(TRD)의 다른 방향의 소스/드레인 영역에 있어서 전위(VOfs -Vth＋ΔV)가 이하의 식(2')을 만족하도록, [기간-TP(2)4]의 전체 시간(t0)은 결정되고 있다고 한다. [기간-TP(2)4]에 있어, 발광부(ELP)가 발광하지 않는다. 이 이동도 보정 처리에 의하여, 계수(k)의 불규칙함(≡(1/2)·(W/L)·Cox)의 보정도 동시에 행해진다.
(VOfs -Vth＋ΔV)<(Vth - EL＋VCat) (2')
[기간-TP(2)5](도 5, 및, 도 6의 (F)참조)
이상의 조작에 의하고, 공정(a) 내지 공정(c)이 완료된다. 그 후, 이[기간-TP(2)5]에 있어, 상기의 공정(d)을 행한다. 즉, 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 근거하고 주사선(SCL)을 로우 레벨으로 하여, 기록 트랜지스터(TRW)를 오프 상태로 하여, 제1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태라고 하다. 따라서, 이상의 결과로서, 제2 노드(ND2)의 전위는 상승한다.
여기에서, 상술한 대로, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하지만, 이른바 부트스트랩 회로에 있어서와 동일한 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 일한 다른 쪽의 소스/드레인 영역과의 사이의 전위차(Vgs)는, 식(4)의 값을 유지한다.
또, 제2 노드(ND2)의 전위가 상승하고, (Vth - EL＋VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역에서 소스 영역으로 흐른 드레인 전류(Ids)이기 때문에, 식(1)으로 나타내는 것을 할 수 있다. 여기에서, 식(1)과 식(4)으로부터, 식(1)은, 이하의 식(5)으로 변형할 수 있다.
Ids =k·μ·(VSig _m-VOfs-ΔV)2 (5)
따라서 발광부(ELP)를 흐르는 전류(Ids)는, 예를 들면, VOfs를 0볼트에 설정했다고 한 경우, 발광부(ELP)에 있어서 휘도를 제어하기 위한 영상 신호(VSig _m)의 값으로부터, 구동 트랜지스터(TRD)의 이동도(μ)에 기인한 전위 보정치(ΔV)의 값을 감소시켜 얻어진 값의 2승에 비례한다. 다시 말하면, 발광부(ELP)를 흐르는 전류(Ids)는, 발광부(ELP)의 임계치 전압(Vth - EL), 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은, 발광부(ELP)의 임계치 전압(Vth - EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제(n, m)번째의 표시 소자(10)의 휘도는, 관계된 전류(Ids)에 대응한 값이다.
이밖에도, 구동 트랜지스터(TRD)가 큰 이동도(μ)를 가지면 , 전위 보정치(ΔV)가 커지기 때문에, 식(4)의 좌변의 Vgs의 값이 작아진다. 따라서, 식(5)에 있어, 이동도(μ)의 값이 크게되어도, (VSig _m-VOfs-ΔV)2의 값이 작아지는 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 불규칙함(나아가서는, k의 불규칙함)에 기인한 드레인 전류(Ids)의 불규칙함을 보정할 수 있다. 이것에 의해, 이동도(μ)의 불규칙함(나아가서는, k의 불규칙함)에 기인한 발광부(ELP)의 휘도의 분산을 보정할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제(m＋m'-1)번째의 수평 주사 기간까지 계속한다. 이 제(m＋m'-1)번째의 수평 주사 기간의 종기는, [기간-TP(2)6]의 종기에 상당한다. 여기에서, 「m'」는, 1<m'<M의 관계를 충족시키고, 표시 장치에 있어 소정의 값이다. 환언하면, 발광부(ELP)는, [기간-TP(2)5]의 시기로부터 제(m＋m')번째의 수평 주사 기간(Hm+m')의 직전까지 구동되고, 이 기간이 발광 기간으로 된다.
[기간-TP(2)7](도 4 참조)
뒤이어, 발광부(ELP)를 비발광 상태라고 한다. 구체적으로는, 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(2)7]의 시기(환언하면, 제(m＋m')번째의 수평 주사 기간(Hm+m')의 시기)에 있어, 전원부(100)로부터 공급된 전압을, 전압(VCC-H)로부터 전압(VCC-L)로 전환한다. 그 결과, 제2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극과의 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태로 된다. 또, 제2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
그리고, 상술한 비발광 상태를, 다음 프레임에 있어서 제m번째의 수평 주사 기간(Hm)의 직전까지 계속한다. 이 시점은, 도 4에 나타내는 [기간-TP(2)+1]의 시기의 직전에 상당한다. 이와 같이, 비발광 기간을 두는 것에 의하고, 액티브 매트릭스 구동에 수반한 잔상 얼룩이 절감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 예를 들면, m'=M/2라고 설정하면, 발광 기간 및 비발광 기간의 시간 길이는, 각각, 1 표시 프레임 기간의 약 반의 시간 길이로 된다.
이상에 의하고, 제(n, m)번째의 부픽셀을 구성한 표시 소자(10)의 발광의 동작이 완료된다.
그리고, [기간-TP(2)+1]이후에 있어서는, 상술한[기간-TP(2)1] 내지 [기간-TP(2)7]에 있어 설명한 것과 동일한 공정을 반복하고 행한다. 즉, 도 4에 나타내는[기간-TP(2)7]는, 다음[기간-TP(2)0]에 해당한다.
참고예에 관계된 구동 방법의 동작에 관하여 설명했다. 여기에서, [기간-TP(2)4]가 최적인 전체 시간(t0)의 길이는, 영상 신호(VSig)의 값에 의하여 좌우된다. 정성적으로는, VSig _m의 값이 작아짐에 따라, [기간-TP(2)4]가 길어지도록 제어한 것이 바람직하다. 영상 신호(VSig _m)와 최적인 전체 시간(t0)과의 관계에 관하여 설명한다.
도 7의 (A)에 나타낸 바와 같이, [기간-TP(2)4]에 있어, 제2 노드(ND2)에 드레인 전류(Ids)가 흘러들어가는 것에 의하여, 제2 노드(ND2)의 전위가 상승한다. 여기에서, 제2 노드(ND2)의 전위를 변수(V)로 나타낸다. [기간-TP(2)4]에 있어서 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 일한 다른 쪽의 소스/드레인 영역과의 사이의 전위차(Vgs)는, 이하의 식(6)으로 표시된다.
Vgs =VSig _m-V (6)
그리고, [기간-TP(2)4]에 있어서 드레인 전류(Ids)는, 상술의 식(1) 및 상술의 식(6)에 근거하고, 이하의 식(7)으로 표시된다.
Ids =k·μ·(VSig _m-Vth-V)2 (7)
상술의 식(7)에 근거한 전류가 흘러들어가는 것에 의하여, 용량부(C1) 및 발광부(ELP)의 용량(CEL)의 전하가 증가한다. 여기에서, 도 7의 (B)에 나타낸 바와 같이, 용량부(C1) 및 용량(CEL)은 각각 한 끝이 고정된 전위에 있다. 따라서, 용량부(C1)의 전하와 용량(CEL)의 전하의 총량을 변수(Q)로서 나타내고, 용량부(C1)와 용량(CEL)의 총용량을 CS로 나타내면(CS의 용량의 값=c1＋cEL), 이하의 식(8)이 성립된다. 그리고, 식(8)에 근거하고, 이하의 식(9)을 얻는다.
Ids =dQ/dt=CS·dV/dt (8)
dV/dt=(1/CS)·Ids (9)
상술의 식(9), 및, 상술의 식(7)에 근거하고, 이하의 식(10)을 얻는다.
Figure 112010013852015-pat00007
(10)
[기간-TP(2)4]의 시기에 있어, 제2 노드(ND2)의 전위는 「VOfs -Vth」이다. 따라서, 식(10)의 좌변에 있어서 적분 기간을 [0, t0]로 할 때, 식(10)의 윗변에 있어서 적분 기간은 [VOfs -Vth, V]로 된다. 나아가서는, VOfs를 0볼트로 했기 때문에, 식(10)의 위변에 있어서 적분 기간은 [-Vth, V]이다. 식(10)의 양변을 상술한 적분 구간에 관하여 적분하고, 정리하고, 이하의 식(11)을 얻는다. 그리고, 식(11)과 상술의 식(7)에 근거하고, 이하의 식(12)을 얻는다.
Figure 112010013852015-pat00008
(11)
Figure 112010013852015-pat00009
(12)
여기에서, 이동도(μ)가 변화해도 드레인 전류(Ids)가 변화하지 않는다고 말한 조건을 충족시키는 시간(t0)이, 매우 적합한 시간(t0)이다. 따라서, 이동도(μ)를 변수로서 상술의 식(12)을 미분하여, 그 값이 0으로 된다면 시간(t0)이 최적인 시간(t0)이다. dIds/dμ=0으로서 시간(t0)을 구하면, 이하의 식(13)을 얻는다. 또, 식(13)을 식(12)에 대입하고 정리하면, 식(14)을 얻는다.
t0 =CS /(k·μ·VSig _m) (13)
Ids =k·μ·(VSig _m/2)2 (14)
상술의 식(13)으로부터 명확한 것처럼, 질적으로는, 영상 신호(VSig _m)의 값이 작아짐에 따라, [기간-TP(2)4]가 길어지도록 제어하는 것이 바람직하다. 여기에서, 예를 들면,
CS =1.4[단위：pF]
μ=40[단위：cm2 /(V·s)]
k=5.9×10-17[단위：F/μm2]
라고 한 경우에 있어서, 영상 신호(VSig _m)의 값과 최적인 시간(t0)라는 관계를 도 8의 (A)에 나타낸다. 또, 도 8의 (B)에, 전위 보정치(ΔV)와 시간(t0)와의 관계를, 영상 신호(VSig _m)의 값마다 나타낸다.
VOfs를 0볼트로 했기 때문에, 상술의 식(5)에 있어 VOfs은 0이고,Ids=k·μ·(VSig _m-ΔV)2 로 된다. 이 식과 상술의 식(14)을 대비하면, 최적인 ΔV의 값이란 VSig_m/2인 것이 밝혀진다. 환언하면, 이동도 보정 처리에 의하고, 제2 노드(ND2)의 전위를 VSig _m/2 상승시키는 것이 가장 바람직하다. 도 8의 (B)에 나타내는 파선의 곡선은, 도 8의 (A)의 그래프에 대응한 곡선이고, 전위 보정치(ΔV)가 VSig _m/2로 된 점을 연결한 것이다.
예를 들면, 영상 신호(VSig _m)가 8볼트(백표시)로 있는 경우에는, 시간(t0)의 최적치는 약 0.6×10-6(초)이다. 이것에 대하여, 영상 신호(VSig _m)가 1볼트(흑표시)로 있는 경우에는, 시간(t0)의 최적치는 약 5×10-6(초)이다. 이와 같이, 참고예의 구동 방법에 있어서는, 최적인 시간(t0)의 값은, 영상 신호(VSig _m)의 값에 의하여 크게 변화한다. 영상 신호(VSig _m)의 값에 따르고, 도 4에 있어서[기간-TP(2)4]의 길이를 바꾸도록 기록 트랜지스터(TRW)를 구동할 수 있으면, 양호하게 이동도 보정을 행한 것이 가능한다. 후술하는 바와 같이, 기록 처리 공정에 있어 기록 트랜지스터(TRW)의 게이트 전극에 인가된 주사 신호의 하강을 경사한 형상으로 하는 것에 의하고, 영상 신호(VSig _m)의 값에 따라, [기간-TP(2)4]의 길이를 바꾸는 것을 할 수 있다.
그렇지만, 표시 장치의 대형화나 고정밀도화, 또는 화질 개선을 위한 배속 구동 화등에 수반하고, 수평 주사 기간은 단축된다. 그리고, [기간-TP(2)4]는, 1수평 주사 기간내의 기간이다. 따라서, 수평 주사 기간이 짧게 설정된 표시 장치이고, [기간-TP(2)4]의 최대 길이가, 예를 들면 설계상약 1×10- 6(초)정도에 제한된다고 말한 경우에 있어서는, 영상 신호(VSig _m)의 값이 3볼트 이하인 때에 양호하게 이동도 보정을 행한 것은 가능하지 않다. 이와 같이, 참고예의 구동 방법에 있어서는, 수평 주사 기간이 짧게 설정된 표시 장치에 있어 양호하게 이동도 보정을 행한 것이 곤란해진다고 말한 과제가 생긴다.
상술했던 것처럼, 참고예의 구동 방법에 있어서는, [기간-TP(2)4]에 있어 데이터선(DTL)에 영상 신호(VSig _m)만을 인가한다. 이것에 대하고, 실시예1의 구동 방법에 있어서는, [기간-TP(2)4]에 있어, 우선, 보조 영상 신호(VPre _m)를 데이터선(DTL)에 인가하고, 그 후, 보조 영상 신호(VPre _m)로 바꾸고 영상 신호(VSig _m)를 인가한다. 실시예1의 구동 방법은, 참고예의 구동 방법에 대하고, 이상의 점이 주로 서로 다르다. 또한, 편리를 위해, 제(n, m)번째의 부픽셀에 대응한 보조 영상 신호를 (VPre _m)로 나타낸다. 다른 보조 영상 신호에 있어도 마찬가지이다.
실시예1의 구동 방법에 있어서는, [기간-TP(2)4]에 있어, 주사선(SCL)으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 보조 영상 신호(VPre)에 근거한 전압과 영상 신호(VSig)에 근거한 전압을 제1 노드(ND1)로 인가한다.
도 9에, 도 4에 나타내는[기간-TP(2)4]를 포함한 수평 주사 기간(Hm) 에 있어서 데이터선(DTL)의 전위, 주사선(SCL)의 전위, 구동 트랜지스터(TRD)의 상태, 제1 노드(ND1)의 전위, 및, 제2 노드(ND2)의 전위의 관계를 모식적으로 나타낸다. 도 10의 (A) 및 (B)에, 도 4에 나타내는[기간-TP(2)4]에 있어서, 표시 소자(10)의 구동 회로(11)를 구성한 각 트랜지스터의 온/오프 상태등을 모식적으로 나타낸다. 도 10의 (C)에, 도 9에 나타내는 전위 보정치 ΔVSig _m와 시간(tSig)과의 관계를 설명하기 위한 그래프를 나타낸다. 이하, 도 4, 도 9, 및, 도 10의 (A) 내지 (C)를 참조하여, 실시예1의 구동 방법에 관하여 설명한다.
실시예1에 있어서는, 보조 영상 신호(VPre)는 영상 신호(VSig)의 최소치(1볼트)보다도 높은 일정치의 신호이다. 구체적으로는, 보조 영상 신호(VPre)는 영상 신호(VSig)의 최대치와 같은 값(8볼트)의 신호이다.
실시예1의 구동 방법은, 상술한 참고예에 있어 설명한 공정(a) 내지 공정(d)에 있어서 공정(c)을 대치한 구성이다. 즉, 참고예에 있어서 공정(c)의 대용에, 보조 영상 신호(VPre)를 데이터선(DTL)에 인가하고, 뒤이어, 보조 영상 신호(VPre)로 바꾸고 영상 신호(VPre)를 데이터선(DTL)에 인가함과 동시에, 전원부(100)로부터 소정의 구동 전압(VCC -H)이 구동 트랜지스터(TRD)의 한 쪽의 소스/드레인 영역에 인가되고 있는 상태에서, 주사선(SCL)으로부터의 주사 신호에 의하여 온 상태로 된 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 보조 영상 신호(VPre)에 근거한 전압과 영상 신호(VSig)에 근거한 전압을 제1 노드(ND1)에 인가한 기록 처리 공정을 행한다. [기간-TP(2)4]를 제외한 다른 기간에 있어서 실시예1의 구동 방법의 동작은, 기본적으로는, 참고예의 구동 방법에 있어서 동작과 마찬가지이다.
[기간-TP(2)0]~[기간-TP(2)2](도 4, 도 9 참조)
이러한 기간의 동작은, 참고예의[기간-TP(2)0]~[기간-TP(2)2]에 있어서 동작과 마찬가지이기 때문에, 설명을 생략한다.
[기간-TP(2)3](도 4, 도 9 참조)
이[기간-TP(2)3]의 시기에 있어, 주사선(SCL)으로부터의 주사 신호에 의하여 기록 트랜지스터(TRW)를 오프 상태라고 한다. 또, 데이터선(DTL)에 인가된 전압이, 제1 노드 초기화 전압(VOfs)로부터 보조 영상 신호(VPre _m)로 전환된다(영상 신호 기간). 임계 전압 캔슬 처리에 있어 구동 트랜지스터(TRD)가 오프 상태에 이르고 있다고 하면, 실질상, 제1 노드(ND1)와 제2 노드(ND2)의 전위는 변화하지 않는다. 또한, 임계 전압 캔슬 처리에 있어 구동 트랜지스터(TRD)가 오프 상태에 이르고 있지 않는 경우에는, [기간-TP(2)3]에 있어 부트스트랩 동작이 생기고, 제1 노드(ND1)와 제2 노드(ND2)의 전위는 다소 상승한다. 표시 소자(10)의 구동 회로(11)을 구성한 각 트랜지스터의 온/오프 상태등은, 도 6의 (D)에 있어, (VSig _m)를 (VPre_m)와 바꾸어 읽었던 것이다.
[기간-TP(2)4](도 4, 도 9, 도 10의 (A) 및 (B)참조)
이 기간내에, 데이터선(DTL)으로부터 보조 영상 신호(VPre _m)에 근거한 전압과 영상 신호(VSig _m)에 근거한 전압을 제1 노드(ND1)에 인가한 기록 처리 공정을 행한다.
주사선(SCL)으로부터의 주사 신호에 의하여 기록 트랜지스터(TRW)를 온 상태라고 한다. 그리고, 기록 트랜지스터(TRW)를 이용하고, 데이터선(DTL)으로부터 보조 영상 신호(VPre _m)를 제1 노드(ND1)에 인가한다(도 10의 (A)참조). 그 결과, 제1 노드(ND1)의 전위는 VPre _m로 향하고 상승한다(도 9 참조). 또, 제1 노드(ND1)의 전위도 상승한다. 이 때의 제1 노드(ND1)의 전위의 상승분을, 전위 보정치(ΔVPre_m)로 나타낸다.
[기간-TP(2)4]의 시기와 종기와의 사이에, 데이터선(DTL)에 인가한 신호가 보조 영상 신호(VPre _m)로부터 영상 신호(VSig _m)로 전환된다(도 10의 (B)참조). 그 결과, 제1 노드(ND1)의 전위는 (VSig _m)로 향하여 변화한다. 제1 노드(ND1)의 전위는 계속해서 상승한다. 이 때의 제1 노드(ND1)의 전위의 상승분을, 전위 보정치 ΔVSig_m라고 나타낸다.
도 9에 나타낸 바와 같이, 실시예1의 구동 방법에 있어서 전위 보정치(ΔV)는, 전위 보정치(ΔVPre_m)와 전위 보정치(ΔVSig_m)와의 합으로 표시된다. 이하, 전위 보정치(ΔVPre_m)의 값이, 예를 들면 설계상 0.3볼트에 설정되고 있다고 설명한다. 보조 영상 신호(VPre _m)의 값은 8볼트이기 때문에, 도 8의 (B)에 나타내는 VSig _m=8볼트의 곡선으로부터 견적하면, 0.1×10-6초 정도의 사이 노드(ND1)로 보조 영상 신호(VPre _m)에 근거한 전압이 인가되면 바람직하다. 도 9에 있어서 부호 t Pre은, 제1 노드(ND1)에 보조 영상 신호(VPre _m)에 근거한 전압이 인가된 시간의 길이를 나타낸다.
실시예1의 구동 방법에 있어서는, ΔV=ΔVPre＋ΔVSig이다. 또, 상술했던 것처럼, 최적인 ΔV=(VSig _m)/2라고 말한 관계에 있다. 따라서, 최적인 ΔVSig의 값은, (VSig_m)/2-0.3(볼트)가 된다.
따라서 예를 들면 (VSig _m)가 1볼트인 경우에는, 최적의 ΔVSig은 0.2 볼트이다. 도 8의 (B)에 나타내는 VSig _m=1볼트인 때의 곡선으로부터 견적하면, 1×10-6초 정도의 사이 제1 노드(ND1)에 영상 신호(VSig _m)에 근거한 전압이 인가되면 바람직하다. 도 9에 있어서 시간(tSig)은, 제1 노드(ND1)에 영상 신호(VSig _m)에 근거한 전압이 인가된 기간의 길이를 나타낸다. 도 10의 (C)에 파선으로 나타내는 곡선은, 전위 보정치(ΔVPre_m)의 값이 설계상 0.3볼트에 설정되고 있는 때의, 최적인 전위 보정치(ΔVSig _m)를 얻는데 필요한 시간(tSig)을 나타낸다.
그리고, 기록 처리 공정을 행한 시간(t0)에 관해서는, t0 =tPre＋tSig라고 하는 관계가 있다. 따라서, 실시예1의 구동 방법에 있어서는, [기간-TP(2)4]의 최대 길이가, 예를 들면 설계상 약1×10-6(초) 정도로 제한되고 있어도 양호하게 이동도 보정 처리를 할 수가 있다.
기록 트랜지스터(TRW)의 임계치 전압을 Vth_TRW로 나타낼 때, [기간-TP(2)4]의 종기는, 주사선(SCL)의 전위가, VSig _m＋Vth_TRW를 밑도는 때이다. 도 9에 나타낸 바와 같이, 기록 처리 공정에 있어 기록 트랜지스터(TRW)의 게이트 전극에 인가된 주사 신호의 하강은 경사한 형상이고, 기록 처리 공정에 있어 데이터선(DTL)으로부터 영상 신호(VSig _m)에 근거한 전압을 제1 노드(ND1)에 인가한 기간의 종기는, 영상 신호(VSig _m)의 값이 낮아지는 것이 늦어지도록 조정된다. 예를 들면, 도 11에 나타낸 바와 같이, 주사 회로(101)을 구성한 시프트 레지스터부(101A)로부터의 신호를 레벨 시프트 회로(101B)에 입력한다. 그리고, 레벨 시프트 회로(101B)에 접속된 전압 변조 회로(101C)에 의하여 레벨 시프트 회로(101B)에 공급된 전압을 변조한 것에 의하고, 주사 신호의 하강을 경사한 형상으로 할 수 있다.
도 10의 (C)에 파선에 나타낸 바와 같이, 영상 신호(VSig _m)가 8볼트인 때가 최적인 시간(tSig)의 값과, 영상 신호(VSig _m)가 1볼트인 때가 최적인 시간(tSig)의 값과의 차분 ΔtSig은, 약0.5×10-6(초)에 지나지 않는다. 따라서, 참고예의 구동 방법에 대하여, 실시예1의 구동 방법에 있어서는, 주사 신호의 하강의 경사를 보다가파른 형상으로 할 수 있다. 이 정도의 주사 신호의 하강의 경사는, 예를 들면, 구형 파상의 주사 신호가 주사선(SCL)을 전반한 때에 일어나는 파형의 무디어짐을 이용하고 형성할 수 있다. 따라서, 도 11에 나타내는 전압 변조 회로(101C) 등을 생략할 수 있다.
이상, 실시예1의 구동 방법에 관하여 설명했다. 또한, 데이터선(DTL)을 전반한 신호에 있어서는, 도 12에 나타낸 바와 같이, 실제로는 파형의 탄성이나 하강에 무디어짐이 생긴다. 주사 신호와 데이터선(DTL)의 신호와의 타이밍은, 이러한 파형의 무디어짐을 고려한 다음, 표시 장치의 설계에 따르고 적절히 설정하면 좋다. 보조 영상 신호로부터 영상 신호에 천이한 때의 신호를 데이터선(DTL)으로부터 제1 노드에 인가한 것도, 데이터선(DTL)으로부터 보조 신호에 근거한 전압과 영상 신호에 근거한 전압을 제1 노드에 인가한 것에 해당한다.
[실시예2]
실시예2도, 본 발명의 표시 장치 및 그 구동 방법에 관한다. 실시예2는, 실시예1의 변형이다. 실시예1에 대하고, 실시예2에 있어서는, 보조 영상 신호의 값은 영상 신호의 값에 따르고 설정된 점이 서로 다른다.
실시예2에 있어 사용된 표시 장치의 구성은, 실시예1에 있어 설명한 표시 장치의 구성과 마찬가지이고, 각종의 전압 또는 전위의 값도, 보조 영상 신호의 값을 제외하고, 실시예1에 있어 설명한 값과 마찬가지이다. 이것들에 대해서도 설명은 생략한다. 실시예2에 있어서 표시 장치의 구동 방법에 있어서 동작의 타이밍 차트는, 보조 영상 신호의 값을 영상 신호의 값에 근거하고 설정한 점이 서로 다른 것외에는, 도 4와 마찬가지이다.
실시예1에 있어, 보조 영상 신호(VPre)의 값을 8볼트에 고정한 경우, 영상 신호(VSig _m)가 8볼트인 때가 최적인 시간(tSig)의 값과, 영상 신호(VSig _m)가 1볼트인 때가 최적인 시간(tSig)의 값과의 차분ΔtSig은, 약 0.5×10-6(초)인 것을 설명하였다.
실시예1로 참조한 도 10의 (C)로부터 알 수 있도록, 예를 들면 영상 신호(VSig _m)가 8볼트인 때에 최적인 ΔVSig의 값이 상대적으로 높아지고, 영상 신호(VSig _m)가 1볼트인 때에 최적인 ΔVSig의 값이 상대적으로 낮아지도록 하면, 상술한 차분 ΔtSig은, 보다감소한다. 여기에서, 실시예1에 있어 설명했던 것처럼, 최적인 ΔVSig의 값은, ΔVSig =(VSig _m)/2-ΔVPre이다.
따라서 보조 영상 신호(VPre)의 값을 영상 신호(VSig)의 값에 따르고 설정한 것에 의하고, 차분 ΔtSig을 보다 감소시킬 수 있다. 구체적으로는, 도 13에 나타낸 바와 같이, 백표시 상태에 있어서는, 보조 영상 신호(VPre _m)의 값을 영상 신호(VSig _m)의 값보다 낮게 하고, 흑표시 상태에 있어서는, 보조 영상 신호(VPre _m)의 값을 영상 신호(VSig _m)의 값보다 높게 하여, 보조 영상 신호(VPre _m)의 값을 설정하면 좋다. 그레이 표시 상태에 있어도, 적절히 균형을 잡도록, 보조 영상 신호(VPre _m)의 값을 설정하면 좋다. 이것에 의해, [기간-TP(2)4]가 최적인 길이를, 영상 신호(VSig _m)의 값에 관계되지 않고 거의 일정하게 설정할 수 있다. 영상 신호(VSig _m)의 값과 보조 영상 신호(VPre _m)의 값과의 대응 관계는, 표시 장치의 설계 등에 따르고 적절히 설정하면 좋다.
이상, 바람직한 실시예에 근거하고 본 발명을 설명했지만, 본 발명은 이 실시예로 한정된 것이 아니다. 실시예에 있어서 표시 장치나 표시 소자의 구성, 구조, 표시 장치의 구동 방법의 공정은 예시이고, 적절히 변경할 수 있다.
예를 들면, 도 14에 나타낸 바와 같이, 표시 소자(10)을 구성한 구동 회로(11)이, 제2 노드(ND2)에 접속된 트랜지스터(제1 트랜지스터(TR1))를 구비하고 있는 구성이라도 좋다. 제1 트랜지스터(TR1) 에 있어서는, 한 쪽의 소스/드레인 영역은, 제2 노드 초기화 전압(VSS)이 인가되고, 다른 쪽의 소스/드레인 영역은, 제2 노드(ND2)에 접속되고 있다. 제1 트랜지스터 제어선(AZ1)을 이용하고 제1 트랜지스터 제어 회로(103)로부터의 신호가 제1 트랜지스터(TR1)의 게이트 전극에 인가되고, 제1 트랜지스터(TR1)의 온/오프 상태를 제어한다. 이것에 의해, 제2 노드(ND2)의 전위를 설정할 수 있다.
또는 또, 도 15에 나타낸 바와 같이, 표시 소자(10)을 구성한 구동 회로(11)이, 제1 노드(ND1)에 접속된 트랜지스터(제2 트랜지스터(TR2))를 구비하고 있는 구성이라도 좋다. 제2 트랜지스터(TR2) 에 있어서는, 한 쪽의 소스/드레인 영역은, 제1 노드 초기화 전압(VOfs)이 인가되고, 다른 쪽의 소스/드레인 영역은, 제1 노드(ND1)에 접속되고 있다. 제2 트랜지스터 제어선(AZ2)를 이용하여 제2 트랜지스터 제어 회로(104)로부터의 신호가 제2 트랜지스터(TR2)의 게이트 전극에 인가되고, 제2 트랜지스터(TR2)의 온/오프 상태를 제어한다. 이것에 의해, 제1 노드(ND1)의 전위를 설정할 수 있다.
나아가서는, 도 16에 나타낸 바와 같이, 표시 소자(10)를 구성한 구동 회로(11)가, 상술한 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)를 함께 구비하고 있는 구성이라도 좋다. 또한, 이에 덧붙여, 다른 트랜지스터를 구비하고 있는 구성으로 하는 것도 가능한다.
본 발명은 일본 특허출원 JP2009-059326호(2009.03.12)의 우선권 주장 출원이다.
본 발명은 첨부된 청구범위의 범주내에서 당업자에 의해 필요에 따라 다양하게 변형, 변경, 수정 및 대체 등이 이루어질 수 있다.

Claims (8)

  1. 표시 장치의 구동 방법에 있어서,
    상기 표시 장치는,
    주사 회로,
    신호 출력 회로,
    주사 회로에 접속되고, 제1의 방향으로 늘어나는 복수의 주사선,
    신호 출력 회로에 접속되고, 제1의 방향과 상이한 제2의 방향으로 늘어나는 복수의 데이터선,
    2차원 매트릭스 모양으로 배열되고, 전류 구동형의 발광부, 및, 구동 회로를 구비하고 있는 표시 소자, 및
    전원부를 구비하고,
    상기 구동 회로는 기록 트랜지스터, 구동 트랜지스터, 및, 용량부를 구비하고 있고,
    기록 트랜지스터에서, 한쪽의 소스/드레인 영역은 대응하는 데이터 선에 접속되고 있고, 게이트 전극은 대응하는 주사선에 접속되고,
    구동 트랜지스터에서, 한쪽의 소스/드레인 영역은 전원부에 접속되고, 다른쪽의 소스/드레인 영역은 발광부에 갖춰진 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되고 있고, 게이트 전극은 상기 기록 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른 전극에 접속되고 있으며,
    상기 표시 장치의 구동 방법은,
    상기 대응하는 데이터선에 보조 영상 신호를 인가하기 위한 기록 처리를 수행하고, 그 후 상기 보조 영상 신호 대신, 영상 신호를 대응하는 데이터선에 인가하고, 상기 전원부로부터 상기 구동 트랜지스터의 한 쪽의 소스/드레인 영역으로 소정의 구동 전압을 인가하는 상태에서, 상기 대응하는 주사선으로부터의 주사 신호에 의하여 온되는 상기 기록 트랜지스터를 통해 상기 대응하는 데이터선으로부터 보조 영상 신호에 의거한 전압과 영상 신호에 의거한 전압을 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계를 포함하고,
    상기 보조 영상 신호는 상기 영상 신호의 최대치와 동일한 값의 신호인 것을 특징으로 하는 표시 장치의 구동 방법.
  2. 제 1항에 있어서,
    상기 보조 영상 신호는 상기 영상 신호의 최소치보다 높은 소정값을 갖는 것을 특징으로 하는 표시 장치의 구동 방법.
  3. 삭제
  4. 제 1항에 있어서,
    상기 보조 영상 신호의 값은 상기 영상 신호의 값에 따라 설정되는 것을 특징으로 하는 표시 장치의 구동 방법.
  5. 제 1항에 있어서,
    상기 기록 처리를 수행하기 전에,
    상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 다른 쪽의 소스/드레인 영역의 전위차가 상기 구동 트랜지스터의 임계 전압을 초과하고 상기 구동 트랜지스터의 다른 쪽의 소스/드레인 영역과 상기 발광부에 마련된 캐소드 전극 사이의 전위차가 상기 발광부의 임계 전압을 초과하지 않도록, 상기 구동 트랜지스터의 게이트 전극 상의 전위와 상기 구동 트랜지스터의 상기 다른 쪽의 상기 소스/드레인 영역상의 전위를 초기화하기 위한 전처리가 수행되고,
    그리고, 상기 구동 트랜지스터의 게이트 전극상의 전위를 유지하는 상태에서 상기 구동 트랜지스터의 게이트 전극 상의 전위로부터 상기 구동 트랜지스터의 임계 전압을 감산함으로써 얻어진 전위를 향해 상기 구동 트랜지스터의 다른쪽의 소스/드레인 영역 상의 전위를 변화시키기 위한 임계 전압 취소 처리가 수행되는 것을 특징으로 하는 표시 장치의 구동 방법.
  6. 제 1항에 있어서,
    상기 기록 처리를 수행한 후에,
    상기 기록 트랜지스터는 상기 주사선으로부터의 주사 신호에 따라 오프되어 상기 구동 트랜지스터의 게이트 전극을 부유 상태로 설정하고, 상기 전원부로부터 상기 구동 트랜지스터의 한쪽의 소스/드레인 영역으로 소정의 구동 전압을 인가한 상태에서, 상기 구동 트랜지스터의 다른 쪽의 소스/드레인 영역과 상기 게이트 전극 사이의 전위차의 값에 따른 전류가 상기 구동 트랜지스터를 통해 상기 발광부에서 흐르게 함으로써 상기 발광부를 구동하는 것을 특징으로 하는 표시 장치의 구동 방법.
  7. 제 1항, 제 2항, 제 4항, 제 5항 또는 제 6항 중 어느 한 항에 있어서,
    상기 발광부는 유기 전계발광 발광부로 이루어지는 것을 특징으로 하는 표시 장치의 구동 방법.
  8. 표시 장치에 있어서,
    주사 회로,
    신호 출력 회로,
    주사 회로에 접속되고, 제1의 방향으로 늘어나는 복수의 주사선,
    신호 출력 회로에 접속되고, 제1의 방향과 상이한 제2의 방향으로 늘어나는 복수의 데이터선,
    2차원 매트릭스 모양으로 배열되고, 전류 구동형의 발광부, 및, 구동 회로를 구비하고 있는 표시 소자, 및
    전원부를 구비하고,
    상기 구동 회로는 기록 트랜지스터, 구동 트랜지스터, 및, 용량부를 구비하고 있고,
    기록 트랜지스터에서, 한쪽의 소스/드레인 영역은 대응하는 데이터 선에 접속되고 있고, 게이트 전극은 대응하는 주사선에 접속되고,
    구동 트랜지스터에서, 한쪽의 소스/드레인 영역은 전원부에 접속되고, 다른쪽의 소스/드레인 영역은 발광부에 갖춰진 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되고 있고, 게이트 전극은 상기 기록 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른 전극에 접속되고 있으며,
    보조 영상 신호가 상기 대응하는 데이터선에 인가되고, 그 후, 상기 보조 영상 신호 대신, 영상 신호가 상기 대응하는 데이터 선에 인가되고, 소정의 구동 전압이 상기 전원부로부터 상기 구동 트랜지스터의 한쪽의 소스/드레인 영역으로 인가되고,
    상기 대응하는 주사선으로부터의 주사 신호에 대응하여 온된 기록 트랜지스터를 통하여 상기 대응하는 데이터선으로부터 상기 구동 트랜지스터의 게이트 전극으로 상기 보조 영상 신호에 의거한 전압과 상기 영상 신호에 의거한 전압이 인가되고,
    상기 보조 영상 신호는 상기 영상 신호의 최대치와 동일한 값의 신호인 것을 특징으로 하는 표시 장치.
KR1020100019303A 2009-03-12 2010-03-04 표시 장치 및 그 구동 방법 KR101611621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-059326 2009-03-12
JP2009059326A JP4844641B2 (ja) 2009-03-12 2009-03-12 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20100103366A KR20100103366A (ko) 2010-09-27
KR101611621B1 true KR101611621B1 (ko) 2016-04-11

Family

ID=42717971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100019303A KR101611621B1 (ko) 2009-03-12 2010-03-04 표시 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US8350786B2 (ko)
JP (1) JP4844641B2 (ko)
KR (1) KR101611621B1 (ko)
CN (1) CN101833917A (ko)
TW (1) TWI439994B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493733B2 (ja) * 2009-11-09 2014-05-14 ソニー株式会社 表示装置および電子機器
JP5493741B2 (ja) * 2009-11-11 2014-05-14 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
KR102616441B1 (ko) * 2016-12-23 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 화합물, 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
TWI787279B (zh) 2017-06-23 2022-12-21 日商半導體能源研究所股份有限公司 有機化合物、發光元件、發光裝置、電子裝置及照明設備
US11222589B2 (en) * 2018-08-10 2022-01-11 Sony Group Corporation Display apparatus, method of driving display apparatus, and electronic equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108381A (ja) 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
US20070115225A1 (en) 2005-11-14 2007-05-24 Sony Corporation Display apparatus and driving method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819723B2 (ja) * 2001-03-30 2006-09-13 株式会社日立製作所 表示装置及びその駆動方法
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4240068B2 (ja) 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2008191296A (ja) * 2007-02-02 2008-08-21 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2008256916A (ja) * 2007-04-04 2008-10-23 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2009008874A (ja) * 2007-06-28 2009-01-15 Sony Corp 表示装置及び表示装置の駆動方法
JP2009008873A (ja) * 2007-06-28 2009-01-15 Sony Corp 表示装置及び表示装置の駆動方法
JP2009008872A (ja) * 2007-06-28 2009-01-15 Sony Corp 表示装置及び表示装置の駆動方法
JP5023906B2 (ja) * 2007-09-12 2012-09-12 ソニー株式会社 表示装置及び表示装置の駆動方法
JP5194781B2 (ja) * 2007-12-26 2013-05-08 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009204992A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2009294635A (ja) * 2008-05-08 2009-12-17 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010038928A (ja) * 2008-07-31 2010-02-18 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2010091720A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108381A (ja) 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
US20070115225A1 (en) 2005-11-14 2007-05-24 Sony Corporation Display apparatus and driving method thereof

Also Published As

Publication number Publication date
CN101833917A (zh) 2010-09-15
US8350786B2 (en) 2013-01-08
JP4844641B2 (ja) 2011-12-28
JP2010211108A (ja) 2010-09-24
TWI439994B (zh) 2014-06-01
TW201106320A (en) 2011-02-16
KR20100103366A (ko) 2010-09-27
US20100231568A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
KR102047631B1 (ko) 표시 장치
KR101474565B1 (ko) 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치
KR101476962B1 (ko) 표시장치 및 표시장치의 구동방법
JP5278119B2 (ja) 表示装置の駆動方法
JP4640443B2 (ja) 表示装置、表示装置の駆動方法および電子機器
KR101588902B1 (ko) 유기 일렉트로루미네선스 발광부의 구동 방법
US8294737B2 (en) Display apparatus and display-apparatus driving method
KR20090117625A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
US8102388B2 (en) Method of driving organic electroluminescence display apparatus
KR20100124256A (ko) 표시 장치
KR20080085713A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20080085714A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
KR101611621B1 (ko) 표시 장치 및 그 구동 방법
KR20180135434A (ko) 화소
US8089497B2 (en) Display device and driving method thereof
JP2010145893A (ja) 表示装置、表示装置の駆動方法および電子機器
KR101634823B1 (ko) 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법
JP2009237426A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009251545A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2007011214A (ja) 画素回路および表示装置、並びに画素回路の駆動方法
JP2009251546A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 4