KR101597733B1 - 무선 통신 시스템을 위한 레이트 매칭 - Google Patents

Abstract

다양한 레이트 매칭 알고리즘을 이용하여 복수의 중복 버전을 생성하기 위한 장치 및 방법이 제공된다. 일부 실시예에서, 하나 이상의 중복 버전으로 모든 비트가 송신되도록 하는 방식으로 시스템 비트 및 패리티 비트를 중복 버전에 할당하는 비트 레이트 매칭 장치가 제공된다. 일부 실시예에서, 레이트 매칭 장치는 제 1 중복 버전과 제 3 중복 버전 모두를 생성하나 다른 비율의 시스템 비트를 이러한 중복 버전에 할당하는, 제 1 천공 알고리즘을 사용한다. 이러한 실시예에서, 제 2 중복 버전은 제 1 중복 버전으로 송신되지 않은 비트만을 포함한다.

Description

무선 통신 시스템을 위한 레이트 매칭{RATE MATCHING FOR A WIRELESS COMMUNICATIONS SYSTEM}

본 출원은 미국특허법(35 U.S.C.§19(e))에 의한 미국가출원, 출원번호 제60/952,736호(2007년 7월 30일 출원), 제60/957,056호(2007년 8월 21일 출원), 제60/957,061호(2007년 8월 21일 출원), 그리고 제60/978,218호(2007년 8월 21일 출원)을 기반으로 우선권을 주장하며, 이 문헌 전체가 이 명세서에 참조문헌으로 포함된다.

개시된 기술은 일반적으로는 무선 통신 네트워크에서 메시지를 송수신하는 방법에 관한 것이며, 더 구체적으로 무선 통신 네트워크에서 송수신을 위한 복수의 중복(redundancy) 버전에 걸쳐 코드화된 데이터를 배분하는 방법에 관한 것이다.

다양한 무선 통신 표준에 따라, 각각의 기지국(base station) 및 이동국(mobile station)은 레이트 매칭 장치(rate matcher)를 이용한다. 레이트 매칭 장치는 코드화된 메시지의 어느 비트가 현재 송신 블록에서 송신될지를 결정한다. 데이터 밀도에 관한 이유로, 그리고 코드화된 메시지가 단일 송신 블록에서 송신될 수 있는 데이터의 양보다 실질적으로 더 많을 수 있기 때문에, 송신국(예, 기지국 또는 이동국)은, 수신국(예, 이동국 또는 기지국)이 메시지를 복구하기 전에 동일한 코드화된 메시지에 기반하여 다중 송신을 수행할 수 있다. 따라서 레이트 매칭 장치는 각 송신 블록에 대해 어느 비트 세트를 선택할지를 결정한다.

현재, 셀 방식 통신 시스템에 의해 이용되는 여러 공지의 레이트 매칭 알고리즘이 존재한다. 이러한 알고리즘은 여러 문제점을 가진다. 하나의 문제점은, 합리적인 송신 횟수내에서 송신을 위해 선택되지 않은 비트들의 비율이 코드화된 메시지 내에서 매우 높다는 점이다. 다른 문제점은 수신국이 하나의 송신에서 헤더를 번역할 수 없는 경우에, 해독(decoding) 성능이 현저하게 감소하는 것이다. 따라서, 서로 다른 동작 시나리오에서 높은 해독 성능을 낼 수 있는 레이트 매칭 장치를 제공하는 것이 바람직하다.

그리하여, 레이트 매칭(rate matching)을 위한 장치 및 방법이 개시된다. 본 발명에 따라 구성된 레이트 매칭 장치는, 무선 통신 시스템 또는 그외 다른 적합한 통신 또는 저장 시스템의 송신국(transmitting station) 및/또는 수신국(receiving station) 내에 구현될 수 있다. 제한을 위한 것이 아닌, 명확한 설명을 목적으로, 레이트 매칭 장치가 이하에서, 송신국의 일부로서 기지국에 구현되고, 수신국의 일부로서 이동국에 구현되는 것으로 설명될 수 있다. 그러나, 개시된 실시예의 송신국 및 수신국 모두가 기지국 및 이동국 모두에 구현될 수 있다는 것을 이해할 수 있다.

본 발명에 따라 구성된 송신국은 터보 인코더(Turbo encoder), 레이트 매칭 장치, 그리고 송신기를 포함한다. 터보 인코더는 레이트-1/3 마더 코드(rate-1/3 mother code)를 사용하고, 메시지를 코드화하여 코드화된 데이터를 생성한다. 코드화된 데이터는 복수의 시스템 비트와 복수의 패리티 비트(예, 패리티 1 및 패리티 2 비트)를 포함한다. 레이트 매칭 장치는 이어서, 레이트 매칭 알고리즘에 따라 각각의 중복 버전에 포함시키기 위해 시스템 비트, 패리티 1 비트, 패리티 2 비트로부터 비트를 선택함으로써 메시지의 복수의 중복 버전을 생성한다. 이어서, 송신기는 예를 들어 HARQ(hybrid automatic repeat request, 하이브리드 자동화 반복 요청) 프로토콜을 사용하는 무선 통신 네트워크를 통해 복수의 종복 버전을 송신한다.

본 발명에 따라 구성된 송신국은 수신기, 레이트 매칭 장비, 그리고 터보 디코더를 포함한다. 수신기는 무선 통신 네트워크를 통해 송신국으로부터 송신된 복수의 중복 버전을 수신한다. 이어서, 레이트 매칭 장치는 중복 버전의 비트 중 어느 것이 코드화된 메시지의 시스템 비트, 패리티 1 비트, 패리티 2 비트에 대응하는지를 결정하기 위해 수신된 중복 버전을 처리한다. 수신국의 레이트 매칭 장치는 송신국의 레이트 매칭 장치에 의해 사용된 것과 동일한 레이트 매칭 알고리즘을 이용하여 수신된 중복 버전을 처리한다. 이어서, 터보 디코더는 코드화된 데이터의 추정 데이터를 생성하도록 코드화된 메시지를 해독(디코드)한다.

본 발명의 소정의 실시예에서, 레이트 매칭 장치가 제 1 천공(puncturing) 알고리즘 및 제 1 파라미터화된 스왑 값(parameterized swap value)을 사용하여 시스템 비트의 제 1 서브세트(부분집합)를 선택한다. 제 1 서브세트의 사이즈는 제 1 파라미터화된 스왑 값에 적어도 부분적으로 근거할 수 있다. 레이트 매칭 장치는 이후에, 기결정된 수의 비트 위치를 가지는 제 1 중복 버전을 발생한다. 제 1 중복(redundancy)부분은 시스템 비트의 제 1 서브세트를 포함한다. 제 1 중복 버전의 사용되지 않은 비트 위치가 패리티 비트의 제 1 서브세트에 할당된다.

이후에, 레이트 매칭 장치가 시스템 비트의 제 2 서브세트를 선택한다. 제 2 서브세트는 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 시스템 비트를 모두 포함한다. 레이트 매칭 장치는 메시지의 제 2 중복 버전을 발생하며, 이는 기결정된 수의 비트 위치를 가지고, 시스템 비트의 제 2 서브세트를 포함한다. 제 2 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 1 서브세트에 포함되지 않은 패리티 비트를 포함하는 패리티 비트의 제 2 서브세트에 할당된다.

일부 실시예에서, 레이트 매칭 장치 및/또는 송신기 및/또는 수신기가 복수의 가용 송신 스킴 중에 선택된 특정한 송신 스킴에 근거하여 동작한다. 예를 들어, 송신국은 구성 유닛을 포함한다. 구성 유닛은 특정한 송신 스킴을 선택하고, 레이트 매칭 장치로 대응하는 시스템-레벨 레이트 매칭 파라미터를 제공하고 및/또는 송신기로 대응하는 송신 파라미터를 제공하도록 구성된다. 레이트 매칭 장치(이는 선택된 송신 스킴에 근거하여 동작함)는 복수의 중복 버전을 발생하고, 여기서 복수의 시스템 비트가 중복 버전 중 하나 이상의 버전에 할당된다. 시스템 비트는 또한 각각의 중복 버전이 모든 시스템 비트를 다 포함하지는 않도록 할당될 수 있다. 송신기(이는 선택된 송신 스킴에 근거하여 동작함)가 무선 통신 네트워크를 통해 복수의 중복 버전을 수신기에 송신한다. 수신기는 선택된 송신 스킴에 따라 동작하는 레이트 매칭 장치를 포함할 수 있다. 송신기는 TDMA(time division multiple access, 시 분할 다중 액세스)에 의해 정의된 복수의 시간 슬롯으로 중복 버전 중 하나 이상을 송신한다.

본 발명의 또 다른 실시예에서, 레이트 매칭 장치는 모든 시스템 비트가 메시지의 두 개의 제 1 중복 버전에 포함되도록 동작한다. 구체적으로, 시스템 비트의 제 1 서브 세트를 선택하고, 레이트 매칭 장치는 시스템 비트의 제 1 서브세트를 포함하는 메시지의 제 1 해독 가능한 중복 버전을 발생한다. 레이트 매칭 장치는 이후에 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 포함하는 시스템 비트의 제 2 서브세트를 선택한다. 이어서 레이트 매칭 장치가 시스템 비트의 제 2 서브세트를 포함하는 메시지의 하나 이상의 추가적인 중복 버전을 발생한다.

본 발명의 일부 실시예에서, 레이트 매칭 장치는 제 1 중복 버전을 위해 선택된 패리티 비트가 패리티 비트의 제 2 서브세트로부터 배제되도록 중복 버전을 발생한다. 구체적으로, 레이트 매칭 장치가 패리티 비트의 제 1 서브세트를 선택한다. 레이트 매칭 장치가 패리티 비트의 제 1 서브세트를 포함하는 제 2 중복 버전을 발생한다. 이어서, 레이트 매칭 장치는 제 1 서브세트를 위해 선택된 이러한 패리티 비트가 제 2 서브세트를 위해 선택되지 않도록 패리티 비트의 제 2 서브세트를 선택한다. 일부 실시예에서, 제 1 서브세트를 위해 선택되지 않았던 패리티 비트 전부가 제 2 서브세트를 위해 선택된 후에, 제 1 서브세트를 위해 선택되었던 패리티 비트가 제 2 서브세트를 위해 다시 선택될 수도 있다. 패리티 비트의 제 2 서브세트를 이용하여, 레이트 매칭 장치가 제 2 중복 버전을 발생한다.

또 다른 실시예에서, 레이트 매칭 장치는 한 쌍의 중복 버전이 해독되도록 중복 버전을 발생할 수 있다. 구체적으로, 레이트 매칭 장치는 시스템 비트 중 제 1 서브세트를 선택한다. 레이트 매칭 장치는 시스템 비트의 제 1 서브세트를 포함하는 메시지의 제 1 해독 가능한 중복 버전을 발생한다. 레이트 매칭 장치는 이후에 시스템 비트의 제 2 및 제 3 서브세트를 선택한다. 레이트 매칭 장치는 제 2 및 제 3 서브세트 중 하나 이상의 서브세트로, 제 1 서브세트에 포함되지 않은 메시지에 대응하는 시스템 비트 모두를 할당한다. 이어서 레이트 매칭 장치가 제 2 서브 세트를 포함하는 메시지의 제 2 중복 버전과 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 발생한다. 제 2 및 제 3 중복 버전에 시스템 비트를 할당하는 것으로부터, 제 1 중복 버전으로부터 제공된 추가적인 시스템 정보 없이도, 제 2 및 제 3 중복 버전의 조합이 해독될 수 있다.

본 발명의 다른 실시예에서, 본 발명에 따라 구성된 레이트 매칭 장치는 코드화된 메시지의 셋 이상의 중복 버전을 발생하며, 여기서, 제 3 중복 버전이 제 1 중복 버전과 동일하다. 먼저, 레이트 매칭 장치는 시스템 비트의 제 1 서브세트를 선택한다. 레이트 매칭 장치가 시스템 비트의 제 1 서브세트를 포함하는 메시지의 제 1 해독 가능한 중복 버전을 발생한다. 레이트 매칭 장치는 이후에, 시스템 비트의 제 2 서브 세트를 선택하며, 여기서 제 2 서브세트는 제 1 중복 버전에 포함되지 않았던 메시지에 대응하는 시스템 비트를 모두 포함한다. 레이트 매칭 장치가 시스템 비트의 제 2 서브세트를 포함하는 메시지의 제 2 중복 버전을 발생한다. 이어서, 레이트 매칭 장치는 시스템 비트의 제 1 서브세트를 포함하는 메시지의 제 3 중복 버전을 발생한다.

본 발명의 또 다른 실시예에서, 레이트 매칭 장치는 세 개 이상의 중복 버전을 발생할 수 있으며, 중복 버전 중 두 개의 버전이 동일한 천공 알고리즘을 사용하여 발생되나 서로 다른 스왑 값(swap value)을 이용한다. 구체적으로, 레이트 매칭 장치가 제 1 천공 알고리즘 및 제 1 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택한다. 레이트 매칭 장치는 시스템 비트의 제 1 서브세트를 포함하는 제 1 중복 버전을 발생한다. 이어서, 레이트 매칭 장치가 제 2 천공 알고리즘을 사용하여 시스템 비트의 제 2 서브세트를 선택한다. 제 2 서브세트는 제 1 중복 버전에 포함되지 않았던 모든 시스템 비트를 포함할 수 있다. 레이트 매칭 장치는 제 2 중복 버전을 발생하고, 여기서 제 2 중복 버전은 시스템 비트의 제 2 서브세트를 포함한다. 레이트 매칭 장치는 이후에, 제 1 천공 알고리즘 및 제 2 파라미터화된 스왑 값을 사용하여 시스템 비트의 제 3 서브세트를 선택한다. 제 3 서브세트가 제 1 중복 버전과 다른 수의 시스템 비트를 포함하도록, 제 2 파라미터화된 스왑 값은 제 1 파라미터화된 스왑 값과 다르다(예를 들면, 크다). 시스템 비트의 제 3 서브 세트를 이용하여, 레이트 매칭 장치가 제 3 중복 버전을 발생한다.

본 발명의 또 다른 실시예에서, 본 발명에 따라 구성된 레이트 매칭 장치가 데이터 비트를 천공(puncturing)하기 위한 루프 로직을 구현한다. 레이트 매칭 장치가 시스템 비트를 천공하기 위한 제 1 세트의 루프 파라미터를 초기화한다. 제 1 세트의 루프 파라미터를 입력으로 이용하여, 레이트 매칭 장치가 루프 로직을 시스템 비트의 서브세트를 천공하도록 루프 로직을 수행한다. 레이트 매칭 장치는 또한 복수의 제 1 패리티 비트를 천공하기 위한 제 2 세트의 루프 파라미터를 초기화한다. 제 2 세트의 루프 파라미터를 입력으로 이용하여, 레이트 매칭 장치가 복수의 제 1 패리티 비트의 서브세트를 천공하도록 루프 로직을 실행한다. 마지막으로, 레이트 매칭 장치는 시스템 비트와, 천공되지 않았던 복수의 제 1 패리티 비트를 조합한다.

본 발명의 실시예에 관한 위에 기술된 또는 그 이외의 측면 및 효과가, 첨부된 도면과 함께, 다음의 상세한 설명을 참조하면 명확해질 것이다. 도면에서 동일한 참조부호는 전체적으로 동일한 부분을 나타낸다.
도 1은 개시된 기술을 이용하는 강화된 레이트 매칭 장치를 가지는, 기지국과 이동국을 포함하는 셀 방식 네트워크 내의 무선 셀(radio cell)을 나타내는 간략한 도면이다.
도 2는 개시된 기술에 따른 강화된 레이트 매칭 기술을 이용하는 제어 회로를 포함하는 기지국을 나타내는 간략한 블록도이다.
도 3은 개시된 기술을 이용하는 강화된 레이트 매칭 기술을 포함하는 기지국을 위한 통신 회로를 나타내는 간략한 블록도이다.
도 4는 개시된 기술을 이용하는 강화된 레이트 매칭 기술을 포함하는, 기지국을 위한 통신 회로를 나타내는 간략한 블록도이다.
도 5는 개시된 기술을 이용하는 강화된 레이트 매칭 기술을 포함하는, 이동국을 위한 통신 회로를 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따라, ARQ(hybrid automatic repeat request) 프로토콜을 이용하여 두 개의 중복 버전으로 코드화된 데이터를 송신하는 프로세스를 나타내는 흐름도로서, 여기서 시스템 비트는 모두 제 1 중복 버전(RV1)에 포함된다.
도 7은 본 발명의 실시예에 따라, HARQ 프로토콜을 이용하여 세 개의 중복 버전으로 코드화된 데이터를 송신하기 위한 프로세스를 나타내는 흐름도로서, 여기서 시스템 비트는 모두 제 1 중복 버전(RV1)에 포함된다.
도 8은 도 6의 흐름도에 따라 발생된 두 개의 중복 버전을 나타내는 도면이다.
도 9는 도 7의 흐름도에 따라 발생된 세 개의 중복 버전을 나타내는 도면이다.
도 10은 최종 중복 버전에 포함되도록 시스템 및 패리티 비트를 선택하기 위한 프로세스를 나타내는 흐름도이다.
도 11은 코드화 메시지의 모든 비트를 총괄적으로 포함하는 복수의 수신된 중복 버전을 해독하기 위한 프로세스를 나타내는 흐름도이다.
도 12A는 코드화된 메시지의 모든 비트를 송신하는 데 두 개의 종복 버전이 필요한 경우에 플립 변수(flip variable)를 사용하기 위한 프로세스를 나타내는 흐름도이다.
도 12B는 코드화된 메시지의 모든 비트를 송신하는 데 세 개의 중복 버전이 필요한 경우에 플립 변수(flip variable)를 사용하기 위한 프로세스를 나타내는 흐름도로서, 여기서 제 1 중복 버전에 포함된 패리티 비트가 플립 변수를 사용하여 제 2 중복 버전으로부터 배제된다.
도 13은 레이트 매칭 파라미터에 대한 두 개의 표를 나타내며, 여기서 제 1 표는 서로 다른 버전 및 비트 타입(시스템 대 패리티)에 대한 플립 변수를 나타내고, 제 2 표는 제로가 아닌 스왑 값을 이용하는 다양한 송신 스킴을 나타낸다.
도 14는 두 개의 중복 버전을 발생하기 위한 프로세스를 나타내는 흐름도로서, 여기서 제로가 아닌 스왑 값은 중복 버전이 모든 시스템 비트를 포함하지 않도록 사용된다.
도 15는 세 개의 중복 버전을 발생하기 위한 프로세스를 나타내는 흐름도로서, 제로가 아닌 스왑 값은 중복 버전이 모든 시스템 비트를 포함하지 않도록 사용된다.
도 16은 도 14의 흐름도에 따라 발생된 두 개의 중복 버전을 나타내는 도면이다.
도 17은 도 15의 흐름도에 따라 발생된 세 개의 중복 버전을 나타내는 도면이다.
도 18은 시스템, 패리티 1, 패리티 2 비트에 대해 개별적으로 루프 파라미터를 초기화하고 개별적으로 루프 로직을 구동함으로써 중복 버전을 발생하는 프로세스를 나타내는 흐름도이다.
도 19는 내부 파라미터 및 비트 타입(시스템, 패리티 1 또는 패리티 2)에 근거하여 계산된 루프 파라미터에 관한 표이다.
도 20은 본 발명의 실시예에 따라, 시스템, 패리티 1, 및 패리티 2 비트를 루프로 돌려 처리하고(loop through) 선택적으로 천공하기 위한 루프 로직을 나타내는 흐름도이다.
도 21은 두 개의 중복 버전이 필요한 경우(예, R_max = 2)에만, 도 20의 루프 로직을 수행한 결과를 나타내는 흐름도이다.
도 23은 PAN(a piggybacked ACK/NACK) 필드가 무선 블록에 포함되지 않은 경우에, 더 적은 비트를 천공하기 위한 추가 단계를 포함하는 도 20의 루프 로직을 나타내는 흐름도이다.
도 24는 RV1이 해독 가능하고, RV2 및 RV3가 함께 해독 가능하도록 세 개의 중복 버전(RV1, RV2, 및 RV3) 사이의 시스템 비트를 배분하기 위한 프로세스를 나타내는 흐름도이다.
도 25는 도 24의 흐름도에 따라 발생된 세 개의 중복 버전을 나타내는 도면이다.
도 26은 세 개의 중복 버전이 제 1 중복 버전과 동일하게 되도록, 세 개의 중복 버전을 발생하는 프로세스를 나타내는 흐름도이다.
도 27은 도 26의 흐름도에 따라 발생된 세 개의 중복 버전을 나타내는 도면이다.
도 28은 RV1 및 RV3가 동일한 천공 알고리즘과 다른 스왑 값을 사용하여 발생되도록 세 개의 중복 버전을 발생하기 위한 프로세스를 나타내는 흐름도이다.
도 29는 도 28의 흐름도에 따라 발생된 세 개의 중복 버전을 나타내는 도면이다.
도 30은 도 26의 흐름도를 이용하기 위한 서로 다른 중복 버전에 대한 플립 변수를 나타내는 표이다.
도 31은 본 발명의 실시예에 따라, 시스템, 패리티 1 및 패리티 2를 루프로 돌려 처리하고(looping through), 선택적으로 천공하기 위한 루프 로직을 나타내는 흐름도이다.
도 32는 세 개의 중복 버전이 필요한 경우에(예, R_max = 3), 도 31의 루프 로직에 대한 수행 결과를 나타내는 흐름도이다.
도 33A 및 33B는 수신국에서 하나 이상의 중복 버전을 해독하기 위한 프로세스를 나타내는 흐름도이다.

도 1은 무선 통신 시스템(100)을 나타내며, 이는 셀 방식(celluar) 시스템이다. 무선 통신 시스템(100)은 이동 네트워크 또는 셀 방식 네트워크를 형성하도록 연결된 복수의 기지국을 포함할 수 있다. 예를 들어, 무선 통신 시스템(100)은 기지국(102)을 포함할 수 있다. 기지국(102)은 무선 신호를 통해, 자신의 무선 통신 범위 내에서 이동국과 통신하도록 구성된다. 무선 셀(101)은 기지국(102)의 무선 통신 범위 내에 놓인 물리적 영역을 나타낸다.

기지국(102)은 이동국(106)과 통신할 수 있으며, 이는 무선 셀(101) 내에 위치하고, 또한 무선 셀(101) 내에 있는 그외 다른 이동국(도시되지 않음)과 통신할 수 있다. 예를 들어, 기지국(102)은 이동국(106)은 물론이고, 무선 셀(101) 내의 어느 이동국에 의해서도 수신될 수 있는 정보를 전송한다. 기지국(102)으로부터 이동국(106)(또는 다른 이동국)으로의 이러한 송신 동작을 때때로 다운링크 송신이라 한다.

이동국(106)은 무선 통신 시스템(100)의 이동 네트워크와 호환되는 적합한 유형의 셀 방식 휴대 전화일 수 있다. 예를 들어, 이동국(106)은 기지국(102)과 호환되는 프로토콜 또는 통신 표준에 기반하여 동작할 수 있다. 일부 예에서, 이동 네트워크가 EGPRS2 다운링크("DL") 프로토콜을 사용한다. EGPRS2 DL 프로토콜은 예를 들어, 신뢰성 있게 그리고 높은 데이터 전송율로 셀 방식 통신이 이루어지도록 하는 다양한 코드화 및 변조 속성을 정의한다. 다른 실시예에서, 도 1에 설명된 이동 네트워크는 EGPRS2 DL 프로토콜의 변형 폼과 같은, EGPRS2 DL 프로토콜 이외의 프로토콜을 사용할 수 있다. 예를 들어, 이동 네트워크는 종종 RED HOT(Reduced symbol Duration, Higher Order modulation and Turbo codes) 프로토콜이라 불리는 변조된 프로토콜을 사용한다.

기지국(102)이 사전 지정된 크기의 블록 내에의 이동국(106)으로 다운링크 송신을 통해 코드화된 메시지를 송신한다. 사전 지정된 크기는 셀 방식 네트워크에 의해 이용되는 송신 프로토콜에 의해 정의된다. 코드화 메시지의 어느 부분이 각각의 블록에서 전송될지를 선택하기 위해, 기지국(102)은 강화된 레이트 매칭 장치(104)를 포함한다. 이하에서 더 상세히 설명할 바와 같이, 강화된 레이트 매칭 장치(104)가 특정한 선택 기술을 사용하여 코드화된 메시지의 일부를 선택하여 메시지의 하나 이상의 중복 버전을 생성한다. 이러한 선택 기술은 코드화된 데이터를 천공하는 천공 알고리즘을 포함하여 코드화된 데이터가 메시지의 여러 중복 버전 사이에 배분되도록 한다. 이러한 메시지의 중복 버전은 이후에, 이동국(106)으로 송신된다. 이동국(106)은 기지국(102)으로부터 수신된 메시지의 하나 이상의 중복 버전을 해석하기 위한 강화된 레이트 매칭 장치(108)를 포함한다. 구체적으로, 강화된 레이트 매칭 장치(108)가 레이트 매칭 장치(104)에 의해 사용된 것과 동일한 선택 기술을 적용하여 코드화된 메시지의 어느 부분(예, 어느 비트 위치)이, 수신된 메시지의 중복 버전에 각각 포함되었는지를 결정한다. 일부 실시예에서, 이동국(106)이 이와 유사한 기술을 이용하여 기지국으로 업 링크 통신을 통해 코드화된 메시지를 전송한다.

도 2 및 3은 본 발명의 실시예에 따라 구성된, 기지국 및 이동국을 각각 나타내는 블록이다. 도 2를 참조하면, 도 1의 기지국(102)을 더 상세히 표현한, 기지국(200)의 블록도가 도시된다. 기지국(200)은 신호 처리 및/또는 제어 회로(252), 대용량 데이터 저장장치(265), 메모리(266), 무선 송신 및/또는 수신을 위한 안테나(251), 그리고 네트워크 인터페이스(220)를 포함한다. 대용량 데이터 저장장치(264) 및 메모리(266)는 적합한 유형의 저장 매체(예, ROM, RAM, FLASH 등)를 사용하여 구현되며, 신호 처리 및/또는 제어 회로(252)의 기능을 지원하기 위한 신호 처리 및/또는 제어 회로(252)에 연결될 수 있다.

기지국(200)은 셀 방식 네트워크를 통해 정보의 흐름을 제어하는 기지국 제어장치로부터 메시지를 획득한다. 구체적으로, 기지국(200)이 통신 링크(222)를 통해 기지국 제어장치와 통신하는 네트워크 인터페이스(220)를 포함한다. 기지국 제어장치로부터, 네트워크 인터페이스(220)가 특정한 이동국(예, 도 1의 이동국(106)으로 송신할 메시지를 획득한다. 네트워크 인터페이스(220)가 처리 및 이동국으로의 송신을 위해 신호 처리 및/또는 제어 회로(252)로 메시지를 제공한다.

메시지를 송신하기 위해, 신호 처리 및/또는 제어 회로(252)가 강화된 레이트 매칭 장치(253)를 포함한다. 강화된 레이트 매칭 장치(253)는 레이트 매칭 장치(104)(도 1)의 특징 또는 기능성을 어느 것이나 가질 수 있다. 예를 들어, 강화된 레이트 매칭 장치(253)가 메시지의 하나 이상의 중복 버전을 발생하도록 코드화된 메시지의 일부를 선택한다. 이하에서 더 상세히 설명할 바와 같이, 강화된 레이트 매칭 장치(253)는, 코드화된 데이터가 메시지의 여러 중복 버전 사이에 분배되도록 코드화된 데이터를 천공하는 천공 알고리즘(puncturing algorithm)을 사용하여 코드화된 메시지의 부분을 선택한다. 신호 처리 및/또는 제어 회로(252)가 안테나(251)를 통해 강화된 레이트 매칭 장치(253)에 의해 선택된 데이터를 송신하는 데 필요한 통신 회로(도시되지 않음)를 추가로 포함한다. 일부 실시예에서, 신호 처리 및/또는 제어 회로(252)는 또한 코드화 및/또는 암호화를 수행하고, 연산을 수행하며, 데이터를 포맷하고, 그외 다른 기지국 기능을 수행한다. 신호 처리 및/또는 제어 회로(252)가 단일 프로세서를 포함할 수 있고, 하나 이상의 기지국 기능을 수행하도록 각각 구성된 복수의 프로세스를 포함할 수도 있다. 예를 들어, 신호 처리 및/또는 제어 회로(252)는 모뎀 프로세서 및 응용 프로세서(application processor)를 포함한다. 프로세서는 하드웨어, 소프트웨어, 또는 펌웨어-기반 프로세서일 수 있다.

도 3을 참조하면, 도 1의 이동국(106)에 대한 더 상세한 표현인, 이동국(300)의 블록도가 도시된다. 이동국(300)은 대용량 데이터 저장 장치(364), 메모리(366), WLAN 인터페이스(368), 신호 처리 및/또는 제어 회로(352), 무선 송신 및/또는 수신용 안테나(351), 마이크로 폰(356), 오디오 출력(358), 디스플레이(360), 그리고 사용자 입력 장치(362)를 포함한다. 일반적으로, 이러한 구성요소의 각각이 제어되거나, 정보를 수신하거나, 신호 처리 및/또는 제어 회로(352)로 정보를 제공한다.

셀 방식 전화(350) 내의 신호 처리 및/또는 제어 회로(352) 및/또는 그외 다른 회로(도시 되지 않음)는 안테나(351)에 연결되어 기지국(예, 도 1의 기지국(102) 또는 도 2의 기지국(200))으로부터 들어오는 데이터를 수신 및 복조하는, 적합한 통신 회로(예, 모뎀)(도시되지 않음)를 포함한다. 예를 들어, 안테나(351)가 기지국(200, 도 2)의 안테나(251)로부터 송신된 메시지에 대응하는 신호를 수신한다. 안테나(351)를 통해 수신된 데이터를 해석하기 위해, 신호 처리 및/또는 제어 회로(352)가 강화된 레이트 매칭 장치(353)를 포함한다. 강화된 레이트 매칭 장치(353)는 도 1의 강화된 매칭 장치(108)의 특징 또는 기능성을 어느 것이나 가질 수 있다. 예를 들어, 신호 및/또는 제어 회로(352)가 데이터 처리, 코드화 및/또는 암호화 수행, 연산 수행, 데이터 포맷 및/또는 그외 다른 셀 방식 전화 기능 수행을 한다. 신호 처리 및/또는 제어 회로(352)가 단일 프로세서를 포함하거나, 하나 이상의 셀 방식 전화 기능을 수행하도록 각각 구성된 여러 개의 프로세서를 포함할 수 있다. 예를 들어, 신호 처리 및/또는 제어 회로(352)는 모뎀 프로세서 및 응용 프로세서를 포함한다. 프로세서는 하드웨어, 소프트웨어, 또는 펌웨어-기반 프로세서이다. 도 1의 기지국(102) 및 도 2의 기지국(200)이 메시지를 코드화하여 이동국에 송신하는 것으로 위에 기술되고, 도 1의 이동국(106) 및 도 3의 이동국(300)이 기지국으로부터 메시지를 수신 및 해독하는 것으로 설명되었으나, 두 기지국 및 이동국이 기지국 및/또는 이동국으로부터의 메시지를 송신, 수신 및 처리할 수 있다는 것을 알 수 있다.

다시 도 4 및 5로 돌아가면, 기지국 및/또는 이동국에서 각각 데이터를 송신 및 수신하기 위한, 신호 처리 및/또는 제어 회로의 간략한 블록도가 도시된다. 먼저 도 4를 참조하면, 송신국의 신호 처리 및/또는 제어 회로(400)의 블록도가 도시된다. 신호 처리 및/또는 제어 회로(400)는 기지국(200, 도 2)의 신호 처리 및/또는 제어 회로(252) 또는 이동국(300, 도 3)의 신호 처리 및/또는 제어 회로(352)의 더 상세한 표현이다. 신호 처리 및/또는 제어 회로(400)는 터보 인코더(410), 레이트 매칭 장치(420), 인터리버(interleaver, 430), 파티션 장치(440) 및 송신기(450)를 포함한다. 이러한 구성요소는 무선 송신에 적합한 무선 신호(455)로 메시지(405)를 변환하도록 구성된다.

터보 인코더(410)가 코드화된 메시지(415)를 생성하도록 메시지(405)를 코드화 한다. 터보 인코더(410)는, Nsys 비트를 가지는 메시지(405)를 약 3Nsys　+　12 비트(이 명세서에서 3Nw bits라고도 하며, 여기서 Nw is equal to Nsys　+　4와 동일함)를 가진 코드화된 메시지로 변환하는 레이트-1/3 터보 마더 코드와 같은, 적합한 터보 코드를 사용하여 동작한다. 터보 인코더(410)는 "시스템 비트"의 스트림이라고 불리는 원 메시지(405)의 비트와 함께 Nsys 패리티 비트의 두 개의 스트림을 출력하는 시스템 인코더이다. 간단한 설명을 위해, Nsys 패리티 비트의 하나의 스트림을 "패리티 1"비트라 하고, Nsys 패리티 비트의 그외 다른 스트림을 "패리티 2" 비트라 한다. 터보 인코더(410)에 의해 생성된 나머지 비트(예, 나머지 12 비트)가 종료 비트(termination bits)이다.

강화된 레이트 매칭 장치(420)가 수신국(예, 도 1의 이동국(106), 도 3의 이동국(300))으로의 송신을 위해, 시스템, 패리티 1 및 패리티 2 비트의 일부를 선택한다. 강화된 레이트 매칭 장치(420)는 강화된 레이트 매칭 장치(104, 도 1) 또는 강화된 레이트 매칭 장치(253, 도 2) 또는 강화된 레이트 매칭 장치(353, 도 3)의 특징 또는 기능성을 어느 것이나 가질 수 있다. 따라서, 각각의 다운링크 송신을 위해, 강화된 레이트 매칭 장치(420)가 사용된 송신 스킴 또는 송신 구속조건 및 제한사항(constraints and limitations)에 근거하여 송신을 위해 이러한 기결정된 수의 비트를 선택한다. 강화된 레이트 매칭 장치(420)에 의해 선택된 비트의 수를 변수 (M)이라 하며, 이는 적합한 사이즈를 가질 수 있다. 따라서, 강화된 레이트 매칭 장치(420)가 약 3Nw 비트로부터 송신을 위한 데이터(425)로서 M개의 비트를 선택하기 위한 적합 선택 기술을 이용한다.

코드화된 메시지(415)의 일부만이 각각의 송신에 대해 선택되기 때문에, 대부분의 또는 모든 코드화된 메시지(415)를 전송하기 위해 그리고 최적의 조건이 아닌 경우에도 성공적으로 수신하기 위해 다중 송신이 이용된다. 강화된 레이트 매칭 장치(420)가 각각의 송신에 대해 서로 다른 세트의 M 비트를 선택하고, 여기서 이 세트(집합)은 겹쳐지거나 겹쳐지지 않은 세트이다. 따라서, 강화된 매칭 장치(420)가 코드화된 메시지(415)의 다른 M-비트 버전을 생성한다. 이러한 버전을 메시지 또는 코드화된 메시지의 "중복 버전"(RV)이라 한다. 선택적으로, 중복 버전을 "천공 버전(puncturing versions)"이라 하는데, M 비트의 선택이 대략 3Nw 개의 비트로부터 비트를 천공함으로써 수행되기 때문이다. 제 1 중복 버전을 RV1이라 하고, 제 2 중복 버전을 RV2라 한다.

다음 송신을 위해 선택된 코드화된 메시지(405)의 M개의 비트(425)가 인터리버(430)로 넘겨진다. 인터리버(430)는 송신을 위해 선택된 M개의 비트를 인터리브(interleave, 상호 배치)하여 이웃하는 비트가 서로 분리되도록 한다. 일부 실시예에서, M개의 비트가 다중 블록으로 송신되며, 때때로 이를 "버스트(bursts)"라고 한다. 이러한 실시예에서, 인터리버(430)가 M 개의 비트를 인터리브하여, 이웃하는 비트가 인접하거나 인접하지 않은 버스트로 이동되도록 한다. 인터리버(430)는 따라서 인터리브 된 데이터(435)를 생성하며, 데이터(435)는 데이터(425)와 동일하나 순서를 달리하여 정렬된다. 파티셔너(Partitioner, 440)는 이후에 인터리브 된 데이터(435)를 송신을 위한 별개의 블록으로 분리한다. 예를 들어, 파티셔너(440)가 인터리브 된 데이터(435)를 네 개의 송신 블록(445)으로 분리할 수 있다.

송신기(450)는 무선 네트워크를 통해 송신하기 위해 각각의 송신 블록(445)을 준비한다. 송신기(450)는 블록(445)의 비트를 무선 송신에 적합한 무선 신호(455)로 변환하기 위해 적합한 변조기와 같은 통신 회로(도시되지 않음)를 포함한다. 변조기는 변환을 수행하기 위해 적합한 변조 스킴(예, QAM(quadrature amplitude modulation, 직교 진폭 변조), PAM(pulse amplitude modulation, 펄스 진폭 변조), PSK(phase shift keying, 위상 편이 변조) 등)을 사용한다. 이는 송신 스킴에 의해 결정된다. 송신기(450)가 블록(445)의 각각의 블록이 서로 다른 시간 슬롯에 할당되는, TDMA (time division multiple access, 시 분할 다중 접속) 프로토콜을 사용한다. 따라서, 각각의 중복 버전이 네 개의 시간 슬롯의 무선 신호(455)로 송신된다.

일부 실시예에서, 송신기(450)는 송신 이전에, 각각의 송신 블록(445)에 헤더를 추가한다. 헤더는 메시지가 현재의 시간 슬롯(이 예에서는 메시지(405)에서 전송 중인 정보를 제공한다. 송신 블록(445)의 각각의 메시지를 종종 블록 시퀀스 번호(BSN: block sequence number)라 한다. 이는 무선 신호를 수신하는 수신국이 전송 중인 것을 확인하도록 하며, 수신된 중복 버전을 이미 수신된 동일한 메시지에 대한 중복 버전과 일치하는지를 확인하도록 한다.

도 4는 각각의 무선 블록 내에 하나의 BSN을 송신하는 신호 처리 및/또는 제어 회로를 나타낸다. 본 발명의 일부 실시예는, 신호 처리 및/또는 제어 회로가 동일한 무선 블록 내의 복수의 코드화 메시지(예, 두 개, 세 개 또는 네 개의 코드화된 메시지 등)에 관한 중복 버전을 송신하도록 구성된다.

이제 도 5를 참조하면, 수신국을 위한 신호 처리 및/또는 제어 회로(500)의 블록도가 도시된다. 신호 처리 및/또는 제어 회로(500)는 기지국(200, 도 2)의 신호 처리 및/또는 제어 회로나, 이동국(300, 도 3)의 신호 처리 및/또는 제어 회로(352)의 더 상세한 표현이다. 신호 처리 및/또는 제어 회로(500)는 수신기(510), 디파티셔너(520), 디인터리버(530), 강화된 레이트 매칭 장치(540), 그리고 터보 디코더(555)를 포함한다. 이러한 구성요소의 동작은 도 1의 송신기(450), 파티셔너(440), 인터리버(430), 강화된 레이트 매칭 장치(420), 그리고 터보 인코더(410)를 각각 보완하며, 여기서, 신호 처리 및/또는 제어 회로(500)의 각 구성요소가 신호 처리 및/또는 제어 회로(400) 내의 대응하는 구성요소의 처리를 취소하여 강화된 레이트 매칭 기술을 사용하여 송신되었던 메시지를 복구할 수 있다.

예를 들어, 수신기(510)가 정보의 버스트(예, 중복 버전의 일부)에 대응하는 다운링크 무선 송신으로부터 무선 신호(505)를 수신한다. 수신기(510)는 무선 신호(505)를 해석하는 복조기/검출기를 포함한다. 따라서, 각각의 시간 슬롯에 대해, 수신기(510)가 중복 버전의 전부 또는 일부에 대응하는 비트의 스트림을 생성한다. 일단 중복 버전의 모든 부분이 수신되면(예, 네 개의 버스트 모두), 디파티셔너(520)가 스트림을 결합하여 데이터(525)를 생성한다. 데이터(525)는 중복 버전의 모든 비트를 포함하고 따라서 M개의 비트를 가진다. 이어서, 디인터리버(530)는 데이터(525)를 디인터리브하여 원래 순서의 시퀀스를 획득한다.

디인터리브 된 데이터(535)로부터, 레이트 매칭 장치(540)가 코드화된 메시지 내의 원래의 3Nw 비트 중 M 개의 비트가 수신되었는지를 확인한다. 구체적으로, 코드화된 메시지의 추정 데이터(545)를 생성하기 위해, 강화된 레이트 매칭 장치(540)는 수신된 중복 버전의 수신된 M개의 비트가 코드화된 메시지의 3Nw 비트로부터 어떻게 선택되었는지를 결정한다. 또한, 이전의 중복 버전이 동일한 메시지에 대해 수신된 경우에, 코드화된 메시지의 추정 데이터(545)는 코드화된 메시지의 향상된 추정 데이터를 발생하도록 이전에 수신된 중복 버전으로부터의 정보를 부가한다. 이후에, 터보 디코더(550)는 대응하는 터보 인코더(예, 도 4의 터보 인코더(410))에 의해 사용된 동일한 터보 코드에 대응하는 코드를 사용하여 코드화된 메시지의 추정 데이터(545)를 해독한다. 터보 디코더(550)의 결과값 출력은 원 메시지의 추정 데이터(55)이다. 송신이 성공적인 경우에, 추정 데이터(555)는 원 메시지(예, 도 4의 메시지(405))와 동일하다.

터보 디코더(550)의 성공은 추정 데이터(545)가 코드화된 메시지로부터의 비트의 일부, 대부분 또는 전부에 대한 정보를 포함하는지에 적어도 부분적으로 의존한다. 구체적으로, 터보 디코더(550)가 부분적인 정보만을 이용하여 코드화된 메시지 추정 데이터(545)를 성공적으로 해독할 수 있으나, 일부 비트 위치에 대해 이레이저(erasure)를 사용해야 하는 것보다, 추정 데이터(545)가 암호화된 메시지의 더 많은 수의 비트에 대한 정보를 포함하는 경우에 더 고속으로 메시지를 해독할 수 있다. 따라서, 일부 실시예에서 암호화된 메시지의 각 비트가 하나 이상의 중복 버전에 대해 선택되도록 중복 버전이 발생된다. 이에 따라, 중복 버전의 모두가 송신되는 경우에, 코드화된 메시지 추정 데이터(545) 내의 각각의 비트 추정 데이터가 하나 이상의 중복 버전으로부터의 정보에 근거한다.

도 6은 HARQ(a hybrid automatic repeat request, 하이브리드 자동 반복 요청) 프로토콜을 사용하여 두 개의 중복 버전 내의 암호화된 메시지의 비트를 모두 송신하기 위한 프로세스(600)의 흐름도를 나타낸다. 다음의 경우에, 코드화된 메시지 내의 모든 비트가 두 개의 중복 버전으로 송신될 수 있다

2M ≥ 3Nw, (식 1)

따라서 시스템, 패리티 1 및 패리티 2 스트림 내의 모든 3Nw 비트가 두 개의 중복 버전의 2M개의 비트 내에서 전송될 수 있다. 식 1은 다음과 같이 다시 쓰여질 수 있다.

Nw/M ≤ 2/3, (식 2)

여기서, 이러한 비율은 코드 레이트라 불리며, 때로는 변수(R)로 표현된다. 따라서, 프로세스(600)는 코드 레이트가 0.66보다 작거나 같을 때 실시예에서 실행된다. 레이트 매칭 장치는 또한, 전체 코드화된 메시지를 송신하는 데 필요한 수의 중복 버전을 나타내는 변수(Rmax)를 초기화한다. 그리하여, R ≤0.66일 때, 레이트 매칭 장치가 Rmax를 2로 설정한다.

프로세스 600은 단계(602)에서 시작되고 단계(604)로 이어진다. 일 실시예의 단계(604)에서, 시스템 비트의 전부 및 패리티 비트(예, 패리티 1 및/또는 패리티 2 비트)의 일부가 무선 통신 네트워크를 통한 메시지의 제 1 중복 버전으로의 송신을 위해 선택된다. 이 실시예에서, 모든 시스템 비트가 제 1 중복 버전에 포함되어, 대응하는 수신국이 모든 시스템 비트를 사용하여 메시지를 복구하고, 제 1 중복 버전이 적절하게 수신되도록 하며, 이의 헤더가 성공적으로 해독되도록 한다. 터보 디코더가 시스템 비트 모두에 대한 정보를 가지는 경우에, 수신국의 터보 디코더는 원 메시지를 더 정확하게 복구하는 경향이 있다. 패리티 비트는 전체 M개의 비트가 송신을 위해 선택되도록 제 1 중복 버전을 선택한다. 패리티 비트에 대한 이러한 선택이 송신국에 구현된 레이트 매칭 장치에 의해 수행된다. 시스템 및 패리티 비트를 선택하기 위한 이러한 프로세스는 단지 하나의 실시예를 설명하기 위한 것이며, 하나 이상의 중복 버전에 포함되도록 비트를 선택하는 다른 기술이 이하에서 더 상세히 설명된다.

이어서, 프로세스(600)가 단계(606)로 이어진다. 단계(606)에서, 확인응답(ACK, acknowledgment) 신호가 수신국으로부터 수신되었는지 여부를 결정한다. ACK가 수신되면, 수신국은 송신된 메시지를 성공적으로 복구하고, 이에 따라 프로세스(600)가 단계(608)로 이동하고 종료된다. 그렇지 않은 경우에, NACK 신호가 수신되거나, ACK 신호가 사전 지정된 시간 구간 내에 수신되지 않으면, 메시지가 수신국에 의해 성공적으로 해독되지 않는다. 따라서, 프로세스(600)는 제 2 중복 버전이 송신을 위해 발생되는 단계(606)로 이어진다.

메시지의 제 2 중복 버전에서, 송신국은 모든 패리티 비트가 하나 이상의 중복 버전에서 송신을 위해 선택될 때까지, 제 1 중복 버전에 포함되었던 패리티 비트가 선택되지 않도록 한다. 이후에, 단계(604)에서 제 1 중복 버전에 포함되었던 다른 비트가 제 2 중복 버전에 포함되도록 선택될 수 있다. 따라서, 제 2 중복 버전이 단계(606)에서 송신된 후에, 송신국은 적어도 한번은 코드화된 메시지 내의 모든 비트를 송신한다.

이어서, 프로세스(600)가 단계(612)로 진행된다. 단계(612)에서, 송신국은 ACK 신호가 제 2 중복 버전의 송신에 뒤이어 수신되었는지 여부를 결정한다. 송신국이 ACK 신호를 수신하면, 수신국이 메시지를 성공적으로 복구한다. 따라서, 프로세스(600)는 단계(608)로 진행하고 종료된다. 그렇지 않으면, 프로세스(600)가 단계(604)로 복귀하며, 이 단계에서 송신국은 예를 들어 제 1 중복 버전을 재송신한다. ACK 신호가 수신국으로부터 수신될 때까지 또는 송신국이 제 1 및 제 2 중복 버전을 사전 지정된 횟수만큼 재송신할 때까지, 송신국은 이러한 방식으로 제 1 및 제 2 중복 버전을 재전송한다.

다시 도 7을 참조하면, 프로세스(700)의 흐름도는 HARQ 재전송 프로토콜을 이용하여 세 개의 중복 버전 내의 코드화 메시지의 모든 비트가, 무선 통신 네트워크를 통한 송신을 위해 포함되도록 도시된다. 적합한 HARQ 송신 프로토콜이, 3GPP(3rd Generation Partnership Project, 3세대 생성 파트너십 프로젝트) 기술 사양서(TS)의 예를 들면, 섹션 43.064, 7판, 7.8.0 버전에 설명된다. 3GPP TS의 이 부분은 이 명세서에 참조문헌으로 전체적으로 포함된다. 시스템 및 패리티 비트를 선택하기 위한 이러한 프로세스는 실시예를 설명하기 위한 것일 뿐이며, 하나 이상의 중복 버전 내에 포함되도록 비트를 선택하기 위한 다른 기술이 이하에서 더 상세히 설명될 것이다. 적합한 송신국은 Rmax = 3일 때 그리고 다음과 같을 때, 프로세스(700)의 단계를 실행한다.

3M ≥3Nw > 2M, (식 3)

따라서 모든 시스템, 패리티 1 및 패리티 2 비트 내의 3Nw 개의 비트가 세 개의 중복 버전의 3M 개의 비트 내에서 송신될 수 있으나, 두 개의 중복 버전에서 송신될 수는 없다. 식 3은 다음과 같이 다시 쓰여진다.

0.66 < Nw/M ≤ 1 (식 4)

따라서, 송신국은 시스템의 코드 레이트가 0.66보다 작거나 같을 때를 제외한, 0.66보다 클 때, 프로세스(700)의 단계를 실행한다.

프로세스(700)는 단계(702)에서 시작하고 단계(704)로 진행된다. 단계(704)에서, 송신국이 무선 통신 네트워크를 통해 메시지의 제 1 중복 버전으로의 송신을 위해, 시스템 비트의 전보 및 패리티 비트(예, 패리티 1 및 패리티 2 비트)의 일부를 선택한다. 프로세스(600, 도 6)의 단계(604)에 관하여 위에 설명한 바와 같이, 송신국은 대응하는 수신국이 단일 전송에서 송신된 메시지를 복구할 수 있는 확률을 최대화하기 위해 제 1 중복 버전 내의 시스템 비트 전부를 포함한다.

이후에, 단계(706)에서, 송신국이 ACK 신호가 수신국으로부터 수신되었는지를 결정한다. ACK 신호가 수신된 경우에, 수신국은 메시지를 성공적으로 복구하였고, 프로세스(700)가 단계(708)에서 종료한다. 그렇지 않으면, NACK 신호가 수신되거나 또는 ACK 신호가 사전 지정된 시간 구간 내에 수신되지 않는 경우에, 메시지가 수신국에 의해 성공적으로 해독되지 않았을 것이다. 따라서, 프로세스(700)가 단계(708)로 계속되고, 여기서 송신국이 송신을 위한 제 2 중복 버전을 발생한다.

메시지의 제 2 중복 버전에 관하여, 송신국이, 제 1 중복 버전에 포함되지 않았던 패리티 비트의 일부를 단계(712)에서 선택한다. 일 실시예에서, 이전에 선택되지 않은 모든 비트가 제 2 중복 버전에 포함되지 않는 경우에, 제 1 중복 버전으로 송신을 위해 선택되었던 패리티 비트가 제 2 중복 버전에 대한 선택으로부터 배제된다. 따라서, 수신국이 제 1 및 제 2 중복 버전 모두를 수신하는 경우에, 수신국은 시스템 비트(제 1 중복 버전으로부터의)와, 제 1 또는 제 2 중복 버전에 포함된 패리티 비트 모두에 근거하여 해독(decoding)을 수행할 수 있다. 일부 실시예에서, 또한 송신국은 후속 중복 버전 내의 제 1 중복 버전에 포함되었던 시스템 비트의 일부를 포함할 수도 있다. 따라서, 코드화된 메시지의 시스템 비트의 일부에 대하여, 수신국이 다중 송신으로부터의 정보를 사용 해독을 수행할 수 있다.

이후에 프로세스(700)는, 제 2 중복 버전의 송신에 뒤이어 ACK 신호가 수신되었는지 여부를 송신국이 결정하는 단계(712)로 이어진다. 송신국이 ACK 신호가 수신되었다고 결정하면, 프로세스(700)가 단계(708)로 이동하고 종료된다. 그렇지 않으면 수신국이 여전히 메시지를 성공적으로 복구하지 않았고, 따라서 프로세스(700)가 단계(714)로 이동한다.

단계(714)에서, 송신국이 메시지의 제 3 중복 버전을 송신한다. 제 3 중복 버전에서, 송신국은 제 1 또는 제 2 중복 버전에 포함되지 않았던 모든 패리티 비트를 포함하는 중복 버전을 송신을 위해 생성한다. 따라서, 제 3 중복 버전의 수신에 이어, 수신국이 시스템, 패리티 1, 및 패리티 2 비트 모두에 대한 정보를 가진다. 송신국이 일부 실시예에서, 제 3 중복 버전의 송신을 위한 M 개의 비트 전체를 포함하기 때문에, 송신국이 제 1 중복 버전 내에 포함되었던 비트(예, 시스템, 패리티 1, 및/또는 패리티 2 비트)의 일부에 잔여 비트 위치를 할당한다.

이후에, 프로세스(700)가 단계(718)로 이동하고, 이 단계에서 송신국이 다시 ACK 신호가 수신되었는지를 결정한다. ACK 신호가 수신되면, 프로세스(700)가 단계(708)에서 종료한다. NACK 신호가 수신되거나 ACK(acknowledgment)가 수신되지 않으면, 프로세스(700)가 단계(704)로 복귀하고 제 1 중복 버전을 재송신한다. 따라서, ACK 신호가 수신국으로부터 수신되거나, 송신국이 사전 지정된 횟수만큼 이러한 중복 버전을 재송신할 때까지, 송신국이 제 1, 제 2, 및 제 3 중복 버전을 순서대로 송신한다.

프로세스(600, 도 6) 및 프로세스(700, 도 7)의 흐름도는 단지 설명을 위한 것임에 주의해야 한다. 본 발명의 범위를 벗어나지 않는 한, 어느 단계나 변경되거나, 제거되거나 결합될 수 있으며, 추가 단계가 변경될 수 있다. 예를 들어, 두 흐름도 중 어느 하나의 단계가 다른 중복 버전을 송신하기 위한 HARQ 프로토콜과 다른 재송신 프로토콜을 사용하도록 변경될 수 있다.

도 8 및 도 9를 참조하면, 프로세스(600, 도 6) 및 프로세스 (700, 도 7)의 실행으로부터 발생된 메시지의 중복 버전을 설명하는, 두 개의 예가 도시된다. 구체적으로, 도 8은 시스템의 코드 레이트가 0.50일 때 두 개의 중복 버전을 발생하는 레이트 매칭(rate matching)을 나타내고, 도 9는 시스템의 코드 레이트가 0.75일 때 세 개의 중복 버전을 발생하는 레이트 매칭을 나타낸다. 도 8 및 9의 예가, 후속 도면에 도시된 다른 유사한 레이트 매칭과 마찬가지로 중복 버전의 구성을 단지 설명(표현)하기 위한 것임을 이해하여야 한다. 이러한 표현은 각각의 중복 버전의 비트의 순서를 설명하고자 하는 것이 아니며, 이에 한정 되어서도 안 된다.

도 8은 시스템 비트(800), 패리티 1 비트(810) 및 패리티 2 비트(820)로부터 중복 버전(830, 840)이 생성되는 것을 도시한다. 이 예에서 코드 레이트가 0.5이고, 따라서 시스템 비트(800), 패리티 1 비트(810) 및 패리티 2 비트(820)는 각각 M개의 비트 길이의 절반이며, M은 각각의 중복 버전의 비트 수이다. 레이트 매칭 후에, 제 1 중복 버전(RV1 830)이 생성되고, 비트 위치(position)의 반(half)이 모든 시스템 비트(850)를 포함하며, 나머지 절반이 소정의 적합한 비율로 패리티 비트(860)에 할당된다. 시스템 비트(850)는 시스템 비트(800)와 동일하나, 패리티 비트(860)는 패리티 1 비트(810) 및 패리티 2 비트(820) 간에 소정의 적합한 비율로 할당된다(예, 1/2의 패리티 1 비트 및 패리티 2 비트).

더 이상 할당되지 않은 비트가 존재하지 않을 때까지, 제 2 중복 버전(RV2, 840)이 RV1(830)에 포함되었던 모든 패리티 비트(840)를 배제한다. 따라서, 0.5 코드 레이트에 기인하여, RV2(840)의 비트 위치의 절반이 이전에 사용되지 않은 패리티 비트에 할당된다. RV2내의 잔여 비트 위치(880)가 RV1(830)에 포함되었던 비트에 관해 사용된다. 예를 들어, 잔여 비트 위치(880)는 모든 시스템 비트(850), 모든 패리티 비트(860), 또는 시스템 비트(850) 및 패리티 비트(860) 양자의 일부를 소정의 적합한 비율로 포함한다. 레이트 매칭 장치가 RV2를 위해 비트를 선택하는 하나의 방식이 이하에서 도 10을 참조하여 설명될 것이다.

도 9는 시스템 비트(900), 패리티 1 비트(910) 및 패리티 2 비트(920)로부터 중복 버전(930, 940, 및 950)을 발생하는 것을 나타낸다. 이 예에서 코드 레이트가 0.75이고, 따라서 시스템 비트(900), 패리티 1 비트(910) 및 패리티 2 비트(920)는 각각, M개의 비트 길이의 3/4이고, M은 각각의 중복 버전 내의 비트 수이다. 레이트 매칭 후에, 제 1 중복 버전 (RV1, 930)이 생성되고, 여기서 비트 위치의 3/4가 시스템 비트(960)에 할당되며, RV1(930)의 비트 위치의 나머지 1/4가 소정의 적합한 비율로 패리티 비트(970)에 할당된다. 시스템 비트(960)이 시스템 비트(900)과 동일한 반면, 패리티 비트는 소정의 적합한 비율로 패리티 1 비트(910) 및 패리티 2 비트(920)에 할당된다(예를 들어, 1/2 패리티 1 비트 및 1/2 패리티 2 비트).

제 2 중복 버전 (RV2, 940)이 패리티 1 비트(910) 및/또는 패리티 2 비트(920)으로부터 선택된 패리티 비트(970)를 포함한다. 일 실시예에서, 패리티 비트(970)가 RV1　(930)에 포함되었던 패리티 비트를 배제한다. 일부 실시예에서, 이 사례에서는 그렇지 않지만, 패리티 비트(970)에 더하여, RV2가 RV1에 포함되었던 시스템 비트의 일부를 포함할 수 있다.

도 9의 제 3 중복 버전으로 들어가면, RV3(950)이 패리티 비트(980)을 포함하며, 이는 RV1(930) 또는 RV2(940)에 포함되지 않았던 패리티 1 비트(910) 및/또는 패리티 2 비트(920)로 구성된다. 0.75의 코드 레이트에 관하여, 이전에 사용되지 않은 모든 패리티 비트가 패리티 비트(980)를 위해 선택된 후에도, RV3(950)에 여전히 스페이스가 존재할 수 있다. 일 실시예에서, 이러한 잔여 비트 위치(990)가 RV1(300)에 포함되었던 비트의 일부에 할당된다. 예를 들어, 잔여 비트 위치(990)는 시스템 비트(900)만을 포함하거나, 패리티 1 비트(910) 및/또는 패리티 2 비트(920)만을 포함하거나, 시스템 비트 및 패리티 비트 모두를 소정의 적합한 비율로 포함한다.

도 10은 최종 중복 버전(예, R≤0.66인 경우의 시스템을 위한 RV2, R>0.66인 경우의 시스템을 위한 RV3)에 포함되기 위한 비트를 선택하는 프로세스(1000)의 흐름도를 나타낸다. 프로세스(1000)의 단계는 프로세스(600, 도 6)의 단계(610) 또는 프로세스(700, 도 7)의 단계(714)를 더 상세히 한 것이다. 프로세스(1000)의 단계들은 적합한 레이트 매칭 장치(예, 도 1의 강화된 레이트 매칭 장치(104))에 의해 수행되고, 도 8의 RV2(840) 또는 도 9의 RV3(950)를 생성하기 위한 레이트 매칭 장치에 의해 사용된 단계일 수 있다.

프로세스(1000)가 단계(1002)에서 시작되고 단계(1004)로 이어진다. 단계(1004)에서, 레이트 매칭 장치는 제 1 중복 버전에 포함되지 않았던 패리티 비트(예, 패리티 1 비트 및/또는 패리티 2 비트)를 선택한다. 따라서, 최종 중복 버전이 송신된 후에, 대응하는 수신국이 코드화된 메시지 내의 모든 비트에 대한 정보를 가진다. 이러한 패리티가 선택된 후에도, 최종 중복 버전에서 이용 가능한 잔여 비트 위치가 여전히 존재할 수 있다. 따라서, 단계(1006)에서, 레이트 매칭 장치가 제 1 중복 버전에 포함되었던 시스템 비트의 서브세트를 선택한다. 예를 들어, 레이트 매칭 장치는 최종 중복 버전에 포함되도록 하기 위해 모든 시스템 비트를 포함하거나, 이전 중복 버전에 포함되었던 시스템 비트의 일부를 선택한다. 프로세스(1000)는 이후에 단계(1008)로 이어지고, 여기서 레이트 매칭 장치가 제 1 중복 버전에 포함되었던 패리티 1 비트 및 패리티 2 비트에 대한 최종 중복 버전 내의 임의의 잔여 비트 위치를 분리한다. 예를 들어, 레이트 매칭 장치가 약 1/2의 잔여 비트를 패리티1 비트에 할당하고, 나머지 약 1/2을 패리티2 비트에 할당한다. 이어서 프로세스(1000)가 단계(1010)로 이동하고 종료된다.

위에 설명한 바와 같이, 일 실시예에서, 레이트 매칭 장치가 세 개의 중복 버전을 발생할 때, 제 3 중복 버전 내의 임의의 잔여 스페이스가, 다른 중복 버전에 포함되지 않았던 모든 패리티 비트가 RV3에 부가된 후에, RV3에 포함된 비트에 할당된다. 일 실시예에서, 코드화된 메시지의 시스템 비트의 30%가 RV3에 포함된다. 본 발명의 다른 실시예에서, 레이트 매칭 장치는 잔여 스페이스의 일부 이상을 RV2에 포함된 비트에 할당한다. RV3에 포함되도록 하기 위한 비트 선택은, 제 1 중복 버전이 성공적으로 수신되지 않은 경우에도 (가령, 헤더 해석에 실패했기 때문에), 대응하는 수신국이 송신된 메시지를 복구할 수 있는 가능성을 최대화하도록 이루어진다.

이제 도 11을 참조하면, 수신국에서(가령, 도 1의 이동국(106) 또는 도 3의 이동국(300)) HARQ 프로토콜을 사용하여 수신된 중복 버전을 해독하기 위한 프로세스(1100)의 흐름도가 도시된다. 수신국에서 수신된 중복 버전이 도 4-10을 참조하여 위에 설명한 기술 중 어느 하나를 이용하여 생성될 수 있다.

프로세스(1100)는 단계(1102)에서 시작하고 단계(1104)로 진행한다. 단계(1104)에서, 수신국이 수신된 패킷의 헤더 부분을 해독한다. 헤더는 수신된 패킷의 데이터 부분으로 전송될 메시지를 확인하게 하는 BSN 을 포함한다. 단계(1106)에서, 수신국이 디코딩(deconding, 해독)이 성공했는지 여부를 결정한다. 예를 들면, 수신국은 헤더를 해독한 것으로부터 BSN이 성공적으로 확인되었는지를 결정한다. 해독이 성공적이지 않은 경우에, 수신국이 송신된 중복 버전으로부터 어떠한 정보도 얻지 못한 채 프로세스(1100)가 단계(1108)에서 종료한다.

만일, 단계(1106)에서, 헤더 부분이 성공적으로 해독되었다고 수신국이 결정하면, 프로세스(1100)가 단계(1107)로 이동한다. 단계(1107)에서, 수신국이 수신된 중복 버전의 비트를 확인한다. 구체적으로, 수신국 내의 레이트 매칭 장치는 코드화 메시지의 어느 비트 부분이 수신된 중복 버전에 포함되는지를 확인하는 데 사용된다. 수신국의 레이트 매칭 장치가 중복 버전을 발생하기 위해 송신국 내의 대응하는 레이트 매칭 장치에 의해 적용된 동일한 비트 선택 기술을 사용하여 이러한 비트를 식별한다. (단계(1107)는 도 34에서 이하에 설명된 프로세스와 관련하여 더 상세히 기술된다.) 이어서, 단계(1110)에서, 수신국이 동일한 메시지에 관련된 다른 중복 버전이 수신되었는지를 결정한다. 예를 들어, 수신국은 이전에 수신된 중복 버전의 BSN과 수신된 중복 버전의 BSN을 비교한다. 다른 중복 버전이 수신되지 않았다면, 프로세스(1100)가 단계(1112)를 건너뛰고 단계(1114)로 진행된다. 단계(1114)에서, 수신국은 수신된 패킷의 데이터 부분을 해독한다. 즉, 단계(1112)가 생략되면, 수신국이 단 하나의 중복 버전을 이용하여 디코딩을 수행한다.

단계(1110)에서, 수신국이 대신에 다른 중복 버전이 수신되었다는 것을 결정하면, 프로세스(1100)는 수신국이 모든 수신된 패킷의 데이터 부분(예, 중복 버전)을 결합하는 단계(1112)로 이어진다. 예를 들어, 수신국이 다른 여러 중복 버전이 아니라 하나의 중복 버전에 포함된 비트를 결합하기 위한 IR(incremental redundancy, 증가 중복) 결합 방식을 이용하고, 체이스(Chase) 결합 방식 또는 그 외의 다른 심볼-레벨 또는 비트-레벨 결합 방식을 사용하여 다중 중복 버전에 포함된 비트를 결합할 수 있다. 수신국이 두 개의 중복 버전 모두(R ≤0.66에 대해) 또는 세 개의 중복 버전 모두(0.66 < R ≤ 1)의 헤더를 성공적으로 수신하고 성공적으로 해독한 경우에, 수신국은 암호화 메시지 내의 모든 비트에 대한 정보를 가진다. 따라서, 단계(1114)에서, 수신국은 전체 코드화 메시지에 대한 정보를 가지는 결합된 중복 버전을 해독(decode)할 수 있다.

단계(1114)에서의 디코딩 후에, 프로세스(1100)가 단계(1116)로 이어진다. 단계(1116)에서, 수신국이 데이터 부분에 대한 디코딩(해독)이 성공적인지를 결정한다. 예를 들어, 수신국은 코드화된 메시지에서 에러가 검출될 수 있는 지를 결정한다. 디코딩이 성공하지 않았다고 수신국이 결정한 경우에, 수신국은 단계(1112)에서 디코딩 실패 후에 필요한 단계를 수행한다. 예를 들면, 수신국은 잘못 해독된 패킷을 버리거나, 수신국이 잘못 해독된 패킷을 수신된 다음 중복 버전과 결합하기 위해 저장할 수 있다. 이후에, 단계(1124)에서, 수신국은 NACK을 다시 송신국으로 송신하여 또 다른 중복 버전의 송신을 요청한다. 수신국은 NACK 신호를, 수신국이 송신국으로 송신할 필요가 있는 다른 패킷 데이터와 함께 송신한다. 따라서, NACK 신호가 패킷 데이터의 PAN("piggy-backed ACK/NACK") 필드로 전송된다. 프로세스(1100)는 이후에 단계(1104)로 돌아가 송신국으로부터 수신된 다음 패킷을 해독한다.

다시 단계(1116)를 참조하면, 수신국이 대신에 수신된 패킷의 데이터 부분이 성공적으로 해독되었음을 결정하는 경우에, 프로세스(1100)가 단계(1118)로 이동한다. 단계(1118)에서, 수신국은 수신국의 통신 회로로부터 이러한 정보를 이용하는 수신국의 모듈로 해독된 데이터 부분을 보낸다. 수신국은 또한 단계(1120)에서, ACK 신호를 다시 송신국으로 송신하여 메시지가 성공적으로 수신되었음을 송신국에 알린다. 일부 실시예에서, 수신국은 PAN 필드 내의 ACK 신호를 송신한다. 프로세스(1100)이 이후에 단계(1108)에서 종료한다.

일부 실시예에서, 각각의 중복 버전을 생성할 때, 변수(플립(flip) 변수라 함)가 송신국 또는 수신국 내의 레이트 매칭 장치로 사용될 수 있다. 플립 변수의 값은 레이트 매칭 장치가 중복 버전에 특정한 비트, 전형적으로는 패리티 비트를 배제 또는 포함하게 한다. 예를 들어, 레이트 매칭 장치가 플립을 제로로 설정하여 이전 중복 버전에 이미 포함되었던 현재 중복 버전에 대해 비트가 선택되지 않도록 한다. 대신에 레이트 매칭 장치가 플립을 1로 설정하여 이전 중복 버전에 포함되지 않았던 모든 비트가 현재 중복 버전에서 선택되도록 할 수 있다. 플립 변수를 사용하여, 코드화된 메시지 내의 모든 비트가 하나 이상의 중복 버전(가령, 도 8 및 9 에 도시된 중복 버전)에 포함되도록 선택되는 중복 버전을 발생한다.

도 12A는 적합한 송신 또는 수신국 내의 레이트 매칭 장치가 두 개의 중복 버전(예, R ≤ 0.66일 때)에 포함되도록 패리티 비트를 선택하는데 플립 변수를 사용하는 프로세스(1200)의 흐름도를 나타낸다. 레이트 매칭 장치는 위에 설명한 방식으로 시스템 비트를 선택하고, 여기서 모든 시스템 비트가 제 1 중복 버전 내에 포함되도록 선택된다. 그러나, 이하에 설명된 기술들 중 하나를 이용하여 시스템 비트를 선택할 수도 있다. 따라서, 프로세스(1200)가 패리티 비트를 선택하고자 하는 것이나, 중복 버전에 시스템 비트가 포함될 수도 있으며 다양한 방법을 이용하여 선택될 수 있다는 것을 이해하여야 한다. 일부 실시예에서, 패리티 비트의 선택은 시스템 비트의 선택에 대해 독립적으로 진행된다.

프로세스(1200)가 단계(1202)에서 시작하여 단계(1204)로 이어진다. 단계(1204)에서, 레이트 매칭 장치가 제 1 중복 버전에 포함되도록 패리티 비트의 제 1 서브세트를 선택한다. 패리티 비트는 패리티 1 비트 및 패리티 2 비트를 적절한 비율(예, 1/2 패리티 1 비트 및 1/2 패리티 2 비트)로 포함한다. 이어서, 단계(1206)에서, 레이트 매칭 장치가 패리티 비트의 제 1 서브세트를 시스템 비트의 전부 또는 일부와 함께 포함하는 제 1 중복 버전을 발생한다. 레이트 매칭 장치가 단계(1210)에서 어느 비트가 RV1에 포함되었는지를 계속 추적한다. 예를 들면, 레이트 매칭 장치는 어느 비트가 RV1에 포함되었는지를 나타내는 바이너리 벡터를 보관한다.

이어서 프로세스(1200)가 단계(1212)로 이어지고, 여기서 레이트 매칭 장치가 제 2 중복 버전에 포함되도록 패리티 비트의 제 2 서브세트를 선택한다. 단 두 개의 중복 버전이 발생되는 경우에, 레이트 매칭 장치가 제 2 중복 버전에 포함시키기 위해, 제 1 중복 버전 내에 포함되지 않았던 모든 패리티 비트(예, 패리티 1 및/또는 패리티 2)를 선택한다. 예를 들어, 레이트 매칭 장치가 플립 변수를 1로 초기화하고, 단계(1210)에서 발생된 바이너리 벡터를 사용하여 RV1에 대해 선택되지 않은 모든 비트가 RV2를 위해 선택되도록 한다.

단계(1214)에서, 레이트 매칭 장치는 제 2 중복 버전을 발생한다. 제 2 중복 버전은 단계(1212)에서 선택된 패리티 비트의 제 2 서브세트와 시스템 비트의 전부 또는 일부를 포함한다. 따라서, 제 2 중복 버전이 단계(1214)에서 발생된 후에, 모든 패리티 비트가 둘 이상의 중복 버전 중 하나 이상의 버전에 포함된다. 프로세스(1200)가 이후에 단계(1218)에서 종료한다.

도 12B는 적합한 송신국 또는 수신국 내의 레이트 매칭 장치가 세 개의 중복 버전에 포함되기 위한 패리티 비트를 선택하도록 플립 변수(0.66 < R ≤ 1인 경우에)를 사용하는 프로세스(1250)의 흐름도를 나타낸다. 레이트 매칭 장치는 위에 설명한 방식으로 시스템 비트를 선택할 수 있고, 모든 시스템 비트가 제 1 중복 버전에 포함되거나, 이하에 설명된 기술 중 어느 하나를 이용하여 시스템 비트를 선택할 수 있다. 따라서, 프로세스(1250)는 패리티 비트의 선택을 위한 것이나, 시스템 비트가 중복 버전에 포함될 수 있으며 다양한 방식을 이용하여 선택될 수 있다는 것이 이해되어야 한다.

프로세스(1250)가 단계(1252)에서 시작하여 단계(1254)로 진행한다. 단계(1254)에서, 레이트 매칭 장치는 제 1 중복 버전에 포함되도록 패리티 비트의 제 1 서브세트를 선택한다. 패리티 비트의 제 1 서브세트가 패리티 1 비트 및 패리티 2 비트를 모두 포함한다. 이어서, 단계(1256)에서, 레이트 매칭 장치가 패리티 비트의 제 1 서브세트와 함께 시스템 비트의 전부 또는 일부를 포함하는 제 1 중복 버전을 발생한다. 레이트 매칭 장치는 단계(1260)에서 RV1에 포함되었던 비트를 계속 추적한다. 예를 들어, 레이트 매칭 장치는 어느 패리티 비트가 RV1에 포함되었는지를 나타내는 바이너리 벡터를 보관한다.

이어서 프로세스(1250)가 단계(1262)로 이어지고, 여기서 레이트 매칭 장치가 제 2 중복 버전에 포함되도록 패리티 비트의 서브세트를 선택한다. 레이트 매칭 장치는 제 1 중복 버전에 포함되지 않았던 제 2 서브세트에 관한 패리티 비트만을 선택한다. 그러나, 추가 패리티 비트가 중복 버전 완성을 위해 필요하고 모든 패리티 비트가 제 1 서브세트 또는 제 2 서브세트에 포함되는 경우에, 제 1 서브세트에 포함된 패리티 비트가 제 2 서브세트에 포함되도록 다시 선택될 수도 있다. 구체적으로, 단계(1262)가 단계(1263)를 포함하고, 여기서 레이트 매칭 장치가 RV1에 포함되었던 비트를 제 2 서브세트를 위해 선택되지 않도록 배제한다. 단계(1263)를 실행하기 위해, 레이트 매칭 장치가 플립 변수를 제로로 초기화하고, 이는 레이트 매칭 장치가 단계(1260)에서 발생된 바이너리 벡터가 RV1에 이미 포함된 것을 나타낸 패리티 비트는 어느 것이나 자동으로 버리도록 한다. 다른 중복 버전에 포함된 적이 없는 패리티 비트를 포함함으로써, 레이트 매칭 장치가 RV1 또는 RV2를 위해 선택되지 않은 모든 잔여 패리티가 RV3의 M개의 비트에 맞춰진다.

이어서, 단계(1264)에서 레이트 매칭 장치는 제 2 중복 버전을 발생한다. 제 2 중복 버전은 단계(1262)에서 선택된 패리티 비트의 제 2 서브세트와 함께 시스템 비트의 전부 또는 일부를 포함한다. 단계(1260)에서, 레이트 매칭 장치가 RV1 또는 RV2에 지금 포함된 패리티 비트를 계속 추적한다. 예를 들어, 레이트 매칭 장치는 어느 비트가 중복 버전에 이미 포함되었는지를 나타내는 바이너리 벡터를 발생한다.

프로세스(1250)가 단계(1268)로 이어지고, 여기서 레이트 매칭 장치가 제 2 중복 버전을 발생한다. 레이트 매칭 장치는 도 12A에 관하여 위에 설명된 바와 같이, R ≤ 0.66일 때, 제 2 중복 버전을 발생하는데 사용된 것과 유사한 기술을 사용하여 제 2 중복 버전을 생성한다. 구체적으로, 레이트 매칭 장치는 RV1 또는 RV2에 포함되지 않았던 모든 패리티 비트(예, 패리티1 및/또는 패리티2 비트)를 포함하는 패리티 비트의 제 3 서브 세트를 선택한다. 예를 들어, 송신국의 레이트 매칭 장치가 플립 변수를 1로 초기화하고, 단계(1260)에서 발생된 바이너리 벡터를 사용하여 RV1 또는 RV2를 위해 선택되지 않은 모든 비트가 이제 RV3를 위해 선택되도록 한다. 일 실시예에 따르면, 모든 패리티 비트가 RV1 또는 RV2에 이미 포함된 경우에, RV1을 위해 패리티 비트를 선택하는 데 사용된 기술이 반복 적용되거나, 일부 다른 적합한 기술이 사용된다. 따라서, 제 3 중복 버전이 단계(1267)에서 발생된 후에, 모든 패리티 비트가 세 개의 중복 버전 중 하나 이상의 버전에 포함된다. 이어서 프로세스(1150)가 단계(1272)에서 종료된다.

프로세스(1200, 도 12A) 및 프로세스(1250, 도 12B)는 이 명세서에 제공된 다른 프로세스와 마찬가지로 단지 설명을 하기 위한 것임에 주의한다. 본 발명의 범위를 벗어 나지 않은 한, 이러한 프로세스의 단계들은 어느 것이나 변경, 결합 또는 제거될 수 있으며, 추가 단계가 부가될 수 있다. 예를 들어, 서로 다른 중복 버전을 송신하기 위해, 단계가 HARQ 프로토콜 또는 다른 재전송 프로토콜을 구현하는 단계가 부가될 수 있다.

도 13은 중복 버전이 발생될 때, 레이트 매칭 장치에 의해 초기화된 플립 변수에 관한 변수값에 대한 표 1을 나타낸다. 표 1은 서로 다른 데이터 스트림 각각에 대한 행(row) - 시스템 비트, 패리티 1 비트, 및 패리티 2 비트의 스트림들 - 을 포함한다. 표 1의 열(column)은 레이트 매칭 장치에 의해 발생된 네 개의 다른 유형의 중복 버전을 나타낸다. 구체적으로, Rmax = 2일 때, 레이트 매칭 장치가 제 1 중복 버전(RV1)과 I-형 제 2 중복 버전(RV2-I)을 발생한다. Rmax = 3일 때, 레이트 매칭 장치가 제 1 중복 버전(RV1), II-형 제 2 중복 버전(RV2-II), 그리고 제 3 중복 버전(RV3)을 발생한다. 패리티 1 및 패리티 2 비트에 관하여, 표 1의 값이 프로세스(1200, 도 12A) 및 프로세스(1250, 도12B)와 관련하여 위에 설명된 것과 대응한다. 예를 들어, 일 실시예에 따르면, 플립(flip)이 RV2-I에 관하여 1로 초기화되어, 이전에 RV1에 포함되지 않은 모든 패리티 비트가 RV2-II를 위해 선택된다. 한편, 플립(flip)이 RV2-II에 관하여 제로(0)로 초기화되어, RV1에 포함되었던 모든 비트가 RV2-II를 위해 선택되지 않도록 한다.

본 발명에 따른 일부 실시예에서 표 1은 플립 변수가 패리티 비트를 위한 것과 다른 값으로 시스템 비트를 위해 초기화되는 것을 나타낸다. 위에 설명한 바와 같이, 시스템 비트에 관해 표 1에 도시된 특정한 플립 변수는 레이트 매칭 장치가 도 8 및 9에 도시된 것과 유사한 중복 버전을 발생하도록 할 수 있다. 구체적으로, RV2-I, RV2-II, 및 RV3에서 플립 변수를 1로 초기화함으로써, 레이트 매칭 장치는 제 1 중복 버전에 포함되었던 시스템 비트가 이후의 중복 버전 중 어느 하나를 위하여 선택되는 것을 배제하지 않는다.

일부 실시예에서, 레이트 매칭 장치가 제 1 중복 버전에 포함되도록 시스템 비트의 일부만을 선택한다. 이러한 예에서, 레이트 매칭 장치는 잔여 시스템 비트를 제 2 중복 버전에 할당하거나, 제 2 중복 버전 및 제 3 중복 버전에 할당한다(Rmax = 3인 경우에). 레이트 매칭 장치는, 수신국이 제 1 중복 버전을 성공적으로 해독할 수 있는 높은 가능성을 유지하기 위해 제 1 중복 버전에 포함되도록 큰 비율(예, 95%, 90%, 85%, 등)의 시스템 비트를 선택한다. 제 2 및/또는 제 3 중복 버전을 위한 시스템 비트의 일부를 남김으로써, 수신국이 제 2 또는 제 3 중복 버전을 수신한 후에, 특히 제 1 중복 버전의 헤더 부분이 수신국에 의해 성공적으로 해독되지 않은 경우에도, 메시지를 성공적으로 복구할 수 있는 가능성이 증가한다.

레이트 매칭 장치는 스왑(swap) 변수라 불리며, 제 1 중복 버전에 포함되지 않으나 하나 이상의 다른 중복 버전에 포함되는 시스템 비트의 퍼센트를 나타내는 변수를 정의한다. 다르게 설명하면, 스왑 변수는 제 1 중복 버전과 다른 중복 버전 사이의, 시스템 비트의 분배에 대응한다. 도 13은 송신국 및 대응하는 수신국에 의해 사용될 수 있는, 복수의 송신 스킴(예, DAS-5, DAS-10, DBS-5, DBS-6, DBS-8, 여기서 DAS-5 및 DAS-10는 EGPRS2 다운링크 레벨 A 변조 및 코드화 스킴이고, DBS-5, DBS-6, 및 DBS-8 는 EGPRS2 다운링크 레벨 B 변조 및 코드화 스킴)을 위한 레이트 매칭 파라미터에 관한 표 2를 나타낸다. 이러한 송신 스킴은 제로가 아닌 스왑 값을 가지는 가용 통신 스킴의 일부 또는 전부를 나타낸다. 일부 실시예에서, 송신국 및 수신국은 또한 제로-값의 스왑 변수를 이용한 가용 송신 스킴을 가질 수도 있다. 표 2의 제 1 열(column)은 제로가 아닌 스왑 값을 가지는 송신 스킴에 대해 각각 스왑 값을 포함한다. 이 표에서, 일부 송신 스킴은 5%의 스왑 값을 가지며, 이는 제 1 중복 버전으로부터 시스템 비트의 5%가 제거되거나 "천공되고(punctured)", 다른 중복 버전 중 하나에 포함된다는 것을 나타낸다. 잔여 송신 스킴은 15%의 스왑 값을 가지며, 이는 제 1 중복 버전으로부터 15%의 시스템 비트가 천공된다는 것을 표시한다.

가용 전송 프로토콜이 또한 송신국 및 수신국에 의해 사용된 특정한 터보 코딩 및 변조 스킴과 함께 다른 송신 파라미터를 정의할 수도 있다. 따라서, 표 2의 나머지 열은, PAN 필드가 포함되지 않을 때(MNO_PAN) 및 PAN 필드가 포함될 때(MPAN), 송신 프로토콜에 사용된 시스템 비트의 수와 함께 각각의 중복 버전에 포함될 수 있는 전체 비트의 수를 나타낸다.

도 14 및 도 15는 Rmax = 2 이고 Rmax = 3일 때 각각, 제로가 아닌 스왑 값을 이용하여 중복 버전을 생성하기 위한 프로세스의 흐름도를 나타낸다. 먼저 도 14를 참조하면, 프로세스(1400)를 위한 흐름도가 도시되고, 이는 적합한 레이트 매칭 장치에 의해 실행될 수 있다(예, 도 2의 강화된 레이트 매칭 장치(253) 또는 도 3의 강화된 레이트 매칭 장치(353)). 프로세스(1400)가 단계(1402)에서 시작되고 단계(1404)로 진행한다. 단계(1404)에서, 레이트 매칭 장치가 스왑 값을 초기화한다. 레이트 매칭 장치는 사용될 특정한 송신 프로토콜에 기반하여 스왑 값을 초기화한다. 스왑 값이 제로인 스왑 값이거나 제로가 아닌 적합한 스왑 값(예, 5%, 15%, 30% 등)일 수 있다. 예를 들어, 레이트 매칭 장치가 표 2(도 13)의 제 1 행에 도시된 레이트 매칭 파라미터를 가진 DAS-5 송신 프로토콜을 이용하는 경우에, 레이트 매칭 장치가 스왑 변수를 5%로 초기화한다.

이후에, 단계(1406)에서, 레이트 매칭 장치가 제 1 천공 알고리즘과 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택한다. 제 1 서브세트를 위해 선택된 시스템 비트의 퍼센트는 단계(1402)에서 초기화된 스왑 변수의 값에 근거한다. 예를 들어, 레이트 매칭 장치가 DAS-5 송신 프로토콜을 이용하는 경우에, 레이트 매칭 장치는 제 1 서브세트 내에 포함되도록 466　*　0.95　=　443개의 시스템 비트를 선택한다. 단계(1408)에서, 레이트 매칭 장치가 시스템 비트의 제 1 서브세트를 포함하는 제 1 중복 버전을 발생한다. 제 1 중복 버전에서 이용할 수 있는 잔여 비트가 패리티 비트(예, 패리티1 및/또는 패리티 2 비트)에 할당된다. 예를 들어, 송신국의 레이트 매칭 장치가 PAN없이 DAS-5 프로토콜을 이용하는 경우에, RV1의 MNO_PAN = 1248 개의 비트가 단계(1406)에서 선택된 443 개의 시스템 비트와 805개의 패리티 비트를 포함한다.

이어서 프로세스(1400)이 단계(1412)로 계속되고, 이 단계에서 레이트 매칭 장치가 제 2 천공 알고리즘을 이용하여 시스템 비트의 제 2 서브세트를 선택한다. 시스템 비트의 제 2 서브세트는 제 1 중복 버전에 포함되지 않았던 모든 잔여 시스템 비트를 포함한다. 예를 들어, 일 실시예에 따르면, 송신국이 DAS-5프로토콜을 사용하는 경우에, 레이트 매칭 장치가 제 2 서브세트에, RV1을 위해 선택되지 않았던 23개의 비트를 포함한다. 이후에, 단계(1414)에서, 위에 설명한 바와 같이 플립 파라미터에 근거하여, 레이트 매칭 장치가 시스템 비트의 제 2 서브세트 및 모든 패리티 비트를 포함하는 제 2 중복 버전을 생성한다. 예를 들어, 일 실시예에서, 제 2 중복 버전은 RV1에 포함되지 않은 모든 패리티 비트를 포함하도록 발생된다. 제 2 중복 버전 내에 남아있는 어떠한 스페이스도 제 1 중복 버전에 포함되지 않았던 시스템 및/또는 패리티 비트에 할당될 수 있다. 이어서 프로세스(1400)가 단계(1418)에서 종료된다.

도 15는 Rmax = 3일 때, 제로가 아닌 스왑 값을 이용하여 중복 버전을 발생하기 위한 프로세스(1500)의 흐름도를 나타낸다. 프로세스(1500)의 단계가 임의의 적합한 레이트 매칭 장치(예, 도 2의 강화된 레이트 매칭 장치(253) 또는 도 3의 강화된 레이트 매칭 장치(353))에 의해 실행된다. 프로세스(1500)가 단계(1502)에서 시작되고, 단계(1504)로 진행한다. 단계(1504)에서, 레이트 매칭 장치가 스왑 값을 초기화한다. 레이트 매칭 장치가 사용될 특정한 통신 프로토콜에 근거하여 스왑 값을 초기화하고, 스왑 값이 제로인 스왑 값이거나 제로가 아닌 적합한 스왑 값(예, 5%, 15%, 30% 등)일 수 있다. 예를 들어, 일 실시예에 따르면, 레이트 매칭 장치가 PAN 필드를 가지는 그리고 표 2(도 13)의 네 번째 행에 도시된 레이트 매칭 파라미터를 가지는 DBS-6 송신 프로토콜을 이용하는 경우에, 레이트 매칭 장치가 스왑 값을 15%로 초기화한다.

이어서, 단계(1506)에서, 일 실시예에 따르면, 레이트 매칭 장치가 제 1 천공 알고리즘과 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택한다. 제 1 서브세트를 위해 선택된 시스템 비트의 퍼센트가 단계(1502)에서 초기화된 스왑 값에 근거한다. 예를 들어, 레이트 매칭 장치가 DBS-6 송신 프로토콜을 이용하는 경우에, 레이트 매칭 장치는 제 1 서브세트 내에 포함되도록 610　*　0.85　=　519개의 시스템 비트를 선택한다. 단계(1508)에서, 레이트 매칭 장치가 시스템 비트의 제 1 서브세트를 포함하는 제 1 중복 버전을 발생한다. 제 1 중복 버전에서 이용할 수 있는 잔여 비트가 패리티 비트(예, 패리티1 및/또는 패리티 2 비트)에 할당된다. 예를 들어, 송신국이 PAN을 가진 DAS-5 프로토콜을 이용하는 경우에, RV1의 MPAN = 876 개의 비트가 단계(1506)에서 선택된 519 개의 시스템 비트와 357개의 패리티 비트를 포함한다.

이어서 프로세스(1500)가 단계(1512)로 계속되고, 이 단계에서 레이트 매칭 장치가 제 2 천공 알고리즘을 이용하여 시스템 비트의 제 2 서브세트를 선택한다. 시스템 비트의 제 2 서브세트는 제 1 중복 버전에 포함되지 않았던 모든 잔여 시스템 비트를 포함한다. 예를 들어, 레이트 매칭 장치가 DBS-6프로토콜을 사용하는 경우에, 레이트 매칭 장치가 제 2 서브세트에, RV1을 위해 선택되지 않았던 91개의 시스템 비트를 포함한다. 이후에, 단계(1514)에서, 레이트 매칭 장치가 시스템 비트의 제 2 서브세트와 함께 제 1 중복 버전에 포함되지 않았던 일부의 패리티 비트(에, 패리티 1 및/또는 패리티 2 비트)를 포함하는 제 2 중복 버전을 생성한다.

단계(1518)에서, 제 3 천공 알고리즘을 이용하여 제 2 중복 버전을 생성한다. 일 실시예에서, 제 3 중복 버전은 제 1 중복 버전 또는 제 2 중복 버전에 포함되지 않았던 모든 패리티 비트를 포함한다. 일부 실시예에서, 제 3 중복 버전의 잔여 비트 위치는 어느 것이나, 시스템, 패리티 1 및/또는 패리티 2 비트가 모두 복수의 중복 버전 중 하나에 포함된 후에, RV1에 포함되지 않았던 비트(예, 시스템, 패리티 1 및/또는 패리티 2 비트)에 할당된다. 프로세스(1500)가 단계(1522)에서 종료된다.

이제 도 16 및 17을 참조하면, 프로세스(1400, 도 14) 및 프로세스(1500, 도 15)를 실행하여 발생될 중복 버전을 나타내는 두 개의 예가 도시된다. 구체적으로, 도 16은 시스템의 코드 레이트가 0.5이고, 스왑 값이 25%인 때 두 개의 중복 버전을 발생하는 레이트 매칭을 나타내고, 도 17은 시스템의 코드 레이트가 1.0이고, 스왑 값이 25%인 때 세 개의 중복 버전을 발생하는 레이트 매칭을 나타낸다.

도 16은 시스템 비트(1600), 패리티 1 비트(1610) 및 패리티 2 비트(1620)로부터 중복 버전(1630, 1640)을 생성하는 것을 도시한다. 75%의 시스템 비트(1600)가 RV1(1630)에 포함되도록 선택된다. RV1 (1630)의 잔여 비트 위치가 소정의 적합한 비율로 패리티 1 비트(1610)와 패리티 2 비트(1620)에 할당된다. 예를 들어, 시스템 비트(1650)에 의해 취해지지 않은 RV1(1630)의 잔여 비트 위치의 약 1/2이 패리티 1 비트(1610)의 위치에 할당되는 한편, 잔여 비트 위치의 나머지 약 1/2가 패리티 2 비트(1620)의 일부에 할당된다.

제 2 중복 버전(RV2, 1640)이 RV1(1630)에 포함되지 않았던 모든 잔여 시스템 비트(1660)와 함께 RV1(1630)에 포함되지 않았던 모든 잔여 패리티 비트(1670)를 포함한다. 구체적으로, 시스템 비트(1660)가 제 1 중복 버전(RV1, 1630)에 포함되지 않았던 25%의 시스템 비트(1600)를 포함한다. 시스템의 코드 레이트가 0.5이기 때문에, 시스템 비트(1660)와 패리티 비트(1670)가 RV2(1640)에서 이용될 수 있는 M 개의 비트 위치의 1/2만을 차지할 수 있다. 따라서, RV2(1640) 내의 잔여 비트 위치(1680)가 RV1(1630)에 포함되었던 비트(예, 소정의 적합한 비율의 시스템, 패리티 1, 및/또는 패리티 2 비트)에 할당된다. 위에 설명한 바와 같이, 일부 실시예에서, RV2(1640)의 비트가 프로세스(1000, 도 10)에 따라 선택된다.

도 17은 시스템 비트(1700), 패리티 1 비트(1710) 그리고 패리티 2 비트(1720)로부터 중복 버전(1730, 1740, 및 1750)을 생성하는 것을 나타낸다. 이 예에서, 시스템의 코드 레이트가 1.0이고, 따라서 시스템 비트의 일부가 스왑 값에 따라 RV2에 의도적으로 분배되지 않은 경우에, 모든 시스템 비트(1700)가 RV1(1730)에 포함될 수 있다. 이 예에서 스왑 값이 25%인 경우에, RV1(1730) 내의 비트의 75%를 시스템 비트(1760)가 차지한다. RV1(1730)의 시스템 비트(1760)가 시스템 비트(1700)로부터 임의의 적합한 천공 알고리즘을 이용하여 선택된다. RV1(1730)의 25%의 잔여 비트가 패리티 1 비트(1710)및 패리티 2 비트(1720)에 소정의 적합한 비율로 할당된다.

제 2 중복 버전(RV2, 1740)이 시스템 비트(1770)를 포함할 수 있다. 시스템 비트(1770)는 제 1 중복 버전(RV1, 1730)에 포함되도록 선택되지 않았던 시스템 비트이다. 따라서, 1.0의 코드 레이트에 따라, RV2(1740)의 비트의 25%를 시스템 비트(1770)가 차지하고, RV2(1770)의 나머지 75%가 RV1(1730)에 포함되도록 선택되지 않았던 패리티 비트(1780)에 할당된다. 구체적으로, 패리티 비트(1780)는 패리티 1 비트(1710) 및 패리티 2 비트(1720)를 소정의 적합한 비율로 포함하고, 여기서 이러한 패리티 1 비트(1710) 및 패리티 2 비트(1720)는 RV1(1730)의 일부로 포함되지 않았다. 마지막으로, 높은 코드 레이트 때문에, 본 발명의 실시예에 따르면, RV3(1750)가 패리티 비트(1790)만을 포함하고, 여기서 패리티 비트(1790)는 RV1(1730) 또는 RV2(1740)에 포함되지 않았던 패리티 1 비트(1710) 및 패리티 2 비트(1720)를 모두 포함한다.

본 발명의 실시예에 따르면, 레이트 매칭 장치(예, 강화된 레이트 매칭 장치(420, 도 4) 또는 강화된 레이트 매칭 장치(540, 도 5) 등)가 서로 다른 데이터 스트림 - 시스템, 패리티 1 및 패리티 2 스트림 - 에 대해 천공 알고리즘을 별개로 실행하여 현재 중복 버전에 포함되기 위한 비트를 선택할 수 있다. 예를 들어, 레이트 매칭 장치는 시스템 비트를 연결하고, 시스템 비트의 일부를 선택적으로 천공하여 천공된 비트가 현재의 중복 버전에 포함되지 않도록 한다. 레이트 매칭 장치는 이어서 선택적으로 비트를 천공하는 것과 유사한 방식으로, 패리티 1 비트를 연결하고(loop through)하고, 이어서 패리티 2 비트를 연결한다.

도 18은 현재의 중복 버전에 포함되도록 시스템, 패리티 1 및 패리티 2 비트를 선택하고, 선택된 비트를 사용하여 현재의 중복 버전을 생성하기 위한 프로세스(1800)의 흐름도를 나타낸다. 프로세스(1800)의 단계가 예를 들면, 송신국 또는 수신국에 구현된 어느 적합한 레이트 매칭 장치에 의해 수행되며, 프로세스(1800)가 단계(1801)에서 시작하여 단계(1802)로 진행한다. 단계(1802)에서, 레이트 매칭 장치는 시스템-레벨 레이트 매칭 파라미터를 수신한다. 시스템-레벨 레이트 매칭 파라미터가 송신국 또는 수신국의 다른 구성요소로부터 획득될 수 있으며, 특정한 송신 프로토콜에 근거한다. 예를 들어, 시스템-레벨 레이트 매칭 파라미터가 도 13의 표 2의 송신 프로토콜로 도시된 파라미터 중 임의의 파라미터를 포함할 수 있다(예, 스왑(swap), Nw, MNO_PAN, MPAN). 다른 시스템-레벨 레이트 매칭 파라미터는 예를 들어, R_MAX 를 포함하고, PAN 필드가 현재 중복 버전에 포함되는지 여부를 포함한다.

이어서, 단계(1804)에서, 레이트 매칭 장치가 현재 중복 버전의 타입(유형)을 확인할 수 있다. 구체적으로, R_MAX값을 이용하여, 레이트 매칭 장치는 현재 중복 버전이 RV1, RV2 타입 I, RV2 타입　II, 또는 RV3인지를 결정한다. 이어서, 프로세스(1800)가 단계(1806, 1810,　1814) 중 하나 또는 둘의 단계 또는 셋의 모든 단계로 진행한다. 구체적으로, 일부 실시예에서, 레이트 매칭 장치가 이러한 단계를 동시에 또는 실질적으로 동시에 수행할 수 있다. 다른 실시예에서, 레이트 매칭 장치가, 단계(1810, 1812)로 이동하기 전에 단계(1806, 1808)를 실행하고, 이어서 단계(1810, 1812)가 완료되면 단계(1814)를 수행한다. 즉, 레이트 매칭 장치는 종료하기에 더 많은 시간이 걸리는 직렬 접근법을 사용하나, 이러한 단계에서 연산을 완료하는데 동일한 자원(예, 하드웨어, 회로, 로직 등)을 사용할 수 있다.

단계(1806)에서, 레이트 매칭 장치는 시스템 비트를 천공하는데 사용하기 위해 루프 파라미터의 제 1 세트를 초기화한다. 즉, 루프 파라미터는 레이트 매칭 장치가 현재 중복 버전으로부터 배제하기 위한 시스템 비트를 결정할 수 있게 하는데 사용된다. 레이트 매칭 장치는 시스템 비트 천공에 특정된 계산(예, 루프 파라미터 계산식) 그리고 시스템-레벨 레이트 매칭 파라미터(단계(1802)에서 수신된 것)를 사용하여, 현재 중복 버전의 타입(단계(1804)에서 확인된 것)에 근거하여 루프 파라미터의 제 1 세트의 값을 연산한다. 루프 파라미터의 제 1 세트가 플립(flip), eplus, eminus, e2plus, 및 e2minus에 대한 값을 포함한다. 플립 변수가 도 12A-13과 관련하여 위에 설명되었다. 잔여 파라미터가 이하에서 도 19 및 20과 함께 설명된다.

이어서, 단계(1808)에서, 레이트 매칭 장치가 시스템 비트의 서브세트를 천공하기 위한 루프 로직을 실행한다. 레이트 매칭 장치는 루프 로직에 대한 입력으로 단계(1806)에서 계산된 루프 파라미터의 제 1 세트를 사용한다. 루프 로직을 이용하여, 레이트 매칭 장치는 각각의 비트가 현재 중복 버전에 포함되어야 하는지를 결정하도록 각각의 시스템 비트를 루프로 처리한다(loop through). 각각의 비트에 대한 결정은 루프 파라미터의 제 1 세트에 적어도 부분적으로 근거를 둔다. 따라서, 루프 로직의 결론에서, 레이트 매칭 장치가 시스템 비트의 서브 세트를 천공하고, 현재 중복 버전에 포함될 잔여 시스템 비트를 남긴다. 프로세스(1800)가 이어서 단계(1810)(직렬적 구현(serial implementation )을 위해) 또는 단계(1818)(병렬적 구현(parallel implementation )을 위해)로 진행한다.

단계(1810)에서, 레이트 매칭 장치가 패리티 1 비트를 천공하는 데 사용하기 위한 루프 파라미터의 제 2 세트를 초기화한다. 즉, 루프 파라미터는 레이트 매칭 장치가 현재 중복 버전으로부터 어느 패리티 1 비트를 배제할 것인지를 결정할 수 있게 하는 데 사용된다. 패리티 1 비트의 천공에 특정된 계산(예, 루프 파라미터 계산식)과, 시스템-레벨 레이트 매칭 파라미터(단계(1802)에서 수신됨)를 사용하여, 레이트 매칭 장치가 현재 중복 버전(단계(1804)에서 확인됨)의 타입(유형)에 근거하여 루프 파라미터의 제 2 세트의 값을 계산한다. 루프 파라미터의 제 2 세트는 플립(flip), e_ini, e_plus, e_minus, e2_ini, e2_plus, 및 e2_minus, 그리고 T에 대한 값을 포함한다. 플립 변수는 도 12A-13과 관련하여 위에 설명되었다. 나머지 파라미터가 도 19 및 20에 관련하여 이하에서 설명될 것이다.

이어서, 단계(1812)에서, 레이트 매칭 장치는 패리티 1비트의 서브세트를 천공하기 위해 루프 로직을 실행한다. 레이트 매칭 장치는 루프 로직의 입력으로 단계(1810)에서 계산된 루프 파라미터의 제 2 세트를 사용한다. 루프 로직을 이용하여, 레이트 매칭 장치가 각각의 패리티 1 비트를 루프로 처리하여 각각의 비트가 현재 중복 버전에 포함되어야 하는지를 결정한다. 각각의 비트에 관한 결정은 루프 파라미터의 제 2 세트에 적어도 부분적으로 근거한다. 따라서, 레이트 매칭 장치가 단계(1808)에서 시스템 비트를 천공하는데 사용된 것과 같이 패리티 1 비트를 천공하도록 동일한 루프 로직 구현예를 사용하는 경우에도, 루프 로직에 대한 입력으로 사용된 다른 루프 파라미터가, 레이트 매칭 장치로 하여금 다른 수의 패리티 1 비트를 다른 비트 위치에서 선택하게 한다. 패리티 1 비트로 사용된 다른 루프 파라미터가 루프 로직을 갈라지게(분기) 하고 로직의 다른 부분을 실행하도록 하기 때문에, 다른 입력은 루프 로직이 다른 천공 알고리즘을 실행하게 한다. 루프 로직의 결론에서, 레이트 매칭 장치가 패리티 1 비트의 서브 세트를 천공하여, 현재 중복 버전에 포함될 잔여 패리티 1 비트를 남긴다. 프로세스(1800)는 이후에 단계(1814)(직렬식 구현을 위해) 또는 단계(1818)(병렬식 구현을 위해)로 진행한다.

단계(1814)에서, 레이트 매칭 장치가 패리티 2 비트를 천공하는 데 사용하기 위한 루프 파라미터의 제 3 세트를 초기화한다.

즉, 루프 파라미터는 레이트 매칭 장치가 현재 중복 버전으로부터 어느 패리티 2 비트를 배제할 것인지를 결정할 수 있게 하는 데 사용된다. 패리티 2 비트의 천공에 특정된 계산(예, 루프 파라미터 계산식)과, 시스템-레벨 레이트 매칭 파라미터(단계(1802)에서 수신됨)를 사용하여, 레이트 매칭 장치가 현재 중복 버전(단계(1804)에서 확인됨)의 타입(유형)에 근거하여 루프 파라미터의 제 3 세트의 값을 계산한다. 루프 파라미터의 제 3 세트는 플립(flip), e_ini, e_plus, e_minus, e2_ini, e2_plus, 및 e2_minus, 그리고 T에 대한 값을 포함한다. 제 3 세트의 루프 파라미터가 제 2 세트의 루프 파라미터와 같거나 다를 수 있다. 플립 변수는 도 12A-13과 관련하여 위에 설명되었다. 나머지 파라미터가 도 19 및 20에 관련하여 이하에서 설명될 것이다.

이어서, 단계(1816)에서, 레이트 매칭 장치(rate matcher)가 패리티 2비트의 서브세트를 천공하기 위해 루프 로직을 실행한다. 레이트 매칭 장치는 루프 로직의 입력으로 단계(1814)에서 계산된 루프 파라미터의 제 3 세트를 사용한다. 루프 로직을 이용하여, 레이트 매칭 장치가 각각의 패리티 2 비트를 루프로 처리하여 각각의 비트가 현재 중복 버전에 포함되어야 하는지를 결정한다. 각각의 비트에 관한 결정은 루프 파라미터의 제 3 세트에 적어도 부분적으로 근거한다. 따라서, 레이트 매칭 장치가 단계(1818)에서 시스템 비트를 또는 단계(1812)에서 패리티 1 비트를 천공하는데 사용된 것과 같이 패리티 2 비트를 천공하도록 동일한 루프 로직 구현예를 사용하는 경우에도, 루프 로직에 대한 입력으로 사용된 다른 루프 파라미터가, 레이트 매칭 장치로 하여금 다른 수의 패리티 2 비트를 선택하고 또는 다른 비트 위치에서 선택하게 한다. 패리티 2 비트로 사용된 다른 루프 파라미터가 루프 로직을 갈라지게(분기)하고 로직의 다른 부분을 실행하도록 하기 때문에, 다른 입력은 루프 로직이 다른 천공 알고리즘을 실행하게 한다. 루프 로직의 결론에서, 레이트 매칭 장치가 패리티 2 비트의 서브 세트를 천공하여, 현재 중복 버전에 포함될 잔여 패리티 2 비트를 남긴다. 프로세스(1800)는 이후에 단계(1814)(직렬식 구현을 위해) 또는 단계(1818)로 진행한다.

계속하여 도 18을 참조하면, 레이트 매칭 장치가 단계(1818)에 도달하면, 레이트 매칭 장치는 현재 중복 버전에 포함될 모든 비트(시스템, 패리티 1, 또는 패리티 2 비트이든 아니든)에 대한 확인을 완료한다. 단계(1818)에서, 레이트 매칭 장치는 천공된 시스템, 패리티 1, 또는 패리티 2 비트를 포함하는 중복 버전을 발생한다. 프로세스(1800)가 이어서 단계(1820)로 이어지고, 종료한다.

도 19는 제 1, 제 2, 그리고 제 3 세트의 루프 파라미터에 대해 계산된 루프 파라미터의 서브세트를 포함하는 표 3을 도시한다. 구체적으로, 표 3은 레이트 매칭 장치가 루프 파라미터, eplus, eminus, e2plus, 및 e2minus에 대한 값을 획득하기 위해 수행한 계산을 나타낸다. 이러한 계산은, 레이트 매칭 장치가 시스템-레벨 레이트 매칭 파라미터를 사용하여 계산한 내부 파라미터(예, Xir, 3 등)에 근거한다.

표 3에 표현된 루프 파라미터가 루프 에러 수정 값(loop error correction value)이다. 일반적으로, 바람직한 천공 비율(ration)이 얻어지도록, 루프 로직이 천공 비트에 의해 동작한다. 예를 들어, 레이트 매칭 장치가 150개의 비트를 패리티 1 비트를 위해 할당하고, 300개의 패리티 1 비트가 선택을 위해 존재하는 경우에, 루프 로직이 0.50의 천공 비율을 획득하기 위한 시도를 할 것이다. 레이트 매칭 장치가 바람직한 천공 비율을 얻기 위해 에러 수정 값을 사용한다. 구체적으로, 모든 패리티 1 비트(예를 들어)를 루프로 처리하는 동안, 레이트 매칭 장치가 현재 천공 비율과 바람직한 천공 비율 사이의 차를 계속 추적할 수 있다. 이러한 차에 근거하여, 레이트 매칭 장치는, 현재 비트가 천공되었는지 여부에 따라 루프 파라미터(e2minus, e2plus) 만큼 점점 증가하게 루프 변수(e)를 조절한다. 루프 파라미터(e2minus, e2plus)는 PAN 필드도 포함되는지 여부에 근거하여 수정 팩터를 조절하는 데 사용된다. 루프 파라미터(e2minus, e2plus)가 도 23과 관련하여 이하에서 상세히 설명될 것이다.

다른 수의 각 타입(유형)의 비트(예, 시스템, 패리티 1, 패리티 2)가 각 중복 버전을 위해 선택되기 때문에, 바람직한 천공 비율이 각 타입의 비트 및 각 타입의 중복 버전(예, RV1, RV2-I, RV2-II, 및 RV3)에 대해 다르다. 따라서, 표 3에 도시된 내부 파라미터(도 19)가 시스템, 패리티 1, 패리티 2비트를 특정하고, 또한 현재 중복 버전의 유형을 특정하는 식을 이용하여 계산된다. 예를 들어, 일 실시예에 따르면, 레이트 매칭 장치가 제 1 중복 버전(RV1)의 에러 값을 생성하는 데 사용하기 위한 다음의 내부 파라미터를 계산할 수 있다.

(식 5)

(식 6)

(식 7)

(식 8)

(식 9)

(식 10)

(식 10b)

(식 10c)

식 6 및 7에서, N_p1 및 N_p2 가 레이트 매칭 이전에 패리티 1 및 패리티 2 비트의 수와 각각 동일하며, 이는 Nw와 동일하거나 이에 근접한다. 따라서, 변수(X_i1)가 레이트 매칭 이전에 존재하는 시스템, 패리티 1 및 패리티 2 비트를 나타낸다. 변수(N_t1)는 제 1 중복 버전에 송신을 위해 할당된 각 타입의 비트의 수를 나타낸다. 식 8 내지 식 10에 나타낸 바와 같이, RV1으로부터 교환된 비트를 제외한 모든 시스템 비트가 제 1 중복 버전에 포함되는 반면(가능한 경우에), 사이즈 M(예, MPAN 또는 MNO_PAN)의 중복 버전 내의 잔여 비트의 약 1/2가 패리티 1 비트에 할당되고, 나머지 약 1/2의 잔여 비트가 패리티 2 비트에 할당된다.

식 5 내지 10c가 레이트 매칭 장치에 의해 사용된 통신 프로토콜에 의해 정의된 시스템-레벨 레이트 매칭 파라미터를 이용하여 계산된다. 이러한 식에 의해 계산된 값과 그 외의 다른 루프 파라미터(예, 플립(flip))는 레이트 매칭 장치가 위에 설명된 바와 같이, 프로세스(1400, 도 14) 및 프로세스(1500, 도 15)에 따라 비트를 선택하는 것을 가능하게 한다. 레이트 매칭 장치가 다른 식을 사용하여 다른 중복 버전(예, RV2-I, RV2-II, 및 RV3)에 대한 루프 파라미터를 계산하며, 이는 식 5 내지 10에서와 유사한 방식으로 유도될 수 있다.

도 20은 루프 로직(2000)을 포함하는 프로세스의 흐름도를 나타낸다. 현재 중복 버전에 포함되기 위한 비트를 선택하도록, 루프 로직(2000)이 레이트 매칭 장치(예, 강화된 매칭 장치(104 또는 108, 도 1))에 의해 실행된다. 일 실시예에서, 레이트 매칭 장치는 도 18의 단계(1808, 1812, 및 1816)를 각각 수행하기 위한 루프 로직(2000)을 실행한다. 따라서, 단계(1808, 1812 또는 1816)가 어느 것이든 병렬로 수행되는 경우에, 레이트 매칭 장치가 루프 로직(2000)에 대한 두 개 또는 세 개의 구현예를 포함한다. 그렇지 않으면, 레이트 매칭 장치가 루프 로직(2000)에 대한 하나의 구현예를 포함하며, 단계(1808, 1812 또는 1816) 중 하나가 실행될 때마다 매번 루프 로직(2000)을 시작한다. 프로세스를 간단히 설명하기 위해, 복수의 데이터 비트로부터 비트를 선택하는 관점에서 도 20이 설명될 것이다. 이러한 데이터 비트는, 레이트 매칭 장치가 현재 수행 중인 도 18의 단계(어느 단계든)에 따라, 시스템 비트, 패리티 1 비트 또는 패리티 2 비트가 될 수 있다는 것을 이해하여야 한다.

도 20의 프로세스가 단계(2002)에서 시작하여 단계(2004)로 진행한다. 단계(2004)에서, 레이트 매칭 장치가 루프 파라미터의 한 세트를 초기화한다. 레이트 매칭 장치는 초기 에러 값(e_ini)을 계산하고, 이는 바람직한 천공 비율(ratio)을 획득하기 위해 다른 루프 파라미터와 함께 사용된다. 레이트 매칭 장치는 이후에 현재 에러 값(e)을 이러한 초기 에러 값으로 설정한다. 또한 단계(2004)에서, 레이트 매칭 장치가 단계(도 18의 1806, 1810, 1814)에 관하여 위에 설명한 루프 파라미터 중 어느 하나를 계산한다. 따라서, 루프 파라미터는 도 18 및 19와 관련하여 위에 설명한 루프 파라미터 중 어느 하나를 포함할 수 있다. 이러한 루프 파라미터와 함께 일부의 시스템-레벨 레이트 매칭 파라미터는 루프 로직(2000)을 초기화하고 종료되도록 동작시키기에 충분하다.

그리고 나서, 단계(2006)에서, 레이트 매칭 장치는 루프 변수(m)를 1로 설정한다. 루프 변수는 데이터 스트림의 특정한 비트를 색인 하는데 사용된다. 따라서, m=1로 설정함으로써, 레이트 매칭 장치가 데이터 스트림의 제 1 비트를 고려하여 루프를 시작하도록 루프 로직(2000)을 초기화한다.

단계(2008)에서 계속하여, 레이트 매칭 장치가 루프 변수(m)가 Nw 보다 작거나 같은지를 결정한다. 루프 변수가 Nw 보다 크면, 루프 로직(2000)이 데이터 스트림의 모든 비트를 루프로 처리한다. 따라서, 루프 로직(2000)이 단계(2010)에서 종료한다. 그렇지 않으면(루프 변수가 Nw 보다 크지 않으면), 루프 로직(2000)은 레이트 매칭 장치가 다음의 계산을 수행하는 단계(2012)로 이동한다:

mth bit previously included xor not(flip) (표현 1)

이러한 표현(EXPR.) 1이 1(one)과 동일하지 않다고 레이트 매칭 장치가 결정한 경우에, 루프 로직(2000)은 단계(2014)로 이동한다. 단계(2014)에서, 레이트 매칭 장치는 플립(flip) 변수가 제로인지를 결정한다. 플립 변수가 제로이면, 레이트 매칭 장치가 단계(2016)에서 m번째 비트를 천공하여 m번째 비트가 현재 중복 버전으로부터 배제되게 한다. 루프 로직(2000)은 이어서 데이터 스트림의 다음 비트를 고려하도록 단계(2028)로 이동한다. 그렇지 않고, 레이트 매칭 장치가 플립 변수가 1이라고 결정한 경우에, 루프 로직(2000)은 m번째 비트를 천공하지 않고, 단계(2028)로 바로 이동하고, 이로써 현재 중복 버전에 m번째 비트가 포함된다.

단계(2012)로 돌아가서, 레이트 매칭 장치가 표현 1이 1(one)과 같다고 결정한 경우에, 루프 로직(2000)이 대신에 단계(2018)로 계속된다. 단계(2018)에서, 레이트 매칭 장치는 e_minus 만큼 현재 에러 값에서 뺄셈을 하여 현재 에러 값(e)을 조절한다. 이후에, 단계(2020)에서, 레이트 매칭 장치는 현재 에러 값이 제로보다 작은지를 결정한다. 작지 않다면, 레이트 매칭 장치는 m번째 비트를 천공하지 않고, 루프 로직(2000)이 단계(2028)로 이동하여 데이터 스트림의 다음 비트를 고려한다. 단계(2020)에서, 레이트 매칭 장치가 대신에 현재 값이 제로보다 작다고 결정한 경우에, 이는 m번째 비트가 천공되어 적합한 에러 값을 유지해야 한다는 것을 나타낸다. 따라서, 단계(2024)에서, 레이트 매칭 장치는 m번째 비트가 천공될 것임을 나타내도록 현재 에러 값을 조정한다. 구체적으로, 레이트 매칭 장치는 현재 에러 값에 eplus 을 더한다. 이후에, 단계(2026)에서, 레이트 매칭 장치가 m번째 비트를 천공하여 m번째 비트가 현재의 중복 버전에 포함되지 않도록 한다. 루프 로직(2000)이 이어서 단계(2028)로 이동하여 데이터 스트림의 다음 비트를 고려한다.

다음 비트를 고려하기 위해, 레이트 매칭 장치는 단계(2028)에서 루프 변수(m)를 증가시킨다. 루프 로직(2000)이 이후에 단계(2008)로 복귀하고, 여기서 위에 설명된 단계가 다음 비트에 대해 수행된다. 모든 비트가 고려되면, 레이트 매칭 장치가 단계(2010)에서 종료할 것이다.

도 20의 루프 로직(2000)은 레이트 매칭 장치가 이전에 기술된 프로세스 중 어느 하나에 따라 중복 버전을 발생하도록 수행하는 로직의 예를 나타낸다. 구체적으로, 현재 데이터 타입 및 중복 버전에 따라, 다른 알고리즘이 비트를 선택하는데 사용되더라도, 초기화된 플립 변수(다른 루프 파라미터 중에서)가 레이트 매칭 장치에, 적합한 알고리즘을 수행하도록 루프 로직(2000)의 특정한 단계로 분기할 것을 지시하도록, 루프 로직(2000)이 구성된다. 나아가, 단계(2004)에서 초기화된 e_ini, e_minus, 및 e_plus 의 변수가 얼마나 많은 그리고 어느 비트가 현재 중복 버전으로부터 배제되는지를 나타낼 수 있고, 이에 따라 적합한 수의 비트가 현재 중복 버전에 포함된다. 따라서 루프 로직(2000)이 레이트 매칭 장치의 선택 로직을 구현하기 위한 정확하고 효과적인 방식을 제공한다.

루프 로직(2000)이 이전에 설명된 프로세스(예, 프로세스(600, 도 6) 및 프로세스 700(도 7) 등)에 따라 중복 버전을 생성하는 것을 나타내기 위해, 도 22 및 23은 R_MAX = 2 및 R_MAX = 3인 경우에 각각, 루프 로직(2000)을 수행할 때 레이트 매칭 장치가 본질적으로 성취하는 것을 나타낸다. 다르게 설명하면, 도 22 및 23은 각 유형의 중복 버전 - 예를 들어, 도 22에 관하여 RV1 및 RV2-I 그리고 도 23에 관하여 RV1, RV2-II, 및 RV3를 위한 루프 로직(2000) 구현하는 천공 알고리즘을 나타낸다. 도 22 및 23의 프로세스가 루프 파라미터의 일부(예, 플립)를 각 유형의 중복 버전에 관한 루프 로직(2000)으로 삽입하는 것으로부터 유도된다.

도 21을 참조하면, R_MAX = 2일 때, 루프 로직(2000, 도 20)이 효과적으로 구현하는 예시적인 프로세스(2100)의 흐름도가 도시된다. 프로세스(2100)는 단계(2102)에서 시작하고, 단계(2104)로 진행된다. 단계(2104)에서, 루프 로직을 실행하는 레이트 매칭 장치는 모든 비트(예, 시스템, 패리티 1, 또는 패리티 2 비트)가 고려되었는지를 결정한다. 모든 비트가 루프로 처리된 경우에, 프로세스(2100)가 단계(2106)에서 종료한다. 처리되지 않은 경우에, 레이트 매칭 장치가 다음 비트(m)로 이동하고, 이와 같은 다음 비트에 관하여 도 21에 도시된 흐름도의 잔여 단계를 수행한다. 현재 중복 버전이 제 1 중복 버전(2108)인 경우에, 레이트 매칭 장치가 현재 및 바람직한 천공 비율 사이의 에러 수정 값에 근거하여 m번째 비트를 선택적으로 천공한다. 따라서, 레이트 매칭 장치는 나머지의, 천공되지 않은 비트가 중복 버전의 사전 지정된 사이즈(예, M)에 맞춰지도록 충분한 수의 비트를 천공할 수 있다. 현재 중복 버전이 I-타입의 제 2 중복 버전(2112)인 경우에, 레이트 매칭 장치는 단계(2114)에서 m번째 비트가 이미 RV1에 포함되었는지를 결정한다. m번째 비트가 RV1에 포함되지 않았다고, 레이트 매칭 장치가 결정한 경우에, 프로세스(2100)가 다시 단계(2104)로 이동하여 다음 비트(존재하는 경우에)를 고려한다. 이러한 시나리오에서, 레이트 매칭 장치는 m번째 비트를 천공하지 않고, 따라서 m번째 비트가 RV1에 이미 포함되지 않은 경우에 RV2에 포함된다. 이러한 방식으로, 프로세스(2100)(이에 따라 루프 로직(2000)은 모든 비트가 두 개의 중복 버전 내에 한번이라도 포함되게 한다.

단계(2114)에서, m번째 비트가 RV1에 이미 포함되었다고 현재 레이트 매칭 장치가 결정하면, 프로세스(2100)가 단계(2110)로 이동하고, 여기서 m번째 비트가 천공된다. 따라서, 이미 포함되었던 비트는 어느 것이나, 추가 스페이스가 M-비트 중복 버전에서 이용될 수 있는지 여부에 따라, 제 2 중복 버전에 포함되도록 선택되거나 선택되지 않을 수 있다. 프로세스(2100)는 이후에 다음 비트(존재하는 경우에)를 고려하기 위해 단계(2104)로 복귀한다.

이제 도 22를 참조하면, R_MAX = 3일 때 루프 로직(2000, 도 20)이 효과적으로 구현하는 예시적인 프로세스(2200)의 흐름도가 도시된다.

프로세스(2200)는 단계(2202)에서 시작하고, 단계(2204)로 진행된다. 단계(2204)에서, 루프 로직을 실행하는 레이트 매칭 장치는 모든 비트(예, 시스템, 패리티 1, 또는 패리티 2 비트)가 고려되었는지를 결정한다. 모든 비트가 루프로 처리된 경우에, 프로세스(2200)가 단계(2106)에서 종료한다. 처리되지 않은 경우에, 레이트 매칭 장치가 다음 비트(m)로 이동하고, 이와 같은 다음 비트에 관하여 도 22에 도시된 흐름도의 잔여 단계를 수행한다. 현재 중복 버전이 제 1 중복 버전(2208)인 경우에, 레이트 매칭 장치가 현재 및 바람직한 천공 비율 사이의 에러 수정 값에 근거하여 m번째 비트를 선택적으로 천공한다. 따라서, 레이트 매칭 장치는 나머지의, 천공되지 않은 비트가 중복 버전의 사전 지정된 사이즈(예, M)에 맞춰지도록 충분한 수의 비트를 천공할 수 있다.

현재 중복 버전이 II-타입의 제 2 중복 버전(2212)인 경우에, 레이트 매칭 장치는 데이터가 시스템 데이터인지 또는 패리티 데이터인지에 따라 다르게 동작한다. 현재 중복 버전이 시스템 데이터(2214)를 포함하는 경우에, 레이트 매칭 장치는 먼저, 단계(2216)에서 m번째 시스템 비트가 RV1에 이미 포함되었는지를 결정한다. m번째 비트가 RV1에 포함되지 않았다고, 레이트 매칭 장치가 결정한 경우에, 프로세스(2200)가 다시 단계(2204)로 이동하여 다음 비트(존재하는 경우에)를 고려한다. 이러한 시나리오에서, 레이트 매칭 장치는 m번째 비트를 천공하지 않고, 따라서 m번째 비트가 RV1에 이미 포함되지 않은 경우에 RV2에 포함된다. 이러한 방식으로, 프로세스(2100)(이에 따라 루프 로직(2000))는 모든 시스템 비트가 두 개의 중복 버전 내에 한번이라도 포함되게 한다.

단계(2216)에서, m번째 비트가 RV1에 이미 포함되었다고 레이트 매칭 장치가 결정하면, 프로세스(2200)가 단계(2210)로 이동하고, 여기서 m번째 비트가 천공된다. 따라서, RV1에 이미 포함되었던 비트는 어느 것이나, 추가 스페이스가 M-비트 중복 버전에서 이용될 수 있는지 여부에 따라, 제 2 중복 버전에 포함되도록 선택되거나 선택되지 않을 수 있다. 프로세스(2200)는 이후에 다음 비트(존재하는 경우에)를 고려하기 위해 단계(2204)로 복귀한다.

단계(2214)로 돌아가서, 데이터 비트가 패리티 비트(예, 패리티 1 또는 패리티 2 데이터 비트)인 경우에, 그리고 레이트 매칭 장치가 m번째 비트가 RV1에 이미 포함된 것으로 레이트 매칭 장치가 결정한 경우에, 레이트 매칭 장치는 현재 패리티 비트를 단계(2220)에서 천공한다. 즉, 레이트 매칭 장치는 RV1에 이미 포함된 어느 패리티 비트도 RV2에 포함하기 위한 선택으로부터 배제한다. 현재 패리티 비트가 RV1에 포함되지 않은 것으로 레이트 매칭 장치가 결정한 경우에, 패리티 비트가 단계(2210)에서, M-비트 제 2 중복 버전이 사용 가능한 충분한 스페이스를 가지는지 여부에 근거하여 천공되거나 천공되지 않을 수 있다. 따라서, 레이트 매칭 장치는, 제 2 중복 버전에 포함되도록, RV1에 포함되지 않았던 패리티 비트의 일부만을 선택한다.

계속하여 도 22를 참조하면, 현재 중복 버전이 제 3 중복 버전(2222)인 경우에, 레이트 매칭 장치는 현재 비트가 단계(2224)에서 RV1 또는 RV2에 포함되었는지 여부를 결정한다. 레이트 매칭 장치가 m번째 비트는 RV1 또는 RV2에 포함되지 않은 것으로 결정하는 경우에, 프로세스(2200)가 단계(2204)로 돌아가 다음 비트(존재하는 경우)를 고려한다.

단계(2224)에서, m번째 비트가 RV1또는 RV2에 이미 포함되었다고 레이트 매칭 장치가 결정하면, 프로세스(2200)가 단계(2210)로 이동하고, 여기서 m번째 비트가 천공된다. 따라서, RV1 또는 RV2에 이미 포함되었던 비트는 어느 것이나, 추가 스페이스가 M-비트 중복 버전에서 이용될 수 있는지 여부에 따라, 제 3 중복 버전에 포함되도록 선택되거나 선택되지 않을 수 있다. 프로세스(2200)는 이후에 다음 비트(존재하는 경우에)를 고려하기 위해 단계(2204)로 복귀한다.

계속하여 도 20-22를 참조하면, 루프 로직(2000, 도 20)은 도 21 및 22의 프로세스를 구현하기 위한 하나의 대표적인 접근법을 주로 설명한다. 도 21 및 22에 설명된 일반적인 선택 전략은 적합한 세트의 로직 구조 및 루프 변수라면 어느 것이나 사용하여 구현될 수 있다.

송신국에 의해 송신된 각각의 정보 패킷이 PAN 필드를 포함하거나 포함하지 않을 수 있다. 따라서, 각각의 중복 버전에 이용할 수 있는 비트의 수는 PAN 필드가 중복 버전에 포함되는지 여부에 따라 변경된다. 일부 실시예에서, 루프 로직(2000, 도 20)은 PAN 필드가 송신된 패킷에 포함될 때(예, M = MPAN 일 때), 레이트 매칭 장치에 의해 수행된 단계를 나타낸다. 따라서, PAN 필드가 송신된 패킷에 포함되지 않으면, 추가 시스템 및/또는 패리티 비트가 현재 중복 버전에 포함되도록 선택될 수 있다.

도 23은 루프 로직(2300)의 흐름도를 나타내며, 이는 루프 로직(2300)이 제 2 에러 값(e2 = e2_ini)을 초기화한다는 것과 내부 PAN 로직(2301)을 포함한다는 것을 제외하고, 루프 로직(2000, 도20)과 유사하다. PAN 필드가 포함되지 않는 경우에, 바람직한 천공 비율을 얻기 위해 제 2 에러 값(e2)이 사용되며, 이에 따라 더 많은 스페이스가 중복 버전에서 이용될 수 있다. 제 2 에러 값은 수정 팩터(e2_plus 및 e2_minus)와 관련되며, 이는 위에 설명된 e_plus 및 e_minus와 유사한 방식으로 초기화되고 사용된다. 내부 PAN 로직(2301)은 PAN 필드가 포함되지 않을 때, 루프 로직(2000, 도 20)이 PAN 필드를 수용하기 위해 천공한 일부 비트가 천공되는 것을 방지한다.

내부 PAN 로직(2301)이 단계(2302)에서 시작하고, 이 단계에서 레이트 매칭 장치가 정확한 현재 에러 값을 유지하도록 제 2 에러 값을 조절한다. 즉, 레이트 매칭 장치가 현재 제 2 에러 값에서 e2_minus를 뺄셈한다. 이후에 단계(2304)에서, 레이트 매칭 장치는 제 2 에러 값이 제로(0)보다 작거나 같은지 여부를 결정한다. 작거나 같지 않은 경우에, 레이트 매칭 장치가 m번째 비트를 천공하지 않고, 루프 로직(2300)이 내부 PAN 로직(2301)으로부터 다음 비트를 고려하기 위해 이동한다. 이러한 시나리오에서, 내부 PAN 로직(2301)은 PAN 필드를 포함하도록 루프 로직(2000, 도 20)이 천공한 비트를 천공하지 않는다.

단계(2304)에서, 대신에 제 2 에러 값이 0보다 작다고 레이트 매칭 장치가 결정한 경우에, 이는 m번째 비트가 바람직한 천공 비율을 얻기 위해 천공되어야 한다는 것을 의미한다. 따라서, 단계(2306)에서, 레이트 매칭 장치는 m번째 비트를 천공하여 m번째 비트가 현재 중복 버전에 포함되지 않도록 한다. 이러한 시나리오에서, 레이트 매칭 장치는 루프 로직(2000, 도 20)이 천공하도록 구성된 것과 동일한 비트를 천공한다. 이어서 단계(2026)에서, 현재 비트가 천공되었기 때문에, 레이트 매칭 장치는 현재 제 2 에러 값에 e2_plus를 더하여 현재 에러 값을 조절한다. 루프 로직(2300)이 이어서 내부 PAN 로직(2301)으로부터 다음 비트를 고려하도록 이동한다.

도 23의 내부 PAN 로직(2301)과 같은 내부 PAN 로직을 구현함으로써, 레이트 매칭 장치는 루프 로직(2300)의 실행 시점에서 PAN 필드를 위해 추가 비트를 천공할 것인지를 결정할 수 있다. 구체적으로, PAN 필드의 포함 가능성이 e_ini, e_plus, 및 e_minus가 계산되는 방식에 영향을 미치지 않는다. 따라서 일 실시예에서, 현재 무선 블록을 위한 중복 버전이 발생될 때까지, PAN 필드가 레이트 매칭 장치가 현재 무선 블록에 포함될 것인지 여부에 대해서 레이트 매칭 장치가 알지 못할 수도 있다.

본 발명의 일부 실시예에서, 두 개의 제 1 중복 버전 내의 모든 시스템 비트를 포함하는 대신에, 레이트 매칭 장치가, R_MAX = 3일 때 모든 세 개의 중복 버전 사이에 시스템 비트를 분배한다. 이는 높은 코드 레이트를 가진 시스템(예, 코드 레이트가 1이거나 이에 근접한 시스템)에서 유용하다. 왜냐하면 그렇지 않다면 소수의 시스템 비트가 제 3 중복 버전에 포함되거나 전혀 포함되지 않기 때문이다. 단 두 개의 제 1 중복 버전 사이에 모든 시스템 비트를 분배함으로써, RV1 또는 RV2가 성공적으로 수신되지 않은 경우(예를 들면, 헤더가 정확히 해독되지 않은 경우), 특히 RV3가 해독(decoding)을 돕는 시스템 비트를 추가하지 않았기 때문에, 대응하는 레이트 매칭 장치가 송신 메시지를 복구할 수 없을 것이다.

수신국에서 수신된 한 쌍의 중복 버전을 결합할 때, 레이트 매칭 장치가 해독 성능을 향상시키는 방식으로 중복 버전 사이의 시스템 비트를 분배한다. 구체적으로, 레이트 매칭 장치가 시스템 비트를 할당하여 RV1 및 RV2, RV1 및 RV3와 함께 RV2 및 RV3 의 결합이 각각 높은 확률로 성공적으로 해독될 수 있게 한다. 따라서, 대응하는 수신국이 중복 버전 중 하나의 수신에 실패한 경우에도, 해독 성능이 높게 유지될 수 있다.

도 23은 각각이 시스템 비트의 일부를 포함하는 세 개의 중복 버전을 생성하기 위한 흐름도를 나타낸다. 프로세스 (2400)는 레이트 매칭 장치를 구현하는 적합한 송신국 또는 수신국에서 수행될 수 있다. 프로세스(2400)는 단계(2402)에서 시작하여 단계(2404)로 진행한다. 단계(2404)에서, 레이트 매칭 장치가 제 1 천공 알고리즘을 사용하여 제 1 중복 버전을 생성한다. 제 1 중복 버전은 자체로 해독 가능한 충분한 수의 시스템 비트를 가지나, 전체 시스템 비트의 일부만을 포함한다. 제 1 중복 버전에 포함된 시스템 비트의 일부가 제 1 천공 알고리즘을 수행하기 전에 초기화된 스왑(swap) 값에 기반한다.

단계(2408)에서, 레이트 매칭 장치는 시스템 비트의 제 2 및 제 3 서브세트를 선택하고, 여기서 RV1에 포함되지 않은 각각의 시스템 비트가 제 2 및 제 3 서브세트 중 하나 이상을 위해 선택된다. 단계(2410)에서, 레이트 매칭 장치가 시스템 비트의 제 2 서브세트를 사용하여 제 2 중복 버전을 생성한다. 제 2 중복 버전은 시스템 비트의 제 2 서브세트를 포함할 수 있다. 일 실시예에서, RV1 및 RV2의 예상 해독 성능을 향상시키도록 제 2 서브세트가 선택된다.

이어서, 도 24의 프로세스(2400)가 단계(2414)로 이어진다. 단계(2414)에서, 레이트 매칭 장치는 단계(2408)에서 이전에 선택된 시스템 비트의 제 3 서브세트를 포함하는 제 3 중복 버전을 생성한다. 단계(2414)에서 생성된 제 3 중복 버전이 (RV1에만 포함된 시스템 비트를 필요로 하지 않고도) RV2와 함께 해독될 수 있도록 제 3 서브세트가 선택된다. 일 실시예에서, 제 3 중복 버전은 제 1 중복 버전과 결합될 때, 향상된 해독 성능을 가진다. 프로세스(2400)가 이어서 단계(2418)로 이동하고 종료된다.

도 25는 1.0의 코드 레이트를 가진 시스템에서, 도 24의 프로세스(2400)에 따라 발생된 중복 버전인 RV1(2500), RV2(2510), 및 RV3(2520)를 나타낸다. RV1(2500)은 전체 시스템 비트보다 적은 수의 시스템 비트를 포함한다. 일 예에서, 잔여 시스템 비트(2530)가 RV2(2510), 및 RV3(2520)에 할당된다. RV1(2500)의 잔여 비트가 패리티 비트(예, 적합한 비율의 패리티 1 및/또는 패리티 2 비트)에 할당된다. RV1(2500)은 여전히 자체적으로 해독할 수 있도록 충분한 수의 시스템 비트를 포함한다.

일부 실시예에서, 시스템 비트 및 패리티 비트 모두가 중복 버전에 포함되도록, RV1(2500), RV2(2510), 및 RV3(2520)가 생성된다. 따라서, 1의 코드 레이트에 따르면, 각 시스템 비트 및 패리티 비트가 하나의 주복 버전에만 포함될 수 있다. 이러한 예에서, RV1을 위해 선택된 시스템 비트의 수는 수신국이 자체적으로 RV1을 해독하기에 충분하다. 그러나 이러한 두 개의 중복 버전이 RV1으로부터의 시스템 정보 없이 함께 해독 가능하도록 RV2(2510), 및 RV3(2520)에 송신을 위해 보존된다.

본 발명의 일부 실시예에서, 제 3 중복 버전이 제 1 중복 버전과 같거나 유사하게 되도록, R_MAX=　3일 때 레이트 매칭 장치가 중복 버전을 생성한다. 이러한 방식은 상대적으로 계산이 간단하나, 대응하는 수신국에서 충분히 높은 해독 성능을 내도록 한다.

도 26은 세 개의 중복 버전을 생성하기 위한 프로세스(2600)의 흐름도를 나타내며, 여기서 제 3 중복 버전은 제 1 중복 버전과 동일하다. 프로세스(2600)가 레이트 매칭 장치를 구현하는 적합한 송신국 또는 수신국에 의해 실행된다. 프로세스(2600)가 단계(2602)에서 시작하여 단계(2604)로 진행한다. 단계(2604)에서, 레이트 매칭 장치는 제 1 천공 알고리즘 및 제 1 스왑 값(예, 5%, 15% 등)을 사용하여 제 1 중복 버전을 생성한다. 따라서, 스왑 값에 의해 정의된 시스템 비트의 일부가 제 1 중복 버전에 포함되도록 제 1 천공 알고리즘에 의해 선택된다. 이어서 레이트 매칭 장치가 단계(2606)에서 시스템 비트의 제 1 서브세트를 포함하는 제 1 해독 가능한 중복 버전을 생성한다. 제 1 중복 버전의 잔여 비트가 패리티 비트(예, 소정의 적합한 비율의 패리티 1 및/또는 패리티 2 비트)에 할당된다.

이후에 프로세스(2600)는 단계(2610)로 계속되고, 레이트 매칭 장치가 제 2 천공 알고리즘을 이용하여 레이트 매칭 장치를 선택한다. 일 실시예에서, 별도의 제 3 중복 버전이 생성되지 않기 때문에, 레이트 매칭 장치가 RV1을 위해 선택되지 않은 모든 시스템 비트를 제 2 서브세트의 시스템 비트로 포함한다. 이어서 레이트 매칭 장치가 단계(2612)에서 제 2 중복 버전을 발생하고, 이는 제 2 서브세트의 시스템 비트를 포함한다. 레이트 매칭 장치가 패리티 비트에 잔여 비트를 할당하나, RV1에 포함된 패리티 비트가 RV2에 포함되지 않게 배제한다(예를 들면, 플립 변수를 제로(0)로 초기화함). 이는 두 개의 제 1 중복 버전에 포함된 코드화된 메시지로부터의 비트 수를 최대화한다. 왜냐하면, 위와 같이 추가 비트가 제 3 중복 버전을 위해 선택되지 않을 것이기 때문이다. 필요한 경우에, 단계(2616)에서, 레이트 매칭 장치가 제 1 중복 버전을 제 3 중복 버전으로 재사용한다. 프로세스(2600)가 단계(2618)로 이동하고 종료된다.

도 27은 1.0의 코드 레이트로 시스템에서 도 26의 프로세스(2600)에 따라 발생된, 중복 버전(RV1(2700), RV2(2710), 및 RV3(2720))을 나타낸다. RV1(2700)은 시스템 비트와 패리티 비트의 일부를 포함한다(예, 패리티 1 및/또는 패리티 2 비트). RV2(2710)이 RV1(2700)에 포함되지 않은 시스템 비트(2740)와 함께 RV1(2700)에 포함되지 않은 패리티 1 및/또는 패리티 2 비트(2730)를 포함한다. 따라서, 일 실시예에서, 최대 퍼센트의 코드화 메시지(R=1에 대해 66%)가 두 개의 제 1 중복 버전에 포함된다. 제 3 중복 버전(RV3, 2720)이 RV1(2700)와 동일하고, 따라서 RV1 또는 RV2에 포함되지 않은 잔여 비트에 대한 정보를 제공하지 않는다. 그러나, 코드화된 메시지의 66%(이의 절반이 두 개의 중복 버전에 포함됨)를 포함하고 이는 대응하는 수신국에서 높은 해독 성능을 획득하도록 하기에 충분하다.

본 발명의 일부 실시예에서, 레이트 매칭 장치는 도 26 및 27에 관하여 설명된 것과 유사한 방식으로 중복 버전을 발생한다. 그러나, 제 1 중복 버전과 동일하게 제 3 중복 버전을 설정하기보다는, 제 1 중복 버전과 동일한 알고리즘을 사용하되 다른 스왑 값을 이용하여, 레이트 매칭 장치가 제 3 중복 버전을 생성한다. 예를 들어, 레이트 매칭 장치가 제 1 중복 버전을 생성하기 위해 5-10%의 스왑 값을 이용하고, 제 3 중복 버전을 생성하기 위해 30%의 스왑 값을 이용한다. 이러한 기술은 다른 방법에 비해 제 3 중복 버전에 대한 레이트 매칭 방법의 계산상 복잡성을 간단히 한다. 왜냐하면, 제 3 버전이 제 1 및 제 2 중복 버전을 위해 선택된 비트를 고려하지 않고 제 3 버전이 생성하기 때문이다. 그러나, RV1 및 RV3를 재사용하는 방법과 달리, 이러한 선택 방법은 여전히 제 3 중복 버전을 위해 다른 비트가 선택되는 것을 허용한다.

도 28은 중복 버전을 발생하기 위한 프로세스(2800)의 흐름도를 나타내며, 여기서 제 1 및 제 3 중복 버전이 동일한 천공 알고리즘을 사용하나 다른 스왑 값을 이용하여 생성된다. 프로세스(2800)는 레이트 매칭 장치를 구현하는 적합한 송신국 또는 수신국에 의해 실행된다. 프로세스(2800)가 단계(2802)에서 시작하고 단계(2804)로 진행한다. 단계(2804)에서, 레이트 매칭 장치가 제 1 천공 알고리즘 및 제 1 스왑 값(예, 5%, 15% 등)을 이용하여 제 1 중복 버전을 생성한다. 따라서, 스왑 값에 의해 정의된 시스템 비트의 일부만이 제 1 중복 버전에 포함되도록 제 1 천공 알고리즘에 의해 선택된다. 이후에 레이트 매칭 장치가 단계(2806)에서 제 1 서브세트의 시스템 비트를 포함하는 제 1 해독 가능한 중복 버전을 생성한다. 제 1 중복 버전의 잔여 비트가 제 1 서브세트의 패리티 비트(예, 소정의 적합한 비율의 패리티 1 및/또는 패리티 2 비트)에 할당된다.

이어서 프로세스(2800)가 단계(2810)로 계속되고, 여기서 레이트 매칭 장치는 제 1 천공 알고리즘과 다른 제 2 천공 알고리즘을 이용하여 시스템 비트의 제 2 서브세트를 선택한다. 레이트 매칭 장치가 시스템 비트의 제 2 서브세트를 위해 RV1에 포함되지 않은 시스템 비트를 모두 선택할 수 있다. 이어서 레이트 매칭 장치는 단계(2812)에서 제 2 중복 버전을 생성하고, 이는 시스템 비트의 제 2 서브세트를 포함한다. 레이트 매칭 장치는 패리티 비트의 제 2 서브세트에 잔여 비트를 할당하나, RV1에 포함된 패리티 비트가 제 2 서브세트의 패리티 비트에 포함되는 것을 배제한다(예를 들면, 플립 변수를 제로(0)로 초기화함으로써). 이는 두 개의 제 1 중복 버전에 포함된 코드화된 메시지로부터의 비트의 수를 최대화한다.

계속하여 도 28을 참조하면, 단계(2816)에서, 제 1 천공 알고리즘 및 제 2 스왑 값(예, 30%)을 사용하여 시스템 비트의 제 3 서브세트를 선택한다. 제 2 스왑 값은 단계(2804)에서 제 1 서브세트를 선택하는데 사용된 제 1 스왑 값과 다르다. 예를 들어, 서로 다른 비트 위치의 서로 다른 수의 시스템 비트가 제 3 서브세트에 포함되게 선택되도록 제 2 스왑 값이 제 1 스왑 값보다 크다. 이어서, 단계(2818)에서, 레이트 매칭 장치는 제 3 서브세트의 시스템 비트를 포함하는 제 3 중복 버전을 발생하고, RV3 내의 잔여 비트가 패리티 비트의 제 3 서브세트에 할당된다. 이어서 프로세스(2800)가 단계(2822)로 이동하여 종료된다.

도 29는 1.0의 코드 레이트를 가진 시스템에서 도 28의 프로세스(2800)에 따라 생성된, 중복 버전(RV1(2900), RV2(2910), 및 RV3(2920))을 나타낸다. 이 예에서, RV1(2900)에 대한 스왑 값이 10%로 초기화되고, RV3(2920)에 대한 스왑 값이 30%로 초기화된다. 따라서, RV1(2900)은 90%의 시스템 비트(2930)를 포함하며, RV3(2920)는 70%의 시스템 비트(2960)를 포함한다. 위에 설명한 바와 같이, RV1(2900) 및 RV3(2920)가 동일한 천공 알고리즘을 이용하여 생성된다. RV2(2910)는 다른 천공 알고리즘을 이용하여 (또는 다른 루프 파라미터를 가진 동일한 천공 알고리즘을 이용하여) 발생된다. 왜냐하면, 레이트 매칭 장치가 RV1(2900)에 포함되도록 선택된 비트에 근거하여 RV2(2910)에 포함되도록 비트를 선택하기 때문이다. 따라서, RV2(2910)가 시스템 비트(2940)와 패리티 비트(2950)를 포함하고, 시스템 비트는 RV1에 포함되도록 선택되지 않은 전체 10%의 시스템 비트로 구성되며, 패리티 비트는 RV1(2900)에 포함되도록 선택되지 않은 패리티 2 비트로 구성된다.

도 28 및 29에 관하여 위에 설명한 기술에 따라, 중복 버전을 생성하기 위해 표 4에 도시된 값에 따라 플립(flip) 변수를 초기화한다. 레이트 매칭 장치는 루프 로직이 시스템, 패리티 1 또는 패리티 2 데이터 비트에서 실행되는지 여부에 상관없이 이러한 값을 사용한다. 플립 변수에 더하여, 레이트 매칭 장치가 시스템, 패리티 1, 및 패리티 2 비트를 천공하는 데 사용하기 위해 다른 루프 파라미터를 초기화한다. 파라미터의 일부가 천공 알고리즘의 차에 기인하여 다르게 계산되더라도, 루프 파라미터가 위에 설명한 루프 파라미터라면 어느 것이나 포함할 수 있다. 레이트 매칭 장치가 이러한 루프 파라미터를 사용하여 데이터 비트에 대해 개별적으로 루프 로직을 실행한다(예를 들면, 도 18의 프로세스(1800)에 관하여 위에 설명한 기술을 사용하여).

도 31은 루프 로직(3100)을 포함하는 프로세스의 흐름도를 나타낸다. 루프 로직(3100)이 레이트 매칭 장치(예, 도 1의 강화된 레이트 매칭 장치(104) 또는 강화된 레이트 매칭 장치(108))에 의해 수행되어 현재 중복 버전에 포함되기 위한 비트를 선택한다. 일부 예에서, 레이트 매칭 장치가 루프 로직(3100)을 실행하여 각각의 단계(도 18의 1808, 1812, 및 1816)를 수행한다. 따라서, 단계(1808, 1812, 또는 1816) 중 어느 하나가 병렬로 수행되는 경우에, 레이트 매칭 장치는 루프 로직(3100)에 대한 둘 또는 세 개의 구현예를 포함한다. 그렇지 않다면, 레이트 매칭 장치는 루프 로직(3100)에 대한 하나의 구현예를 포함하고, 단계(1808, 1812, 또는 1816) 중 하나가 수행될 때마다 루프 로직(3100)을 초기화한다. 프로세스의 설명을 간단히 하기 위해, 도 31은 데이터 비트를 선택하는 면에서 설명될 것이다. 이러한 데이터 비트는 레이트 매칭 장치가 현재 수행하고 있는 도 18의 단계에 따라 시스템 비트, 패리티 1 비트 또는 패리티 2 비트를 가리킬 수 있다.

도 31의 프로세스가 단계(3102)에서 시작하여 단계(3104)로 진행한다. 단계(3104)에서, 레이트 매칭 장치는 루프 파라미터 세트를 초기화한다. 레이트 매칭 장치가 초기 에러 값(e_ini 및 e2_ini)을 계산하고, 이는 바람직한 천공 비율을 획득하기 위해 다른 루프 파라미터와 함께 사용된다. 이어서 레이트 매칭 장치가 현재 에러 값(e 및 e2)을 이러한 초기 에러 값으로 설정한다. 레이트 매칭 장치는 Nw 개의 구성요소를 가지며 변수에 의해 참조되는 바이너리 루프 벡터(T(m))를 초기화한다. 제 1 및 제 3 종복 버전에 관하여 T(m)은 모두 1로 초기화된다. 제 2 중복 버전에 관하여 T(m)은, RV1에 포함된 비트에 대응하는 모든 위치에서 1을 포함하고, RV1으로부터 천공된 비트에 대응하는 모든 위치에서 제로를 포함하는 벡터이다(PAN이 포함되지 않는 것으로 가정함). 이러한 벡터는 레이트 매칭 장치가 어느 비트가 RV1에 이전에 포함되었는지를 확인할 수 있게 하고, 이에 따라 이러한 비트는 RV2에 포함되지 않는다.

이어서, 단계(3106)에서, 레이트 매칭 장치는 루프 변수(m)을 1로 설정한다. 루프 변수는 특정한 데이터 비트를 색인 하는 데 사용된다. 따라서, m=1로 설정함으로써, 레이트 매칭 장치가 제 1 비트를 고려함으로써 루프가 시작되도록 루프 로직(3100)을 초기화한다.

계속하여 단계(3108)에서, 레이트 매칭 장치는 루프 변수, m이 Nw 보다 작거나 같은지를 결정한다. 루프 변수가 Nw보다 크면, 루프 로직(3100)은 비트를 모두 루프로 처리한다. 따라서 루프 로직(3100)이 단계(3110)에서 종료한다. 그렇지 않으면, 루프 로직(3100)이 레이트 매칭 장치가 다음을 계산하는 단계(3112)로 계속된다.

T(m) xor not(flip) (표현 2)

레이트 매칭 장치가 이러한 표현(EXPR.2)이 1과 같지 않다고 결정하면, 루프 로직(3100)이 단계(3114)로 이동한다. 단계(3114)에서, 레이트 매칭 장치는 플립 변수가 제로(0)와 같은지를 결정한다. 플립 변수가 0과 같으면, 레이트 매칭 장치가 m번째 비트를 단계(3116)에서 천공하여, m번째 비트가 현재 중복 버전으로부터 배제된다. 루프 로직(3100)이 이후에 단계(3134)로 이동하여 다음 비트를 고려한다. 그렇지 않으면, 레이트 매칭 장치가 플립 변수가 1과 같다고 결정한 경우에, 루프 로직(2000)이 m번째 비트를 천공하지 않고 바로 단계(2034)로 이동한다. 이 경우에, m번째 비트가 현재 중복 버전에 포함된다.

단계(3112)로 돌아가서, 레이트 매칭 장치가 표현 2가 1과 같다고 결정한 경우에, 루프 로직(3100)이 단계(3118)로 계속된다. 단계(3118)에서, 레이트 매칭 장치는 현재 에러 값에서 e_minus를 뺄셈함으로써, 현재 에러 값(e)을 조절한다. 그리고 나서, 단계(3120)에서, 레이트 매칭 장치는 현재 에러 값이 0보다 큰지를 결정한다. 현재 에러 값이 0보다 크면, 프로세스(3100)가 단계(3122)로 계속되고, 여기서 레이트 매칭 장치는 m번째 비트를 천공한다. 또한 레이트 매칭 장치가 단계(3124)에서 현재 에러 값에 e_plus를 부가하여 에러 값을 조절한다.

단계(3120)에서, 레이트 매칭 장치가 현재 에러 값이 0보다 크다는 것을 결정하는 경우에, 추가 비트가 PAN 필드를 포함할 필요가 없다면 m번째 비트가 천공된다. 따라서, 루프 로직(3100)이 내부 PAN 로직(3125)으로 입력되고, PAN 필드를 위한 공간이 만들어질 수 있도록 현재 비트를 천공할 것인지를 결정한다. 루프 로직(2300)에서와 달리, 루프 로직(2300)은, 루프 로직(3100)이 포함되지 않는 경우에 비트가 천공되는 것을 방지하기보다는, PAN이 포함되는 경우에 추가 비트를 천공하는 내부 PAN 로직을 포함한다.

내부 PAN 로직(3125)은 레이트 매칭 장치가 정확한 현재 에러 값을 유지하기 위해 제 2 에러 값을 조절하는 단계(3126)에서 시작한다. 즉, 레이트 매칭 장치가 현재 제 2 에러 값에서 e2_minus를 뺄셈한다. 이어서, 단계(3128)에서, 레이트 매칭 장치는 제 2 에러 값이 0보다 작거나 같은지를 결정한다. 그렇지 않다면, 레이트 매칭 장치가 m번째 비트를 천공하지 않고, 루프 로직(2300)이 다음 비트를 고려하기 위해 단계(3134)로 이동한다.

단계(3128)에서, 대신에 레이트 매칭 장치가 제 2 에러 값이 0보다 작다고 결정하면, 이는 바람직한 천공 비율을 얻도록 m번째 비트가 천공되어야 한다는 것을 나타낸다. 따라서, 단계(3130)에서, 레이트 매칭 장치는 m번째 비트를 천공하여 m번째 비트가 현재 중복 버전에 포함되지 않도록 한다. 이러한 시나리오에서, 레이트 매칭 장치가 PAN 필드의 비트가 현재 무선 블록 내에 포함되도록 비트를 천공한다. 그리고 나서, 단계(3132)에서 현재 비트가 천공되었기 때문에, 레이트 매칭 장치는 현재 제 2 에러 값에 e2_plus를 부가하여 제 2 에러 값을 조절한다. 루프 로직(3100)은 다음 비트를 고려하도록 이후에 단계(3134)로 이동한다.

루프 로직(3100)이 도 28의 프로세스(2800)에 따라 중복 버전을 생성하는 것을 나타내기 위해, 도 32는 R_MAX = 3일 때 루프 로직(3100)을 수행하는 경우에 레이트 매칭 장치에 의해 실행되는 효과적인 프로세스를 각각 도시한다. 다르게 설명하면, 도 32는 루프 로직(3100)이 각 유형의 중복 버전-예, RV1, RV2-II, 및 RV3-을 구현하는 천공 알고리즘을 나타낸다. 도 32의 프로세스는 루프 파라미터의 일부를 각 유형의 중복 버전을 위해 루프 로직(3100, 도 31)으로 삽입하는 것으로부터 유도된다. R_MAX = 2 인 때, 루프 로직(3100)은 도 21의 프로세스(2100)에 관하여 위에 설명한 것과 유사한 플로우(흐름)를 가진다.

프로세스(3200)가 단계(3202)에서 시작하여 단계(3204)로 진행한다. 단계(3204)에서, 루프 로직을 실행하는 레이트 매칭 장치가 모든 비트(예, 시스템, 패리티 1 또는 패리티 2 비트)가 고려되었는지를 결정한다. 모든 비트가 루프 처리된 경우에, 프로세스(3200)가 단계(3206)에서 종료한다. 그렇지 않으면, 레이트 매칭 장치가 다음 비트(m)로 이동하고, 이러한 다음 비트에 대한 프로세스(3200)의 잔여 단계를 수행한다. 현재 중복 버전이 제 1 중복 버전(3208)이면, 레이트 매칭 장치가 현재 및 바람직한 천공 비율 사이의 현재 에러 값에 근거하여 m번째 비트를 선택적으로 천공한다. 따라서, 레이트 매칭 장치가 충분한 수의 비트를 천공하여 나머지, 천공되지 않은 비트를 중복 버전의 사전 지정된 사이즈(예, M)에 맞춘다.

현재 중복 버전이 제 2 중복 버전(3212)이면, 레이트 매칭 장치가 단계(3214)에서, m번째 비트가 제 1 중복 버전(예, T(m)을 사용)에 포함되었었는지를 결정한다. m번째 비트가 이미 RV1에 포함되었다고 레이트 매칭 장치가 결정한 경우에, 레이트 매칭 장치는 단계(3214)에서, m번째 비트를 천공하여, 이 비트가 제 2 중복 버전에 포함되지 않도록 한다. 그렇지 않으면, 프로세스(3200)가 단계(3210)로 이동하고, 여기서, m번째 비트가 선택적으로 천공된다. 따라서, 현재 중복 버전에 포함될 수 있는 스페이스의 양에 따라, RV1에 포함되지 않았던 비트는 어느 것이나 제 2 중복 버전에 포함되거나 포함되지 않을 수 있다. 프로세스(3200)가 이어서 단계(3204)로 이동하여 다음 비트를 고려한다.

계속하여 도 32를 참조하면, 현재 중복 버전이 제 2 중복 버전(3218)인 경우에, 비트가 제 1 또는 제 2 중복 버전에 포함되었는지를 검토하기보다는 프로세스(3200)가 곧바로 단계(3210)로 이동한다. 단계(3210)에서, 레이트 매칭 장치는 현재 비트를 천공하거나 천공하지 않을 수 있다. 레이트 매칭 장치가 RV1 (3208) 및 RV3　(3218)에 관한 것과 유사한 방식으로 동작한다. 구체적으로, 두 가지 경우에서, 프로세스(3200)가 바로 단계(3210)로 이동하여 현재 비트가 천공되어야 하는지를 결정한다. RV1(3208)의 경우는 RV3(3218)의 스왑 값과 다른 스왑 값에 연관되기 때문에, 현재 비트가 천공되어야 하는가에 대한 단계(3210)의 결정 결과가 다르다. 따라서, 동일한 일반적인 천공 알고리즘이 이러한 시나리오에 사용되더라도, 레이트 매칭 장치가 개별적인 중복 버전에 포함되도록 다른 수의 비트와 다른 비트 위치를 선택한다.

이제 도 33A 및 33B를 참조하면, 도 28-32에 관하여 위에 설명한 레이트 매칭 기술에 따라 발생되며, 수신된 중복 버전을 해독하는 프로세스(3300)의 흐름도가 도시된다. 프로세스(3300)는 수신국(예, 도 1의 이동국(106) 또는 기지국(102))에 의해 수신된다.

프로세스(3300)는 단계(3302)에서 시작되고 단계(3304)로 진행한다. 단계(3304)에서, 수신국이 현재 시간 슬롯에서 무선 통신 네트워크(예, 셀 방식 네트워크)로부터 버스트(burst)를 수신한다. 수신국은 정보의 완성 패킷이 단계(3306)에서 수신되었는지를 결정한다. 예를 들어, 수신국이 정보의 전체 패킷을 얻는데 네 개의 버스트를 수신하는 것 필요하다. 현재 패킷에 대한 모든 버스트가 수신되지 않은 경우에, 프로세스(3300)가 단계(3304)로 복귀한다. 그렇지 않으면 단계(3308)로 이동한다. 단계(3309)에서, 수신국은 수신 패킷의 헤더 부분을 해독한다.

단계(3309)에서, 수신국이 헤더가 성공적으로 해독될 수 없다고 결정하면, 수신국은 패킷의 데이터 부분의 정보를 해석할 수 없다. 이러한 시나리오에서, 프로세스(3300)가 단계(3310)에서 종료한다. 그렇지 않으면, 수신국이 헤더 부분을 성공적으로 해독한 경우에, 수신국이 수신된 패킷의 데이터 부분 내의 BSN을 처리할 수 있다. 따라서 프로세스(3300)는 영역(3311)에 도시된 단계로 계속되고, 이는 데이터 부분 내 각각의 BSN 에 관하여 수신국이 수생하는 단계이다.

영역(3311) 내의 단계는 단계(3312)로 시작한다. 단계(3312)에서, 수신국이 BSN 중 하나를 획득하기 위해 수신된 패킷의 데이터 부분을 판독하고, 수신국은 획득된 BSN을 디인터리브(deinterleave)한다. 이어서, 프로세스(3300)가 영역(3315) 내의 단계(3316)로 계속된다. 일부 실시예에서, 이러한 영역 내의 단계가 수신국에 구현된 레이트 매칭 장치(예, 도 1의 강화된 레이트 매칭 장치(108) 또는 도 3의 강화된 레이트 매칭 장치(353))에 의해 수행된다. 단계(3316)에서, 수신국은 BSN이 대응하는 중복 버전 타입(유형)(예, RV1, RV2, 또는 RV3)을 확인한다. 수신국이 단계(3318)에서 BSN이 제 1 중복 버전이라고 결정한 경우에, 도 28-32에 관하여 위에 설명한 바와 같이, 수신국은 RV1 천공 알고리즘을 사용하여 천공 시퀀스를 생성한다. 예를 들어, 천공 시퀀스가 모 코드(mother code)의 비트 위치가 수신된 BSN에 포함된 것을 나타내는 사이즈 Nw의 바이너리 벡터일 수 있다.

단계(3316)에서, 대신에 수신국이 수신된 BSN을 제 2 중복 버전이라고 결정하면, 수신국이 제 2 중복 버전에 대응하는 천공 시퀀스를 생성한다. 그러나, RV2를 생성하기 위한 천공 알고리즘은 RV1에 대한 천공 알고리즘을 필요로 한다. 따라서, 수신국은 먼저 단계(3320)에서 RV1 천공 알고리즘을 시용하여 천공 시퀀스를 생성한다. 이전 RV1 송신에 PAN 필드가 실제로 사용되었는지에 상관없이, PAN 필드가 포함되지 않는 경우를 위해 수신국이 RV1 천공 시퀀스를 생성한다. 단계(3320)를 수행함으로써, 수신국이 T(RV2 천공 알고리즘에 사용된 루프 파라미터, 위에 설명됨)를 획득한다. 프로세스(3300)는 이어서, RV2 천공 알고리즘 및 단계(3320)에서 획득된 루프 파라미터(T)를 사용하여 수신국이 천공 시퀀스를 생성하는 단계(3322)로 계속된다. RV2 천공 시퀀스는 예를 들면, 모 코드의 어느 비트 위치가 수신된 BSN에 포함되는지를 나타내는 사이즈 Nw 의 바이너리 벡터이다.

단계(3316)로 돌아가서, 수신국이 대신에 BSN이 제 3 중복 버전인 것으로 결정한 경우에, 프로세스(3300)는 단계(3324)로 계속된다. 단계(3324)에서, 수신국이 RV3 천공 알고리즘을 이용하여 천공 시퀀스를 생성한다. 예를 들어, 수신국이 다른 스왑 값을 이용하는 것을 제외하고, 단계(3318)에서 수신국은, RV1에 관하여 사용되었던 천공 알고리즘을 이용하여 천공 시퀀스를 생성한다. 예를 들어 RV3 천공 시퀀스가 수신된 BSN에 모 코드의 어느 비트 위치가 포함되는지를 나타내는 사이즈 Nw의 바이너리 벡터일 수 있다. 다른 실시예(도시되지 않음)에서, 수신국은 RV3를 위한 천공 시퀀스를 발생하기 위해 RV1 및/또는 RV2을 위한 천공 시퀀스를 생성할 필요가 있다.

수신국이 단계(3318), 단계(3322) 또는 단계(3324)에서 현재 중복 버전에 관하여 천공 시퀀스를 생성하면, 프로세스(3300)가 단계(3326)로 계속된다. 단계(3326)에서, 수신국은, 자신의 레이트 매칭 장치를 통해, 발생된 RV1, RV2, 또는 RV3 천공 시퀀스를 사용하여 디인터리브 된 BSN을 언펑쳐(unpuncture) 한다. 구체적으로 수신국은 천공 시퀀스에 근거하여 모 코드의 특정한 비트 위치로 디인터리브 된 BSN의 비트를 매핑한다. 예를 들어, 모 코드의 잔여 비트 위치에 관하여, 수신국이 이레이저(erasure)를 플레이스홀더(placeholder)로 사용할 수 있다.

프로세스(3300)는 이어서 단계(3328)로 계속되고, 이는 도 33B에 도시된다. 단계(3328)에서, 수신국은 동일한 BSN의 이전 버전이 수신되었는지를 결정한다. 이전 버전이 수신된 경우에, 수신국이 천공되지 않은, 현재 BSN을 이전 버전과 결합한다. 수신국은 예를 들면 점증적인 중복 결합방법(incremental redundancy combining)을 이용하거나, 다른 적합한 결합 기술을 이용하여 이러한 중복 버전을 결합한다. 단계(3328)에서, 수신국이 대신에 동일한 BSN의 이전 버전이 수신되지 않았다고 결정하면, 프로세스(3300)가 결합단계를 수행하지 않고 단계(3332)로 건너뛴다.

단계(3332)에서, 수신국은 천공되지 않은 BSN을 해독하고, 이는 동일한 BSN의 이전 수신 버전과 결합되거나 결합되지 않을 수 있다. 단계(3334)에서, 천공되지 않은 BSN이 성공적으로 해독된 것으로 수신국이 결정한 경우에, 프로세스(3300)가 단계(3336)로 이동한다. 단계(3336)에서, 수신국은 해독된 데이터를 사용하는 수신국의 일부 구성요소로 해독된 데이터를 보내고, 프로세스(3300)가 단계(3310)에서 종료한다. 단계(3334)에서, 수신국이 대신에 디코딩이 성공적이지 않다고 결정하면, 수신국은 대응하는 BSN의 로그우도(log-likelihood) 비율(LLRs)을 저장한다. 이후에 동일한 BSN의 다음 중복 버전이 수신된 때, 수신국이 저장된 LLR을 사용한다. 특히, 수신국이 동일한 BSN의 다음 수신 버전을 위해 단계(3330)를 수행할 때, 수신국은 저장된 LLR을 결합할 수 있다. 프로세스(3300)가 이어서 단계(3310)에서 종료한다.

위에서 레이트 매칭을 위한 장치 및 방법을 설명하였다. 본 발명이 속하는 분야의 기술자는 본 발명이 설명된 실시예 이외의 실시예에 의해 실행될 수 있으며, 이는 본 발명의 제한하기보다는 설명하는 것을 목적으로 한다는 것을 이해할 것이다.

100 : 무선 통신 시스템 101 : 무선 셀
102 : 기지국 104 : 레이트 매칭 장치
106 : 이동국 200 : 기지국
220 : 네트워크 인터페이스 252 : 신호처리/제어 회로
253 : 강화된 레이트 매칭 장치 264 : 데이터 저장장치
266 : 메모리 300 : 이동국
351 : 무선 송/수신용 안테나 352 : 신호처리/제어 회로
356 : 마이크로 폰 358 : 오디오 출력
360 : 디스플레이 362 : 사용자 입력 장치

Claims (242)

1. 무선 통신 네트워크에서 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
   복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해, 터보 코드(Turbo code)를 사용하여 메시지를 코드화하는 단계;
   무선 통신 네트워크로 송신하기 위해, 제 1 천공 알고리즘(puncturing algorithm)과 제 1 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택하는 단계;
   기결정된 수의 비트 위치를 가지는 메시지의 제 1 중복 버전을 생성하는 단계, 상기 제 1 중복 버전은 상기 시스템 비트의 제 1 서브세트를 포함하고, 상기 제 1 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 1 서브세트에 할당되며;
   무선 통신 네트워크로 송신하기 위해, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은, 상기 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하는 단계;
   기결정된 개수의 비트 위치를 가지는 메시지의 제 2 중복 버전을 생성하는 단계, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트를 포함하고, 상기 제 2 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 2 서브세트에 할당되며, 패리티 비트의 제 2 서브세트는 패리티 비트의 제 1 서브세트에 포함되지 않은 패리티 비트로부터 생성되며, 그리고 모든 패리티 비트가 제 1 또는 제 2 서브세트에 포함되는 경우에만 추가 패리티 비트를 포함하며; 그리고
   상기 제 1 중복 버전을 송신하는 단계
   를 포함하는 것을 특징으로 하는 메시지 송신 방법.
2. 제1항에 있어서,
   상기 시스템 비트의 제 1 서브세트 또는 제 2 서브세트를 선택하는 단계는,
   시스템 비트의 일부가 그 서브세트로부터 배제되도록 상기 시스템 비트의 일부를 천공하는 것을 특징으로 하는 메시지 송신 방법.
3. 제1항에 있어서,
   무선 송신 네트워크로 송신하기 위해, 제 1 천공 알고리즘 및 제 2 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 3 서브세트를 선택하는 단계, 상기 제 2 파라미터화된 스왑 값은 제 1 파라미터화된 스왑 값과 다르며; 그리고
   기결정된 개수의 비트 위치를 가지는 메시지의 제 3 중복 버전을 생성하는 단계
   를 더 포함하되,
   상기 제 3 중복 버전이 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 것을 특징으로 하는 메시지 송신 방법.
4. 제3항에 있어서,
   상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 메시지 송신 방법.
5. 제3항에 있어서,
   상기 제 2 파라미터화된 스왑 값이 0.30이고, 상기 시스템 비트의 제 1 서브세트를 선택하는 단계는, 상기 제 1 서브세트에 포함되지 않게 상기 시스템 비트의 30%를 배제하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
6. 제1항에 있어서,
   상기 복수의 패리티 비트는 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고,
   상기 메시지 송신 방법은,
   패리티 비트의 제 1 및 제 2 서브세트의 일부를 상기 복수의 제 1 패리티 비트에 할당하는 단계; 그리고
   패리티 비트의 제 1 및 제 2 서브세트의 나머지를 상기 복수의 제 2 패리티 비트에 할당하는 단계
   를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
7. 제6항에 있어서,
   상기 패리티 비트의 제 1 및 제 2 서브세트의 절반이 상기 복수의 제 1 패리티 비트에 할당되고, 나머지 절반이 상기 복수의 제 2 패리티 비트에 할당되는 것을 특징으로 하는 메시지 송신 방법.
8. 제3항에 있어서,
   상기 복수의 패리티 비트는 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고,
   상기 메시지 송신 방법은,
   패리티 비트의 제 1, 제 2 및 제 3 서브세트의 일부를 상기 복수의 제 1 패리티 비트에 할당하는 단계; 그리고
   패리티 비트의 제 1, 제 2 및 제 3 서브세트의 나머지를 상기 복수의 제 2 패리티 비트에 할당하는 단계
   를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
9. 제1항에 있어서,
   패리티 비트의 제 2 서브세트를 선택하는 단계는,
   패리티 비트의 상기 제 1 서브세트에 포함된 패리티 비트들을 패리티 비트의 제 2 서브세트로부터 배제하는 것을 특징으로 하는 메시지 송신 방법.
10. 제9항에 있어서,
    상기 패리티 비트의 제 2 서브세트를 위해 선택되는 것으로부터 패리티 비트들을 배제하는 것은, 코드화된 데이터의 모든 비트를 송신하는데 둘 이상의 중복 버전이 필요하다는 결정에 응답하여 수행되는 것을 특징으로 하는 메시지 송신 방법.
11. 제1항에 있어서,
    코드화된 데이터 스트림의 모든 비트를 송신하는데 두 개의 중복 버전이 필요하다는 결정에 응답하여, 상기 제 1 중복 버전에 포함되지 않은 모든 패리티 비트를 제 2 서브세트에 포함시키는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
12. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은,
    기결정된 개수의 비트 위치를 가지는 메시지의 제 1 중복 버전을 수신하는 단계, 상기 제 1 중복 버전이 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하며;
    제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값에 근거하여 제 1 중복 버전 천공 시퀀스를 생성하는 단계;
    상기 제 1 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 1 서브세트를 확인하는 단계;
    패리티 비트의 제 1 서브세트를 확인하는 단계, 시스템 비트의 제 1 서브세트로서 확인되지 않은 제 1 중복 버전의 비트 위치들은 패리티 비트의 제 1 서브세트로서 확인되며;
    터보 코드에 근거하여 메시지의 제 1 추정 데이터를 생성하도록 상기 시스템 비트 및 패리티 비트의 제 1 서브세트를 해독하는 단계;
    기결정된 개수의 비트 위치를 가지는 메시지의 제 2 중복 버전을 수신하는 단계, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트와 패리티 비트의 제 2 서브세트를 포함하며;
    제 2 중복 버전 천공 시퀀스를 생성하는 단계;
    상기 제 2 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 2 서브세트를 확인하는 단계;
    패리티 비트의 제 2 서브세트를 확인하는 단계, 상기 시스템 비트의 제 2 서브세트로서 확인되지 않은 제 2 중복 버전의 비트 위치들은 패리티 비트의 제 2 서브세트로서 확인되며;
    시스템 비트의 제 1 및 제 2 서브세트와 패리티 비트의 제 1 및 제 2 서브세트를 결합하는 단계, 상기 시스템 비트의 결합된 서브세트는 메시지에 대응하는 모든 시스템 비트이며; 그리고
    터보 코드에 근거하여 메시지의 제 2 추정 데이터를 생성하기 위해 시스템 및 패리티 비트의 결합된 서브세트를 해독하는 단계
    를 포함하는 것을 특징으로 하는 메시지 수신 방법.
13. 제12항에 있어서,
    기결정된 개수의 비트 위치를 가지며, 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 수신하는 단계;
    제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값에 근거하여 제 3 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 2 파라미터화된 스왑 값은 제 1 파라미터화된 스왑 값과 다르며; 그리고
    제 3 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 3 서브세트를 확인하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
14. 제13항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 메시지 수신 방법.
15. 제13항에 있어서,
    상기 제 2 파라미터화된 스왑 값은 0.30이고,
    상기 시스템 비트의 제 1 서브세트를 확인하는 단계는 시스템 비트의 30%가 시스템 비트의 제 1 서브세트에 포함되지 않는다는 것을 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
16. 제12항에 있어서,
    상기 제 2 중복 버전 천공 시퀀스를 생성하는 단계는, 제 1 중복 버전 천공 시퀀스와 제 2 천공 알고리즘에 근거하여 제 2 중복 버전 천공 시퀀스를 생성하는 것을 특징으로 하는 메시지 수신 방법.
17. 제12항에 있어서,
    상기 제 2 중복 버전 천공 시퀀스를 생성하는 단계는,
    제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 사용하여 또 하나의(another) 제 1 중복 버전 천공 시퀀스를 생성하는 단계, 상기 또 하나의(another) 제 1 중복 버전 천공 시퀀스는 상기 제 1 중복 버전 천공 시퀀스와 상이하며; 그리고
    상기 또 하나의 제 1 중복 버전 천공 시퀀스 및 제 2 천공 알고리즘에 근거하여 제 2 중복 버전 천공 시퀀스를 생성하는 단계
    를 포함하는 것을 특징으로 하는 메시지 수신 방법.
18. 제12항에 있어서,
    상기 제 1 또는 제 2 중복 버전 천공 시퀀스를 생성하는 단계는,
    시스템 비트의 어느 비트 위치가 시스템 비트의 상기 제 1 서브세트 또는 제 2 서브세트에 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
19. 제12항에 있어서,
    상기 시스템 비트 또는 패리티 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는 상기 시스템 비트 또는 패리티 비트의 제 1 또는 제 2 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
20. 제12항에 있어서,
    제 1 패리티 천공 시퀀스를 생성하는 단계를 더 포함하되, 패리티 비트의 제 1 서브세트가 상기 제 1 패리티 천공 시퀀스에 근거하여 확인되는 것을 특징으로 하는 메시지 수신 방법.
21. 제12항에 있어서,
    상기 패리티 비트의 제 1 및 제 2 서브세트는 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 각각 포함하고,
    상기 메시지 수신 방법은,
    제 1 패리티 비트 천공 시퀀스를 생성하는 단계, 상기 제 1 복수의 패리티 비트는 상기 제 1 패리티 천공 시퀀스에 근거하여 확인되며; 그리고
    제 2 패리티 비트 천공 시퀀스를 생성하는 단계
    를 더 포함하되,
    상기 제 2 복수의 패리티 비트는 상기 제 2 패리티 천공 시퀀스에 근거하여 확인되는 것을 특징으로 하는 메시지 수신 방법.
22. 제12항에 있어서,
    시스템 비트 및 패리티 비트의 제 1 서브세트의 해독이 실패인지 결정하는 단계; 그리고
    상기 결정 단계에 응답하여 제 2 중복 버전을 수신하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
23. 메시지의 중복 버전을 생성하는 방법에 있어서,
    상기 메시지가 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 메시지의 중복 버전을 생성하는 상기 방법은,
    제 1 천공 알고리즘과 기결정된 제 1 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택하는 단계;
    기결정된 개수의 비트 위치를 가지는 메시지의 제 1 중복 버전을 생성하는 단계, 상기 제 1 중복 버전은 상기 시스템 비트의 제 1 서브세트를 포함하고, 상기 제 1 중복 버전의 사용되지 않은 비트는 패리티 비트의 제 1 서브세트에 할당되며;
    상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하는 단계; 그리고
    기결정된 개수의 비트 위치를 가지는 메시지의 제 2 중복 버전을 생성하는 단계로서, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트를 포함하고, 상기 제 2 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 1 서브세트에 포함되지 않은 패리티 비트로부터 생성된 패리티 비트의 제 2 서브세트에 할당되며, 모든 패리티 비트가 제 1 또는 제 2 서브세트에 포함되는 경우에만 추가 패리티 비트를 포함하는 것이 특징인, 제 2 중복 버전을 생성하는 단계
    를 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
24. 제23항에 있어서,
    시스템 비트의 제 1 서브세트 또는 제 2 서브세트를 선택하는 단계는,
    상기 시스템 비트의 일부를 천공하여 상기 일부가 그 서브세트로부터 배제되게 하는 단계를 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
25. 제23항에 있어서,
    제 1 천공 알고리즘 및 제 2 파라미터화된 스왑 값을 사용하여 시스템 비트의 제 3 서브세트를 선택하는 단계로서, 상기 제 2 파라미터화된 스왑 값이 제 1 파라미터화된 스왑 값과 다른 것이 특징인 시스템 비트의 제 3 서브세트를 선택하는 단계; 그리고
    기결정된 개수의 비트 위치를 가지는 메시지의 제 3 중복 버전을 생성하는 단계로서, 상기 제 3 중복 버전이 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 것이 특징인 제 3 중복 버전을 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
26. 제25항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
27. 제25항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 0.30이고, 상기 시스템 비트의 제 1 서브세트를 선택하는 단계는 상기 제 1 서브세트에 포함되지 않게 상기 시스템 비트의 30%를 배제하는 단계를 포함하는 특징으로 하는 메시지의 중복 버전 생성 방법.
28. 제 23 항에 있어서,
    상기 복수의 패리티 비트가 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고,
    패리티 비트의 제 1 및 제 2 서브세트의 일부를 복수의 제 1 패리티 비트에 할당하는 단계; 그리고
    패리티 비트의 제 1 및 제 2 서브세트의 나머지를 복수의 제 2 패리티 비트에 할당하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
29. 제 28 항에 있어서,
    상기 패리티 비트의 제 1 및 제 2 서브세트의 절반이 상기 복수의 제 1 패리티 비트에 할당되고, 나머지 절반이 상기 복수의 제 2 패리티 비트에 포함되는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
30. 제 25 항에 있어서,
    상기 복수의 패리티 비트가 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고,
    메시지의 중복 버전을 생성하는 상기 방법은,
    패리티 비트의 제 1, 제 2 및 제 3 서브세트의 일부가 상기 복수의 제 1 패리티 비트에 할당되는 단계; 그리고
    패리티 비트의 제 1, 제 2 및 제 3 서브세트의 나머지부가 상기 복수의 제 2 패리티 비트에 할당되는 단계
    를 더 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
31. 제 23 항에 있어서,
    패리티 비트의 제 2 서브세트를 선택하는 단계는,
    패리티 비트의 제 1 서브세트에 포함된 패리티 비트를 패리티 비트의 제 2 서브세트로부터 배제하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
32. 제 31 항에 있어서,
    상기 패리티 비트의 제 2 서브세트를 위해 선택되는 것으로부터 패리티 비트를 배제하는 것은, 코드화된 데이터의 모든 비트를 포함하는데 둘 이상의 중복 버전이 필요하다는 결정에 응답하여 수행되는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
33. 제 23 항에 있어서,
    코드화된 데이터 스트림의 모든 비트를 포함하는데 두 개의 중복 버전이 필요하다는 결정에 응답하여, 상기 제 1 중복 버전에 포함되지 않은 모든 패리티 비트를 제 2 서브세트에 포함시키는 단계를 더 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
34. 무선 통신 네트워크로 메시지를 송신하기 위한 기지국에 있어서, 상기 기지국은,
    복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
    레이트 매칭 장치; 그리고
    상기 무선 통신 네크워크로 제 1 중복 버전을 송신하도록 구성된 송신기를 포함하되,
    상기 레이트 매칭 장치는,
    무선 통신 네트워크로 송신하기 위해, 제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택하고;
    기결정된 개수의 비트 위치를 가지는 제 1 중복 버전을 생성하며, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트를 포함하고, 상기 제 1 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 1 서브세트에 할당되며;
    무선 통신 네트워크로 송신하기 위해, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은, 상기 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며; 그리고
    기결정된 비트 위치를 가지는 메시지의 제 2 중복 버전을 생성하고, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트를 포함하고, 상기 제 2 중복 버전의 사용되지 않은 비트 위치가, 패리티 비트의 제 1 서브세트에 포함되지 않은 패리티 비트들로부터 생성된 패리티 비트의 제 2 서브세트에 할당되며, 모든 패리티 비트가 제 1 또는 제 2 서브세트에 포함되는 경우에만 추가 패리티 비트를 포함하도록 구성되는 것을 특징으로 하는 기지국.
35. 제 34 항에 있어서,
    상기 레이트 매칭 장치는,
    시스템 비트의 일부를 천공하여 상기 일부가 그 서브세트로부터 배제되도록 함으로써 시스템 비트의 제 1 서브세트 또는 제 2 서브세트를 선택하는 것을 특징으로 하는 기지국.
36. 제 34 항에 있어서,
    상기 레이트 매칭 장치는,
    무선 통신 네트워크로 송신하기 위해, 제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 사용하여 시스템 비트의 제 3 서브세트를 선택하고, 여기서, 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값과 다르며;
    기결정된 개수의 비트 위치를 가지는 메시지의 제 3 중복 버전을 생성하고, 상기 제 3 중복 버전은 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브 세트를 포함하도록 추가로 구성되는 것을 특징으로 하는 기지국.
37. 제 36 항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 기지국.
38. 제 36 항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 0.30이고,
    상기 레이트 매칭 장치는,
    상기 제 1 서브세트에 포함되지 않게 상기 시스템 비트의 30%를 배제함으로써, 시스템 비트의 제 1 서브세트를 선택하도록 구성되는 것을 특징으로 하는 기지국.
39. 제 34 항에 있어서,
    상기 복수의 패리티 비트가 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
    패리티 비트의 제 1 및 제 2 서브세트의 일부를 상기 복수의 제 1 패리티 비트에 할당하고; 그리고
    패리티 비트의 제 1 및 제 2 서브세트의 나머지를 상기 복수의 제 2 패리티 비트에 할당하도록 추가로 구성되는 것을 특징으로 하는 기지국.
40. 제 39 항에 있어서,
    상기 패리티 비트의 제 1 및 제 2 서브세트의 절반이 상기 복수의 제 1 패리티 비트에 할당되고, 나머지 절반이 상기 복수의 제 2 패리티 비트에 할당되는 것을 특징으로 하는 기지국.
41. 제 36 항에 있어서,
    상기 복수의 패리티 비트는 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
    패리티 비트의 제 1, 제 2 및 제 3 서브세트의 일부를 상기 복수의 제 1 패리티 비트에 할당하고; 그리고
    패리티 비트의 제 1, 제 2 및 제 3 서브세트의 나머지를 상기 복수의 제 2 패리티 비트에 할당하도록 추가로 구성되는 것을 특징으로 하는 기지국.
42. 제 34 항에 있어서,
    상기 레이트 매칭 장치는,
    패리티 비트의 제 2 서브세트로부터 패리티 비트의 제 1 서브세트에 포함된 패리티 비트를 배제함으로써, 상기 패리티 비트의 제 2 서브세트를 선택하도록 추가로 구성되는 것을 특징으로 하는 기지국.
43. 제 42 항에 있어서,
    상기 레이트 매칭 장치는,
    코드화된 데이터의 모든 비트를 송신하는 데 둘 이상의 중복 버전이 필요하다는 결정에 응답하여 상기 패리티 비트의 제 2 서브세트로부터 패리티 비트를 배제하도록 구성되는 것을 특징으로 하는 기지국.
44. 제 34 항에 있어서,
    상기 레이트 매칭 장치는,
    코드화된 데이터 스트림의 모든 비트를 송신하는데 두 개의 중복 버전이 필요하다는 결정에 응답하여, 상기 제 1 중복 버전에 포함되지 않은 모든 패리티 비트들을 제 2 서브세트에 포함하도록 구성되는 것을 특징으로 하는 기지국.
45. 무선 통신 네트워크로 메시지를 수신하는 이동국에 있어서,
    상기 이동국은,
    상기 무선 통신 네트워크로 상기 메시지에 대응하는 제 1 및 제 2 중복 버전을 수신하도록 구성된 수신기, 상기 중복 버전은 복수의 시스템 비트와 복수의 패리티 비트를 포함하며;
    레이트 매칭 장치; 그리고
    상기 메시지를 생성하기 위해, 시스템 비트 및 패리티 비트의 제 1 및 제 2 서브세트를 해독하도록 구성된 터보 디코더
    를 포함하여 이루어지며,
    상기 레이트 매칭 장치는,
    제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값에 근거하여 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하고;
    상기 제 1 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 1 서브세트를 확인하며;
    상기 제 1 중복 버전으로부터 패리티 비트의 제 1 서브세트를 확인하고, 시스템 비트의 제 1 서브세트로서 확인되지 않은 제 1 중복 버전의 비트 위치는 패리티 비트의 제 1 서브세트로 확인되며;
    상기 제 2 중복 버전에 포함된 시스템 비트의 제 2 서브세트를 위한 제 2 중복 버전 천공 시퀀스를 생성하고;
    상기 제 2 중복 버전 천공 시퀀스를 이용하여 시스템 비트의 제 2 서브세트를 확인하며;
    상기 제 2 중복 버전으로부터 패리티 비트의 제 2 서브세트를 확인하고, 시스템 비트의 제 2 서브세트로 확인되지 않은 제 2 중복 버전의 비트 위치가 패리티 비트의 제 2 서브세트로 확인되도록 구성되는 것을 특징으로 하는 이동국.
46. 제 45 항에 있어서,
    상기 레이트 매칭 장치는,
    기결정된 개수의 비트 위치를 가지며, 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 수신하고;
    제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값에 근거하여 제 3 중복 버전 천공 시퀀스를 생성하며, 상기 제 2 파라미터화된 스왑 값이 제 1 파라미터화된 스왑 값과 다르고; 그리고
    상기 제 3 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 3 서브세트를 확인하도록 추가로 구성되는 것을 특징으로 하는 이동국.
47. 제 46 항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 이동국.
48. 제 46 항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 0.30이고,
    상기 시스템 비트의 제 1 서브세트를 확인하는 것은 시스템 비트의 30%가 시스템 비트의 제 1 서브세트에 포함되지 않는다는것을 결정하는 것을 특징으로 하는 이동국.
49. 제 45 항에 있어서,
    상기 레이트 매칭 장치는,
    상기 제 1 중복 버전을 위한 천공 시퀀스에 근거하여 제 2 중복 버전 천공 시퀀스를 생성하고; 그리고
    상기 제 2 중복 버전 천공 시퀀스를 이용하여 시스템 비트의 제 2 서브세트를 확인하도록 구성되는 것을 특징으로 하는 이동국.
50. 제 45 항에 있어서,
    상기 레이트 매칭 장치는,
    또 다른 제 1 중복 버전 천공 시퀀스를 생성하고, 상기 또 다른 제 1 중복 버전 천공 시퀀스는 상기 제 1 중복 버전을 위한 천공 시퀀스와 상이하며;
    상기 또 다른 제 1 중복 버전 천공 시퀀스에 근거하여 제 2 중복 버전 천공 시퀀스를 생성하도록 구성되는 것을 특징으로 하는 이동국.
51. 제 45 항에 있어서,
    상기 레이트 매칭 장치는,
    시스템 비트의 어느 비트 위치가 상기 시스템 비트의 제 1 서브세트에 포함되는지를 결정함으로써 적어도 제 1 중복 버전을 위한 천공 시퀀스를 생성하도록 구성되는 것을 특징으로 하는 이동국.
52. 메시지의 중복 버전을 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
    제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택하고;
    기결정된 개수의 비트 위치를 가지는 제 1 중복 버전을 생성하며, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트를 포함하고, 상기 제 1 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 1 서브세트에 할당되며;
    상기 시스템 비트의 제 1 서브세트에 포함되지 않은, 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하고;
    기결정된 개수의 비트 위치를 가지는 제 2 중복 버전을 생성하고, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트를 포함하며, 상기 제 2 중복 버전의 사용되지 않은 비트 위치는 패리티 비트들의 제 1 서브세트에 포함되지 않은 패리티 비트들로 한정된 패리티 비트들의 제 2 서브세트에 할당되고, 모든 패리티 비트가 제 1 또는 제 2 서브세트에 포함되는 경우에만 추가 패리티 비트를 포함하도록 구성되는 것을 특징으로 하는 레이트 매칭 장치.
53. 제 52 항에 있어서,
    시스템 비트의 제 1 서브세트 또는 제 2 서브세트를 선택하는 것은 시스템 비트의 일부를 천공하여 상기 일부가 그 서브세트로부터 배제되게 하는 것을 특징으로 하는 레이트 매칭 장치.
54. 제 52 항에 있어서,
    무선 송신 네트워크에서의 송신을 위해, 제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 3 서브세트를 선택하고, 여기서 제 2 파라미터화된 스왑 값은 제 1 파라미터화된 스왑 값과 다르며;
    기결정된 개수의 비트 위치를 가지는 메시지의 제 3 중복 버전을 생성하고, 제 3 중복 버전은 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하도록 추가로 구성되는 것을 특징으로 하는 레이트 매칭 장치.
55. 제 54 항에 있어서,
    상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 레이트 매칭 장치.
56. 제 54 항에 있어서,
    상기 제 2 파라미터화된 스왑 값이 0.30이고, 시스템 비트의 제 1 서브세트를 선택하는 것은, 상기 제 1 서브세트에 포함되지 않게 상기 시스템 비트의 30%를 배제하는 것을 특징으로 하는 레이트 매칭 장치.
57. 제 52 항에 있어서,
    상기 복수의 패리티 비트가 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하며, 상기 레이트 매칭 장치는,
    패리티 비트의 제 1 및 제 2 서브세트의 일부를 상기 복수의 제 1 패리티 비트에 할당하고;
    패리티 비트의 제 1 및 제 2 서브세트의 나머지를 상기 복수의 제 2 패리티 비트에 할당하도록 추가로 구성되는 것을 특징으로 하는 레이트 매칭 장치.
58. 제 57 항에 있어서,
    상기 패리티 비트의 제 1 및 제 2 서브세트의 절반이 상기 복수의 제 1 패리티 비트에 할당되고, 상기 패리티 비트의 제 1 및 제 2 서브세트의 나머지 절반이 상기 복수의 제 2 패리티 비트에 할당되는 것을 특징으로 하는 레이트 매칭 장치.
59. 제 54 항에 있어서,
    상기 복수의 패리티 비트는 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
    패리티 비트의 제 1, 제 2 및 제 3 서브세트의 일부를 상기 복수의 제 1 패리티 비트에 할당하고;
    패리티 비트의 제 1, 제 2 및 제 3 서브세트의 나머지를 상기 복수의 제 2 패리티 비트에 할당하도록 추가로 구성되는 것을 특징으로 하는 레이트 매칭 장치.
60. 제 52 항에 있어서,
    패리티 비트의 제 2 서브세트를 선택하는 것은, 패리티 비트의 제 1 서브세트에 포함된 패리티 비트를, 패리티 비트의 제 2 서브세트로부터 배제하는 것을 특징으로 하는 레이트 매칭 장치.
61. 제 60 항에 있어서,
    상기 패리티 비트의 제 2 서브세트를 위해 선택되지 않게 패리티 비트를 배제하는 것은, 코드화된 데이터의 모든 비트를 포함하는데 둘 이상의 중복 버전이 필요하다는 결정에 응답하여 수행되는 것을 특징으로 하는 레이트 매칭 장치.
62. 제 52 항에 있어서,
    상기 레이트 매칭 장치는 코드화된 데이터의 모든 비트를 전송하는데 둘 이상의 중복 버전이 필요하다는 결정에 응답하여, 제 1 중복 버전에 포함되지 않은 모든 패리티 비트들을 제 2 서브세트에 포함시키도록 더 구성된 것을 특징으로 하는 레이트 매칭 장치.
63. 메시지의 송신 및 수신을 위한 무선 통신 네트워크에 있어서, 상기 네트워크는 송신국과 수신국을 포함하여 이루어지며,
    상기 송신국은,
    복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 메시지를 코드화하도록 구성된 터보 인코더;
    레이트 매칭 장치로서,
    상기 무선 통신 네트워크로 송신하기 위해, 제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 1 서브세트를 선택하고,
    기결정된 개수의 비트 위치들을 갖는 제 1 중복 버전을 생성하고, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트를 포함하며, 상기 제 1 중복 버전의 사용되지 않은 비트 위치들은 패리티 비트들의 제 1 서브세트에 할당되며,
    상기 무선 통신 네트워크로 송신하기 위해, 시스템 비트의 상기 제 1 서브세트에 포함되지 않은, 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트들의 제 2 서브세트를 선택하고,
    기결정된 개수의 비트 위치를 가지며, 시스템 비트의 제 2 서브세트를 포함하는 제 2 중복 버전을 생성하고, 여기서 상기 제 2 중복 버전의 사용되지 않은 비트 위치는 패리티 비트의 제 1 서브세트에 포함되지 않은 패리티 비트들로부터 생성된 패리티 비트의 제 2 서브 세트에 할당되며, 그리고 모든 패리티 비트가 제 1 또는 제 2 서브세트에 포함되는 경우에만 추가 패리티 비트를 가지는 것이 특징인 레이트 매칭 장치; 그리고
    상기 무선 통신 네트워크로 상기 제 1 및 제 2 중복 버전을 송신하도록 구성된 송신기
    를 포함하며, 그리고
    상기 수신국은,
    상기 무선 통신 네트워크로 상기 메시지에 대응하는 제 1 및 제 2 중복 버전을 수신하도록 구성된 수신기, 상기 중복 버전들은 복수의 시스템 비트와 복수의 패리티 비트를 포함하며;
    레이트 매칭 장치로서,
    제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값에 근거하여 상기 제 1 중복 버전에 포함된 시스템 비트들의 제 1 서브세트를 위해 제 1 중복 버전 천공 시퀀스를 생성하고,
    상기 제 1 중복 버전 천공 시퀀스를 사용하여 시스템 비트들의 상기 제 1 서브세트를 확인하며,
    제 1 중복 버전으로부터 패리티 비트의 제 1 서브세트를 확인하되, 시스템 비트의 제 1 서브세트임이 아니라고 확인된 제 1 중복 버전의 비트 위치들은 패리티 비트들의 상기 제 1 서브세트로서 확인되고,
    제 2 중복 버전에 포함된 시스템 비트의 제 2 서브세트를 위해 제 2 중복 버전 천공 시퀀스를 생성하고,
    상기 제 2 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 2 서브세트를 확인하며,
    제 2 중복 버전으로부터 패리티 비트의 제 2 서브세트를 확인하되, 시스템 비트의 제 2 서브세트임이 아니라고 확인된 제 2 중복 버전의 비트 위치들은 상기 패리티 비트의 제 2 서브세트로서 확인되는 것이 특징인 레이트 매칭 장치; 그리고
    상기 메시지를 생성하기 위해 시스템 비트 및 패리티 비트의 제 1 및 제 2 서브세트를 해독하도록 구성된 터보 디코더
    를 포함하는 것을 특징으로 하는 무선 통신 네트워크.
64. 무선 통신 네트워크로 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
    복수의 가용 송신 스킴으로부터 특정한 송신 스킴을 선택하는 단계;
    복수의 시스템 비트를 포함하는 코드화된 데이터를 생성하기 위해 터보 코드를 사용하여 상기 메시지를 코드화하는 단계;
    상기 메시지의 복수의 중복 버전을 생성하는 단계로서, 상기 복수의 시스템 비트는 각각 하나 이상의 중복 버전에 할당되고, 상기 중복 버전은 각각 전체 시스템 비트 중 일부를 포함하는 것이 특징인, 복수의 중복 버전을 생성하는 단계; 그리고
    상기 무선 통신 네트워크로 복수의 중복 버전을 송신하는 단계로서, 하나 이상의 중복 버전이 TDMA(time division multiple access) 프로토콜에 의해 정의된 복수의 시간 슬롯으로 송신되는 것이 특징인 복수의 중복 버전을 송신하는 단계를 포함하되,
    상기 메시지를 코드화하는 단계, 상기 복수의 중복 버전을 생성하는 단계, 또는 상기 복수의 중복 버전을 송신하는 단계 중 하나 이상의 단계가 상기 특정한 송신 스킴에 적어도 부분적으로 근거하는 것을 특징으로 하는 메시지 송신 방법.
65. 제 64 항에 있어서,
    상기 특정한 송신 스킴을 선택하는 단계는,
    복수의 가용 변조 스킴으로부터 특정한 변조 스킴을 선택하는 단계를 포함하되,
    상기 복수의 중복 버전을 송신하는 단계는 상기 특정한 변조 스킴을 이용하여 상기 복수의 중복 버전을 변조하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
66. 제 64 항에 있어서,
    상기 특정한 송신 스킴을 선택하는 단계는,
    복수의 가용 코드화 스킴으로부터 특정한 코드화 스킴을 선택하는 단계를 포함하되,
    상기 메시지를 코드화하는 단계는 상기 특정한 코드화 스킴을 이용하여 상기 메시지를 처리하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
67. 제 66 항에 있어서,
    각각의 가용 코드화 스킴은,
    또 다른 가용 코드화 스킴의 최대 수와 같은 최대 수의 중복 버전을 생성하는 코드 레이트와,
    또 다른 가용 코드화 스킴의 최대 수와 다른 최대 수의 중복 버전을 생성하는 코드 레이트와,
    그리고 데이터 패킷 사이즈
    중 하나 이상에 의해 정의되는 것을 특징으로 하는 메시지 송신 방법.
68. 제 64 항에 있어서,
    코드화된 데이터를 복수의 버스트로 인터리빙(interleaving)하는 단계를 더 포함하되, 상기 복수의 버스트는 각각 다른 타임 슬롯으로 송신되는 것을 특징으로 하는 메시지 송신 방법.
69. 제 64 항에 있어서,
    상기 메시지는 제 1 메시지이고, 상기 제 1 메시지의 중복 버전들은 각각 무선 블록으로 송신되며, 하나 이상의 중복 버전을 송신하는 단계는,
    제 2 메시지와 연관된 또 다른(another) 중복 버전과 동일한 무선 블록에서 상기 제 1 메시지의 하나 이상의 중복 버전을 송신하는 것을 특징으로 하는 메시지 송신 방법.
70. 제 64 항에 있어서,
    상기 코드화된 메시지는 복수의 패리티 비트를 추가로 포함하고, 상기 메시지 송신 방법은,
    모든 패리티 비트가 제 1 또는 제 2 중복 버전에 포함될 때까지 어느 패리티 비트도 상기 제 1 및 제 2 중복 버전 둘다에 포함되지 않도록, 제 1 및 제 2 중복 버전 사이에 패리티 비트를 배분하는 것을 특징으로 하는 메시지 송신 방법.
71. 제 64 항에 있어서,
    중복 버전들 중 첫번째 것을 생성하는 단계는,
    상기 중복 버전들 중 첫번째 것이 해독될 수 있도록, 전체 시스템 비트들보다는 적지만 충분한 수의 시스템 비트들을 선택하는 것을 특징으로 하는 메시지 송신 방법.
72. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은,
    상기 무선 통신 네트워크로 복수의 중복 버전을 수신하는 단계, 하나 이상의 상기 중복 버전들은 TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯들을 통해 수신되며;
    상기 복수의 중복 버전의 각각에 대해 천공 시퀀스를 생성하는 단계;
    상기 천공 시퀀스를 사용하여 상기 복수의 중복 버전으로부터 각각, 상기 메시지에 대응하는 시스템 비트의 서브세트를 확인하는 단계, 상기 중복 버전은 각각 전체 시스템 비트보다 적은 시스템 비트를 포함하며; 그리고
    상기 메시지를 생성하기 위해, 확인된 상기 시스템 비트들을 터보 코드를 이용하여 해독하는 단계를 포함하되,
    상기 복수의 중복 버전을 수신하는 단계, 상기 시스템 비트의 서브세트를 확인하는 단계 또는 확인된 비트를 해독하는 단계는 특정한 송신 스킴에 적어도 부분적으로 근거하여 수행되는 것을 특징으로 하는 메시지 수신 방법.
73. 제 72 항에 있어서,
    상기 복수의 중복 버전을 수신하는 단계는, 특정한 변조 스킴을 사용하여 상기 복수의 중복 버전을 변조하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
74. 제 72 항에 있어서,
    상기 확인된 비트를 해독하는 단계는 특정한 해독 스킴을 사용하여 비트를 처리하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
75. 제 74 항에 있어서,
    가용 해독 스킴은 각각, 다른 가용 코드화 스킴의 최대 수와 같은 최대 수의 중복 버전을 생성하는 코드 레이트, 다른 가용 코드화 스킴의 최대 수와 다른 최대 수의 중복 버전을 생성하는 코드 레이트, 그리고 데이터 패킷 사이즈 중 하나 이상에 의해 정의되는 것을 특징으로 하는 메시지 수신 방법.
76. 제 72 항에 있어서,
    복수의 중복 버전을 복수의 버스트로부터 디인터리빙하는 단계를 더 포함하되,
    상기 복수의 버스트는 각각 다른 타임 슬롯으로 수신되는 것을 특징으로 하는 메시지 수신 방법.
77. 제 72 항에 있어서,
    상기 메시지는 제 1 메시지이고, 상기 제 1 메시지의 중복 버전은 각각 무선 블록으로 수신되며, 하나 이상의 중복 버전을 수신하는 단계는,
    제 2 메시지와 연관된 또 다른(another) 중복 버전과 동일한 무선 블록 내에서 제 1 메시지의 하나 이상의 중복 버전을 수신하는 것을 특징으로 하는 메시지 수신 방법.
78. 제 72 항에 있어서,
    상기 복수의 중복 버전은 복수의 패리티 비트를 포함하고,
    상기 메시지 수신 방법은,
    복수의 중복 버전 각각에 대한 천공 시퀀스를 사용하여 상기 메시지에 대응하는 복수의 패리티 비트를 확인하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
79. 제 72 항에 있어서,
    상기 천공 시퀀스를 생성하는 단계는 시스템 비트들의 어떤 비트위치들이 시스템 비트들의 상기 서브세트에 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
80. 제 72 항에 있어서,
    상기 시스템 비트의 서브세트를 확인하는 단계는, 시스템 비트 또는 패리티 비트의 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
81. 무선 통신 네트워크로 메시지를 송신하는 기지국에 있어서, 상기 기지국은,
    복수의 가용 송신 스킴으로부터 특정한 송신 스킴을 선택하도록 구성된 구성 유닛(confifuration unit);
    복수의 시스템 비트를 포함하는 코드화된 데이터를 생성하도록 터보 코드를 사용하여 상기 메시지를 코드화하도록 구성된 터보 인코더;
    상기 메시지의 복수의 중복 버전을 생성하도록 구성된 레이트 매칭 장치, 상기 코드화된 데이터의 각 비트가 하나 이상의 중복 버전에 할당되고, 상기 중복 버전은 각각 전체 시스템 비트보다 적은 시스템 비트를 포함하며; 그리고
    상기 무선 통신 네트워크로 상기 복수의 중복 버전을 송신하도록 구성된 송신기를 포함하되,
    하나 이상의 중복 버전은 TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 송신되고, 상기 터보 인코더, 상기 레이트 매칭 장치, 그리고 상기 송신기 중 하나 이상이 상기 특정한 송신 스킴에 적어도 부분적으로 근거하여 동작하도록 구성되는 것을 특징으로 하는 기지국.
82. 무선 통신 네트워크로 메시지를 수신하는 이동국에 있어서,
    상기 이동국은,
    상기 무선 통신 네트워크로 복수의 중복 버전을 수신하도록 구성된 수신기, 하나 이상의 상기 중복 버전은 TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 수신되며;
    레이트 매칭 장치로서,
    상기 복수의 중복 버전에 각각에 대해 천공 시퀀스를 생성하고, 그리고
    상기 천공 시퀀스를 사용하여 상기 복수의 중복 버전으로부터 각각, 상기 메시지에 대응하는 시스템 비트의 서브세트를 확인하며, 상기 중복 버전은 각각 전체 시스템 비트보다 적은 시스템 비트를 포함하는 것이 특징인 상기 레이트 매칭 장치; 그리고
    상기 메시지를 생성하기 위해 터보 코드를 사용하여 확인된 비트를 해독하는 터보 디코더
    를 포함하되,
    상기 복수의 중복 버전을 수신하는 것, 상기 시스템 비트의 서브세트를 확인하는 것 또는 상기 확인된 비트를 해독하는 것은 특정한 송신 스킴에 적어도 부분적으로 근거하여 수행되는 것을 특징으로 하는 이동국.
83. 메시지를 송신 및 수신하기 위한 무선 통신 네트워크에 있어서,
    상기 무선 통신 네트워크는 송신국과 수신국을 포함하여 이루어지며,
    상기 송신국은,
    복수의 가용 송신 스킴으로부터 특정한 송신 스킴을 선택하도록 구성된 구성 유닛;
    복수의 시스템 비트를 포함하는 코드화된 데이터를 생성하도록 터보 코드를 사용하여 상기 메시지를 코드화하도록 구성된 터보 인코더;
    상기 메시지의 복수의 중복 버전을 생성하도록 구성된 레이트 매칭 장치로서, 상기 코드화된 데이터의 각 비트가 하나 이상의 중복 버전에 할당되고, 상기 중복 버전은 각각 전체 시스템 비트보다 적은 시스템 비트를 포함하는 것이 특징인 레이트 매칭 장치; 그리고
    상기 무선 통신 네트워크로 상기 복수의 중복 버전을 송신하도록 구성된 송신기
    를 포함하며,
    하나 이상의 상기 중복 버전은 TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 송신되고, 상기 터보 인코더, 상기 레이트 매칭 장치, 그리고 상기 송신기 중 하나 이상이 상기 특정한 송신 스킴에 적어도 부분적으로 근거하여 동작하며,
    상기 수신국은,
    상기 무선 통신 네트워크로 복수의 중복 버전을 수신하도록 구성된 수신기, 하나 이상의 상기 중복 버전은 TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 수신되며;
    레이트 매칭 장치로서,
    상기 복수의 중복 버전에 각각에 대해 천공 시퀀스를 생성하고, 그리고
    상기 천공 시퀀스를 사용하여 상기 복수의 중복 버전으로부터 각각, 상기 메시지에 대응하는 시스템 비트의 서브세트를 확인하며, 상기 중복 버전은 각각 전체 시스템 비트보다 적은 시스템 비트를 포함하는 것이 특징인 상기 레이트 매칭 장치; 그리고
    상기 메시지를 생성하기 위해 터보 코드를 사용하여 확인된 비트를 해독하는 터보 디코더
    를 포함하며,
    상기 복수의 중복 버전을 수신하는 것, 상기 시스템 비트의 서브세트를 확인하는 것 또는 상기 확인된 비트를 해독하는 것은 특정한 송신 스킴에 적어도 부분적으로 근거하여 수행되는 것을 특징으로 하는 무선 통신 네트워크.
84. 무선 통신 네트워크로 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
    복수의 시스템 비트와 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 터보 코드를 사용하여 상기 메시지를 코드화하는 단계;
    상기 무선 통신 네트워크를 통한 송신을 위해 시스템 비트의 제 1 서브세트를 선택하는 단계, 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트 전체보다 적은 시스템 비트를 포함하며;
    상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브 세트를 포함하는 메시지의 해독가능한 제 1 중복 버전을 생성하는 단계;
    상기 무선 통신 네트워크를 통한 송신을 위해 시스템 비트의 제 2 서브세트를 선택하는 단계, 상기 시스템 비트의 제 2 서브세트는 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 포함하며;
    상기 시스템 비트의 제 2 서브세트와 패리티 비트의 제 2 서브세트를 포함하는 메시지의 하나 이상의 추가 중복 버전을 생성하는 단계, 상기 패리티 비트의 제 2 서브세트는 상기 패리티 비트의 제 1 서브세트와 다르며; 그리고
    적어도 상기 제 1 중복 버전을 송신하는 단계
    를 포함하는 것을 특징으로 하는 메시지 송신 방법.
85. 제 84 항에 있어서,
    제 1 서브세트에 포함될 시스템 비트의 비율을 결정하는 스왑 값을 초기화하는 단계; 그리고
    상기 스왑 값에 근거하여 제 1 서브세트를 선택하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
86. 제 84 항에 있어서,
    상기 시스템 비트의 제 1 또는 제 2 서브세트를 선택하는 단계는,
    천공 알고리즘을 이용하여 상기 시스템 비트의 일부를 천공하여 상기 일부가 제 1 서브세트 또는 제 2 서브세트로부터 배제되게 하는 것을 특징으로 하는 메시지 송신 방법.
87. 제 84 항에 있어서,
    상기 제 2 서브세트를 선택하는 단계는,
    각각의 시스템 비트에 대해,
    상기 시스템 비트가 상기 제 1 중복 버전에 포함되었는지를 결정하는 단계; 그리고
    상기 시스템 비트가 상기 제 1 중복 버전에 포함되지 않았을 경우에 상기 시스템 비트를 제 2 서브세트에 포함시키는 단계
    를 포함하는 것을 특징으로 하는 메시지 송신 방법.
88. 제 87 항에 있어서,
    상기 제 2 서브세트를 선택하는 단계는,
    상기 시스템 비트가 상기 제 1 중복 버전에 포함되는 경우, 상기 시스템 비트를 선택적으로 천공하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
89. 제 84 항에 있어서,
    상기 메시지를 코드화하는 단계는,
    복수의 시스템 비트, 복수의 제 1 패리티 비트, 그리고 복수의 제 2 패리티 비트를 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
90. 제 89 항에 있어서,
    상기 제 1 중복 버전은 기결정된 개수의 비트 위치를 가지고,
    상기 메시지 송신 방법은,
    상기 제 1 중복 버전의 사용되지 않은 비트 위치를, 복수의 제 1 패리티 비트들 및 복수의 제 2 패리티 비트들로부터의 패리티 비트들의 결합물에 할당하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
91. 제 84 항에 있어서,
    상기 제 1 중복 버전을 송신하는 단계는:
    TDMA(time division multiple access) 프로토콜에 의해 정의된 복수의 시간 슬롯으로 상기 제 1 중복 버전을 송신하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
92. 제 89 항에 있어서,
    하나 이상의 상기 제 1 중복 버전을 복수의 버스트들로 인터리빙하는 단계를 더 포함하되,
    상기 버스트들 각각은 서로다른 시간 슬롯으로 송신되는 것을 특징으로 하는 메시지 송신 방법.
93. 제 84 항에 있어서,
    상기 제 1 중복 버전 또는 하나 이상의 추가 중복 버전에 PAN(piggy-backed ACK/NACK) 필드를 포함시킬지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
94. 제 93 항에 있어서,
    시스템 비트의 제 1 또는 제 2 서브세트를 선택하는 단계는,
    상기 시스템 비트의 제 1 부분을 천공하여 상기 제 1 부분이 제 1 서브세트 또는 제 2 서브세트로부터 배제되게 하는 단계; 그리고
    PAN(piggy-backed ACK/NACK) 필드가 상기 제 1 중복 버전 또는 하나 이상의 추가 중복 버전에서 송신되어야 한다는 결정에 응답하여, 상기 시스템 비트의 추가 부분을 천공하여 상기 추가 부분이 상기 제 1 또는 제 2 서브세트로부터 배제되게 하는 단계
    를 포함하는 것을 특징으로 하는 메시지 송신 방법.
95. 제 84 항에 있어서,
    HARQ(hybrid automatic repeat request) 프로토콜을 사용하여 네거티브 확인응답(negative acknowledgment)을 수신하는 단계를 더 포함하되,
    상기 하나 이상의 추가 중복 버전은 상기 네거티브 확인응답에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
96. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은,
    상기 메시지의 해독가능한 제 1 중복 버전을 수신하는 단계, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트 및 패리티 비트의 제 1 서브세트를 포함하며;
    시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 1 중복 버전 천공 시퀀스는 전체 시스템 비트들보다 적은 수의 시스템 비트들이 시스템 비트의 제 1 서브세트에 포함됨을 나타내며;
    상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하는 단계;
    터보 코드에 근거하여 상기 메시지의 제 1 추정 데이터를 생성하도록, 시스템 비트들의 확인된 제 1 서브세트와 패리티 비트들의 제 1 서브세트를 해독하는 단계;
    상기 메시지의 하나 이상의 추가 중복 버전을 수신하는 단계, 상기 하나 이상의 추가 중복 버전은 시스템 비트의 제 2 서브세트 및 패리티 비트의 제 2 서브세트를 포함하며;
    상기 시스템 비트의 제 2 서브세트를 위해서 제 2 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 2 중복 버전 천공 시퀀스는, 상기 시스템 비트의 제 2 서브세트가 상기 시스템 비트의 제 1 서브세트에서 확인되지 않았던 메시지에 대응하는 시스템 비트를 포함하고 있는 것을 나타내며;
    상기 메시지의 하나 이상의 추가 중복 버전으로부터, 하나 이상의 제 2 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 2 서브세트를 확인하는 단계;
    상기 시스템 비트의 제 1 및 제 2 서브세트와 상기 패리티 비트의 제 1 및 제 2 서브세트를 결합하는 단계; 그리고
    터보 코드에 근거하여 상기 메시지의 제 2 추정 데이터를 생성하도록 시스템 비트들 및 패리티 비트들의 결합된 서브세트들을 해독하는 단계
    를 포함하는 것을 특징으로 하는 메시지 수신 방법.
97. 제 96 항에 있어서,
    상기 시스템 비트들의 제 1 서브세트에 포함된 시스템 비트들의 비율을 정의하는 스왑 값을 결정하는 단계; 그리고
    상기 스왑 값에 근거하여 상기 시스템 비트들의 제 1 서브세트를 확인하는 단계
    를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
98. 제 96 항에 있어서,
    복수의 패리티 비트는 복수의 제 1 패리티 비트와 복수의 제 2 패리티 비트를 포함하는 것을 특징으로 하는 메시지 수신 방법.
99. 제 98 항에 있어서,
    상기 제 1 중복 버전은 기결정된 개수의 비트 위치를 가지며, 상기 메시지 수신 방법은,
    상기 시스템 비트의 제 1 서브세트로서 확인되지 않은 상기 제 1 중복 버전의 비트 위치 내에 복수의 제 1 및 복수의 제 2 패리티 비트로부터의 패리티 비트의 결합물을 확인하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
100. 제 96 항에 있어서,
     상기 제 1 또는 제 2 중복 버전 천공 시퀀스를 생성하는 단계는,
     시스템 비트들의 어느 비트 위치들이 시스템 비트들의 제 1 또는 제 2 서브세트에 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
101. 제 96 항에 있어서,
     시스템 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는 상기 시스템 비트의 제 1 또는 제 2 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
102. 제 96 항에 있어서,
     상기 제 1 중복 버전을 수신하는 단계는,
     TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 상기 제 1 중복 버전을 수신하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
103. 제 102 항에 있어서,
     복수의 버스트들로부터 상기 제 1 중복 버전을 디인터리빙하는 단계를 더 포함하되, 상기 버스트들 각각은 서로 다른 시간 슬롯들을 통해 수신되는 것을 특징으로 하는 메시지 수신 방법.
104. 제 96 항에 있어서,
     상기 제 1 중복 버전 또는 상기 하나 이상의 추가 중복 버전에 PAN(piggy-backed ACK/NACK) 필드가 포함되는지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
105. 제 104 항에 있어서,
     상기 시스템 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는,
     상기 제 1 중복 버전 또는 상기 하나 이상의 추가 중복 버전에 PAN(piggy-backed ACK/NACK) 필드가 포함된다는 결정에 응답하여, 상기 시스템 비트의 제 1 또는 제 2 서브세트가 더 적은 수의 시스템 비트를 포함하는 것을 나타내도록 관련 중복 버전 천공 시퀀스를 변경하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
106. 제 96 항에 있어서,
     시스템 비트 및 패리티 비트의 제 1 서브세트에 대한 해독이 실패했는지를 결정하는 단계; 그리고
     상기 결정에 응답하여, HARQ(hybrid automatic repeat request) 프로토콜을 사용하여, 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 하나 이상의 추가 중복 버전은 상기 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
107. 메시지의 중복 버전을 생성하는 방법으로서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 중복 버전 생성 방법은,
     시스템 비트의 제 1 서브세트를 선택하는 단계, 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트들 전체보다 적은 수의 시스템 비트를 포함하며;
     상기 시스템 비트의 제 1 서브세트 및 패리티 비트의 제 1 서브세트를 포함하는 메시지의 해독 가능한 제 1 중복 버전을 생성하는 단계;
     시스템 비트의 제 2 서브세트를 선택하는 단계, 상기 시스템 비트의 제 2 서브세트는 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 포함하며; 그리고
     시스템 비트들의 제 2 서브세트와 패리티 비트의 제 1 서브세트와는 다른 패리티 비트의 제 2 서브세트를 포함하는 메시지의 하나 이상의 추가 중복 버전을 생성하는 단계
     를 포함하는 것을 특징으로 하는 중복 버전 생성 방법.
108. 무선 통신 네트워크로 메시지를 송신하기 위한 기지국에 있어서, 상기 기지국은,
     상기 메시지를 코드화하여 코드화된 데이터를 생성하도록 구성된 터보 인코더, 상기 코드화된 데이터는 복수의 시스템 비트들 및 패리티 비트들의 제 1 서브세트를 포함하며;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신하기 위해 시스템 비트의 제 1 서브세트를 선택하고, 여기서 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트들 전체보다는 적은 수의 시스템 비트들을 포함하며,
     상기 시스템 비트의 제 1 서브세트 및 패리티 비트의 제 1 서브세트를 포함하는 해독가능한 제 1 중복 버전을 생성하고;
     상기 무선 통신 네트워크로 송신하기 위해 시스템 비트의 제 2 서브세트를 선택하고, 상기 시스템 비트의 제 2 서브세트는 상기 제 1 중복 버전에 포함되지 않은 모든 시스템 비트를 가지며; 그리고
     상기 시스템 비트의 제 2 서브세트와, 상기 패리티 비트의 제 1 서브세트와는 다른 패리티 비트의 제 2 서브세트를 포함하는 하나 이상의 추가 중복 버전을 생성하는 것이 특징인 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1 중복 버전과 상기 하나 이상의 추가 중복 버전을 송신하도록 구성된 송신기
     를 포함하는 것을 특징으로 하는 기지국.
109. 무선 통신 네트워크로 메시지를 수신하기 위한 이동국에 있어서, 상기 이동국은,
     상기 메시지의 해독가능한 제 1 중복 버전과 상기 메시지의 하나 이상의 추가 중복 버전을 수신하도록 구성된 수신기, 각각의 중복 버전은 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하며;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하고, 여기서, 상기 제 1 중복 버전 천공 시퀀스는 시스템 비트 전체보다는 적은 수의 시스템 비트가 상기 시스템 비트의 제 1 서브세트에 포함된다는 것을 나타내며,
     상기 제 1 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 1 서브세트를 확인하고;
     상기 하나 이상의 중복 버전에 포함된 시스템 비트의 제 2 서브세트를 위한 제 2 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 중복 버전 천공 시퀀스는, 상기 시스템 비트의 제 2 서브세트가 상기 시스템 비트의 제 1 서브세트에서 확인되지 않았던 메시지에 대응하는 시스템 비트를 포함한다는 것을 나타내고,
     상기 제 2 중복 버전 천공 시퀀스를 이용하여 상기 시스템 비트의 제 2 서브세트를 확인하는 것이 특징인, 레이트 매칭 장치; 그리고
     상기 확인된 비트들을 해독하여 상기 메시지를 생성하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 이동국.
110. 메시지의 중복 버전을 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지가 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
     시스템 비트의 제 1 서브세트를 선택하고, 여기서 상기 시스템 비트의 제 1 서브세트는 상기 복수의 시스템 비트 전체보다는 적은 수의 시스템 비트를 포함하며;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 제 1 해독가능한 중복 버전을 생성하고;
     시스템 비트의 제 2 서브세트를 선택하고, 여기서 상기 시스템 비트의 제 2 서브세트는 상기 제 1 중복 버전에 포함되지 않은 모든 시스템 비트를 가지며; 그리고
     상기 시스템 비트의 제 2 서브세트와, 상기 패리티 비트의 제 1 서브세트와는 다른 패리티 비트의 제 2 서브세트를 포함하는 하나 이상의 추가 중복 버전을 생성하도록 구성되는 것을 특징으로 하는 레이트 매칭 장치.
111. 메시지를 송신 및 수신하기 위한 무선 통신 네트워크에 있어서, 상기 무선 통신 네트워크는 송신국과 수신국을 포함하며,
     상기 송신국은,
     코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더, 상기 코드화된 데이터는 복수의 시스템 비트와 패리티 비트의 제 1 서브세트를 포함하며;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신하기 위해 시스템 비트의 제 1 서브세트를 선택하고, 여기서 상기 시스템 비트의 제 1 서브세트는 상기 복수의 시스템 비트들 전체보다는 적은 수의 시스템 비트를 포함하며,
     상기 시스템 비트의 제 1 서브세트 및 패리티 비트의 제 1 서브세트를 포함하는 해독가능한 제 1 중복 버전을 생성하고;
     상기 무선 통신 네트워크로 송신하기 위해 시스템 비트의 제 2 서브세트를 선택하고, 상기 시스템 비트의 제 2 서브세트는 상기 제 1 중복 버전에 포함되지 않은 모든 시스템 비트를 가지며; 그리고
     상기 시스템 비트의 제 2 서브세트와, 상기 패리티 비트의 제 1 서브세트와는 다른 패리티 비트의 제 2 서브세트를 포함하는 하나 이상의 추가 중복 버전을 생성하는 것이 특징인 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1 중복 버전과 상기 하나 이상의 추가 중복 버전을 송신하도록 구성된 송신기
     를 포함하며, 그리고
     상기 수신국은,
     상기 메시지의 해독가능한 제 1 중복 버전과 상기 메시지의 하나 이상의 추가 중복 버전을 수신하도록 구성된 수신기, 상기 중복 버전들 각각은 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하며;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하고, 여기서 상기 제 1 중복 버전 천공 시퀀스는 시스템 비트 전체보다는 적은 수의 시스템 비트가 상기 시스템 비트의 제 1 서브세트에 포함된다는 것을 나타내며,
     상기 제 1 중복 버전 천공 시퀀스를 사용하여 시스템 비트의 제 1 서브세트를 확인하고;
     상기 하나 이상의 중복 버전에 포함된 시스템 비트의 제 2 서브세트를 위한 제 2 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 중복 버전 천공 시퀀스는, 상기 시스템 비트의 제 2 서브세트가 상기 시스템 비트의 제 1 서브세트에서 확인되지 않았던 메시지에 대응하는 시스템 비트를 포함하는 것을 나타내고,
     상기 제 2 중복 버전 천공 시퀀스를 이용하여 상기 시스템 비트의 제 2 서브세트를 확인하는 것이 특징인, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해서, 확인된 상기 비트를 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 무선 통신 네트워크.
112. 무선 통신 네트워크로 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하도록 터보 코드를 사용하여 상기 메시지를 코드화하는 단계;
     상기 무선 통신 네트워크로의 송신을 위해 패리티 비트의 제 1 서브세트를 선택하는 단계;
     상기 패리티 비트의 제 1 서브세트와 시스템 비트의 제 1 서브세트를 포함하는 메시지의 제 1 중복 버전을 생성하는 단계;
     상기 무선 통신 네트워크로의 송신을 위해 패리티 비트의 제 2 서브세트를 선택하는 단계, 여기서 제 2 서브세트를 선택하는 단계는, 제 1 서브세트를 위해 선택된 패리티 비트들을 제 2 서브세트를 위한 선택에서 배제시키는 단계를 포함하며; 그리고
     상기 패리티 비트의 제 2 서브세트와 시스템 비트의 제 2 서브세트를 포함하는 메시지의 제 2 중복 버전을 생성하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
113. 제 112 항에 있어서,
     각각의 중복 버전을 위한 플립(flip) 변수를 초기화하는 단계
     를 더 포함하며,
     상기 플립 변수는 상기 제 1 중복 버전에 포함된 패리티 비트가 상기 제 2 중복 버전으로부터 배제되도록 초기화되는 것을 특징으로 하는 메시지 송신 방법.
114. 제 112 항에 있어서,
     상기 패리티 비트의 제 1 또는 제 2 서브세트를 선택하는 단계는,
     패리티 비트의 일부가 제 1 또는 제 2 서브세트에 포함되지 않도록, 천공 알고리즘을 이용하여 패리티 비트의 상기 일부를 천공하는 것을 특징으로 하는 메시지 송신 방법.
115. 제 112 항에 있어서,
     상기 터보 코드의 코드 레이트가 0.66보다 크다는 확인에 응답하여 상기 메시지의 제 3 중복 버전을 생성하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
116. 제 112 항에 있어서,
     상기 제 2 서브세트를 선택하는 단계는,
     각각의 패리티 비트에 대하여,
     제 1 서브세트를 위해 패리티 비트가 선택되었는지를 결정하는 단계; 그리고
     상기 제 1 서브세트를 위해 상기 패리티 비트가 선택된 경우 상기 패리티 비트를 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
117. 제 116 항에 있어서,
     상기 제 2 서브세트를 선택하는 단계는,
     상기 패리티 비트가 상기 제 1 서브세트를 위해 선택되지 않은 경우 상기 패리티 비트를 선택적으로 천공하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
118. 제 112 항에 있어서,
     복수의 패리티 비트들 전부가 제 1 또는 제 2 서브세트에 포함되면, 제 1 서브세트를 위해 선택된 패리티 비트들을 제 2 서브세트에 포함시키는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
119. 제 112 항에 있어서,
     상기 제 1 중복 버전 또는 상기 제 2 중복 버전에 포함되지 않은 모든 패리티 비트를 포함하는 제 3 중복 버전을 생성하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
120. 제 112 항에 있어서,
     TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 상기 제 1 또는 제 2 중복 버전을 송신하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
121. 제 120 항에 있어서,
     코드화된 데이터를 복수의 버스트들로 인터리빙하는 단계를 더 포함하되, 상기 버스트들 각각은 다른 시간 슬롯으로 송신되는 것을 특징으로 하는 메시지 송신 방법.
122. 제 112 항에 있어서,
     상기 제 1 또는 제 2 중복 버전에서 PAN(piggy-backed ACK/NACK)를 송신할 것인지를 결정하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
123. 제 122 항에 있어서,
     상기 패리티 비트의 제 1 또는 제 2 서브세트를 선택하는 단계는,
     패리티 비트의 제 1 부분이 제 1 서브세트 또는 제 2 서브세트로부터 배제되도록 패리티 비트의 상기 제 1 부분을 천공하는 단계; 그리고
     상기 제 1 또는 제 2 중복 버전에서 PAN 필드가 송신되어야 한다는 결정에 응답하여, 패리티 비트의 추가 부분이 또한 제 1 서브세트 또는 제 2 서브세트로부터 배제되도록 패리티 비트의 상기 추가 부분을 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
124. 제 112 항에 있어서,
     HARQ(hybrid automatic repeat request) 프로토콜을 사용하여 네거티브 확인응답을 수신하는 단계를 더 포함하되, 상기 제 2 중복 버전은 상기 네거티브 확인응답을 수신하는 것에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
125. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은,
     상기 메시지의 제 1 중복 버전을 수신하는 단계, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하며;
     상기 패리티 비트의 제 1 서브세트를 위해 제 1 중복 버전 천공 시퀀스를 생성하는 단계;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 패리티 비트의 제 1 서브세트를 확인하는 단계;
     터보 코드에 근거하여 상기 메시지의 제 1 추정 데이터를 생성하도록, 시스템 비트의 제 1 서브세트와 패리티 비트의 확인된 제 1 서브세트를 해독하는 단계;
     시스템 비트의 제 2 서브세트 및 패리티 비트의 제 2 서브세트를 포함하는, 상기 메시지의 제 2 중복 버전을 수신하는 단계;
     상기 패리티 비트의 제 2 서브세트를 위해 제 2 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 2 중복 버전 천공 시퀀스는 패리티 비트들의 제 1 서브세트의 비트 위치들이 제 2 서브세트의 패리티 비트들에 대응하지 않음을 나타내며;
     상기 제 2 중복 버전 천공 시퀀스를 이용하여, 상기 제 2 중복 버전으로부터 상기 패리티 비트의 제 2 서브세트를 확인하는 단계;
     상기 시스템 비트의 제 1 및 제 2 서브세트와 상기 패리티 비트의 제 1 및 제 2 서브세트를 결합하는 단계; 그리고
     터보 코드에 근거하여 상기 메시지의 제 2 추정 데이터를 생성하도록, 시스템 비트 및 패리티 비트의 결합된 서브세트들을 해독하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
126. 제 125 항에 있어서,
     상기 메시지의 제 3 중복 버전을 수신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
127. 제 126 항에 있어서,
     상기 제 1 중복 버전 또는 상기 제 2 중복 버전에서 확인되지 않았던 모든 패리티 비트들을 상기 제 3 중복 버전 내에서 확인하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
128. 제 125 항에 있어서,
     상기 제 1 또는 제 2 중복 버전 천공 시퀀스를 생성하는 단계는,
     패리티 비트들의 어떤 비트 위치들이, 패리티 비트들의 제 1 서브세트 또는 제 2 서브세트에 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
129. 제 125 항에 있어서,
     상기 패리티 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는,
     상기 패리티 비트의 제 1 또는 제 2 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
130. 제 125 항에 있어서,
     TDMA(time division multiple access) 프로토콜에 의해 정의된 복수의 시간 슬롯으로 상기 제 1 또는 제 2 중복 버전을 수신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
131. 제 130 항에 있어서,
     복수의 버스트들로부터 상기 중복 버전들을 디인터리빙하는 단계를 더 포함하되,
     상기 버스트들 각각은 다른 시간 슬롯으로 송신되는 것을 특징으로 하는 메시지 수신 방법.
132. 제 125 항에 있어서,
     상기 제 1 또는 제 2 중복 버전에 PAN(piggy-backed ACK/NACK)를 포함시킬 것인지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
133. 제 132 항에 있어서,
     상기 패리티 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는,
     상기 제 1 또는 제 2 중복 버전에 PAN 필드가 포함된다는 결정에 응답하여, 상기 패리티 비트의 제 1 또는 제 2 서브세트가 더 적은 수의 패리티 비트를 포함한다는 것을 나타내도록 관련 중복 버전 천공 시퀀스를 변경하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
134. 제 125 항에 있어서,
     시스템 비트 및 패리티 비트의 제 1 서브세트의 해독이 실패하였는지를 결정하는 단계; 그리고
     상기 결정에 응답하여, HARQ 프로토콜을 사용하여 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
135. 메시지의 중복 버전을 생성하는 방법에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 메시지의 중복 버전 생성 방법은,
     패리티 비트의 제 1 서브세트를 선택하는 단계;
     상기 패리티 비트의 제 1 서브세트와 시스템 비트의 제 1 서브세트를 포함하는, 메시지의 제 1 중복 버전을 생성하는 단계; 그리고
     패리티 비트의 제 2 서브세트를 선택하는 단계, 상기 제 2 서브세트를 선택하는 단계는 상기 제 1 서브세트를 위해 선택된 패리티 비트들이 상기 제 2 서브세트를 위한 선택에서 배제되는 것을 포함하며; 그리고
     상기 패리티 비트의 제 2 서브세트와 시스템 비트의 제 2 서브세트를 포함하는 상기 메시지의 제 2 중복 버전을 생성하는 단계
     를 포함하는 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
136. 무선 통신 네트워크로 메시지를 송신하는 기지국에 있어서, 상기 기지국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로의 송신을 위해 패리티 비트의 제 1 서브세트를 선택하고,
     상기 패리티 비트의 제 1 서브세트와 시스템 비트의 제 1 서브세트를 포함하는 메시지의 제 1 중복 버전을 생성하며,
     상기 무선 통신 네트워크로의 송신을 위해 패리티 비트의 제 2 서브세트를 선택하고, 여기서 제 1 서브세트를 위해 선택된 패리티 비트들은 제 2 서브세트를 위해 선택되는 것으로부터 배제되며;
     상기 메시지의 제 2 중복 버전을 생성하고, 상기 제 2 중복 버전은 패리티 비트의 제 2 서브세트와 시스템 비트의 제 1 서브세트를 포함하는 것이 특징인, 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1 및 제 2 중복 버전을 송신하도록 구성된 송신기
     를 포함하는 것을 특징으로 하는 기지국.
137. 무선 통신 네트워크로 메시지를 송신하는 이동국에 있어서, 상기 이동국은,
     상기 메시지의 제 1 및 제 2 중복 버전을 수신하도록 구성된 수신기, 상기 제 1 및 제 2 중복 버전 각각은 시스템 비트의 서브세트와 패리티 비트의 서브 세트를 포함하며;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 패리티 비트의 제 1 서브세트를 위해 제 1 중복 버전 천공 시퀀스를 생성하고,
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 패리티 비트의 제 1 서브세트를 확인하며,
     하나 이상의 추가 중복 버전에 포함된 패리티 비트의 제 2 서브세트를 위해 제 2 중복 버전 천공 시퀀스를 생성하고, 여기서 상기 제 2 중복 버전 천공 시퀀스는, 상기 패리티 비트의 제 1 서브세트의 비트 위치들이 제 2 서브세트의 패리티 비트에 대응하지 않는다는 것을 나타내며,
     상기 제 2 중복 버전 천공 시퀀스를 이용하여 상기 패리티 비트의 제 2 서브세트를 확인하는 것이 특징인, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하도록 터보 코드를 사용하여 확인된 비트를 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 이동국.
138. 메시지의 중복 버전을 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지가 복수의 시스템 비트와 복수의 패리티 비트를 포함하며, 상기 레이트 매칭 장치는,
     패리티 비트의 제 1 서브세트를 선택하고;
     상기 메시지의 제 1 중복 버전을 생성하며, 상기 제 1 중복 버전은 패리티 비트의 제 1 서브세트와 시스템 비트의 제 1 서브세트를 포함하고;
     패리티 비트의 제 2 서브세트를 선택하며, 여기서 제 1 서브세트를 위해 선택된 패리티 비트는 제 2 서브세트를 위해 선택되지 않게 배제되고; 그리고
     상기 메시지의 제 2 중복 버전을 생성하며, 상기 제 2 중복 버전은 패리티 비트의 제 2 서브세트와 시스템 비트의 제 1 서브세트를 포함하는 것을 특징으로 하는 레이트 매칭 장치.
139. 메시지를 송신 및 수신하기 위한 무선 통신 네트워크에 있어서, 상기 무선 통신 네트워크는 송신국과 수신국을 포함하며,
     상기 송신국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하는 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로의 송신을 위해 패리티 비트의 제 1 서브세트를 선택하고;
     상기 메시지의 제 1 중복 버전을 생성하며, 상기 제 1 중복 버전은 패리티 비트의 제 1 서브세트와 시스템 비트의 제 1 서브세트를 포함하고;
     상기 무선 통신 네트워크로의 송신을 위해 패리티 비트의 제 2 서브세트를 선택하며, 여기서 제 1 서브세트를 위해 선택된 패리티 비트는 제 2 서브세트를 위해 선택되지 않게 배제되고; 그리고
     상기 메시지의 제 2 중복 버전을 생성하며, 상기 제 2 중복 버전은 패리티 비트의 제 2 서브세트와 시스템 비트의 제 1 서브세트를 포함하도록 구성되는 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1 및 제 2 중복 버전을 송신하도록 구성되는 송신기
     를 포함하며,
     상기 수신국은,
     상기 메시지의 제 1 및 제 2 중복 버전을 수신하도록 구성된 수신기, 여기서 상기 제 1 및 제 2 중복 버전은 각각 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하며;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 패리티 비트의 제 1 서브세트를 위해 제 1 중복 버전 천공 시퀀스를 생성하고;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 패리티 비트의 제 1 서브세트를 확인하며;
     하나 이상의 추가 중복 버전에 포함된 패리티 비트의 제 2 서브세트를 위해 제 2 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 중복 버전 천공 시퀀스는 상기 패리티 비트들의 제 1 서브세트의 비트 위치들이 상기 제 2 서브세트의 패리티 비트들에 대응하지 않는다는 것을 나타내고; 그리고
     상기 제 2 중복 버전 천공 시퀀스를 이용하여 패리티 비트의 제 2 서브세트를 확인하도록 구성되는, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위하여, 확인된 상기 비트들을 터보 코드를 이용하여 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 무선 통신 네트워크.
140. 무선 통신 네트워크를 통해 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 터보 코드를 사용하여 상기 메시지를 코드화하는 단계;
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 1 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 1 서브세트와 상기 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하는 단계;
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 2 서브세트와 제 3 서브세트를 선택하는 단계, 상기 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트들이 제 2 및 제 3 서브세트 중 하나 이상의 서브세트를 위해 선택되며;
     시스템 비트의 제 2 서브세트와 패리티 비트들의 제 1 서브세트와는 상이한 패리티 비트들의의 제 2 서브 세트를 포함하는 메시지의 제 2 중복 버전을 생성하는 단계;
     시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 생성하는 단계, 상기 제 2 및 제 3 중복 버전의 결합물은 상기 해독가능한 제 1 중복 버전 없이 해독가능하며; 그리고
     상기 메시지의 제 1 중복 버전을 송신하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
141. 제 140 항에 있어서,
     시스템 비트의 제 1, 제 2 또는 제 3 서브세트를 선택하는 단계는,
     상기 메시지에 대응하는 시스템 비트의 일부를 천공하여 상기 시스템 비트의 일부가 상기 제 1, 제 2 또는 제 3 서브세트로부터 배제되도록 하는 것을 특징으로 하는 메시지 송신 방법.
142. 제 140 항에 있어서,
     상기 제 1 및 제 2 중복 버전의 결합물의 해독과 관련된 예상 해독 성능에 적어도 부분적으로 근거하여, 제 2 서브세트에 포함되도록 코드화된 데이터로부터 비트를 선택하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
143. 제 140 항에 있어서,
     상기 제 1 및 제 3 중복 버전의 결합물의 해독과 관련된 예상 해독 성능에 적어도 부분적으로 근거하여 제 3 서브세트에 포함되도록 코드화된 데이터로부터 비트를 선택하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
144. 제 140 항에 있어서,
     상기 제 3 중복 버전은 상기 제 1 중복 버전과 동일한 것을 특징으로 하는 메시지 송신 방법.
145. 제 140 항에 있어서,
     상기 메시지의 상기 제 1 및 제 3 중복 버전을 위해, 공통 천공 루프를 사용하여 그리고 각 중복 버전에 대해 다른 천공 루프 파라미터를 사용하여, 비트를 선택하는 것을 특징으로 하는 메시지 송신 방법.
146. 제 140 항에 있어서,
     TDMA(time division multiple access) 프로토콜에 의해 정의되는 복수의 시간 슬롯으로 상기 제 1, 제 2 또는 제 3 중복 버전을 송신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
147. 제 146 항에 있어서,
     송신되는 중복 버전들을 복수의 버스트들로 인터리빙하는 단계를 더 포함하되, 상기 복수의 버스트들 각각은 다른 시간 슬롯으로 송신되는 것을 특징으로 하는 메시지 송신 방법.
148. 제 140 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전에서 PAN(piggy-backed ACK/NACK) 필드를 송신할 것인지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
149. 제 148 항에 있어서,
     상기 시스템 비트의 제 1, 제 2 또는 제 3 서브세트를 선택하는 단계는,
     상기 시스템 비트의 제 1 부분이 제 1, 제 2, 또는 제 3 서브세트에 포함되지 않도록 상기 제 1 부분을 천공하는 단계; 그리고
     PAN 필드가 상기 제 1, 제 2, 또는 제 3 중복 버전에서 송신되어야 한다는 결정에 응답하여, 시스템 비트의 추가 부분이 제 1, 제 2, 또는 제 3 서브세트에 포함되지 않도록, 상기 시스템 비트의 추가 부분을 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
150. 제 140 항에 있어서,
     HARQ(hybrid automatic repeat request) 프로토콜을 사용하여 제 1 네거티브 확인응답을 수신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 제 1 네거티브 확인응답의 수신에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
151. 제 150 항에 있어서,
     HARQ 프로토콜을 이용하여 제 2 네거티브 확인응답을 수신하는 단계를 더 포함하되,
     상기 제 3 중복 버전은 상기 제 2 네거티브 확인응답의 수신에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
152. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은:
     시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 제 1 중복 버전을 수신하는 단계;
     상기 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하는 단계;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 시스템 비트의 제 1 서브세트를 확인하는 단계;
     터보 코드에 근거하여 상기 메시지의 제 1 추정 데이터를 생성하기 위해, 시스템 비트의 확인된 제 1 서브세트와 상기 패리티 비트의 제 1 서브세트를 해독하는 단계;
     시스템 비트의 제 2 및 제 3 서브세트와 패리티 비트의 제 2 및 제 3 서브세트를 포함하는, 메시지의 제 2 및 제 3 중복 버전을 수신하는 단계;
     상기 제 2 및 제 3 중복 버전을 위한 추가 중복 버전 천공 시퀀스를 생성하는 단계, 상기 추가 중복 버전 천공 시퀀스는 제 1 서브세트 내에서 확인되지 않은 모든 시스템 비트들이 제 2 및 제 3 서브세트 중 하나 이상의 서브세트에 포함된다는 것을 나타내며;
     상기 추가 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 2 및 제 3 서브세트를 확인하는 단계;
     상기 패리티 비트의 제 2 및 제 3 서브세트를 확인하는 단계, 상기 패리티 비트의 제 2 서브세트는 상기 패리티 비트의 상기 제 1 서브세트와 상이하며;
     적어도 상기 제 2 및 제 3 중복 버전으로부터 확인된 비트들을 결합하는 단계; 그리고
     상기 메시지의 추가 추정 데이터를 생성하기 위해 터보 코드를 이용하여 결합된 비트를 해독하는 단계를 포함하되,
     상기 제 2 및 제 3 중복 버전의 결합물은 해독가능한 제 1 중복 버전 없이 해독가능한 것을 특징으로 하는 메시지 수신 방법.
153. 제 152 항에 있어서,
     상기 제 3 중복 버전은 상기 제 1 중복 버전과 같은 것을 특징으로 하는 메시지 수신 방법.
154. 제 152 항에 있어서,
     상기 메시지의 제 1 및 제 3 중복 버전을 위한 천공 시퀀스는 공통 천공 루프를 이용하여 그리고 각각의 중복 버전에 대해 다른 천공 루프 파라미터를 이용하여 생성되는 것을 특징으로 하는 메시지 수신 방법.
155. 제 152 항에 있어서,
     상기 제 1 또는 추가 중복 버전 천공 시퀀스를 생성하는 단계는,
     시스템 비트의 어느 비트 위치가 상기 시스템 비트의 제 1, 제 2, 또는 제 3 서브세트에 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
156. 제 152 항에 있어서,
     상기 시스템 비트 또는 패리티 비트의 제 1, 제 2, 또는 제 3 서브세트를 확인하는 단계는 상기 시스템 비트 또는 패리티 비트의 제 1, 제 2, 또는 제 3 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
157. 제 152 항에 있어서,
     TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 상기 제 1, 제 2, 또는 제 3 중복 버전을 수신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
158. 제 157 항에 있어서,
     수신된 중복 버전을 복수의 버스트로부터 디인터리빙하는 단계를 더 포함하되,
     상기 복수의 버스트들 각각은 다른 시간 슬롯으로 수신되는 것을 특징으로 하는 메시지 수신 방법.
159. 제 152 항에 있어서,
     상기 제 1, 제 2, 또는 제 3 중복 버전에 PAN(piggy-backed ACK/NACK) 필드가 포함되는지 여부를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
160. 제 159 항에 있어서,
     상기 시스템 비트의 제 1, 제 2, 또는 제 3 서브세트를 선택하는 단계는,
     상기 PAN(piggy-backed ACK/NACK) 필드가 상기 제 1, 제 2, 또는 제 3 중복 버전에 포함된다는 결정에 응답하여, 상기 시스템 비트의 제 1, 제 2, 또는 제 3 서브세트가 더 적은 시스템 비트들을 포함한다는 것을 나타내도록 관련 중복 버전 천공 시퀀스를 변경하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
161. 제 152 항에 있어서,
     HARQ 프로토콜을 이용하여 제 1 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 제 1 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
162. 제 161 항에 있어서,
     HARQ 프로토콜을 이용하여 제 2 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 3 중복 버전은 상기 제 2 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
163. 복수의 시스템 비트와 복수의 패리티 비트를 포함하는 메시지의 중복 버전을 생성하는 방법에 있어서, 상기 메시지의 중복 버전 생성 방법은,
     시스템 비트의 제 1 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 메시지의 해독가능한 제 1 중복 버전을 생성하는 단계;
     상기 시스템 비트의 제 2 서브세트 및 제 3 서브세트를 선택하는 단계, 상기 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트들은 상기 제 2 및 제 3 서브세트 중 하나 이상의 서브세트를 위해 선택되며;
     상기 시스템 비트의 제 1 서브세트와, 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브세트를 포함하는 메시지의 제 2 중복 버전을 생성하는 단계; 그리고
     시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 생성하는 단계를 포함하되,
     상기 제 2 및 제 3 중복 버전의 결합물은 상기 해독가능한 제 1 중복 버전 없이 해독가능한 것을 특징으로 하는 메시지의 중복 버전 생성 방법.
164. 무선 통신 네트워크로 메시지를 송신하는 기지국에 있어서, 상기 기지국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하도록 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 1 서브세트를 선택하고,
     상기 시스템 비트의 제 1 서브세트와 상기 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하며;
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 2 서브세트와 제 3 서브세트를 선택하고, 여기서 제 1 서브세트에 포함되지 않은 시스템 비트들은 제 2 및 제 3 서브세트 중 하나 이상의 서브세트를 위해 선택되며;
     시스템 비트의 제 2 서브세트와, 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는 제 2 중복 버전을 생성하고;
     시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는, 메시지의 제 3 중복 버전을 생성하며, 여기서 상기 제 2 및 제 3 중복 버전의 결합물은 상기 해독가능한 제 1 중복 버전 없이 해독가능하도록 구성된 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 제 1, 제 2 및 제 3 중복 버전을 송신하도록 구성된 송신기
     를 포함하는 것을 특징으로 하는 기지국.
165. 무선 통신 네트워크로 메시지를 수신하는 이동국에 있어서, 상기 이동국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 메시지의, 해독 가능한 제 1, 제 2 및 제 3 중복 버전을 수신하도록 구성된 수신기;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하고;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 시스템 비트의 제 1 서브세트를 확인하며;
     제 2 및 제 3 중복 버전을 위한 추가 중복 버전 천공 시퀀스를 생성하고, 여기서 상기 추가 중복 버전 천공 시퀀스는 제 1 서브세트 내에서 확인되지 않은 모든 시스템 비트들이 제 2 및 제 3 중복 버전 중 하나 이상의 중복 버전에 포함되는 것을 나타내고;
     상기 추가 중복 버전 천공 시퀀스를 사용하여, 메시지의 제 2 및 제 3 중복 버전으로부터 상기 시스템 비트의 제 2 및 제 3 서브세트를 확인하며;
     메시지의 제 2 및 제 3 중복 버전으로부터 상기 패리티 비트의 제 2 및 제 3 서브세트를 확인하도록 구성되고, 여기서 상기 패리티 비트의 제 2 서브세트는 상기 패리티 비트의 상기 제 1 서브세트와 다른 것이 특징인 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해 확인된 비트를 해독하도록 구성하되, 상기 제 2 및 제 3 중복 버전의 결합물은 해독가능한 상기 제 1 중복 버전 없이 해독가능한 것이 특징인 터보 디코더
     를 포함하는 것을 특징으로 하는 이동국.
166. 메시지의 중복 버전을 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지가 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
     시스템 비트의 제 1 서브세트를 선택하고,
     상기 메시지의 해독가능한 제 1 중복 버전을 생성하며, 여기서 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하고,
     상기 시스템 비트의 제 2 서브세트 및 제 3 서브세트를 선택하며, 여기서 제 1 서브세트에 포함되지 않은 시스템 비트가 제 2 및 제 3 서브세트 중 하나 이상의 서브세트를 위해 선택되며,
     상기 메시지의 제 2 중복 버전을 생성하며, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브세트를 포함하고, 그리고
     상기 메시지의 제 3 중복 버전을 생성하며, 상기 제 3 중복 버전은 시스템 비트의 제 3 서브세트 및 패리티 비트의 제 3 서브세트를 포함하도록 구성되고,
     상기 제 2 및 제 3 중복 버전의 결합물은 상기 해독가능한 제 1 중복 버전 없이 해독가능한 것을 특징으로 하는 레이트 매칭 장치.
167. 메시지를 송신 및 수신하기 위한 무선 통신 네트워크에 있어서, 상기 네트워크는 송신국과 수신국을 포함하며,
     상기 송신국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는, 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 1 서브세트를 선택하고,
     상기 시스템 비트의 제 1 서브세트와 상기 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하며;
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 2 서브세트와 제 3 서브세트를 선택하고, 여기서 제 1 서브세트에 포함되지 않은 시스템 비트가 제 2 및 제 3 서브세트 중 하나 이상의 서브세트를 위해 선택되며;
     시스템 비트의 제 2 서브세트와, 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는 제 2 중복 버전을 생성하고;
     시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는, 메시지의 제 3 중복 버전을 생성하며, 여기서 상기 제 2 및 제 3 중복 버전의 결합물은 상기 해독가능한 제 1 중복 버전 없이 해독 가능하게 구성된 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 제 1, 제 2 및 제 3 중복 버전을 송신하도록 구성된 송신기
     를 포함하며, 그리고
     상기 수신국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 메시지의, 해독 가능한 제 1, 제 2 및 제 3 중복 버전을 수신하도록 구성된 수신기;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하고;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 시스템 비트의 제 1 서브세트를 확인하며;
     제 2 및 제 3 중복 버전을 위한 추가 중복 버전 천공 시퀀스를 생성하고, 여기서 상기 추가 중복 버전 천공 시퀀스는 제 1 서브세트 내에서 확인되지 않은 모든 시스템 비트가 제 2 및 제 3 중복 버전 중 하나 이상의 종복 버전에 포함되는 것을 나타내고;
     상기 추가 중복 버전 천공 시퀀스를 사용하여, 메시지의 제 2 및 제 3 중복 버전으로부터 상기 시스템 비트의 제 2 및 제 3 서브세트를 확인하며;
     메시지의 제 2 및 제 3 중복 버전으로부터 상기 패리티 비트의 제 2 및 제 3 서브세트를 확인하도록 구성되고, 여기서 상기 패리티 비트의 제 2 서브세트는 상기 패리티 비트의 상기 제 1 서브세트와 다른 것이 특징인 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해 확인된 비트를 해독하도록 구성되며, 상기 제 2 및 제 3 중복 버전의 결합물은 해독가능한 제 1 중복 버전 없이 해독가능한 것이 특징인 터보 디코더
     를 포함하는 것을 특징으로 하는 무선 통신 네트워크.
168. 무선 통신 네트워크를 통해 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 터보 코드를 사용하여 상기 메시지를 코드화하는 단계;
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 1 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 메시지의 해독가능한 제 1 중복 버전을 생성하는 단계, 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하며;
     상기 무선 통신 네트워크로 송신을 위해, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는 메시지의 제 2 중복 버전을 생성하는 단계;
     시스템 비트의 제 1 서브세트로부터 메시지의 제 3 중복 버전을 생성하는 단계; 그리고
     적어도 상기 제 1 중복 버전을 송신하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
169. 제 168 항에 있어서,
     상기 제 1 중복 버전, 상기 제 2 중복 버전, 그리고 상기 제 3 중복 버전을 송신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
170. 제 169 항에 있어서,
     상기 제 3 중복 버전을 송신하는 단계는 상기 제 1 중복 버전을 재송신하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
171. 제 168 항에 있어서,
     상기 시스템 비트의 제 1 서브세트에 포함된 시스템 비트의 비율을 정의하는 스왑 값을 초기화하는 단계; 그리고
     상기 스왑 값에 근거하여 상기 시스템 비트의 제 1 서브세트를 선택하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
172. 제 168 항에 있어서,
     상기 시스템 비트의 제 1 또는 제 2 서브세트를 선택하는 단계는,
     시스템 비트의 일부가 시스템 비트들의 상기 제 1 또는 제 2 서브세트로부터 배제되도록 상기 시스템 비트의 일부를 천공하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
173. 제 168 항에 있어서,
     상기 시스템 비트의 제 2 서브세트를 선택하는 단계는,
     각각의 시스템 비트에 대하여,
     상기 시스템 비트가 상기 제 1 중복 버전에 포함되었는지를 결정하는 단계; 그리고
     상기 시스템 비트가 상기 제 1 중복 버전에 포함되지 않은 경우에 상기 시스템 비트를 시스템 비트의 제 2 서브세트에 포함시키는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
174. 제 173 항에 있어서,
     상기 시스템 비트의 제 2 서브세트를 선택하는 단계는,
     시스템 비트가 제 1 중복 버전에 포함되는 경우에, 상기 시스템 비트를 선택적으로 천공하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
175. 제 168 항에 있어서,
     TDMA 프로토콜에 의해 정의된 복수의 시간 슬롯으로 제 1, 제 2 또는 제 3 중복 버전을 송신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
176. 제 175 항에 있어서,
     송신된 중복 버전을 복수의 버스트들로 인터리빙하는 단계를 더 포함하되,
     상기 복수의 버스트들 각각은 다른 시간 슬롯으로 송신되는 것을 특징으로 하는 메시지 송신 방법.
177. 제 168 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전에 PAN 필드를 송신할지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
178. 제 177 항에 있어서,
     상기 시스템 비트의 제 1 또는 제 2 서브세트를 선택하는 단계는:
     상기 시스템 비트의 제 1 부분이 상기 시스템 비트의 제 1 서브세트 또는 제 2 서브세트로부터 배제되도록 상기 시스템 비트의 제 1 부분을 천공하는 단계; 그리고
     상기 제 1 및 제 2 중복 버전에서 PAN 필드가 송신되어야한다는 결정에 응답하여, 상기 시스템 비트의 추가 부분이 또한 상기 시스템 비트의 제 1 서브세트 또는 제 2 서브세트로부터 배제되도록 상기 시스템 비트의 추가 부분을 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
179. 제 168 항에 있어서,
     HARQ 프로토콜을 이용하여 제 1 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 제 1 네거티브 확인응답의 수신에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
180. 제 179 항에 있어서,
     HARQ 프로토콜을 이용하여 제 2 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 3 중복 버전은 상기 제 2 네거티브 확인응답의 수신에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
181. 무선 통신 네트워크로 메시지를 수신하기 위한 방법에 있어서, 상기 메시지 수신 방법은,
     상기 메시지의 해독 가능한 제 1 중복 버전을 수신하는 단계, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하며;
     상기 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 1 중복 버전 천공 시퀀스는 상기 시스템 비트의 제 1 서브세트가 복수의 시스템 비트들 전체보다는 적은 수의 시스템 비트를 포함하는 것을 나타내며;
     상기 메시지의 해독 가능한 제 1 중복 버전으로부터, 상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하는 단계;
     터보 코드에 근거하여 상기 메시지의 제 1 추정 데이터를 생성하도록, 시스템 비트의 확인된 제 1 서브세트와 패리티 비트의 제 1 서브세트를 해독하는 단계;
     상기 메시지의 제 2 중복 버전을 수신하는 단계, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트와 패리티 비트의 제 2 서브세트를 포함하며;
     상기 제 2 중복 버전으로부터, 상기 시스템 비트의 제 2 서브세트를 확인하는 단계, 상기 시스템 비트의 제 2 서브세트는 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 시스템 비트를 포함하며;
     상기 시스템 비트의 제 1 및 제 2 서브세트와 상기 패리티 비트의 제 1 및 제 2 서브세트를 결합하는 단계;
     터보 코드에 근거하여 상기 메시지의 제 2 추정 데이터를 생성하도록, 시스템 및 패리티 비트의 결합된 서브세트를 해독하는 단계;
     상기 메시지의 제 3 중복 버전을 수신하는 단계, 상기 제 3 중복 버전은 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하며;
     상기 제 3 중복 버전으로부터, 상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하는 단계;
     상기 제 1, 제 2 및 제 3 중복 버전 중 둘 이상의 중복 버전으로부터 확인된 비트를 결합하는 단계; 그리고
     터보 코드를 이용하여, 상기 메시지의 제 3 추정 데이터를 생성하도록 확인된 비트를 해독하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
182. 제 181 항에 있어서,
     상기 시스템 비트의 제 1 서브세트에 포함된 시스템 비트의 비율을 정의하는 스왑 값을 결정하는 단계; 그리고
     상기 스왑 값에 근거하여 상기 시스템 비트의 제 1 서브세트를 확인하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
183. 제 181 항에 있어서,
     상기 제 1 중복 버전 천공 시퀀스를 생성하는 단계는,
     상기 시스템 비트의 제 1 서브세트에 시스템 비트의 어느 비트 위치가 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
184. 제 181 항에 있어서,
     상기 시스템 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는,
     상기 시스템 비트의 제 1 또는 제 2 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
185. 제 181 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전을 TDMA(time division muliple access) 프로토콜에 의해 정의된 복수의 시간 슬롯으로 수신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
186. 제 185 항에 있어서,
     수신된 중복 버전을 복수의 버스트로부터 디인터리빙(deinterleave)하는 단계를 더 포함하되, 상기 복수의 버스트들 각각은 다른 시간 슬롯으로 수신되는 것을 특징으로 하는 메시지 수신 방법.
187. 제 181 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전에 PAN(piggy-backed ACK.NACK) 필드를 포함할지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
188. 제 187 항에 있어서,
     상기 시스템 비트의 제 1 또는 제 2 서브세트를 확인하는 단계는,
     상기 제 1 또는 제 2 중복 버전에 PAN 필드가 포함되어야 한다는 결정에 응답하여, 상기 시스템 비트의 제 1 또는 제 2 서브세트가 전체 시스템 비트보다 적은 수의 시스템 비트를 포함한다는 것을 나타내도록 관련 중복 버전 천공 시퀀스를 변경하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
189. 제 181 항에 있어서,
     HARQ(hybird automatic repeat request) 프로토콜을 이용하여 제 1 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 제 1 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
190. 제 181 항에 있어서,
     HARQ 프로토콜을 사용하여 제 2 네거티브 확인응답을 송신하는 단계를 더 포함하되, 상기 제 3 중복 버전은 상기 제 2 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
191. 메시지의 중복 버전을 생성하는 방법에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 중복 버전 생성 방법은,
     시스템 비트의 제 1 서브세트를 선택하는 단계;
     시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하는 단계, 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하며;
     상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 2 서브세트와, 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브세트를 포함하는 메시지의 제 2 중복 버전을 생성하는 단계; 그리고
     시스템 비트의 제 1 서브세트로부터 상기 메시지의 제 3 중복 버전을 생성하는 단계
     를 포함하는 것을 특징으로 하는 중복 버전 생성 방법.
192. 무선 통신 네트워크로 메시지를 송신하는 기지국에 있어서, 상기 기지국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하도록 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 1 서브세트를 선택하고;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하며, 여기서 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하고;
     상기 무선 통신 네트워크로 송신을 위해, 상기 제 1 중복 버전에 포함되지 않은 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하도록 구성된, 레이트 매칭 장치; 그리고
     송신기로서,
     상기 무선 통신 네트워크로 상기 제 1 및 제 2 중복 버전을 송신하며,
     제 3 중복 버전으로 상기 제 1 중복 버전을 재송신하도록 구성된, 송신기
     를 포함하는 것을 특징으로 하는 기지국.
193. 무선 통신 네트워크로 메시지를 수신하기 위한 이동국에 있어서, 상기 이동국은,
     상기 메시지의 해독 가능한 제 1 중복 버전, 제 2 중복 버전, 및 제 3 중복 버전을 수신하도록 구성되며, 각각의 중복 버전은 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하는 것이 특징인, 수신기;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하되, 제 1 중복 버전 천공 시퀀스는 상기 시스템 비트의 제 1 서브세트가 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하는 것을 나타내며;
     상기 제 1 중복 버전으로부터, 상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하고;
     상기 제 2 중복 버전으로부터, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 시스템 비트를 포함하는 시스템 비트의 제 2 서브세트를 확인하고;
     상기 제 3 중복 버전으로부터, 상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하도록, 확인된 비트를 해독하는 터보 디코더
     를 포함하는 것을 특징으로 하는 이동국.
194. 메시지의 중복 버전을 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
     시스템 비트의 제 1 서브세트를 선택하고;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하며, 여기서 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하고;
     상기 제 1 중복 버전에 포함되지 않은 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하도록 구성되는 것을 특징으로 하는 레이트 매칭 장치.
195. 메시지의 송신 및 수신을 위한 무선 통신 네트워크에 있어서, 상기 무선 통신 네트워크는 송신국과 수신국을 포함하며,
     상기 송신국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하도록 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신을 위해 시스템 비트의 제 1 서브세트를 선택하고;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는, 메시지의 해독가능한 제 1 중복 버전을 생성하며, 여기서 상기 시스템 비트의 제 1 서브세트는 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하고;
     상기 무선 통신 네트워크로 송신을 위해, 상기 제 1 중복 버전에 포함되지 않은 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하도록 구성된, 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1 및 제 2 중복 버전을 송신하며, 그리고 제 3 중복 버전으로 상기 제 1 중복 버전을 재송신하도록 구성된 송신기
     를 포함하며, 그리고
     상기 수신국은,
     상기 메시지의 해독 가능한 제 1 중복 버전, 제 2 중복 버전, 및 제 3 중복 버전을 수신하도록 구성된 수신기, 각각의 중복 버전은 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하며;
     레이트 매칭 장치로서,
     상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하되, 제 1 중복 버전 천공 시퀀스는 상기 시스템 비트의 제 1 서브세트가 복수의 시스템 비트 전체보다 적은 수의 시스템 비트를 포함하는 것을 나타내며;
     상기 제 1 중복 버전으로부터, 상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하고;
     상기 제 2 중복 버전으로부터, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 시스템 비트를 포함하는 시스템 비트의 제 2 서브세트를 확인하고;
     상기 제 3 중복 버전으로부터, 상기 제 1 중복 버전 천공 시퀀스를 사용하여 상기 시스템 비트의 제 1 서브세트를 확인하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하도록 확인된 비트를 해독하는 터보 디코더
     를 포함하는 것을 특징으로 하는 무선 통신 네트워크.
196. 무선 통신 네트워크로 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 터보 코드를 사용하여 상기 메시지를 코드화하는 단계;
     상기 무선 통신 네트워크로 송신을 위해, 제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 1 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 메시지의 제 1 중복 버전을 생성하는 단계;
     상기 무선 통신 네트워크로 송신을 위해, 제 2 천공 알고리즘을 사용하여 시스템 비트의 제 2 서브세트를 선택하는 단계, 상기 시스템 비트의 제 2 서브세트는 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하는 단계;
     상기 무선 통신 네트워크로 송신을 위해, 제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 사용하여 시스템 비트의 제 3 서브세트를 선택하는 단계, 상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값과 다르며;
     상기 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 생성하는 단계; 그리고
     적어도 상기 메시지의 제 1 중복 버전을 송신하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
197. 제 196 항에 있어서,
     상기 시스템 비트의 제 1, 제 2, 또는 제 3 서브세트를 선택하는 단계는,
     시스템 비트의 일부가 선택된 서브세트로부터 배제되도록, 상기 시스템 비트의 일부를 천공하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
198. 제 196 항에 있어서,
     시스템 비트의 제 2 서브세트를 선택하는 단계는,
     각각의 시스템 비트에 대해,
     시스템 비트가 시스템 비트들의 제 1 서브세트에 포함되었는지를 결정하는 단계; 그리고
     상기 시스템 비트가 시스템 비트들의 제 1 서브세트에 포함된 경우에 상기 시스템 비트를 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
199. 제 196 항에 있어서,
     상기 패리티 비트의 제 2 서브세트를 선택하는 단계는,
     각각의 패리티 비트에 대해,
     패리티 비트가 패리티 비트들의 제 1 서브세트에 포함되었는지를 결정하는 단계; 그리고
     상기 패리티 비트가 패리티 비트들의 제 1 서브세트에 포함된 경우에 상기 패리티 비트를 상기 패리티 비트의 제 2 서브세트로부터 배제하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
200. 제 196 항에 있어서,
     상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 메시지 송신 방법.
201. 제 196 항에 있어서,
     상기 제 2 파라미터화된 스왑 값이 0.30이고, 상기 시스템 비트의 제 3 서브세트를 선택하는 단계는, 상기 제 3 서브세트에 포함되지 않게 상기 시스템 비트의 30%를 배제하는 단계를 포함하는 것을 특징으로 하는 메시지 송신 방법.
202. 제 196 항에 있어서,
     TDMA 프로토콜에 의해 정의된 복수의 타임 슬롯으로 상기 메시지의 제 1, 제 2 또는 제 3 중복 버전을 송신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
203. 제 202 항에 있어서,
     송신된 중복 버전을 복수의 버스트들로 인터리빙하는 단계를 더 포함하되,
     상기 복수의 버스트들 각각은 다른 시간 슬롯에서 송신되는 것을 특징으로 하는 메시지 송신 방법.
204. 제 196 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전에 PAN(piggy-backed ACK/NACK) 필드를 송신할 것인지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
205. 제 204 항에 있어서,
     상기 시스템 비트의 제 1, 제 2 또는 제 3 서브세트를 선택하는 단계는,
     시스템 비트의 제 1 부분이 시스템 비트의 개개의 서브세트로부터 배제되도록 상기 시스템 비트의 제 1 부분을 천공하는 단계; 그리고
     상기 PAN(piggy-backed ACK/NACK) 필드가 상기 제 1, 제 2 또는 제 3 중복 버전에서 송신되어야 한다는 결정에 응답하여, 상기 시스템 비트의 추가 부분이 상기 시스템 비트의 개개의 서브세트로부터 배제되도록 상기 시스템 비트의 추가 부분을 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
206. 제 196 항에 있어서,
     HARQ(hybrid automatic repeat request) 프로토콜을 이용하여 제 1 네거티브 확인응답을 수신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 제 1 네거티브 확인응답의 수신에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
207. 제 206 항에 있어서,
     상기 HARQ 프로토콜을 이용하여 제 2 네거티브 확인응답을 수신하는 단계를 더 포함하되,
     상기 제 3 중복 버전은 상기 제 2 네거티브 확인응답의 수신에 응답하여 송신되는 것을 특징으로 하는 메시지 송신 방법.
208. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은,
     상기 메시지의 제 1 중복 버전을 수신하는 단계, 상기 제 1 중복 버전은 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하며;
     제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 상기 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하는 단계;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여 상기 시스템 비트의 제 1 서브세트 확인하는 단계;
     터보 코드에 근거하여 상기 메시지의 제 1 추정 데이터를 생성하도록 시스템 비트의 확인된 제 1 서브세트와 패리티 비트의 제 1 서브세트를 해독하는 단계;
     상기 메시지의 제 2 중복 버전을 수신하는 단계, 상기 제 2 중복 버전은 시스템 비트의 제 2 서브세트와 패리티 비트의 제 2 서브세트를 포함하며;
     제 2 천공 알고리즘을 이용하여 상기 시스템 비트의 제 2 서브세트를 위한 제 2 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 2 중복 버전 천공 시퀀스는 상기 시스템 비트의 제 2 서브 세트가 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 것을 나타내며;
     상기 제 2 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 2 서브세트를 확인하는 단계;
     상기 시스템 비트의 제 1 및 제 2 서브세트와 상기 패리티 비트의 제 1 및 제 2 서브세트를 결합하는 단계;
     터보 코드에 근거하여 상기 메시지의 제 2 추정 데이터를 생성하도록 시스템 및 패리티 비트의 결합된 서브세트를 해독하는 단계;
     상기 메시지의 제 3 중복 버전을 수신하는 단계, 상기 제 3 중복 버전은 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하며;
     상기 제 1 천공 알고리즘과, 제 2 파라미터화된 스왑 값을 이용하여 상기 시스템 비트의 제 3 서브세트를 위한 제 3 중복 버전 천공 시퀀스를 생성하는 단계, 상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값과 다르며;
     상기 제 3 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 3 서브세트를 확인하는 단계;
     상기 시스템 비트의 제 1, 제 2 및 제 3 서브세트와, 상기 패리티 비트의 제 1, 제 2 및 제 3 서브세트 중 둘 이상의 서브세트를 결합하는 단계; 그리고
     터보 코드에 근거하여, 상기 메시지의 제 3 추정 데이터를 생성하도록 시스템 비트와 패리티 비트의 결합된 서브세트를 해독하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
209. 제 208 항에 있어서,
     상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값보다 큰 것을 특징으로 하는 메시지 수신 방법.
210. 제 208 항에 있어서,
     상기 제 2 파라미터화된 스왑 값이 0.30이고,
     상기 시스템 비트의 제 3 서브세트를 확인하는 단계는, 상기 시스템 비트의 30%가 제 3 서브세트에 포함되지 않음을 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
211. 제 208 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전 천공 시퀀스를 생성하는 단계는,
     시스템 비트의 어느 비트 위치가 시스템 비트의 제 1, 제 2 또는 제 3 서브세트에 포함되는지를 결정하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
212. 제 208 항에 있어서,
     상기 시스템 비트의 제 1, 제 2 또는 제 3 서브세트를 확인하는 단계는,
     상기 시스템 비트의 제 1, 제 2 또는 제 3 서브세트를 언펑처링(unpuncturing) 하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
213. 제 208 항에 있어서,
     TDMA(time division multiple access) 프로토콜에 의해 정의된 복수의 시간 슬롯으로 메시지의 상기 제 1, 제 2 또는 제 3 중복 버전을 수신하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
214. 제 213 항에 있어서,
     수신된 중복 버전을 복수의 버스트들로부터 디인터리빙하는 단계를 더 포함하되, 상기의 복수의 버스트들 각각은 다른 시간 슬롯으로 수신되는 것을 특징으로 하는 메시지 수신 방법.
215. 제 208 항에 있어서,
     상기 제 1, 제 2 또는 제 3 중복 버전에 PAN(piggy-backed ACK/NACK) 필드가 포함되는지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
216. 제 215 항에 있어서,
     상기 시스템 비트의 제 1, 제 2 또는 제 3 서브세트를 확인하는 단계는,
     PAN 필드가 상기 제 1, 제 2 또는 제 3 중복 버전에 포함되어야 하는 결정에 응답하여, 상기 시스템 비트의 제 1, 제 2 또는 제 3 서브세트가 전체 시스템 비트보다 적은 수의 시스템 비트를 포함한다는 것을 나타내도록 관련 중복 버전 천공 시퀀스를 변경하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
217. 제 208 항에 있어서,
     HARQ(hybrid automatic repeat request) 프로토콜을 이용하여 제 1 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 2 중복 버전은 상기 제 1 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
218. 제 217 항에 있어서,
     상기 HARQ 프로토콜을 이용하여 제 2 네거티브 확인응답을 송신하는 단계를 더 포함하되,
     상기 제 3 중복 버전은 상기 제 2 네거티브 확인응답에 응답하여 수신되는 것을 특징으로 하는 메시지 수신 방법.
219. 메시지의 중복 버전을 생성하는 방법에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 중복 버전 생성 방법은,
     제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 1 서브세트를 선택하는 단계;
     시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 메시지의 제 1 중복 버전을 생성하는 단계;
     제 2 천공 알고리즘을 이용하여, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하는 단계;
     상기 시스템 비트의 제 2 서브세트와, 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브세트를 포함하는 메시지의 제 2 중복 버전을 생성하는 단계;
     상기 제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여, 상기 시스템 비트의 제 3 서브세트를 선택하는 단계, 상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값과 다르며; 그리고
     시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는 메시지의 제 3 중복 버전을 생성하는 단계
     를 포함하는 것을 특징으로 하는 중복 버전 생성 방법.
220. 무선 통신 네트워크로 메시지를 송신하는 기지국으로서, 상기 기지국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신을 위해, 제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 1 서브세트를 선택하고;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 제 1 중복 버전을 생성하며;
     상기 무선 통신 네트워크로 송신을 위해, 제 2 천공 알고리즘을 사용하여, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하고;
     상기 무선 통신 네트워크로 송신을 위해, 제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여 시스템 비트의 제 3 서브세트를 선택하고, 여기서 상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값과 다르며;
     상기 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는, 메시지의 제 3 중복 버전을 생성하도록 구성된, 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1, 제 2 및 제 3 중복 버전을 선택적으로 송신하도록 구성된, 송신기
     를 포함하는 것을 특징으로 하는 기지국.
221. 무선 통신 네트워크로 메시지를 수신하기 위한 이동국에 있어서, 상기 이동국은,
     상기 메시지의 제 1 중복 버전, 제 2 중복 버전, 및 제 3 중복 버전을 수신하도록 구성된 수신기, 여기서 상기 제 1 중복 버전, 제 2 중복 버전, 및 제 3 중복 버전 각각은 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하며;
     레이트 매칭 장치로서,
     제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하며;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 1 서브세트를 확인하고;
     제 2 천공 알고리즘을 이용하여, 상기 제 2 중복 버전에 포함된 시스템 비트의 제 2 서브세트를 위한 제 2 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 중복 버전 천공 시퀀스는 시스템 비트의 제 2 서브세트가 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 포함하는 것을 나타내고;
     상기 제 2 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 2 서브세트를 확인하며;
     제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여, 제 3 중복 버전에 포함된 시스템 비트의 제 3 서브세트를 위한 제 3 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값과 다르고; 그리고
     상기 제 3 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 3 서브세트를 확인하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해 확인된 비트를 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 이동국.
222. 메시지의 중복 버전을 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
     제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 1 서브세트를 선택하고;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는, 제 1 중복 버전을 생성하며;
     제 2 천공 알고리즘을 이용하여, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하고;
     제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 3 서브세트를 생성하며, 여기서 상기 제 2 파라미터화된 스왑 값이 상기 제 1 파라미터화된 스왑 값과 다르고; 그리고
     상기 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는, 메시지의 제 3 중복 버전을 생성하도록 구성되는 것을 특징으로 하는 레이트 매칭 장치.
223. 메시지의 송신 및 수신을 위한 무선 통신 네트워크에 있어서, 상기 무선 통신 네트워크는 송신국과 수신국을 포함하며,
     상기 송신국은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
     레이트 매칭 장치로서,
     상기 무선 통신 네트워크로 송신을 위해, 제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 1 서브세트를 선택하고;
     상기 시스템 비트의 제 1 서브세트와 패리티 비트의 제 1 서브세트를 포함하는 제 1 중복 버전을 생성하며;
     상기 무선 통신 네트워크로 송신을 위해, 제 2 천공 알고리즘을 사용하여, 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 가지는 시스템 비트의 제 2 서브세트를 선택하며;
     상기 시스템 비트의 제 2 서브세트와 상기 패리티 비트의 제 1 서브세트와 다른 패리티 비트의 제 2 서브 세트를 포함하는, 메시지의 제 2 중복 버전을 생성하고;
     상기 무선 통신 네트워크로 송신을 위해, 제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여, 시스템 비트의 제 3 서브세트를 선택하고; 그리고
     상기 시스템 비트의 제 3 서브세트와 패리티 비트의 제 3 서브세트를 포함하는, 메시지의 제 3 중복 버전을 생성하도록 구성된, 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 제 1, 제 2 및 제 3 중복 버전을 선택적으로 송신하도록 구성된 송신기
     를 포함하며 그리고
     상기 수신국은,
     상기 메시지의 제 1 중복 버전, 제 2 중복 버전, 및 제 3 중복 버전을 수신하도록 구성된 수신기, 여기서 상기 제 1 중복 버전, 제 2 중복 버전, 및 제 3 중복 버전은 각각 시스템 비트의 서브세트와 패리티 비트의 서브세트를 포함하며;
     레이트 매칭 장치로서,
     제 1 천공 알고리즘과 제 1 파라미터화된 스왑 값을 이용하여, 상기 제 1 중복 버전에 포함된 시스템 비트의 제 1 서브세트를 위한 제 1 중복 버전 천공 시퀀스를 생성하며;
     상기 제 1 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 1 서브세트를 확인하고;
     제 2 천공 알고리즘을 이용하여, 상기 제 2 중복 버전에 포함된 시스템 비트의 제 2 서브세트를 위한 제 2 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 중복 버전 천공 시퀀스는 시스템 비트의 제 2 서브세트가 상기 시스템 비트의 제 1 서브세트에 포함되지 않은 메시지에 대응하는 모든 시스템 비트를 포함하는 것을 나타내고;
     상기 제 2 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 2 서브세트를 확인하며;
     제 1 천공 알고리즘과 제 2 파라미터화된 스왑 값을 이용하여, 제 3 중복 버전에 포함된 시스템 비트의 제 3 서브세트를 위한 제 3 중복 버전 천공 시퀀스를 생성하며, 여기서 상기 제 2 파라미터화된 스왑 값은 상기 제 1 파라미터화된 스왑 값과 다르고; 그리고
     상기 제 3 중복 버전 천공 시퀀스를 이용하여, 상기 시스템 비트의 제 3 서브세트를 확인하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해 확인된 비트를 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 무선 통신 네트워크.
224. 무선 통신 네트워크로 메시지를 송신하는 방법에 있어서, 상기 메시지 송신 방법은,
     복수의 시스템 비트와 복수의 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 터보 코드를 사용하여 상기 메시지를 코드화는 단계;
     상기 시스템 비트를 천공하기 위한 루프 파라미터의 제 1 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 상기 시스템 비트의 서브세트를 천공하도록 루프 알고리즘을 실행하는 단계;
     복수의 제 1 패리티 비트를 천공하기 위한 루프 파라미터의 제 2 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 2 세트를 입력으로 사용하여, 상기 복수의 제 1 패리티 비트의 서브세트를 천공하도록 루프 알고리즘을 실행하는 단계; 그리고
     상기 무선 통신 네트워크로 송신을 위해, 천공되지 않은 시스템 비트와 천공되지 않은 복수의 제 1 패리티 비트를 결합하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
225. 제 224 항에 있어서,
     복수의 비트에 대해 루프 알고리즘을 실행하는 단계는,
     상기 복수의 비트를 반복적으로 루프로 처리하는 단계; 그리고
     루프로 처리될 각각의 비트에 대해,
     현재 천공 비율에 근거하여 비트를 천공할지를 결정하는 단계; 그리고
     현재 천공 비율이 원하는 천공 비율보다 적은 경우에 비트를 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
226. 제 224 항에 있어서,
     상기 코드화된 데이터는 복수의 제 2 패리티 비트를 더 포함하고, 상기 메시지 송신 방법은,
     상기 복수의 제 2 패리티 비트를 천공하기 위한 루프 파라미터의 제 3 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 3 세트를 입력으로 사용하여, 상기 복수의 제 2 패리티 비트의 서브세트를 천공하도록 루프 알고리즘을 실행하는 단계; 그리고
     천공되지 않은 시스템 비트와 천공되지 않은 복수의 제 1 패리티 비트와, 천공되지 않은 복수의 제 2 패리티 비트를 결합하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
227. 제 224 항에 있어서,
     시스템-레벨 레이트 매칭 파라미터를 수신하는 단계를 더 포함하되, 상기 루프 파라미터의 제 1 및 제 2 세트는 상기 시스템-레벨 레이트 매칭 파라미터에 근거하여 초기화되는 것을 특징으로 하는 메시지 송신 방법.
228. 제 227 항에 있어서,
     상기 루프 파라미터의 제 1 또는 제 2 세트를 초기화하는 단계는,
     상기 시스템-레벨 레이트 매칭 파라미터를 이용하여 내부 파라미터를 계산(computing)하는 단계; 그리고
     상기 내부 파라미터에 근거하여 상기 루프 파라미터의 제 1 또는 제 2 세트를 연산(calculating)하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
229. 제 224 항에 있어서,
     결합된 비트가 상기 메시지의 중복 버전에 송신되고, 상기 메시지 송신 방법은,
     상기 중복 버전의 유형(type)을 결정하는 단계; 그리고
     상기 중복 버전의 유형에 근거하여 상기 루프 파라미터의 제 1 및 제 2 세트를 초기화하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 송신 방법.
230. 제 224 항에 있어서,
     상기 루프 파라미터의 제 2 세트를 초기화하는 단계는,
     상기 메시지에 대응하는 시스템 비트에 대해 실행된 루프 알고리즘의 결과를 획득하는 단계; 그리고
     상기 결과에 근거하여 상기 루프 파라미터의 제 2 세트를 초기화하는 단계
     를 포함하는 것을 특징으로 하는 메시지 송신 방법.
231. 무선 통신 네트워크로 메시지를 수신하는 방법에 있어서, 상기 메시지 수신 방법은,
     코드화된 데이터를 수신하는 단계;
     루프 파라미터의 제 1 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하는 단계;
     상기 시스템 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 코드화된 데이터 내에서 복수의 시스템 비트를 확인하는 단계;
     루프 파라미터의 제 2 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 2 세트를 입력으로 이용하여, 패리티 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하는 단계;
     상기 패리티 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 코드화된 데이터 내에서 복수의 패리티 비트를 확인하는 단계; 그리고
     상기 메시지를 생성하도록 터보 코드를 이용하여, 확인된 상기 시스템 비트들 및 패리티 비트들을 해독하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
232. 제 231 항에 있어서,
     복수의 비트에 대해 루프 알고리즘을 실행하는 단계는,
     상기 복수의 비트를 반복적으로 루프로 처리하는 단계; 그리고
     루프로 처리될 각각의 비트에 대해,
     현재 천공 비율에 근거하여 비트를 천공할지를 결정하는 단계; 그리고
     상기 현재 천공 비율이 원하는 천공 비율보다 작은 경우에 비트를 천공하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
233. 제 231 항에 있어서,
     루프 파라미터의 제 3 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 3 세트를 입력으로 사용하여, 제 2 패리티 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하는 단계; 그리고
     상기 제 2 패리티 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 코드화된 데이터 내에서 복수의 제 2 패리티 비트를 확인하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
234. 제 231 항에 있어서,
     시스템-레벨 레이트 매칭 파라미터를 수신하는 단계를 더 포함하되,
     상기 루프 파라미터의 제 1 및 제 2 세트가 상기 시스템-레벨 레이트 매칭 파라미터에 근거하여 초기화되는 것을 특징으로 하는 메시지 수신 방법.
235. 제 234 항에 있어서,
     상기 루프 파라미터의 제 1 또는 제 2 세트를 초기화하는 단계는,
     상기 시스템-레벨 레이트 매칭 파라미터를 이용하여 내부 파라미터를 계산하는 단계; 그리고
     상기 내부 파라미터에 근거하여 상기 루프 파라미터의 제 1 또는 제 2 세트를 연산하는 단계
     를 포함하는 것을 특징으로 하는 메시지 수신 방법.
236. 제 231 항에 있어서,
     상기 코드화된 데이터가 상기 메시지의 중복 버전에 수신되고, 상기 메시지 수신 방법은,
     상기 중복 버전의 유형(type)을 결정하는 단계; 그리고
     상기 중복 버전의 유형에 근거하여 상기 루프 파라미터의 제 1 및 제 2 세트를 초기화하는 단계
     를 더 포함하는 것을 특징으로 하는 메시지 수신 방법.
237. 제 231 항에 있어서,
     상기 루프 파라미터의 제 2 세트를 초기화하는 단계는,
     상기 시스템 비트 천공 시퀀스에 근거하여 상기 루프 파라미터의 제 2 세트를 초기화하는 단계를 포함하는 것을 특징으로 하는 메시지 수신 방법.
238. 메시지의 중복 버전을 생성하는 방법에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하며, 상기 중복 버전 생성 방법은,
     시스템 비트를 천공하기 위해 루프 파라미터의 제 1 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트의 서브세트를 천공하도록 루프 알고리즘을 실행하는 단계;
     복수의 제 1 패리티 비트를 천공하기 위해 루프 파라미터의 제 2 세트를 초기화하는 단계;
     상기 루프 파라미터의 제 2 세트를 입력으로 사용하여, 복수의 제 1 패리티 비트의 서브세트를 천공하도록 루프 알고리즘을 실행하는 단계; 그리고
     중복 버전을 생성하도록, 천공되지 않은 시스템 비트와 천공되지 않은 복수의 제 1 패리티 비트를 결합하는 단계
     를 포함하는 것을 특징으로 하는 중복 버전 생성 방법.
239. 무선 통신 네트워크로 메시지를 송신하기 위한 기지국에 있어서, 상기 기지국은,
     복수의 시스템 비트와 복수의 제 1 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
     코드화된 데이터 비트를 천공하기 위해 루프 로직을 포함하는 레이트 매칭 장치로서,
     상기 시스템 비트를 천공하기 위해 루프 파라미터의 제 1 세트를 초기화하고;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트의 서브세트를 천공하도록 루프 로직을 실행하며;
     복수의 제 1 패리티 비트를 천공하기 위해 루프 파라미터의 제 2 세트를 초기화하고;
     상기 루프 파라미터의 제 2 세트를 입력으로 사용하여, 복수의 제 1 패리티 비트의 서브세트를 천공하도록 루프 로직을 실행하며; 그리고
     천공되지 않은 시스템 비트와 천공되지 않은 복수의 제 1 패리티 비트를 결합하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지의 중복 버전에서 결합된 시스템 비트 및 패리티 비트를 상기 무선 통신 네트워크로 송신하도록 구성된 송신기
     를 포함하는 것을 특징으로 하는 기지국.
240. 무선 통신 네트워크로 메시지를 송신하기 위한 이동국에 있어서, 상기 이동국은,
     코드화된 데이터를 수신하도록 구성된 수신기;
     레이트 매칭 장치로서,
     루프 파라미터의 제 1 세트를 초기화하고;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하며;
     상기 시스템 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 코드화된 데이터 내에서 복수의 시스템 비트를 확인하고;
     루프 파라미터의 제 2 세트를 초기화하며;
     상기 루프 파라미터의 제 2 세트를 입력으로 이용하여, 패리티 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하고; 그리고
     상기 패리티 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 코드화된 데이터 내에서 복수의 패리티 비트를 확인하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해, 터보 코드를 사용하여 확인된 비트를 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 이동국.
241. 코드화된 메시지를 생성하기 위한 레이트 매칭 장치에 있어서, 상기 메시지는 복수의 시스템 비트와 복수의 패리티 비트를 포함하고, 상기 레이트 매칭 장치는,
     상기 시스템 비트를 천공하기 위해 루프 파라미터의 제 1 세트를 초기화하며;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트의 서브세트를 천공하도록 루프 로직을 실행하고;
     복수의 제 1 패리티 비트를 천공하기 위해 루프 파라미터의 제 2 세트를 초기화하며;
     상기 루프 파라미터의 제 2 세트를 입력으로 사용하여, 복수의 제 1 패리티 비트의 서브세트를 천공하도록 루프 로직을 실행하고; 그리고
     천공되지 않은 시스템 비트와 천공되지 않은 복수의 제 1 패리티 비트를 결합하도록 구성되는 것을 특징으로 하는 레이트 매칭 장치.
242. 메시지를 송신 및 수신하기 위한 무선 통신 네트워크에 있어서, 상기 무선 통신 네트워크는 송신국과 수신국을 포함하며,
     상기 송신국은,
     복수의 시스템 비트와 복수의 제 1 패리티 비트를 포함하는 코드화된 데이터를 생성하기 위해 상기 메시지를 코드화하도록 구성된 터보 인코더;
     코드화된 데이터 비트를 천공하기 위한 루프 로직을 포함하는 레이트 매칭 장치로서,
     상기 시스템 비트를 천공하기 위해 루프 파라미터의 제 1 세트를 초기화하고;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트의 서브세트를 천공하도록 루프 로직을 실행하며;
     복수의 제 1 패리티 비트를 천공하기 위해 루프 파라미터의 제 2 세트를 초기화하고;
     상기 루프 파라미터의 제 2 세트를 입력으로 사용하여, 복수의 제 1 패리티 비트의 서브세트를 천공하도록 루프 로직을 실행하며; 그리고
     천공되지 않은 시스템 비트와 천공되지 않은 복수의 제 1 패리티 비트를 결합하도록 구성된, 레이트 매칭 장치; 그리고
     상기 무선 통신 네트워크로 상기 메시지의 중복 버전에 결합된 시스템 비트 및 패리티 비트를 송신하도록 구성된 송신기
     를 포함하며, 그리고
     상기 수신국은,
     중복 버전을 수신하도록 구성된 수신기;
     레이트 매칭 장치로서,
     루프 파라미터의 제 1 세트를 초기화하고;
     상기 루프 파라미터의 제 1 세트를 입력으로 사용하여, 시스템 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하며;
     상기 시스템 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 중복 버전 내에서 복수의 시스템 비트를 확인하고;
     루프 파라미터의 제 2 세트를 초기화하며;
     상기 루프 파라미터의 제 2 세트를 입력으로 이용하여, 패리티 비트 천공 시퀀스를 생성하도록 루프 알고리즘을 실행하고; 그리고
     상기 패리티 비트 천공 시퀀스에 적어도 부분적으로 근거하여 상기 중복 버전 내에서 복수의 패리티 비트를 확인하도록 구성된, 레이트 매칭 장치; 그리고
     상기 메시지를 생성하기 위해, 터보 코드를 사용하여 확인된 비트를 해독하도록 구성된 터보 디코더
     를 포함하는 것을 특징으로 하는 무선 통신 네트워크.

Images