KR101595341B1 - 전기발광 유기 트랜지스터 - Google Patents

전기발광 유기 트랜지스터 Download PDF

Info

Publication number
KR101595341B1
KR101595341B1 KR1020147005653A KR20147005653A KR101595341B1 KR 101595341 B1 KR101595341 B1 KR 101595341B1 KR 1020147005653 A KR1020147005653 A KR 1020147005653A KR 20147005653 A KR20147005653 A KR 20147005653A KR 101595341 B1 KR101595341 B1 KR 101595341B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor material
type
material layer
organic transistor
Prior art date
Application number
KR1020147005653A
Other languages
English (en)
Other versions
KR20140065404A (ko
Inventor
라파엘라 카펠리
미셸 무치니
Original Assignee
이.티.씨. 에스.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이.티.씨. 에스.알.엘. filed Critical 이.티.씨. 에스.알.엘.
Publication of KR20140065404A publication Critical patent/KR20140065404A/ko
Application granted granted Critical
Publication of KR101595341B1 publication Critical patent/KR101595341B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/30Organic light-emitting transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19Tandem OLEDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 각각 상기 헤테로구조물(12) 내에 정공들 및 전자들을 전도시키기 위해 작용하는 복수의 p-타입 및 n-타입의 반도체 물질 층들(15, 15', 15", 15"'), 및 각각 하나의 상기 p-타입 반도체 물질 층과 하나의 상기 n-타입 반도체 물질 층(15, 15', 15", 15"') 사이에, 이들과 직접적으로 접촉하게 삽입된 적어도 두 개의 방출 물질 층들(16, 16', 16")로 구성된 반도체 헤테로구조물(12)이 존재하는 전기발광 유기 트랜지스터(1)에 관한 것이다.

Description

전기발광 유기 트랜지스터{ELECTROLUMINESCENT ORGANIC TRANSISTOR}
본 발명은 전기발광 유기 트랜지스터(당해 분야에서 두문자어 OLET: Organic Light-Emitting Transistor로 공지됨)에 관한 것이다.
수년에 걸쳐, 유기 트랜지스터 공학 분야에서 두 개 이상의 물질들로 형성된 헤테로구조물들의 사용에 대한 관심이 점차 증가하고 있다. Dodabalapur 등의 과학 문헌[제목 "Molecular orbital energy level engineering in organic transistors"; Advanced Materials, Volume 8 pages 853-855로 1996년에 공개됨]에는 유기 n-타입 반도체, 즉 전자들을 이동시킬 수 있는 유기 n-타입 반도체로 코팅된, 유기 p-타입 반도체, 즉 정공들을 이동시킬 수 있는 유기 p-타입 반도체로 이루어진 구조물들의 쌍극성 거동(bipolar behavior)의 가능성이 기재되어 있다. 이러한 구조물들은 대개 p-n 헤테로구조물들로서 규정된다. 그러나, 상기 공개문헌에서는, 본 출원의 특정의 기술적 문제점들을 다루지 않고 이러한 목적을 위해 가장 적합한 헤테로구조물들의 구조적 및 조성적 특징들을 식별하지 않으면서, 발광 디바이스들의 개발을 위한 상기 거동을 이용하는 가능성이 단지 추정된다.
특허출원 US 2008/0116450호에는 제 1 전극, 제 2 전극, 및 보다 높은 전하 이동도를 갖는 두 개의 반도체 물질 층들 및 두 개의 제 1 층들 사이에 배치된 보다 낮은 전하 이동도를 갖는 반도체 물질 층을 포함하는 반도체 구조물을 포함하는 전기발광 디바이스가 공지되어 있다. 이러한 타입의 구조물의 사용은 단순한 p-n 타입 헤테로구조물과 비교하여 전하 수송을 증가시키기에 충분한 것으로서 기재되어 있으며, 그 결과로, 재결합 공정 속도(recombination process rate)를 증가시키며, 이에 따라 디바이스의 효율을 개선시킨다고 기재되어 있다. 게다가, 이러한 특허출원은 또한, 디바이스의 발광 효율을 증가시키는 문제점을 간접적으로 지니고 있으며, 이러한 특허출원에는 전극들이 삽입되어 있는 다른 하나 위에 하나가 쌓여진 세 개의 반도체 구조물들을 포함하는 전기발광 디바이스가 기재되어 있다. 그러나, 전극들이 삽입되어 있는 다이오드 층화된 구조물들을 갖는 디바이스는 유기층들의 두께의 한계와 관련하여 기술적 타당성(technical feasibility)의 상당한 문제점들을 갖는다.
Wei 등의 과학 문헌[제목: "Integrating organic light-emitting diode and field-effect transistor in a single device"; Organic Electronics in 2008, volume 9, pages 323-327에 공개됨]에는 OLET 구조물의 사용을 방지하고 이에 따라 일부 OLET 구조물에서 일어나는 금속 드레인 전극 부근에서의 가장자리 방출(edge emission) 및 광 켄칭(light quenching)을 극복하는 것을 목적으로 하면서 OLED 스택의 방출층에 도달하는 전하 운반체들을 제어하고 다루기 위한 FET 구조물을 지닌 OLED의 사용이 교시되어 있다. 또한, Wei 등에 의해 기술된 디바이스는 방출 구조물로서 OLED를 사용한 결과로서 효과적인 구동 회로 단순화를 고려하지 못하였다.
Capelli 등의 과학 문헌[제목 "Organic light-emitting transistors with an efficiency that outperforms the equivalent light-emitting diodes"; Nature Materials in 2010, volume 9 pages 496-503에 공지됨]에는 OLET 디바이스들에서, p-타입 반도체 층과 n-타입 반도체 층 사이에 정위된 하나의 방출 물질 층 r(즉, 전하 재조합 공정들에 의해 발광 성질을 가짐)의 존재에 의해 특징되는 3-층 헤테로구조물들의 사용이 기재되어 있다. 이러한 구조(architecture)가 종래 기술의 구조들과 비교하여 발광 효율의 측면에서 현저한 개선을 나타내지만, 게이트 전압의 문턱값, 반도체 구조물에 주입될 수 있는 전류 밀도 및 휘도와 관련된 기술적 문제점들이 여전히 나타난다. 공지된 구조물의 기술적 특징들은 대부분의 상업적 적용들과 양립 가능하지 않다. 이러한 제한들은 본 발명에 의해 극복된다.
이에 따라, 현재, 개선된 전기발광 특징들을 갖는, 특히 전기 전하의 보다 효과적인 축적 및 보다 양호한 밸런싱(balancing), 보다 높은 휘도 및 효율을 가능하게 하는 유기 트랜지스터를 개발하는 것이 요구된다.
이에 따라, 본 발명의 목적은 종래 기술에 비해 개선된 전기발광 유기 트랜지스터를 제공하기 위한 것이다. 상기 목적은 주요 특징부들이 청구항 제1항에 기술되어 있고 다른 특징부들이 나머지 청구항들에 기술되어 있는 전기발광 유기 트랜지스터로 달성된다.
본 발명에 따른 전기발광 유기 트랜지스터의 제 1 장점은 복수의 반도체 구조물들의 존재로 인한 전하의 보다 효과적인 축적 및 그 결과 보다 높은 전하 밀도로 인하여, 제어 전극에 인가된 전압 문턱값(voltage threshold)(용어 "게이트"로 공지됨)의 감소를 달성할 수 있다는 점에 있다. 특히, 다층 구조물에 제 1 타입의 전하의 축적은 다층 구조물에 제 2 타입의 전하의 주입 및 축적을 촉진시키며, 이에 따라 예를 들어 동일한 전압들이 인가되는 단지 세 개의 층들을 갖는 구조물들에 대하여, 얻어질 수 있는 전하 밀도 및 밸런싱을 개선시킨다. 실제로, 본 발명에 따른 전기발광 유기 트랜지스터는 또한 사용되는 반도체 구조물들의 수에 비례한 전류 흐름의 증가, 보다 큰 전하 밀도 및 이의 최상의 밸런스 둘 모두로 인한 발광 세기의 최대화, 및 방출층들 r의 수 및 이에 따른 방출 물질 체적의 증가를 가능하게 한다.
본 발명에 따른 전기발광 유기 트랜지스터는 또한, 다양한 층들 중에서 우수한 전기 전하 밸런스(electric charge balance)에 의해 특징된다.
놀랍게도, 단일 쌍의 소스 전극 및 드레인 전극에 연결된, 복수의 반도체 구조물들의 존재가 계면 현상의 발생정도를 증가시킴으로 인하여 횡방향 전기장(transverse electric field)에 부정적으로 영향을 미치지 않는다는 것이 발견되었다. 상반되게 그리고 예상치 못하게, 본 발명에 따른 트랜지스터의 기능성(functionality)이 반도체 구조물에 주기적으로 정위된 다수의 전극들을 사용하지 않으면서, 상기 전극들을 상기 복수의 반도체 구조물의 제 1 층과 또는 마지막 층 중 어느 하나와 또는 대안적으로 상기 제 1 층 및 마지막 층 둘 모두와 배타적으로 접촉하게 정위시킴으로써, 반도체 층들의 수 및 상기 층들을 형성하는 물질들의 적합한 선택을 통해 유지될 수 있으며, 이에 따라, 또한 전하 축적 및 밸런싱과 관련된 상기 기술된 장점들 및 전류 흐름 증가를 얻을 수 있다는 것이 발견되었다. 구조적 관점으로부터, 이는 종래 기술과 비교하여, 본 발명에 따른 디바이스가 반복된 r 방출-타입 층들의 존재에 의해 특징되는 반도체 구조물을 가지며, 이들 각각이 적어도 하나의 p-타입 반도체 물질 층 및 적어도 하나의 n-타입 반도체 물질 층과 접촉되게 배치되기 때문에 가능하게 이루어진다.
본 발명에 따른 전기발광 유기 트랜지스터의 반도체 구조물은 예를 들어, 5개 내지 11개의 상기에 규정된 반도체 층들을 포함할 수 있으며, 이들 중에서, 적어도 2개의 방출 반도체 층들 r 및 적어도 세 개의 반도체 층들은 n-타입 또는 p-타입이다. 바람직하게, 상기 반도체 구조물은 5개의 반도체 층들을 포함한다.
본 발명에 따른 디바이스의 추가 장점들 및 특징들은 첨부된 도면들을 참조로 하여 이의 구체예의 하기 상세하고 비제한적인 설명으로부터 당업자에게 자명하게 될 것이다.
도 1은 본 발명의 가장 일반적인 구체예에 따른 전기발광 유기 트랜지스터의 개략적 단면도를 도시한 것이다.
도 2는 본 발명의 제 1 구체예에 따른 전기발광 유기 트랜지스터의 개략적 단면도를 도시한 것이다.
도 3은 본 발명의 제 2 구체예에 따른 전기발광 유기 트랜지스터의 개략적 단면도를 도시한 것이다.
도면의 특징부들은 일정한 비율로 도시되어 있지 않으며, 이들의 치수들은 도면들의 명확성을 증가시키기 위하여 확대되거나 축소되어 있다.
도 1을 참조로 하여, 본 발명에 따른 전기발광 유기 트랜지스터(1)는 제 1 유전 물질 층(11)이 그 위에 침적된 적어도 하나의 제어 전극(10)을 포함하는 것으로 도시되어 있다.
본 트랜지스터는 반도체 구조물(12), 및 상기 반도체 구조물에 제 1 타입의 전하들, 예를 들어 전자들을 주입하기에 적합한 소스 전극(13) 및 상기 반도체 구조물에 제 2 타입의 전하들, 예를 들어 정공들을 주입하기에 적합한 드레인 전극(14)으로 이루어진 한 쌍의 전극들을 추가로 포함한다.
상기 제 1 유전 물질 층(11)은 제어 전극(10)과 상기 반도체 구조물(12) 사이에, 즉 당해 분야에서 표현 "하부 게이트/상부 접촉(bottom gate/top contact)"으로 공지된 트랜지스터 구조물에 따라 정위된다.
본 발명에 따르면, 전기발광 유기 트랜지스터(1)의 반도체 구조물(12)은 적어도 하나의 p-타입 반도체 물질 층, 적어도 하나의 n-타입 반도체 물질 층 및, 적어도 두 개의 방출 물질 층들을 포함하며, 각 방출 물질 층은 p-타입 반도체 물질 층, 및 n-타입 반도체 물질 층과 직접 접촉하게 정위된다.
이에 따라, 반도체 구조물은 도면에서 참조 번호 15' 15", 15"', ...,으로 명시되는 복수의 반도체 물질 층들을 포함하며, 상기 층들 각각은 p-타입 반도체 물질 또는 n-타입 반도체 물질로 형성된다. 또한, 적어도 하나의 n-타입 또는 p-타입 반도체 층(15', 15", 15"', ...)에 의해 분리된 적어도 두 개의 r 방출 반도체 층들(16, 16', ...)이 존재한다.
본 설명 및 청구범위에서, 용어 "p-타입 반도체 물질(p-type semiconductor material)"은 전계 효과 이동(field effect transport)의 조건들에서 측정하는 경우에, 적어도 10-6 cm2/Vs의 p-타입 전하 운반체들의 이동도의 수치를 갖는 반도체 물질을 의미하는 것으로 의도된다. 바람직하게, p-타입 전하 운반체들의 이러한 이동도의 수치는 전계 효과 이동의 조건들 하에서 측정하는 경우에, 적어도 10-1 cm2/Vs이다.
용어 "n-타입 반도체 물질"은 전계 효과 이동의 조건들에서 측정하는 경우에, 적어도 10-6 cm2/Vs의 n-타입 전하 운반체 이동도의 수치를 갖는 반도체 물질을 의미하는 것으로 의도된다. 바람직하게, n-타입 전하 운반체의 이러한 이동도의 수치는 전계 효과 이동의 조건들 하에서 측정하는 경우에, 적어도 10-1 cm2/Vs이다.
본 발명에 따른 전기발광 유기 트랜지스터의 반도체 구조물(12)은 상기에서 규정된 바와 같은 N개의 반도체 물질 층들을 포함하며, 이들 중 적어도 두 개의 방출 반도체 층 r이 존재하며, 이들 각각은 두 개의 반도체 물질 층들과 접촉하며, 하나는 p-타입이며, 다른 하나는 n-타입이다.
반도체 구조물들에 함유된 p-타입 반도체 물질은 바람직하게, 올리고아센, 올리고티오펜, 올리고플루오렌, 올리고티오펜의 피리미딘 유도체, α- 및 ω-위치에서 알킬 사슬들을 갖는 치환된 테트라티오펜, 올리고티오펜의 디이미드 유도체, 올리고티오펜의 피리미딘 유도체, 티아졸 코어를 갖는 올리고티오펜으로 형성된다. 상기 p-타입 반도체 물질 층들은 바람직하게 5 내지 20 ㎚의 두께를 갖는다.
구조물들에 함유된 n-타입 반도체 물질은 바람직하게, 페릴렌의 디이미드 유도체, 티아졸 코어를 갖는 올리고티오펜, 코로넨 유도체, 및 α- 및 ω-위치에 퍼플루오르화된 사슬들로 치환된 테트라티오펜의 유도체로 형성된다. 상기 n-타입 반도체 물질 층들은 바람직하게 5 내지 20 ㎚의 두께를 갖는다.
반도체 구조물에 함유된 층들(16, 16', ...)을 형성하는 r 방출 반도체 물질은 임의적으로, 예를 들어 4-(디시아노메틸렌)-2-메틸-6-(p-디메틸아미노스티릴)-4H-피란, 백금 옥타에틸-포르피린, 아세틸아세토네이트 이리듐 페닐이소키놀린으로 도핑될 수 있는 알루미늄 퀴놀린의 매트릭스와 같은 호스트-게스트 타입의 방출 물질 또는 방출 물질들의 조합이다.
이러한 r 방출 반도체 층들은 바람직하게, 10 내지 40 ㎚의 두께를 갖는다.
상기 소스 전극(13)을 위한 물질로서, 인듐 주석 옥사이드(ITO), 금, 구리, 은, 알루미늄, 칼슘, 마그네슘, 크롬, 철 및 폴리(스티렌설포네이트)와 조합된 폴리(3,4-에틸렌디옥시티오펜)(PEDOT: PSS)이 사용될 수 있다. 바람직하게, 알루미늄, 칼슘, 마그네슘, 또는 금이 사용된다.
상기 드레인 전극(14)을 위한 물질로서, 인듐 주석 옥사이드(ITO), 금, 구리, 은, 알루미늄, 칼슘, 마그네슘, 크롬, 철 및 폴리(스티렌설포네이트)와 조합된 폴리(3,4-에틸렌디옥시티오펜)(PEDOT: PSS)이 사용될 수 있다. 바람직하게, 금 또는 인듐 주석 옥사이드(ITO)가 사용된다.
본 발명의 유리한 구체예에 따르면, 상기 소스 전극(13) 및 상기 드레인 전극(14) 둘 모두는 동일한 반도체 물질 층과 접촉하며, 즉 바람직하게, 이러한 전극들은 상기 반도체 구조물의 반도체 물질 층들에 대하여, 상기 제 1 유전 물질 층으로부터 가장 먼 반도체 물질 층과 접촉한다. 다시 말해서, 반도체 구조물은 상기 제 1 유전 물질 층과 상기 소스 및 드레인 전극들 사이에 정위된다.
소스 전극(13) 및 드레인 전극(14)은 반도체 물질 층의 실질적으로 평평한 표면 상에 이러한 전극들이 접촉되게 정위될 수 있거나, 각 전극은 반도체 물질 층의 적합한 리세스(recess)에 정위된다.
본 발명의 다른 구체예에서, 이러한 전극들은 반도체 물질 내에 엠베딩될(embedded) 수 있거나, 이러한 반도체 물질 층과 동일한 두께를 가질 수 있으며, 이러한 물질 층과 이러한 전극들은 상기 층의 측면들과 접촉하고 "캡핑(capping)"된다.
바람직하게, 본 발명에 따른 전기발광 유기 트랜지스터에서, 상기 소스 전극(13) 및 상기 드레인 전극(14)은 반도체 물질 층과 동일 평면상에 존재하거나, 상기 전극(13) 및 전극(14) 둘 모두는 상기 반도체 물질 층이 놓여 있는 평면에 대해 평행한 평면 상에 놓여진다.
본 발명에 따른 전기발광 유기 트랜지스터(1)는 제 1 유전 물질 층에 대해 반도체 구조물(12)의 반대 측면 상에 배치된, 제 2 유전 물질 층 및 제 2 제어 전극을 추가로 포함할 수 있다. 이러한 방식으로, 반도체 구조물은 상기 제 1 유전 물질 층(11)과 상기 제 2 유전 물질 층 사이에 배치된다. 제 2 제어 전극은 상기 제 2 유전 물질 층의 상부 상에, 즉 이와 접촉하게 배치된다. 제 1 유전층(11) 및 가능한 제 2 유전층의 물질들은 전기발광 유기 트랜지스터를 위한 통상적인 유전 물질들 중에서 선택될 수 있다. 특히, 실리콘 디옥사이드, 폴리메틸메타크릴레이트(PMMA), 아연 옥사이드, 알루미나, 지르코늄 옥사이드, 하프늄 디옥사이드, 플루오로폴리머, 예를 들어 상품 CytopTM, 폴리비닐 알코올(PVA), 폴리스티렌(PS) 및 지르코늄 및 유기 분자들의 자가-조립된 나노구조물(Zr-SAND: Zirconium Self Assembled Nano Dielectrics)이 사용될 수 있다. 바람직하게, 상기 제 1 유전층(11)은 두 개의 지르코늄 옥사이드 및 폴리메틸메타크릴레이트 층들을 포함하며, 상기 제 2 유전층은 폴리메틸메타크릴레이트 또는 CytopTM으로 제조된다.
제어 전극(10) 및 가능한 제 2 제어 전극의 물질은 인듐 주석 옥사이드(ITO), 금, 구리, 은, 알루미늄으로부터 선택될 수 있다. 바람직하게, 인듐 주석 옥사이드 및/또는 금이 사용될 수 있다.
도 2를 참조로 하여, 본 발명의 가능한 구체예에서, 반도체 구조물(12)이 사용되는데, 여기서 두 개의 r 방출 반도체 층들(16 및 16')이 존재한다. 방출 반도체 층(16)은 유전층(11) 위에 침적된 p-타입 반도체 물질 층(15) 위에 제어 전극(10)과 접촉하게 정위된다. 상기 방출 반도체 물질 층(16)은 n-타입 반도체 물질 층(15')으로 덮혀지며, 이는 제 2 방출 반도체 물질 층 r(16')으로 덮혀진다. 이후에, 반도체 구조물(12)은 소스 전극(13) 및 드레인 전극(14)이 정위된 표면 상에 p-타입 반도체 물질 층(15")에 의해 완성된다. 5개의 층들을 갖는 이러한 반도체 구조물의 구조는 이에 따라 상이한 타입(p, n 또는 r)의 다양한 물질 층들이 서로 그 위에 침적되는 순서를 기초로 하여 타입 p-r-n-r-p로서 기술될 수 있다.
도 2에서 제시된 상술된 구조는 두 개의 방출 반도체 물질 층 r의 존재를 가능하게 하는 단 하나의 구체예의 모드가 아니다. 일 예로서, 도 3에서, p-r-n-p-r-n 타입 구조가 도시된다. 도 2의 반도체 구조물 p-r-n-r-p에 대해 기술된 구조물과는 상이하게, 본원에서 n-타입 반도체 물질 층(15')은 p-타입 반도체 물질 층(15")으로 덮혀지며, 이는 제 2 방출 반도체 물질 층 r(16')으로 덮혀진다. 반도체 구조물(12)은 이후에, n-타입 반도체 물질 층(15"')에 의해 완성되며, 그 위에는 소스 전극(13) 및 드레인 전극(14)이 정위되어 있다.
이의 다른 구체예에서, 전기발광 유기 트랜지스터는 상기 반도체 구조물에 제 1 타입의 전하들을 주입하기에 적합한 제 2 소스 전극, 및 상기 반도체 구조물에 제 2 타입의 전하들을 주입하기에 적합한 제 2 드레인 전극을 추가로 포함하며, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극이 상기 제 1 소스 전극 및 상기 제 1 드레인 전극과 접촉한 반도체 층과 가장 먼 반도체 물질 층과 접촉되는 것을 특징으로 할 수 있다. 실행 관점으로부터, 이러한 구체예는 제 2 유전층과 접촉한 제 2 게이트 전극(G2), 및 반도체 다층 구조물을 형성하는 제 1 층에 대응하는 추가의 쌍의 소스(S2) 및 드레인(D2) 전극을 야기시키지만, 반도체 구조물의 마지막 층에 대응하여 도 2 및 3에 도시된 것과 동일한 소스(S1) 및 드레인(D1) 전극의 쌍이 존재한다.
하기 특허청구범위 내에 있으면서 당업자에 의해 가능한 변형 및/또는 부가가 상술되고 예시된 구체예에 대해 이루어질 수 있다.

Claims (7)

  1. - 하나 이상의 제어 전극;
    - 반도전성 구조물;
    - 상기 하나 이상의 제어 전극과 상기 반도전성 구조물 사이에 정위된 하나 이상의 제 1 유전 물질 층;
    - 상기 반도전성 구조물에 제 1 타입의 전하들을 주입하기 위한 하나 이상의 제 1 소스 전극; 및
    - 상기 반도전성 구조물에 제 2 타입의 전하들을 주입하기 위한 하나 이상의 제 1 드레인 전극을 포함하는 전기발광 유기 트랜지스터로서,
    여기서, 상기 반도전성 구조물이 하나 이상의 p-타입 반도체 물질 층, 하나 이상의 n-타입 반도체 물질 층, 및 둘 이상의 방출 물질 층들을 포함하며, 상기 둘 이상의 방출 물질 층의 각 층이 하나 이상의 p-타입 반도체 물질 층 중 하나의 층 및 하나 이상의 n-타입 반도체 물질 층 중 하나의 층과 직접적으로 접촉하는 것을 특징으로 하는, 전기발광 유기 트랜지스터.
  2. 제 1항에 있어서, 상기 하나 이상의 제 1 소스 전극 및 상기 하나 이상의 제 1 드레인 전극 둘 모두가 동일한 반도체 물질 층과 접촉하는 것을 특징으로 하는, 전기발광 유기 트랜지스터.
  3. 제 2항에 있어서, 상기 하나 이상의 제 1 소스 전극 및 상기 하나 이상의 제 1 드레인 전극 둘 모두가 상기 하나 이상의 제 1 유전 물질 층과 접촉되어 있는 반도체 물질 층으로부터 가장 먼 반도체 물질 층과 접촉하는 것을 특징으로 하는 전기발광 유기 트랜지스터.
  4. 제 2항에 있어서, 상기 반도전성 구조물이 상기 하나 이상의 제 1 유전 물질 층과 상기 하나 이상의 제 1 소스 전극 및 상기 하나 이상의 제 1 드레인 전극 사이에 정위되는 것을 특징으로 하는 전기발광 유기 트랜지스터.
  5. 제 1항에 있어서, 제 2 유전 물질 층을 추가로 포함하며, 상기 반도전성 구조물이 상기 하나 이상의 제 1 유전 물질 층과 상기 제 2 유전 물질 층 사이에 정위되는 것을 특징으로 하는 전기발광 유기 트랜지스터.
  6. 제 5항에 있어서, 상기 제 2 유전 물질 층과 접촉하는 제 2 제어 전극, 상기 반도전성 구조물에 제 1 타입의 전하들을 주입하기 위한 제 2 소스 전극, 및 상기 반도전성 구조물에 제 2 타입의 전하들을 주입하기 위한 제 2 드레인 전극을 추가로 포함하며, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극이 상기 하나 이상의 제 1 소스 전극 및 상기 하나 이상의 제 1 드레인 전극과 접촉하는 반도체 물질 층으로부터 가장 먼 반도체 물질 층과 접촉하는, 전기발광 유기 트랜지스터.
  7. 제 1항에 있어서, 5개 내지 11개의 반도체 물질 층들을 포함하는 것을 특징으로 하는, 전기발광 유기 트랜지스터.
KR1020147005653A 2011-07-29 2012-07-26 전기발광 유기 트랜지스터 KR101595341B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ITMI2011A001447 2011-07-29
IT001447A ITMI20111447A1 (it) 2011-07-29 2011-07-29 Transistor organico elettroluminescente
PCT/IB2012/053815 WO2013018000A1 (en) 2011-07-29 2012-07-26 Electroluminescent organic transistor

Publications (2)

Publication Number Publication Date
KR20140065404A KR20140065404A (ko) 2014-05-29
KR101595341B1 true KR101595341B1 (ko) 2016-02-18

Family

ID=44584356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005653A KR101595341B1 (ko) 2011-07-29 2012-07-26 전기발광 유기 트랜지스터

Country Status (7)

Country Link
US (1) US8772765B2 (ko)
EP (1) EP2583329B1 (ko)
JP (1) JP5878632B2 (ko)
KR (1) KR101595341B1 (ko)
CN (1) CN103718326B (ko)
IT (1) ITMI20111447A1 (ko)
WO (1) WO2013018000A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2911214B1 (en) * 2014-02-20 2018-08-08 Amorosi, Antonio Multilayer structure of an OLET transistor
EP2960280A1 (en) 2014-06-26 2015-12-30 E.T.C. S.r.l. Photocrosslinkable compositions, patterned high k thin film dielectrics and related devices
EP2978038A1 (en) 2014-07-24 2016-01-27 E.T.C. S.r.l. Organic electroluminescent transistor
KR102515999B1 (ko) 2014-07-24 2023-03-29 플렉스테라, 인크. 유기 전계발광 트랜지스터
EP2978037A1 (en) 2014-07-24 2016-01-27 E.T.C. S.r.l. Organic electroluminescent transistor
EP2978035A1 (en) 2014-07-24 2016-01-27 E.T.C. S.r.l. Organic electroluminescent transistor
EP3021373A1 (en) 2014-11-14 2016-05-18 E.T.C. S.r.l. Display containing improved pixel architectures
WO2016100983A1 (en) 2014-12-19 2016-06-23 Polyera Corporation Photocrosslinkable compositions, patterned high k thin film dielectrics and related devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720572B1 (en) 1999-06-25 2004-04-13 The Penn State Research Foundation Organic light emitters with improved carrier injection
US20060188745A1 (en) 2005-02-23 2006-08-24 Eastman Kodak Company Tandem OLED having an organic intermediate connector
JP2009218529A (ja) * 2008-03-13 2009-09-24 Kyocera Corp 発光素子及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100457A (ja) 2001-09-21 2003-04-04 Seiko Epson Corp 発光装置
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP4334907B2 (ja) * 2002-05-21 2009-09-30 株式会社半導体エネルギー研究所 有機電界効果トランジスタ
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
JP2007523469A (ja) 2003-12-22 2007-08-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機両極性半導体を使用する不揮発性強誘電体薄膜デバイス及びそのようなデバイスを処理するための方法
JP4530334B2 (ja) 2004-01-21 2010-08-25 国立大学法人京都大学 有機半導体装置、ならびにそれを用いた表示装置および撮像装置
US7799439B2 (en) * 2006-01-25 2010-09-21 Global Oled Technology Llc Fluorocarbon electrode modification layer
US8026512B2 (en) 2006-11-16 2011-09-27 Panasonic Corporation Mobility engineered electroluminescent devices
KR101591101B1 (ko) * 2007-03-07 2016-02-03 유니버시티 오브 켄터키 리서치 파운데이션 실릴에티닐화 헤테로아센 및 이로 제조된 전자 장치
WO2009099205A1 (ja) 2008-02-08 2009-08-13 National University Corporation Kyoto Institute Of Technology 発光デバイスの駆動方法及び駆動装置
WO2009125705A1 (ja) * 2008-04-10 2009-10-15 出光興産株式会社 有機薄膜トランジスタ用化合物及びそれを用いた有機薄膜トランジスタ
JP5135073B2 (ja) * 2008-06-18 2013-01-30 出光興産株式会社 有機薄膜トランジスタ
US20110215314A1 (en) 2008-10-29 2011-09-08 Koninklijke Philips Electronics N.V. Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
KR100975913B1 (ko) * 2008-10-31 2010-08-13 한국전자통신연구원 유기 박막 트랜지스터용 조성물, 이를 이용하여 형성된 유기 박막 트랜지스터 및 그 형성방법
JP5447794B2 (ja) 2009-05-08 2014-03-19 セイコーエプソン株式会社 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720572B1 (en) 1999-06-25 2004-04-13 The Penn State Research Foundation Organic light emitters with improved carrier injection
US20060188745A1 (en) 2005-02-23 2006-08-24 Eastman Kodak Company Tandem OLED having an organic intermediate connector
JP2009218529A (ja) * 2008-03-13 2009-09-24 Kyocera Corp 発光素子及びその製造方法

Also Published As

Publication number Publication date
WO2013018000A1 (en) 2013-02-07
ITMI20111447A1 (it) 2013-01-30
JP2014526122A (ja) 2014-10-02
EP2583329B1 (en) 2014-04-09
KR20140065404A (ko) 2014-05-29
CN103718326A (zh) 2014-04-09
US8772765B2 (en) 2014-07-08
EP2583329A1 (en) 2013-04-24
CN103718326B (zh) 2016-04-27
US20130175518A1 (en) 2013-07-11
JP5878632B2 (ja) 2016-03-08

Similar Documents

Publication Publication Date Title
KR101595341B1 (ko) 전기발광 유기 트랜지스터
US9437842B2 (en) Light-emitting transistors with improved performance
KR101570407B1 (ko) 전기발광 유기 트랜지스터
KR101820786B1 (ko) 일렉트로루미네선트 유기 이중 게이트 트랜지스터
JP6025874B2 (ja) 分散した発光を有する有機発光電界効果アンバイポーラトランジスタ
US10964919B2 (en) Organic electroluminescent transistor
Chen et al. Recent Advances in Multi‐Layer Light‐Emitting Heterostructure Transistors
US9825261B2 (en) Organic electroluminescent transistor
KR101730902B1 (ko) 누설 전류가 저감된 수직형 유기 발광 트랜지스터 및 이의 제조 방법
KR20150140504A (ko) 유기 발광 트랜지스터
US20150357604A1 (en) Electroluminescent organic double gate transistor
Kajii et al. Influence of Polymer Gate Dielectrics on p-Channel and n-Channel Formation of Fluorene-type Polymer Light-emitting Transistors

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 5