KR101583599B1 - Doping method, pn structure, method for fabricating solar cell, and solar cell - Google Patents

Doping method, pn structure, method for fabricating solar cell, and solar cell Download PDF

Info

Publication number
KR101583599B1
KR101583599B1 KR1020157004300A KR20157004300A KR101583599B1 KR 101583599 B1 KR101583599 B1 KR 101583599B1 KR 1020157004300 A KR1020157004300 A KR 1020157004300A KR 20157004300 A KR20157004300 A KR 20157004300A KR 101583599 B1 KR101583599 B1 KR 101583599B1
Authority
KR
South Korea
Prior art keywords
impurity doped
layer
doped region
impurity
type substrate
Prior art date
Application number
KR1020157004300A
Other languages
Korean (ko)
Other versions
KR20150031482A (en
Inventor
찌옹 첸
준후아 홍
Original Assignee
킹스톤 세미컨덕터 코.,엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201010598951.5A external-priority patent/CN102569491B/en
Priority claimed from CN201010599446.2A external-priority patent/CN102569495B/en
Priority claimed from CN201010598959.1A external-priority patent/CN102569492B/en
Priority claimed from CN201110038160.1A external-priority patent/CN102637767B/en
Priority claimed from CN201110038158.4A external-priority patent/CN102637766B/en
Application filed by 킹스톤 세미컨덕터 코.,엘티디. filed Critical 킹스톤 세미컨덕터 코.,엘티디.
Publication of KR20150031482A publication Critical patent/KR20150031482A/en
Application granted granted Critical
Publication of KR101583599B1 publication Critical patent/KR101583599B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H01L31/02725—Selenium or tellurium characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양전지의 도핑방법에 관한 것이다. 먼저 N형 기판의 일면에 N+ 불순물 도핑 층을 형성한다. 그리고 N형 기판의 상부에 마스크 층을 형성한다. 마스크 층에 의해 커버되지 않은 부분은 개방영역이 된다. 이후, 상기 개방영역의 하부에 있는 N+ 불순물 도핑 층을 완전히 제거하여 상기 N형 기판을 노출시킨다. 이후, 이온주입방법으로 상기 개방영역 하부의 N형 기판에 P+ 불순물 도핑영역을 형성한다. 상기 P+ 불순물 도핑영역은 에칭되지 않은 N+ 불순물 도핑 층과 접촉하지 않는다. 이후, 상기 마스크 층을 에칭하여 완전히 제거함으로써 N+ 불순물 도핑영역과 상기 P+ 불순물 도핑영역이 포함된 PN 구조가 형성된다. 상기 에칭되지 않은 N+ 불순물 도핑 층은 상기 N+ 불순물 도핑영역이 된 것이다. 본 발명은 또한 PN 구조, 태양전지 및 그 제조방법을 제공한다. 본 발명에 따르면 한 장만의 마스크의 사용으로 인하여 복잡한 노광 공정이 불필요하게 되고, 여러 장 마스크 사용 시의 정렬문제도 함께 해소됨으로써 공정시간과 공정비용을 절감할 수 있는 이점이 있다.The present invention relates to a doping method of a solar cell. First, an N + impurity doped layer is formed on one surface of the N-type substrate. Then, a mask layer is formed on the N-type substrate. The portion not covered by the mask layer becomes an open area. Thereafter, the N + impurity doping layer under the open region is completely removed to expose the N-type substrate. Thereafter, a P + impurity doped region is formed in the N-type substrate under the open region by an ion implantation method. The P + impurity doped region is not in contact with the un-etched N + impurity doped layer. Thereafter, the mask layer is etched and removed completely to form a PN structure including the N + impurity doped region and the P + impurity doped region. The non-etched N + impurity doping layer becomes the N + impurity doping region. The present invention also provides a PN structure, a solar cell, and a manufacturing method thereof. According to the present invention, a complicated exposure process becomes unnecessary due to the use of a single mask, and alignment problems when using multiple masks are also solved, which can advantageously reduce process time and process cost.

Description

도핑방법, PN 구조, 태양전지 제조방법 및 태양전지{DOPING METHOD, PN STRUCTURE, METHOD FOR FABRICATING SOLAR CELL, AND SOLAR CELL}TECHNICAL FIELD [0001] The present invention relates to a doping method, a PN structure, a solar cell manufacturing method, and a solar cell,

본 발명은 도핑 방법, PN 구조, 태양전지 및 그 제조방법에 관한 것이다. 특히, 후면접합 태양전지의 도핑방법, PN 구조, 그에 의해 제조된 후면접합 태양전지 및 제조방법에 관한 것이다.The present invention relates to a doping method, a PN structure, a solar cell, and a manufacturing method thereof. In particular, the present invention relates to a doping method, a PN structure, a back-junction solar cell, and a manufacturing method thereof.

신 에너지는 21세기의 경제 성장을 이끄는데 가장 핵심적인 5대 기술 분야 중의 하나로 전 세계적으로 주목받고 있다. 특히 태양광 에너지는 환경오염의 문제가 없고 자원도 무진장하기 때문에 각국 정부에서 그의 개발과 활용을 지속 가능한 발전이라는 국가 전략적인 차원에서 중요하게 여기고 있다. 태양광 발전은 무한정, 무공해의 태양에너지를 이용하므로 연료비가 들지 않고, 대기오염이나 소음 발생이 없으며, 수명이 길고 유지보수도 용이한 편이다. New energy has attracted worldwide attention as one of the five key technological fields that are leading the economic growth of the 21st century. In particular, since solar energy has no problem of environmental pollution and its resources are inexhaustible, national governments consider their development and utilization to be important in the strategic aspect of sustainable development. Because solar power generation uses infinite, pollution-free solar energy, there is no fuel cost, no air pollution, no noise, long life and easy maintenance.

최근 몇 년 동안 태양광 발전 산업의 세계적인 급속한 발전으로 인해 태양전지용 웨이퍼의 공급이 수요를 따르지 못하고 있다. 따라서 웨이퍼의 광전변환효율과 생산력의 제고가 중요한 과제로 떠오르게 되었다. 태양전지의 효율은 재료, 부품 구성, 제조공정 등의 요소에 영향을 받는데, 일정한 재료에 있어서는 전지의 구성 및 제조공정의 개선이 광전변환효율의 제고에 큰 영향을 미친다. 저 원가로 고 효율을 실현할 수 있는 태양전지의 한 종류는 집광형 태양전지이다. 그 중에 전면 접합 태양전지가 있으며, 이러한 전지의 전극은 태양전지의 전면과 후면에 각각 형성되지만, 상기 전면에 형성되는 전극은 태양광에 대한 흡수율을 감소시키고 있다. 따라서, 태양전지 전면에서 전극에 의한 흡수율 감소를 없애기 위하여 전극 모두를 후면에 설치하는 후면접합 구조의 태양전지가 개발되었다. 즉 후면접합 태양전지는 P형(또는 N형) 실리콘 기판에서 빛이 입사하는 전면의 반대쪽인 후면에 p형(또는 n형)의 전하를 수집하는 베이스 접합과 N형(또는 P형)의 전하를 수집하는 에미터 접합이 모두 위치하는 구조를 말한다. 후면접합 구조는 태양광의 흡수율을 향상시켜서 태양전지의 효율도 제고된다. 그리고, 후면접합 태양전지는 밀봉 포장하기에도 편리하기 때문에 생산 원가를 한 층 더 낮춰준다.Due to the rapid development of the photovoltaic industry worldwide in recent years, the supply of solar cell wafers has failed to meet demand. Therefore, the photoelectric conversion efficiency and productivity of wafers have become important issues. The efficiency of the solar cell is influenced by factors such as the material, component composition, and manufacturing process. For certain materials, improvement in the structure and manufacturing process of the battery greatly affects the photoelectric conversion efficiency. One type of solar cell that can achieve high efficiency at low cost is a light-collecting solar cell. Among them, there is a front-joining solar cell, and the electrode of such a cell is formed on the front and rear surfaces of the solar cell, respectively, but the electrode formed on the front surface reduces the absorption rate to sunlight. Accordingly, a solar cell having a back-bonding structure in which all of the electrodes are disposed on the rear surface of the solar cell has been developed in order to eliminate a decrease in absorption rate due to the electrodes. In other words, the back-junction solar cell has a base junction that collects p-type (or n-type) charge on the back side opposite to the front where light is incident on a P-type (or N- And emitter junctions are collectively located. The back-bonding structure improves the absorption rate of sunlight and improves the efficiency of the solar cell. And the rear-bonding solar cell is also convenient for sealing and packaging, thus lowering the production cost by one layer.

최초로 연구된 후면접합 태양전지인 IBC(Interdigitated Back Contact) 태양전지는 처음에는 집광시스템(Concentration System)에 응용되었으나, 종래기술에 의하여 제조된 IBC 태양전지, 예를 들면 SUNPOWER사에서 제조한 IBC 태양전지는 최대 전환율은 24%에 달하지만, 복잡한 노광(lithography) 공정을 거쳐야 하기 때문에 제조 원가를 줄이지 못해서 상업화를 제한하고 있다. 비용을 줄이기 위하여 마스크를 이용해 교차 배열된 P+영역과 N+영역을 형성하기도 하지만, 여러 마스크의 사용으로 인한 비용 문제와, 상호 간의 정렬(alignment)문제가 있어서 제조공정이 어렵고 복잡한 실정이다.The IBC (Interdigitated Back Contact) solar cell, which was firstly studied as a rear-bonding solar cell, was first applied to a concentrating system. However, IBC solar cells manufactured by conventional techniques, for example, IBC solar cells manufactured by SUNPOWER Has a maximum conversion rate of 24%, but since it has to undergo a complicated lithography process, it can not reduce the manufacturing cost and limits its commercialization. In order to reduce the cost, the mask is used to form the crossed P + region and the N + region. However, the manufacturing process is difficult and complicated due to cost problems due to the use of various masks and alignment problems.

본 발명은 종래의 IBC 태양전지의 제조공정에서 고가의 노광 공정 및 마스크 사용으로 인하여 초래되는 비용 문제와 정렬문제를 해결할 수 있어서 공정시간과 공정비용을 모두 절감할 수 있을 것이다. 또한 본 발명은 도핑된 이온 농도를 정확히 컨트롤하고, N+ 도핑영역과 P+ 도핑영역 간의 PN 구조의 극성 및 농도를 돌변하지 않게 하는 도핑방법, PN 구조, 그에 의해 제조된 태양전지 및 제조방법을 제공하는 것을 목적으로 한다.The present invention can solve cost problems and alignment problems caused by expensive exposing process and mask use in the manufacturing process of a conventional IBC solar cell, so that both the process time and the process cost can be reduced. The present invention also provides a doping method, a PN structure, a solar cell, and a manufacturing method thereof that accurately control the doped ion concentration and prevent the polarity and concentration of the PN structure between the N + doped region and the P + .

상기 과제를 해결하기 위한 본 발명의 도핑방법은, N형 기판의 일면에 제 1 불순물 도핑 층을 형성하는 단계와, 상기 제 1 불순물 도핑 층의 상부에 보호막을 형성하고, 상기 보호막의 상부에 마스크 층을 형성하며, 마스크 층으로 커버되지 않은 영역은 개방영역으로 하는 단계와, 상기 개방영역 아래에 있는 상기 보호막과 상기 제 1 불순물 도핑 층과 상기 N형 기판을 에칭하여 상기 N형 기판에 홈을 형성하는 단계와, 제 2 불순물 이온을 가속시켜서 이온주입방법으로 상기 제 2 불순물 이온을 상기 N형 기판 상부에 있는 상기 개방영역으로부터 N형 기판으로 주입시켜서 제 2 불순물 도핑영역을 형성하는 단계와, 상기 마스크 층과 상기 보호막을 제거하여 PN 구조를 얻는 단계를 포함하며, 상기 에칭에 의해 에칭되지 않은 제 1 불순물 도핑 층은 제 1 불순물 도핑영역이 된다.According to another aspect of the present invention, there is provided a doping method comprising: forming a first impurity doped layer on one surface of an N-type substrate; forming a protective film on the first impurity doped layer, Type substrate and the N-type substrate, etching the first impurity doping layer and the N-type substrate to form a groove in the N-type substrate, Forming a second impurity doped region by accelerating second impurity ions and implanting the second impurity ions from the open region above the N type substrate into the N type substrate by an ion implantation method; And removing the mask layer and the protective film to obtain a PN structure, wherein the first impurity doped layer not etched by the etching is a first impurity Doped region.

본 발명에 의해 다음과 같은 효과를 얻을 수 있다.According to the present invention, the following effects can be obtained.

1. 노광 공정에 의하여 제조된 후면접합 태양전지에 비해 본 발명은 마스크를 1회만 이용하기 때문에 노광 공정은 물론 셀프 어라인먼트가 이루어지기 때문에 마스크의 정렬문제를 해소함으로써 공정 시간과 비용을 모두 줄일 수 있는 장점이 있다.1. Compared to the rear-bonding solar cell manufactured by the exposure process, since the present invention uses only one mask, self-alignment is performed in addition to the exposure process, thereby eliminating the alignment problem of the mask, There are advantages to be able to.

2. 본 발명에 의해 제조된 PN구조는 P+ 불순물 도핑영역과 N+ 불순물 도핑영역 간에 N형 기판과 도핑 버퍼영역이 배치되어 있으므로 PN 접합이 쉽게 끊어지지 않게 함으로써 PN구조의 수명을 연장할 수 있다.2. In the PN structure manufactured by the present invention, since the N-type substrate and the doped buffer region are disposed between the P + impurity doped region and the N + impurity doped region, the PN junction is not easily broken so that the lifetime of the PN structure can be extended.

3. 본 발명에서 P+ 불순물 도핑영역과 N+ 불순물 도핑영역 간에 완충 층으로서 적용한 N형 기판 및 불순물 도핑 버퍼영역의 최소한 넓이는 2㎛이며, 순수한 기계적인 방법으로 만들어진 마스크로는 이와 같은 정밀도가 이루어지기 어렵고, 설사 이루어진다고 할지라도 공정 비용이 너무 비싼 실정이다. 본 발명은 레지스트 층과 N+ 불순물 도핑 층의 두께를 컨트롤하여, 개방영역의 레지스트 층과 N+ 불순물 도핑 층을 에칭하는 방법으로, 상기 최소한 넓이를 가진 언더 컷의 형상이 스스로 이루어지도록 공정을 실행함으로써 제조원가를 줄일 수 있다는 효과가 있다. 또한, 주입된 이온빔과 기판의 법선 사이의 각도를 바꿈으로써 형성된 불순물 도핑 버퍼영역이 N+/N/P+ 구조의 PN접합의 극성이 더 안정적이게 될 수 있다. 이러한 방법에 의하여 제조된 태양전지의 성능도 더 안정적일 것이다.3. In the present invention, the minimum width of the N-type substrate and the impurity-doped buffer region applied as a buffer layer between the P + impurity doped region and the N + impurity doped region is 2 μm, and a mask made by a pure mechanical method has such a precision Even if it is difficult, even if it is done, the process cost is too expensive. The present invention relates to a method of etching a resist layer and an N + impurity doped layer in an open region by controlling the thickness of a resist layer and an N + impurity doping layer, thereby performing a process so that the shape of the undercut having the minimum width is self- Can be reduced. Further, the impurity doping buffer region formed by changing the angle between the injected ion beam and the normal line of the substrate can make the polarity of the PN junction of the N + / N / P + structure more stable. The performance of the solar cell manufactured by this method will be more stable.

4. 고온의 확산을 통하여 도핑하는 공법에 비하여 이온주입공법으로 형성된 P+ 불순물 도핑영역 및/또는 N+불순물 도핑영역에 있어서 도핑된 이온의 농도를 더 정밀하게 컨트롤할 수 있으므로 광전변환효율의 제고에 도움이 될 것이다.4. It is possible to control the concentration of doped ions more precisely in the P + impurity doped region and / or N + impurity doped region formed by the ion implantation method, thereby improving the photoelectric conversion efficiency, compared to the method of doping through high temperature diffusion .

도 1, 도 2, 도 3, 도 4a, 도 5a 및 도 7a는 본 발명의 원리에 따른 실시 예1-4에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 1, 2, 도 3, 도 4a, 도 5a, 도 7a 및 도 7e는 본 발명의 원리에 따른 실시 예 5에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4a, 도 5a, 도 7a, 도 8a 및 도 9a는 본 발명의 원리에 따른 실시 예 6-7에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4a, 도 5a, 도 7a, 도 7e, 도 8e 및 도 9e는 본 발명의 원리에 따른 실시 예 8에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5b 및 도 7b는 본 발명의 원리에 따른 실시 예 9에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5b, 도 7b 및 도 7f는 본 발명의 원리에 따른 실시 예 10에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5b, 도 7b, 도 8b 및 도 9b는 본 발명의 원리에 따른 실시 예 11에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5b, 도 7b, 도 7f, 도 8f 및 도 9f는 본 발명의 원리에 따른 실시 예 12에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4a, 도 5c 및 도 7c는 본 발명의 원리에 따른 실시 예 13에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 6c는 도 5c에서 점선으로 그려진 영역 A의 국부적인 확대도이다.
도 1, 도 2, 도 3, 도 4a, 도 5c, 도 7c 및 도 7g는 본 발명의 원리에 따른 실시 예 14에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4a, 도 5c, 도 7c, 도 8c 및 도 9c는 본 발명의 원리에 따른 실시 예 15에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4a, 도 5c, 도 7c, 도 7g, 도 8g 및 도 9g는 본 발명의 원리에 따른 실시 예 16에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5d 및 도 7d는 본 발명의 원리에 따른 실시 예 17에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 6d는 도 5d에서 점선으로 그려진 영역 B의 국부적인 확대도이다.
도 1, 도 2, 도 3, 도 4b, 도 5d, 도 7d 및 도 7h는 본 발명의 원리에 따른 실시 예 18에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5d, 도 7d, 도 8d 및 도 9d는 본 발명의 원리에 따른 실시 예 19에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 1, 도 2, 도 3, 도 4b, 도 5d, 도 7d, 도 7h, 도 8h 및 도 9h는 본 발명의 원리에 따른 실시 예 20에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 10, 도 11, 도 12, 도 13 및 도 14a는 본 발명의 원리에 따른 실시 예 23-25에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다
도 10, 도 11, 도 12, 도 13, 도 14a 및 도 14c는 본 발명의 원리에 따른 실시 예 26에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다
도 10, 도 11, 도 12, 도 13, 도 14a, 도 15a 및 도 16a는 본 발명의 원리에 따른 실시 예 27에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 10, 도 11, 도 12, 도 13, 도 14a, 도 14c, 도 15c 및 도 16c는 본 발명의 원리에 따른 실시 예 28에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 10, 도 11, 도 12, 도 13 및 도 14b는 본 발명의 원리에 따른 실시 예 29-30에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 10, 도 11, 도 12, 도 13, 도 14b 및 도 14d는 본 발명의 원리에 따른 실시 예 31에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다
도 10, 도 11, 도 12, 도 13, 도 14b, 도 15b 및 도 16b는 본 발명의 원리에 따른 실시 예 32에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 10, 도 11, 도 12, 도 13, 도 14b, 도 14d, 도 15d 및 도 16d는 본 발명의 원리에 따른 실시 예 33에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24a 및 도 25a는 본 발명의 원리에 따른 실시 예 34-36에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24a, 도 25a 및 도 25c는 본 발명의 원리에 따른 실시 예 37에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24a, 도 25a, 도 26a 및 도 27a는 본 발명의 원리에 따른 실시 예 38에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24a, 도 25a, 도 25c, 도 26c 및 도 27c는 본 발명의 원리에 따른 실시 예 39에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24b 및 도 25b는 본 발명의 원리에 따른 실시 예 40에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24b, 도 25b 및 도 25d는 본 발명의 원리에 따른 실시 예 41에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24b, 도 25b, 도 26b 및 도 27b는 본 발명의 원리에 따른 실시 예 42에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 20, 도 21, 도 22, 도 23, 도 24b, 도 25b, 도 25d, 도 26d 및 도 27d는 본 발명의 원리에 따른 실시 예 43에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a 및 도 35a는 본 발명의 원리에 따른 실시 예 44에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a 및 도 35e는 본 발명의 원리에 따른 실시 예 45에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a 및 도 35i는 본 발명의 원리에 따른 실시 예 46에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a 및 도 35m는 본 발명의 원리에 따른 실시 예 47에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35i 및 도 35q는 본 발명의 원리에 따른 실시 예 48에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35m 및 도 35u는 본 발명의 원리에 따른 실시 예 49에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 36a 및 도 37a는 본 발명의 원리에 따른 실시 예 50에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35e, 도 36e 및 도 37e는 본 발명의 원리에 따른 실시 예 51에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35i, 도 36i 및 도 37i는 본 발명의 원리에 따른 실시 예 52에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35m, 도 36m 및 도 37m는 본 발명의 원리에 따른 실시 예 53에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35i, 도 35q, 도 36q 및 도 37q는 본 발명의 원리에 따른 실시 예 54에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33a, 도 35a, 도 35m, 도 35u, 도 36u 및 도 37u는 본 발명의 원리에 따른 실시 예 55에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b 및 도 35b는 본 발명의 원리에 따른 실시 예 56에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b 및 도 35f는 본 발명의 원리에 따른 실시 예 57에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b 및 도 35j는 본 발명의 원리에 따른 실시 예 58에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b 및 도 35n은 본 발명의 원리에 따른 실시 예 59에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35j 및 도 35r은 본 발명의 원리에 따른 실시 예 60에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35n 및 도 35v는 본 발명의 원리에 따른 실시 예 61에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 36b 및 도 37b는 본 발명의 원리에 따른 실시 예 62에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35f, 도 36f 및 도 37f는 본 발명의 원리에 따른 실시 예 63에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35j, 도 36j 및 도 37j는 본 발명의 원리에 따른 실시 예 64에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35n, 도 36n 및 도 37n은 본 발명의 원리에 따른 실시 예 65에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35j, 도 35r, 도 36r 및 도 37r은 본 발명의 원리에 따른 실시 예 66에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33b, 도 35b, 도 35n, 도 35v, 도 36v 및 도 37v는 본 발명의 원리에 따른 실시 예 67에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c 및 도 35c는 본 발명의 원리에 따른 실시 예 68에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 34c는 도 33c에서 점선으로 그려진 영역 C의 국부적인 확대도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c 및 도 35g는 본 발명의 원리에 따른 실시 예 69에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c 및 도 35k는 본 발명의 원리에 따른 실시 예 70에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c 및 도 35o는 본 발명의 원리에 따른 실시 예 71에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35k 및 도 35s는 본 발명의 원리에 따른 실시 예 72에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35o 및 도 35w는 본 발명의 원리에 따른 실시 예 73에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 36c 및 도 37c는 본 발명의 원리에 따른 실시 예 74에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35g, 도 36g 및 도 37g는 본 발명의 원리에 따른 실시 예 75에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35k, 도 36k 및 도 37k는 본 발명의 원리에 따른 실시 예 76에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35o, 도 36o 및 도 37o는 본 발명의 원리에 따른 실시 예 77에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35k, 도 35s, 도 36s 및 도 37s는 본 발명의 원리에 따른 실시 예 78에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32a, 도 33c, 도 35c, 도 35o, 도 35w, 도 36w 및 도 37w는 본 발명의 원리에 따른 실시 예 79에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d 및 도 35d는 본 발명의 원리에 따른 실시 예 80에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 34d는 도 33d에서 점선으로 그려진 영역D의 국부적인 확대도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d 및 도 35h는 본 발명의 원리에 따른 실시 예 81에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d 및 도 35l는 본 발명의 원리에 따른 실시 예 82에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d 및 도 35p는 본 발명의 원리에 따른 실시 예 83에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35l 및 도 35t는 본 발명의 원리에 따른 실시 예 84에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35p 및 도 35x는 본 발명의 원리에 따른 실시 예 85에서의 PN 구조의 도핑방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 36d 및 도 37d는 본 발명의 원리에 따른 실시 예 86에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35h, 도 36h 및 도 37h는 본 발명의 원리에 따른 실시 예 87에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35l, 도 36l 및 도 37l는 본 발명의 원리에 따른 실시 예 88에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35p, 도 36p 및 도 37p는 본 발명의 원리에 따른 실시 예 89에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35l, 도 35t, 도 36t 및 도 37t는 본 발명의 원리에 따른 실시 예 90에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.
도 30, 도 31, 도 32b, 도 33d, 도 35d, 도 35p, 도 35x, 도 36x 및 도 37x는 본 발명의 원리에 따른 실시 예 91에서의 태양전지의 제조방법의 일 실시형태의 평면도이다.1, 2, 3, 4A, 5A, and 7A are plan views of one embodiment of a doping method of a PN structure in Embodiment 1-4 in accordance with the principle of the present invention.
Figs. 1, 2, 3, 4A, 5A, 7A and 7E are plan views of an embodiment of a doping method of a PN structure in Embodiment 5 according to the principle of the present invention.
Figs. 1, 2, 3, 4A, 5A, 7A, 8A and 9A are plan views of one embodiment of a method of manufacturing a solar cell according to the embodiment 6-7 according to the principle of the present invention.
Figs. 1, 2, 3, 4A, 5A, 7A, 7E, 8E and 9E are plan views of an embodiment of a method of manufacturing a solar cell according to Embodiment 8 in accordance with the principle of the present invention .
FIGS. 1, 2, 3, 4B, 5B and 7B are plan views of one embodiment of the doping method of the PN structure in the ninth embodiment according to the principle of the present invention.
1, 2, 3, 4B, 5B, 7B and 7F are plan views of an embodiment of a doping method of a PN structure in Embodiment 10 according to the principle of the present invention.
FIGS. 1, 2, 3, 4B, 5B, 7B, 8B and 9B are plan views of one embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention.
FIGS. 1, 2, 3, 4B, 5B, 7B, 7F, 8F and 9F are plan views of an embodiment of a method for manufacturing a solar cell according to Embodiment 12 in accordance with the principle of the present invention .
FIGS. 1, 2, 3, 4A, 5C, and 7C are plan views of one embodiment of the doping method of the PN structure in Embodiment 13 according to the principle of the present invention.
Fig. 6C is a local enlargement of area A drawn in dashed lines in Fig. 5C.
Figs. 1, 2, 3, 4A, 5C, 7C and 7G are plan views of one embodiment of the doping method of the PN structure in Example 14 according to the principle of the present invention.
Figs. 1, 2, 3, 4A, 5C, 7C, 8C and 9C are plan views of an embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention.
FIGS. 1, 2, 3, 4A, 5C, 7C, 7G, 8G and 9G are plan views of an embodiment of a method of manufacturing a solar cell according to Embodiment 16 according to the principle of the present invention .
1, 2, 3, 4B, 5D, and 7D are plan views of one embodiment of a doping method of a PN structure in Example 17 according to the principle of the present invention.
Fig. 6D is a local enlargement of the area B drawn in dashed lines in Fig. 5D.
Figs. 1, 2, 3, 4B, 5D, 7D and 7H are plan views of one embodiment of the doping method of the PN structure in Example 18 according to the principle of the present invention.
Figs. 1, 2, 3, 4B, 5D, 7D, 8D and 9D are plan views of one embodiment of a method for manufacturing a solar cell according to Example 19 in accordance with the principle of the present invention.
FIGS. 1, 2, 3, 4B, 5D, 7D, 7H, 8H and 9H are plan views of an embodiment of a method for manufacturing a solar cell according to Embodiment 20 in accordance with the principle of the present invention .
10, 11, 12, 13, and 14A are plan views of one embodiment of the doping method of the PN structure in Examples 23-25 according to the principle of the present invention
10, 11, 12, 13, 14A and 14C are plan views of an embodiment of the doping method of the PN structure in Embodiment 26 according to the principle of the present invention
10, 11, 12, 13, 14A, 15A, and 16A are plan views of an embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention.
10, 11, 12, 13, 14A, 14C, 15C, and 16C are plan views of an embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention.
10, 11, 12, 13, and 14B are plan views of one embodiment of the doping method of the PN structure in Examples 29-30 according to the principle of the present invention.
10, 11, 12, 13, 14B and 14D are plan views of one embodiment of the doping method of the PN structure in Embodiment 31 according to the principle of the present invention
10, 11, 12, 13, 14B, 15B and 16B are plan views of an embodiment of a method for manufacturing a solar cell in accordance with the principle of the present invention.
10, 11, 12, 13, 14b, 14d, 15d, and 16d are plan views of an embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 20, 21, 22, 23, 24A and 25A are plan views of one embodiment of the doping method of the PN structure in Examples 34-36 according to the principle of the present invention.
20, 21, 22, 23, 24A, 25A and 25C are plan views of one embodiment of the doping method of the PN structure in the thirty-seventh embodiment according to the principle of the present invention.
Figs. 20, 21, 22, 23, 24A, 25A, 26A and 27A are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
20, 21, 22, 23, 24A, 25A, 25C, 26C and 27C are plan views of an embodiment of a method for manufacturing a solar cell according to Example 39 in accordance with the principle of the present invention .
20, 21, 22, 23, 24B and 25B are plan views of one embodiment of the doping method of the PN structure in Example 40 according to the principle of the present invention.
20, 21, 22, 23, 24B, 25B and 25D are plan views of one embodiment of the doping method of the PN structure in the embodiment 41 according to the principle of the present invention.
Figs. 20, 21, 22, 23, 24B, 25B, 26B and 27B are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
20, 21, 22, 23, 24B, 25B, 25D, 26D and 27D are plan views of one embodiment of the method for manufacturing a solar cell according to the embodiment 43 in accordance with the principle of the present invention .
Figs. 30, 31, 32A, 33A, and 35A are plan views of one embodiment of the doping method of the PN structure in Example 44 according to the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, and 35E are plan views of one embodiment of the doping method of the PN structure in Example 45 according to the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, and 35I are plan views of one embodiment of the doping method of the PN structure in Example 46 according to the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, and 35M are plan views of one embodiment of the doping method of the PN structure in Example 47 according to the principle of the present invention.
FIGS. 30, 31, 32A, 33A, 35A, 35I and 35Q are plan views of one embodiment of the PN structure doping method in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, 35M and 35U are plan views of one embodiment of the doping method of the PN structure in Embodiment 49 according to the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, 36A, and 37A are plan views of an embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, 35E, 36E and 37E are plan views of one embodiment of the method for manufacturing a solar cell according to the embodiment 51 in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, 35I, 36I and 37I are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, 35M, 36M, and 37M are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33A, 35A, 35I, 35Q, 36Q and 37Q are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention .
Figs. 30, 31, 32A, 33A, 35A, 35M, 35U, 36U and 37U are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention .
Figs. 30, 31, 32B, 33B and 35B are plan views of one embodiment of the doping method of the PN structure in Example 56 according to the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B and 35F are plan views of one embodiment of the doping method of the PN structure in Example 57 according to the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B and 35J are plan views of one embodiment of the doping method of the PN structure in the embodiment 58 according to the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B and 35N are plan views of one embodiment of the doping method of the PN structure in Embodiment 59 according to the principle of the present invention.
30, 31, 32B, 33B, 35B, 35J and 35R are plan views of one embodiment of the doping method of the PN structure in the embodiment 60 according to the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B, 35N and 35V are plan views of one embodiment of the doping method of the PN structure in the embodiment 61 according to the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B, 36B and 37B are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B, 35F, 36F and 37F are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B, 35J, 36J and 37J are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B, 35N, 36N and 37N are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32B, 33B, 35B, 35J, 35R, 36R and 37R are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention .
Figs. 30, 31, 32B, 33B, 35B, 35N, 35V, 36V, and 37V are plan views of an embodiment of a method of manufacturing a solar cell in accordance with the principle of the present invention .
Figs. 30, 31, 32A, 33C and 35C are plan views of one embodiment of the doping method of the PN structure in Example 68 according to the principle of the present invention.
FIG. 34C is a local enlarged view of the area C drawn with a dotted line in FIG. 33C. FIG.
Figs. 30, 31, 32A, 33C, 35C and 35G are plan views of one embodiment of the doping method of the PN structure in Embodiment 69 according to the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C and 35K are plan views of one embodiment of the doping method of the PN structure in Example 70 according to the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C and 35O are plan views of one embodiment of the doping method of the PN structure in Example 71 according to the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C, 35K and 35S are plan views of one embodiment of the doping method of the PN structure in Example 72 according to the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C, 35O, and 35W are plan views of one embodiment of the doping method of the PN structure in Embodiment 73 according to the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C, 36C, and 37C are plan views of an embodiment of a method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C, 35G, 36G and 37G are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C, 35K, 36K and 37K are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32A, 33C, 35C, 35O, 36O and 37O are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention.
30, 31, 32A, 33C, 35C, 35K, 35S, 36S and 37S are plan views of one embodiment of the method for manufacturing a solar cell according to the 78th embodiment of the present invention .
Figs. 30, 31, 32A, 33C, 35C, 35O, 35W, 36W and 37W are plan views of one embodiment of the method for manufacturing a solar cell in Example 79 according to the principle of the present invention .
Figs. 30, 31, 32B, 33D, and 35D are plan views of one embodiment of the doping method of the PN structure in Example 80 according to the principle of the present invention.
FIG. 34D is a local enlarged view of a region D drawn with a dotted line in FIG. 33D. FIG.
30, 31, 32B, 33D, 35D and 35H are plan views of an embodiment of a doping method of a PN structure in Embodiment 81 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, and 35L are plan views of one embodiment of the doping method of the PN structure in Example 82 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D and 35P are plan views of an embodiment of the doping method of the PN structure in Example 83 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 351, and 35T are plan views of one embodiment of the PN structure doping method in Example 84 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 35P and 35X are plan views of one embodiment of the doping method of the PN structure in Example 85 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 36D and 37D are plan views of an embodiment of a method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 35H, 36H, and 37H are plan views of an embodiment of a method for manufacturing a solar cell in accordance with the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 351, 361, and 37L are plan views of one embodiment of a method for manufacturing a solar cell in Example 88 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 35P, 36P and 37P are plan views of one embodiment of the method for manufacturing a solar cell in Example 89 according to the principle of the present invention.
Figs. 30, 31, 32B, 33D, 35D, 35L, 35T, 36T and 37T are plan views of one embodiment of the method for manufacturing a solar cell according to the nineteenth embodiment of the present invention .
Figs. 30, 31, 32B, 33D, 35D, 35P, 35X, 36X and 37X are plan views of one embodiment of the method for manufacturing a solar cell in accordance with the principle of the present invention .

이하, 본 발명의 구체적이고 다양한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings.

<실시 예 1> & Lt; Example 1 >

도 1을 참조하면, 단계 S1에서 N형 기판(1)의 일면에 N+ 불순물 도핑 층(2)을 형성한다. 상기 N+ 불순물 도핑 층(2)의 시트 저항은 20Ω/□이다. 구체적으로 설명하면, P 이온을 500eV로 가속시켜 이온주입방법으로 상기 N형 기판의 표면으로부터 N형 기판으로 주입한다.Referring to FIG. 1, an N + impurity doped layer 2 is formed on one surface of an N-type substrate 1 in step S1. The sheet resistance of the N + impurity doping layer 2 is 20? / ?. Specifically, P ions are accelerated to 500 eV and implanted into the N-type substrate from the surface of the N-type substrate by an ion implantation method.

도 2를 참조하면, 단계 S2에서 상기 N+ 불순물 도핑 층(2)의 상부에 CVD법으로 레지스트 층(3)을 형성하며, 이 레지스트 층(3)의 두께는 1㎛보다 크다. 본 실시 예에서는 상기 레지스트 층의 두께는 구체적으로 설명하면 상기 레지스트 층(3)을 형성하며, 두께는 1.5㎛인 SiO2 박막으로 이루어진다.Referring to FIG. 2, a resist layer 3 is formed on the N + impurity doped layer 2 by a CVD method in step S2, and the thickness of the resist layer 3 is larger than 1 .mu.m. In the present embodiment, the thickness of the resist layer is specifically defined to form the resist layer 3, and the thickness of the resist layer is 1.5 占 퐉.

도 3 및 도 4a를 참조하면, 단계 S3에서 상기 레지스트 층(3)의 상부에 마스크 층(4)을 형성하고, 마스크 층(4)으로 커버되지 않은 부분은 개방영역(21)이 된다. 상기 마스크 층은 스크린 프린팅 방법으로 형성하며, 포토레지스트(photoresist)로 이루어진다.3 and 4A, a mask layer 4 is formed on top of the resist layer 3 in step S3, and a part not covered with the mask layer 4 becomes an open area 21. As shown in FIG. The mask layer is formed by a screen printing method and is made of photoresist.

도 4a를 참조하면, 단계 S4에서 상기 개방영역(21) 하부에 있는 레지스트 층(3) 및 N+ 불순물 도핑 층(2)을 에칭한다. 그리고, 상기 마스크 층(4)의 하부에 상기 개방영역(21)과 더 가까운 일단에 위치하는 상기 레지스트 층(3)과 N+ 불순물 도핑 층(2)을 언더 컷(31)을 실행한다. 에칭하는 깊이는 상기 레지스트 층(3) 및 상기 N+ 불순물 도핑 층(2)의 두께의 합과 같다. 습식 에칭법으로 상기 레지스트 층과 N+ 불순물 도핑 층을 에칭하며, 본 실시 예에서는 에칭 공정을 실행한 이후에 언더 컷을 실행하며, 언더 컷의 깊이 W1은 2㎛이다.Referring to FIG. 4A, in step S4, the resist layer 3 and the N + impurity doped layer 2 under the open region 21 are etched. The undercut 31 is performed on the resist layer 3 and the N + impurity doped layer 2 located at one end closer to the open region 21 in the lower portion of the mask layer 4. The etching depth is equal to the sum of the thicknesses of the resist layer 3 and the N + impurity doping layer 2. The resist layer and the N + impurity doped layer are etched by a wet etching method. In this embodiment, the undercut is performed after the etching process is performed, and the depth W1 of the undercut is 2 占 퐉.

도 5a를 참조하면, 단계 S5에서 B 이온을 500eV로 가속시켜 이온주입방법으로 방향 a1을 따라서 상기 N형 기판의 상부에 있는 개방영역(21)으로부터 N형 기판으로 주입하여 P+ 불순물 도핑영역(5)을 형성한다. 본 실시 예에서는 이온 주입의 방향 a1은 상기 N형 기판의 법선(n)과 평행이다. 여기서 상기 P+ 불순물 도핑영역(5)의 시트 저항은 40Ω/□이며, 상기 에칭되지 않은 N+ 불순물 도핑 층(2)과 접촉하지 않는다. 도 5a에서 보는 것과 같이, 이온의 주입은 방향성이 있으며, 상기 마스크 층(4) 및 상기 레지스트 층(3)이 저지하므로 상기 P+ 불순물 도핑영역(5)의 넓이는 상기 개방영역(21)의 최소의 넓이, 즉 도 5a에서 개방영역(21)의 상부로 개방된 넓이이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(5)의 넓이는 100㎛이다. 그리고 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2) 간의 최소 거리는 언더 컷의 깊이인 2㎛이다. 따라서 본 실시 예에서 형성된 에칭된 기저 면의 넓이는 상기 P+ 불순물 도핑영역(5)의 넓이 및 양쪽 언더 컷의 깊이의 총합인 104㎛이다. 이온 주입을 실행한 후, 700℃ 이상의 온도에서 어닐링을 실행한다. 본 실시 예에서는 750℃의 온도에서 30분 동안 어닐링하여 도핑 이온을 활성화한다.Referring to FIG. 5A, in step S5, B ions are accelerated to 500 eV and are injected into the N-type substrate from the open region 21 on the N-type substrate in the direction a1 by the ion implantation method to form the P + impurity doped region 5 ). In this embodiment, the direction a1 of ion implantation is parallel to the normal line (n) of the N-type substrate. Here, the sheet resistance of the P + impurity doped region 5 is 40? / ?, and does not contact the non-etched N + impurity doped layer 2. 5A, since the ion implantation is directional and the mask layer 4 and the resist layer 3 block the width of the P + impurity doped region 5, the width of the P + That is, the area open to the upper portion of the open area 21 in Fig. 5A. In this embodiment, the width of the P + impurity doped region 5 is 100 탆. The minimum distance between the P + impurity doped region 5 and the unetched N + impurity doped layer 2 is 2 탆 which is the depth of the undercut. Therefore, the width of the etched bottom surface formed in this embodiment is 104 占 퐉, which is the sum of the width of the P + impurity doped region 5 and the depths of both undercuts. After ion implantation is performed, annealing is performed at a temperature of 700 캜 or higher. In this embodiment, the doping ions are activated by annealing at a temperature of 750 DEG C for 30 minutes.

도 7a를 참조하면, 단계 S6에서, 상기 마스크 층(4) 및 상기 레지스트 층(3)을 해당 분야에 공지된 방법에 의하여 제거함으로써 상기 P+ 불순물 도핑영역(5) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(2)(본 실시 예에서는 상기 에칭되지 않은 N+ 불순물 도핑 층을 N+ 불순물 도핑영역으로 한다) 및 상기 양자 사이에 배치되어 있는 N형 기판에 의해 P+/N/N+의 PN 구조가 형성된다.Referring to FIG. 7A, in step S6, the mask layer 4 and the resist layer 3 are removed by a method known in the art to form the P + impurity doped region 5 and the non-etched N + A PN structure of P + / N / N + is formed by the layer 2 (in this embodiment, the non-etched N + impurity doped layer is referred to as an N + impurity doped region) and the N type substrate disposed between the two.

앞에서 설명한 방법에 의하여 제조된 PN 구조는 표면-패시베이션 단계 및 전극을 형성하는 단계를 거쳐서 후면접합 태양전지가 제조될 수 있을 것이다. 예를 들면, PN 구조의 표면과 후면에 각각 SiNx로 이루어지는 박막을 표면-패시베이션을 하고, PN 구조 표면에 있는 SiNx 박막은 반사방지 층으로도 적용한다. 그 후, 상기 P+ 불순물 도핑영역과 N+ 불순물 도핑영역 상부에 각각 금속 전극을 형성하고 소결하는 공정을 실행하여 금속원소와 N형 기판이 재결합함으로써 후면접합 태양전지가 제조된다.The PN structure manufactured by the above-described method may be manufactured through a surface-passivation step and an electrode formation step. For example, a thin film made of SiNx on the front and back surfaces of the PN structure is surface-passivated, and an SiNx thin film on the PN structure surface is also applied as the antireflection layer. Then, a metal electrode is formed and sintered on the P + impurity doped region and the N + impurity doped region, respectively, so that the metal element and the N type substrate are recombined to produce a back junction solar cell.

<실시 예 2> & Lt; Example 2 >

실시 예 2는 원리 및 주요 공정 프로세스가 모두 실시 예 1과 동일하나, 선택되는 재료와 공정 파라미터가 다르다. Embodiment 2 is the same as Embodiment 1 in both the principle and the main process steps, but the material and process parameters to be selected are different.

단계 S1에서는 N형 기판(1)의 일면에 N+ 불순물 도핑 층(2)을 형성한다. 상기 N+ 불순물 도핑 층(2)의 시트 저항은 100Ω/□이다. 구체적으로 설명하면, P 이온을 50keV로 가속시켜 이온주입방법으로 상기 N형 기판의 표면으로부터 N형 기판으로 주입한다.In step S1, an N + impurity doped layer 2 is formed on one surface of the N-type substrate 1. The sheet resistance of the N + impurity doped layer 2 is 100? / ?. Specifically, P ions are accelerated to 50 keV, and are implanted into the N-type substrate from the surface of the N-type substrate by an ion implantation method.

단계 S3에서의 상기 마스크 층(4)은 동과 알루미늄의 합금으로 형성된다.The mask layer 4 in step S3 is formed of an alloy of copper and aluminum.

단계 S4에서는 언더 컷의 깊이 W1이 5㎛인 언더 컷(31)을 형성한다.In step S4, an undercut 31 having an undercut depth W1 of 5 占 퐉 is formed.

단계 S5에서는 B 이온을 50keV로 가속시켜 이온주입방법으로 방향 a1을 따라 상기 N형 기판의 상부에 있는 개방영역(21)으로부터 수직방향으로 N형 기판으로 주입하여 P+ 불순물 도핑영역(5)을 형성한다. 여기서 상기 P+ 불순물 도핑영역(5)의 시트 저항은 120Ω/□이며, 상기 에칭되지 않은 N+ 불순물 도핑 층(2)과 접촉하지 않는다. 도 5a에서 보는 것과 같이, 이온의 주입은 방향성이 있으며, 상기 마스크 층(4) 및 상기 레지스트 층(3)이 저지하므로 상기 P+ 불순물 도핑영역(5)의 넓이는 상기 개방영역(21)의 최소의 넓이, 즉 도 5a에서 개방영역(21)의 상부로 개방된 넓이이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(5)의 넓이는 150㎛이다. 그리고 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2) 간의 최소 거리는 언더 컷의 깊이인 5㎛이다. 따라서 본 실시 예에서 형성된 에칭된 기저 면의 넓이는 상기 P+ 불순물 도핑영역(5)의 넓이 및 양쪽 언더 컷의 깊이의 총합인 160㎛이다. 이온 주입을 실행한 후, 1100℃의 온도에서 30분 동안 어닐링을 실행하여 도핑 이온을 활성화한다.In step S5, B ions are accelerated to 50 keV and are injected into the N-type substrate in the vertical direction from the open region 21 on the N-type substrate along the direction a1 by the ion implantation method to form the P + impurity doped region 5 do. The sheet resistance of the P + impurity doped region 5 is 120? / ?, and does not contact the un-etched N + impurity doped layer 2. 5A, since the ion implantation is directional and the mask layer 4 and the resist layer 3 block the width of the P + impurity doped region 5, the width of the P + That is, the area open to the upper portion of the open area 21 in Fig. 5A. In this embodiment, the width of the P + impurity doped region 5 is 150 mu m. The minimum distance between the P + impurity doped region 5 and the non-etched N + impurity doped layer 2 is 5 탆 which is the depth of the undercut. Thus, the width of the etched bottom surface formed in this embodiment is 160 占 퐉 which is the sum of the width of the P + impurity doped region 5 and the depths of both undercuts. After ion implantation is performed, annealing is performed at a temperature of 1100 DEG C for 30 minutes to activate the doping ions.

위에서 설명한 것 이외에 나머지 단계는 실시 예 1과 동일하다.The remaining steps are the same as in Example 1 except for the above.

상기 P+ 불순물 도핑영역(5) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(2)(본 실시 예에서는 상기 에칭되지 않은 N+ 불순물 도핑 층을 N+ 불순물 도핑영역으로 적용한다) 및 상기 양자 사이에 배치되어 있는 N형 기판에 의해 P+/N/N+의 PN 구조가 형성된다. 따라서 도핑된 웨이퍼가 완성된다. 그 후, 표면-패시베이션 및 전극을 형성하는 단계를 거쳐 후면접합 태양전지가 제조될 수 있을 것이다. 예를 들면, PN 구조의 표면과 후면에 각각 SiNx로 이루어진 박막을 표면-패시베이션을 하고, PN 구조 표면에 있는 SiNx 박막은 반사방지 층으로 한다. 그 후, 상기 P+ 불순물 도핑영역과 N+ 불순물 도핑영역 상부에 각각 금속 전극을 형성하고, 소결 공정을 실행하여 금속원소와 N형 기판이 재결합함으로써 후면접합 태양전지가 제조된다.The P + impurity doped region 5 and the non-etched N + impurity doped layer 2 (in this embodiment, the un-etched N + impurity doped layer is applied as an N + impurity doped region) A PN structure of P + / N / N + is formed by the N-type substrate. Thus, the doped wafer is completed. Thereafter, a back-junction solar cell may be manufactured through a step of forming surface-passivation and electrodes. For example, a thin film made of SiNx on the front and back sides of the PN structure is surface-passivated and an SiNx thin film on the PN structure surface is made the anti-reflection layer. Thereafter, a metal electrode is formed on the P + impurity doped region and the N + impurity doped region, respectively, and a sintering process is performed to recombine the metal element and the N-type substrate to produce a rear junction solar cell.

<실시 예 3> & Lt; Example 3 >

실시 예 3은 원리 및 주요 공정 프로세스가 모두 실시 예 1과 동일하나, 선택되는 재료와 공정 파라미터가 다르다.Embodiment 3 is the same as Embodiment 1 in both the principle and the main process steps, but the materials and process parameters to be selected are different.

단계 S1에서는 N형 기판(1)의 일면에 N+ 불순물 도핑 층(2)을 형성한다. 상기 N+ 불순물 도핑 층(2)의 시트 저항은 40Ω/□이다. 구체적으로 설명하면, P 이온을 30keV로 가속시켜 이온주입방법으로 상기 N형 기판의 표면으로부터 N형 기판으로 주입한다.In step S1, an N + impurity doped layer 2 is formed on one surface of the N-type substrate 1. The sheet resistance of the N + impurity doped layer 2 is 40? / ?. More specifically, P ions are accelerated to 30 keV and injected from the surface of the N-type substrate to the N-type substrate by an ion implantation method.

단계 S3에서의 상기 마스크 층(4)은 동과 알루미늄의 합금으로 형성된다.The mask layer 4 in step S3 is formed of an alloy of copper and aluminum.

단계 S4에서는 언더 컷의 깊이 W1이 30㎛인 언더 컷을 형성한다.In step S4, an undercut having an undercut depth W1 of 30 占 퐉 is formed.

단계 S5에서는 B 이온을 30keV로 가속시켜 이온주입방법으로 방향 a1을 따라 상기 N형 기판의 상부에 있는 개방영역(21)으로부터 수직방향으로 N형 기판으로 주입하여 P+ 불순물 도핑영역(5)을 형성한다. 여기서 상기 P+ 불순물 도핑영역(5)의 시트 저항은 100Ω/□이며, 상기 에칭되지 않은 N+ 불순물 도핑 층(2)과 접촉하지 않는다. 도 5a에서 보는 것과 같이, 이온의 주입은 방향성이 있으며, 상기 마스크 층(4) 및 상기 레지스트 층(3)이 저지하므로 상기 P+ 불순물 도핑영역(5)의 넓이는 상기 개방영역(21)의 최소의 넓이, 즉 도 5a에서 개방영역(21)의 상부로 개방된 넓이이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(5)의 넓이는 150㎛이다. 그리고 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2) 간의 최소의 거리는 언더 컷의 깊이인 30㎛이다. 따라서 본 실시 예에서 형성된 에칭된 기저 면의 넓이는 상기 P+ 불순물 도핑영역(5)의 넓이 및 양쪽 언더 컷의 깊이의 총합인 210㎛이다. 이온 주입을 실행한 다음, 850℃의 온도에서 10분 동안 어닐링을 실행하여 도핑 이온을 활성화한다.In step S5, B ions are accelerated to 30 keV and are injected into the N-type substrate in the vertical direction from the open region 21 located above the N-type substrate along the direction a1 by the ion implantation method to form the P + impurity doped region 5 do. Here, the sheet resistance of the P + impurity doped region 5 is 100 OMEGA / &amp; squ &amp;, and does not contact the un-etched N + impurity doped layer 2. 5A, since the ion implantation is directional and the mask layer 4 and the resist layer 3 block the width of the P + impurity doped region 5, the width of the P + That is, the area open to the upper portion of the open area 21 in Fig. 5A. In this embodiment, the width of the P + impurity doped region 5 is 150 mu m. The minimum distance between the P + impurity doped region 5 and the unetched N + impurity doped layer 2 is 30 탆 which is the depth of the undercut. Therefore, the width of the etched bottom surface formed in this embodiment is 210 탆 which is the sum of the width of the P + impurity doped region 5 and the depth of both undercuts. After the ion implantation is performed, annealing is performed at a temperature of 850 DEG C for 10 minutes to activate the doping ions.

위에서 설명한 것 이외의 나머지 단계는 모두 실시 예 1과 동일하다.The remaining steps other than those described above are the same as those in the first embodiment.

상기 P+ 불순물 도핑영역(5) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(2)(본 실시 예에서는 상기 에칭되지 않은 N+ 불순물 도핑 층을 N+ 불순물 도핑영역으로 적용한다) 및 상기 양자 사이에 배치되어 있는 N형 기판으로 P+/N/N+의 PN 구조가 구성된다. 따라서 도핑된 웨이퍼가 완성된다.The P + impurity doped region 5 and the non-etched N + impurity doped layer 2 (in this embodiment, the un-etched N + impurity doped layer is applied as an N + impurity doped region) The PN structure of P + / N / N + is constituted by the N type substrate. Thus, the doped wafer is completed.

<실시 예 4> < Example 4>

실시 예 4의 원리 및 주요 공정 프로세스는 모두 실시 예 1과 동일하나, 상기 N+ 불순물 도핑 층(2)을 형성하는 방법만 다르다. 즉, 상기 N+ 불순물 도핑 층(2)은 고온 확산법으로 형성하며, 그 시트 저항은 200Ω/□이다. 그 외에 언급하지 않은 프로세스는 모두 실시 예 1과 동일하다.The principle of the fourth embodiment and the main process steps are the same as those of the first embodiment, except that the method for forming the N + impurity doped layer 2 is different. That is, the N + impurity doped layer 2 is formed by a high-temperature diffusion method, and its sheet resistance is 200? / ?. All other processes not mentioned are the same as in Example 1. [

<실시 예 5> & Lt; Example 5 >

실시 예 5의 원리 및 주요 공정 프로세스는 모두 실시 예 1과 동일하나, 실시 예 1에서 설명한 것과 같이 형성된 PN 구조(도 7a)가 제조된 이후, 그 다음의 단계를 더 포함한다. 즉, 도 7e와 같이 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6)을 형성한다. 본 실시 예에서는 P 이온주입방법으로 상기 N+ 불순물 도핑 층(6)을 형성하며, 그 시트 저항은 20Ω/□이다. 따라서, 도 7e에서 보는 것과 같은 PN 구조가 형성된다.The principle of Embodiment 5 and the main process steps are all the same as Embodiment 1, but after the PN structure (FIG. 7A) formed as described in Embodiment 1 is manufactured, the method further includes the following steps. That is, as shown in FIG. 7E, an N + impurity doped layer 6 is formed on the rear surface of the N-type substrate. In this embodiment, the N + impurity doped layer 6 is formed by a P ion implantation method, and its sheet resistance is 20? / ?. Thus, a PN structure as shown in FIG. 7E is formed.

<실시 예 6> & Lt; Example 6 >

도 1-3, 도 4a-5a, 도 7a-9a 및 실시 예 1은 본 발명에 따른 태양전지의 제조프로세스이다.Figs. 1-3, Figs. 4A-5A, Figs. 7A-9A, and Example 1 are manufacturing processes of a solar cell according to the present invention.

도 1-3, 도 4a, 도 5a 및 도 7a를 참조하면, 실시 예 1에서 설명한 도핑 방법에 의해 도 7a에서 도시하는 것과 같이 PN 구조를 형성한다.Referring to FIGS. 1-3, 4A, 5A, and 7A, a PN structure is formed as shown in FIG. 7A by the doping method described in the first embodiment.

도 8a를 참조하면, 상기 PN 구조의 후면에 패시베이션 층을 형성하며, 이 패시베이션 층은 제 1 패시베이션 층(71) 및 반사방지 층(8)이다. 본 실시 예에서는 PECVD법으로 패시베이션 층을 형성하며, 상기 제 1 패시베이션 층(71)과 상기 반사방지 층(8)은 각각 SiO2 박막과 SiNx 박막으로 이루어진다. 그리고, 상기 PN 구조의 표면에 제 2 패시베이션 층(72)을 형성하며, 본 실시 예에서는 PECVD법을 이용하여 SiO2 박막으로 상기 제 2 패시베이션 층(72)을 형성한다.Referring to FIG. 8A, a passivation layer is formed on the rear surface of the PN structure. The passivation layer is a first passivation layer 71 and an antireflection layer 8. In this embodiment, a passivation layer is formed by PECVD, and the first passivation layer 71 and the antireflection layer 8 are made of SiO 2 Thin film and SiNx thin film. A second passivation layer 72 is formed on the surface of the PN structure. In the present embodiment, the second passivation layer 72 is formed of SiO 2 thin film by PECVD.

도 9a를 참조하면, 상기 PN 구조의 표면에 양극(91) 및 음극(92)을 형성한다. 상기 양극(91)은 상기 P+ 불순물 도핑영역(5)의 상부에, 상기 음극(92)은 상기 에칭되지 않은 N+ 불순물 도핑 층(여기서는 상기 에칭되지 않은 N+ 불순물 도핑 층은 N+ 불순물 도핑영역으로 한다) 상부에 각각 형성한다. 구체적으로 설명하면, Ag 페이스트 및 스크린 프린팅 방법으로 상기 양극 및 음극을 형성한다. 그 후, 양극과 음극의 금속원소가 PN 구조와 재결합하도록 상기 PN 구조를 소결 공정을 실행한다. 예를 들어 850℃의 온도에서 10분 동안 소결하면 도 9a에 도시한 태양전지가 제조된다.Referring to FIG. 9A, an anode 91 and a cathode 92 are formed on the surface of the PN structure. The anode 91 is formed on top of the P + impurity doped region 5 and the cathode 92 is formed on the undoped N + impurity doping layer (here, the N + impurity doped layer that is not etched is an N + impurity doped region) Respectively. Specifically, the positive electrode and the negative electrode are formed by an Ag paste and a screen printing method. Thereafter, the PN structure is sintered so that the metal elements of the anode and the cathode are recombined with the PN structure. For example, sintering at a temperature of 850 캜 for 10 minutes produces the solar cell shown in Fig. 9A.

<실시 예 7> & Lt; Example 7 >

실시 예 7의 원리 및 주요 공정 프로세스는 모두 실시 예 6과 동일하나, 선택되는 재료 및 공정 파라미터가 다르다.The principle of Example 7 and the main process steps are all the same as in Example 6, but the materials and process parameters to be selected are different.

제 1 패시베이션 층(71) 및 반사방지 층(8)은 모두 SiNx 박막으로 형성되고, 제 2 패시베이션 층(72)은α-Si 박막으로 이루어진다.The first passivation layer 71 and the antireflection layer 8 are all formed of a SiNx thin film and the second passivation layer 72 is made of a-Si thin film.

도 9a를 참조하면, 상기 PN 구조의 표면에 양극(91) 및 음극(92)을 형성한다. 상기 양극(91)은 상기 P+ 불순물 도핑영역(5)의 상부에, 상기 음극(92)은 상기 에칭되지 않은 N+ 불순물 도핑 층의 상부에 각각 형성한다. 구체적으로 설명하면, 상기 P+ 불순물 도핑영역(5)과 대응하는 제 2 패시베이션 층에 제 1 컨택트홀을 형성하고, 상기 에칭되지 않은 N+ 불순물 도핑 층과 대응하는 제 2 패시베이션 층에 제 2 컨택트홀을 형성한다. 여기서 상기 양극은 상기 제 1 컨택트홀을 통해 상기 P+ 불순물 도핑영역으로 연결되고, 상기 음극은 상기 제 2 컨택트홀을 통해 상기 에칭되지 않은 N+ 불순물 도핑 층으로 연결된다.Referring to FIG. 9A, an anode 91 and a cathode 92 are formed on the surface of the PN structure. The anode 91 is formed on the upper portion of the P + impurity doped region 5 and the cathode 92 is formed on the upper portion of the non-etched N + impurity doped layer. More specifically, a first contact hole is formed in the second passivation layer corresponding to the P + impurity doped region 5, and a second contact hole is formed in the second passivation layer corresponding to the non-etched N + . Wherein the anode is connected to the P + impurity doped region through the first contact hole, and the cathode is connected to the non-etched N + impurity doped layer through the second contact hole.

그 후, 양극과 음극의 금속 원소가 PN 구조와 재결합하도록 상기 PN 구조를 소결 공정을 실행한다. 예를 들어 900℃의 온도에서 10분 동안 소결하면 도 9a에 도시된 태양전지가 제조된다.Thereafter, the PN structure is sintered so that the metal elements of the anode and the cathode are recombined with the PN structure. For example, sintering at a temperature of 900 DEG C for 10 minutes produces the solar cell shown in FIG. 9A.

<실시 예 8> & Lt; Example 8 >

도 1-3, 도 4a, 도 5a, 도 7a, 도 7e, 도 8e, 도 9e 및 실시 예 5에 기초하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described based on Figs. 1-3, 4A, 5A, 7A, 7E, 8E, 9E and 5.

도 1-3, 도 4a, 도 5a, 도 7a, 도 7e, 실시 예 5에서 설명한 도핑방법에 의해 도 7e에 도시된 PN 구조를 형성한 이후, 다음과 같은 단계를 실행한다.After forming the PN structure shown in Fig. 7E by the doping method described in Figs. 1-3, 4A, 5A, 7A, 7E, and 5, the following steps are performed.

도 8e를 참조하면, 상기 PN 구조의 후면을 코팅하며, 이러한 코팅층은 제 1 패시베이션 층(71) 및 반사방지 층(8)으로 이루어진다. 본 실시 예에서는 PECVD 법으로 코팅하며, 상기 제 1 패시베이션 층은 SiO2 박막으로, 상기 반사방지 층은 SiNx 박막으로 형성된다. 그리고, 상기 PN 구조의 표면에 제 2 패시베이션 층(72)을 형성하며, 본 실시 예에서는 이것을 SiO2 박막으로, PECVD 법으로 형성한다.Referring to FIG. 8E, the rear surface of the PN structure is coated, and the coating layer includes a first passivation layer 71 and an antireflection layer 8. In the present embodiment, the first passivation layer is formed of a SiO 2 thin film and the anti-reflection layer is formed of a SiNx thin film. A second passivation layer 72 is formed on the surface of the PN structure. In this embodiment, the passivation layer 72 is formed of a SiO2 thin film by a PECVD method.

도 9e를 참조하면, 상기 PN 구조의 표면에 양극(91) 및 음극(92)을 형성한다. 상기 양극(91)은 상기 P+ 불순물 도핑영역(5)의 상부에, 상기 음극(92)은 상기 에칭되지 않은 N+ 불순물 도핑 층의 상부에 각각 형성한다. 구체적으로 설명하면, Ag 페이스트로, 스크린 프린팅 방법으로 상기 양극 및 음극을 형성한다. 그 후, 양극과 음극의 금속 원소가 PN 구조와 재결합하도록 상기 PN 구조를 소결 공정을 실행한다. 예를 들어 900℃의 온도에서 10분 동안 소결하면 도 9e에 도시된 태양전지가 제조된다.Referring to FIG. 9E, an anode 91 and a cathode 92 are formed on the surface of the PN structure. The anode 91 is formed on the upper portion of the P + impurity doped region 5 and the cathode 92 is formed on the upper portion of the non-etched N + impurity doped layer. Specifically, the positive electrode and the negative electrode are formed by a screen printing method using an Ag paste. Thereafter, the PN structure is sintered so that the metal elements of the anode and the cathode are recombined with the PN structure. For example, sintering at a temperature of 900 DEG C for 10 minutes produces the solar cell shown in Fig. 9E.

<실시 예 9> & Lt; Example 9 >

실시 예 9의 원리 및 주요 공정 프로세스는 도 1-3, 도 4b, 도 5b, 및 도 7b, 실시 예 1과 동일하나, 선택된 공정 프로세스 및 파라미터가 다르다. The principle of the ninth embodiment and the main process steps are the same as in Figs. 1-3, 4B, 5B, and 7B, Embodiment 1, but the selected process steps and parameters are different.

도 4b를 참조하면, 단계 S4에서 상기 개방영역(21) 하부에 있는 레지스트 층(3) 및 N+ 불순물 도핑 층(2)을 에칭한다. 그리고, 상기 마스크 층(4)의 하부에 상기 개방영역(21)과 더 가깝게 위치하는 상기 레지스트 층(3)과 N+ 불순물 도핑 층(2)을 언더 컷(31)을 실행한다. 에칭하는 깊이는 상기 레지스트 층(3) 및 상기 N+ 불순물 도핑 층(2)의 두께의 총합보다 크다. 즉, 상기 개방영역(21) 하부에 있는 상기 레지스트 층(3)과 상기 N+ 불순물 도핑 층(2)이 완전히 제거고, 상기 개방영역(21) 하부에 있는 N형 기판의 일부도 얇게 에칭되어 N형 기판에 홈이 형성되는 것이다.Referring to FIG. 4B, in step S4, the resist layer 3 and the N + impurity doped layer 2 under the open region 21 are etched. The resist layer 3 and the N + impurity doped layer 2, which are located closer to the open region 21, under the mask layer 4 are undercut 31. The etching depth is larger than the sum of the thicknesses of the resist layer 3 and the N + impurity doped layer 2. That is, the resist layer 3 and the N + impurity doping layer 2 under the open region 21 are completely removed, and a part of the N-type substrate under the open region 21 is also thinly etched to form N Type substrate.

도 5b를 참조하면, 단계 S5에서 B 이온을 40keV로 가속시켜 이온주입방법으로 방향 a1을 따라 상기 N형 기판의 상부에 있는 개방영역(21)으로부터 수직방향으로 N형 기판으로 주입하여 P+ 불순물 도핑영역(5)을 형성한다.Referring to FIG. 5B, at step S5, B ions are accelerated at 40 keV and are injected into the N-type substrate in the vertical direction from the open region 21 on the N-type substrate along the direction a1 by an ion implantation method to form P + Regions 5 are formed.

도 7b를 참조하면, 단계 S6에서, 상기 마스크 층(4) 및 상기 레지스트 층(3)을 해당 분야에 공지된 방법에 의하여 제거함으로써 상기 P+ 불순물 도핑영역(5)(본 실시 예에서는 상기 P+ 불순물 도핑영역(5)은 상기 N형 기판의 홈에 위치한다) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(2)(본 실시 예에서는 상기 에칭되지 않은 N+ 불순물 도핑 층을 N+ 불순물 도핑영역으로 한다) 및 상기 양자 사이에 배치되어 있는 N형 기판으로 P+/N/N+의 PN접합이 형성된다.Referring to FIG. 7B, in step S6, the mask layer 4 and the resist layer 3 are removed by a known method in the art to form the P + impurity doped region 5 (in this embodiment, the P + impurity The undoped N + impurity doped layer 2 (in this embodiment, the un-etched N + impurity doped layer is referred to as an N + impurity doped region) and the undoped N + impurity doped region 2 And the PN junction of P + / N / N + is formed by the N-type substrate disposed between the two.

다른 언급하지 않은 공정 및 파라미터는 모두 실시 예 1과 동일하다.All other processes and parameters not mentioned are the same as in Example 1. [

<실시 예 10> & Lt; Example 10 >

실시 예 10의 원리 및 주요 공정 프로세스는 모두 실시 예 9와 동일하나, 실시 예 9에 의하여 제조된 도 7b에 도시된 PN 구조를 얻은 후에 다음과 같은 단계도 실행한다.The principle of the embodiment 10 and the main process steps are all the same as those of the embodiment 9, but the following steps are also carried out after obtaining the PN structure shown in FIG.

도 7f를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층을 형성한다. 본 실시 예에서는 상기 N+ 불순물 도핑 층(6)은 P 이온 주입방법으로 형성되며, 그 시트 저항은 30Ω/□이다. 따라서, 도 7f에 도시된 PN 구조가 제조된다.Referring to FIG. 7F, an N + impurity doped layer is formed on the rear surface of the N-type substrate. In the present embodiment, the N + impurity doping layer 6 is formed by a P ion implantation method, and its sheet resistance is 30? / ?. Thus, the PN structure shown in FIG. 7F is manufactured.

<실시 예 11> & Lt; Example 11 >

본 발명에 따른 태양전지의 제조프로세스를 도 1-3, 도 4b-5b, 도 7b-9b 및 실시 예 9에 의거하여 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 1-3, 4B-5B, 7B-9B and 9.

도 1-3, 도 4b, 도 5b 및 도 7b, 실시 예 9에서 설명한 도핑방법에 의해 도 7b에 도시된 PN 구조를 제조한 이후, 도 8b-9b 및 실시 예 6에서 설명한 패시베이션 공정과 전극 공정을 참조해서 도 9b에 도시된 태양전지를 제조할 수 있다.After the PN structure shown in FIG. 7B is manufactured by the doping method described in FIGS. 1-3, 4B, 5B, and 7B and 9, the passivation process and the electrode process described in FIGS. 8B- The solar cell shown in Fig. 9B can be manufactured.

<실시 예 12> & Lt; Example 12 >

본 발명에 따른 또 다른 태양전지의 제조프로세스를 도 1-3, 도 4b, 도 5b, 도 7b, 도 7f, 도 8f 및 도 9f 및 실시 예 10에 의거하여 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 1-3, 4B, 5B, 7B, 7F, 8F and 9F and 10.

먼저, 실시 예 10에서 설명한 도핑방법에 따라 도 7f에 도시된 PN 구조를 형성한 다음에, 실시 예 6에서 설명한 패시베이션 공정과 전극 공정을 실행해서 도 9f에 도시된 태양전지를 제조할 수 있다.First, after the PN structure shown in FIG. 7F is formed according to the doping method described in the tenth embodiment, the passivation process and the electrode process described in the sixth embodiment are executed to manufacture the solar cell shown in FIG. 9F.

<실시 예 13> & Lt; Example 13 >

도 1-3 및 도 4a, 단계 S1-S4에서의 공정은 실시 예 1과 동일하나, 도 4a에 도시된 구조를 형성한 이후에 다음 단계를 더 실행한다.The processes in Figs. 1-3 and 4A and S1-S4 are the same as those in the embodiment 1, but the next step is further executed after the structure shown in Fig. 4A is formed.

도 5c 및 6c를 참조하면, 단계 S5에서, B 이온을 500eV로 가속시켜 이온주입방법으로 상기 N형 기판의 상부에 있는 개방영역으로부터 N형 기판으로 주입하여 P+ 불순물 도핑영역(5) 및 P형 불순물 도핑 버퍼영역(51)을 형성한다. 여기에서는 이온을 주입하는 방향이 계속 바뀌도록 함으로써 이온빔과 N형 기판의 법선(n) 사이의 각도가 0-θ1의 범위 내에서 변화하도록 한다. 예를 들면, 먼저 이온빔을 방향 a2에 따라서 상기 N형 기판으로 주입한 다음에, 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 축소되어서 이온빔이 방향 a1에 따라 수직방향으로 N형 기판에 주입될 때까지 이온빔의 방향을 바꾼다. 그 후에, 다시 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 확대되어, 예를 들어 방향 a3에 따라 N형 기판으로 주입되도록 이온빔의 방향을 바꾼다. 도 6c에 도시된 것과 같이 본 실시 예에서는 θ1=arctan(w1/ h1)(h1은 에칭 깊이)이며, 본 실시 예에서의 에칭 깊이는 상기 레지스트 층(3) 및 상기 N+ 불순물 도핑 층(2)의 두께의 총 합이다.Referring to FIGS. 5C and 6C, in step S5, B ions are accelerated to 500 eV and injected from the open region above the N-type substrate into the N-type substrate by an ion implantation method to form P + impurity doped region 5 and P- Thereby forming an impurity doping buffer region 51. Here, the ion implantation direction is continuously changed so that the angle between the ion beam and the normal line (n) of the N-type substrate changes within a range of 0 -? 1 . For example, after the ion beam is first injected into the N-type substrate along the direction a2, the angle between the ion beam and the normal line (n) of the N-type substrate is gradually reduced so that the ion beam moves in the vertical direction along the direction a1 The direction of the ion beam is changed. Thereafter, the angle between the normal line (n) of the ion beam and the N-type substrate is gradually enlarged, and the direction of the ion beam is changed so as to be injected into the N-type substrate along the direction a3, for example. In this embodiment, as illustrated in Fig. 6c θ 1 = arctan (w 1 / h 1) (h 1 is the etching depth), and the etching depth in the present embodiment, the resist layer 3 and the N + impurity doped Is the total sum of the thickness of the layer (2).

여기서 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2)은 서로 접촉하지 않는다. 도 5c에 도시된 것과 같이, 이온의 주입은 방향성이 있으며, 상기 마스크 층(4) 및 상기 레지스트 층(3)이 저지하므로 상기 P+ 불순물 도핑영역(5)의 넓이는 상기 개방영역의 최소의 넓이, 즉 도 5c에서 개방영역 상부로 개방된 넓이이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(5)의 넓이는 100㎛이다. 그리고 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2) 간의 최소의 거리는 언더 컷의 깊이인 2㎛이다. 따라서 본 실시 예에서 형성된 에칭된 기저 면의 넓이는 상기 P+ 불순물 도핑영역(5)의 넓이 및 양쪽 언더 컷의 깊이의 총합인 104㎛이다. 이온 주입을 실행한 다음, 700℃ 이상의 온도에서 어닐링을 실행한다. 본 실시 예에서는 750℃의 온도에서 30분 동안 어닐링하여 도핑 이온을 활성화한다.Here, the P + impurity doped region 5 and the non-etched N + impurity doped layer 2 are not in contact with each other. 5C, the ion implantation is directional, and the mask layer 4 and the resist layer 3 block the width of the P + impurity doped region 5, so that the width of the P + , I.e. the area open to the top of the open area in Figure 5c. In this embodiment, the width of the P + impurity doped region 5 is 100 탆. The minimum distance between the P + impurity doped region 5 and the non-etched N + impurity doped layer 2 is 2 탆 which is the depth of the undercut. Therefore, the width of the etched bottom surface formed in this embodiment is 104 占 퐉, which is the sum of the width of the P + impurity doped region 5 and the depths of both undercuts. After ion implantation is performed, annealing is performed at a temperature of 700 캜 or higher. In this embodiment, the doping ions are activated by annealing at a temperature of 750 DEG C for 30 minutes.

도 7c를 참조하면, 단계 S6에서, 상기 마스크 층(4) 및 상기 레지스트 층(3)을 해당 분야에 공지된 방법에 의하여 제거함으로써 상기 P+ 불순물 도핑영역(5) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(2)(즉 N+ 불순물 도핑영역) 및 상기 양자 사이에 배치되어 있는 N형 기판 및 P형 불순물 도핑 버퍼영역(51)에 의해 P+/N/N+의 PN 구조가 구성된다.Referring to FIG. 7C, in step S6, the P + impurity doped region 5 and the non-etched N + impurity doped region 5 are removed by removing the mask layer 4 and the resist layer 3 by a method known in the art The PN structure of P + / N / N + is constituted by the layer 2 (that is, the N + impurity doped region) and the N type substrate and the P type impurity doped buffer region 51 disposed between the both.

나머지 언급하지 않은 공정 및 파라미터는 모두 실시 예 1과 동일하다.All the remaining processes and parameters are the same as those in Example 1.

<실시 예 14> & Lt; Example 14 >

본 실시 예 13은 도 1-3, 도 4a, 도 5c, 도 7c, 도 7g 및 실시 예 14와 원리 및 주요 공정 프로세스는 모두 동일하나, 실시 예 13에서 설명한 단계에 따라 도 7c에 도시된 구조를 형성한 다음에 다음과 같은 단계를 더 포함한다.The thirteenth embodiment is the same as FIGS. 1-3, FIG. 4A, FIG. 5C, FIG. 7C, FIG. 7G, and Example 14, and the principle and main process steps are the same. However, according to the step described in the thirteenth embodiment, And then further includes the following steps.

도 7g를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6)을 형성한다. 본 실시 예에서는 P 이온으로, 고온의 확산법으로 상기 N+ 불순물 도핑 층(6)을 형성함으로써 도 7g에 도시된 PN 구조가 제조된다. 본 실시 예에서의 상기 N+ 불순물 도핑 층(6)의 시트 저항은 20Ω/□이다.Referring to FIG. 7G, an N + impurity doped layer 6 is formed on the rear surface of the N-type substrate. In this embodiment, the PN structure shown in FIG. 7G is manufactured by forming the N + impurity doped layer 6 with P ion by a high temperature diffusion method. The sheet resistance of the N + impurity doped layer 6 in this embodiment is 20? / ?.

<실시 예 15> & Lt; Example 15 >

본 발명에 따른 태양전지의 제조프로세스를 도 1-3, 도 4a, 도 5c, 도 7c-9c 및 실시 예 13에 의거하여 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 1-3, 4A, 5C, 7C-9C and 13.

도 1-3, 도 4a, 도 5c 및 도 7c, 실시 예 13에 설명한 도핑방법에 의해 도 7c에 도시된 PN 구조를 형성한 다음에, 실시 예 6에서 설명한 패시베이션 공정 및 전극 공정에 따라 도 9c에 도시된 태양전지를 제조한다.After forming the PN structure shown in Fig. 7C by the doping method described in Figs. 1-3, 4A, 5C, and 7C and 13, the passivation process and the electrode process described in the sixth embodiment, The solar cell shown in Fig.

<실시 예 16> & Lt; Example 16 >

본 발명에 따른 또 다른 태양전지의 제조프로세스를 도 1-3, 도 4a, 도 5c, 도 7c, 도 7g-9g 및 실시 예 14에 의거하여 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 1-3, 4A, 5C, 7C, 7G-9G and 14.

도 1-3, 도 4a, 도 5c, 도 7c 및 도 7g, 실시 예 14에서 설명한 도핑방법에 의해 도 7g에 도시된 PN 구조를 형성한 다음에, 실시 예 6에서 설명한 패시베이션 공정 및 전극 공정에 의해 도 9g에 도시된 태양전지를 제조한다.After the PN structure shown in FIG. 7G is formed by the doping method described in FIGS. 1-3, 4A, 5C, 7C, and 7G and 14, the passivation process and the electrode process described in the sixth embodiment Thereby manufacturing the solar cell shown in Fig. 9G.

<실시 예 17> & Lt; Example 17 >

도 1-3 및 도 4b, 단계 S1-S4에서의 공정은 실시 예 9와 동일하나, 도 4b에 도시된 구조를 형성한 다음에 아래와 같은 단계를 더 실행한다.1-3 and Fig. 4B, steps S1-S4 are the same as those of the ninth embodiment, but after the structure shown in Fig. 4B is formed, the following steps are further executed.

도 5d를 참조하면, 단계 S5에서, B 이온을 500eV로 가속시켜 이온주입방법으로 상기 N형 기판의 상부에 있는 개방영역으로부터 N형 기판으로 주입하여 P+ 불순물 도핑영역(5) 및 P형 불순물 도핑 버퍼영역(51)을 형성한다. 여기에서는 이온을 주입하는 방향이 계속 바뀌게 함으로써 이온빔과 N형 기판의 법선(n) 사이의 각도가 0-θ1의 범위 안에서 변화하도록 한다. 예를 들면, 먼저 이온빔을 방향 a2에 따라 상기 N형 기판으로 주입한 다음에, 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 축소되어, 이온빔이 방향 a1에 따라 수직방향으로 N형 기판에 주입될 때까지 이온빔의 방향을 바꾼다. 그 후, 다시 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 확대되어, 예를 들어 방향 a3에 따라 N형 기판으로 주입되도록 이온빔의 방향을 바꾼다. 도 6d에 도시된 것과 같이 본 실시 예에서는 θ1=arctan(w2/ h2)(h2는 에칭 깊이)이며, 본 실시 예에서의 에칭 깊이는 상기 레지스트 층(3) 및 상기 N+ 불순물 도핑 층(2)의 두께의 총합보다 크다. 상기 P+ 불순물 도핑영역(5)의 시트 저항은 40Ω/□이며, 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2)은 서로 접촉하지 않는다. 도 5d에 도시된 것과 같이 이온의 주입은 방향성이 있으며, 상기 마스크 층(4) 및 상기 레지스트 층(3)이 저지하므로 상기 P+ 불순물 도핑영역(5)의 넓이는 상기 개방영역의 최소의 넓이, 즉 도 5d에서 개방영역 상부로 개방된 넓이이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(5)의 넓이는 100㎛이다. 그리고 상기 P+ 불순물 도핑영역(5)과 상기 에칭되지 않은 N+ 불순물 도핑 층(2) 간의 최소의 거리는 언더 컷의 깊이인 2㎛이다. 따라서 본 실시 예에서 형성된 에칭된 기저 면의 넓이는 상기 P+ 불순물 도핑영역(5)의 넓이 및 양쪽 언더 컷의 깊이의 총합인 104㎛이다. 이온 주입을 실행한 다음에 900℃의 온도에서 30분 동안 어닐링하여 도핑 이온을 활성화한다. Referring to FIG. 5D, in step S5, B ions are accelerated to 500 eV and injected from the open region above the N-type substrate into the N-type substrate by an ion implantation method to form P + impurity doped region 5 and P- A buffer region 51 is formed. Here, the ion implantation direction is continuously changed so that the angle between the ion beam and the normal line (n) of the N-type substrate changes within the range of 0 -? 1 . For example, after the ion beam is first injected into the N-type substrate along the direction a2, the angle between the normal line (n) of the ion beam and the N-type substrate gradually decreases, The direction of the ion beam is changed until it is injected into the substrate. Thereafter, the angle between the normal line (n) of the ion beam and the N-type substrate is gradually enlarged and the direction of the ion beam is changed so as to be injected into the N-type substrate along the direction a3, for example. 6D, in this embodiment, θ 1 = arctan (w 2 / h 2 ) (h 2 is the etching depth), and the etching depth in this embodiment is the depth of the resist layer 3 and the N + Is greater than the sum of the thickness of layer (2). The sheet resistance of the P + impurity doped region 5 is 40? / ?, and the P + impurity doped region 5 and the non-etched N + impurity doped layer 2 do not contact with each other. 5D, the ion implantation is directional, and the mask layer 4 and the resist layer 3 block the width of the P + impurity doped region 5, so that the minimum width of the open region, That is, the area open to the top of the open area in Fig. 5D. In this embodiment, the width of the P + impurity doped region 5 is 100 탆. The minimum distance between the P + impurity doped region 5 and the non-etched N + impurity doped layer 2 is 2 탆 which is the depth of the undercut. Therefore, the width of the etched bottom surface formed in this embodiment is 104 占 퐉, which is the sum of the width of the P + impurity doped region 5 and the depths of both undercuts. After the ion implantation is performed, the doping ions are activated by annealing at a temperature of 900 DEG C for 30 minutes.

도 7d를 참조하면, 단계 S6에서 상기 마스크 층(4) 및 상기 레지스트 층(3)을 제거함으로써 상기 P+ 불순물 도핑영역(5) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(2) 및 상기 양자 사이에 배치되어 있는 N형 기판과 P형 불순물 도핑 버퍼영역(51)에 의해 P+/N/N+의 PN 구조가 구성된다.7D, by removing the mask layer 4 and the resist layer 3 in step S6, the P + impurity doped region 5 and the un-etched N + impurity doped layer 2 and between them The PN structure of P + / N / N + is constituted by the disposed N-type substrate and the P-type impurity doping buffer region 51.

<실시 예 18> & Lt; Example 18 >

실시 예 18은 도 1-3, 도 4b, 도 5d, 도 7d 및 도 7h와 실시 예 17과 원리 및 주요 공정 프로세스는 모두 동일하나, 실시 예 17에서 설명한 단계에 따라 도 7d에 도시된 구조를 형성한 다음에 다음과 같은 단계를 더 실행한다.Example 18 is the same as FIGS. 1-3, 4B, 5D, 7D, and 7H and 17, and the principle and main process are the same as those of Example 17, except that the structure shown in FIG. After the formation, the following steps are further carried out.

도 7h를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6)을 형성한다. 본 실시 예에서는 P이온으로, 고온의 확산법으로 상기 N+ 불순물 도핑 층(6)을 형성함으로써 도 7h에 도시된 PN 구조를 제조한다. 본 실시 예에서의 상기 N+ 불순물 도핑 층(6)의 시트 저항은 20Ω/□이다.Referring to FIG. 7H, an N + impurity doped layer 6 is formed on the rear surface of the N-type substrate. In the present embodiment, the PN structure shown in FIG. 7H is fabricated by forming the N + impurity doped layer 6 with a P ion at a high temperature diffusion method. The sheet resistance of the N + impurity doped layer 6 in this embodiment is 20? / ?.

<실시 예 19> & Lt; Example 19 >

본 발명에 따른 태양전지의 제조프로세스를 도 1-3, 도 4b, 도 5d, 도 7d, 도 8d 및 도 9d와 실시 예 17에 의거 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 1-3, 4B, 5D, 7D, 8D and 9D and 17.

먼저, 실시 예 17에 설명한 도핑방법에 의해 도 7d에 도시된 PN 구조를 형성한 다음에, 실시 예 6에서 설명한 패시베이션 공정 및 전극 공정에 따라 도 9d에 도시된 태양전지를 제조한다.First, the PN structure shown in FIG. 7D is formed by the doping method described in Embodiment 17, and then the solar cell shown in FIG. 9D is manufactured by the passivation process and the electrode process described in Embodiment 6.

<실시 예 20> & Lt; Example 20 >

본 발명에 따른 태양전지의 제조프로세스를 도 1-3, 도 4b, 도 5d, 도 7d, 도 7h, 도 8h 및 도 9h와 실시 예 18에 의거하여 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 1-3, 4B, 5D, 7D, 7H, 8H and 9H and 18.

먼저, 실시 예 18에서 설명한 도핑방법에 의해 도 7h에 도시된 PN 구조를 형성한 다음에, 실시 예 6에서 설명한 패시베이션 공정 및 전극 공정에 의해 도 9h에 도시된 태양전지를 제조한다.First, after the PN structure shown in Fig. 7H is formed by the doping method described in Embodiment 18, the solar cell shown in Fig. 9H is manufactured by the passivation process and the electrode process described in Embodiment 6.

<실시 예 21> & Lt; Example 21 >

실시 예 21의 원리 및 주요 공정 프로세스는 모두 실시 예 13과 동일하나, 아래와 같은 차이점만 있다.The principle of the embodiment 21 and the main process steps are the same as those of the embodiment 13, but only the following differences are shown.

실시 예 13의 관련 설명 및 도시를 참조하여 설명하면, 단계 S1에서 N형 기판(1)의 일면에 시트 저항이 40Ω/□인 P+ 불순물 도핑 층을 형성한다;Describing with reference to the description and the accompanying drawings of Embodiment 13, a step S 1 forms a P + impurity doped layer having a sheet resistance of 40? /? On one surface of the N-type substrate 1;

단계 S5에서 P 이온을 500eV로 가속시켜 이온주입방법으로 상기 P이온을 N형 기판 상부에 있는 개방영역으로부터 N형 기판으로 주입함으로써 N+ 불순물 도핑영역과 N형 불순물 도핑 버퍼영역을 형성한다. 여기서 N+ 불순물 도핑영역의 시트 저항은 120Ω/□이다.In step S5, P ions are accelerated to 500 eV, and the P ions are implanted into the N-type substrate from the open region above the N-type substrate by the ion implantation method to form the N + impurity doped region and the N-type impurity doped buffer region. The sheet resistance of the N + impurity doped region is 120? / ?.

즉, 본 실시 예에서는 PN 구조의 형성과정에서 N+ 불순물 도핑영역과 P+ 불순물 도핑영역의 형성순서가 실시 예 13과 다르다. That is, in this embodiment, the formation order of the N + impurity doped region and the P + impurity doped region in the process of forming the PN structure is different from that of the thirteenth embodiment.

나머지 언급하지 않은 공정 프로세스 및 파라미터는 모두 실시 예 13과 동일하다.The remaining processes and parameters not mentioned are all the same as in Example 13. [

<실시 예 22> & Lt; Example 22 >

실시 예 22의 PN 구조의 제조방법은 실시 예 21과 동일하나, 실시 예 21에서 설명한 도핑방법에 의하여 PN 구조를 형성한 이후에, 실시 예 6에서 설명한 표면-패시베이션 및 전극의 제조방법에 의하여 해당 공정을 실행한다. 여기서 음극은 상기 N+ 불순물 도핑영역으로 연결되고, 양극은 상기 P+ 불순물 도핑영역으로 연결된다.The manufacturing method of the PN structure of the embodiment 22 is the same as that of the embodiment 21, but after the PN structure is formed by the doping method described in the embodiment 21, the surface-passivation and the electrode manufacturing method described in the embodiment 6 Process is executed. Wherein the cathode is connected to the N + impurity doped region and the anode is connected to the P + impurity doped region.

<실시 예 23> & Lt; Example 23 >

도 10-12, 도 13a 및 도 14a, N형 기판(10)을 예로 들어 본 발명에 따른 다른 PN 구조의 제조프로세스를 설명한다.10-12, Fig. 13A and Fig. 14A, the manufacturing process of another PN structure according to the present invention will be described taking the N-type substrate 10 as an example.

도 10을 참조하면, 단계 S1에서, N형 기판(10)에 시트 저항이 20Ω/□인 N+ 불순물 도핑 층(20)을 형성한다. 구체적으로 설명하면, P이온을 500eV로 가속시켜 이온주입방법으로 상기 P이온을 상기 N형 기판의 표면으로부터 N형 기판까지 주입한다.Referring to FIG. 10, in step S1, an N + impurity doped layer 20 having a sheet resistance of 20? /? Is formed on the N-type substrate 10. Specifically, P ions are accelerated to 500 eV, and P ions are injected from the surface of the N-type substrate to the N-type substrate by an ion implantation method.

도 11을 참조하면, 단계 S2에서, 상기 N+ 불순물 도핑 층(20)의 표면에 마스크 층(30)을 형성한다. 상기 마스크 층(30)으로 커버되지 않은 영역은 개방영역이 된다. 여기에서는 스크린 프린팅 방법으로 상기 마스크 층(30)을 형성하고, 이 마스크 층은 포토 레지스트로 이루어지며, 두께는 10㎛이다. 상기 마스크 층을 형성한 다음에 드라잉(drying) 공정을 실행한다.Referring to FIG. 11, in step S2, a mask layer 30 is formed on the surface of the N + impurity doped layer 20. The region not covered with the mask layer 30 becomes an open region. Here, the mask layer 30 is formed by a screen printing method, and the mask layer is made of photoresist and has a thickness of 10 mu m. After the mask layer is formed, a drying process is performed.

도 12를 참조하면, 단계 S3에서, 상기 개방영역을 에칭하며, 에칭 깊이는 상기 N+ 불순물 도핑 층(20)의 두께보다 두껍고, 상기 N형 기판(10) 내까지 에칭한다. 본 실시 예에서는 에칭된 N형 기판의 깊이는 단계 S1에서 P이온 주입된 깊이의 3배, 즉, 개방영역에 있는 N+ 불순물 도핑 층이 완전히 에칭되는 외에, 상기 개방영역과 대응하는 N형 기판의 일부도 얇게 에칭되어 N형 기판에 홈(40)이 형성되는 것이다. 상기 마스크 층은 개방영역을 형성하는 역할 외에도 에칭되지 않을 N+ 불순물 도핑 층을 보호하는 역할도 있다.  Referring to FIG. 12, in step S3, the open region is etched, and the etching depth is thicker than the thickness of the N + impurity doping layer 20 and is etched into the N-type substrate 10. In this embodiment, the depth of the etched N-type substrate is such that the N + impurity doping layer in the open region is completely etched, that is, three times the P ion implanted depth in step S1, A part of which is thinly etched to form grooves 40 on the N-type substrate. The mask layer serves to protect the N + impurity doped layer not to be etched in addition to forming the open region.

도 13a, 단계 S4, B 이온을 500eV로 가속시켜 이온주입방법으로 상기 B이온을 상기 N형 기판(1) 표면의 상기 개방영역으로부터 방향 b1에 따라 수직으로 N형 기판(1)로 주입하여 시트 저항이 40Ω/□인 P+ 불순물 도핑영역(50)을 형성한다. 다시 말하면, 상기 P+ 불순물 도핑영역(50)은 상기 홈(40)에 형성되는 것이며, 상기 P+ 불순물 도핑영역(50)과 상기 에칭되지 않은 N+ 불순물 도핑 층은 서로 접촉하지 않는다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(50)과 상기 에칭되지 않은 N+ 불순물 도핑 층 간의 최소의 거리는 홈(40)의 깊이와 같다.13A and S4, the B ions are accelerated to 500 eV, and the B ions are injected into the N-type substrate 1 vertically along the direction b1 from the open region of the surface of the N-type substrate 1 by the ion implantation method, Forming a P + impurity doped region 50 having a resistance of 40 OMEGA / &amp; squ &amp;. In other words, the P + impurity doped region 50 is formed in the groove 40, and the P + impurity doped region 50 and the non-etched N + impurity doped layer are not in contact with each other. In this embodiment, the minimum distance between the P + impurity doped region 50 and the un-etched N + impurity doped layer is equal to the depth of the trench 40.

도 14a, 단계 S5, 해당 분야에서 공지된 방법으로 상기 마스크 층(30)을 제거한 이후, 700℃의 온도에서 30분 동안 어닐링함으로써 도핑 이온을 활성화한다. 따라서 상기 P+ 불순물 도핑영역(50) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(20)과 상기 양자 간에 위치하여 있는 N형 기판에 의해 P+/N/N+의 PN 구조가 구성된다.After removing the mask layer 30 by the method shown in Fig. 14A, step S5, and the related art, the doping ions are activated by annealing at a temperature of 700 DEG C for 30 minutes. Therefore, the PN structure of P + / N / N + is constituted by the N + type substrate located between the P + impurity doped region 50 and the unetched N + impurity doped layer 20.

<실시 예 24> & Lt; Example 24 >

실시 예 24의 원리 및 주요 공정 프로세스는 모두 실시 예 23과 동일하나, 선택되는 재료 및 공정 파라미터만 다르다.The principle and main process steps of Example 24 are all the same as in Example 23, except that the material and process parameters selected are different.

단계 S1에서 N형 기판(10)의 표면에 형성된 N+ 불순물 도핑 층(20)의 시트 저항은 200Ω/□이다. 구체적으로 설명하면, P이온을 30keV로 가속시켜 이온주입방법으로 상기 P이온을 상기 N형 기판의 표면으로부터 N형 기판으로 주입한다.The sheet resistance of the N + impurity doped layer 20 formed on the surface of the N-type substrate 10 in step S1 is 200? / ?. Specifically, the P ions are accelerated to 30 keV, and the P ions are implanted into the N-type substrate from the surface of the N-type substrate by an ion implantation method.

단계 S2에서 형성된 마스크 층(30)은 두께가 30㎛인 포토레지스트로 이루어진다.The mask layer 30 formed in step S2 is made of a photoresist having a thickness of 30 mu m.

단계 S3에서 상기 개방영역을 에칭하며, 에칭하는 깊이는 상기 N+ 불순물 도핑 층(20)의 두께보다 두껍고, 상기 N형 기판(10) 내까지 에칭한다. 본 실시 예에서는 N형 기판이 에칭된 깊이는 5㎛이다.In step S3, the open area is etched, and the etching depth is thicker than the thickness of the N + impurity doping layer 20, and is etched into the N-type substrate 10. In this embodiment, the depth at which the N-type substrate is etched is 5 占 퐉.

단계 S4에서는 B이온을 50keV로 가속시켜 이온주입방법으로 상기 B이온을 상기 N형 기판(1) 표면의 상기 개방영역으로부터 방향 b1에 따라 수직으로 N형 기판(1)로 주입하여 시트 저항이 200Ω/□인 P+ 불순물 도핑영역(50)을 형성한다.In step S4, the B ions are accelerated to 50 keV, and the B ions are injected into the N-type substrate 1 perpendicularly to the direction b1 from the open area of the surface of the N-type substrate 1 by the ion implantation method, / P &lt; / RTI &gt; doped region 50 is formed.

단계 S5에서의 어닐링 공정은 1100℃의 온도에서 30초 동안 실행한다.The annealing process in step S5 is performed at a temperature of 1100 DEG C for 30 seconds.

나머지 언급하지 않은 공정 파라미터 및 단계들은 모두 실시 예 23과 동일하다.The remaining non-mentioned process parameters and steps are the same as in Example 23. [

<실시 예 25> & Lt; Example 25 >

실시 예 25의 원리 및 주요 공정 프로세스는 모두 실시 예 23과 동일하나, 선택되는 재료 및 공정 파라미터만 다르다.The principle of Example 25 and the main process steps are all the same as in Example 23, but only the material and process parameters selected are different.

단계 S1에서 N형 기판(10)의 표면에 형성된 N+ 불순물 도핑 층(20)의 시트 저항은 100Ω/□이다. 구체적으로 설명하면, P이온을 50keV로 가속시켜 이온주입방법으로 상기 P이온을 상기 N형 기판의 표면으로부터 N형 기판으로 주입한다.The sheet resistance of the N + impurity doped layer 20 formed on the surface of the N-type substrate 10 in step S1 is 100? / ?. Specifically, the P ions are accelerated to 50 keV and the P ions are implanted into the N-type substrate from the surface of the N-type substrate by an ion implantation method.

단계 S2에서 형성된 마스크 층(30)은 두께가 1100Ω/□인 포토레지스트로 이루어진다.The mask layer 30 formed in step S2 is made of a photoresist having a thickness of 1100? / ?.

단계 S3에서 상기 개방영역을 에칭하며, 에칭하는 깊이는 상기 N+ 불순물 도핑 층(20)의 두께보다 크며, 상기 N형 기판(10) 내까지 에칭한다. 본 실시 예에서는 N형 기판이 에칭된 깊이는 10㎛이다.In step S3, the open region is etched, and the etching depth is larger than the thickness of the N + impurity doping layer 20 and is etched into the N-type substrate 10. [ In this embodiment, the depth at which the N-type substrate is etched is 10 占 퐉.

단계 S4에서는 B이온을 30keV로 가속시켜 이온주입방법으로 상기 B이온을 상기 N형 기판(1) 표면의 상기 개방영역으로부터 방향 b1에 따라 수직으로 N형 기판(1)으로 주입하여 시트 저항이 120100Ω/□인 P+ 불순물 도핑영역(50)을 형성한다.In step S4, B ions are accelerated to 30 keV and the B ions are injected into the N-type substrate 1 vertically along the direction b1 from the open region of the surface of the N-type substrate 1 by the ion implantation method, / P &lt; / RTI &gt; doped region 50 is formed.

나머지 언급하지 않은 공정 파라미터 및 단계들은 모두 실시 예 23과 동일하다.The remaining non-mentioned process parameters and steps are the same as in Example 23. [

<실시 예 26> & Lt; Example 26 >

실시 예 26의 원리 및 주요 공정 프로세스는 모두 실시 예 23과 동일하나, 실시 예 23에서 설명한 바와 같이, 도 14a에 도시된 구조를 형성한 이후에 아래와 같은 단계를 더 실행한다.The principle of the embodiment 26 and the main process steps are the same as those of the embodiment 23, but the following steps are further carried out after the structure shown in FIG. 14A is formed as described in the embodiment 23.

도 14c를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(60)을 형성한다. 본 실시 예에서는 P이온을 고온의 확산 방법으로 상기 N+ 불순물 도핑 층(60)을 형성하며, 이 N+ 불순물 도핑 층(60)의 시트 저항은 200Ω/□이다. 따라서, 도 14c에 도시된 PN 구조가 제조된다.Referring to FIG. 14C, an N + impurity doped layer 60 is formed on the rear surface of the N-type substrate. In this embodiment, the N + impurity doping layer 60 is formed by P diffusion at a high temperature, and the sheet resistance of the N + impurity doping layer 60 is 200 OMEGA / square. Thus, the PN structure shown in Fig. 14C is fabricated.

<실시 예 27> & Lt; Example 27 >

본 발명에 따른 태양전지의 제조방법을 도 10-12 및 도 13a-16a 및 실시 예 23에 의거하여 설명한다.A manufacturing method of a solar cell according to the present invention will be described with reference to Figs. 10-12 and Figs. 13A-16A and Embodiment 23. Fig.

먼저, 실시 예 23에서 설명한 도핑방법에 의해 도 14a에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 16a에 도시된 태양전지를 제조한다. 여기서 상기 양극(901)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(50)으로 연결되고, 상기 음극(902)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 에칭되지 않은 N+ 불순물 도핑 층)으로 연결된다. 본 실시 예에서는 제 1 패시베이션 층(701)과 제 2 패시베이션 층(702)은 α-Si박막으로 이루어지고, 반사방지 층(8)0은 SiNx 박막으로 이루어진다.First, after the PN structure shown in Fig. 14A is formed by the doping method described in Embodiment 23, the solar cell shown in Fig. 16A is manufactured by the passivation process and the electrode process described in Embodiment 7. [ The anode 901 is connected to the P + impurity doped region 50 through a first contact hole and the cathode 902 is connected to the N + impurity doped region (i.e., the non-etched N + Layer). In the present embodiment, the first passivation layer 701 and the second passivation layer 702 are made of an? -Si thin film, and the antireflection layer 8 is made of a SiNx thin film.

<실시 예 28> & Lt; Example 28 >

본 발명에 따른 또 다른 태양전지의 제조프로세스를 도 10-12, 도 13a, 도 14a, 도 14c-16c 및 실시 예 26에 의거하여 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 10-12, 13A, 14A, 14C-16C, and 26.

먼저, 실시 예 26에서 설명한 도핑방법에 의해 도 14c에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 16c에 도시된 태양전지를 제조한다.First, the PN structure shown in FIG. 14C is formed by the doping method described in Embodiment 26, and then the solar cell shown in FIG. 16C is manufactured by the passivation process and the electrode process described in Embodiment 7. FIG.

<실시 예 29> & Lt; Example 29 >

실시 예 29의 원리 및 주요 공정 프로세스는 실시 예 23과 동일하나, 아래와 같은 단계가 다르다.The principle of the embodiment 29 and the main process steps are the same as those of the embodiment 23, but the following steps are different.

도 13b를 참조하면, 단계 S4에서, B 이온을 500eV로 가속시켜 이온주입방법으로 상기 N형 기판(10)의 상부에 있는 개방영역으로부터 N형 기판으로 주입하여 P+ 불순물 도핑영역(50) 및 P형 불순물 도핑 버퍼영역(501)을 형성한다. 여기에서는 이온을 주입하는 방향이 계속 바뀌게 함으로써 이온빔과 N형 기판의 법선(n) 사이의 각도가 0-θ의 범위 내에서 변화하도록 한다. 따라서 상기 홈의 표면에 P+ 불순물 도핑영역(50) 및 상기 홈의 측벽에 P형 불순물 도핑 버퍼영역(501)을 형성한다. 예를 들면, 먼저 이온빔을 방향 b2에 따라 상기 N형 기판으로 주입한 다음에, 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 축소되어, 이온빔이 방향 b1, 즉 수직방향으로 N형 기판에 주입될 때까지 이온빔의 방향을 바꾼다. 그 후, 다시 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 확대되어, 예를 들어 방향 b3에 따라 N형 기판으로 주입되도록 이온빔의 방향을 바꾼다. 다른 말로 하면, 상기 P+ 불순물 도핑영역(50)은 상기 홈(40)에 형성된다. 여기서 상기 P+ 불순물 도핑영역(50)과 상기 에칭되지 않은 N+ 불순물 도핑 층은 서로 접촉하지 않는다. 본 실시 예에서는 형성된 P+ 불순물 도핑영역(50)의 시트 저항은 60100Ω/□이며, 상기 P+ 불순물 도핑영역(50)과 상기 에칭되지 않은 N+ 불순물 도핑 층 간의 최소의 거리는 전에 P이온이 주입된 깊이의 3배이다. θ=30도.Referring to FIG. 13B, in step S4, B ions are accelerated to 500 eV and are injected from the open region above the N-type substrate 10 into the N-type substrate by an ion implantation method to form P + impurity doped regions 50 and P Type impurity doping buffer region 501 is formed. Here, the ion implantation direction is continuously changed so that the angle between the ion beam and the normal line (n) of the N-type substrate changes within the range of 0 -?. Thus, a P + impurity doped region 50 and a P-type impurity doped buffer region 501 are formed on the sidewall of the groove. For example, after the ion beam is first injected into the N-type substrate along the direction b2, the angle between the normal line (n) of the ion beam and the N-type substrate gradually decreases so that the ion beam is directed in the direction b1, The direction of the ion beam is changed until it is injected into the substrate. Thereafter, the angle between the normal line (n) of the ion beam and the N-type substrate is gradually enlarged and the direction of the ion beam is changed so as to be injected into the N-type substrate along the direction b3. In other words, the P + impurity doped region 50 is formed in the trench 40. Wherein the P + impurity doped region 50 and the un-etched N + impurity doped layer are not in contact with each other. The minimum distance between the P + impurity doped region 50 and the non-etched N + impurity doped layer is set to a value that is smaller than the depth of the implanted P + impurity doped region 50 Three times. θ = 30 degrees.

도 14b를 참조하면, 단계 S5에서, 해당 분야에서 공지된 방법으로 상기 마스크 층(30)을 제거한 이후, 850℃의 온도에서 20분 동안 어닐링함으로써 도핑 이온을 활성화한다. 따라서 상기 P+ 불순물 도핑영역(50) 및 상기 에칭되지 않은 N+ 불순물 도핑 층(20)과, 상기 양자 간에 위치하여 있는 N형 기판(10) 및 P형 불순물 도핑 버퍼영역(501)에 의해 P+/N/N+의 PN 구조가 구성된다.Referring to FIG. 14B, in step S5, the masking layer 30 is removed by a method known in the art, and then the doping ions are activated by annealing at a temperature of 850 DEG C for 20 minutes. Therefore, the P + / N (N +) impurity is doped by the P + impurity doped region 50 and the non-etched N + impurity doped layer 20 and between the N type substrate 10 and the P type impurity doped buffer region 501 / N + &lt; / RTI &gt;

나머지 언급하지 않은 공정 및 파라미터는 모두 실시 예 23과 동일하다.All the remaining processes and parameters are the same as those of Example 23.

<실시 예 30> & Lt; Example 30 >

실시 예 30의 원리 및 주요 공정 프로세스는 모두 실시 예 29와 동일하나, 공정 파라미터만 다르다.The principle of the embodiment 30 and the main process steps are all the same as those of the example 29, but only the process parameters are different.

단계 S2에서 형성된 마스크 층(30)은 두께가 50㎛인 포토 레지스트로 이루어진다.The mask layer 30 formed in step S2 is made of a photoresist having a thickness of 50 mu m.

단계 S3에서 상기 개방영역을 에칭하며, 에칭하는 깊이는 상기 N+ 불순물 도핑 층(20)의 두께보다 크며, 상기 N형 기판(10) 내까지 에칭한다. 본 실시 예에서는 N형 기판이 에칭된 깊이는 5㎛이다.In step S3, the open region is etched, and the etching depth is larger than the thickness of the N + impurity doping layer 20 and is etched into the N-type substrate 10. [ In this embodiment, the depth at which the N-type substrate is etched is 5 占 퐉.

단계 S4에서는 B이온을 50keV로 가속시켜 주입하며, 주입하는 방향을 계속 바꿈으로써 상기 홈의 표면에 P+ 불순물 도핑영역(50), 상기 홈의 측벽에 P형 불순물 도핑 버퍼영역(501)을 형성한다. 여기서 상기 P+ 불순물 도핑영역(50)의 시트 저항은 100100Ω/□이고, 상기 P+ 불순물 도핑영역(50)과 상기 에칭되지 않은 N+ 불순물 도핑 층의 최소의 거리는 5㎛이며, P이온빔과 상기 N형 기판의 법선(n) 간의 최대의 각도 θ=20도이다.In step S4, B ions are implanted at a rate of 50 keV to be implanted, and the P + impurity doped region 50 is formed on the surface of the trench by continuously changing the direction of implantation, and the P-type impurity doped buffer region 501 is formed on the sidewall of the trench . Wherein a minimum distance between the P + impurity doped region 50 and the non-etched N + impurity doped layer is 5 占 퐉, and the P ion beam and the N-type impurity doped region 50 have a sheet resistance of 10000? The angle? = 20 degrees between the normal (n)

나머지 언급하지 않은 공정 및 파라미터는 모두 실시 예 29와 동일하다.The remaining processes and parameters are the same as in Example 29. [

<실시 예 31> & Lt; Example 31 >

실시 예 31의 원리 및 주요 공정 프로세스는 모두 실시 예 29와 동일하나, 실시 예 29에서 설명한 바와 같이 도 14b에 도시된 구조를 형성한 이후에 아래와 같은 단계를 더 포함한다.The principle of the embodiment 31 and the main process steps are the same as those of the embodiment 29, but after forming the structure shown in Fig. 14B as described in the embodiment 29, the following steps are further included.

도 14d를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(60)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(60)을 형성하며, 본 실시 예에서 상기 N+ 불순물 도핑 층(60)의 시트 저항은 120100Ω/□이다. 따라서, 도 14d에 도시된 PN 구조가 제조된다.Referring to FIG. 14D, an N + impurity doped layer 60 is formed on the rear surface of the N-type substrate. In this embodiment, the N + impurity doping layer 60 is formed by implanting P ions. In this embodiment, the sheet resistance of the N + impurity doping layer 60 is 120 100? / ?. Thus, the PN structure shown in Fig. 14D is fabricated.

<실시 예 32> & Lt; Example 32 >

본 발명에 따른 태양전지의 제조프로세스를 도 10, 도 11, 도 12, 도 13, 도 14b, 도 15b, 도 16b 및 실시 예 29에 의거하여 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 10, 11, 12, 13, 14B, 15B, 16B and 29. Fig.

도 10, 도 11, 도 12, 도 13 및 도 14b와 실시 예 29에서 설명한 도핑방법에 의해 도 14b에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 16b에 도시된 태양전지를 제조한다.After the PN structure shown in FIG. 14B is formed by the doping method described in FIGS. 10, 11, 12, 13, and 14B and 29, by the passivation process and the electrode process described in the seventh embodiment 16b. &Lt; / RTI &gt;

<실시 예 33> & Lt; Example 33 >

본 발명에 따른 또 다른 태양전지의 제조프로세스를 도 10, 도 11, 도 12, 도 13, 도 14b, 도 14d, 도 15d, 도 16d 및 실시 예 31에 의거하여 소개한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 10, 11, 12, 13, 14B, 14D, 15D, 16D and 31.

먼저, 실시 예 31에서 설명한 도핑방법에 의해 도 14d에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 16d에 도시된 태양전지를 제조한다.First, after the PN structure shown in Fig. 14D is formed by the doping method described in Embodiment 31, the solar cell shown in Fig. 16D is fabricated by the passivation process and the electrode process described in Embodiment 7.

<실시 예 34> &Lt; Example 34 >

도 20, 도 21, 도 22, 도 23, 도 24a 및 도 25a, N형 기판(100)을 예로 들어 본 발명의 다른 PN 구조의 제조프로세스를 설명한다.20, 21, 22, 23, 24A, and 25A, the manufacturing process of another PN structure of the present invention will be described taking the N-type substrate 100 as an example.

도 20를 참조하면, 단계 S1에서, N형 기판(100)의 표면에 P+ 불순물 도핑 층(200)을 형성한다. 상기 P+ 불순물 도핑 층의 시트 저항은 50100Ω/□이다. 구체적으로 말하면, B 이온을 500eV로 가속시켜 이온주입방법으로 상기 B이온을 상기 N형 기판의 표면으로부터 N형 기판으로 주입한다.Referring to FIG. 20, in step S1, a P + impurity doped layer 200 is formed on the surface of an N-type substrate 100. The sheet resistance of the P + impurity doping layer is 50 100? / ?. Specifically, the B ions are accelerated to 500 eV, and the B ions are implanted into the N-type substrate from the surface of the N-type substrate by an ion implantation method.

도 21을 참조하면, 단계 S2에서, 상기 P+ 불순물이 층(200)의 상부에 보호막(300)을 형성한다. 이 보호막은 후속 단계에서 처리하지 않을 영역을 보호하는 역할을 실행한다. 구체적으로 설명하면, 상기 보호막(300)은 공지된 방법으로 형성한 것이며, 두께가 10㎛인 SiO2 박막으로 이루어진다. 도 22를 참조하면, 상기 보호막(300)의 상부에 마스크 층(3001)을 형성하고, 상기 마스크 층(3001)으로 커버되지 않은 영역은 개방영역이 된다. 본 실시 예에서는 스크린 프린팅 방법으로 두께가 1㎛인 포토레지스트로 상기 마스크 층(3001)을 형성한다.Referring to FIG. 21, in step S2, the protective film 300 is formed on the P + impurity layer 200. This protective film performs the role of protecting the area not to be processed in the subsequent step. More specifically, the protective film 300 is formed by a known method and is made of a SiO 2 thin film having a thickness of 10 μm. Referring to FIG. 22, a mask layer 3001 is formed on the protective layer 300, and a region not covered with the mask layer 3001 is an open region. In this embodiment, the mask layer 3001 is formed with a photoresist having a thickness of 1 占 퐉 by a screen printing method.

도 23을 참조하면, 단계 S3에서, 상기 개방영역의 하부에 있는 상기 보호막(300) 및 상기 P+ 불순물이 층(200) 및 상기 N형 기판(100)을 에칭함으로써 상기 N형 기판(100)에 홈(400)을 형성한다. 여기서 홈(400)은 레이저에 의해 절개하여 형성하며, 상기 홈(400)의 깊이, 즉 에칭된 N형 기판의 깊이는 5㎛이며, 홈의 넓이는 200㎛이다. 다른 말로 하면, 홈의 상부에 있는 보호막(300) 및 P+ 불순물이 ㄷ도핑된 (200)을 완전히 제거하고, N형 기판의 일부도 얇게 제거하는 것이다. 상기 N형 기판이 에칭된 깊이가 바로 상기 홈의 깊이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역은 에칭되지 않은 P+ 불순물 도핑 층이다.23, in step S3, the protective film 300 and the P + impurity below the open region are etched into the N-type substrate 100 by etching the layer 200 and the N-type substrate 100, The groove 400 is formed. Here, the groove 400 is formed by cutting with a laser, and the depth of the groove 400, i.e., the depth of the etched N-type substrate is 5 占 퐉, and the width of the groove is 200 占 퐉. In other words, the protective film 300 on the top of the groove and the P + impurity are completely removed from the d-doped 200, and a part of the N-type substrate is also thinly removed. The depth at which the N-type substrate is etched is the depth of the groove. In this embodiment, the P + impurity doped region is an un-etched P + impurity doped layer.

도 24a를 참조하면, 단계 S4에서, P이온을 500eV로 가속시켜 이온주입방법으로 상기 N형 기판 상부에 있는 개방영역으로부터 N형 기판으로 주입하여 N+ 불순물 도핑영역(500)을 형성한다. 본 실시 예에서는 이온을 주입하는 방향은 도시된 방향 c1과 같이 상기 N형 기판의 법선(n)과 평행하다. 상기 N+ 불순물 도핑영역(500)의 시트 저항은 60100Ω/□이고, 상기 P+ 불순물 도핑영역(즉 에칭되지 않은 P+ 불순물 도핑 층)과는 서로 접촉하지 않으며, 양자 간의 최소의 거리는 5㎛이다.Referring to FIG. 24A, in step S4, P ions are accelerated to 500 eV and implanted into an N-type substrate from an open region above the N-type substrate by an ion implantation method to form an N + impurity doped region 500. In this embodiment, the direction of ion implantation is parallel to the normal line (n) of the N-type substrate as shown in the illustrated direction c1. The sheet resistance of the N + impurity doped region 500 is 60 100? / ?, and does not contact the P + impurity doped region (i.e., the unetched P + impurity doped layer), and the minimum distance therebetween is 5 占 퐉.

도 25a를 참조하면, 단계 S5에서, 공지된 공정에 의하여 상기 마스크 층(3001) 및 보호막(300)을 제거한 다음에 고온의 처리를 거쳐 도 25a에 도시된 PN 구조가 형성된다.Referring to FIG. 25A, in step S5, the mask layer 3001 and the protective film 300 are removed by a known process, and then a high-temperature process is performed to form the PN structure shown in FIG. 25A.

<실시 예 35> & Lt; Example 35 >

실시 예 35의 원리 및 주요 공정 프로세스는 실시 예 34와 동일하나, 선택된 공정 및 파라미터만 다르다.The principle and main process of Example 35 are the same as in Example 34, but only the selected process and parameters are different.

단계 S1에서는 B이온을 50keV로 가속시켜 이온주입방법으로 상기 N형 기판의 표면으로부터 N형 기판으로, 시트 저항이 200Ω/□인 P+ 불순물이 층(200)을 형성한다.In step S1, B ions are accelerated to 50 keV to form a P + impurity layer 200 having a sheet resistance of 200? /? From the surface of the N-type substrate to the N-type substrate by an ion implantation method.

단계 S2에서 보호막(300)은 두께가 50㎛인 SiO2 박막으로 이루어지며, 마스크 층(3001)은 두께가 50㎛인 포토레지스트로 이루어진다.In step S2, the protective film 300 is made of a SiO2 thin film having a thickness of 50 mu m, and the mask layer 3001 is made of a photoresist having a thickness of 50 mu m.

단계 S3에서 형성된 홈(400)의 넓이는 400㎛이며, 깊이는 30㎛이다.The width of the groove 400 formed in step S3 is 400 占 퐉 and the depth is 30 占 퐉.

단계 S4에서 P이온을 50keV로 가속시켜 시트 저항이 120100Ω/□인 N+ 불순물 도핑영역(500)을 형성한다. 본 실시 예에서는 상기 N+ 불순물 도핑영역(500)과 상기 P+ 불순물 도핑영역 간의 최소의 거리는 30㎛이다.In step S4, P ions are accelerated to 50 keV to form an N + impurity doped region 500 having a sheet resistance of 120100? / ?. In this embodiment, the minimum distance between the N + impurity doped region 500 and the P + impurity doped region is 30 占 퐉.

나머지 언급하지 않은 공정 및 파라미터는 모두 실시 예 34와 동일하다.All the remaining processes and parameters are the same as in Example 34. [

<실시 예 36> & Lt; Example 36 >

실시 예 36의 원리 및 주요 공정 프로세스는 실시 예 34와 동일하나, 선택된 공정 및 파라미터만 다르다.The principle and the main process of Example 36 are the same as in Example 34, but only the selected process and parameters are different.

단계 S1에서는 B이온을 40keV로 가속시켜 이온주입방법으로 상기 N형 기판의 표면으로부터 N형 기판으로, 시트 저항이 100100Ω/□인 P+ 불순물이 층(200)을 형성한다.In step S1, B ions are accelerated to 40 keV to form a P + impurity layer 200 having a sheet resistance of 100100? /? From the surface of the N-type substrate to the N-type substrate by an ion implantation method.

단계 S2에서 마스크 층(3001)은 두께가 10㎛인 포토레지스트로 이루어진다.In step S2, the mask layer 3001 is made of a photoresist having a thickness of 10 mu m.

단계 S3에서 형성된 홈(400)의 넓이는 300㎛이며, 깊이는 단계 S1에서 B이온이 주입된 깊이의 3배이다.The width of the groove 400 formed in step S3 is 300 占 퐉, and the depth is three times the depth at which the B ion is implanted in step S1.

단계 S4에서 P이온을 40keV로 가속시켜 시트 저항이 150100Ω/□인 N+ 불순물 도핑영역(500)을 형성한다. 본 실시 예에서는 상기 N+ 불순물 도핑영역(500)과 상기 P+ 불순물 도핑영역 간의 최소의 거리는 홈의 깊이, 즉 단계 S1에서 B이온 주입된 깊이의 3배이다.In step S4, P ions are accelerated to 40 keV to form an N + impurity doped region 500 having a sheet resistance of 150100? / ?. In this embodiment, the minimum distance between the N + impurity doped region 500 and the P + impurity doped region is three times the depth of the groove, that is, the depth of ion implantation in Step S1.

나머지 언급하지 않은 공정 및 파라미터는 모두 실시 예 34와 동일하다.All the remaining processes and parameters are the same as in Example 34. [

<실시 예 37> & Lt; Example 37 >

본 발명에 따른 또 다른 PN 구조의 제조프로세스를 도 20-23, 도 24a-도 25a, 도 25c 및 실시 예 34에 의거하여 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 20-23, Figs. 24A to 25A, 25C and 34. Fig.

실시 예 37의 원리 및 주요 공정 프로세스는 모두 실시 예 34와 동일하나, 실시 예 34에서 설명한 도핑방법에 의해 도 25a에 도시된 구조를 형성한 이후에 다음 단계를 더 실행한다.The principle of Embodiment 37 and the main process steps are all the same as Embodiment 34, but the next step is further executed after the structure shown in Fig. 25A is formed by the doping method described in Embodiment 34. Fig.

도 25c를 참조하면, 상기 N형 기판(100)의 후면에 N+ 불순물 도핑 층(600)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(600)을 형성함으로써 도 25c에 도시된 PN 구조가 형성된다.Referring to FIG. 25C, an N + impurity doping layer 600 is formed on the rear surface of the N-type substrate 100. Referring to FIG. In this embodiment, the PN structure shown in FIG. 25C is formed by forming the N + impurity doped layer 600 by implanting P ions.

<실시 예 38> & Lt; Example 38 >

본 발명에 따른 태양전지의 제조프로세스를 도 20-23, 도 24a-27a 및 실시 예 34를 이용하여 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 20-23, 24A-27A, and 34. Fig.

먼저, 실시 예 34에서 설명한 도핑방법에 의해 도 25a에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 27a에 도시된 태양전지를 제조한다. 여기서 상기 양극(9001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역으로 연결되고, 상기 음극(9002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(500)으로 연결된다. 본 실시 예에서는 제 1 패시베이션 층(7001)과 제 2 패시베이션 층(7002)은 SiO2 박막이고, 반사방지 층(800)은 SiNx박막이다.First, after the PN structure shown in Fig. 25A is formed by the doping method described in the thirty-fourth embodiment, the solar cell shown in Fig. 27A is manufactured by the passivation process and the electrode process described in the seventh embodiment. The anode 9001 is connected to the P + impurity doped region through a first contact hole and the cathode 9002 is connected to the N + impurity doped region 500 through a second contact hole. In this embodiment, the first passivation layer 7001 and the second passivation layer 7002 are SiO 2 thin films, and the antireflection layer 800 is a SiNx thin film.

<실시 예 39> & Lt; Example 39 >

본 발명에 따른 태양전지의 제조프로세스를 도 20-23, 도 24a-25a, 도 25c-도 27c, 및 실시 예 37을 이용하여 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 20-23, 24A-25A, 25C-27C, and 37. Fig.

먼저, 실시 예 37에서 설명한 도핑방법에 의해 도 25c에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 27c에 도시된 태양전지를 제조한다.First, after the PN structure shown in Fig. 25C is formed by the doping method described in Embodiment 37, the solar cell shown in Fig. 27C is manufactured by the passivation process and the electrode process described in Embodiment 7.

<실시 예 40> & Lt; Example 40 >

도 20-23, 도 24b-25b 및 실시 예 34를 참조하여 본 발명에 따른 PN 구조의 제조프로세스를 설명한다.The manufacturing process of the PN structure according to the present invention will be described with reference to FIGS. 20-23, 24B-25B, and 34. FIG.

먼저, 실시 예 34의 단계 S1-S3에 따라 도 23에 도시된 구조를 제조한 다음에 아래와 같은 단계를 더 실행한다.First, the structure shown in FIG. 23 is manufactured in accordance with steps S1-S3 of the thirty-fourth embodiment, and then the following steps are further executed.

도 24b, 단계 S4, P이온을 500eV로 가속시켜 이온주입방법으로 상기 홈으로부터 상기 N형 기판으로 주입하여 N+ 불순물 도핑영역(500) 및 N형 불순물 도핑 버퍼영역(5001)을 형성한다. 여기에서는 P이온을 주입하는 방향이 계속 바뀌게 함으로써 P이온빔과 N형 기판의 법선(n) 사이의 각도가 0-θ의 범위 내에서 변화하도록 한다. 따라서 상기 홈의 표면에 N+ 불순물 도핑영역(500) 및 상기 홈의 측벽에 N형 불순물 도핑 버퍼영역(5001)을 형성한다. 예를 들면, 먼저 이온빔을 방향 c2에 따라 상기 N형 기판으로 주입한 다음에, 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 축소되어, 이온빔이 방향 c1, 즉 수직방향으로 N형 기판에 주입될 때까지 이온빔의 방향을 바꾼다. 그 후, 다시 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 확대되어, 예를 들어 방향 c3에 따라 N형 기판으로 주입되도록 이온빔의 방향을 바꾼다. 따라서 상기 N+ 불순물 도핑영역(500)은 상기 홈(400)에 형성된다. 여기서 상기 N+ 불순물 도핑영역(500)과 상기 에칭되지 않은 P+ 불순물 도핑 층은 서로 접촉하지 않는다. 본 실시 예에서는 형성된 N+ 불순물 도핑영역(500)의 시트 저항은 40100Ω/□이며, 상기 N+ 불순물 도핑영역과 상기 에칭되지 않은 P+ 불순물 도핑 층 간의 최소의 거리는 5㎛이다.24B, S4, and P ions are accelerated to 500 eV and injected into the N-type substrate from the grooves by an ion implantation method to form an N + impurity doped region 500 and an N-type impurity doped buffer region 5001. Here, the direction of implanting P ions is changed so that the angle between the P ion beam and the normal line (n) of the N-type substrate changes within a range of 0 -?. Thus, an N + impurity doped region 500 is formed on the surface of the groove and an N type impurity doped buffer region 5001 is formed on the sidewall of the groove. For example, after the ion beam is first injected into the N-type substrate along the direction c2, the angle between the normal line (n) of the ion beam and the N-type substrate gradually decreases so that the ion beam is directed in the direction c1, The direction of the ion beam is changed until it is injected into the substrate. Thereafter, the angle between the ion beam and the normal line (n) of the N-type substrate is gradually increased to change the direction of the ion beam to be injected into the N-type substrate along the direction c3, for example. Therefore, the N + impurity doped region 500 is formed in the groove 400. Here, the N + impurity doped region 500 and the un-etched P + impurity doped layer are not in contact with each other. In this embodiment, the sheet resistance of the formed N + impurity doped region 500 is 40100? / ?, and the minimum distance between the N + impurity doped region and the unetched P + impurity doped layer is 5 占 퐉.

도 25b를 참조하면, 단계 S5에서, 해당 분야에서 공지된 방법으로 상기 마스크 층(3001) 및 상기 보호막(300)을 제거한 이후, 어닐링 공정을 실행한다. 본 실시 예에서는 700℃의 온도에서 30분 동안 어닐링함으로써 도핑 이온을 활성화한다. 따라서 상기 N+ 불순물 도핑영역(500) 및 상기 레이저로 절개되지 않은 P+ 불순물 도핑 층(즉 상기 P+ 불순물 도핑영역) 및 상기 양자 간에 위치하여 있는 N형 기판 및 N형 불순물 도핑 버퍼영역(5001)에 의해 N+/N/P+의 PN 구조이 구성된다.Referring to FIG. 25B, after the mask layer 3001 and the protective film 300 are removed by a method known in the art, an annealing process is performed in step S5. In this embodiment, doping ions are activated by annealing at a temperature of 700 DEG C for 30 minutes. Therefore, by the N-type substrate and the N-type impurity doping buffer region 5001 located between the N + impurity doped region 500 and the non-laser cut P + impurity doped region (i.e., the P + And a PN structure of N + / N / P + is formed.

나머지 언급하지 않은 공정 및 파라미터는 모두 실시 예 34와 동일하다.All the remaining processes and parameters are the same as in Example 34. [

<실시 예 41> & Lt; Example 41 >

실시 예 41의 원리 및 주요 공정 프로세스는 모두 도 20-23, 도 24b-도 25b, 도 25d 및 실시 예 40과 동일하나, 실시 예 40에서 설명한 공정에 의해 도 25b에 도시된 PN 구조를 형성한 이후에 다음 단계를 더 포함한다.The principle of the embodiment 41 and the main process steps are all the same as those of FIGS. 20-23, 24B-25B, 25D and 40, except that the PN structure shown in FIG. 25B is formed by the process described in the embodiment 40 And then further includes the following steps.

도 25d를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(600)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(600)을 형성함으로써 도 25d에 도시된 PN 구조가 형성된다.Referring to FIG. 25D, an N + impurity doped layer 600 is formed on the rear surface of the N-type substrate. In this embodiment, the PN structure shown in FIG. 25D is formed by forming the N + impurity doped layer 600 by implanting P ions.

<실시 예 42> & Lt; Example 42 >

도 20-23, 도 24b-27b, 및 실시 예 40을 참조하여 본 발명에 따른 태양전지의 제조프로세스를 설명한다.The manufacturing process of the solar cell according to the present invention will be described with reference to FIGS. 20-23, 24B-27B, and 40. FIG.

먼저, 실시 예 40에서 설명한 도핑방법에 의해 도 25b에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 27b에 도시된 태양전지를 제조한다.First, the PN structure shown in FIG. 25B is formed by the doping method described in Embodiment 40, and then the solar cell shown in FIG. 27B is fabricated by the passivation process and the electrode process described in Embodiment 7.

<실시 예 43> &Lt; Example 43 >

도 20-23, 도 24b-25b, 도 25d-도 27d, 및 실시 예 41를 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 20-23, 24B-25B, 25D-27D, and 41. Fig.

먼저, 실시 예 41에서 설명한 도핑방법에 의해 도 25d에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 27d에 도시된 태양전지를 제조한다.First, after the PN structure shown in Fig. 25D is formed by the doping method described in the embodiment 41, the solar cell shown in Fig. 27D is fabricated by the passivation process and the electrode process described in the seventh embodiment.

<실시 예 44> &Lt; Example 44 >

도 30-31 및 도 32a-35a를 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31 and Figs. 32A-35A.

도 30을 참조하면, 단계 S1에서, N형 1000의 표면에 N+ 확산 층(2000)을 형성한다. 구체적으로 설명하면, CVD 법으로 상기 N+ 확산 층(2000)을 형성한다. 본 실시 예에서는 상기 N+ 확산 층(2000)은 두께가 0.1㎛인 PSG로 이루어진다.Referring to FIG. 30, in step S1, an N + diffusion layer 2000 is formed on the surface of the N-type 1000. More specifically, the N + diffusion layer 2000 is formed by CVD. In the present embodiment, the N + diffusion layer 2000 is made of PSG having a thickness of 0.1 mu m.

도 31 및 도 32a를 참조하면, 단계 S2에서는, 상기 N+ 확산 층(2000)의 상부에 마스크 층(3000)을 형성하며, 상기 마스크 층(3000)으로 커버되지 않은 영역은 개방영역(4000)이 된다. 상기 마스크 층(3000)은 여기에서는 스크린 프린팅 방법으로 형성하며, 포토레지스트로 이루어진다.Referring to FIG. 31 and FIG. 32A, in step S2, a mask layer 3000 is formed on the N + diffusion layer 2000, and a region not covered with the mask layer 3000 has an open region 4000 do. The mask layer 3000 is formed by a screen printing method, and is made of a photoresist.

도 32a를 참조하면, 단계 S3에서는, 상기 개방영역의 N+ 확산 층(2000)을 에칭하고, 상기 마스크 층(3000)의 하부에 상기 개방영역과 근접하게 위치하여 있는 상기 N+ 확산 층에 언더 컷(4001)을 형성한다. 여기서 에칭 깊이는 상기 N+ 확산 층(2000)의 두께와 같다. 여기서는 습식 에칭법으로 상기 개방영역에 있는 N+ 확산 층을 제거한 다음에 언더 컷을 형성한다. 본 실시 예에서는 상기 언더 컷의 깊이 w10은 5㎛이다.Referring to FIG. 32A, in step S3, the N + diffusion layer 2000 of the open region is etched, and an undercut (not shown) is formed in the N + diffusion layer located in the lower portion of the mask layer 3000, 4001). The etching depth is equal to the thickness of the N + diffusion layer 2000. Here, the N + diffusion layer in the open region is removed by a wet etching method, and an undercut is formed. In the present embodiment, the depth w 10 of the undercut is 5 mu m.

도 33a를 참조하면, 단계 S4에서, B이온을 500eV로 가속시켜 이온주입방법으로 방향 d1을 따라 상기 N형 기판(1000)의 상부에 있는 개방영역으로부터 N형 기판으로 주입하여 시트 저항이 40Ω/□인 P+ 불순물 도핑영역(5000)을 형성한다. 도 33a에 도시된 것과 같이, 이온의 주입은 방향성이 있으며, 상기 마스크 층(3000) 이 저지하므로 상기 P+ 불순물 도핑영역(5000)의 넓이는 상기 개방영역(21)의 최소의 넓이, 즉 도 32a에서 개방영역(4000)의 상부로 개방된 넓이이다. 본 실시 예에서는 상기 P+ 불순물 도핑영역(5000)의 넓이는 100㎛이다. 따라서 본 실시 예에서 형성된 에칭된 기저 면의 넓이는 상기 P+ 불순물 도핑영역(5000)의 넓이 및 양쪽 언더 컷의 깊이의 총합인 110㎛이다. 이온 주입을 실행한 다음에 1100℃의 온도에서 30초 동안 어닐링하여 도핑 이온을 활성화한다. Referring to FIG. 33A, in step S4, B ions are accelerated to 500 eV and injected from the open region above the N-type substrate 1000 into the N-type substrate along the direction d1 by the ion implantation method, Doped P + impurity doped region 5000 is formed. As shown in FIG. 33A, the ion implantation is directional and the mask layer 3000 prevents the P + impurity doped region 5000 from having a minimum width of the open region 21, that is, To the top of the open area (4000). In this embodiment, the width of the P + impurity doped region 5000 is 100 占 퐉. Therefore, the width of the etched bottom surface formed in this embodiment is 110 占 퐉 which is the sum of the width of the P + impurity doped region 5000 and the depth of both undercuts. After the ion implantation is carried out, the doping ions are activated by annealing at a temperature of 1100 DEG C for 30 seconds.

도 35a를 참조하면, 단계 S5에서는, 상기 마스크 층(3000)을 해당 분야에 공지된 방법에 의하여 제거함으로써, 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판이 형성된다. 따라서, 도 35a에 도시된 PN 구조가 형성되는 것이다. 여기서 상기 에칭되지 않은 N+ 확산 층(2000)은 N+ 불순물 도핑영역으로 한다.Referring to FIG. 35A, in step S5, the mask layer 3000 is removed by a method known in the art, so that the doped N + diffusion layer 2000 and the P + impurity doped region 5000, Thereby forming an N-type substrate. Thus, the PN structure shown in Fig. 35A is formed. The non-etched N + diffusion layer 2000 is an N + impurity doped region.

<실시 예 45> & Lt; Example 45 >

도 30-31, 도 32a-33a, 도 35a 및 도 35e를 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.Another manufacturing process of the PN structure according to the present invention will be described with reference to Figs. 30-31, 32A-33A, 35A and 35E.

실시 예 45의 원리는 실시 예 44와 동일하나, 실시 예 44에서 설명한 도핑방법에 의해 도 35a에 도시된 상기 에칭되지 않은 N+ 확산 층(2000) 및 P+ 불순물 도핑영역(5000)이 있는 도핑된 N형 기판을 형성한 다음에, 다음 단계를 더 실행한다.The principle of Example 45 is the same as that of Example 44 except that the undoped N + diffusion layer 2000 and the P + impurity doped region 5000 shown in FIG. 35A are formed by the doping method described in Example 44, Type substrate is formed, the next step is further performed.

도 35e를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(6000)을 형성함으로써 도 35e에 도시된 PN 구조가 형성된다.Referring to FIG. 35E, an N + impurity doped layer 6000 is formed on the rear surface of the N-type substrate. In this embodiment, the PN structure shown in FIG. 35E is formed by forming the N + impurity doped layer 6000 by a method of implanting P ions.

<실시 예 46> & Lt; Example 46 >

도 30-31, 도 32a-33a, 도 35a 및 도 35i를 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A-33A, 35A, and 35I.

실시 예 46의 원리는 실시 예 44와 동일하나, 실시 예 44에서 제시된 도핑방법에 의해 도 35a에 도시된 상기 에칭되지 않은 N+ 확산 층(2000) 및 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판을 형성한 다음에, 다음 단계를 더 실행한다.The principle of Example 46 is the same as that of Example 44 except that the undoped N + diffusion layer 2000 and the P + impurity doped region 5000 shown in FIG. 35A shown in FIG. 35A are formed by the doping method shown in Example 44 After forming the N-type substrate, the next step is further executed.

도 35i를 참조하면, 도 35a에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층(2000)에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산하여 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 P+ 불순물 도핑영역(5000)은 상기 N+ 확산영역(20001)과 서로 접촉하지 않으며, 상기 P+ 불순물 도핑영역(5000)과 상기 N+ 확산영역(20001) 간의 최소의 거리는 언더 컷의 깊이 5㎛와 같다. 본 실시 예에서의 열처리는 700℃의 온도에서 30분 동안 실행하는 것이며, 상기 N+ 확산영역(20001)의 시트 저항은 20Ω/□이다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 한다.Referring to FIG. 35I, by performing heat treatment on the doped N-type substrate shown in FIG. 35A, N-type ions in the non-etched N + diffusion layer 2000 are diffused into the doped N-type substrate, 20001) is formed. The P + impurity doped region 5000 is not in contact with the N + diffusion region 20001 and the minimum distance between the P + impurity doped region 5000 and the N + diffusion region 20001 is 5 占 퐉 same. The heat treatment in this embodiment is performed at a temperature of 700 占 폚 for 30 minutes, and the sheet resistance of the N + diffusion region 20001 is 20? / ?. Wherein the un-etched N + diffusion layer and the N + diffusion region are collectively referred to as the N + impurity doped region.

<실시 예 47> &Lt; Example 47 >

도 30-31, 도 32a-33a, 도 35a 및 도 35m을 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A-33A, 35A, and 35M.

실시 예 47의 원리는 실시 예 44와 동일하나, 실시 예 44에서 설명한 도핑방법에 의해 도 35a에 도시된 상기 에칭되지 않은 N+ 확산 층(2000) 및 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 47 is the same as that of Example 44, except that the undoped N + diffusion layer 2000 and P + impurity doped region 5000 shown in FIG. 35A shown in FIG. 35A are formed by the doping method described in Example 44 After forming the N-type substrate, the following steps are also performed.

도 35m을 참조하면, 도 35a에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 한다. 그와 동시에, 상기 N형 기판의 후면에 P의 고온 확산을 실행함으로써 P이온이 확산되어 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)이 형성되도록 실행한다. 따라서 도 35m에 도시된 PN 구조가 형성된다. Referring to FIG. 35M, by performing heat treatment on the doped N-type substrate shown in FIG. 35A, N-type ions in the non-etched N + diffusion layer are diffused into the doped N-type substrate, . Wherein the un-etched N + diffusion layer and the N + diffusion region are collectively referred to as the N + impurity doped region. At the same time, high-temperature diffusion of P is performed on the rear surface of the N-type substrate to diffuse P ions to form an N + impurity doped layer 6000 on the back surface of the N-type substrate. Thus, the PN structure shown in FIG. 35M is formed.

<실시 예 48> & Lt; Example 48 >

도 30-31, 도 32a-33a, 도 35a, 도 35i 및 도 35q를 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A-33A, 35A, 35I and 35Q.

실시 예 48의 원리는 실시 예 46와 동일하나, 실시 예 46에서 설명한 도핑방법에 의해 도 35i에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.
The principle of Embodiment 48 is the same as that of Embodiment 46, but after the structure shown in Figure 35i is formed by the doping method described in Embodiment 46, the following steps are also carried out.

*도 35q를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 하며, 최종적으로, 도 35q에 도시된 PN 구조가 형성된다.Referring to Figure 35q, the un-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is the N + impurity doped region, and finally the PN structure shown in FIG. 35Q is formed.

<실시 예 49> & Lt; Example 49 >

도 30-31, 도 32a-33a, 도 35a, 도 35m 및 도 35u를 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A-33A, 35A, 35M, and 35U.

실시 예 49의 원리는 실시 예 47과 동일하나, 실시 예 47에서 설명한 도핑방법에 의해 도 35m에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of Embodiment 49 is the same as that of Embodiment 47, but after the structure shown in Figure 35m is formed by the doping method described in Embodiment 47, the following steps are also carried out.

도 35u를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 하며, 최종적으로 도 35u에 도시된 PN 구조가 형성된다.Referring to FIG. 35U, the non-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is the N + impurity doped region, and finally the PN structure shown in FIG. 35U is formed.

<실시 예 50> < Example 5 0>

도 30-31, 도 32a-37a 및 실시 예 44를 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, Figs. 32A-37A, and Embodiment 44. Fig.

먼저, 실시 예 44에서 설명한 도핑방법에 의해 도 35a에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37a에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다. 본 실시 예에서는 제 1 패시베이션 층(70001), 제 2 패시베이션 층(70002) 및 반사방지 층(8000)은 모두 SiNx박막으로 이루어진다.First, after the PN structure shown in Fig. 35A is formed by the doping method described in Example 44, the solar cell shown in Fig. 37A is manufactured by the passivation process and the electrode process described in the seventh embodiment. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the non-etched N + diffusion Layer 2000). In this embodiment, the first passivation layer 70001, the second passivation layer 70002, and the antireflection layer 8000 are all formed of a SiNx thin film.

<실시 예 51> & Lt; Example 5 1 >

도 30-31, 도 32a-33a, 도 35a, 도 35e-37e 및 실시 예 45를 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32A-33A, 35A, 35E-37E, and 45. FIG.

먼저, 실시 예 45에서 설명한 도핑방법에 의해 도 35e에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37e에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다. First, after the PN structure shown in FIG. 35E is formed by the doping method described in Embodiment 45, the solar cell shown in FIG. 37E is fabricated by the passivation process and the electrode process described in Embodiment 7. Here, the cathode 90002 is connected to the N + impurity doped region (i.e., the un-etched N + diffusion layer 2000) through a second contact hole.

<실시 예 52> < Example 5 2>

도 30-31, 도 32a-33a, 도 35a, 도 35i-37i 및 실시 예 46을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32A-33A, 35A, 35i-37i, and 46.

먼저, 실시 예 46에서 설명한 도핑방법에 의해 도 35i에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37i에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(상기 에칭되지 않은 N+ 확산 층(2000) 및 상기 N+ 확산영역(20001)은 공동으로 상기 N+ 불순물 도핑영역으로 한다)으로 연결된다.First, the PN structure shown in FIG. 35I is formed by the doping method described in Embodiment 46, and then the solar cell shown in FIG. 37I is manufactured by the passivation process and the electrode process described in Embodiment 7. The negative electrode 90002 is connected to the N + impurity doped region (the un-etched N + diffusion layer 2000 and the N + diffusion region 20001 are collectively referred to as the N + impurity doped region) through a second contact hole do.

<실시 예 53> < Example 5 3>

도 30-31, 도 32a-33a, 도 35a, 도 35m-37m 및 실시 예 47을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32A-33A, 35A, 35M-37M and 47. FIG.

먼저, 실시 예 47에서 설명한 도핑방법에 의해 도 35m에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37m에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(상기 에칭되지 않은 N+ 확산 층(2000) 및 상기 N+ 확산영역(20001)은 공동으로 상기 N+ 불순물 도핑영역으로 한다)으로 연결된다. First, after the PN structure shown in FIG. 35M is formed by the doping method described in Embodiment 47, the solar cell shown in FIG. 37M is fabricated by the passivation process and the electrode process described in Embodiment 7. The negative electrode 90002 is connected to the N + impurity doped region (the un-etched N + diffusion layer 2000 and the N + diffusion region 20001 are collectively referred to as the N + impurity doped region) through a second contact hole do.

<실시 예 54> < Example 5 4>

도 30-31, 도 32a-33a, 도 35a, 도 35i, 도 35q-37q 및 실시 예 48을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32A-33A, 35A, 35I, 35Q-37Q and 48.

먼저, 실시 예 48에서 설명한 도핑방법에 의해 도 35q에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37q에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, the PN structure shown in FIG. 35q is formed by the doping method described in Embodiment 48, and then the solar cell shown in FIG. 37q is fabricated by the passivation process and the electrode process described in Embodiment 7. The cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001) through the second contact hole.

<실시 예 55> < Example 5 5>

도 30-31, 도 32a-33a, 도 35a, 도 35m, 도 35u-37u 및 실시 예 49를 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32A-33A, 35A, 35M, 35U-37U, and 49.

먼저, 실시 예 49에서 설명한 도핑방법에 의해 도 35u에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37u에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, after the PN structure shown in Fig. 35U is formed by the doping method described in Embodiment 49, the solar cell shown in Fig. 37U is fabricated by the passivation process and the electrode process described in Embodiment 7. The cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001) through the second contact hole.

<실시 예 56> <Example 5 6>

도 30-31, 도 32b-33b, 도 35b를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B-33B, and 35B.

실시 예 56의 원리 및 주요 공정 프로세스는 모두 실시 예 44와 동일하나, 선택된 공정 프로세스 및 파라미터가 다르다. The principle of Example 56 and the main process steps are all the same as in Example 44, but the selected process steps and parameters are different.

도 32b를 참조하면, 단계 S3에서는, 상기 개방영역(4000)의 N+ 확산 층(2000)을 에칭하고, 상기 마스크 층(3000)의 하부에 있는 상기 개방영역과 근접하게 위치하고 있는 상기 N+ 확산 층에 언더 컷(4001)을 형성한다. 여기서 에칭 깊이는 상기 N+ 확산 층(2000)의 두께보다 크다. 다른 말로 하면, 상기 N+ 확산 층이 에칭될 뿐 아니라, 상기 N형 가판의 일부도 얇게 에칭되어 홈이 형성되는 것이다. 여기서는 습식 에칭법으로 상기 N+ 확산 층을 제거한 다음에 언더 컷을 형성한다. 본 실시 예에서는 상기 언더 컷의 깊이w20 는 5㎛이다.Referring to FIG. 32B, in step S3, the N + diffusion layer 2000 of the open region 4000 is etched, and the N + diffusion layer 2000 located in the lower portion of the mask layer 3000, An undercut 4001 is formed. The etching depth is larger than the thickness of the N + diffusion layer 2000. In other words, not only the N + diffusion layer is etched, but a part of the N-type substrate is also thinly etched to form a groove. Here, the N + diffusion layer is removed by a wet etching method, and an undercut is formed. In this embodiment, the undercut depth w 20 The 5 mu m.

도 33b를 참조하면, 단계 S4에서, B이온을 50keV로 가속시켜 이온주입방법으로 방향 d1을 따라 상기 N형 기판(1000)의 상부에 있는 개방영역으로부터 N형 기판으로 주입하여 시트 저항이 200Ω/□인 P+ 불순물 도핑영역(5000)을 형성한다. Referring to FIG. 33B, in step S4, B ions are accelerated to 50 keV and injected from the open region above the N-type substrate 1000 into the N-type substrate along the direction d1 by the ion implantation method to form a sheet having a sheet resistance of 200? Doped P + impurity doped region 5000 is formed.

도 35b를 참조하면, 단계 S5에서는, 상기 마스크 층(3000)을 해당 분야에 공지된 방법에 의하여 제거함으로써 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판이 형성된다. 따라서, 도 35b에 도시된 PN 구조가 형성되는 것이다. 여기서 상기 에칭되지 않은 N+ 확산 층(2000)은 N+ 불순물 도핑영역으로 한다.Referring to FIG. 35B, in step S5, the mask layer 3000 is removed by a known method in the art to form a doped N + diffusion layer 2000 and a P + impurity doped region 5000, An N-type substrate is formed. Thus, the PN structure shown in Fig. 35B is formed. The non-etched N + diffusion layer 2000 is an N + impurity doped region.

<실시 예 57> & Lt; Example 5 &

도 30-31, 도 32b-33b, 도 35b 및 도 35f를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B and 35F.

실시 예 57의 원리는 실시 예 56과 동일하나, 실시 예 56에서 설명한 도핑방법에 의해 도 35b에 도시된 상기 에칭되지 않은 N+ 확산 층(2000) 및 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 57 is the same as in Example 56, except that the undoped N + diffusion layer 2000 and the P + impurity doped region 5000 shown in FIG. 35B shown in FIG. 35B are formed by the doping method described in Example 56 After forming the N-type substrate, the following steps are also performed.

도 35f를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(6000)을 형성함으로써 도 35f에 도시된 PN 구조가 형성된다.Referring to FIG. 35F, an N + impurity doped layer 6000 is formed on the rear surface of the N-type substrate. In this embodiment, the PN structure shown in FIG. 35F is formed by forming the N + impurity doped layer 6000 by implanting P ions.

<실시 예 58> & Lt; Example 5 8 >

도 30-31, 도 32b-33b, 도 35b 및 도 35j를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B and 35J.

실시 예 58의 원리는 실시 예 56와 동일하나, 실시 예 56에서 설명한 도핑방법에 의해 도 35b에 도시된 상기 에칭되지 않은 N+ 확산 층(2000) 및 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 58 is the same as in Example 56, except that the undoped N + diffusion layer 2000 and the P + impurity doped region 5000 shown in FIG. 35B shown in FIG. 35B are formed by the doping method described in Example 56 After forming the N-type substrate, the following steps are also performed.

도 35j을 참조하여, 도 35b에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층(2000)에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 P+ 불순물 도핑영역(5000)과 상기 N+ 확산영역(20001)은 서로 접촉하지 않으며, 양자 간의 최소의 거리는 언더 컷의 깊이인 5㎛이다. 본 실시 예에서는 900℃의 온도에서 20분 동안 열처리를 하며, 상기 N+ 확산영역(20001)의 시트 저항은 200Ω/□이다.
Referring to FIG. 35J, by performing a heat treatment on the doped N-type substrate shown in FIG. 35B, N-type ions in the non-etched N + diffusion layer 2000 are diffused into the doped N-type substrate to form N + 20001) is formed. The P + impurity doped region 5000 and the N + diffusion region 20001 are not in contact with each other, and the minimum distance between the P + impurity doped region 5000 and the N + diffusion region 20001 is 5 μm, which is the depth of the undercut. In this embodiment, heat treatment is performed at a temperature of 900 DEG C for 20 minutes, and the sheet resistance of the N + diffusion region 20001 is 200 OMEGA / &amp; squ &amp;.

*여기서, 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 한다.Here, the un-etched N + diffusion layer and the N + diffusion region are collectively referred to as the N + impurity doped region.

<실시 예 59> &Lt; Example 5 9 >

도 30-31, 도 32b-33b, 도 35b 및 도 35n을 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B and 35N.

실시 예 59의 원리는 실시 예 56와 동일하나, 실시 예 56에서 설명한 도핑방법에 의해 도 35b에 도시된 상기 에칭되지 않은 N+ 확산 층(2000) 및 P+ 불순물 도핑영역(5000)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 59 is the same as in Example 56, except that the undoped N + diffusion layer 2000 and P + impurity doped region 5000 shown in FIG. 35B shown in FIG. 35B are formed by the doping method described in Example 56 After forming the N-type substrate, the following steps are also performed.

도 35n을 참조하면, 도 35b에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 적용한다. 그와 동시에, 상기 N형 기판의 후면에 P의 고온 확산을 실행함으로써 P이온이 확산되어 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)이 형성되도록 실행한다. 따라서 도 35n에 도시된 PN 구조가 형성된다. 35N, N-type ions in the non-etched N + diffusion layer are diffused into the doped N-type substrate by performing heat treatment on the doped N-type substrate shown in FIG. 35B to form N + diffusion regions 20001 . Wherein the un-etched N + diffusion layer and the N + diffusion region are jointly applied as the N + impurity doped region. At the same time, high-temperature diffusion of P is performed on the rear surface of the N-type substrate to diffuse P ions to form an N + impurity doped layer 6000 on the back surface of the N-type substrate. Thus, the PN structure shown in Fig. 35N is formed.

<실시 예 60> & Lt; Example 60 >

도 30-31, 도 32b-33b, 도 35b, 도 35j 및 도 35r을 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.Another manufacturing process of the PN structure according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B, 35J and 35R.

실시 예 60의 원리는 실시 예 58과 동일하나, 실시 예 58에서 설명한 도핑방법에 의해 도 35j에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of Embodiment 60 is the same as that of Embodiment 58, but after the structure shown in Figure 35j is formed by the doping method described in Embodiment 58, the following steps are also carried out.

도 35r를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 적용하며, 최종적으로는 도 35r에 도시된 PN 구조가 형성된다.Referring to FIG. 35R, the non-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is applied as the N + impurity doped region, and finally the PN structure shown in FIG. 35R is formed.

<실시 예 61> & Lt; Example 61 >

도 30-31, 도 32b-33b, 도 35b, 도 35n 및 도 35v를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B, 35N, and 35V.

실시 예 61의 원리는 실시 예 59와 동일하나, 실시 예 59에서 설명한 도핑방법에 의해 도 35n에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of Embodiment 61 is the same as that of Embodiment 59, but after the structure shown in Figure 35n is formed by the doping method described in Embodiment 59, the following steps are also carried out.

도 35v를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 적용하며, 최종적으로 도 35v에 도시된 PN 구조가 형성된다.Referring to FIG. 35V, the non-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is applied as the N + impurity doped region, and finally the PN structure shown in FIG. 35V is formed.

<실시 예 62> & Lt; Example 62 >

도 30-31, 도 32b-37b 및 실시 예 56을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.Another manufacturing process of the solar cell according to the present invention will be described with reference to FIGS. 30-31, 32B-37B, and 56. FIG.

먼저, 실시 예 56에서 설명한 도핑방법에 의해 도 35b에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37b에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다. 본 실시 예에서는 제 1 패시베이션 층(70001) 및 제 2 패시베이션 층(70002)은 SiO2 박막으로, 반사방지 층(800)0은 SiNx박막으로 이루어진다.First, after the PN structure shown in Fig. 35B is formed by the doping method described in Embodiment 56, the solar cell shown in Fig. 37B is fabricated by the passivation process and the electrode process described in Embodiment 7. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the non-etched N + diffusion Layer 2000). In this embodiment, the first passivation layer 70001 and the second passivation layer 70002 are SiO 2 thin films, and the anti-reflection layer 800 is made of a SiNx thin film.

<실시 예 63> & Lt; Example 63 >

도 30-31, 도 32b-33b, 도 35b, 도 35f-37f 및 실시 예 57을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B, 35F-37F, and 57.

먼저, 실시 예 57에서 설명한 도핑방법에 의해 도 35f에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37f에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다. First, after the PN structure shown in Fig. 35F is formed by the doping method described in Example 57, the solar cell shown in Fig. 37F is fabricated by the passivation process and the electrode process described in the seventh embodiment. Here, the cathode 90002 is connected to the N + impurity doped region (i.e., the un-etched N + diffusion layer 2000) through a second contact hole.

<실시 예 64> Example 64:

도 30-31, 도 32b-33b, 도 35b, 도 35j-37j 및 실시 예 58을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B, 35J-37J and 58. Fig.

먼저, 실시 예 58에서 설명한 도핑방법에 의해 도 35j에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37j에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000) 및 상기 N+ 확산영역(20001)이 공동으로 상기 N+ 불순물 도핑영역으로 적용한다)으로 연결된다. First, the PN structure shown in FIG. 35J is formed by the doping method described in Embodiment 58, and then the solar cell shown in FIG. 37J is fabricated by the passivation process and the electrode process described in Embodiment 7. The N + diffusion layer 2000 and the N + diffusion region 20001 are jointly applied to the N + impurity doped region through the second contact hole, that is, the N &lt; + &gt;Lt; / RTI &gt;

<실시 예 65> &Lt; Example 65 >

도 30-31, 도 32b-33b, 도 35b, 도 35n-37n 및 실시 예 59를 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B, 35N-37N, and 59.

먼저, 실시 예 59에서 설명한 도핑방법에 의해 도 35n에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37n에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000) 및 상기 N+ 확산영역(20001)이 공동으로 상기 N+ 불순물 도핑영역으로 적용한다)으로 연결된다. First, after the PN structure shown in Fig. 35N is formed by the doping method described in Example 59, the solar cell shown in Fig. 37N is fabricated by the passivation process and the electrode process described in the seventh embodiment. The N + diffusion layer 2000 and the N + diffusion region 20001 are jointly applied to the N + impurity doped region through the second contact hole, that is, the N &lt; + &gt;Lt; / RTI &gt;

<실시 예 66>&Lt; Example 66 >

도 30-31, 도 32b-33b, 도 35b, 도 35j, 도 35r-37r 및 실시 예 60을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32B-33B, 35B, 35J, 35R-37R and 60. Fig.

먼저, 실시 예 60에서 설명한 도핑방법에 의해 도 35r에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37r에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, after the PN structure shown in Fig. 35R is formed by the doping method described in Embodiment 60, the solar cell shown in Fig. 37R is fabricated by the passivation process and the electrode process described in Embodiment 7. The cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001) through the second contact hole.

<실시 예 67> & Lt; Example 67 >

도 30-31, 도 32b-33b, 도 35b, 도 35n, 도 35v-37v 및 실시 예 61을 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32B-33B, 35B, 35N, 35V-37V, and 61. FIG.

먼저, 실시 예 61에서 설명한 도핑방법에 의해 도 35v에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37v에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, after the PN structure shown in Fig. 35V is formed by the doping method described in Embodiment 61, the solar cell shown in Fig. 37V is fabricated by the passivation process and the electrode process described in Embodiment 7. The cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001) through the second contact hole.

<실시 예 68> &Lt; Example 68 >

도 30-31, 도 32a, 도 33c-35c를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A, 33C-35C.

실시 예 68의 원리는 실시 예 44와 동일하나, 선택된 공정과 파라미터가 다르다.The principle of Example 68 is the same as that of Example 44, but the selected process and parameters are different.

도 33c를 참조하면, 단계 S4에서는 B이온을 30keV로 가속시켜 이온주입방법으로 상기 N형 기판(1000)의 상부에 있는 개방영역으로부터 상기 N형 기판으로 주입하여 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)을 형성한다. 여기에서는 이온을 주입하는 방향이 계속 바뀌게 함으로써 이온빔과 N형 기판의 법선(n) 사이의 각도가 0-θ10의 범위 안에서 변화하며, 형성된 상기 P+ 불순물 도핑영역(5000)의 시트 저항은 120100Ω/□이다. 예를 들면, 먼저 이온빔을 방향 d2에 따라 상기 N형 기판으로 주입한 다음에, 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 축소되어, 이온빔이 방향 d1, 즉 수직방향으로 N형 기판에 주입될 때까지 이온빔의 방향을 바꾼다. 그 후, 다시 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 확대되어, 예를 들어 방향 d3에 따라 N형 기판으로 주입되도록 이온빔의 방향을 바꾼다. 도 34c를 참조하면, 본 실시 예에서는 θ10=arctan(w10/ h10)이며, h10은 도 32a에 도시된 에칭 깊이이다.Referring to FIG. 33C, at step S4, B ions are accelerated to 30 keV to be injected into the N-type substrate from the open region above the N-type substrate 1000 by an ion implantation method to form P + impurity doped regions 5000 and P Type impurity doping buffer region 50001 is formed. The angle between the ion beam and the normal line (n) of the N-type substrate changes in the range of 0 -? 10 by continuously changing the ion implantation direction. The sheet resistance of the formed P + impurity doped region 5000 is 120100? □. For example, after the ion beam is first injected into the N-type substrate along the direction d2, the angle between the ion beam and the normal (n) of the N-type substrate gradually decreases so that the ion beam is directed in the direction d1, The direction of the ion beam is changed until it is injected into the substrate. Thereafter, the angle between the ion beam and the normal line (n) of the N-type substrate is gradually enlarged, for example, to change the direction of the ion beam so as to be injected into the N-type substrate along the direction d3. Referring to FIG. 34C, in this embodiment,? 10 = arctan (w 10 / h 10 ) and h 10 is the etching depth shown in FIG. 32A.

도 35c를 참조하면, 단계 S5에서 해당 분야에서 공지된 방법으로 상기 마스크 층(3000)을 제거함으로써 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판이 형성된다. 따라서, 도 35c에 도시된 PN 구조가 형성되는 것이다. 여기서 상기 에칭되지 않은 N+ 확산 층(2000)은 N+ 불순물 도핑영역으로 한다.Referring to FIG. 35C, the unmasked N + diffusion layer 2000, the P + impurity doped region 5000 and the P-type impurity doped buffer region 5000 are removed by removing the mask layer 3000 in a method known in the art, A doped N-type substrate including the gate electrode 50001 is formed. Thus, the PN structure shown in Fig. 35C is formed. The non-etched N + diffusion layer 2000 is an N + impurity doped region.

<실시 예 69> & Lt; Example 69 >

도 30-31, 도 32a, 도 33c-35c 및 도 35g를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A, 33C-35C, and 35G.

실시 예 69의 원리는 실시 예 68과 동일하나, 실시 예 68에서 설명한 도핑방법에 의해 도 35c에 도시된 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 69 is the same as that of Example 68 except that the un-etched N + diffusion layer 2000, the P + impurity doped region 5000 and the P-type impurity doping region 5000 shown in FIG. 35C are formed by the doping method described in Example 68 After forming the doped n-type substrate containing the buffer region 50001, the following steps are also performed.

도 35g를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(6000)을 형성함으로써 도 35g에 도시된 PN 구조가 형성된다.Referring to FIG. 35G, an N + impurity doped layer 6000 is formed on the rear surface of the N-type substrate. In this embodiment, the PN structure shown in FIG. 35G is formed by forming the N + impurity doped layer 6000 by implanting P ions.

<실시 예 70> & Lt; Example 70 >

도 30-31, 도 32a, 도 33c, 도 35c 및 도 35k을 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C and 35K.

실시 예 70의 원리는 실시 예 68과 동일하나, 실시 예 68에서 설명한 도핑방법에 의해 도 35c에 도시된 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 70 is the same as in Example 68, except that the un-etched N + diffusion layer 2000, P + impurity doped region 5000 and P-type impurity doping region 5000 shown in FIG. 35C are formed by the doping method described in Example 68 After forming the doped n-type substrate containing the buffer region 50001, the following steps are also performed.

도 35k를 참조하면, 도 35c에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층(2000)에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 P+ 불순물 도핑영역(5000)과 상기 N+ 확산영역(20001)은 서로 접촉하지 않는다. 본 실시 예에서는 900℃의 온도에서 10분 동안 열처리를 실행하며, 상기 N+ 확산영역(20001)의 시트 저항은 200Ω/□이다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 한다.35K, N-type ions in the un-etched N + diffusion layer 2000 are diffused into the doped N-type substrate by performing heat treatment on the doped N-type substrate shown in FIG. 35C to form N + diffusion regions 20001) is formed. The P + impurity doped region 5000 and the N + diffusion region 20001 are not in contact with each other. In this embodiment, heat treatment is performed at a temperature of 900 占 폚 for 10 minutes, and the sheet resistance of the N + diffusion region 20001 is 200? / ?. Wherein the un-etched N + diffusion layer and the N + diffusion region are collectively referred to as the N + impurity doped region.

<실시 예 71> & Lt; Example 71 >

도 30-31, 도 32a, 도 33c, 도 35c 및 도 35o를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C and 35O.

실시 예 71의 원리는 실시 예 68과 동일하나, 실시 예 68에서 설명한 도핑방법에 의해 도 35c에 도시된 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 71 is the same as that of Example 68 except that the un-etched N + diffusion layer 2000, P + impurity doped region 5000 and P-type impurity doping region 5000 shown in FIG. 35C are formed by the doping method described in Example 68 After forming the doped n-type substrate containing the buffer region 50001, the following steps are also performed.

도 35o를 참조하면, 도 35c에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 적용한다. 그와 동시에, 상기 N형 기판의 후면에 P의 고온 확산을 실행함으로써 P이온이 확산되어 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)이 형성되도록 실행한다. 따라서 도 35o에 도시된 PN 구조가 형성된다. Referring to FIG. 35O, by performing a heat treatment on the doped N-type substrate shown in FIG. 35C, N-type ions in the non-etched N + diffusion layer are diffused into the doped N-type substrate, . Wherein the un-etched N + diffusion layer and the N + diffusion region are jointly applied as the N + impurity doped region. At the same time, high-temperature diffusion of P is performed on the rear surface of the N-type substrate to diffuse P ions to form an N + impurity doped layer 6000 on the back surface of the N-type substrate. Thus, the PN structure shown in Fig. 35O is formed.

<실시 예 72> < Example 72>

도 30-31, 도 32a, 도 33c, 도 35c, 도 35k 및 도 35s를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C, 35K, and 35S.

실시 예 72의 원리는 실시 예 70과 동일하나, 실시 예 70에서 설명한 도핑방법에 의해 도 35k에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of Embodiment 72 is the same as that of Embodiment 70, but after the structure shown in Figure 35K is formed by the doping method described in Embodiment 70, the following steps are also carried out.

도 35s를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 적용하며, 최종적으로 도 35s에 도시된 PN 구조가 형성된다.Referring to FIG. 35S, the non-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is applied as the N + impurity doped region, and finally the PN structure shown in FIG. 35S is formed.

<실시 예 73> & Lt; Example 73 >

도 30-31, 도 32a, 도 33c, 도 35c, 도 35o 및 도 35w를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C, 35O, and 35W.

실시 예 73의 원리는 실시 예 71과 동일하나, 실시 예 71에서 설명한 도핑방법에 의해 도 35o에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of Embodiment 73 is the same as that of Embodiment 71, but after the structure shown in Figure 35 (o) is formed by the doping method described in Embodiment 71, the following steps are also carried out.

도 35w를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 용하며, 최종적으로 도 35w에 도시된 PN 구조가 형성된다.Referring to FIG. 35w, the non-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is used as the N + impurity doping region, and finally the PN structure shown in FIG. 35w is formed.

<실시 예 74> & Lt; Example 74 >

도 30-31, 도 32a, 도 33c, 도 35c-37c 및 실시 예 68을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C-37C, and 68. Fig.

먼저, 실시 예 68에서 설명한 도핑방법에 의해 도 35c에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37c에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다. 본 실시 예에서는 제 1 패시베이션 층(70001) 및 제 2 패시베이션 층(70002)은 SiO2 박막으로, 반사방지 층(800)0은 SiNx박막으로 이루어진다.First, after the PN structure shown in Fig. 35C is formed by the doping method described in Embodiment 68, the solar cell shown in Fig. 37C is manufactured by the passivation process and the electrode process described in Embodiment 7. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the non-etched N + diffusion Layer 2000). In this embodiment, the first passivation layer 70001 and the second passivation layer 70002 are SiO 2 thin films, and the anti-reflection layer 800 is made of a SiNx thin film.

<실시 예 75> & Lt; Example 75 >

도 30-31, 도 32a, 도 33c, 도 35c, 도 35g-37g 및 실시 예 69을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32A, 33C, 35C, 35G-37G, and 69. FIG.

먼저, 실시 예 69에서 설명한 도핑방법에 의해 도 35g에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37g에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다. First, after the PN structure shown in Fig. 35G is formed by the doping method described in Embodiment 69, the solar cell shown in Fig. 37G is fabricated by the passivation process and the electrode process described in Embodiment 7. Here, the cathode 90002 is connected to the N + impurity doped region (i.e., the un-etched N + diffusion layer 2000) through a second contact hole.

<실시 예 76> < Example 76>

도 30-31, 도 32a, 도 33c, 도 35c, 도 35k-37k 및 실시 예 70을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, Figs. 32A, 33C, 35C, 35K-37K and Example.

먼저, 실시 예 70에서 설명한 도핑방법에 의해 도 35k에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37k에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(상기 에칭되지 않은 N+ 확산 층(2000)과 상기 N+ 확산영역(20001)이 공동으로 상기 N+ 확산영역으로 적용한다)으로 연결된다. First, after the PN structure shown in FIG. 35K is formed by the doping method described in Embodiment 70, the solar cell shown in FIG. 37K is fabricated by the passivation process and the electrode process described in Embodiment 7. The negative electrode 90002 is connected to the N + impurity doped region (the un-etched N + diffusion layer 2000 and the N + diffusion region 20001 jointly apply to the N + diffusion region) through a second contact hole do.

<실시 예 77> & Lt; Example 77 >

도 30-31, 도 32a, 도 33c, 도 35c, 도 35o-37o 및 실시 예 71을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C, 35O-37O, and 71. Fig.

먼저, 실시 예 71에서 설명한 도핑방법에 의해 도 35o에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37o에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(상기 에칭되지 않은 N+ 확산 층(2000)과 상기 N+ 확산영역(20001)이 공동으로 상기 N+ 확산영역으로 적용한다)으로 연결된다. First, after the PN structure shown in Fig. 35O is formed by the doping method described in Example 71, the solar cell shown in Fig. 37O is fabricated by the passivation process and the electrode process described in the seventh embodiment. The negative electrode 90002 is connected to the N + impurity doped region (the un-etched N + diffusion layer 2000 and the N + diffusion region 20001 jointly apply to the N + diffusion region) through a second contact hole do.

<실시 예 78> & Lt; Example 78 >

도 30-31, 도 32a, 도 33c, 도 35c, 도 35k, 도 35s-37s 및 실시 예 72를 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C, 35K, 35S-37S and 72. Fig.

먼저, 실시 예 72에서 설명한 도핑방법에 의해 도 35s에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37s에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, the PN structure shown in FIG. 35S is formed by the doping method described in Embodiment 72, and then the solar cell shown in FIG. 37S is manufactured by the passivation process and the electrode process described in Embodiment 7. The cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001) through the second contact hole.

<실시 예 79> < Example 79>

도 30-31, 도 32a, 도 33c, 도 35c, 도 35o, 도 35w-37w 및 실시 예 73을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32A, 33C, 35C, 35O, 35W-37W,

먼저, 실시 예 73에서 설명한 도핑방법에 의해 도 35w에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37w에 도시된 태양전지를 제조한다. 여기서 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, after the PN structure shown in FIG. 35w is formed by the doping method described in Embodiment 73, the solar cell shown in FIG. 37w is fabricated by the passivation process and the electrode process described in Embodiment 7. The cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001) through the second contact hole.

<실시 예 80> & Lt; Example 80 >

도 30-31, 도 32b, 도 33d, 도 35d 및 실시 예 56을 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.Another manufacturing process of the PN structure according to the present invention will be described with reference to FIGS. 30-31, 32B, 33D, 35D, and 56. FIG.

실시 예 80의 원리는 실시 예 56과 동일하나, 선택된 공정과 파라미터가 다르다.The principle of Example 80 is the same as that of Example 56, but the selected process and parameters are different.

도 33d을 참조하면, 단계 S4에서는 B이온을 40keV로 가속시켜 이온주입방법으로 상기 N형 기판(1000)의 상부에 있는 개방영역으로부터 상기 N형 기판으로 주입하여 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)을 형성한다. 여기에서는 이온을 주입하는 방향이 계속 바뀌게 함으로써 이온빔과 N형 기판의 법선(n) 사이의 각도가 0-θ20의 범위 안에서 변화하며, 형성된 상기 P+ 불순물 도핑영역(5000)의 시트 저항은 120100Ω/□이다. 예를 들면, 먼저 이온빔을 방향 d2에 따라 상기 N형 기판으로 주입한 다음에, 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 축소되어, 이온빔이 방향 d1, 즉 수직방향으로 N형 기판에 주입될 때까지 이온빔의 방향을 바꾼다. 그 후, 다시 이온빔과 N형 기판의 법선(n) 사이의 각도가 점점 확대되어, 예를 들어 방향 d3에 따라 N형 기판으로 주입되도록 이온빔의 방향을 바꾼다. 도 34d를 참조하면, 본 실시 예에서는 θ20=arctan(w20/ h20)이며, h20은 도 32b에 도시된 에칭 깊이이다. 여기서 상기 P+ 불순물 도핑영역(5000)과 상기 에칭되지 않은 N+ 확산 층(2000)은 서로 접촉하지 않는다.Referring to FIG. 33D, in step S4, B ions are accelerated to 40 keV to be injected into the N-type substrate from the open region above the N-type substrate 1000 by an ion implantation method to form P + impurity doped regions 5000 and P Type impurity doping buffer region 50001 is formed. The angle between the ion beam and the normal line (n) of the N-type substrate changes in the range of 0 -? 20 by changing the ion implantation direction, and the sheet resistance of the formed P + impurity doped region 5000 is 120100? □. For example, after the ion beam is first injected into the N-type substrate along the direction d2, the angle between the ion beam and the normal (n) of the N-type substrate gradually decreases so that the ion beam is directed in the direction d1, The direction of the ion beam is changed until it is injected into the substrate. Thereafter, the angle between the ion beam and the normal line (n) of the N-type substrate is gradually enlarged, for example, to change the direction of the ion beam so as to be injected into the N-type substrate along the direction d3. Referring to FIG. 34D, in this embodiment,? 20 = arctan (w 20 / h 20 ) and h 20 is the etching depth shown in FIG. 32B. Here, the P + impurity doped region 5000 and the un-etched N + diffusion layer 2000 are not in contact with each other.

도 35d를 참조하면, 단계 S5에서 해당 분야에서 공지된 방법으로 상기 마스크 층(3000)을 제거함으로써 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판이 형성된다. 따라서 도 35d에 도시된 PN 구조가 형성되는 것이다. 여기서 상기 에칭되지 않은 N+ 확산 층(2000)은 N+ 불순물 도핑영역으로 한다.Referring to FIG. 35D, the unmasked N + diffusion layer 2000, the P + impurity doped region 5000, and the P-type impurity doped buffer region 5000 are removed by removing the mask layer 3000 by a method known in the art in step S5. A doped N-type substrate including the gate electrode 50001 is formed. Thus, the PN structure shown in FIG. 35D is formed. The non-etched N + diffusion layer 2000 is an N + impurity doped region.

나머지 언급하지 않은 공정과 파라미터는 모두 실시 예 56과 동일하다.The remaining processes and parameters are the same as those in Example 56.

<실시 예 81> & Lt; Example 81 >

도 30-31, 도 32b, 도 33d, 도 35d 및 도 35h를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B, 33D, 35D and 35H.

실시 예 81의 원리는 실시 예 80과 동일하나, 실시 예 80에서 설명한 도핑방법에 의해 도 35d에 도시된 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 81 is the same as that of Example 80 except that the non-etched N + diffusion layer 2000, the P + impurity doped region 5000 and the P-type impurity doping region 5000 shown in FIG. 35D are formed by the doping method described in Example 80 After forming the doped n-type substrate containing the buffer region 50001, the following steps are also performed.

도 35h를 참조하면, 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)을 형성한다. 본 실시 예에서는 P이온을 주입하는 방법으로 상기 N+ 불순물 도핑 층(6000)을 형성함으로써 도 35h에 도시된 PN 구조가 형성된다.Referring to FIG. 35H, an N + impurity doped layer 6000 is formed on the rear surface of the N-type substrate. In this embodiment, the PN structure shown in FIG. 35H is formed by forming the N + impurity doped layer 6000 by implanting P ions.

<실시 예 82> & Lt; Example 82 >

도 30-31, 도 32b, 도 33d, 도 35d 및 도 35l을 참조하여 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.Another manufacturing process of the PN structure according to the present invention will be described with reference to FIGS. 30-31, 32B, 33D, 35D and 351. FIG.

실시 예 82의 원리는 실시 예 80과 동일하나, 실시 예 80에서 설명한 도핑방법에 의해 도 35d에 도시된 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 82 is the same as that of Example 80, except that the un-etched N + diffusion layer 2000, the P + impurity doped region 5000 and the P-type impurity doping region 5000 shown in FIG. 35D are formed by the doping method described in Example 80 After forming the doped n-type substrate containing the buffer region 50001, the following steps are also performed.

도 35l을 참조하여, 도 35d에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층(2000)에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 P+ 불순물 도핑영역(5000)과 상기 N+ 확산영역(20001)은 서로 접촉하지 않는다. 본 실시 예에서는 900℃의 온도에서 10분 동안 열처리를 실행하며, 상기 N+ 확산영역(20001)의 시트 저항은 200Ω/□이다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 적용한다.
Referring to FIG. 351, by performing a heat treatment on the doped N-type substrate shown in FIG. 35D, N-type ions in the non-etched N + diffusion layer 2000 are diffused into the doped N-type substrate to form N + 20001) is formed. The P + impurity doped region 5000 and the N + diffusion region 20001 are not in contact with each other. In this embodiment, heat treatment is performed at a temperature of 900 占 폚 for 10 minutes, and the sheet resistance of the N + diffusion region 20001 is 200? / ?. Wherein the un-etched N + diffusion layer and the N + diffusion region are jointly applied as the N + impurity doped region.

*<실시 예 83> * & Lt; Example 83 >

도 30-31, 도 32b, 도 33d, 도 35d 및 도 35p를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B, 33D, 35D and 35P.

실시 예 83의 원리는 실시 예 80과 동일하나, 실시 예 80에서 설명한 도핑방법에 의해 도 35d에 도시된 상기 에칭되지 않은 N+ 확산 층(2000)과 P+ 불순물 도핑영역(5000) 및 P형 불순물 도핑 버퍼영역(50001)이 포함된 도핑된 N형 기판을 형성한 다음에, 아래 단계도 실행한다.The principle of Example 83 is the same as that of Example 80 except that the un-etched N + diffusion layer 2000, the P + impurity doped region 5000 and the P-type impurity doping region 5000 shown in FIG. 35D are formed by the doping method described in Example 80 After forming the doped n-type substrate containing the buffer region 50001, the following steps are also performed.

도 35p를 참조하면, 도 35d에 도시된 도핑된 N형 기판을 열처리를 실행함으로써 상기 에칭되지 않은 N+ 확산 층에 있는 N형 이온이 상기 도핑된 N형 기판으로 확산되어 N+ 확산영역(20001)이 형성되도록 실행한다. 여기서 상기 에칭되지 않은 N+ 확산 층과 상기 N+ 확산영역은 공동으로 상기 N+ 불순물 도핑영역으로 적용한다. 그와 동시에, 상기 N형 기판의 후면에 P의 고온 확산을 실행함으로써 P이온이 확산되어 상기 N형 기판의 후면에 N+ 불순물 도핑 층(6000)이 형성되도록 실행한다. 따라서 도 35p에 도시된 PN 구조가 형성된다. Referring to FIG. 35P, by performing heat treatment on the doped N-type substrate shown in FIG. 35D, N-type ions in the non-etched N + diffusion layer are diffused into the doped N-type substrate, . Wherein the un-etched N + diffusion layer and the N + diffusion region are jointly applied as the N + impurity doped region. At the same time, high-temperature diffusion of P is performed on the rear surface of the N-type substrate to diffuse P ions to form an N + impurity doped layer 6000 on the back surface of the N-type substrate. Thus, the PN structure shown in Fig. 35P is formed.

<실시 예 84> & Lt; Example 84 >

도 30-31, 도 32b, 도 33d, 도 35d, 도 35l 및 도 35t를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to Figs. 30-31, 32B, 33D, 35D, 351, and 35T.

실시 예 84의 원리는 실시 예 82와 동일하나, 실시 예 82에서 설명한 도핑방법에 의해 도 35l에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of embodiment 84 is the same as that of embodiment 82, but after the structure shown in FIG. 351 is formed by the doping method described in embodiment 82, the following steps are also performed.

도 35t를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 하며, 최종적으로 도 35t에 도시된 PN 구조가 형성된다.Referring to Figure 35t, the un-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is the N + impurity doped region, and finally the PN structure shown in FIG. 35t is formed.

<실시 예 85> & Lt; Example 85 >

도 30-31, 도 32b, 도 33d, 도 35d, 도 35p 및 도 35x를 참조하면서 본 발명에 따른 또 다른 PN 구조의 제조프로세스를 설명한다.A manufacturing process of another PN structure according to the present invention will be described with reference to FIGS. 30-31, 32B, 33D, 35D, 35P, and 35X.

실시 예 85의 원리는 실시 예 83과 동일하나, 실시 예 83에서 설명한 도핑방법에 의해 도 35p에 도시된 구조를 형성한 다음에, 아래 단계도 실행한다.The principle of Embodiment 85 is the same as that of Embodiment 83, but after the structure shown in Figure 35 (p) is formed by the doping method described in Embodiment 83, the following steps are also carried out.

도 35x를 참조하면, 상기 에칭되지 않은 N+ 확산 층을 제거하여 PN 구조를 형성한다. 여기서 상기 N+ 확산영역(20001)은 상기 N+ 불순물 도핑영역으로 적용하며, 최종적으로 도 35x에 도시된 PN 구조가 형성된다.Referring to Figure 35x, the un-etched N + diffusion layer is removed to form a PN structure. Here, the N + diffusion region 20001 is applied as the N + impurity doped region, and finally the PN structure shown in FIG. 35X is formed.

<실시 예 86> & Lt; Example 86 >

도 30-31, 도 32b, 도 33d, 도 35d-37d 및 실시 예 80을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.The manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32B, 33D, 35D-37D, and 80. Fig.

먼저, 실시 예 80에서 설명한 도핑방법에 의해 도 35d에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37d에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다.First, after the PN structure shown in Fig. 35D is formed by the doping method described in Example 80, the solar cell shown in Fig. 37D is fabricated by the passivation process and the electrode process described in the seventh embodiment. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the non-etched N + diffusion Layer 2000).

<실시 예 87> & Lt; Example 87 >

도 30-31, 도 32b, 도 33d, 도 35d, 도 35h-37h 및 실시 예 81을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to Figs. 30-31, 32B, 33D, 35D, 35H-37H, and 81. Fig.

먼저, 실시 예 81에서 설명한 도핑방법에 의해 도 35h에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37h에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 에칭되지 않은 N+ 확산 층(2000))으로 연결된다.First, the PN structure shown in FIG. 35H is formed by the doping method described in Embodiment 81, and then the solar cell shown in FIG. 37H is fabricated by the passivation process and the electrode process described in Embodiment 7. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the non-etched N + diffusion Layer 2000).

<실시 예 88> & Lt; Example 88 >

도 30-31, 도 32b, 도 33d, 도 35d, 도 35l-37l 및 실시 예 82를 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.Another manufacturing process of the solar cell according to the present invention will be described with reference to Figs. 30-31, 32B, 33D, 35D, 35L-37L, and 82. Fig.

먼저, 실시 예 82에서 설명한 도핑방법에 의해 도 35l에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37l에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(상기 에칭되지 않은 N+ 확산 층(2000)과 상기 N+ 확산영역(20001)은 공동으로 상기 N+ 불순물 도핑영역으로 적용한다)으로 연결된다.First, the PN structure shown in Fig. 35L is formed by the doping method described in Example 82, and then the solar cell shown in Fig. 37L is fabricated by the passivation process and the electrode process described in the seventh embodiment. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (the non-etched N + (2000) and the N + diffusion region 20001 are jointly applied as the N + impurity doped region).

<실시 예 89> < Example 89>

도 30-31, 도 32b, 도 33d, 도 35d, 도 35p-37p 및 실시 예 83을 참조하여 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.Figs. 30-31, 32B, 33D, 35D, 35P-37P, and 83 show a manufacturing process of another solar cell according to the present invention.

먼저, 실시 예 83에서 설명한 도핑방법에 의해 도 35p에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37p에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(상기 에칭되지 않은 N+ 확산 층(2000)과 상기 N+ 확산영역(20001)은 공동으로 상기 N+ 불순물 도핑영역으로 적용한다)으로 연결된다.First, after the PN structure shown in FIG. 35P is formed by the doping method described in Embodiment 83, the solar cell shown in FIG. 37P is manufactured by the passivation process and the electrode process described in Embodiment 7. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (the non-etched N + (2000) and the N + diffusion region 20001 are jointly applied as the N + impurity doped region).

<실시 예 90> < Example 90>

도 30-31, 도 32b, 도 33d, 도 35d, 도 35l, 도 35t-37t 및 실시 예 84를 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32B, 33D, 35D, 35L, 35T-37T, and Example 84. FIG.

먼저, 실시 예 84에서 설명한 도핑방법에 의해 도 35t에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37t에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다.First, after the PN structure shown in FIG. 35T is formed by the doping method described in Example 84, the solar cell shown in FIG. 37 t is fabricated by the passivation process and the electrode process described in Example 7. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001 ).

<실시 예 91> & Lt; Example 91 >

도 30-31, 도 32b, 도 33d, 도 35d, 도 35p, 도 35x-37x 및 실시 예 85를 참조하면서 본 발명에 따른 또 다른 태양전지의 제조프로세스를 설명한다.A manufacturing process of another solar cell according to the present invention will be described with reference to FIGS. 30-31, 32B, 33D, 35D, 35P, 35X-37X, and Example 85. FIG.

먼저, 실시 예 85에서 설명한 도핑방법에 의해 도 35x에 도시된 PN 구조를 형성한 다음에, 실시 예 7에서 설명한 패시베이션 공정과 전극 공정에 의해 도 37x에 도시된 태양전지를 제조한다. 여기서 상기 양극(90001)은 제 1 컨택홀을 통하여 상기 P+ 불순물 도핑영역(5000)으로 연결되고, 상기 음극(90002)은 제 2 컨택홀을 통하여 상기 N+ 불순물 도핑영역(즉 상기 N+ 확산영역(20001))으로 연결된다. First, after the PN structure shown in FIG. 35X is formed by the doping method described in Embodiment 85, the solar cell shown in FIG. 37X is manufactured by the passivation process and the electrode process described in Embodiment 7. The anode 90001 is connected to the P + impurity doped region 5000 through a first contact hole and the cathode 90002 is connected to the N + impurity doped region (i.e., the N + diffusion region 20001 ).

각 영역을 뚜렷하게 보여주기 위하여 도면에 도시된 불순물 도핑영역, 불순물 도핑 층, 레지스트 층, 언더 컷 등의 도시된 크기는 비례에 따라 그려진 것이 아니므로 한정적인 것이 아니라는 것은 자명하다. 그리고, 본 발명에서 기술한 표면이나 후면이라는 기재는 상대적으로 표현한 것이므로, 첨된부 도면과 설명을 참조하면 이들 표면이나 후면이라는 개념도 한정적인 것은 아닌 것으로 해석되어야 한다.It is obvious that the illustrated sizes of the impurity doped region, the impurity doped layer, the resist layer, the undercut and the like shown in the drawings are not drawn to scale in order to clearly show each region, and thus are not restrictive. It should be understood that the terms "surface" and "rear" described in the present invention are relative expressions, and therefore, the terms "surface" and "rear" are not to be construed as limiting.

이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며, 한정적인 것은 아닌 것으로서 이해되어야 하고, 본 발명의 보호범위는 앞에서 설명한 상세한 설명보다는 특허청구범위에 의하여 한정되며, 특허청구범위의 의미 및 범위 그리고 그 등가의 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention.

Claims (22)

도핑방법으로.
N형 기판의 일면에 제 1 불순물 도핑 층을 형성하는 단계;
상기 제 1 불순물 도핑 층의 상부에 보호막을 형성하고, 상기 보호막의 상부에 마스크 층을 형성하며, 마스크 층으로 커버되지 않은 영역은 개방영역으로 하는 단계;
상기 개방영역 아래에 있는 상기 보호막과 상기 제 1 불순물 도핑 층과 상기 N형 기판을 에칭하여 상기 N형 기판에 홈을 형성하는 단계;
제 2 불순물 이온을 가속시켜서 이온주입방법으로 상기 제 2 불순물 이온을 상기 N형 기판 상부에 있는 상기 개방영역으로부터 N형 기판으로 주입시켜서 제 2 불순물 도핑영역을 형성하는 단계;
상기 마스크 층과 상기 보호막을 제거하여 PN 구조를 얻는 단계를 포함하며,
상기 에칭에 의해 에칭되지 않은 제 1 불순물 도핑 층은 제 1 불순물 도핑영역이 되는 도핑방법.By doping method.
Forming a first impurity doped layer on one surface of the N-type substrate;
Forming a protective layer on the first impurity doped layer, forming a mask layer on the protective layer, and forming an open region not covered with the mask layer;
Etching the protective film below the open region, the first impurity doping layer and the N-type substrate to form a groove in the N-type substrate;
Implanting the second impurity ions from the open region above the N-type substrate into the N-type substrate by an ion implantation method by accelerating the second impurity ions to form a second impurity doped region;
Removing the mask layer and the protective film to obtain a PN structure,
Wherein the first impurity doped layer that is not etched by the etching becomes a first impurity doped region. 도핑방법으로,
N형 기판의 일면에 제 1 불순물 도핑 층을 형성하는 단계;
상기 제 1 불순물 도핑 층의 상부에 보호막을 형성하고, 상기 보호막의 상부에 마스크 층을 형성하며, 마스크 층으로 커버되지 않은 영역은 개방영역으로 하는 단계;
상기 개방영역 아래에 있는 상기 보호막과 상기 제 1 불순물 도핑 층과 상기 N형 기판을 에칭하여 상기 N형 기판에 홈을 형성하는 단계;
P형 이온을 가속시켜서 상기 N형 기판 상부의 개방영역으로부터 N형 기판으로 이온 주입을 실행하여 N형 기판에 제 2 불순물 도핑영역과 제 2 불순물 도핑 버퍼영역을 형성하는 단계;
상기 마스크 층과 보호막을 제거하여 PN 구조를 얻는 단계를 포함하며,
상기 에칭에 의해 에칭되지 않은 제 1 불순물 도핑 층은 제 1 불순물 도핑영역이 되고,
상기 제 2 불순물 이온의 이온빔과 상기 N형 기판의 법선 사이의 각도가 계속 바뀌도록 함으로써, 상기 홈의 표면에 제 2 불순물 도핑영역이 형성되고, 상기 홈의 측벽에 제 2 불순물 버퍼영역이 형성되도록 하는 도핑방법.As a doping method,
Forming a first impurity doped layer on one surface of the N-type substrate;
Forming a protective layer on the first impurity doped layer, forming a mask layer on the protective layer, and forming an open region not covered with the mask layer;
Etching the protective film below the open region, the first impurity doping layer and the N-type substrate to form a groove in the N-type substrate;
Forming a second impurity doped region and a second impurity doped buffer region in the N- type substrate by accelerating the P-type ions and performing ion implantation from the open region on the N-type substrate to the N-type substrate;
Removing the mask layer and the protective film to obtain a PN structure,
The first impurity doped layer which is not etched by the etching becomes the first impurity doped region,
The angle between the ion beam of the second impurity ion and the normal line of the N-type substrate is continuously changed so that a second impurity doped region is formed on the surface of the groove and a second impurity buffer region is formed on the side wall of the groove Lt; / RTI &gt; 제 2항에 있어서,
상기 각도는 30도인 도핑방법.3. The method of claim 2,
Wherein the angle is 30 degrees. 제 1항 또는 제 2항에 있어서,
상기 제 1 불순물 도핑 층은 열 확산 혹은 이온 주입에 의해 형성하고,
상기 제 1 불순물 도핑 층의 시트 저항은 20-200Ω/□인 도핑방법.3. The method according to claim 1 or 2,
Wherein the first impurity doping layer is formed by thermal diffusion or ion implantation,
Wherein a sheet resistance of said first impurity doping layer is 20-200? / ?. 제 1항 또는 제 2항에 있어서,
상기 마스크 층은 스크린인쇄 공법으로 형성하고,
상기 마스크 층의 두께는 1-50㎛이며,
상기 마스크 층은 PR(Photo Resist) 혹은 금속으로 형성되는 도핑방법.3. The method according to claim 1 or 2,
The mask layer is formed by a screen printing method,
The thickness of the mask layer is 1-50 占 퐉,
Wherein the mask layer is made of PR (Photo Resist) or a metal. 제 1항 또는 제 2항에 있어서,
상기 홈은 레이저 커팅으로 형성하고,
상기 홈의 깊이는 5-30㎛이며, 넓이는 200-400㎛인 도핑방법.3. The method according to claim 1 or 2,
The grooves are formed by laser cutting,
Wherein the depth of the groove is 5-30 占 퐉 and the width is 200-400 占 퐉. 제 1항 또는 제 2항에 있어서,
상기 제 2 불순물 도핑영역은 상기 제 2 불순물 이온은 500eV-50keV로 가속시켜서 형성하며,
상기 제 2 불순물 도핑영역의 시트 저항은 40-200Ω/□인 도핑방법.3. The method according to claim 1 or 2,
The second impurity-doped region is formed by accelerating the second impurity ion at 500 eV to 50 keV,
And a sheet resistance of the second impurity doped region is 40-200? / ?. 제 1항 또는 제 2항에 있어서,
상기 제 2 불순물 도핑영역을 형성한 상기 N형 기판의 후면에 제 1 불순물 도핑 층 혹은 제 2 불순물 도핑 층을 형성하는 단계를 더 포함하는 도핑방법.3. The method according to claim 1 or 2,
And forming a first impurity doping layer or a second impurity doping layer on a rear surface of the N-type substrate on which the second impurity doped region is formed. 제 1항 또는 제 2항에 있어서,
상기 보호막의 두께는 1-50㎛이며,
상기 보호막은 PR 혹은 SiO2 혹은α-Si 혹은 Poly-Si 혹은 SiNx 박막 중 어느 하나로 이루어지는 도핑방법.3. The method according to claim 1 or 2,
The thickness of the protective film is 1-50 占 퐉,
Wherein the protective film is made of PR, SiO 2, α-Si, Poly-Si or SiN x thin film. PN 구조로,
청구항 1 내지 2 중 어느 한 항의 도핑방법으로 형성된 PN 구조를 가지며,
상기 제 1 불순물 도핑영역과 상기 제 2 불순물 도핑영역은 서로 접촉하지 않고,
상기 제 2 불순물 도핑 버퍼영역은 상기 제 2 불순물 도핑영역과 접촉하며, 도핑농도는 상기 제 2 불순물 도핑영역보다 낮은 PN 구조.With the PN structure,
5. A doping method comprising: forming a PN structure formed by a doping method according to any one of claims 1 to 2,
The first impurity doped region and the second impurity doped region do not contact each other,
The second impurity doped buffer region is in contact with the second impurity doped region and the doping concentration is lower than the second impurity doped region. 제 10항에 있어서,
상기 PN 구조는 상기 N형 기판의 후면에 형성된 제 1 불순물 도핑 층 또는 제 2 불순물 도핑 층을 더 포함하는 PN 구조.11. The method of claim 10,
Wherein the PN structure further comprises a first impurity doping layer or a second impurity doping layer formed on a back surface of the N-type substrate. 제 10항에 있어서,
상기 제 1 불순물 도핑영역과 상기 제 2 불순물 도핑영역 사이의 거리는 적어도 2㎛인 PN 구조.11. The method of claim 10,
And a distance between the first impurity doped region and the second impurity doped region is at least 2 占 퐉. 제 10항에 있어서,
상기 제 1 불순물 도핑영역의 시트 저항은 20-200Ω/□이고,
상기 제 2 불순물 도핑영역의 시트 저항은 40-200Ω/□인 PN 구조.11. The method of claim 10,
The sheet resistance of the first impurity doped region is 20-200 OMEGA /
And the sheet resistance of the second impurity doped region is 40-200? / ?. 태양전지의 제조방법으로,
청구항 1 또는 2 중 어느 한 항에 기재된 도핑방법에 의하여 PN 구조를 형성하는 단계;
상기 PN 구조의 후면을 코팅하여 제 1 패시베이션 층과 반사방지 층을 차례로 형성하는 단계;
상기 PN 구조의 표면에 제 2 패시베이션 층을 형성하는 단계;
상기 PN 구조의 표면에 각각 양극과 음극을 형성하는 단계;
상기 양극과 상기 음극의 금속 원소와 상기 PN 구조가 재결합되도록 상기 PN 구조를 소결(sintering)하는 공정을 실행하는 단계를 포함하며,
상기 양극은 상기 제 2 불순물 도핑영역의 상부에 위치하고, 상기 음극은 상기 제 1 불순물 도핑영역의 상부에 위치하는 태양전지의 제조방법.As a method of manufacturing a solar cell,
Forming a PN structure by the doping method according to claim 1 or 2;
Coating a backside of the PN structure to form a first passivation layer and an antireflection layer;
Forming a second passivation layer on the surface of the PN structure;
Forming an anode and a cathode on the surface of the PN structure, respectively;
And sintering the PN structure such that the PN structure is recombined with the metal element of the anode and the cathode,
Wherein the anode is located above the second impurity doped region and the cathode is located above the first impurity doped region. 제 14항에 있어서,
상기 코팅은 PECVD법으로 실행하고,
상기 제 1 패시베이션 층은 SiO2, SiC, Al2O3, SiNx 혹은 α-Si 어느 박막 중 어느 하나 혹은 다중 층으로 이루어지며,
상기 반사방지 층은 SiNx 박막으로 이루어지는 태양전지의 제조방법.15. The method of claim 14,
The coating was carried out by PECVD,
The first passivation layer may be formed of any one of SiO 2 , SiC, Al 2 O 3 , SiN x , and α-Si,
Wherein the antireflection layer is made of a SiN x thin film. 제 14항에 있어서,
상기 양극 또는 상기 음극은 Ag 페이스트 혹은 Ag-Al 페이스트를 이용하여 스크린인쇄 공법으로 형성하는 태양전지의 제조방법.15. The method of claim 14,
Wherein the anode or the cathode is formed by a screen printing method using Ag paste or Ag-Al paste. 제 14항에 있어서,
상기 제 2 패시베이션 층은 PECVD법으로 형성되고,
상기 제 2 패시베이션 층은 SiO2, SiC, Al2O3, SiNx 혹은 α-Si 어느 박막 중 어느 하나 혹은 다중 층으로 이루어지는 태양전지의 제조방법.15. The method of claim 14,
The second passivation layer is formed by PECVD,
Wherein the second passivation layer is made of any one of SiO 2 , SiC, Al 2 O 3 , SiN x, or? -Si or a multilayer. 태양전지의 제조방법으로,
청구항 1 또는 2 중 어느 한 항에 기재된 도핑방법에 의하여 PN 구조를 형성하는 단계;
상기 PN 구조의 후면을 코팅하여 제 1 패시베이션 층과 반사방지 층을 차례로 형성하는 단계;
상기 PN 구조의 표면에 제 2 패시베이션 층을 형성하는 단계;
상기 제 2 불순물 도핑영역과 대응되는 상기 제 2 패시베이션 층에 제 1 컨택홀을 형성하고, 상기 제 1 불순물 도핑영역과 대응되는 상기 제 2 패시베이션 층에 제 2 컨택홀을 형성하는 단계;
상기 PN 구조의 표면에 각각 양극과 음극을 형성하는 단계;
상기 양극과 상기 음극의 금속 원소와 상기 PN 구조가 재결합되도록 상기 PN 구조를 소결(sintering)하는 단계를 포함하며,
상기 양극은 상기 제 1 컨택홀을 통해 상기 제 2 불순물 도핑영역과 연결하고, 상기 음극은 상기 제 2 컨택홀을 통해 상기 제 1 불순물 도핑영역과 연결하는 태양전지의 제조방법.As a method of manufacturing a solar cell,
Forming a PN structure by the doping method according to claim 1 or 2;
Coating a backside of the PN structure to form a first passivation layer and an antireflection layer;
Forming a second passivation layer on the surface of the PN structure;
Forming a first contact hole in the second passivation layer corresponding to the second impurity doped region and forming a second contact hole in the second passivation layer corresponding to the first impurity doped region;
Forming an anode and a cathode on the surface of the PN structure, respectively;
And sintering the PN structure such that the PN structure is recombined with the metal element of the anode and the cathode,
Wherein the anode is connected to the second impurity doped region through the first contact hole and the cathode is connected to the first impurity doped region through the second contact hole. 태양전지로,
청구항 10에 기재된 PN 구조와;
상기 PN 구조의 후면에 차례로 코팅된 제 1 패시베이션 층 및 반사방지 층과;
상기 PN 구조의 표면에 형성된 제 2 패시베이션 층; 및
상기 제 1 불순물 도핑영역에 형성된 음극과 상기 제 2 불순물 도핑영역에 형성된 양극을 포함하는 태양전지.With solar cells,
A PN structure according to claim 10;
A first passivation layer and an antireflective layer sequentially coated on a rear surface of the PN structure;
A second passivation layer formed on a surface of the PN structure; And
A negative electrode formed in the first impurity doped region and a positive electrode formed in the second impurity doped region. 제 19항에 있어서,
상기 제 1 패시베이션 층은 SiO2, SiC, Al2O3, SiNx 혹은 α-Si 어느 박막 중 어느 하나 혹은 다중 층으로 이루어지고,
상기 반사방지 층은 SiNx 박막으로 이루어지는 태양전지.20. The method of claim 19,
The first passivation layer may be formed of any one of a thin film of SiO 2 , SiC, Al 2 O 3 , SiNx, or a-Si,
The anti-reflection layer may be formed of SiN x A solar cell comprising a thin film. 제 19항에 있어서,
상기 제 2 불순물 도핑영역과 대응되는 제 2 패시베이션 층에는 제 1 컨택홀이 배치되고,
상기 제 1 불순물 도핑영역과 대응되는 제 2 패시베이션 층에는 적어도 하나 이상의 제 2 컨택홀이 배치되며,
상기 양극은 상기 제 1 컨택홀을 통해서 상기 제 2 불순물 도핑영역과 연결되고,
상기 음극은 상기 제 2 컨택홀을 통해서 상기 제 1 불순물 도핑영역과 연결되는 태양전지.20. The method of claim 19,
A first contact hole is disposed in the second passivation layer corresponding to the second impurity doped region,
At least one second contact hole is disposed in the second passivation layer corresponding to the first impurity doped region,
The anode is connected to the second impurity doped region through the first contact hole,
And the cathode is connected to the first impurity doped region through the second contact hole. 제 19항에 있어서,
상기 제 2 패시베이션 층은 SiO2, SiC, Al2O3, SiNx 혹은 α-Si 어느 박막 중 어느 하나 혹은 다중 층으로 이루어지는 태양전지.20. The method of claim 19,
Wherein the second passivation layer is formed of any one of SiO 2 , SiC, Al 2 O 3 , SiNx, or? -Si or a multilayer.
KR1020157004300A 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell KR101583599B1 (en)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
CN201010598959.1 2010-12-17
CN201010598951.5A CN102569491B (en) 2010-12-17 2010-12-17 Method for doping solar wafer and doped wafer
CN201010599446.2A CN102569495B (en) 2010-12-17 2010-12-17 Method for doping solar wafer and doped wafer
CN201010599446.2 2010-12-17
CN201010598951.5 2010-12-17
CN201010598959.1A CN102569492B (en) 2010-12-17 2010-12-17 Doping method for solar energy wafer and doped wafer
CN201110038158.4 2011-02-15
CN201110038160.1A CN102637767B (en) 2011-02-15 2011-02-15 Solar cell manufacturing method and solar cell
CN201110038158.4A CN102637766B (en) 2011-02-15 2011-02-15 Solar wafer doping method, doping wafer, solar battery and manufacturing method
CN201110038160.1 2011-02-15
PCT/CN2011/080101 WO2012079403A1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137018723A Division KR101620532B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell

Publications (2)

Publication Number Publication Date
KR20150031482A KR20150031482A (en) 2015-03-24
KR101583599B1 true KR101583599B1 (en) 2016-01-12

Family

ID=46244055

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020157004300A KR101583599B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell
KR1020137018723A KR101620532B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell
KR1020157004294A KR101583594B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell
KR1020157004302A KR101583601B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020137018723A KR101620532B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell
KR1020157004294A KR101583594B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell
KR1020157004302A KR101583601B1 (en) 2010-12-17 2011-09-23 Doping method, pn structure, method for fabricating solar cell, and solar cell

Country Status (2)

Country Link
KR (4) KR101583599B1 (en)
WO (1) WO2012079403A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864275B (en) * 2020-12-31 2022-12-27 晶澳太阳能有限公司 Preparation method of IBC (intermediate bulk Battery) cell, IBC cell and solar cell module
CN113629172B (en) * 2021-09-14 2023-03-14 常州时创能源股份有限公司 Boron diffusion method of solar cell and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330926A (en) * 1990-11-14 1994-07-19 Nec Corporation Method of fabricating semiconductor device having a trenched cell capacitor
JP2008186927A (en) * 2007-01-29 2008-08-14 Sharp Corp Back face junction solar battery and manufacturing method therefor
CN101866858B (en) * 2010-05-27 2012-07-04 复旦大学 Manufacture method of sinking channel type PNPN field effect transistor

Also Published As

Publication number Publication date
KR101583601B1 (en) 2016-01-12
WO2012079403A1 (en) 2012-06-21
KR20150038149A (en) 2015-04-08
KR20130108645A (en) 2013-10-04
KR20150031482A (en) 2015-03-24
KR20150031483A (en) 2015-03-24
KR101620532B1 (en) 2016-05-12
KR101583594B1 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
EP2149156B1 (en) Method for cleaning a solar cell surface opening made with a solar etch paste
JP4767110B2 (en) Solar cell and method for manufacturing solar cell
CN103700713B (en) Solaode and manufacture method thereof
US20100229928A1 (en) Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
US20100276772A1 (en) Photoelectric conversion device and method of manufacturing photoelectric conversion device
JP2017535975A (en) High efficiency N-type double-sided solar cell
KR101768907B1 (en) Method of fabricating Solar Cell
JP2013183004A (en) Method for manufacturing solar cell
TWI529954B (en) Solar cell, module comprising the same and method of manufacturing the same
KR101583599B1 (en) Doping method, pn structure, method for fabricating solar cell, and solar cell
JP2024039048A (en) Semiconductor substrates, solar cells and photovoltaic modules
TW200826310A (en) Thin-film solar module
US20110056548A1 (en) Wafer-Based Solar Cell with Deeply Etched Structure
JPWO2012017517A1 (en) Solar cells
CN102569495B (en) Method for doping solar wafer and doped wafer
TW201442261A (en) Method of manufacturing silicon solar cell and silicon solar cell
TWI455330B (en) Solar cell structure and manufacturing method of the same
KR20020059186A (en) manufacturing method of silicon solar cell
KR20110007499A (en) Solar cell and manufacturing mehtod of the same
CN102569492B (en) Doping method for solar energy wafer and doped wafer
JP5029921B2 (en) Method for manufacturing solar battery cell
JP7425232B1 (en) Cell, photovoltaic module and method for manufacturing photovoltaic module
JP2011023648A (en) Solar cell
WO2013040785A1 (en) Doping method, pn structure, method for fabricating solar cell, and solar cell
TWI812265B (en) Hot carrier solar cell and tandem solar cell

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee