KR101573311B1 - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101573311B1
KR101573311B1 KR1020140011094A KR20140011094A KR101573311B1 KR 101573311 B1 KR101573311 B1 KR 101573311B1 KR 1020140011094 A KR1020140011094 A KR 1020140011094A KR 20140011094 A KR20140011094 A KR 20140011094A KR 101573311 B1 KR101573311 B1 KR 101573311B1
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor package
ball
support
molding
Prior art date
Application number
KR1020140011094A
Other languages
English (en)
Other versions
KR20150090442A (ko
Inventor
박동주
김재윤
김진성
안예슬
한규완
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140011094A priority Critical patent/KR101573311B1/ko
Publication of KR20150090442A publication Critical patent/KR20150090442A/ko
Application granted granted Critical
Publication of KR101573311B1 publication Critical patent/KR101573311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 팬-인 피오피 타입의 패키지를 구성하는 인터포저의 구조를 개선하여, 워피지 현상을 방지할 수 있도록 한 반도체 장치 및 이의 제조 방법에 관한 것이다.
이를 위해, 본 발명은 기판 위에 도전 가능하게 부착된 반도체 칩 및 적층용 볼과, 반도체 칩과 적층용 볼을 봉지하는 몰딩 컴파운드 수지와, 적층용 볼이 노출되도록 몰딩 컴파운드 수지에 형성된 관통 몰드 비아를 포함하는 하부 반도체 패키지와; 상기 하부 반도체 패키지의 적층용 볼에 도전 가능하게 연결되며 적층되어, 하부 반도체 패키지와 상부 반도체 패키지를 도전 가능하게 연결하는 인터포저; 를 포함하되, 상기 인터포저의 저면에 몰딩 지지체를 일체로 몰딩하고, 인터포저의 접속용 볼이 하부 반도체 패키지의 적층용 볼에 융착된 후, 동일한 재질 및 열팽창계수를 갖는 몰딩 지지체와 하부 반도체 패키지의 몰딩 컴파운드 수지가 서로 인접 배열되도록 한 것을 특징으로 하는 반도체 장치 및 이의 제조 방법을 제공한다.

Description

반도체 장치 및 이의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 팬-인 피오피 타입의 패키지를 구성하는 인터포저의 구조를 개선하여, 워피지 현상을 방지할 수 있도록 한 반도체 장치 및 이의 제조 방법에 관한 것이다.
각종 전자기기 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등 복합화 추세에 따라, 전자기기내 탑재되는 반도체 소자들에 대한 높은 신뢰성을 요구하고 있으며, 그에 따라 웨이퍼 레벨의 칩 스케일 패키지, 인터포저에 여러개의 칩을 한꺼번에 부착하여 기판에 탑재시킨 칩 적층형 패키지, 인너포저를 사이에 두고 상하로 적층되는 패키지 온 패키지(POP, Package On Package) 등 다양한 구조의 반도체 패키지가 개발되고 있다.
여기서, 종래의 패키지 온 패키지의 구성 및 그 제조 과정을 살펴보면 다음과 같다.
첨부한 도 3은 종래의 패키지 온 패키지를 나타낸 단면도이다.
도 3에서, 도면부호 100은 하부 반도체 패키지를 나타내고, 도면부호 300은 상부 반도체 패키지를 나타내며, 도면부호 200은 하부 반도체 패키지(100)와 상부 반도체 패키지(300)를 도전 가능하게 연결하는 인터포저를 나타낸다.
먼저, 상기 하부 반도체 패키지(100)를 제조하고자, 기판(102)의 상면 중앙영역에 반도체 칩(104)이 도전성 범프(106)를 매개로 전기적 신호 교환 가능하게 적층 부착되고, 또한 기판(102)의 상면 테두리 영역에는 적층용 볼(108)이 도전 가능하게 부착된다.
이어서, 상기 기판(102)의 상면에 걸쳐 몰딩 컴파운드 수지(110)가 몰딩되는 단계가 진행되어, 반도체 칩(104) 및 적층용 볼(108)이 봉지되는 바, 반도체 칩(104)의 상면은 열방출을 위하여 외부로 노출되도록 한다.
연이어, 상기 몰딩 컴파운드 수지(110)의 상면에 레이저 가공에 의한 일정 깊이의 관통 몰드 비아(112: TMV, Through Mold Via)가 형성되는 바, 이 관통 몰드 비아(112)를 통하여 적층용 볼(108)이 노출되는 상태가 된다.
다음으로, 상기와 같이 제조된 하부 반도체 패키지(100)의 관통 몰드 비아(112)에 인터포저(200)를 적층하는 단계가 진행된다.
상기 인터포저(200)는 실리콘 재질로서, 관통 실리콘 비아 또는 재배선(미도시됨) 등을 이용하여 하부 반도체 패키지(100)와 상부 반도체 패키지(300)를 도전 가능하게 연결하는 매개체 역할을 한다.
상기 인터포저(200)의 상면에는 상부 반도체 패키지(300)의 입출력단자(302)가 접속 연결되는 도전성 패드(202)가 노출되고, 저면에는 도전성 패드(202)와 통상의 관통 실리콘 비아 또는 재배선(미도시됨)에 의하여 도전 가능하게 연결되는 랜드가 형성되며, 이 랜드에 접속용 볼(204)이 융착된다.
따라서, 상기 접속용 볼(204)을 관통 몰드 비아(112)내에 삽입하여 적층용 볼(108)과 접촉되게 한 후, 리플로우 공정에 의하여 상호 융착되도록 함으로써, 하부 반도체 패키지(100)에 대한 인터포저(200)의 적층이 이루어진다.
이어서, 상기 인터포저(200)의 도전성 패드(202) 위에 상부 반도체 패키지(300)의 입출력단자(302)를 융착시킴으로써, 상부 반도체 패키지(300)의 적층이 이루어진다.
한편, 상기 인터포저(200)의 도전성 패드(202) 위에 상부 반도체 패키지(300)가 적층되지 않고, 복수의 반도체 칩이 적층 부착되기도 한다.
그러나, 상기한 구성으로 이루어진 종래의 패키지 온 패키지는 다음과 같은 문제점이 있다.
상기 인터포저(200)의 접속용 볼(204)과 하부 반도체 패키지(100)의 적층용 볼(108)을 상호 접합시키는 리플로우 공정 등에서 열이 발생하는 바, 발생된 열이 하부 반도체 패키지(100)의 반도체 칩(104)과 몰딩 컴파운드 수지(110), 그리고 그 위의 인터포저(200)에 열이 전달된다.
이때, 상기 반도체 칩(104)과 몰딩 컴파운드 수지(110), 그리고 그 위의 인터포저(200)는 서로 다른 열패창계수를 갖기 때문에 인터포저(200)의 에지부가 휘어지는 워피지(휘어짐: warpage) 현상이 발생된다.
이렇게 인터포저에 워피지 현상이 발생하면, 인터포저의 접속용 볼(204)이 적층용 볼(108)에 제대로 융착(interconnection)되지 않는 넌-웨트(non-wet) 불량 현상이 발생하는 문제점이 따른다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 인터포저의 저부에 하부 반도체 패키지의 몰딩 컴파운드 수지와 동일한 열팽창계수를 갖는 몰딩지지체를 몰딩해줌으로써, 인터포저의 워피지 현상을 방지할 수 있도록 한 반도체 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 기판과, 기판 위에 도전 가능하게 부착된 반도체 칩 및 적층용 볼과, 반도체 칩과 적층용 볼을 봉지하는 몰딩 컴파운드 수지와, 적층용 볼이 노출되도록 몰딩 컴파운드 수지에 형성된 관통 몰드 비아를 포함하는 하부 반도체 패키지와; 상기 하부 반도체 패키지의 적층용 볼에 도전 가능하게 연결되며 적층되어, 하부 반도체 패키지와 상부 반도체 패키지를 도전 가능하게 연결하는 인터포저; 를 포함하되, 상기 인터포저의 저면에 몰딩 지지체를 일체로 몰딩하고, 인터포저의 접속용 볼이 하부 반도체 패키지의 적층용 볼에 융착된 후, 동일한 재질 및 열팽창계수를 갖는 몰딩 지지체와 하부 반도체 패키지의 몰딩 컴파운드 수지가 서로 인접 배열되도록 한 것을 특징으로 하는 반도체 장치를 제공한다.
바람직하게는, 상기 인터포저의 저면에 형성된 랜드에는 몰딩지지체와 수평을 이루도록 그라인딩된 지지볼이 부착되고, 이 지지볼에 접속용 볼이 융착된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명은: 상면에 도전성 패드가 형성되고, 저면에 랜드가 형성된 인터포저 제공 단계와; 상기 인터포저의 랜드에 지지볼을 부착하는 단계와; 상기 지지볼이 봉지되도록 인터포저의 저면에 몰딩지지체를 일정 두께로 몰딩하는 단계와; 상기 몰딩지지체 및 지지볼을 일정 두께로 그라인딩하는 단계와; 그라인딩에 의하여 노출된 지지볼의 평탄면에 접속용 볼을 융착시키는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법을 제공한다.
바람직하게는, 상기 인터포저의 접속용 볼을 하부 반도체 패키지의 관통 몰드 비아에 삽입하여 적층용 볼에 융착시키는 동시에 인터포저의 저면에 몰딩된 몰딩 지지체가 동일한 재질 및 열팽창계수를 갖는 하부 반도체 패키지의 몰딩 컴파운드 수지와 인접 배열되도록 한 인터포저 적층 단계를 더 포함하는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 하부 반도체 패키지와 상부 반도체 패키지 또는 하부 반도체 패키지와 적층 칩 간을 도전 가능하게 연결하도록 하부 반도체 패키지에 적층되는 인터포저를 워피지 방지가 가능한 구조로 개선하되, 인터포저의 저부에 하부 반도체 패키지의 몰딩 컴파운드 수지와 동일한 열팽창계수를 갖는 몰딩지지체를 몰딩시킨 구조로 개선함으로써, 패키지 온 패키지의 워피지 현상을 방지할 수 있다.
즉, 제조 공정 중 발생되는 열이 인터포저와 하부 반도체 패키지쪽으로 전달되더라도, 동일한 재질 및 열팽창계수를 갖는 인터포저의 몰딩지지체와 하부 반도체 패키지의 몰딩 컴파운드 수지가 서로 인접 배열되는 상태가 되므로, 인터포저만이 휘어지는 워피지 현상을 방지할 수 있다.
또한, 워퍼지가 발생되는 원인인 열 응력을 인터포저의 몰딩지지체에서 잡아주므로, 인터포저의 수평 상태가 견고하게 유지될 수 있다.
도 1은 본 발명에 따른 반도체 장치의 인터포저 제조 과정을 나타낸 단면도,
도 2는 본 발명에 따른 반도체 장치의 인터포저를 하부 반도체 패키지에 적층하는 것을 나타낸 단면도,
도 3은 종래의 반도체 장치를 나타낸 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 하부 반도체 패키지와 상부 반도체 패키지가 인터포저에 의하여 도전 가능하게 적층되는 패키지 온 패키지로서, 인터포저의 저부에 하부 반도체 패키지의 몰딩 컴파운드 수지와 동일한 열팽창계수를 갖는 몰딩지지체를 몰딩해줌으로써, 인터포저의 워피지 현상을 방지할 수 있도록 한 점에 주안점이 있다.
첨부한 도 1은 본 발명에 따른 반도체 장치의 인터포저 제조 과정을 나타낸 단면도이고, 도 2는 본 발명에 따른 반도체 장치의 인터포저를 하부 반도체 패키지에 적층하는 것을 나타낸 단면도이다.
먼저, 상기 하부 반도체 패키지(100)를 제조하고자, 기판(102)의 상면 중앙영역에 반도체 칩(104)이 도전성 범프(106)를 매개로 전기적 신호 교환 가능하게 적층 부착되고, 또한 기판(102)의 상면 테두리 영역에는 적층용 볼(108)이 도전 가능하게 부착된다.
이어서, 상기 기판(102)의 상면에 걸쳐 몰딩 컴파운드 수지(110)가 몰딩되는 단계가 진행되어, 반도체 칩(104) 및 적층용 볼(108)이 봉지되는 바, 반도체 칩(104)의 상면은 열방출을 위하여 외부로 노출되도록 한다.
연이어, 상기 몰딩 컴파운드 수지(110)의 상면에 레이저 가공에 의한 일정 깊이의 관통 몰드 비아(112: TMV, Through Mold Via)가 형성되는 바, 이 관통 몰드 비아(112)를 통하여 적층용 볼(108)이 노출되는 상태가 된다.
다음으로, 상기와 같이 제조된 하부 반도체 패키지(100)의 관통 몰드 비아(112)에 인터포저(200)를 적층하는 단계가 진행되는 바, 인터포저(200)는 실리콘 재질로서, 관통 실리콘 비아 또는 재배선(미도시됨) 등을 이용하여 하부 반도체 패키지(100)와 상부 반도체 패키지(300)를 도전 가능하게 연결하는 매개체 역할을 한다.
본 발명에 따른 인터포저(200)는 저면에 몰딩 지지체(210)가 일정 두께로 몰딩된 구조로 구비되며, 인터포저(200)의 접속용 볼(204)이 하부 반도체 패키지(100)의 적층용 볼(108)에 융착될 때, 동일한 재질 및 열팽창계수를 갖는 몰딩 지지체(210)가 하부 반도체 패키지(100)의 몰딩 컴파운드 수지(110) 위에 인접 배열된다.
여기서, 본 발명에 따른 인터포저를 제조하는 과정을 좀 더 상세하게 설명하면 다음과 같다.
도 1에서 보듯이, 먼저 상면에 도전성 패드(202)가 형성되고, 저면에 랜드(206)가 형성된 인터포저(200)를 구비한 다음, 이 인터포저(200)의 랜드(206)에 지지볼(212)을 융착시킨다.
다음으로, 상기 인터포저(200)의 저면에 걸쳐 일정 두께의 몰딩지지체(210)를 몰딩하는 동시에 몰딩지지체(210)내에 지지볼(212)이 봉지되는 상태가 되도록 한다.
연이어, 상기 몰딩지지체(210) 및 지지볼(212)을 일정 두께로 그라인딩하여, 몰딩지지체(210)와 지지볼(212)의 그라인딩면이 서로 수평을 이루는 평평한 상태가 되도록 한다.
이어서, 그라인딩에 의하여 노출된 지지볼(212)의 평탄면에 하부 반도체 패키지와의 전기적 접속을 위한 접속용 볼(204)을 융착시키는 단계가 진행된다.
이와 같이, 상기 인터포저(200)의 저면에 형성된 랜드(206)에 지지볼(212)을 부착한 다음, 몰딩지지체(210)로 몰딩하고, 다시 그라인딩을 통하여 노출된 지지볼(212)의 평탄면에 접속용 볼(204)을 융착함으로써, 본 발명의 인터포저가 완성된다.
이렇게 완성된 인터포저(200)를 도 1에서 보듯이 하부 반도체 패키지(100)에 적층하게 된다.
즉, 상기 인터포저(200)의 접속용 볼(204)을 하부 반도체 패키지(100)의 관통 몰드 비아(112)에 삽입하여 적층용 볼(108)에 융착시킴으로써, 하부 반도체 패키지(100)에 대한 인터포저(200)의 적층이 이루어지고, 이와 동시에 인터포저(200)의 저면에 몰딩된 몰딩 지지체(210)가 동일한 재질 및 열팽창계수를 갖는 하부 반도체 패키지(100)의 몰딩 컴파운드 수지(110)와 인접 배열되는 상태가 된다.
따라서, 제조 공정 중 발생되는 열이 인터포저(200)와 하부 반도체 패키지(100)쪽으로 전달되더라도, 동일한 재질 및 열팽창계수를 갖는 인터포저(200)의 몰딩지지체(210)와 하부 반도체 패키지(100)의 몰딩 컴파운드 수지(110)가 서로 인접 배열되는 상태가 되므로, 인터포저(200)만이 휘어지는 워피지 현상을 방지할 수 있고, 또한 워퍼지가 발생되는 원인인 열 응력을 인터포저(200)의 몰딩지지체(210)에서 잡아주게 되므로, 인터포저의 수평 상태가 견고하게 유지될 수 있다.
100 : 하부 반도체 패키지
102 : 기판
104 : 반도체 칩
106 : 도전성 범프
108 : 적층용 볼
110 : 몰딩 컴파운드 수지
112 : 관통 몰드 비아
200 : 인터포저
202 : 도전성 패드
204 : 접속용 볼
206 : 랜드
210 : 몰딩지지체
212 : 지지볼
300 : 상부 반도체 패키지
302 : 입출력단자

Claims (4)

  1. 기판(102)과, 기판(102) 위에 도전 가능하게 부착된 반도체 칩(104) 및 적층용 볼(108)과, 반도체 칩(104)과 적층용 볼(108)을 봉지하는 몰딩 컴파운드 수지(110)와, 적층용 볼(108)이 노출되도록 몰딩 컴파운드 수지(110)에 형성된 관통 몰드 비아(112)를 포함하는 하부 반도체 패키지(100)와;
    상기 하부 반도체 패키지(100)의 적층용 볼(108)에 도전 가능하게 연결되며 적층되어, 하부 반도체 패키지(100)와 상부 반도체 패키지(300)를 도전 가능하게 연결하는 인터포저(200);
    를 포함하되,
    상기 인터포저(200)의 저면에 몰딩 지지체(210)를 일체로 몰딩하고, 인터포저(200)의 접속용 볼(204)이 하부 반도체 패키지(100)의 적층용 볼(108)에 융착된 후, 동일한 재질 및 열팽창계수를 갖는 몰딩 지지체(210)와 하부 반도체 패키지(100)의 몰딩 컴파운드 수지(110)가 서로 인접 배열되도록 하며,
    상기 인터포저(200)의 저면에 형성된 랜드(206)에는 몰딩지지체(210)와 수평을 이루도록 그라인딩된 지지볼(212)이 부착되고, 이 지지볼(212)에 접속용 볼(204)이 융착된 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 상면에 도전성 패드(202)가 형성되고, 저면에 랜드(206)가 형성된 인터포저(200) 제공 단계와;
    상기 인터포저(200)의 랜드(206)에 지지볼(212)을 부착하는 단계와;
    상기 지지볼(212)이 봉지되도록 인터포저(200)의 저면에 몰딩지지체(210)를 일정 두께로 몰딩하는 단계와;
    상기 몰딩지지체(210) 및 지지볼(212)을 일정 두께로 그라인딩하는 단계와;
    그라인딩에 의하여 노출된 지지볼(212)의 평탄면에 접속용 볼(204)을 융착시키는 단계; 및
    상기 인터포저(200)의 접속용 볼(204)을 하부 반도체 패키지(100)의 관통 몰드 비아(112)에 삽입하여 적층용 볼(108)에 융착시키는 동시에 인터포저(200)의 저면에 몰딩된 몰딩 지지체(210)가 동일한 재질 및 열팽창계수를 갖는 하부 반도체 패키지(100)의 몰딩 컴파운드 수지(110)와 인접 배열되도록 한 인터포저 적층 단계;
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 삭제
KR1020140011094A 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법 KR101573311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140011094A KR101573311B1 (ko) 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140011094A KR101573311B1 (ko) 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150090442A KR20150090442A (ko) 2015-08-06
KR101573311B1 true KR101573311B1 (ko) 2015-12-02

Family

ID=53885155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011094A KR101573311B1 (ko) 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101573311B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052368A (zh) * 2017-09-28 2020-04-21 英特尔公司 有源硅上封装半导体封装

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166886A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置
KR101247986B1 (ko) 2012-09-27 2013-03-27 (주) 이피웍스 충격완화 반도체 패키지용 인터포저 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166886A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置
KR101247986B1 (ko) 2012-09-27 2013-03-27 (주) 이피웍스 충격완화 반도체 패키지용 인터포저 및 그 제조방법

Also Published As

Publication number Publication date
KR20150090442A (ko) 2015-08-06

Similar Documents

Publication Publication Date Title
US10269763B2 (en) Package-on-package structure having polymer-based material for warpage control
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
US9520304B2 (en) Semiconductor package and fabrication method thereof
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
TWI667714B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
TWI496270B (zh) 半導體封裝件及其製法
US7989959B1 (en) Method of forming stacked-die integrated circuit
US9786610B2 (en) Semiconductor package and fabrication method thereof
TWI614848B (zh) 電子封裝結構及其製法
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
JP2013526066A (ja) 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US9754898B2 (en) Semiconductor package and fabrication method thereof
US20150255311A1 (en) Method of fabricating semiconductor package
KR101573311B1 (ko) 반도체 장치 및 이의 제조 방법
KR101624850B1 (ko) 적층형 반도체 패키지
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
KR101538680B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101332857B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 5