KR101569415B1 - 태양 전지의 제조 방법 - Google Patents

태양 전지의 제조 방법 Download PDF

Info

Publication number
KR101569415B1
KR101569415B1 KR1020140069659A KR20140069659A KR101569415B1 KR 101569415 B1 KR101569415 B1 KR 101569415B1 KR 1020140069659 A KR1020140069659 A KR 1020140069659A KR 20140069659 A KR20140069659 A KR 20140069659A KR 101569415 B1 KR101569415 B1 KR 101569415B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
hydrogen
temperature
treatment step
electrode
Prior art date
Application number
KR1020140069659A
Other languages
English (en)
Inventor
이경수
최민호
이진형
곽계영
박상욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140069659A priority Critical patent/KR101569415B1/ko
Priority to EP19178650.8A priority patent/EP3570334B1/en
Priority to US14/733,620 priority patent/US9698300B2/en
Priority to EP15001698.8A priority patent/EP2955761B1/en
Priority to JP2015116784A priority patent/JP6219886B2/ja
Priority to CN201510312681.XA priority patent/CN105185863B/zh
Application granted granted Critical
Publication of KR101569415B1 publication Critical patent/KR101569415B1/ko
Priority to JP2017188303A priority patent/JP2018026574A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/052—Cooling means directly associated or integrated with the PV cell, e.g. integrated Peltier elements for active cooling or heat sinks directly associated with the PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판에 도전형 영역을 형성하는 단계; 상기 도전형 영역에 연결되는 전극을 형성하는 단계; 및 상기 반도체 기판을 패시베이션하는 후처리 단계를 포함한다. 상기 후처리 단계는, 상기 반도체 기판에 광을 함께 제공하여 열처리하는 주처리 공정을 포함한다. 상기 주처리 공정에서의 온도가 100℃ 내지 800℃이고, 상기 주처리 공정의 온도와 광도가 다음 수식 1을 만족한다.
<수식 1>
1750 - 31.8·T + (0.16)·T2 ≤ I
여기서, 상기 T는 상기 주처리 공정에서의 온도로서 단위가 ℃이고, 상기 I은 상기 주처리 공정에서의 광도로서 단위가 mW/cm2이다.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}
본 발명은 태양 전지의 제조 방법에 관한 것으로서, 좀더 상세하게는, 결정질 반도체 기판을 기반으로 하는 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다. 또한, 다양한 측 및 전극을 가지는 태양 전지의 제조 공정을 단순화하는 것이 요구된다.
본 발명은 태양 전지의 출력 손실을 개선할 수 있는 태양 전지의 제조 방법에 관한 것이다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판에 도전형 영역을 형성하는 단계; 상기 도전형 영역에 연결되는 전극을 형성하는 단계; 및 상기 반도체 기판을 패시베이션하는 후처리 단계를 포함한다. 상기 후처리 단계는, 상기 반도체 기판에 광을 함께 제공하여 열처리하는 주처리 공정을 포함한다. 상기 주처리 공정에서의 온도가 100℃ 내지 800℃이고, 상기 주처리 공정의 온도와 광도가 다음 수식 1을 만족한다.
<수식 1>
1750 - 31.8·T + (0.16)·T2 ≤ I
여기서, 상기 T는 상기 주처리 공정에서의 온도로서 단위가 ℃이고, 상기 I은 상기 주처리 공정에서의 광도로서 단위가 mW/cm2이다.
본 실시예에 따른 태양 전지의 제조 방법은, 일정한 범위의 온도 및 광도에서 수행되는 주처리 공정을 포함하는 후처리 단계를 포함하여, 반도체 기판의 내부에 태양 전지의 특성을 저하시킬 수 있는 원하지 않는 결합(예를 들어, B-O 결합)이 생성되는 것을 방지할 수 있다. 이에 의하여 원하지 않는 결합 등에 의하여 태양 전의 특성이 저하되는 것을 방지할 수 있다. 이때, 주처리 공정의 공정 시간 또한 일정 범위 내로 한정되어 원하지 않는 결합의 생성을 좀더 효과적으로 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 전면 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4g는 도 3에 도시한 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 제조 방법의 후처리 단계에서 주처리 공정의 시간-온도 그래프이다.
도 6은 본 발명의 실시예에 따른 태양 전지의 제조 방법의 후처리 단계에서의 온도 및 광도에 따른 수소의 상태를 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따른 태양 전지의 제조 방법의 후처리 단계에서 광도 및 공정 시간에 따른 수소의 상태를 나타낸 그래프이다.
도 8은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 다른 예를 도시한 단면도이다.
도 9는 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 또 다른 예를 도시한 단면도이다.
도 10은 본 발명의 실험예에서 동일한 출력 손실을 나타내는 온도-광도의 선을 표시한 그래프이다.
도 11은 본 발명의 실험예에서 동일한 출력 손실을 나타내는 광도-공정 시간의 선을 표시한 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명한다. 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 먼저 설명한 후에 본 발명의 실시예에 따른 태양 전지의 제조 방법을 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 전면 평면도이다. 도 2에서는 반도체 기판과 전극을 위주로 하여 도시하였다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 제1 도전형을 가지는 제1 도전형 영역(20) 및 제2 도전형을 가지는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함한다. 그리고 태양 전지(100)는 제1 패시베이션막(22), 반사 방지막(24) 등의 절연막을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 이와 같이 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
반도체 기판(110)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 반도체 기판(110)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(110)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(110)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 본 실시예에서는 반도체 기판(110)의 전면에 요철이 형성되어 입사되는 광의 반사율을 낮추고 후면에는 요철이 형성되지 않아 반사 효율을 높이는 형상을 가지는 것은 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(110)의 전면 및 후면에 모두 형성될 수도 있고, 반도체 기판(110)의 전면 및 후면에 텍스쳐링에 의한 요철이 형성되지 않는 것도 가능하다.
반도체 기판(110)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(10)을 포함할 수 있다. 일 예로, 베이스 영역(10)은 제1 도전형 영역(20)보다 반도체 기판(110)의 전면으로부터 좀더 멀리, 또는 후면에 좀더 가까이 위치할 수 있다. 그리고 베이스 영역(10)은 제2 도전형 영역(30)보다 반도체 기판(110)의 전면에 좀더 가까이, 후면으로부터 좀더 멀리 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10)의 위치가 달라질 수 있음은 물론이다.
여기서, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다.
제2 도전형은 n형 또는 p형일 수 있다. 베이스 영역(10)이 n형을 가지는 경우에는 베이스 영역(10)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 베이스 영역(10)이 p형을 가지는 경우에는 베이스 영역(10)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 도펀트가 다양한 물질로 구성될 수 있다.
일 예로, 베이스 영역(10)은 p형일 수 있다. 그러면 제2 전극(44)을 소성하는 단계에서 제2 전극(44)에 포함된 물질을 확산시켜 제2 도전형 영역(30)을 형성할 수 있다. 이에 따라 제2 도전형 영역(30)을 형성하기 위한 별도의 도핑 공정을 생략할 수 있어 제조 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다.
반도체 기판(110)의 전면 쪽에는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 베이스 영역(10)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이에 대해서는 추후에 도 9를 참조하여 좀더 상세하게 설명한다.
제1 도전형은 p형 또는 n형일 수 있다. 제1 도전형 영역(20)이 p형을 가지는 경우에는 제1 도전형 영역(20)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제1 도전형 영역(20)이 n형을 가지는 경우에는 제1 도전형 영역(20)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제1 도전형 도펀트로 사용될 수 있다.
도면에서는 제1 도전형 영역(20)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제1 도전형 영역(20)이 선택적 구조(selective structure)를 가질 수 있다. 선택적 구조에 대해서는 추후에 도 8을 참조하여 상세하게 설명한다.
반도체 기판(110)의 후면 쪽에는 베이스 영역(10)과 동일한 제2 도전형을 가지되, 베이스 영역(10)보다 높은 도핑 농도로 제2 도전형 도펀트를 포함하는 제2 도전형 영역(30)이 형성될 수 있다. 제2 도전형 영역(30)은 후면 전계(back surface field)를 형성하여 반도체 기판(110)의 표면(좀더 정확하게는, 반도체 기판(110)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
본 실시예에서는 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이에 대해서는 추후에 도 9를 참조하여 좀더 상세하게 설명한다.
제2 도전형은 n형 또는 p형일 수 있다. 제2 도전형 영역(30)이 n형을 가지는 경우에는 제2 도전형 영역(30)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제2 도전형 영역(30)이 p형을 가지는 경우에는 제2 도전형 영역(30)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제2 도전형 도펀트로 사용될 수 있다. 그리고 제2 도전형 영역(30)의 제2 도전형 도펀트는 베이스 영역(10)의 제2 도전형 도펀트와 동일한 물질일 수도 있고, 이와 다른 물질일 수도 있다.
본 실시예에서 제2 도전형 영역(30)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제2 도전형 영역(30)이 선택적 구조(selective structure) 또는 국부적 구조(local structure)를 가질 수 있다. 선택적 구조 및 국부적 구조에 대해서는 추후에 도 8를 참조하여 상세하게 설명한다.
본 실시예에서는 반도체 기판(110)에 형성된 제1 및 제2 도전형 영역(20, 30)이 각기 제1 또는 제2 도전형 도펀트로 도핑되고 베이스 영역(10)이 제2 도전형 도펀트로 도핑되므로, 반도체 기판(110)에 전체적으로 도펀트가 위치하게 된다. 이때, 특정한 도펀트는 반도체 기판(110)의 내부에서 다른 물질 또는 원소와 결합하여 태양 전지(100)의 특성을 저하시킬 수 있다. 예를 들어, 반도체 기판(110)이 도펀트로 보론(B)을 포함하면, 보론과 산소(O)가 반응하여 B-O 결합을 형성할 수 있다. 이러한 B-O 결합은 캐리어의 수명(lifetime)을 크게 줄여 태양 전지(100)의 특성을 저하시킬 수 있다. 특히, 보론이 베이스 영역(10)에 포함되는 제2 도전형 도펀트로 사용되어 베이스 영역(10)이 p형을 가지면, 반도체 기판(110)의 넓은 면적에 B-O 결합이 많은 양으로 존재할 수 있어 태양 전지(100)의 특성이 크게 저하될 수 있다.
이에 따라 본 실시예에서는 태양 전지(100)의 특성을 저하시키는 결합(예를 들어, 상술한 B-O 결합) 등이 발생하지 않도록 후처리 단계(도 3의 참조부호 ST50, 이하 동일)를 수행하여 태양 전지(100)의 특성 저하를 방지한다. 이에 대해서는 추후에 태양 전지(100)의 제조 방법에서 좀더 상세하게 설명한다.
이때, 반도체 기판(110)의 두께(T1)는 200um 이하일 수 있다. 반도체 기판(110)의 두께(T1)가 200um를 초과하면 후처리 단계(ST50)에 의한 효과가 반도체 기판(110)에 전체적으로 충분하게 나타나기 힘들 수 있기 때문이다. 일 예로, 반도체 기판(110)의 두께(T1)가 100um 내지 200um일 수 있다. 반도체 기판(110)의 두께(T1)가 100um 미만이면, 광전 변환이 일어나는 반도체 기판(110)의 두께(T1)가 충분하지 않아 태양 전지(100)의 효율이 저하될 수 있고 태양 전지(100)의 기계적 특성이 충분하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(110)의 두께(T1)는 다양하게 변화될 수 있다.
반도체 기판(110)의 전면 위에, 좀더 정확하게는, 반도체 기판(110)에 또는 이 위에 형성된 제1 도전형 영역(20) 위에 제1 패시베이션막(22) 및 반사 방지막(24)이 차례로 형성되고, 제1 전극(42)이 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여(즉, 개구부(102)를 통하여) 제1 도전형 영역(20)에 접촉하여 형성된다.
제1 패시베이션막(22) 및 반사 방지막(24)은 제1 전극(42)에 대응하는 개구부(102)를 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다.
제1 패시베이션막(22)은 제1 도전형 영역(20)에 접촉하여 형성되어 제1 도전형 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 제1 패시베이션막(22) 및 반사 방지막(24)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
제1 패시베이션막(22)은 다양한 물질로 형성될 수 있다. 일례로, 제1 패시베이션막(22)은 수소를 포함하는 절연 물질로 포함될 수 있다. 이와 같이 제1 패시베이션막(22)이 수소를 포함하면, 반도체 기판(110)의 표면을 패시베이션하는 역할과 함께, 후처리 단계(ST50)에서 반도체 기판(110)의 내부 또는 벌크(bulk)로 수소를 공급하는 수소 공급원으로서의 역할을 수행할 수 있다.
일 예로, 제1 패시베이션막(22)은 수소를 1020 내지 1022 개/cm3만큼 포함할 수 있다. 이러한 수소 함량은 제1 패시베이션막(22)에 의한 반도체 기판(110)의 표면 패시베이션 및 후처리 단계(ST50)에서의 수소 공급원으로서의 역할을 효과적으로 할 수 있는 범위로 한정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션막(22)의 수소 범위는 다양하게 변화될 수 있다.
일 예로, 제1 패시베이션막(22)은 수소를 포함하는 실리콘 질화물(SiNx:H), 수소를 포함하는 실리콘 산화 질화물(SiOxNy:H), 수소를 포함하는 실리콘 탄화물(SiCx:H), 수소를 포함하는 실리콘 산화물(SiOx:H) 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션막(22)이 그 외의 다양한 물질을 포함할 수 있다.
제1 패시베이션막(22)의 두께는 50nm 내지 200nm의 두께를 가질 수 있다. 제1 패시베이셔막(22)의 두께가 50nm 미만이면, 패시베이션 효과가 충분하지 않을 수 있으며 후처리 단계(ST50)에서 수소를 내부로 확산시키는 효과가 적을 수 있다. 제1 패시베이션막(22)의 두께가 200nm를 초과하면, 효과는 크게 증가하지 않으면서 공정 시간이 증가하고 태양 전지(100)의 두께가 두꺼워질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션막(22)의 두께가 다양하게 변화될 수 있다.
방사 방지막(24)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(24)은 실리콘 질화물을 포함할 수 있다.
본 실시예에서는 반도체 기판(110)에 접촉 형성되는 제1 패시베이션막(22)이 수소를 포함하여 패시베이션 역할 및 수소 공급원으로서의 역할을 효과적으로 수행하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(24)이 단독으로, 또는 제1 패시베이션막(22)과 함께 수소를 포함하는 것도 가능하다. 반사 방지막(24)이 수소를 포함하는 경우에 반사 방지막(24)의 물질, 수소 함량, 두께 등은 상술한 제1 패시베이션막(22)의 물질, 수소 함량, 두께 등과 동일 또는 유사할 수 있다.
그리고 본 실시예에서는 반도체 기판(110)의 전면에 위치한 절연막인 제1 패시베이션막(22)이 수소를 포함하여 후처리 단계(ST50)에서 수소를 공급하는 것을 예시하였다. 이는 반도체 기판(110)의 전면에서 단파장의 광이 잘 흡수되어 원하지 않는 결합(예를 들어, 상술한 B-O 결합)이 발생될 확률이 높으므로, 반도체 기판(110)의 전면 쪽에서 수소를 공급하는 것이 원하지 않는 결합이 생성되지 않도록 하는데 유리하기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니다. 반도체 기판(110)의 전면 및 후면 중 적어도 하나 위에 형성된 절연막이 수소를 포함하여 후처리 단계(ST50)에서 수소를 공급하는 경우라면 본 발명의 범위에 속한다.
또한, 상술한 실시예에서는 제1 패시베이션막(22) 및 반사 방지막(24)이 모두 구비되는 것을 예시하였다. 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션막(22) 및 반사 방지막(24) 중 어느 하나가 반사 방지 역할 및 패시베이션 역할을 함께 수행하여 다른 하나가 구비되지 않는 것도 가능하다. 또는, 제1 패시베이션막(22) 및 반사 방지막(24) 이외의 다양한 막이 반도체 기판(110)의 전면 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제1 전극(42)은 제1 패시베이션막(22) 및 반사 방지막(24)에 형성된 개구부(102)를 통하여(즉, 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여) 제1 도전형 영역(20)에 전기적으로 연결된다. 이러한 제1 전극(42)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. 제1 전극(42)의 형상에 대해서는 도 2를 참조하여 추후에 다시 설명한다.
반도체 기판(110)의 후면 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 제2 도전형 영역(30) 위에 제2 전극(44)이 형성된다. 본 실시예에서는 제2 전극(44)이 반도체 기판(110)의 후면 위에 전체적으로 형성되어 반도체 기판(110)의 후면에서 광의 반사를 유도하는 구조를 구비하는 것을 예시하였다. 그러면, 반도체 기판(110)의 후면에 도달한 광을 반도체 기판(110)의 내부로 다시 반사하여 재사용함으로써 광의 사용 효율을 향상할 수 있다. 이때, 제2 전극(44)이 반도체 기판(110)의 후면 또는 제2 도전형 영역(30)에 접촉 형성될 수 있다.
본 실시예에서는 제2 전극(44)을 소성하는 단계에서 제2 전극(44) 내에 포함되는 물질을 반도체 기판(110)의 내부로 확산시켜 제2 도전형 영역(30)을 형성할 수 있는바, 제2 도전형 영역(30)을 형성하는 공정을 별도로 수행하지 않아도 된다. 이에 따라 제조 공정을 단순화하고 제2 도전형 영역(30)을 별도의 도핑에 의하여 형성하는 공정에서 발생할 수 있는 반도체 기판(110)의 손상, 결함 발생 등의 문제를 방지할 수 있다.
도 2를 참조하여 제1 전극(42)의 평면 형상을 상세하게 설명한다.
도 2를 참조하면, 제1 전극(42)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a)을 포함할 수 있다. 도면에서는 핑거 전극(42a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 전극(42)은 핑거 전극들(42a)과 교차하는 방향으로 형성되어 핑거 전극(42a)을 연결하는 버스바 전극(42b)을 포함할 수 있다. 이러한 버스바 전극(42b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a)의 폭보다 버스바 전극(42b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b)의 폭이 핑거 전극(42a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
단면에서 볼 때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)은 모두 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성될 수도 있다. 즉, 개구부(102)가 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 모두 대응하여 형성될 수 있다. 다른 예로, 제1 전극(42)의 핑거 전극(42a)이 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성되고, 버스바 전극(42b)이 제1 패시베이션막(22) 및 반사 방지막(24) 위에 형성될 수 있다. 이 경우에는 개구부(102)가 핑거 전극(42a)에 대응하는 형상으로 형성되고, 버스바 전극(42b)만 위치한 부분에는 형성되지 않을 수 있다.
앞서 설명한 바와 같은, 태양 전지(100)는 후처리 단계(ST50)에 의하여 태양 전지(100)의 특성을 저하시킬 수 있는 결합 등이 발생하지 않도록 처리될 수 있다. 태양 전지(100)의 제조 방법에서 이를 좀더 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이고, 도 4a 내지 도 4g는 도 3에 도시한 태양 전지의 제조 방법을 도시한 단면도들이다. 도 1 및 도 2를 참조한 태양 전지(100)의 설명과 동일 또는 유사한 내용에 대해서는 상세한 설명을 생략하고, 설명되지 않은 부분을 상세하게 설명한다.
도 3을 참조하면, 본 실시예에 따른 태양 전지(100)의 제조 방법은, 반도체 기판을 준비하는 단계(ST10), 도전형 영역을 형성하는 단계(ST20), 절연막을 형성하는 단계(ST30), 전극을 형성하는 단계(ST40) 및 후처리 단계(ST50)를 포함한다. 전극을 형성하는 단계(ST40)는 제1 및 제2 전극층을 형성하는 단계(ST42) 및 소성하는 단계(ST44)를 포함하고, 후처리 단계(ST50)는 수소 확산 공정(ST52), 예비 열처리 공정(ST54) 및 주처리 공정(ST56)을 포함할 수 있다. 이때, 소성하는 단계(ST44)와 수소 확산 공정(ST52)은 동일한 공정에서 함께 수행될 수 있다. 이를 도 4a 내지 도 4g를 참조하여 상세하게 설명한다.
먼저, 도 4a에 도시한 바와 같이, 반도체 기판을 준비하는 단계(ST10)에서는 제2 도전형 도펀트를 가지는 베이스 영역(10)으로 구성되는 반도체 기판(110)을 준비한다. 일 예로, 본 실시예에서 반도체 기판(110)은 p형의 도펀트(특히, 보론(B))를 가지는 실리콘 기판(일 예로, 실리콘 웨이퍼)으로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 베이스 영역(10)이 보론 이외의 p형의 도펀트 또는 n형의 도펀트를 가질 수도 있다.
이때, 반도체 기판(110)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링될 수 있다. 반도체 기판(110)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(110)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(110)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(110)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(110)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(110)을 텍스쳐링 할 수 있다.
일 예로, 반도체 기판(110)의 전면이 요철을 가지도록 텍스쳐링되고, 반도체 기판(110)의 후면이 경면 연마 등에 의하여 처리되어 반도체 기판(110)의 전면보다 작은 표면 거칠기를 가지는 편평한 면으로 구성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 구조의 반도체 기판(110)을 사용할 수 있다.
이어서, 도 4b에 도시한 바와 같이, 도전형 영역을 형성하는 단계(ST20)에서는 반도체 기판(110)에 도전형 영역을 형성한다. 좀더 구체적으로, 본 실시예에서는 도전형 영역을 형성하는 단계에서 반도체 기판(110)의 전면에 제1 도전형 영역(20)을 형성하고, 후면에 위치하는 제2 도전형 영역(도 4e의 참조부호 30, 이하 동일)은 추후에 제2 전극(44)을 소성하는 단계에서 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 도전형 영역을 형성하는 단계에서 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 적어도 하나를 형성할 수 있다. 이 경우에는 후술할 제1 도전형 영역(20)의 형성 방법과 동일 또는 유사한 방법을 적용하여 제2 도전형 영역(30)을 형성할 수 있다.
제1 도전형 영역(20)은 이온 주입법, 열확산법, 레이저 도핑법 등과 같은 다양한 방법에 의하여 도펀트를 도핑하여 형성될 수 있다. 다른 예로, 반도체 기판(110) 위에 제1 도전형 도펀트를 가지는 별도의 층을 형성하는 것에 의하여 제1 도전형 영역(20)을 형성할 수도 있다.
이어서, 도 4c에 도시한 바와 같이, 절연막을 형성하는 단계(ST30)에서는 반도체 기판(110)의 전면 위에 또는 제1 도전형 영역(20) 위에 절연막을 형성한다.
좀더 구체적으로, 제1 도전형 영역(20) 위에 제1 패시베이션막(22) 및 반사 방지막(24)을 형성한다. 본 실시예에서는 반도체 기판(110)의 후면에 절연막이 위치하지 않는 경우를 예시하였다. 그러나 반도체 기판(110)의 후면에 절연막(예를 들어, 제2 패시베이션막)이 위치하는 것도 가능하고 이 경우에는 본 단계에서 반도체 기판(110)의 후면에 위치하는 절연막을 함께 형성할 수 있다. 이 경우에는 후술할 제1 패시베이션막(22), 반사 방지막(24) 등의 형성 방법과 동일 또는 유사한 방법을 적용하여 반도체 기판(110)의 후면 위의 절연막을 형성할 수 있다.
제1 패시베이션막(22) 및/또는 반사 방지막(24)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이때, 본 실시예에서 제1 패시베이션막(22)이 수소를 포함하는 절연 물질로 구성될 수 있다. 이에 의하여 제1 패시베이션막(22)이 반도체 기판(110)의 표면을 수소에 의하여 패시베이션하면서 추후의 후처리 단계(ST50)에서 수소를 공급하는 수소 공급원으로의 역할을 수행할 수 있다.
이어서, 도 4d 및 도 4e에 도시한 바와 같이, 전극을 형성하는 단계(ST40)에서는 제1 및 제2 전극(42, 44)을 형성한다. 이를 좀더 상세하게 설명한다.
먼저, 도 4d에 도시한 바와 같이, 제1 및 제2 전극층을 형성하는 단계(ST42)에서는 제1 및 제2 전극 형성용 페이스트를 제1 패시베이션막(22), 반사 방지막(24) 등과 같은 절연막 위 또는 반도체 기판(110) 위에 각기 인쇄(예를 들어, 스크린 인쇄) 등으로 도포하여 제1 및 제2 전극층(420, 440)을 형성한다. 그 외에도 제1 및 제2 전극층(420, 440)을 형성하는 방법, 공정 등으로는 다양한 방법, 공정 등이 적용될 수 있다.
이어서, 소성하는 단계(ST44)에서, 도 4e에 도시한 바와 같이, 제1 및 제2 전극층(420, 440)을 소성하여 제1 및 제2 전극(42, 44)을 형성한다.
이때, 소성 공정 중에 제1 전극층(420)은 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등에 의하여 절연막인 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하는 개구부(102)를 형성하게 되어, 제1 도전형 영역(20)과 연결(일 예로, 접촉)하게 된다. 이와 같이 파이어 스루 또는 레이저 소성 컨택 등을 적용하면 소성하는 단계에서 개구부(102)가 형성되므로 별도로 개구부(102)를 형성하는 공정을 추가하지 않아도 된다.
그리고 제2 전극(44)을 구성하는 물질(예를 들어, 알루미늄)이 반도체 기판(110)의 후면으로 확산되어 반도체 기판(110)에 제2 도전형 영역(30)이 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 앞서 설명한 바와 같이 제2 도전형 영역(30)이 도전형 영역을 형성하는 단계(ST20)에서 형성될 수도 있다.
일 예로, 소성하는 단계(ST44)의 온도(특히, 피크 온도)가 700℃ 내지 800℃이고, 공정 시간이 5초 내지 20초일 수 있다. 이는 충분하게 소성이 이루어지도록 하면서 공정 시간을 최소화할 수 있는 범위로 한정된 것이나 본 발명이 이에 한정되는 것은 아니다. 소성하는 단계(ST44)는 자외선 램프를 이용하여 열을 제공하는 것에 의하여 수행될 수 있는데, 본 발명이 이에 한정되는 것은 아니며 그 외의 다양한 방법이 적용될 수 있다.
상술한 바와 같이 본 실시예에서는 전극을 형성하는 단계(ST40)가 소성하는 단계(ST44)를 구비하는데, 이러한 소성하는 단계(ST44)는 추후에 수행될 후처리 단계(ST50)의 일부로서의 역할을 할 수도 있다. 즉, 소성하는 단계(ST44)와 후처리 단계(ST50)의 일부 공정이 서로 동일한 단일 공정에서 함께 수행될 수 있다. 이에 대해서는 추후에 후처리 단계(ST50)에서 좀더 상세하게 설명한다.
본 발명이 이에 한정되는 것은 아니며, 전극을 형성하는 단계(ST40)가 소성하는 단계(ST44)를 구비하지 않는 것도 가능하다. 예를 들어, 제1 패시베이션막(22) 및 반사 방지막(24)에 개구부(102)를 형성하고, 개구부(102) 내에 도금법, 증착법 등의 다양한 방법으로 전도성 물질을 형성하여 제1 전극(42)을 형성하고, 도금법, 증착법, 인쇄법 등의 다양한 방법으로 제2 전극(44)을 형성할 수 있다. 그 외의 다양한 방법에 의하여 제1 및 제2 전극(42, 44)을 형성할 수 있다.
그리고 반도체 기판(110)을 패시베이션하는 후처리 단계(ST50)를 수행한다. 좀더 상세하게는, 후처리 단계(ST50)는 반도체 기판(110)의 내부 또는 벌크에서 발생하는 특정한 결합에 의하여 발생할 수 있는 태양 전지(100)의 특성 저하를 방지한다. 예를 들어, 반도체 기판(110)이 보론을 포함하는 경우에 반도체 기판(110)에 광이 제공되면 반도체 기판(110)의 내부에 B-O 결합이 발생하기 쉬운데, B-O 결합은 캐리어의 수명을 크게 줄여 태양 전지(100)의 특성을 저하시킬 수 있다. 이에 따라 본 실시예의 후처리 단계(ST50)에서는 상술한 바와 같이 반도체 기판(110)의 내부에 위치하여 태양 전지(100)의 특성을 저하시키는 특정한 결합(예를 들어, B-O 결합)이 생성되는 것을 방지하여, 태양 전지(100)의 특성을 향상하는 역할을 한다.
이때, 후처리 단계(ST50) 이후에 반도체 기판(110) 등에 다시 높은 온도에서 열처리가 수행되면, 후처리 단계(ST50)에 의한 효과가 저하되거나 사라질 수 있다. 따라서, 후처리 단계(ST50)는 태양 전지(100)의 제조 방법 중에서 후반부에 수행되며 비교적 높은 온도에서 수행되는 소성하는 단계(ST44)와 함께 또는 소성하는 단계(ST44) 이후에 수행될 수 있다. 일 예로, 후처리 단계(ST50)의 일부 공정이 소성하는 단계(ST44)과 함께 수행되고 나머지 공정은 소성하는 단계(ST44) 이후에 수행될 수 있다. 또는, 후처리 단계(ST50)의 전체 공정이 소성하는 단계(ST44) 이후에 수행될 수 있다. 이에 의하여 후처리 단계(ST50)에 의한 효과가 저하되거나 사라지지 않도록 할 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
후처리 단계(ST50)는 반도체 기판에 광을 함께 제공하는 열처리에 의하여 태양 전지(100)의 특성을 저하시키는 결합의 생성을 억제할 수 있으며 태양 전지(100)의 특성에 악영향을 미치지 않는 결합(예를 들어, B-H 결합)을 생성하는 주처리 공정(ST56)을 포함한다. 그리고 후처리 단계(ST50)는 주처리 공정(ST56)의 효과를 향상할 수 있도록 주처리 공정(ST56) 이전에 수행되는 수소 확산 공정(ST52) 및/또는 예비 열처리 공정(ST54)를 포함할 수 있다. 본 실시예에서는 후처리 단계(ST50)에 의한 효과를 최대화할 수 있도록 수소 확산 공정(ST52), 예비 열처리 공정(ST54) 및 주처리 공정(ST56)을 차례로 수행하는바, 이 순서대로 차례로 상세하게 설명한다.
먼저, 수소 확산 공정(ST52)에서는 수소를 반도체 기판(110) 내부로 확산시킨다. 수소 확산 공정(ST52)은 수소를 좀더 깊이 반도체 기판(110) 내부로 확산시킬 수 있는 높은 온도에 의하여 열처리하는 것에 의하여 수행될 수 있다.
이때, 수소는 다양한 공급원으로부터 공급되어 반도체 기판(110)의 내부로 공급될 수 있다. 일 예로, 반도체 기판(110)을 수소 분위기 내의 로(furnace) 등에 위치하는 것에 의하여 수소 분위기 내의 수소를 반도체 기판(110)의 내부로 공급할 수 있다. 이 경우에는 수소 분위기의 수소 기체가 수소의 공급원이 된다. 또는, 반도체 기판(110) 위에 형성된 절연막(즉, 제1 패시베이션막(22), 반사 방지막(24) 등)이 수소를 포함하는 경우에는 열처리에 의하여 절연막의 수소를 반도체 기판(110)의 내부로 공급할 수 있다. 이 경우에는 절연막 내의 수소가 수소의 공급원이 된다.
본 실시예에서는 절연막, 특히, 반도체 기판(110)에 접촉하고 있는 제1 패시베이션막(22)이 수소를 포함하고, 이 수소를 반도체 기판(110)의 내부로 공급하는 것을 예시하였다. 이와 같이 제1 패시베이션막(22)을 수소 공급원으로 사용하면 수소 분위기 등을 만들기 위한 공정, 장치 등이 필요하지 않으며, 제1 패시베이션막(22)이 일종의 캡핑막으로 작용하여 수소의 내부 확산을 좀더 촉진시킬 수 있다.
이러한 수소 확산 공정(ST52)은 400℃ 내지 800℃(좀더 구체적으로는, 400℃ 내지 700℃)의 온도(좀더 정확하게는 피크 온도)에서 5초 내지 20분(1분 내지 20분)로 수행될 수 있다. 수소 확산 공정(ST52)의 온도가 400℃ 미만이거나 공정 시간이 5초 미만이면, 수소 확산이 충분하게 이루어지지 않을 수 있다. 수소 확산 공정의 온도가 800℃를 초과하거나 공정 시간이 20분을 초과하면, 공정 비용 및 시간이 늘어나서 생산성이 저하될 수 있다. 즉, 상술한 온도 및 시간 범위 내에서 수소가 효과적으로 반도체 기판(110)의 내부로 확산될 수 있고 높은 생산성을 가질 수 있다. 공정 비용, 생산성 등을 좀더 고려하면 수소 확산 공정(ST52)의 온도가 400℃ 내지 700℃일 수 있고, 수소 확산을 좀더 고려하면 공정 시간이 1분 내지 20분일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 수소 확산 공정(ST52)의 온도, 공정 시간 등은 다양한 값을 가질 수 있다.
이때, 수소 확산 공정(ST52)이 일정한 온도를 유지할 수 있도록 하는 열원으로는 다양한 열원이 사용될 수 있는데, 일 예로, 자외선 램프, 저항 가열식 히터 등이 열원으로 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 그 외 다양한 열원이 사용될 수 있다.
이러한 수소 확산 공정(ST52)의 온도, 공정 시간 등은 전극을 형성하는 단계(ST40)의 소성하는 단계(ST44)의 온도, 공정 시간과 동일 또는 유사하거나 이와 중첩되는 범위를 가질 수 있다. 그리고 수소 확산 공정(ST52) 및 소성하는 단계(ST44)에 사용되는 열원이 서로 동일하거나 유사할 수 있다. 이에 따라 수소 확산 공정(ST52)이 소성하는 단계(ST44)에서 함께 수행될 수 있다. 즉, 도 4e에 도시한 바와 같이, 별도로 수소 확산 공정(ST52)을 추가로 수행하지 않고 소성하는 단계(ST44)에서 수소 확산이 함께 이루어지도록 할 수 있다. 그러면, 별도의 수소 확산 공정(ST52)을 따로 수행하지 않아도 되므로 공정을 단순화하고 비용을 절감할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 수소 확산 공정(ST52)이 소성하는 단계(ST44) 이후의 별도의 단계에서 수행되는 것도 가능하다.
이어서, 도 4f에 도시한 바와 같이, 예비 열처리 공정(ST54)에서는 반도체 기판(110)을 열처리하여 반도체 기판(110)의 내부로 확산된 수소가 반도체 기판(110)의 내부에서 다른 물질 또는 원소와 반응하여 수소 포함 결합을 생성하도록 한다. 특히, 수소는 반도체 기판(110)의 도펀트와 결합할 수 있다. 예를 들어, 반도체 기판(110)가 도펀트로 보론을 포함하는 경우에는 수소와 보론이 결합한 B-H 결합이 생성되도록 한다.
이때, 예비 열처리 공정(ST54)에서는 열처리만을 할 뿐 별도로 광을 제공하지 않아 B-O 결합의 생성되는 것을 방지하고 B-H 결합이 많이 생성될 수 있도록 한다. 이와 같이 예비 열처리 공정(ST54)에서는 별도의 광이 제공되지 않고 자연광 등이 제공되더라도 주처리 공정(ST56)보다 낮은 광도를 가지는데, 대략 100 mW/cm2 이하의 광도의 광이 제공될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 예비 열처리 공정(ST54)의 광도가 달라질 수도 있다.
예비 열처리 공정(ST54)의 온도는 수소 확산 공정(ST52)의 온도보다 낮은 100℃ 내지 300℃일 수 있다. 상술한 바와 같이 예비 열처리 공정(ST54)은 B-H 결합을 형성하기 위한 것인데, 예비 열처리 공정(ST54)의 온도가 100℃ 미만인 경우에는 B-H 결합 에너지에 해당하는 에너지가 제공되지 않아 B-H 결합이 원활하게 생성되지 않을 수 있다. 예비 열처리 공정(ST54)의 온도가 300℃를 초과하는 경우에는 B-H 결합을 생성하기 보다는 수소끼리 결합이 우세하여 H2 결합이 생성되고 B-H 결합은 분해될 수 있다. 따라서, 예비 열처리 공정(ST54)의 온도가 100℃ 내지 300℃이면 예비 열처리 공정(ST54)에 의하여 많은 B-H 결합이 생성될 수 있다.
예비 열처리 공정(ST54)의 공정 시간은 1분 내지 30분일 수 있다. 예비 열처리 공정(ST54)의 공정 시간이 1분 미만이면, 원하는 결합인 B-H 결합을 충분하게 생성하기 어려울 수 있다. 예비 열처리 공정(ST54)의 공정 시간이 30분을 초과하면, 예비 열처리에 의한 효과는 크게 증가하지 않으면서 공정 시간이 길어져서 생산성이 저하될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 예비 열처리 공정(ST54)의 공정 시간이 달라질 수도 있다.
이와 같이 예비 열처리 공정(ST54)에 의하여 B-H 결합을 생성하면, 수소가 반도체 기판(110)의 표면 부근 또는 내부에서 도펀트인 보론(B)가 결합된 상태로 존재한다. 특히, 반도체 기판(110)의 표면 부근에 B-H 결합이 많이 존재한다. 이후에 수행될 주처리 공정(ST56)에서 수소가 반도체 기판(110)의 내부로 확산하는 거리, 시간 등을 줄일 수 있다.
이어서, 도 4g에 도시한 바와 같이, 상온보다 높은 온도로 열처리를 하면서 광을 제공하는 주처리 공정(ST56)을 수행한다. 주처리 공정(ST56)에서는 광을 함께 제공하면 광에 의하여 주입된 캐리어(carrier injection from light)에 의하여 짧은 시간 동안이라도 수소가 안정화된 H+ 상태가 아닌 H0 또는 H-의 상태가 될 수 있다. H0 또는 H-의 상태의 수소는 안정화된 상태가 아니므로 일정 시간 이후에는 다시 안정화된 H+ 상태의 수소로 변환된다.
광에 의하여 생성된 H0 또는 H-의 상태의 수소는 H+ 상태의 수소보다 확산 속도가 매우 크므로 반도체 기판(110)의 내부로 빠르게 확산될 수 있다. 이에 따라 수소가 반도체 기판(110)의 내부까지 확산되어 반도체 기판(110) 내부의 결함을 제거하거나 원하지 않는 결합이 생성되는 것을 방지하는 역할을 한다. 예를 들어, H0 또는 H-의 상태의 수소가 반도체 기판(110)의 내부로 확산된 후에 다시 안정화된 H+ 상태로 변환되면 B-H 결합을 형성하여 B-O 결합이 발생하는 것을 방지할 수 있다. 즉, 광의 조사에 의하여 주처리 공정(ST56)의 초기에 생성될 수 있는 B-O 결합을 분해하여 B-H 결합을 생성하고, 그 이후에는 전체적으로 B-H 결합 반응을 우세하게 하여 B-O 결합이 생성되지 않도록 한다. 이와 같이 반도체 기판(110)의 표면 쪽에 많이 위치하던 B-H 결합이 반도체 기판(110)의 내부까지 많이 위치하게 되어, 반도체 기판(110)에서 원하지 않는 B-O 결합이 생성되는 것을 방지할 수 있다.
본 실시예에서는 H+의 형태의 수소를 H0 또는 H-의 상태의 수소로 변환하기 위해서는 온도, 광도 및 시간이 일정한 상관 관계를 가지면서 제공되어야 한다는 것을 인식하고, 이러한 상관 관계를 구체적으로 한정하여 주처리 공정(ST56)의 효과를 최대화하고자 한다. 즉, 일정 온도에서도 광을 제공하더라도 광도 및/또는 공정 시간이 일정 수준에 도달하지 않으면 수소는 안정화된 H+의 형태로 존재하게 되고, 광도 및/또는 공정 시간이 일정 수준에 도달할 때에만 수소가 H0 또는 H-의 상태로 변환될 수 있다.
이때, 주처리 공정(ST56)은 도 5에 도시한 바와 같은 시간-온도 그래프를 가지도록 수행될 수 있다. 도 5는 본 발명의 실시예에 따른 제조 방법의 후처리 단계에서 주처리 공정의 시간-온도 그래프이다.
즉, 도 5에 도시한 바와 같이, 주처리 공정(ST56)은 수소의 변환을 위한 온도(좀더 구체적으로는, 피크 온도)를 가지는 메인 구간(ST562)을 포함하고, 메인 구간(ST562) 이전에 수행되며 온도를 상온에서 메인 구간(ST562)의 온도까지 상승시키는 승온 구간(ST561)과 메인 구간(ST562) 이후에 수행되며 온도를 상온으로 낮추는 냉각 구간(ST563)을 더 포함할 수 있다. 이에 의하여 주처리 공정(ST56)을 수행할 때 온도 변화의 급격한 변화에 의한 문제를 방지할 수 있고 주처리 공정(ST56)에서 원하는 반응이 안정적으로 이루어질 수 있도록 한다. 본 명세서에서 주처리 공정(ST56)의 온도라 함은 실제로 수소의 변환이 이루어지는 메인 구간(ST562)의 온도를 의미한다. 그리고 주처리 공정(ST56)의 공정 시간은 실제로 수소의 변환이 이루어지는 메인 구간(ST562)의 공정 시간을 의미할 수 있다.
주처리 공정(ST56)의 온도는 H+ 상태의 수소를 H0 또는 H- 상태로 변환하고, 광이 제공됨에 따라 생성될 수 있는 B-O 결합을 분해할 수 있는 온도를 가져야 한다. 예를 들어, 주처리 공정(ST56)의 온도가 100℃ 내지 800℃일 수 있다. 주처리 공정(ST56)의 온도가 100℃ 미만이면, 열 에너지가 B-O를 분해할 수 있는 에너지보다 작아 광의 제공에 의하여 생성된 B-O 결합이 잔존할 수 있다. 주처리 공정의 공정 온도가 800℃를 초과하면, 높은 온도에 의하여 공정 비용 등이 증가할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
먼저, H+의 형태의 수소를 H0 또는 H-의 상태의 수소로 변환하기 위한 주처리 공정(ST56)의 온도와 광도의 상관 관계를 살펴본 후에, 광도와 시간과의 상관 관계를 살펴본다.
도 6은 본 발명의 실시예에 따른 태양 전지의 제조 방법의 후처리 단계에서의 온도 및 광도에 따른 수소의 상태를 나타낸 그래프이다.
주처리 공정(ST56)의 온도(T)에 따라 수소의 변환에 요구되는 광도(light intensity)의 최소값(Imin)(H+ 형태의 수소가 H0로 변환되는 광도)이 달라지는 것을 인식하고, 이에 대하여 분석한 결과 도 6에 도시한 바와 같은 결과를 얻었다. 이를 고려하면 주처리 공정(ST56)의 온도(T)가 증가함에 따라 광도의 최소값(Imin)도 커지게 된다. 이를 분석한 결과 본 실시예에서는 각각의 온도(T)에서 광도의 최소값(Imin)이 다음 수식 1과 같다는 것을 인식하였다.
<수식 1>
Imin = 1750 - 31.8·T + (0.16)·T2
(여기서, T의 단위는 ℃이고, Imin의 단위는 mW/cm2이다. )
이에 따라 주처리 공정(ST56)의 온도(T)가 일정한 값을 가질 때 열처리와 함께 제공되는 광의 광도(I)가 상술한 광도의 최소값(Imin)과 같거나 이보다 큰 값을 가지는 경우에만, 수소가 H0 또는 H- 상태의 수소로 변환될 수 있다. 참고로, 온도(T)가 100℃ 내지 800℃인 경우에 광도의 최소값(Imin)는 1.7 X 102 mW/cm2 내지 7.871 X 104 mW/cm2의 값을 가질 수 있다.
따라서 주처리 공정(ST56)의 온도(T)에 따라 함께 제공되어야 할 광의 광도(I)는 다음 수식 2의 조건을 만족할 수 있다.
<수식 2>
1750 - 31.8·T + (0.16)·T2 ≤ I
(여기서, T의 단위는 ℃이고, I의 단위는 mW/cm2이다. )
이에 따라 소정의 주처리 공정(ST56)의 특정 온도(T)에서 상술한 수식 2를 만족하는 광도(I)를 함께 제공하면 H+ 형태의 수소를 H0 또는 H-의 형태로 변환할 수 있다. 이때, 광도(I)가 지나치게 커지면 원하는 광도(I)를 구현하는데 어려움이 있을 수 있으므로, 주처리 공정(ST56)의 온도(T) 범위에서 광도(I)는 105 mW/cm2 이하의 값을 가질 수 있다. 이에 따라 주처리 공정(ST56)의 온도(T)에 따라 함께 제공되어야 할 광의 광도(I)는 다음 수식 3의 조건을 만족할 수 있다.
<수식 3>
1750 - 31.8·T + (0.16)·T2 ≤ I ≤ 105
(여기서, T의 단위는 ℃이고, I의 단위는 mW/cm2이다. )
상술한 온도(T) 범위와 수식 3을 만족하는 온도(T) 및 광도(I)의 범위는 대략적으로 도 6에 A로 표시한 영역에 해당된다.
그리고 주처리 공정(ST56)에서 각 광도(I)에 따른 수소의 변환에 요구되는 공정 시간의 최소값(Pmin)(H+ 형태의 수소가 H0로 변환되는 데 필요한 최소한의 공정 시간)이 달라지는 것을 인식하고, 이에 대하여 분석한 결과 도 7에 도시한 바와 같은 결과를 얻었다. 도 7은 본 발명의 실시예에 따른 태양 전지의 제조 방법의 후처리 단계에서 광도 및 공정 시간에 따른 수소의 상태를 나타낸 그래프이다.
도 7에 도시한 바와 같이 광도(I)가 증가함에 따라 공정 시간의 최소값(Pmin)은 작아지게 된다. 즉, 광도(I)가 큰 경우에는 상대적으로 짧은 공정 시간이 필요하고, 광도(I)가 작은 경우에는 상대적으로 긴 공정 시간이 필요하다. 이를 분석한 결과 본 실시예에서는 광도(I)에 따른 공정 시간의 최소값(Pmin)이 대략적으로 다음 수식 4 내지 7과 같다는 것을 인식하였다. 이때, 수식 7에서와 같이 5 X 104 mW/cm2 이상의 광도에서는 최소 공정 시간이 매우 작아져서 산술적으로 계산이 어렵고 이러한 공정 시간으로 공정을 수행하는 데에도 어려움이 있으므로, 이러한 광도에서는 공정 시간의 최소값(Pmin)은 일정한 수치를 가지는 것으로 제시하였다.
<수식 4>
1.7 X 102 ≤ I < 103, Pmin = 13000 - (31.7)·I + (0.02)·(I)2
<수식 5>
103 ≤ I < 104, Pmin = 1030 - (0.25)·I + (1.5 X 10-5)·(I)2
<수식 6>
104 ≤ I ≤ 5 X 104, Pmin = 35.5 - (0.0012)·I + (10-8)·(I)2
<수식 7>
5 X 104 ≤ I ≤ 105, Pmin = 0.5
(여기서, I의 단위는 mW/cm2이고, Pmin의 단위는 초(sec)이다.)
이에 따라 주처리 공정(ST56)의 광도(I)가 일정한 값을 가질 때 공정 시간(P)이 상술한 공정 시간의 최소값(Pmin)과 같거나 이보다 큰 값을 가지는 경우에, 수소가 H0 또는 H- 상태의 수소로 효과적으로 변환될 수 있다. 따라서 주처리 공정(ST56)의 광도(T)에 따른 공정 시간(P)는 다음 수식 8 내지 11 중 어느 하나를 만족할 수 있다.
<수식 8>
1.7 X 102 ≤ I < 103, 13000 - (31.7)·I + (0.02)·(I)2 ≤ P
<수식 9>
103 ≤ I < 104, 1030 - (0.25)·I + (1.5 X 10-5)·(I)2 ≤ P
<수식 10>
104 ≤ I ≤ 105, 35.5 - (0.0012)·I + (10-8)·(I)2 ≤ P
<수식 11>
5 X 104 ≤ I ≤ 105, 0.5 ≤ P
(여기서, I의 단위는 mW/cm2이고, P의 단위는 초(sec)이다.)
이에 따라 소정의 주처리 공정(ST56)의 광도(I)에서 상술한 수식 8 내지 11를 만족하는 공정 시간(P)만큼 공정을 수행하면 H+ 형태의 수소를 H0 또는 H-의 형태로 변환할 수 있다. 이때, 공정 시간(P)이 지나치게 커지면 생산성이 저하될 수 있으므로, 주처리 공정(ST56)의 공정 시간(P)은 10,000 초(sec) 이하의 값을 가질 수 있다. 이에 따라 주처리 공정(ST56)의 광도(I)에 따른 공정 시간(P)는 다음 수식 12 내지 15 중 어느 하나의 조건을 만족할 수 있다.
<수식 12>
1.7 X 102 ≤ I < 103, 13000 - (31.7)·I + (0.02)·(I)2 ≤ P ≤ 10000
<수식 13>
103 ≤ I < 104, 1030 - (0.25)·I + (1.5 X 10-5)·(I)2 ≤ P ≤ 10000
<수식 14>
104 ≤ I ≤ 105, 35.5 - (0.0012)·I + (10-8)·(I)2 ≤ P ≤ 10000
<수식 15>
5 X 104 ≤ I ≤ 105, 0.5 ≤ P ≤ 10000
상술한 수식 12 내지 15를 만족하는 광도(I) 및 공정 시간(P)의 범위는 대략적으로 도 7에 B로 표시한 영역에 해당된다.
이와 같이 본 실시예에서는 주처리 공정(ST56)의 온도(T) 및 광도(I)의 범위를 한정하여 수소의 변환이 일어날 수 있도록 하고, 이와 함께 공정 시간(P)의 범위를 한정하여 수소의 변환이 효과적으로 일어날 수 있도록 한다. 이에 의하여 광이 조사될 때 반도체 기판(110)의 내부에서 발생할 수 있는 특성 저하를 효과적으로 방지할 수 있다.
이와 같이 본 실시예에서는 일정한 범위의 온도(T) 및 광도(I)에서 수행되는 주처리 공정(ST56)을 포함하는 후처리 단계(ST50)를 포함하여, 반도체 기판(110)의 내부에 태양 전지(100)의 특성을 저하시킬 수 있는 원하지 않는 결합(예를 들어, B-O 결합)이 생성되는 것을 방지하고, 그 대신 수소 포함 결합(예를 들어, B-H 결합)을 생성한다. 이에 의하여 원하지 않는 결합 등에 의하여 태양 전지(100)의 특성이 저하되는 것을 방지할 수 있다. 이때, 주처리 공정(ST56)의 공정 시간(P) 또한 일정 범위 내로 한정하여 원하지 않는 결합의 생성을 좀더 효과적으로 방지할 수 있다.
또한, 주처리 공정(ST56) 이전에 수소를 확산시킬 수 있도록 하는 수소 확산 공정(ST52) 및/또는 수소 포함 결합(예를 들어, B-H 결합)을 형성하는 예비 열처리 공정(ST54)을 더 수행하여 후처리 단계(ST50)의 효과를 좀더 향상할 수 있다.
상술한 설명에서는 반도체 기판(110)의 베이스 영역(10)이 보론을 포함하는 경우를 예시하였으나, 제1 도전형 영역(20)이 보론(B)을 포함하는 경우에도 적용될 수 있다. 또한, 반도체 기판(110)이 보론을 포함하지 않는 경우에도 반도체 기판(110)에 태양 전지(100)의 특성을 저하시키지 않도록 수소 포함 결함(예를 들어, B-H 결합)을 생성하는 것에 의하여 태양 전지(100)의 특성을 향상시킬 수 있다.
그 외에도 본 발명의 실시예에 따른 태양 전지(100)의 제조 방법은 결정질 구조를 가지는 반도체 기판(110)을 포함하는 다양한 구조의 태양 전지(100)를 제조하는 데 적용될 수 있는데, 이러한 태양 전지(100)를 도 8 및 도 9를 참조하여 상세하게 설명한다. 상술한 실시예와 동일 또는 유사한 부분은 이하의 실시예들에 그대로 적용할 수 있으므로, 이하에서는 상술한 실시예와 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략한다.
도 8은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 다른 예를 도시한 단면도이다.
도 8을 참조하면, 본 실시예에 따른 태양 전지는 반도체 기판(110)의 후면 위에 제2 패시베이션막(32)이 형성되고, 제2 전극(44)이 제2 패시베이션막(32)을 관통하여(즉, 개구부(104)를 통하여) 제2 도전형 영역(30)에 연결된다.
제2 패시베이션막(32)은 제2 전극(44)에 대응하는 개구부(104)를 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다. 제2 패시베이션막(32)은 제2 도전형 영역(30)에 접촉하여 형성되어 제2 도전형 영역(30)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
제2 패시베이션막(32)은 다양한 물질로 형성될 수 있다. 일례로, 제2 패시베이션막(32)은 수소를 포함하는 절연 물질로 포함될 수 있다. 이와 같이 제2 패시베이션막(32)이 수소를 포함하면, 반도체 기판(110)의 표면을 패시베이션하는 역할과 함께, 후처리 단계(도 3의 참조부호 ST50, 이하 동일)에서 반도체 기판(110)의 내부 또는 벌크로 수소를 공급하는 수소 공급원으로서의 역할을 수행할 수 있다.
일 예로, 제2 패시베이션막(32)은 수소를 1020 내지 1022 개/cm3만큼 포함할 수 있다. 이러한 수소 함량은 제2 패시베이션막(32)에 의한 반도체 기판(110)의 표면 패시베이션 및 후처리 단계(ST50)에서의 수소 공급원으로서의 역할을 효과적으로 할 수 있는 범위로 한정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 패시베이션막(32)의 수소 범위는 다양하게 변화될 수 있다.
일 예로, 제2 패시베이션막(32)은 수소를 포함하는 실리콘 질화물(SiNx:H), 수소를 포함하는 실리콘 산화 질화물(SiOxNy:H), 수소를 포함하는 실리콘 탄화물(SiCx:H), 수소를 포함하는 실리콘 산화물(SiOx:H) 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 패시베이션막(32)이 그 외의 다양한 물질을 포함할 수 있다.
이와 같이 본 실시예에서는 반도체 기판(110)의 전면에 형성된 제1 패시베이션막(22) 및 후면에 형성된 제2 패시베이션막(32)이 모두 후처리 단계(ST50)에서 수소의 공급원으로 작용할 수 있어 후처리 단계(ST50)의 효과를 배가시킬 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 패시베이션막(32)이 다양한 물질을 포함할 수 있음은 물론이다. 또는, 제2 패시베이션막(32)만이 수소를 포함하고 제1 패시베이션막(22)이 수소를 포함하지 않는 것도 가능하다. 또는, 제2 패시베이션막(32) 이외의 다양한 막이 반도체 기판(110)의 후면 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제2 전극(44)은 패시베이션막(32)에 형성된 개구부(104)를 통하여 제2 도전형 영역(30)에 전기적으로 연결된다. 제2 전극(44)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다.
일 예로, 제2 전극(44)은 도 1 및 도 2를 참조하여 설명한 제1 전극(42)과 동일 또는 유사한 평면 형상을 가질 수 있다. 그러면, 반도체 기판(110)의 후면으로도 광이 입사하는 양면 수광형(bi-facial) 구조를 가지므로 광전 변환에 사용되는 광량을 증가시켜 태양 전지(100)의 효율을 향상할 수 있다. 여기서, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극 및 버스바 전극의 폭, 피치 등은 서로 같을 수도 있고 서로 다를 수도 있다.
다른 예로, 제2 전극(44)은 제2 패시베이션막(32) 위에 전체적으로 형성되며, 개구부(104)를 통하여 반도체 기판(110)의 후면 또는 제2 도전형 영역(30)에 점-컨택(point-contact) 될 수도 있다. 이 경우는 반도체 기판(110)의 후면에 텍스쳐링에 의한 요철이 형성되지 않아 전체적으로 형성된 제2 전극(44)에서 광의 반사가 효과적으로 일어나도록 할 수 있다. 그 외의 다양한 변형이 가능하다.
본 실시예에서는 제1 도전형 영역(20)이 선택적 구조를 가지고, 제2 도전형 영역(30)이 선택적 구조를 가지는 것을 예시하였다.
즉, 제1 도전형 영역(20)은, 제1 전극(42)과 인접하여(일례로, 접촉하여) 형성되는 제1 부분(20a)과, 제1 전극(42)이 위치하지 않는 영역에 형성되는 제2 부분(20b)을 포함할 수 있다. 제1 부분(20a)은 상대적으로 큰 불순물 농도 및 큰 정션 깊이를 가져 상대적으로 작은 저항을 가지고, 제2 부분(20b)은 제1 부분(20a)보다 낮은 불순물 농도 및 작은 정션 깊이를 가져 제1 부분(20a)보다 큰 저항을 가진다.
이와 같이, 본 실시예에서는 제1 전극(42)과 인접하는 부분에 상대적으로 작은 저항을 가지는 제1 부분(20a)을 형성하여 제1 전극(42)과의 접촉 저항을 저감시킬 수 있다. 이와 함께, 광이 입사되는 제1 전극(42) 사이의 수광 영역에 대응하는 부분에 상대적으로 큰 저항을 가지는 제2 부분(20b)을 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 즉, 본 실시예에서는 제1 도전형 영역(20)이 선택적 구조를 가져 태양 전지(100)의 효율을 최대화할 수 있다.
즉, 제2 도전형 영역(30)은, 제2 전극(44)과 인접하여(일례로, 접촉하여) 형성되는 제1 부분(30a)과, 제2 전극(44)이 위치하지 않는 영역에 형성되는 제2 부분(30b)을 포함할 수 있다. 제1 부분(30a)은 상대적으로 큰 불순물 농도 및 큰 정션 깊이를 가져 상대적으로 작은 저항을 가지고, 제2 부분(30b)은 제1 부분(30a)보다 낮은 불순물 농도 및 작은 정션 깊이를 가져 제1 부분(30a)보다 큰 저항을 가진다.
이와 같이, 본 실시예에서는 제2 전극(44)과 인접하는 부분에 상대적으로 작은 저항을 가지는 제1 부분(30a)을 형성하여 제2 전극(44)과의 접촉 저항을 저감시킬 수 있다. 이와 함께, 광이 입사되는 제2 전극(44) 사이의 영역에 대응하는 부분에 상대적으로 큰 저항을 가지는 제2 부분(30b)을 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 즉, 본 실시예에서는 제2 도전형 영역(30)이 선택적 구조를 가져 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것인 아니며, 제1 및 제2 도전형 영역(20, 30) 중 적어도 어느 하나가 도 1에 도시한 바와 같은 균일한 구조를 가질 수도 있다. 또는, 제2 도전형 영역(30)이 제2 부분(30b)을 구비하지 않고 제1 부분(30a)만을 구비하는 국부적 구조를 가질 수도 있다.
도 9는 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 또 다른 예를 도시한 단면도이다.
도 9를 참조하면, 본 실시예에 따른 태양 전지에서는, 도전형 영역(20, 30)이 반도체 기판(110) 위에서 반도체 기판(110)과 별개로 형성되며 반도체 기판(110)과 다른 결정 구조를 가질 수 있다. 이에 따라 반도체 기판(110)의 도전형 영역(20, 30)을 구비하지 않고 베이스 영역(10)만으로 이루어질 수 있다.
좀더 구체적으로, 반도체 기판(110)의 전면 위에 제1 터널링층(52)이 형성되고, 제1 터널링층(52) 위에 제1 도전형 영역(20)이 위치할 수 있다.
제1 터널링층(52)에 의하여 반도체 기판(110)의 전면의 패시베이션 특성을 향상할 수 있으며 생성된 캐리어는 터널링 효과에 의하여 원활하게 전달되도록 할 수 있다. 이러한 제1 터널링층(52)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 제1 터널링층(52)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 반도체(일 예로, 진성 비정질 실리콘), 진성 다결정 반도체(일 예로, 진성 다결정 실리콘) 등을 포함할 수 있다. . 이때, 제1 터널링층(52)이 진성 비정질 반도체를 포함하면, 반도체 기판(110)과 유사한 특성을 가지기 때문에 단순한 제조 공정에 의하여 형성될 수 있으며 반도체 기판(110)의 표면 특성을 좀더 효과적으로 향상할 수 있다. 이에 의하여 반도체 기판(110)의 표면에서 발생할 수 있는 표면 재결합을 방지하여 패시베이션 특성을 향상할 수 있다.
이때, 제1 터널링층(52)은 반도체 기판(110)의 전면에 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(110)의 전면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
터널링 효과를 충분하게 구현할 수 있도록 제1 터널링층(52)의 두께는 5nm 이하일 수 있고, 0.5nm 내지 5nm(일례로, 1nm 내지 4nm)일 수 있다. 제1 터널링층(52)의 두께가 5nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)가 작동하지 않을 수 있고, 제1 터널링층(52)의 두께가 0.5nm 미만이면 원하는 품질의 제1 터널링층(52)을 형성하기에 어려움이 있을 수 있다. 터널링 효과를 좀더 향상하기 위해서는 제1 터널링층(52)의 두께가 1nm 내지 4nm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 터널링층(52)의 두께가 달라질 수 있다.
제1 터널링층(52) 위에는 반도체 기판(110) 또는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 반도체 기판(110) 또는 베이스 영역(10)과 pn 접합(일 예로, pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
제1 터널링층(52) 위에서 반도체 기판(110)과 별개로 형성되는 제1 도전형 영역(20)은 반도체 기판(110)과 다른 결정 구조를 가질 수 있다. 즉, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 제1 터널링층(52) 위에 쉽게 형성될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘) 등을 포함할 수 있다. 이에 따라 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘) 등으로 구성될 수 있다. 제1 도전형 도펀트는 제1 도전형 영역(20)을 형성하기 위한 반도체층을 형성할 때 포함되도록 하거나, 반도체층을 형성한 후에 열 확산법, 이온 주입법, 레이저 도핑법 등의 다양한 도핑 방법을 수행하여 반도체층에 포함되도록 할 수 있다.
이와 유사하게, 반도체 기판(110)의 후면 위에 제2 터널링층(54)이 형성되고, 제2 터널링층(54) 위에 제2 도전형 영역(30)이 위치할 수 있다. 제2 터널링층(54)의 물질, 두께 등은 제1 터널링층(52)의 물질, 두께 등과 유사하므로 상세한 설명을 생략한다. 제2 도전형 영역(30)은 제1 도전형의 도펀트를 구비한다는 것 이외에는 제1 도전형 영역(20)과 물질, 결정 구조 등이 동일 또는 유사하므로, 이에 대한 상세한 설명도 생략한다.
본 실시예에서 제1 전극(42)과 제1 도전형 영역(20) 사이에 제1 투명 전도층(421)이 위치할 수 있고, 제2 전극(44)과 제2 도전형 영역(30) 사이에 제2 투명 전도층(441)이 형성될 수 있다.
상술한 바와 같이 반도체 기판(110)의 전면 위에 터널링층(52, 54)을 형성하고 터널링층(52, 54) 위에 도전형 영역(20, 30)을 형성하면, 반도체 기판(110)에서의 패시베이션 특성을 크게 향상할 수 있다. 그리고 가격이 비싼 반도체 기판(110)의 두께를 줄여 비용을 절감할 수 있으며, 낮은 공정 온도에서 태양 전지(100)를 제조할 수 있다. 그러나 도전형 영역(20, 30)의 결정성이 상대적으로 낮아 캐리어의 이동도(mobility)가 상대적으로 작을 수 있다. 이에 따라 본 실시예에서는 제1 전극(42)과 제1 도전형 영역(20) 사이 및 제2 전극(44)과 제2 도전형 영역(30) 사이에 제1 및 제2 투명 전도층(421, 441)을 형성하여 캐리어가 수평 방향으로 이동할 때의 저항을 줄이도록 한다.
여기서, 제1 투명 전극층(421)은 제1 도전형 영역(20) 위에서 전체적으로 형성될 수 있다. 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 투명 전극층(421)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 투명 전극층(421)을 통하여 쉽게 제1 전극(42)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다.
제1 투명 전극층(421)은 제1 도전형 영역(20) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질로 구성될 수 있다. 즉, 제1 투명 전극층(421)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 한다. 이에 따라 제1 투명 전극층(421)을 제1 도전형 영역(20) 위에 전체적으로 형성하여도 광의 투과를 차단하지 않는다. 일 예로, 제1 투명 전극층(421)은 인듐 틴 산화물(indium tin oxide, ITO), 탄소 나노 튜브(carbon nano tube, CNT) 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극층(421) 그 외의 다양한 물질을 포함할 수 있다.
제2 투명 전극층(441)의 물질, 형상은 제1 투명 전극층(421)과 유사할 수 있으므로 상세한 설명을 생략한다.
제1 투명 전극층(421) 위에는 제1 전극(42)이 제1 투명 전극층(421)에 연결되도록 하는 개구부(102)를 구비하는 반사 방지막(24)이 위치할 수 있다. 이때, 반사 방지막(24)은 제1 투명 전극층(421)보다 작은 굴절률을 가지는 절연 물질을 포함할 수 있다. 이와 같이 제1 투명 전극층(421) 위에 이보다 작은 굴절률을 가지는 반사 방지막(24)을 형성하면 제1 투명 전극층(421)과 반사 방지막(24)이 이중의 반사 방지막의 역할을 수행하게 된다. 또한, 반사 방지막(24)이 절연 물질을 포함하면, 패턴을 가지는 제1 전극(42)을 형성할 때 반사 방지막(24)을 마스크층과 같이 사용할 수 있으며 제1 투명 전극층(421)을 보호하는 보호층의 역할도 할 수 있다.
본 실시예에서는 반사 방지막(24)이 수소를 포함하여 후처리 단계(ST50)에서의 수소 공급원으로 작용할 수 있다. 반사 방지막(24)이 물질 등은 도 1를 참조하여 설명한 제1 패시베이션막(22)의 물질 또는 반사 방지막(24)의 물질과 동일 또는 유사할 수 있고, 반사 방지막(22)의 수소 함량은 도 1을 참조하여 설명한 제1 패시베이션막(22)의 수소 함량과 동일 또는 유사할 수 있다.
상술한 설명 및 도면에서는 반도체 기판(110)의 전면에 위치한 반사 방지막(24)이 수소를 포함하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(110)의 후면에 절연막(예를 들어, 도 1에 도시한 제2 패시베이션막(32) 또는 별도의 반사 방지막)이 더 위치할 수 있고, 이와 같이 반도체 기판(110)의 후면에 위치한 절연막이 수소를 포함할 수도 있다.
이때, 베이스 영역(10)으로 이루어진 반도체 기판(110)은 보론을 포함하여 p형을 가질 수 있다. 그러면, 후처리 단계(ST50)에 의한 효과에 의하여 태양 전지(100)의 특성을 크게 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(110)이 다른 도펀트를 가질 수도 있고, n형을 가질 수도 있으며, 이 경우에도 후처리 단계(ST50)에 의한 효과를 가질 수 있다.
이하, 실험예를 참조하여 본 발명을 좀더 상세하게 설명한다. 이하의 실험예는 본 발명을 좀더 상세하게 설명하기 위하여 제시한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
실험예
보론을 포함하는 p형의 베이스 영역을 포함하는 반도체 기판을 이용하여 도 1에 도시한 바와 같은 구조의 태양 전지를 제조하였다. 이때, 패시베이션막이 수소를 대략 1020 개/cm3만큼 포함하고, 전극층을 소성하는 단계에서는 피크 온도는 700℃이었으며, 공정 시간은 10초였다. 전극층을 소성하는 단계에 의하여 수소 확산 공정이 함께 수행되었다.
이어서, 약 200℃의 온도에서 5분 동안 유지하여 예비 열처리 공정을 수행하였다. 그리고 복수 개의 태양 전지에 200℃ 내지 700℃의 온도 및 104 mW/cm2 내지 8 X 104 mW/cm2 의 광도의 범위에서 온도, 광도 및 시간을 다르게 하여 주처리 공정을 수행한 다음 각 태양 전지의 출력 손실을 측정하였다. 측정된 복수 개의 태양 전지의 출력 손실 값에 근거하여 동일한 출력 손실을 나타내는 온도-광도를 맵핑(mapping)하여 도 10에 나타내었고, 동일한 출력 손실을 가지는 광도-시간을 맵핑하여 도 11에 나타내었다.
이때, 도 10에는 동일한 출력 손실을 나타내는 점들을 연결한 점선(L1, L2, L3, L4, L5)이 표시되며, L5, L4, L3, L2, L1으로 갈수록 출력 손실은 줄어든다. 그리고 도 10에는 300℃, 400℃, 500℃, 600℃, 700℃의 온도 각각에서 수식 1에 따라 계산된 광도의 최소값(Imin)을 사각형의 점으로 표시하였고, 이를 연결한 선을 실선으로 나타내었다. 도 11에는 동일한 출력 손실을 나타내는 점들을 연결한 점선(L11, L12, L13)이 표시되며, L13, L12, L11로 갈수록 출력 손실은 줄어든다.
도 10을 참조하면, 일정 온도에서 소정의 광도 이상으로 광을 제공하여야 태양 전지의 출력 손실을 줄일 수 있고, 태양 전지의 출력 손실을 줄이기 위해서는 온도가 증가할수록 광도 또한 증가시켜야 함을 알 수 있다. 각 온도에서 사각형의 점이 표시된 광도와 이보다 큰 광도를 가지는 경우에 낮은 출력 손실을 가질 수 있음을 알 수 있고, 이에 따라 본 발명에서 정의한 수식에 따른 온도와 광도에서 주처리 공정을 수행하면 실제로도 태양 전지의 출력 손실이 낮출 수 있다는 것을 알 수 있다.
도 11을 참조하면, 광도가 높아지면 적은 공정 시간 동안 주처리 공정을 수행하여도 출력 손실을 크게 줄일 수 있음을 알 수 있다. 이는 본 발명에서 정의한 시간-광도의 수식과 일치하는 경향을 가진다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
10: 베이스 영역
20: 제1 도전형 영역
30: 제2 도전형 영역
22: 제1 패시베이션막
24: 반사 방지막
42: 제1 전극
44: 제2 전극

Claims (20)

  1. 반도체 기판에 도전형 영역을 형성하는 단계;
    상기 도전형 영역에 연결되는 전극을 형성하는 단계; 및
    상기 반도체 기판을 패시베이션하는 후처리 단계
    를 포함하고,
    상기 후처리 단계는, 상기 반도체 기판에 광을 함께 제공하여 열처리하는 주처리 공정을 포함하고,
    상기 주처리 공정에서의 온도가 100℃ 내지 800℃이고, 상기 주처리 공정의 온도와 광도가 다음 수식 1을 만족하는 태양 전지의 제조 방법.
    <수식 1>
    1750 - 31.8·T + (0.16)·T2 ≤ I
    (여기서, 상기 T는 상기 주처리 공정에서의 온도로서 단위가 ℃이고, 상기 I은 상기 주처리 공정에서의 광도로서 단위가 mW/cm2이다.)
  2. 제1항에 있어서,
    상기 주처리 공정에서의 온도 및 광도가 수식 2를 만족하는 태양 전지의 제조 방법.
    <수식 2>
    1750 - 31.8·T + (0.16)·T2 ≤ I ≤ 105
  3. 제1항에 있어서,
    상기 주처리 공정에서의 광도 및 공정 시간이 수식 3 내지 6 중 어느 하나를 만족하는 태양 전지의 제조 방법.
    <수식 3>
    1.7 X 102 ≤ I < 103, 13000 - (31.7)·I + (0.02)·(I)2 ≤ P
    <수식 4>
    103 ≤ I < 104, 1030 - (0.25)·I + (1.5 X 10-5)·(I)2 ≤ P
    <수식 5>
    104 ≤ I ≤ 105, 35.5- (0.0012)·I + (10-8)·(I)2 ≤ P
    <수식 6>
    5 X 104 ≤ I ≤ 105, 0.5 ≤ P
    (여기서, I는 상기 주처리 공정의 광도로서 단위가 mW/cm2이고, P는 상기 주처리 공정의 시간으로서 단위가 초(sec)이다.)
  4. 제3항에 있어서,
    상기 주처리 공정에서의 광도 및 시간이 수식 7 내지 10 중 어느 하나를 만족하는 태양 전지의 제조 방법.
    <수식 7>
    1.7 X 102 ≤ I < 103, 13000 - (31.7)·I + (0.02)·(I)2 ≤ P ≤ 10000
    <수식 8>
    103 ≤ I < 104, 1030 - (0.25)·I + (1.5 X 10-5)·(I)2 ≤ P ≤ 10000
    <수식 9>
    104 ≤ I ≤ 105, 35.5 - (0.0012)·I + (10-8)·(I)2 ≤ P ≤ 10000
    <수식 10>
    5 X 104 ≤ I ≤ 105, 0.5 ≤ P ≤ 10000
  5. 제1항에 있어서,
    상기 반도체 기판의 두께가 200um 이하인 태양 전지의 제조 방법.
  6. 제1항에 있어서,
    상기 후처리 단계는, 상기 주처리 공정 이전에 상기 반도체 기판을 예비 열처리하는 예비 열처리 공정을 더 포함하는 태양 전지의 제조 방법.
  7. 제6항에 있어서,
    상기 예비 열처리 공정은 별도의 광을 제공하지 않은 상태에서 수행되는 태양 전지의 제조 방법.
  8. 제6항에 있어서,
    상기 예비 열처리 공정에서의 온도가 100℃ 내지 300℃인 태양 전지의 제조 방법.
  9. 제6항에 있어서,
    상기 예비 열처리 공정의 공정 시간이 1분 내지 30분인 태양 전지의 제조 방법.
  10. 제1항에 있어서,
    상기 주처리 공정이 상기 전극을 형성하는 단계 이후에 수행되는 태양 전지의 제조 방법.
  11. 제1항에 있어서,
    상기 주처리 공정 이전에 상기 반도체 기판의 내부로 수소를 확산시키는 수소 확산 공정을 더 포함하고,
    상기 수소 확산 공정에서의 피크 온도가 700℃ 내지 800℃인 태양 전지의 제조 방법.
  12. 제11항에 있어서,
    상기 전극을 형성하는 단계는,
    전극층을 형성하는 단계; 및
    상기 전극층을 소성하는 단계
    을 포함하고,
    상기 수소 확산 공정이 상기 전극층을 소성하는 단계과 동시에 수행되거나 싱기 소성하는 단계와 상기 주처리 공정 사이에 수행되는 태양 전지의 제조 방법.
  13. 제11항에 있어서,
    상기 수소 확산 공정의 공정 시간이 5초 내지 20분인 태양 전지의 제조 방법.
  14. 제1항에 있어서,
    상기 후처리 단계는,
    상기 주처리 공정 이전에 수행되며 상기 반도체 기판의 내부로 수소를 확산시키는 수소 확산 공정; 및
    상기 수소 확산 공정과 상기 주처리 공정 사이에 수행되는 예비 열처리 공정
    을 포함하고,
    상기 수소 확산 공정의 온도보다 상기 예비 열처리 공정의 온도가 낮은 태양 전지의 제조 방법.
  15. 제1항에 있어서,
    상기 반도체 기판이 p형을 가지는 베이스 영역을 포함하는 태양 전지의 제조 방법.
  16. 제1항에 있어서,
    상기 반도체 기판이 도펀트로 보론(B)을 포함하는 태양 전지의 제조 방법.
  17. 제1항에 있어서,
    상기 도전형 영역을 형성하는 단계와 상기 전극을 형성하는 단계 사이에,
    상기 도전형 영역 위에 수소를 포함하는 절연막을 형성하는 단계를 포함하고,
    상기 후처리 단계에서 상기 절연막에 포함된 수소를 상기 반도체 기판의 내부로 확산시켜 상기 반도체 기판의 내부에서 수소 포함 결합을 형성하는 태양 전지의 제조 방법.
  18. 제17항에 있어서,
    상기 절연막이 수소를 1020 내지 1022 개/cm3만큼 포함하는 태양 전지의 제조 방법.
  19. 제17항에 있어서,
    상기 절연막이 적어도 상기 반도체 기판의 전면 위에 형성되는 태양 전지의 제조 방법.
  20. 제1항에 있어서,
    상기 도전형 영역이 상기 반도체 기판에 도펀트가 도핑되어 형성된 도핑 영역으로서 상기 반도체 기판의 일부를 구성하거나, 상기 반도체 기판 위에 상기 반도체 기판과 별개로 형성되는 태양 전지의 제조 방법.
KR1020140069659A 2014-06-09 2014-06-09 태양 전지의 제조 방법 KR101569415B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020140069659A KR101569415B1 (ko) 2014-06-09 2014-06-09 태양 전지의 제조 방법
EP19178650.8A EP3570334B1 (en) 2014-06-09 2015-06-08 Method for manufacturing solar cell
US14/733,620 US9698300B2 (en) 2014-06-09 2015-06-08 Method for manufacturing solar cell
EP15001698.8A EP2955761B1 (en) 2014-06-09 2015-06-08 Method for manufacturing solar cell
JP2015116784A JP6219886B2 (ja) 2014-06-09 2015-06-09 太陽電池の製造方法
CN201510312681.XA CN105185863B (zh) 2014-06-09 2015-06-09 用于制造太阳能电池的方法
JP2017188303A JP2018026574A (ja) 2014-06-09 2017-09-28 太陽電池の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140069659A KR101569415B1 (ko) 2014-06-09 2014-06-09 태양 전지의 제조 방법

Publications (1)

Publication Number Publication Date
KR101569415B1 true KR101569415B1 (ko) 2015-11-16

Family

ID=53365704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140069659A KR101569415B1 (ko) 2014-06-09 2014-06-09 태양 전지의 제조 방법

Country Status (5)

Country Link
US (1) US9698300B2 (ko)
EP (2) EP3570334B1 (ko)
JP (2) JP6219886B2 (ko)
KR (1) KR101569415B1 (ko)
CN (1) CN105185863B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3182465B1 (en) * 2015-12-18 2020-03-11 Lg Electronics Inc. Method of manufacturing solar cell
KR102591880B1 (ko) * 2015-12-18 2023-10-24 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지의 제조 방법
AU2017276802A1 (en) 2016-06-06 2018-11-29 Newsouth Innovations Pty Limited A method for processing silicon material
US10686087B2 (en) * 2016-09-19 2020-06-16 Lg Electronics Inc. Solar cell and method for manufacturing the same
NL2019614B1 (en) * 2017-09-22 2019-04-17 Tno Dopant enhanced solar cell and method of manufacturing thereof
JP1637055S (ko) 2018-12-06 2019-07-22
WO2020184261A1 (ja) * 2019-03-11 2020-09-17 株式会社カネカ 太陽電池およびその製造方法、太陽電池の検査方法、ならびに太陽電池モジュールおよびその製造方法
FR3098343B1 (fr) * 2019-07-01 2021-06-04 Commissariat Energie Atomique Procédé de passivation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078662A (ja) 2006-09-21 2008-04-03 Commiss Energ Atom 光電池をアニールするための方法
JP2010183011A (ja) 2009-02-09 2010-08-19 Seiko Epson Corp ドープシリコン膜の製造方法、ドープシリコン前駆体の製造方法およびデバイスの製造方法
JP2013074217A (ja) 2011-09-29 2013-04-22 Dainippon Screen Mfg Co Ltd 熱処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
US8637340B2 (en) * 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
DE102006012920B3 (de) * 2006-03-21 2008-01-24 Universität Konstanz Verfahren zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
FR2906404B1 (fr) * 2006-09-21 2008-12-19 Commissariat Energie Atomique Procede de metallisation de cellules photovoltaiques a multiples recuits
FR2929755B1 (fr) * 2008-04-03 2011-04-22 Commissariat Energie Atomique Procede de traitement d'un substrat semi-conducteur par activation thermique d'elements legers
KR100994924B1 (ko) 2008-04-17 2010-11-19 엘지전자 주식회사 태양전지 및 그 제조방법
US20110064632A1 (en) * 2009-09-14 2011-03-17 Ford Global Technologies, Llc Staged Catalyst System and Method of Using the Same
US8324015B2 (en) 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
JP5570654B2 (ja) * 2011-03-31 2014-08-13 京セラ株式会社 太陽電池素子および太陽電池モジュール
KR20140041614A (ko) * 2011-06-03 2014-04-04 엠이엠씨 싱가포르 피티이. 엘티디. 실리콘 웨이퍼의 소수 캐리어 수명 저하 억제 방법
FR2977079B1 (fr) * 2011-06-27 2013-07-26 Commissariat Energie Atomique Procede de traitement de cellules photovoltaiques a heterojonction pour ameliorer et stabiliser leur rendement
WO2013146973A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 太陽電池素子
WO2013173867A1 (en) * 2012-05-21 2013-11-28 Newsouth Innovations Pty Limited Advanced hydrogenation of silicon solar cells
US9952096B2 (en) * 2012-06-05 2018-04-24 President And Fellows Of Harvard College Ultra-thin optical coatings and devices and methods of using ultra-thin optical coatings
KR20140078977A (ko) * 2012-12-18 2014-06-26 서울바이오시스 주식회사 고효율 발광 다이오드

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078662A (ja) 2006-09-21 2008-04-03 Commiss Energ Atom 光電池をアニールするための方法
JP2010183011A (ja) 2009-02-09 2010-08-19 Seiko Epson Corp ドープシリコン膜の製造方法、ドープシリコン前駆体の製造方法およびデバイスの製造方法
JP2013074217A (ja) 2011-09-29 2013-04-22 Dainippon Screen Mfg Co Ltd 熱処理装置

Also Published As

Publication number Publication date
JP2015233140A (ja) 2015-12-24
EP2955761B1 (en) 2019-08-14
EP3570334A1 (en) 2019-11-20
CN105185863B (zh) 2018-11-02
EP3570334B1 (en) 2022-10-26
US20150357510A1 (en) 2015-12-10
JP2018026574A (ja) 2018-02-15
CN105185863A (zh) 2015-12-23
JP6219886B2 (ja) 2017-10-25
EP2955761A1 (en) 2015-12-16
US9698300B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
KR101569415B1 (ko) 태양 전지의 제조 방법
US10714654B2 (en) Solar cell and method for manufacturing the same
KR20150144585A (ko) 태양 전지의 후처리 장치
US10147828B2 (en) Solar cell and method for manufacturing the same
US20220246774A1 (en) Method for treating a stack obtained during the manufacture of a heterojunction photovoltaic cell
KR20130036258A (ko) 혼성 확산 및 이온 주입 공정에 의해서 제조된 선택적 이미터 태양전지
JP6692865B2 (ja) 太陽電池の製造方法
US20120048376A1 (en) Silicon-based photovoltaic device produced by essentially electrical means
CN110943143A (zh) 用于制造具有异质结和发射极扩散区的光伏太阳能电池的方法
KR101370126B1 (ko) 탑햇 형태의 레이저 어닐링을 이용한 태양전지의 선택적에미터 형성방법 및 이를 이용한 태양전지의 제조방법
KR20090078275A (ko) 요철 형태의 절연막을 포함하는 태양전지 및 그 제조방법
KR102060709B1 (ko) 태양 전지의 제조 방법
KR102005444B1 (ko) 태양 전지 및 태양 전지 제조 방법
KR101864275B1 (ko) 태양 전지의 후처리 장치
Kim et al. P-type hybrid heterojunction solar cells naturally incorporating gettering and bulk hydrogenation
KR101612959B1 (ko) 태양 전지 및 그 제조 방법
KR20120058088A (ko) 태양전지 및 이의 제조방법
KR20160142169A (ko) 태양 전지의 제조 방법
Tucci et al. Dielectric Bragg back reflecting mirror in a-Si: H/c-Si heterostructure solar cell
KR20160005569A (ko) 태양 전지의 제조 방법
KR20120070315A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 5