KR101566962B1 - P형 반도체층의 저저항 금속접합방법 및 금속접합 구조 - Google Patents

P형 반도체층의 저저항 금속접합방법 및 금속접합 구조 Download PDF

Info

Publication number
KR101566962B1
KR101566962B1 KR1020140053365A KR20140053365A KR101566962B1 KR 101566962 B1 KR101566962 B1 KR 101566962B1 KR 1020140053365 A KR1020140053365 A KR 1020140053365A KR 20140053365 A KR20140053365 A KR 20140053365A KR 101566962 B1 KR101566962 B1 KR 101566962B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
metal
nitride semiconductor
thin film
Prior art date
Application number
KR1020140053365A
Other languages
English (en)
Inventor
이지면
김재관
강경호
Original Assignee
순천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천대학교 산학협력단 filed Critical 순천대학교 산학협력단
Priority to KR1020140053365A priority Critical patent/KR101566962B1/ko
Application granted granted Critical
Publication of KR101566962B1 publication Critical patent/KR101566962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 P형 반도체층의 저저항 금속접합방법 및 금속접합 구조에 관한 것으로, 본 발명에 따른 P형 반도체층의 금속접합방법은, P형 불순물이 도핑된 질화물 반도체층에 Ga2O3 박막을 형성하는 제1단계와; 상기 Ga2O3 박막이 형성된 상기 질화물 반도체층에 수소플라즈마 처리를 수행하여 상기 Ga2O3 박막에서 산소성분을 제거함에 의해 상기 반도체층에 금속성의 갈륨 클러스터(metallic Ga cluster)들을 형성하는 제2단계와; 상기 갈륨 클러스터들이 형성된 상기 질화물 반도체층에 금속층을 형성하는 제3단계를 구비한다.

Description

P형 반도체층의 저저항 금속접합방법 및 금속접합 구조{Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure}
본 발명은 P형 반도체층의 금속접합방법 및 금속접합구조에 관한 것으로, 보다 구체적으로는, 추가적인 열처리 공정이 없이 P형 반도체층의 전도성 향상과 금속과의 오믹(ohmic) 접합저항(contact resistivity)을 낮출 수 있는 P형 반도체층의 금속접합방법 및 금속접합구조에 관한 것이다.
질화물(GaN)계 화합물 반도체를 성장시키는 방법에는 MOCVD, MBE, HVPE 등이 있으며, 기상에피택시(VPE; Vapor Phase Epitaxy)(MOCVD 및 HVPE를 포괄) 중 MOCVD법으로 성장되어 P형 불순물이 함유된 반도체 층(또는 박막)이 성장된 상태(as grown)에서는 고유저항(resistivity)이 매우 높아 소자에 사용할 수 없다.
일반적으로 p-GaN 층과 같은 P형 반도체층의 제작 시 마그네슘(Mg)이 도핑 물질로 사용되는데, 도핑 물질로 사용된 Mg 원자가 Ga 자리에 완전히 치환되지 않고 질소 원료로 주입되는 NH3가 열분해된 수소와 결합하여 Mg-H 복합체를 p-GaN 층에 형성하여 100 ohm 이상의 높은 저항값을 가지는 절연특성(Insulating Property)을 가지게 된다.
이러한 이유로 p-GaN 제작 후 통상적으로 전자빔(electron beam)을 조사하는 LEEBI(Lowenergy Electron Beam Irradiation) 방법 또는 고온 열처리 방법을 수행하여 극복하고자 하였다. 그러나 이러한 방법을 사용한다고 하여도 P형 반도체층의 캐리어 농도는 5×1017/cm3 정도이고 이동도는 10cm2/Vsec 정도로 실리콘(Si)이 도핑된 GaN층, 즉 N형 반도체층(n-GaN)의 캐리어 농도에 비해서 매우 낮은 편이어서 오믹접촉(Ohmic Contact) 저항성 전극의 형성 공정 중에서 전류의 원할한 공급이 어렵다.
이러한 한계를 극복하기 위해서 Ni/Au, ITO, ZnO 같은 투명금속산화막(Transparent Metal Oxide) 또는 투명전도성산화막(TCO)을 형성하여 전류퍼짐층(Current Spreading Layer)으로 고휘도 및 대면적/고출력 엘이디칩(LED chip)에 적용하고 있는 실정이다.
Mg가 도핑된 GaN층 내의 Mg 원자 농도가 약 1019~1021/㎤ 정도인데 반해 전기전도도(Electrical Conductivity, hole)에 기여하는 순수 캐리어 농도는 ~1017/㎤ 정도로 100~1000배 이상의 차이가 발생하게 되고, 이는 결국 GaN층 내에 과잉(Excess)으로 존재하는 Mg 원자 또는 Mg-H 복합체에 의해서 발광층에서 표면 쪽으로 방출되는 빛을 포획(Trap)하여 엘이디(LED) 효율을 감소시킬 뿐만 아니라, 일정량의 인가 전류를 오래 유지할 경우 열 발생으로 인해 엘이디(LED) 수명을 감소시키는 결과를 초래하게 되는 문제점이 있다.
따라서, P-GaN 층과 금속접합시 오믹접합 형성과 접합저항(contact resistivity)을 낮추기 위한 노력이 있어왔다.
대한민국 등록특허공보 제10-0330227호(2002.03.14.)
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 P형 반도체층의 금속접합방법 및 금속접합구조를 제공하는 데 있다.
본 발명의 다른 목적은 별도의 열처리 없이 오믹접합 형성과 접합저항(contact resistivity)을 낮출수 있는 P형 반도체층의 금속접합방법 및 금속접합구조를 제공하는 데 있다.
본 발명의 또 다른 목적은 공정의 단순화를 이루면서도 P형 반도체 층에 저저항 오믹접합을 이룰 수 있는 P형 반도체층의 금속접합방법 및 금속접합구조를 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 P형 반도체층의 금속접합방법은, P형 불순물이 도핑된 질화물 반도체층에 Ga2O3 박막을 형성하는 제1단계와; 상기 Ga2O3 박막이 형성된 상기 질화물 반도체층에 수소플라즈마 처리를 수행하여 상기 Ga2O3 박막에서 산소성분을 제거함에 의해 상기 반도체층에 금속성의 갈륨 클러스터(metallic Ga cluster)들을 형성하는 제2단계와; 상기 갈륨 클러스터들이 형성된 상기 질화물 반도체층에 금속층을 형성하는 제3단계를 구비한다.
상기 P형 불순물은 마그네슘(Mg)일 수 있다.
상기 질화물 반도체층은, p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층일 수 있다.
상기 질화물 반도체층은 무분극(non-polar) 반도체 층일 수 있다.
상기 제1단계에서, 상기 Ga2O3 박막은, RF-sputter 장비, e-beam evaporator, CVD 장비, spin coating 장비 중 적어도 어느 하나를 이용하여, 상기 질화물 반도체층 상에 증착되어 형성될 수 있다.
상기 제2단계의 수소플라즈마 처리는, RF 파워 또는 DC 파워 인가시 수소 플라즈마가 형성되는 플라즈마 장치가 이용될 수 있다.
상기 플라즈마 장치는 유도결합(inductively coupled)플라즈마 장치일 수 있다.
상기 제2단계에서 상기 플라즈마 장치에 인가되는 RF 파워 또는 DC 파워는 30W~1500W의 범위를 가질 수 있다.
상기 플라즈마 장치를 구성하는 플라즈마 챔버에 주입되는 반응가스는, 질소, 산소, 수소, 및 아르곤 중에서 선택된 적어도 하나의 반응가스일 수 있다.
상기 제3단계의 상기 금속층은 금속증착 장비를 이용한 금속증착 공정을 통해 형성될 수 있다.
상기 금속층은 Ni 층 및 Au 층 중 어느 하나의 단일 금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가질 수 있다.
상기 금속층이 형성된 질화물 반도체층에 대한 후열처리 공정을 수행하는 단계를 더 구비할 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 P형 반도체층의 금속접합구조는, P형 불순물이 도핑된 질화물 반도체층과 금속층 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)들이 삽입된 구조를 가진다.
상기 질화물 반도체층은, p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층일 수 있다.
상기 질화물 반도체층은 무분극(non-polar) 반도체층일 수 있다.
상기 금속층은 Ni 층 및 Au 층 중 어느 하나의 단일금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가질 수 있다.
본 발명에 따르면, P형 반도체층과 금속층 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)가 삽입되도록 하여 접촉저항을 개선할 수 있으며, 별도의 열처리를 수행하지 않아도 오믹접합을 형성하는 것이 가능하다. 또한 별도의 열처리 공정이 수행되지 않기 때문에 공정단순화를 이룰수 있고 제조비용을 절약할 수 있는 장점이 있으며, LED 등의 발광소자 제조시에 LED의 수명감소 및 효율저하 등의 문제점을 개선하는 것이 가능하다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 P형 반도체층의 금속접합방법의 공정을 순서대로 나타낸 공정순서도들이이다.
도 5는 도 2의 Ga2O3 박막의 SEM 사진이다.
도 6은 도 3의 금속성의 갈륨 클러스터(metallic Ga cluster)들의 SEM 사진이다.
도 7은 도 4의 금속접합상태의 SEM 사진이다.
도 8은 P형 반도체층과 금속이 접합된 상태에서의 전류(I)와 전압(V) 특성 그래프이다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 P형 반도체층의 금속접합방법의 공정을 순서대로 나타낸 공정순서도들이다.
도 1에 도시된 바와 같이, 유기금속화학기상증착(MOCVD)법을 포함하는 기상에피택시법으로 성장되고 P형 불순물이 도핑된 화합물 반도체 박막 즉 P형 반도체층(100)이 형성된 시편을 제작한다.
여기서 P형 불순물은 마그네슘(Mg)을 포함할 수 있으며, 상기 반도체층(100)은 질화물 반도체층으로써 p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층 일 수 있다. 또한 상기 P형 반도체층(100)은 무분극(non-polar) 반도체 층일 수 있다.
이하에서는 질화물 반도체층인 'p-GaN'을 하나의 예로 하여 본 발명의 구성 및 효과를 설명하기로 한다.
도 2에 도시된 바와 같이, 상기 P형 반도체층(100) 상에 Ga2O3 박막(110)을 형성한다. 상기 Ga2O3 박막(110)은 SEM 사진은 도 5에 나타내었다.
상기 Ga2O3 박막(110)은, RF-sputter 장비, e-beam evaporator, CVD 장비, spin coating 장비 중 적어도 어느 하나를 이용하여, 상기 P형 반도체층(100) 상에 증착 등의 방법으로 형성될 수 있다.
상기 Ga2O3 박막(110)은 수 nm 에서 수백 nm 정도로 형성될 수 있다.
도 3에 도시된 바와 같이, 상기 Ga2O3 박막(110)이 형성된 상기 P형 반도체층(100)에 수소 플라즈마 처리를 수행하여 상기 Ga2O3 박막(110)에서 산소성분을 제거함에 의해 상기 P형 반도체층(100)에 금속성의 갈륨 클러스터(metallic Ga cluster)들(115)을 형성한다. 상기 금속성의 갈륨 클러스터(metallic Ga cluster)들(115)의 SEM 사진은 도 6에 나타내었다.
Ga-O 본딩을 이루고 있는 상태의 상기 Ga2O3 박막(110)에 수소플라즈마 처리를 수행하게 되면, 수소플라즈마에 의해 Ga-O 본딩이 와해되어 산소(oxygen) 이온이 분리되게 된다. 이때 분리된 산소이온은 수소와 결합하게 되고 O-H결합에 의해 기체 상태로 휘발되면서 Ga원자만 남게 되고, 이에 따라 상기 P형 반도체층(100)에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성되게 된다.
상기 수소플라즈마 처리공정은 RF 파워 또는 DC 파워 인가시 수소플라즈마가 형성되는 장치를 이용해 수행될 수 있다. 이러한 플라즈마 장치로는 유도결합(inductively coupled) 플라즈마 장치가 포함될 수 있으며, 이외에 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 잘 알려진 다양한 플라즈마 장치가 상기 플라즈마 처리공정에 이용될 수 있다.
상기 플라즈마 장치에 인가되는 RF 파워 또는 DC 파워는 30W~1500W의 범위를 가질 수 있으며, 상기 플라즈마 장치를 구성하는 플라즈마 챔버에 주입되는 반응가스는, 질소, 산소, 수소, 및 아르곤 중에서 선택된 적어도 하나의 반응가스가 될 수 있다.
그리고 수소플라즈마 처리는 상기 플라즈마 진공 챔버 안에 수소 80sccm을 플로우시키는 방식으로 수행되며, 이때 챔버 압력은 20mTorr 정도이고 온도는 상온상태에서 수행되게 된다. 또한, 수소플라즈마 형성을 위한 RF generator를 100W~500W 사이에서 필요에 따라 인가시킬 수 있으며 이때의 바람직한 인가 조건은 200W일 수 있다.
상기 플라즈마 챔버 내의 수소유량이나 RF generator의 파워처리 시간 등은 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들을 형성하는 데 중요인자로 작용하므로, 필요에 따라 적절히 변화시켜 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들을 형성할 수 있다.
상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들은 수 nm 에서 수백 nm 정도의 사이즈를 가질 수 있다. 예를 들어, 30~50nm 사이즈를 가질 수 있다.
도 4에 도시된 바와 같이, 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성된 상기 질화물 반도체층(100)에 금속층(120,130)을 형성한다.
상기 금속층(120,130)은 e-beam evaporator 등의 금속증착 장비를 이용한 금속증착 공정을 통해 형성될 수 있다. 상기 금속층(120,130)은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 잘 알려진 다른 금속증착장비를 통해 형성되는 것도 가능하다.
상기 금속층(120,130)은 Ni 층 및 Au 층 중 어느 하나의 단일 금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가질 수 있다. 이중층 구조를 가지는 경우에는 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성된 상기 질화물 반도체층(100)에 Ni 금속층(120)과 Au 금속층(130)을 순차적으로 형성하는 것이 가능하다.
상기 금속층(120,130)의 형성에 따라, 도 4의 개략도 및 도 7의 SEM 사진에 나타난 바와 같이, P형 반도체층의 금속접합구조는 P형 불순물이 도핑된 질화물 반도체층(100)과 금속층(120,130) 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 삽입된 구조를 가지게 된다.
P형 반도체층(100)과 금속층(120,130)과의 오믹접합에서 금속의 일함수가 큰 물질을 써야 하지만 금속의 일함수가 P형 반도체층(특히 GaN 반도체층)의 경우보다 높은 금속은 존재하지 않아 오믹접합에 대한 어려움이 존재하여왔다.
이를 극복하기 위해 본 발명에서는 일함수가 큰 Ni/Au등의 금속층으로 형성하여 최대한 쇼트키 베리어를 낮추고 또한 터널링 효과를 발생시켜 오믹접합을 하는 메커니즘을 형성하고 있다.
또한, 상기 P형 반도체층(100) 상에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들을 형성하고, 이 위에 금속층(120,130)을 형성 또는 접합시키면 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성된 부분의 베리어 높이가 상대적으로 낮아지게 되는 효과가 발생되므로, 상대적으로 오믹접합이 용이하게 되는 것이다.
상기 금속층(120,130)의 형성이후에는 필요에 따라 후열처리 공정이 수행될 수 있다. 본 발명의 경우에는 후열처리를 하지 않고도 저저항의 오믹접합이 가능하나, 필요에 따라 후열처리 공정이 수행될 수 있다.
상기 후열처리 공정은 RTA(Rapid Thermal Annealing) 장비를 이용하여 300~800℃의 온도범위에서 수행되며, 상기 P형 반도체층이 p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 어떠한 구조를 가지는지에 따라 상술한 온도범위 내에서 시편의 특성에 따라 상대적으로 낮은 온도, 상대적으로 높은 온도, 동일온도 등으로 온도범위가 달라질 수 있다.
그리고 상기 후열처리 공정은 열처리 장비의 챔버 내에 질소 분위기 또는 질소와 산소의 분압비율 조절분위기에서 수행될 수 있다.
도 8은 도 4의 공정을 통해 형성된 P형 불순물이 도핑된 질화물 반도체층(100)과 금속층(120,130) 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 삽입된 구조를 가지는 P형 반도체층의 금속접합구조체에 대한 전류(I)와 전압(V) 특성 그래프이다.
도 8에 도시된 바와 같이, 후열처리를 하지 않은 경우(as-dep)에는 전류(I)와 전압(V) 특성이 선형적인 오믹특성을 보이는 반면, 300℃의 후열처리 후에는 저항이 증가하여 쇼트키 특성을 보임을 알 수 있다. 또한 800℃ 까지 후열처리를 수행하였을 경우에는 저항이 급격히 증가하여 전기가 거의 통하지 않음을 알 수 있다.
상술한 바와 같이, 본 발명에 따르면, P형 반도체층과 금속층 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)가 삽입되도록 하여 접촉저항을 개선할 수 있으며, 별도의 열처리를 수행하지 않아도 오믹접합을 형성하는 것이 가능하다. 또한 별도의 열처리 공정이 수행되지 않기 때문에 공정단순화를 이룰수 있고 제조비용을 절약할 수 있는 장점이 있으며, LED 등의 발광소자 제조시에 LED의 수명감소 및 효율저하 등의 문제점을 개선하는 것이 가능하다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
100 : P형 반도체층 110 : Ga2O3 박막
115 : 갈륨 클러스터 120,130 : 금속층

Claims (16)

  1. P형 반도체층의 금속접합방법에 있어서:
    P형 불순물이 도핑된 질화물 반도체층에 Ga2O3 박막을 형성하는 제1단계와;
    상기 Ga2O3 박막이 형성된 상기 질화물 반도체층에 수소플라즈마 처리를 수행하여 상기 Ga2O3 박막에서 산소성분을 제거함에 의해 상기 반도체층에 금속성의 갈륨 클러스터(metallic Ga cluster)들을 형성하는 제2단계와;
    상기 갈륨 클러스터들이 형성된 상기 질화물 반도체층에 금속층을 형성하는 제3단계를 구비함을 특징으로 하는 P형 반도체층의 금속접합방법.
  2. 청구항 1에 있어서.
    상기 P형 불순물은 마그네슘(Mg)임을 특징으로 하는 P형 반도체층의 금속접합방법.
  3. 청구항 2에 있어서,
    상기 질화물 반도체층은, p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층임을 특징으로 하는 P형 반도체층의 금속접합방법.
  4. 청구항 3에 있어서,
    상기 질화물 반도체층은 무분극(non-polar) 반도체 층임을 특징으로 하는 P형 반도체층의 금속접합방법.
  5. 청구항 1에 있어서, 상기 제1단계에서,
    상기 Ga2O3 박막은, RF-sputter 장비, e-beam evaporator, CVD 장비, spin coating 장비 중 적어도 어느 하나를 이용하여, 상기 질화물 반도체층 상에 증착되어 형성됨을 특징으로 하는 P형 반도체층의 금속접합방법.
  6. 청구항 1에 있어서,
    상기 제2단계의 수소플라즈마 처리는, RF 파워 또는 DC 파워 인가시 수소 플라즈마가 형성되는 플라즈마 장치가 이용됨을 특징으로 하는 P형 반도체층의 금속접합방법.
  7. 청구항 6에 있어서,
    상기 플라즈마 장치는 유도결합(inductively coupled)플라즈마 장치임을 특징으로 하는 P형 반도체층의 금속접합방법.
  8. 청구항 6에 있어서,
    상기 제2단계에서 상기 플라즈마 장치에 인가되는 RF 파워 또는 DC 파워는 30W~1500W의 범위를 가짐을 특징으로 하는 P형 반도체층의 금속접합방법.
  9. 청구항 6에 있어서,
    상기 플라즈마 장치를 구성하는 플라즈마 챔버에 주입되는 반응가스는, 질소, 산소, 수소, 및 아르곤 중에서 선택된 적어도 하나의 반응가스임을 특징으로 하는 P형 반도체층의 금속접합방법.
  10. 청구항 1에 있어서,
    상기 제3단계의 상기 금속층은 금속증착 장비를 이용한 금속증착 공정을 통해 형성됨을 특징으로 하는 P형 반도체층의 금속접합방법.
  11. 청구항 10에 있어서,
    상기 금속층은 Ni 층 및 Au 층 중 어느 하나의 단일 금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가짐을 특징으로 하는 P형 반도체층의 금속접합방법.
  12. 청구항 1에 있어서, 상기 제3단계 이후에,
    상기 금속층이 형성된 질화물 반도체층에 대한 후열처리 공정을 수행하는 단계를 더 구비함을 특징으로 하는 P형 반도체층의 금속접합방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020140053365A 2014-05-02 2014-05-02 P형 반도체층의 저저항 금속접합방법 및 금속접합 구조 KR101566962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140053365A KR101566962B1 (ko) 2014-05-02 2014-05-02 P형 반도체층의 저저항 금속접합방법 및 금속접합 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140053365A KR101566962B1 (ko) 2014-05-02 2014-05-02 P형 반도체층의 저저항 금속접합방법 및 금속접합 구조

Publications (1)

Publication Number Publication Date
KR101566962B1 true KR101566962B1 (ko) 2015-11-10

Family

ID=54605370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140053365A KR101566962B1 (ko) 2014-05-02 2014-05-02 P형 반도체층의 저저항 금속접합방법 및 금속접합 구조

Country Status (1)

Country Link
KR (1) KR101566962B1 (ko)

Similar Documents

Publication Publication Date Title
Zkria et al. P-type doping of GaN by magnesium ion implantation
JP5136765B2 (ja) 窒化物系半導体素子及びその製造方法
JP6898400B2 (ja) ダイヤモンド半導体システムと方法
Jung et al. Ultraviolet light emitting diode based on p-NiO/n-ZnO nanowire heterojunction
JP6106790B2 (ja) ヘテロ接合型太陽電池の製造方法
CN105023980A (zh) 一种具有P型AlInGaN接触层的LED及其制备方法
CN107731974A (zh) 一种GaN基发光二极管外延片及其生长方法
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
US8431936B2 (en) Method for fabricating a p-type semiconductor structure
KR100640661B1 (ko) ｐ형 광대역 밴드 갭 화합물 반도체층에의 저저항 접촉콘택을 가지는 반도체 소자 및 제조 방법
Keogh et al. High current gain InGaN/GaN HBTs with 300° C operating temperature
KR20150042409A (ko) 발광 소자의 제조 방법
Kim et al. Synthesis of p-type GaN nanowires
KR101566962B1 (ko) P형 반도체층의 저저항 금속접합방법 및 금속접합 구조
Ghods et al. Enhancement in electrical and optical properties of field-effect passivated GaN blue light emitting diodes
Jang et al. Formation of low-resistance transparent Ni/Au ohmic contacts to a polarization field-induced p-InGaN/GaN superlattice
WO2017180633A1 (en) Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers
KR101696889B1 (ko) 그래핀 전극을 갖는 발광다이오드와 그 제조방법
US8766293B2 (en) Light-emitting device and method for manufacturing the same
KR101528098B1 (ko) 전자 빔 빗각 증착과 열처리를 이용하는 질화갈륨 계열 발광 다이오드 제조 방법
KR100855340B1 (ko) 발광 다이오드 소자의 제조 방법
Lee et al. Effect of oxygen plasma-induced current blocking on the performance of GaN-based vertical light-emitting diodes
JP6995307B2 (ja) 半導体装置及び半導体装置の製造方法
Ling et al. Reliability analysis of GaN-based light emitting diodes for solid state illumination
KR101219121B1 (ko) Ｐ형 반도체층의 다단계 활성화방법

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 4