JP6995307B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6995307B2 JP6995307B2 JP2017151410A JP2017151410A JP6995307B2 JP 6995307 B2 JP6995307 B2 JP 6995307B2 JP 2017151410 A JP2017151410 A JP 2017151410A JP 2017151410 A JP2017151410 A JP 2017151410A JP 6995307 B2 JP6995307 B2 JP 6995307B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- nitride semiconductor
- semiconductor layer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、金属酸化物は様々なデバイスに用いられている。多くの金属酸化物は、可視光で透明あり、価電子帯と伝導体のバンドギャップが３ｅＶ以上であるという特徴を有している。経験則として、バンドギャップが大きな材料は電気抵抗が高く、絶縁体として好適である。このような金属酸化物の絶縁体は、半導体デバイスの絶縁基板、ゲート絶縁膜、保護膜層等に利用されている。
窒化物半導体は、ＬＥＤ等の発光素子に広く用いられており、近年では、窒化物半導体はＳｉよりも省エネ性能の高いダイオード、トランジスタ等のパワー半導体材料として期待されている。ｐｎ接合ダイオードは、整流作用を持つパワー半導体デバイスの一種であり、窒化物パワー半導体においても様々な検討がされている。
非特許文献１には、デバイスシミュレーションから、比誘電率が窒化物半導体に近い保護膜層を使うことで、窒化物ｐｎ接合ダイオードの性能の向上が期待できることが開示されている。
非特許文献２には、ＳｉＯ２を保護膜層に用いたＧａＮｐｎ接合ダイオードが開示されている。しかしながら、ＳｉＯ２は比誘電率が３．９と小さいため、窒化物ｐｎ接合ダイオードの性能を引き出す保護膜層としては不十分であった。
特許文献１には、Ａｌ２Ｏ３を保護膜層に用いたＧａＮｐｎ接合ダイオードが開示されている。しかしながら、デバイスを作製する上で必要なパターニングにおいて、Ａｌ２Ｏ３はウェットエッチング及びドライエッチングの両方が困難であり、生産性が低かった。
Ｍ．Ｙｏｓｈｉｎｏ ｅｔ ａｌ．，Ｅｌｅｃｔｒｏｎｉｃｓ ５，１５（２０１６）
Ｋ．Ｎｏｍｏｔｏ ｅｔ ａｌ．，Ｐｈｙｓ．Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ａ ２０８，１５３５（２０１１）
本発明の目的は、窒化物半導体デバイスに適した保護膜層を備える半導体装置、及び高い生産性が得られる半導体装置の製造方法を提供することである。
本発明によれば、以下の半導体装置等が提供される。
１．ｐ型窒化物半導体層とｎ型窒化物半導体層と保護膜層を含み、
前記保護膜層が、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含み、
前記ｐ型窒化物半導体層と前記ｎ型窒化物半導体層が接しており、
前記ｐ型窒化物半導体層、前記ｎ型窒化物半導体層及び前記保護膜層が互いに接する部分を有する半導体装置。
２．メサ構造を含む１に記載の半導体装置。
３．前記保護膜層の２５℃での電気抵抗率が１×１０７Ωｍ以上である１又は２に記載の半導体装置
４．前記保護膜層の比誘電率が７．０～１５である１～３のいずれかに記載の半導体装置。
５．前記保護膜層の、真空準位からの電子親和力が３．７ｅＶ以下であり、伝導帯下端と価電子帯上端間のバンドギャップが４．４ｅＶ以上である、１～４のいずれかに記載の半導体装置。
６．前記保護膜層の、２５℃でのバッファードフッ化水素酸によるエッチングレートが０．０１ｎｍ／ｓ以上である１～５のいずれかに記載の半導体装置。
７．前記ｐ型窒化物半導体層及び前記ｎ型窒化物半導体層が、それぞれ独立に、ＧａＮを含む、又はＧａＮからなる１～６のいずれかに記載の半導体装置。
８．ｐｎ接合ダイオードである１～７のいずれかに記載の半導体装置。
９．窒化物半導体層の上に、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む膜を成膜する半導体装置の製造方法であって、
前記成膜が、スパッタ成膜、原子層堆積成膜、熱化学気相成長成膜、平行平板型プラズマ化学気相成長成膜、有磁場マイクロ波プラズマ化学気相成長成膜、又は誘導結合プラズマ化学気相成長成膜である半導体装置の製造方法。
１０．窒化物半導体層の上に、Ｇａ元素及び酸素元素を含む膜をスパッタ成膜する半導体装置の製造方法。
１１．窒化物半導体層の上に、Ｇａ元素及び酸素元素を含む膜を原子層堆積法で成膜する半導体装置の製造方法。
１２．前記スパッタ成膜が、Ａｒガス、Ｏ２ガス及びＮ２ガスから選ばれる１種類以上のガスをスパッタガスとする９又は１０に記載の半導体装置の製造方法。
１３．前記原子層堆積成膜が、トリメチルガリウムと、Ｏ２ガス、オゾンガス及びＨ２Ｏガスから選ばれる１種類以上のガスを原料ガスとする９又は１１に記載の半導体装置の製造方法。
１４．前記平行平板型プラズマ化学気相成長成膜を、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、及びトリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上のガスを供給ガスとし、ＲＦ電力密度０．０２～０．１Ｗ／ｃｍ２、基板温度２５０～４００℃の条件下で実施する９に記載の半導体装置の製造方法。
１５．前記有磁場マイクロ波プラズマ化学気相成長成膜又は前記誘導結合プラズマ化学気相成長成膜が、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、及びトリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上を供給ガスとする９に記載の半導体装置の製造方法。
１６．基板温度２５０℃以上、成膜速度２０ｎｍ／ｓｅｃ以下の条件で前記成膜を実施する９～１５のいずれかに記載の半導体装置の製造方法。
１７．前記膜の２５℃での電気抵抗率が１×１０７Ωｍ以上である９～１６のいずれかに記載の半導体装置の製造方法。
１．ｐ型窒化物半導体層とｎ型窒化物半導体層と保護膜層を含み、
前記保護膜層が、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含み、
前記ｐ型窒化物半導体層と前記ｎ型窒化物半導体層が接しており、
前記ｐ型窒化物半導体層、前記ｎ型窒化物半導体層及び前記保護膜層が互いに接する部分を有する半導体装置。
２．メサ構造を含む１に記載の半導体装置。
３．前記保護膜層の２５℃での電気抵抗率が１×１０７Ωｍ以上である１又は２に記載の半導体装置
４．前記保護膜層の比誘電率が７．０～１５である１～３のいずれかに記載の半導体装置。
５．前記保護膜層の、真空準位からの電子親和力が３．７ｅＶ以下であり、伝導帯下端と価電子帯上端間のバンドギャップが４．４ｅＶ以上である、１～４のいずれかに記載の半導体装置。
６．前記保護膜層の、２５℃でのバッファードフッ化水素酸によるエッチングレートが０．０１ｎｍ／ｓ以上である１～５のいずれかに記載の半導体装置。
７．前記ｐ型窒化物半導体層及び前記ｎ型窒化物半導体層が、それぞれ独立に、ＧａＮを含む、又はＧａＮからなる１～６のいずれかに記載の半導体装置。
８．ｐｎ接合ダイオードである１～７のいずれかに記載の半導体装置。
９．窒化物半導体層の上に、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む膜を成膜する半導体装置の製造方法であって、
前記成膜が、スパッタ成膜、原子層堆積成膜、熱化学気相成長成膜、平行平板型プラズマ化学気相成長成膜、有磁場マイクロ波プラズマ化学気相成長成膜、又は誘導結合プラズマ化学気相成長成膜である半導体装置の製造方法。
１０．窒化物半導体層の上に、Ｇａ元素及び酸素元素を含む膜をスパッタ成膜する半導体装置の製造方法。
１１．窒化物半導体層の上に、Ｇａ元素及び酸素元素を含む膜を原子層堆積法で成膜する半導体装置の製造方法。
１２．前記スパッタ成膜が、Ａｒガス、Ｏ２ガス及びＮ２ガスから選ばれる１種類以上のガスをスパッタガスとする９又は１０に記載の半導体装置の製造方法。
１３．前記原子層堆積成膜が、トリメチルガリウムと、Ｏ２ガス、オゾンガス及びＨ２Ｏガスから選ばれる１種類以上のガスを原料ガスとする９又は１１に記載の半導体装置の製造方法。
１４．前記平行平板型プラズマ化学気相成長成膜を、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、及びトリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上のガスを供給ガスとし、ＲＦ電力密度０．０２～０．１Ｗ／ｃｍ２、基板温度２５０～４００℃の条件下で実施する９に記載の半導体装置の製造方法。
１５．前記有磁場マイクロ波プラズマ化学気相成長成膜又は前記誘導結合プラズマ化学気相成長成膜が、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、及びトリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上を供給ガスとする９に記載の半導体装置の製造方法。
１６．基板温度２５０℃以上、成膜速度２０ｎｍ／ｓｅｃ以下の条件で前記成膜を実施する９～１５のいずれかに記載の半導体装置の製造方法。
１７．前記膜の２５℃での電気抵抗率が１×１０７Ωｍ以上である９～１６のいずれかに記載の半導体装置の製造方法。
本発明によれば、逆方向破壊電圧の低下を防ぎ、生産性にも優れる半導体装置を提供できる。
［半導体装置］
本発明の一態様に係る半導体装置は、ｐ型窒化物半導体層とｎ型窒化物半導体層と保護膜層を含み、保護膜層は、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む。ｐ型窒化物半導体層とｎ型窒化物半導体層は接しており、ｐ型窒化物半導体層、ｎ型窒化物半導体層及び保護膜層が互いに接する部分を有する。
保護膜層は、電圧がかかるｐ型窒化物半導体層とｎ型窒化物半導体層のｐｎ接合部を保護するために設けられる。一般に、保護膜層を設けた場合、保護膜層とｐ型窒化物半導体層とｎ型窒化物半導体層とが同時に接する部分では、電界が弱くなる。本態様では、特定の金属元素と酸素元素含む保護膜層を用いることで、電界が弱くなることを防ぐことができる。
本発明の一態様に係る半導体装置は、ｐ型窒化物半導体層とｎ型窒化物半導体層と保護膜層を含み、保護膜層は、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む。ｐ型窒化物半導体層とｎ型窒化物半導体層は接しており、ｐ型窒化物半導体層、ｎ型窒化物半導体層及び保護膜層が互いに接する部分を有する。
保護膜層は、電圧がかかるｐ型窒化物半導体層とｎ型窒化物半導体層のｐｎ接合部を保護するために設けられる。一般に、保護膜層を設けた場合、保護膜層とｐ型窒化物半導体層とｎ型窒化物半導体層とが同時に接する部分では、電界が弱くなる。本態様では、特定の金属元素と酸素元素含む保護膜層を用いることで、電界が弱くなることを防ぐことができる。
図１は、本態様に係る半導体装置の一実施形態を示す概略断面図である。
本態様に係る半導体装置は、メサ構造を有すると好ましく、図１の半導体装置１は、当該メサ構造を有する半導体装置である。「メサ構造」とは、平坦な頂面を有する凸構造を意味し、頂面の面積が基部よりも小さい順メサ構造や、頂面の面積が基部よりも大きい逆メサ構造も含む。
図１において、半導体装置１は、ｎ型コンタクト電極１０、成長基板２０、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０がこの順に積層している。ｐ型窒化物半導体層４０は、積層方向の上面と側面とを有する台地状のメサ構造を形成しており、ｐ型窒化物半導体層４０のメサ構造の周囲面とｎ型窒化物半導体層３０の一部は、保護膜層５０で被覆されている。保護膜層５０は、ｐ型窒化物半導体層４０の上面の一部に開口部を有しており、当該開口部にｐ型コンタクト電極６０が形成されている。ｐ型窒化物半導体層４０は、保護膜層５０及びｐ型コンタクト電極６０によって、その表面が全て被覆されている。
図１では、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０が接する面（ｐｎ接合部）の端部に保護膜層５０がさらに接している接合部１００が存在している。半導体装置１は、当該接合部１００における電界の低下が抑制された半導体装置である。
本態様に係る半導体装置は、メサ構造を有すると好ましく、図１の半導体装置１は、当該メサ構造を有する半導体装置である。「メサ構造」とは、平坦な頂面を有する凸構造を意味し、頂面の面積が基部よりも小さい順メサ構造や、頂面の面積が基部よりも大きい逆メサ構造も含む。
図１において、半導体装置１は、ｎ型コンタクト電極１０、成長基板２０、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０がこの順に積層している。ｐ型窒化物半導体層４０は、積層方向の上面と側面とを有する台地状のメサ構造を形成しており、ｐ型窒化物半導体層４０のメサ構造の周囲面とｎ型窒化物半導体層３０の一部は、保護膜層５０で被覆されている。保護膜層５０は、ｐ型窒化物半導体層４０の上面の一部に開口部を有しており、当該開口部にｐ型コンタクト電極６０が形成されている。ｐ型窒化物半導体層４０は、保護膜層５０及びｐ型コンタクト電極６０によって、その表面が全て被覆されている。
図１では、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０が接する面（ｐｎ接合部）の端部に保護膜層５０がさらに接している接合部１００が存在している。半導体装置１は、当該接合部１００における電界の低下が抑制された半導体装置である。
台地状のメサ構造を含む半導体装置１について、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０の接合界面に対する、ｐ型窒化物半導体層の周囲面の角度（メサ端の傾斜角度）は、２０～９０度であると好ましく、３０～８０度であるとより好ましい。
ｐ型窒化物半導体層の周囲面の角度が２０度未満の場合、単位面積あたりの素子数が少なくなり、経済性が悪くなるおそれがある。
メサ構造の端部が垂直よりも傾斜していることで、ｐｎ接合界面への電界集中の緩和効果をより大きくすることができる。半導体装置の断面形状は、例えば、断面ＳＥＭ又は断面ＴＥＭにより観察することができる。
ｐ型窒化物半導体層の周囲面の角度が２０度未満の場合、単位面積あたりの素子数が少なくなり、経済性が悪くなるおそれがある。
メサ構造の端部が垂直よりも傾斜していることで、ｐｎ接合界面への電界集中の緩和効果をより大きくすることができる。半導体装置の断面形状は、例えば、断面ＳＥＭ又は断面ＴＥＭにより観察することができる。
ｐ型窒化物半導体層とｎ型窒化物半導体層の積層順は、図１の積層順に限定されず、ｎ型窒化物半導体層とｐ型窒化物半導体層の積層順が逆になっていてもよい。この場合、メサ構造を有するｎ型窒化物半導体層の周囲面に沿って保護膜層が形成され、ｎ型窒化物半導体層の積層方向上面の保護膜層の開口部に電極が形成される。
本態様に係る半導体装置の構造は、図１に限定されず、例えば下記図２～図６に示す構造も取ることができる。
図２の半導体装置２は、ｐ型コンタクト電極６０及び保護膜層５０上にさらにフィールドプレート電極７０が積層している他は、図１の半導体装置１と同じ構造を有する半導体装置である。
図２のように、保護膜層５０及びｐ型コンタクト電極６０を覆うようにフィールドプレート電極７０を形成することで、ｐｎ接合界面への電界集中を緩和し、ダイオードの耐圧を向上することができる。
図２の半導体装置２は、ｐ型コンタクト電極６０及び保護膜層５０上にさらにフィールドプレート電極７０が積層している他は、図１の半導体装置１と同じ構造を有する半導体装置である。
図２のように、保護膜層５０及びｐ型コンタクト電極６０を覆うようにフィールドプレート電極７０を形成することで、ｐｎ接合界面への電界集中を緩和し、ダイオードの耐圧を向上することができる。
図３の半導体装置３は、ｉ型窒化物半導体層８０が、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０の間に積層されている他は、図１の半導体装置１と同じ構造を有する半導体装置である。
半導体装置３は、意図的な不純物のドーピングがされていない窒化物半導体層（ｉ型窒化物半導体層）をｐｎ接合間に挿入したｐｉｎダイオードである。ｉ型窒化物半導体層を挿入することにより、寄生容量を低減し、高周波特性を良くすることができる。
尚、ｉ型窒化物半導体層８０は、絶縁性（Ｉｎｔｒｉｓｉｃ）の窒化物半導体層であって、ｎ型窒化物半導体層３０よりも不純物濃度が低いｎ型窒化物半導体層である。従って、図３においては、ｉ型窒化物半導体層８０とｐ型窒化物半導体層４０が接する部分がｐｎ接合部となる。
半導体装置３は、意図的な不純物のドーピングがされていない窒化物半導体層（ｉ型窒化物半導体層）をｐｎ接合間に挿入したｐｉｎダイオードである。ｉ型窒化物半導体層を挿入することにより、寄生容量を低減し、高周波特性を良くすることができる。
尚、ｉ型窒化物半導体層８０は、絶縁性（Ｉｎｔｒｉｓｉｃ）の窒化物半導体層であって、ｎ型窒化物半導体層３０よりも不純物濃度が低いｎ型窒化物半導体層である。従って、図３においては、ｉ型窒化物半導体層８０とｐ型窒化物半導体層４０が接する部分がｐｎ接合部となる。
図４の半導体装置４は、成長基板２０、ｎ型窒化物半導体層３０、ｐ型窒化物半導体層４０がこの順に積層しており、成長基板２０の一部、ｎ型窒化物半導体層３０及びｐ型窒化物半導体層４０は、積層方向に向かって側面が傾斜しており、メサ構造を形成している。当該メサ構造の周囲面に沿って保護膜層５０が形成されている。保護膜層５０は、ｐ型窒化物半導体層４０上に開口部を有しており、当該開口部にｐ型コンタクト電極６０が形成されている。
また、保護膜層５０は、成長基板２０上にも開口部を有しており、当該開口部にｎ型コンタクト電極１０が、ｎ型窒化物半導体層３０、ｐ型窒化物半導体層４０及びｐ型コンタクト電極６０と並列するように形成されている。
半導体装置４のように、電極層は、他方の電極層と並列して形成してもよい。
また、保護膜層５０は、成長基板２０上にも開口部を有しており、当該開口部にｎ型コンタクト電極１０が、ｎ型窒化物半導体層３０、ｐ型窒化物半導体層４０及びｐ型コンタクト電極６０と並列するように形成されている。
半導体装置４のように、電極層は、他方の電極層と並列して形成してもよい。
図５の半導体装置５は、成長基板２０の裏面（ｎ型窒化物半導体層３０とは反対側の面）に支持基板９０がさらに設けられている他は、図４の半導体装置４と同じ構造を有する半導体装置である。
図６の半導体装置６は、ｐ型窒化物半導体層４０のｐ型コンタクト電極６０と接する部分がｐ＋型窒化物半導体層４２となっている他は、図１の半導体装置１と同じ構造を有する半導体装置である。
ｐ＋型窒化物半導体層４２は、ｐ型窒化物半導体層４０よりも不純物濃度が高いｐ型窒化物半導体層であり、ｐ型コンタクト電極との接触抵抗を低減するために設けられる。図２～５の半導体装置のｐ型窒化物半導体層にも、ｐ型コンタクト電極と接する部分にｐ＋型窒化物半導体層を設けると好ましい。
ｐ＋型窒化物半導体層４２は、ｐ型窒化物半導体層４０よりも不純物濃度が高いｐ型窒化物半導体層であり、ｐ型コンタクト電極との接触抵抗を低減するために設けられる。図２～５の半導体装置のｐ型窒化物半導体層にも、ｐ型コンタクト電極と接する部分にｐ＋型窒化物半導体層を設けると好ましい。
以下、半導体装置の各部材について説明する。
保護膜層は、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む。
上記金属元素を含む金属酸化物は、絶縁破壊電界が高く、窒化物半導体層の保護膜層として好適である。
Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む保護膜層としては、Ｇａ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＣｅＯ２、Ｐｒ６Ｏ１１、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、又はこれらの混合物からなる保護膜層が好ましい。
保護膜層は、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む。
上記金属元素を含む金属酸化物は、絶縁破壊電界が高く、窒化物半導体層の保護膜層として好適である。
Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む保護膜層としては、Ｇａ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＣｅＯ２、Ｐｒ６Ｏ１１、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、又はこれらの混合物からなる保護膜層が好ましい。
保護膜層は、好ましくは２５℃での電気抵抗率が１×１０７Ωｍ以上である。
保護膜層の２５℃での電気抵抗率が１×１０７Ωｍ未満の場合、保護膜層が導電性を有してしまい、絶縁破壊性が低下してしまうおそれがある。
保護膜層の電気抵抗率は、実施例に記載の方法で測定することができる。
保護膜層の２５℃での電気抵抗率が１×１０７Ωｍ未満の場合、保護膜層が導電性を有してしまい、絶縁破壊性が低下してしまうおそれがある。
保護膜層の電気抵抗率は、実施例に記載の方法で測定することができる。
保護膜層の比誘電率は、７．０～１５であると好ましい。
保護膜層の比誘電率が７．０～１５であれば、当該保護膜層が接する窒化物半導体層の比誘電率に近い値となる。例えば窒化物半導体層が、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮからなる窒化物半導体層である場合、当該窒化物半導体層の比誘電率は８．０～１５である。
保護膜層の比誘電率は、静電容量法により求めることができる。尚、面積が規定された並行平板構造を用いて測定することが困難な場合は、走査型非線形誘電率顕微鏡（ＳＮＤＭ）を用いることで静電容量を測定し、比誘電率を求めることができる。
保護膜層の比誘電率が７．０～１５であれば、当該保護膜層が接する窒化物半導体層の比誘電率に近い値となる。例えば窒化物半導体層が、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮからなる窒化物半導体層である場合、当該窒化物半導体層の比誘電率は８．０～１５である。
保護膜層の比誘電率は、静電容量法により求めることができる。尚、面積が規定された並行平板構造を用いて測定することが困難な場合は、走査型非線形誘電率顕微鏡（ＳＮＤＭ）を用いることで静電容量を測定し、比誘電率を求めることができる。
保護膜層は、真空準位からの電子親和力が３．７ｅＶ以下であり、伝導帯下端と価電子帯上端間のバンドギャップが４．４ｅＶ以上であると好ましい。保護膜層の電子親和力及びバンドギャップが当該範囲にあることで、窒化物半導体層との電気的なエネルギー障壁を設けることができる。
窒化物半導体層がＧａＮからなる窒化物半導体層である場合、真空準位を基準として、保護膜層の伝導帯下端は、ＧａＮの伝導帯下端より０．５ｅＶ以下であり、保護膜層の価電子帯上端は、ＧａＮの価電子帯上端より０．５ｅＶ以上であることが望ましい。
窒化物半導体層がＧａＮからなる窒化物半導体層である場合、真空準位を基準として、保護膜層の伝導帯下端は、ＧａＮの伝導帯下端より０．５ｅＶ以下であり、保護膜層の価電子帯上端は、ＧａＮの価電子帯上端より０．５ｅＶ以上であることが望ましい。
保護膜層は、非晶質酸化物からなる層、多結晶酸化物からなる層、又は非晶質酸化物及び多結晶酸化物が混在した層のいずれでもよい。
保護膜層の結晶性は、透過型電子顕微鏡（ＴＥＭ）の格子像から判別できる。
保護膜層の結晶性は、透過型電子顕微鏡（ＴＥＭ）の格子像から判別できる。
保護膜層の厚みは、例えば１０ｎｍ～１０μｍの範囲から所望の絶縁破壊電界となるように適宜選択することができる。
保護膜層の厚みは、断面ＳＥＭ又は断面ＴＥＭにより測定することができる。
保護膜層の厚みは、断面ＳＥＭ又は断面ＴＥＭにより測定することができる。
成長基板の構成材料は、窒化物半導体層を形成できれば特に限定されず、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、炭化ケイ素（ＳｉＣ）、シリコン（Ｓｉ）、又はサファイアからなる基板を用いることができる。
成長基板は、これら構成材料のうちの１種単独で形成してもよく、又は２種類以上を組み合わせて形成してもよい。また、成長基板は１層単独でも、成長基板と支持基板からなる２層以上の積層体としてもよい。支持基板の構成材料は、成長基板の構成材料と同じものを用いることができる。
成長基板及び支持基板の厚さは、それぞれ目的に応じて適宜設定するとよい。
成長基板は、これら構成材料のうちの１種単独で形成してもよく、又は２種類以上を組み合わせて形成してもよい。また、成長基板は１層単独でも、成長基板と支持基板からなる２層以上の積層体としてもよい。支持基板の構成材料は、成長基板の構成材料と同じものを用いることができる。
成長基板及び支持基板の厚さは、それぞれ目的に応じて適宜設定するとよい。
ｎ型コンタクト電極又はｐ型コンタクト電極となる電極層の材料は、保護膜層に接して形成できる材料であれば特に限定されず、Ｍｏ、Ｐｄ、Ｎｉ、Ｔｉ、Ａｕ、Ａｇ、Ａｌ又はＣｕを好適に用いることができる。
電極層は、１層単独でも２層以上の積層体でもよい。例えば、保護膜層に接する電極層にＮｉからなる電極を用い、酸化を防ぐために、Ｎｉからなる電極上にさらにＡｕからなる電極を積層することができる。
電極層の厚みは、所望の電気特性が得られるように適宜選択すればよく、例えば１０ｎｍ～１０μｍの範囲で選択するとよい。
電極層は、１層単独でも２層以上の積層体でもよい。例えば、保護膜層に接する電極層にＮｉからなる電極を用い、酸化を防ぐために、Ｎｉからなる電極上にさらにＡｕからなる電極を積層することができる。
電極層の厚みは、所望の電気特性が得られるように適宜選択すればよく、例えば１０ｎｍ～１０μｍの範囲で選択するとよい。
窒化物半導体層は、例えばIII－Ｖ族窒化物半導体からなる。窒化物半導体層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、又はＩｎＮを含むと好ましく、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、又はＩｎＮからなるとより好ましい。また、窒化物半導体層は、ＧａＮを含む、又はＧａＮからなると好ましい。
ｐ型窒化物半導体層について、例えばｐ型不純物としては、ホウ素（Ｂ）、ベリリウム（Ｂｅ）、又はマグネシウム（Ｍｇ）でドープした窒化ガリウム（ｐ－ＧａＮ）を用いることができる。
ｎ型窒化物半導体層について、例えばｎ型不純物として、例えば酸素（Ｏ）、シリコン（Ｓｉ）、リン（Ｐ）、砒素（Ａｓ）又はアンチモン（Ｓｂ）でドープした窒化ガリウム（ｎ－ＧａＮ）を用いることができる。
ｐ型窒化物半導体層について、例えばｐ型不純物としては、ホウ素（Ｂ）、ベリリウム（Ｂｅ）、又はマグネシウム（Ｍｇ）でドープした窒化ガリウム（ｐ－ＧａＮ）を用いることができる。
ｎ型窒化物半導体層について、例えばｎ型不純物として、例えば酸素（Ｏ）、シリコン（Ｓｉ）、リン（Ｐ）、砒素（Ａｓ）又はアンチモン（Ｓｂ）でドープした窒化ガリウム（ｎ－ＧａＮ）を用いることができる。
窒化物半導体層は、１層単独でも２層以上の積層体でもよい。
窒化物半導体層の厚みは、所望の電気特性が得られるように適宜選択すればよく、例えば１０ｎｍ～２ｍｍの範囲で選択するとよい。
窒化物半導体層の厚みは、所望の電気特性が得られるように適宜選択すればよく、例えば１０ｎｍ～２ｍｍの範囲で選択するとよい。
［半導体装置の製造方法］
本発明の一態様に係る半導体装置の製造方法では、窒化物半導体層上に保護膜層を、スパッタ成膜、原子層堆積（ＡＬＤ）成膜、熱化学気相成長（ＣＶＤ）成膜、平行平板型プラズマＣＶＤ成膜、有磁場マイクロ波プラズマＣＶＤ成膜、又は誘導結合プラズマＣＶＤ成膜のいずれかを用いて成膜する。
本発明の一態様に係る半導体装置の製造方法では、窒化物半導体層上に保護膜層を、スパッタ成膜、原子層堆積（ＡＬＤ）成膜、熱化学気相成長（ＣＶＤ）成膜、平行平板型プラズマＣＶＤ成膜、有磁場マイクロ波プラズマＣＶＤ成膜、又は誘導結合プラズマＣＶＤ成膜のいずれかを用いて成膜する。
保護膜層を、スパッタ成膜で成膜する場合、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む組成のターゲットを、Ａｒガス、Ｎ２ガス及びＯ２ガスから選ばれる１種類以上を含むガスをスパッタガスとしてスパッタして成膜すると好ましい。
Ｏ２ガスを含む雰囲気下での金属ターゲットの反応性スパッタは、絶縁体ターゲットを用いるスパッタに比べて成膜レートが向上するため、好ましい。
Ｏ２ガスを含む雰囲気下での金属ターゲットの反応性スパッタは、絶縁体ターゲットを用いるスパッタに比べて成膜レートが向上するため、好ましい。
保護膜層を、ＡＬＤ成膜する場合、トリメチルガリウム（ＴＭＧ）と、Ｏ２ガス、オゾンガス及びＨ２Ｏガスから選ばれる少なくとも１種類以上のガスを原料ガスとして成膜すると好ましい。
保護膜層を、平行平板型プラズマＣＶＤ成膜する場合、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、トリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上のガスを供給ガスとし、ＲＦ電力密度０．０２～０．１Ｗ／ｃｍ２、基板温度２５０～４００℃の条件下で成膜すると好ましい。尚、「基板温度」の「基板」とは、保護膜層の被形成体を指す。
保護膜層を、有磁場マイクロ波プラズマＣＶＤ成膜又は誘導結合プラズマＣＶＤ成膜する場合、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、トリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上を供給ガスとすると好ましい。
保護膜層の成膜は、いずれの方法であっても、基板温度を２５０℃以上、及び／又は成膜速度を２０ｎｍ／ｓｅｃ以下とすると好ましい。
Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む保護膜層は、高いエッチングレートを示すことができる。具体的には、２５℃において、バッファードフッ化水素酸（ＢＨＦ）に浸漬した際のエッチングレートを０．０１ｎｍ／ｓ以上とすることができ、ウェットエッチングプロセスが容易である。本発明の半導体装置は生産性に優れる。
保護膜層のエッチングレートは、実施例に記載の方法で評価できる。
尚、例えば保護膜層がＡｌ２Ｏ３からなる場合、高いエッチングレートを示すことができず、高い生産性は得られない。
保護膜層のエッチングレートは、実施例に記載の方法で評価できる。
尚、例えば保護膜層がＡｌ２Ｏ３からなる場合、高いエッチングレートを示すことができず、高い生産性は得られない。
本発明の半導体装置は、例えばＡＣ－ＤＣコンバータ、ＤＣ－ＡＣインバータ、ＤＣ－ＤＣコンバータ、ＡＣ－ＡＣコンバータに使用することができる。
尚、本発明の半導体装置の保護膜層は、ｐｎ接合ダイオードの保護膜層に限定されず、ショットキーバリアダイオードの保護膜層としても好適に用いることができる。
尚、本発明の半導体装置の保護膜層は、ｐｎ接合ダイオードの保護膜層に限定されず、ショットキーバリアダイオードの保護膜層としても好適に用いることができる。
参考例１
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をスパッタリング装置（ＵＬＶＡＣ社製：ＡＣＳ－４０００）にセットし、Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットを用いて、ＤＣ１００Ｗ、Ａｒ及びＯ２の混合ガス雰囲気の条件でスパッタリングし、膜厚１００ｎｍのＧａ２Ｏ３膜を得た。
得られた基板をエリアマクスとともに電子ビーム蒸着装置（アルバック社製）にセットした後、電極としてＮｉ及びＡｕをそれぞれ膜厚２０ｎｍ及び２００ｎｍで蒸着した。
得られたＳｉ／Ｇａ２Ｏ３（１００ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）積層体について、ソースメータ（ＫＥＩＴＨＬＥＹ社製：２４００）を使用し、２５℃の電気抵抗率を測定したところ、Ｇａ２Ｏ３膜の０．１ＭＶ／ｃｍ印加時における電気抵抗率は２×１０１２Ωｍであった。また、得られた積層体について、ＬＣＲメータ（Ａｇｉｌｅｎｔ社製：Ｅ４９８０Ａ）を使用し、Ｇａ２Ｏ３膜の比誘電率（ε）を測定したところ、０．１ＭＶ／ｃｍ印加時における比誘電率は９であった。
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をスパッタリング装置（ＵＬＶＡＣ社製：ＡＣＳ－４０００）にセットし、Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットを用いて、ＤＣ１００Ｗ、Ａｒ及びＯ２の混合ガス雰囲気の条件でスパッタリングし、膜厚１００ｎｍのＧａ２Ｏ３膜を得た。
得られた基板をエリアマクスとともに電子ビーム蒸着装置（アルバック社製）にセットした後、電極としてＮｉ及びＡｕをそれぞれ膜厚２０ｎｍ及び２００ｎｍで蒸着した。
得られたＳｉ／Ｇａ２Ｏ３（１００ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）積層体について、ソースメータ（ＫＥＩＴＨＬＥＹ社製：２４００）を使用し、２５℃の電気抵抗率を測定したところ、Ｇａ２Ｏ３膜の０．１ＭＶ／ｃｍ印加時における電気抵抗率は２×１０１２Ωｍであった。また、得られた積層体について、ＬＣＲメータ（Ａｇｉｌｅｎｔ社製：Ｅ４９８０Ａ）を使用し、Ｇａ２Ｏ３膜の比誘電率（ε）を測定したところ、０．１ＭＶ／ｃｍ印加時における比誘電率は９であった。
比較参考例１
Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットの代わりに、ＳｉＯ２焼結体からなるスパッタリングターゲットを用いた以外は参考例１と同様にして積層体（Ｓｉ／ＳｉＯ２（１００ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（２００ｎｍ））を製造し、評価した。
その結果、ＳｉＯ２膜の０．１ＭＶ／ｃｍ印加時における２５℃の電気抵抗率は２×１０１２Ωｍであった。また、ＳｉＯ２膜の比誘電率（ε）は３．９であった。
Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットの代わりに、ＳｉＯ２焼結体からなるスパッタリングターゲットを用いた以外は参考例１と同様にして積層体（Ｓｉ／ＳｉＯ２（１００ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（２００ｎｍ））を製造し、評価した。
その結果、ＳｉＯ２膜の０．１ＭＶ／ｃｍ印加時における２５℃の電気抵抗率は２×１０１２Ωｍであった。また、ＳｉＯ２膜の比誘電率（ε）は３．９であった。
比較参考例２
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をＡＬＤ装置（菅製作所社製：ＳＡＬ－１５００）にセットし、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）とＨ２Ｏを用いて、膜厚１００ｎｍのＡｌ２Ｏ３を得た。
得られた基板をエリアマクスとともに電子ビーム（ＥＢ）蒸着装置（アルバック社製）にセットした後、電極としてＮｉ及びＡｕをそれぞれ膜厚２０ｎｍ及び２００ｎｍで蒸着した。
このようにして得た積層体（Ｓｉ／Ａｌ２Ｏ３（１００ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（２００ｎｍ））について、参考例１と同様にして電気抵抗率を測定したところ、Ａｌ２Ｏ３膜の０．１ＭＶ／ｃｍ印加時における２５℃の電気抵抗率は２×１０１２Ωｍであった。また、Ａｌ２Ｏ３膜の比誘電率（ε）は７であった。
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をＡＬＤ装置（菅製作所社製：ＳＡＬ－１５００）にセットし、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）とＨ２Ｏを用いて、膜厚１００ｎｍのＡｌ２Ｏ３を得た。
得られた基板をエリアマクスとともに電子ビーム（ＥＢ）蒸着装置（アルバック社製）にセットした後、電極としてＮｉ及びＡｕをそれぞれ膜厚２０ｎｍ及び２００ｎｍで蒸着した。
このようにして得た積層体（Ｓｉ／Ａｌ２Ｏ３（１００ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（２００ｎｍ））について、参考例１と同様にして電気抵抗率を測定したところ、Ａｌ２Ｏ３膜の０．１ＭＶ／ｃｍ印加時における２５℃の電気抵抗率は２×１０１２Ωｍであった。また、Ａｌ２Ｏ３膜の比誘電率（ε）は７であった。
参考例２
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をエリアマスクとともにスパッタリング装置（ＵＬＶＡＣ社製：ＡＣＳ－４０００）にセットし、Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットを用いて、ＤＣ１００Ｗ、Ａｒ及びＯ２の混合ガス雰囲気の条件でスパッタリングし、膜厚１００ｎｍのＧａ２Ｏ３膜を得た。
得られた積層体（Ｓｉ／Ｇａ２Ｏ３（１００ｎｍ））について、触針式表面形状測定装置（アルバック社製：Ｄｅｋｔａｋ１５０）を使用し、バッファードフッ酸（ＢＨＦ）（ステラケミファ社製：５０％ＨＦ水溶液と４０％ＮＨ４Ｆ水溶液の混合液）浸漬前と浸漬後でＧａ２Ｏ３膜厚を測定し、エッチングレートを計算した。尚、浸漬は、積層体をＢＨＦに１０分間浸漬したのち、超純水でリンスすることで実施した。その結果、Ｇａ２Ｏ３膜の２５℃でのエッチングレートは０．０３ｎｍ／ｓであった。
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をエリアマスクとともにスパッタリング装置（ＵＬＶＡＣ社製：ＡＣＳ－４０００）にセットし、Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットを用いて、ＤＣ１００Ｗ、Ａｒ及びＯ２の混合ガス雰囲気の条件でスパッタリングし、膜厚１００ｎｍのＧａ２Ｏ３膜を得た。
得られた積層体（Ｓｉ／Ｇａ２Ｏ３（１００ｎｍ））について、触針式表面形状測定装置（アルバック社製：Ｄｅｋｔａｋ１５０）を使用し、バッファードフッ酸（ＢＨＦ）（ステラケミファ社製：５０％ＨＦ水溶液と４０％ＮＨ４Ｆ水溶液の混合液）浸漬前と浸漬後でＧａ２Ｏ３膜厚を測定し、エッチングレートを計算した。尚、浸漬は、積層体をＢＨＦに１０分間浸漬したのち、超純水でリンスすることで実施した。その結果、Ｇａ２Ｏ３膜の２５℃でのエッチングレートは０．０３ｎｍ／ｓであった。
比較参考例３
Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットの代わりに、ＳｉＯ２焼結体からなるスパッタリングターゲットを用いた以外は参考例２と同様にして、積層体（Ｓｉ／ＳｉＯ２（１００ｎｍ））を得た。
得られた積層体（Ｓｉ／ＳｉＯ２（１００ｎｍ））について、参考例２と同様の方法でエッチングレートを測定したところ、ＳｉＯ２膜の２５℃でのエッチングレートは０．１ｎｍ／ｓ以上であった。
Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットの代わりに、ＳｉＯ２焼結体からなるスパッタリングターゲットを用いた以外は参考例２と同様にして、積層体（Ｓｉ／ＳｉＯ２（１００ｎｍ））を得た。
得られた積層体（Ｓｉ／ＳｉＯ２（１００ｎｍ））について、参考例２と同様の方法でエッチングレートを測定したところ、ＳｉＯ２膜の２５℃でのエッチングレートは０．１ｎｍ／ｓ以上であった。
比較参考例４
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をＡＬＤ装置（菅製作所社製：ＳＡＬ－１５００）にエリアマスクとともにセットし、原料ガスとしてＴＭＡとＨ２Ｏを用いて、膜厚１００ｎｍのＡｌ２Ｏ３膜を成膜した。
このようにして得た積層体（Ｓｉ／Ａｌ２Ｏ３（１００ｎｍ））について、参考例２と同様の方法でエッチングレートを測定したところ、Ａｌ２Ｏ３膜の２５℃でのエッチングレートは０．０１ｎｍ／ｓ未満であった。
抵抗率０．００１Ω・ｃｍのｎ型Ｓｉ基板をＡＬＤ装置（菅製作所社製：ＳＡＬ－１５００）にエリアマスクとともにセットし、原料ガスとしてＴＭＡとＨ２Ｏを用いて、膜厚１００ｎｍのＡｌ２Ｏ３膜を成膜した。
このようにして得た積層体（Ｓｉ／Ａｌ２Ｏ３（１００ｎｍ））について、参考例２と同様の方法でエッチングレートを測定したところ、Ａｌ２Ｏ３膜の２５℃でのエッチングレートは０．０１ｎｍ／ｓ未満であった。
実施例１
低抵抗ｎ型ＧａＮ基板を有機金属気相成長（ＭＯＣＶＤ）装置（大陽日酸社製）にセットし、ｎ型ＧａＮ層（電子濃度：２×１０１６ｃｍ－３）、ｐ型ＧａＮ層（正孔濃度：５×１０１７ｃｍ－３）及びｐ＋型ＧａＮ層（Ｍｇ濃度：～１×１０２０ｃｍ－３）を、それぞれ１０μｍ、５００ｎｍ及び１０ｎｍエピタキシャル成長した。これを、窒素雰囲気で７００℃、５ｍｉｎの活性化アニールを行った。
得られた積層体を、フォトリソグラフィプロセスでレジストマスクを形成後、ＥＢ蒸着装置（アルバック社製）を用いて、Ｎｉ及びＡｕをそれぞれ膜厚２０ｎｍ及び２００ｎｍで成膜し、リフトオフプロセスでｐ型コンタクト電極を形成した。
ｐ型コンタクト電極形成後、フォトリソグラフィプロセスでレジストマスクを形成し、反応性イオンエッチング装置（アルバック社製）を用いて、ＧａＮ層を１．４μｍエッチングして、メサ構造を形成した。図７は、走査型電子顕微鏡（ＳＥＭ）（日本電子社製：ＳＵ７０）を用いてメサ構造の形状を観察したものであり、メサ端の傾斜角度は３０度であった。
さらに、コンタクトアニールとして、Ｏ２雰囲気で５２５℃、５ｍｉｎのアニールを行い、裏面にＥＢ蒸着装置を用いて、Ａｌ及びＡｕをそれぞれ膜厚２００ｎｍ及び２００ｎｍで成膜し、ｎ型コンタクト電極を形成した。
ｎ型コンタクト電極を形成後、スパッタリング装置（ＵＬＶＡＣ社製：ＡＣＳ－４０００）にセットし、Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットを用いて、ＤＣ１００Ｗ、Ａｒ及びＯ２の混合ガス雰囲気の条件でスパッタリングし、膜厚８００ｎｍのＧａ２Ｏ３膜を成膜した。Ｇａ２Ｏ３膜は保護膜層として機能する。
保護膜層形成後、フォトリソグラフィプロセスでレジストマスクを形成し、ウェットエッチングプロセスを用いて、保護膜層にコンタクトホールを形成した。
低抵抗ｎ型ＧａＮ基板を有機金属気相成長（ＭＯＣＶＤ）装置（大陽日酸社製）にセットし、ｎ型ＧａＮ層（電子濃度：２×１０１６ｃｍ－３）、ｐ型ＧａＮ層（正孔濃度：５×１０１７ｃｍ－３）及びｐ＋型ＧａＮ層（Ｍｇ濃度：～１×１０２０ｃｍ－３）を、それぞれ１０μｍ、５００ｎｍ及び１０ｎｍエピタキシャル成長した。これを、窒素雰囲気で７００℃、５ｍｉｎの活性化アニールを行った。
得られた積層体を、フォトリソグラフィプロセスでレジストマスクを形成後、ＥＢ蒸着装置（アルバック社製）を用いて、Ｎｉ及びＡｕをそれぞれ膜厚２０ｎｍ及び２００ｎｍで成膜し、リフトオフプロセスでｐ型コンタクト電極を形成した。
ｐ型コンタクト電極形成後、フォトリソグラフィプロセスでレジストマスクを形成し、反応性イオンエッチング装置（アルバック社製）を用いて、ＧａＮ層を１．４μｍエッチングして、メサ構造を形成した。図７は、走査型電子顕微鏡（ＳＥＭ）（日本電子社製：ＳＵ７０）を用いてメサ構造の形状を観察したものであり、メサ端の傾斜角度は３０度であった。
さらに、コンタクトアニールとして、Ｏ２雰囲気で５２５℃、５ｍｉｎのアニールを行い、裏面にＥＢ蒸着装置を用いて、Ａｌ及びＡｕをそれぞれ膜厚２００ｎｍ及び２００ｎｍで成膜し、ｎ型コンタクト電極を形成した。
ｎ型コンタクト電極を形成後、スパッタリング装置（ＵＬＶＡＣ社製：ＡＣＳ－４０００）にセットし、Ｇａ２Ｏ３焼結体からなるスパッタリングターゲットを用いて、ＤＣ１００Ｗ、Ａｒ及びＯ２の混合ガス雰囲気の条件でスパッタリングし、膜厚８００ｎｍのＧａ２Ｏ３膜を成膜した。Ｇａ２Ｏ３膜は保護膜層として機能する。
保護膜層形成後、フォトリソグラフィプロセスでレジストマスクを形成し、ウェットエッチングプロセスを用いて、保護膜層にコンタクトホールを形成した。
このようにして得た図１の構造を有する素子（Ａｕ／Ａｌ／ＧａＮ／Ｇａ２Ｏ３／Ｎｉ／Ａｕ）について、半導体パラメータアナライザ（Ｋｅｙｓｉｇｈｔ社製：Ｂ１５０５Ａ）を使用し、逆方向破壊電圧を測定したところ、最大４００Ｖであった。
実施例２
実施例１に記載の方法で素子（Ａｕ／Ａｌ／ＧａＮ／Ｇａ２Ｏ３／Ｎｉ／Ａｕ）を作製し、さらに電界緩和構造として、フォトリソグラフィプロセスでレジストマスクを形成後、ＥＢ蒸着装置（アルバック社製）を用いて、Ｔｉ及びＡｕをそれぞれ膜厚５０ｎｍ及び１５０ｎｍで成膜し、リフトオフプロセスでフィールドプレート電極を形成した。
実施例１に記載の方法で素子（Ａｕ／Ａｌ／ＧａＮ／Ｇａ２Ｏ３／Ｎｉ／Ａｕ）を作製し、さらに電界緩和構造として、フォトリソグラフィプロセスでレジストマスクを形成後、ＥＢ蒸着装置（アルバック社製）を用いて、Ｔｉ及びＡｕをそれぞれ膜厚５０ｎｍ及び１５０ｎｍで成膜し、リフトオフプロセスでフィールドプレート電極を形成した。
このようにして得た図２の構造を有する素子（Ａｕ／Ａｌ／ＧａＮ／Ｇａ２Ｏ３／Ｎｉ／Ａｕ／Ｔｉ／Ａｕ）について、実施例１と同様にして、逆方向破壊電圧を測定したところ、最大５５０Ｖであった。
比較例１
保護膜層（Ｇａ２Ｏ３膜）を形成せず、コンタクトホール形成のプロセスが不要であった以外は、実施例１と同じ方法で素子（Ａｕ／Ａｌ／ＧａＮ／Ｎｉ／Ａｕ）を得た。
このようにして得た素子（Ａｕ／Ａｌ／ＧａＮ／Ｎｉ／Ａｕ）について、実施例１に記載の方法で逆方向破壊電圧を測定したところ、最大２００Ｖであった。
保護膜層（Ｇａ２Ｏ３膜）を形成せず、コンタクトホール形成のプロセスが不要であった以外は、実施例１と同じ方法で素子（Ａｕ／Ａｌ／ＧａＮ／Ｎｉ／Ａｕ）を得た。
このようにして得た素子（Ａｕ／Ａｌ／ＧａＮ／Ｎｉ／Ａｕ）について、実施例１に記載の方法で逆方向破壊電圧を測定したところ、最大２００Ｖであった。
１，２，３，４，５ 半導体装置
１０ ｎ型コンタクト電極
２０ 成長基板
３０ ｎ型窒化物半導体層
４０ ｐ型窒化物半導体層
４２ ｐ＋型窒化物半導体層
５０ 保護膜層
６０ ｐ型コンタクト電極
７０ フィールドプレート電極
８０ ｉ型窒化物半導体層
９０ 支持基板
１００ 接触部
１０ ｎ型コンタクト電極
２０ 成長基板
３０ ｎ型窒化物半導体層
４０ ｐ型窒化物半導体層
４２ ｐ＋型窒化物半導体層
５０ 保護膜層
６０ ｐ型コンタクト電極
７０ フィールドプレート電極
８０ ｉ型窒化物半導体層
９０ 支持基板
１００ 接触部
Claims (16)
- ｐ型コンタクト電極とｐ型窒化物半導体層とｎ型窒化物半導体層と保護膜層を含み、
前記保護膜層が、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含み、
前記保護膜層の２５℃での電気抵抗率が１×１０ ７ Ωｍ以上であり、
前記ｐ型コンタクト電極と前記ｐ型窒化物半導体層が接しており、
前記ｐ型窒化物半導体層と前記ｎ型窒化物半導体層が接しており、
前記ｐ型窒化物半導体層、前記ｎ型窒化物半導体層及び前記保護膜層が互いに接する部分を有する半導体装置。 - メサ構造を含む請求項１に記載の半導体装置。
- 前記保護膜層の比誘電率が７．０～１５である請求項１又は２に記載の半導体装置。
- 前記保護膜層の、真空準位からの電子親和力が３．７ｅＶ以下であり、伝導帯下端と価電子帯上端間のバンドギャップが４．４ｅＶ以上である、請求項１～３のいずれかに記載の半導体装置。
- 前記保護膜層の、２５℃でのバッファードフッ化水素酸によるエッチングレートが０．０１ｎｍ／ｓ以上である請求項１～４のいずれかに記載の半導体装置。
- 前記ｐ型窒化物半導体層及び前記ｎ型窒化物半導体層が、それぞれ独立に、ＧａＮを含む、又はＧａＮからなる請求項１～５のいずれかに記載の半導体装置。
- ｐｎ接合ダイオードである請求項１～６のいずれかに記載の半導体装置。
- 窒化物半導体層の上に、Ｇａ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕから選ばれる１種類以上の元素及び酸素元素を含む膜を成膜し、請求項１～７のいずれかに記載の半導体装置を製造する半導体装置の製造方法であって、
前記成膜が、スパッタ成膜、原子層堆積成膜、熱化学気相成長成膜、平行平板型プラズマ化学気相成長成膜、有磁場マイクロ波プラズマ化学気相成長成膜、又は誘導結合プラズマ化学気相成長成膜である半導体装置の製造方法。 - 窒化物半導体層の上に、Ｇａ元素及び酸素元素を含む膜をスパッタ成膜し、請求項１～７のいずれかに記載の半導体装置を製造する半導体装置の製造方法。
- 窒化物半導体層の上に、Ｇａ元素及び酸素元素を含む膜を原子層堆積法で成膜し、請求項１～７のいずれかに記載の半導体装置を製造する半導体装置の製造方法。
- 前記スパッタ成膜が、Ａｒガス、Ｏ２ガス、及びＮ２ガスから選ばれる１種類以上のガスをスパッタガスとする請求項８又は９に記載の半導体装置の製造方法。
- 前記原子層堆積成膜が、トリメチルガリウムと、Ｏ２ガス、オゾンガス及びＨ２Ｏガスから選ばれる１種類以上のガスを原料ガスとする請求項８又は１０に記載の半導体装置の製造方法。
- 前記平行平板型プラズマ化学気相成長成膜を、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、及びトリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上のガスを供給ガスとし、ＲＦ電力密度０．０２～０．１Ｗ／ｃｍ２、基板温度２５０～４００℃の条件下で実施する請求項８に記載の半導体装置の製造方法。
- 前記有磁場マイクロ波プラズマ化学気相成長成膜又は前記誘導結合プラズマ化学気相成長成膜が、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリエチルガリウム、及びトリス（２，４－オクタンジオナート）ガリウムから選ばれる１種類以上を供給ガスとする請求項８に記載の半導体装置の製造方法。
- 基板温度２５０℃以上、成膜速度２０ｎｍ／ｓｅｃ以下の条件で前記成膜を実施する請求項８～１４のいずれかに記載の半導体装置の製造方法。
- 前記膜の２５℃での電気抵抗率が１×１０７Ωｍ以上である請求項８～１５のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017151410A JP6995307B2 (ja) | 2017-08-04 | 2017-08-04 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017151410A JP6995307B2 (ja) | 2017-08-04 | 2017-08-04 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019033108A JP2019033108A (ja) | 2019-02-28 |
| JP6995307B2 true JP6995307B2 (ja) | 2022-01-14 |
Family
ID=65523643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017151410A Active JP6995307B2 (ja) | 2017-08-04 | 2017-08-04 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6995307B2 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068510A (ja) | 1998-06-08 | 2000-03-03 | Lucent Technol Inc | ＧａＡｓを基本とする半導体基体上の酸化物層を含む製品及び製品の作製方法 |
| JP2008226914A (ja) | 2007-03-08 | 2008-09-25 | Rohm Co Ltd | ＧａＮ系半導体素子 |
| JP2008282943A (ja) | 2007-05-10 | 2008-11-20 | Nippon Light Metal Co Ltd | 酸化ガリウム単結晶のウェットエッチング方法 |
| JP2011258892A (ja) | 2010-06-11 | 2011-12-22 | Fuji Xerox Co Ltd | 不揮発性記憶素子 |
| JP2013219114A (ja) | 2012-04-05 | 2013-10-24 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| US20140217501A1 (en) | 2013-02-04 | 2014-08-07 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
| JP2015185635A (ja) | 2014-03-24 | 2015-10-22 | 世界先進積體電路股▲ふん▼有限公司 | 半導体装置とその製造方法 |
| JP2016008156A (ja) | 2014-06-25 | 2016-01-18 | 日本電信電話株式会社 | 酸化ガリウム結晶膜形成方法 |
| JP2016511936A (ja) | 2013-01-25 | 2016-04-21 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． | 薄膜トランジスタのための原子層堆積による金属酸化物層の組成制御 |
| JP2017045859A (ja) | 2015-08-26 | 2017-03-02 | 学校法人法政大学 | 半導体装置 |
| JP2017126760A (ja) | 2010-03-26 | 2017-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824850A (ja) * | 1981-08-07 | 1983-02-14 | Toyota Central Res & Dev Lab Inc | ヒータ付薄膜型酸素センサ |
-
2017
- 2017-08-04 JP JP2017151410A patent/JP6995307B2/ja active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068510A (ja) | 1998-06-08 | 2000-03-03 | Lucent Technol Inc | ＧａＡｓを基本とする半導体基体上の酸化物層を含む製品及び製品の作製方法 |
| JP2008226914A (ja) | 2007-03-08 | 2008-09-25 | Rohm Co Ltd | ＧａＮ系半導体素子 |
| JP2008282943A (ja) | 2007-05-10 | 2008-11-20 | Nippon Light Metal Co Ltd | 酸化ガリウム単結晶のウェットエッチング方法 |
| JP2017126760A (ja) | 2010-03-26 | 2017-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2011258892A (ja) | 2010-06-11 | 2011-12-22 | Fuji Xerox Co Ltd | 不揮発性記憶素子 |
| JP2013219114A (ja) | 2012-04-05 | 2013-10-24 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2016511936A (ja) | 2013-01-25 | 2016-04-21 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． | 薄膜トランジスタのための原子層堆積による金属酸化物層の組成制御 |
| US20140217501A1 (en) | 2013-02-04 | 2014-08-07 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
| JP2015185635A (ja) | 2014-03-24 | 2015-10-22 | 世界先進積體電路股▲ふん▼有限公司 | 半導体装置とその製造方法 |
| JP2016008156A (ja) | 2014-06-25 | 2016-01-18 | 日本電信電話株式会社 | 酸化ガリウム結晶膜形成方法 |
| JP2017045859A (ja) | 2015-08-26 | 2017-03-02 | 学校法人法政大学 | 半導体装置 |
Non-Patent Citations (1)
| Title |
|---|
| M.Yoshino et al，High-k Dielectric Passivation for GaN Diode with a Field Plate Termination，Electronics，2016年03月31日，5巻, 15号，第1-7頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019033108A (ja) | 2019-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6466653B2 (ja) | 窒化物半導体発光素子、および窒化物半導体ウェーハ | |
| JP5136765B2 (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP5782033B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 | |
| US11810955B2 (en) | Parasitic channel mitigation using silicon carbide diffusion barrier regions | |
| CN106816501B (zh) | 一种氮化镓基发光二极管的外延片及其制作方法 | |
| JPWO2015025500A1 (ja) | 酸化物半導体基板及びショットキーバリアダイオード | |
| US9564491B2 (en) | Semiconductor device | |
| JP4210823B2 (ja) | シヨットキバリアダイオード及びその製造方法 | |
| JP5841726B2 (ja) | 窒化ガリウム系半導体装置の製造方法 | |
| CN106876529B (zh) | 一种氮化镓基发光二极管的外延片及其制备方法 | |
| US20110169138A1 (en) | TECHNIQUES FOR ACHIEVING LOW RESISTANCE CONTACTS TO NONPOLAR AND SEMIPOLAR P-TYPE (Al,Ga,In)N | |
| Le et al. | Gallium and indium co-doping of epitaxial zinc oxide thin films grown in water at 90° C | |
| US20150236194A1 (en) | Method of manufacturing microarray type nitride light emitting device | |
| CN105552178B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN106876530B (zh) | 一种氮化镓基发光二极管的外延片及其制作方法 | |
| JP2013125913A (ja) | 半導体装置 | |
| CN109103312B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| Kim et al. | Low-resistance Pt/Pd/Au ohmic contacts to p-type AlGaN | |
| JP6995307B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN104022198A (zh) | GaN基发光二极管的外延片及其制作方法 | |
| CN108831975A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| WO2016002801A1 (ja) | 半導体積層構造体及び半導体素子 | |
| JP7388624B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2017180633A1 (en) | Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6995307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |