KR101555301B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101555301B1
KR101555301B1 KR1020140117959A KR20140117959A KR101555301B1 KR 101555301 B1 KR101555301 B1 KR 101555301B1 KR 1020140117959 A KR1020140117959 A KR 1020140117959A KR 20140117959 A KR20140117959 A KR 20140117959A KR 101555301 B1 KR101555301 B1 KR 101555301B1
Authority
KR
South Korea
Prior art keywords
driver
transistor
lead
die attach
semiconductor chip
Prior art date
Application number
KR1020140117959A
Other languages
English (en)
Inventor
임승원
전오섭
손준서
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to CN201510236954.7A priority Critical patent/CN105655314B/zh
Priority to US14/709,786 priority patent/US9666512B2/en
Application granted granted Critical
Publication of KR101555301B1 publication Critical patent/KR101555301B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

오동작을 방지할 수 있도록 트랜지스터 소자를 탑재하기 위한 리드프레임을 가지는 반도체 패키지를 제공한다. 본 발명에 따른 반도체 패키지는, 제1 트랜지스터 소자 및 제2 트랜지스터 소자가 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드 및, 제1 드라이버 리드와 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되는 제2 드라이버 리드를 포함하는 리드프레임, 제1 트랜지스터 소자와 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어, 제1 드라이버 리드와 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어 및 제2 드라이버 리드와 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 제2 드라이버 리드 상에 배치되는 제1 절연체을 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 특히 트랜지스터 소자를 탑재하기 위한 리드프레임을 가지는 반도체 패키지에 관한 것이다.
모터와 같은 장치를 구동하기 위하여, 다양한 인버터 회로 및 이를 인버터 회로를 구현하기 위한 반도체 패키지가 제안되었다. 그러나 종래의 인버터 회로 및 이를 구현하기 위한 반도체 패키지는 열상호작용(thermal interaction)이 크거나, 정격에 비하여 안전동작영역(SOA, Safe Operation Area)이 좁거나, 인버터회로의 dV/dt가 높은 경우 CdV/dt에 유기되어 트랜지스터가 턴온되는 등의 문제를 가지고 있다. 또한 3상 모터의 3개의 출력전류를 정확하고 용이하게 검출하는 것이 어려운 단점을 가지고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 오동작을 방지할 수 있는 트랜지스터 소자를 탑재하기 위한 리드프레임을 가지는 반도체 패키지를 제공하는 데에 있다. 특히, 3상 모터와 같은 장치를 구동하고자 하는 경우, 3개의 출력전류를 정확하고 용이하게 검출할 수 있는 트랜지스터 소자를 탑재하기 위한 리드프레임을 가지는 반도체 패키지를 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 제1 트랜지스터 소자 및 제2 트랜지스터 소자가 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 상기 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드 및, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되는 제2 드라이버 리드를 포함하는 리드프레임; 상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어; 상기 제1 드라이버 리드와 상기 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어; 및 상기 제2 드라이버 리드와 상기 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제2 드라이버 리드 상에 배치되는 제1 절연체;을 포함한다.
상기 리드프레임은, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며, 상기 제3 드라이버 리드는, 상기 제1 절연체를 통해 제1 트랜지스터 본딩 와이어와 절연될 수 있다.
상기 제3 드라이버 리드는, 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치될 수 있다.
상기 제3 드라이버 리드는, 상기 제1 드라이버 리드와 상기 제2 드라이버 리드 사이에 배치될 수 있다.
상기 제2 드라이버 리드는 상기 드라이버 반도체 칩과 전기적으로 연결되며, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에 배치되는 제3 트랜지스터 소자; 및 상기 제2 드라이버 리드와 상기 제3 트랜지스터 소자 간을 전기적으로 연결하는 제2 트랜지스터 본딩 와이어;를 더 포함할 수 있다.
상기 리드프레임은, 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며, 상기 제3 드라이버 리드와 상기 제2 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제3 드라이버 리드 상에 배치되는 제2 절연체;를 더 포함할 수 있다.
상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제3 드라이버 리드의 적어도 일부가 중첩되며, 상기 제2 트랜지스터 본딩 와이어는 상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩을 상기 제2 드라이버 리드를 통하여 전기적으로 연결할 수 있다.
상기 제1 트랜지스터 소자, 제2 트랜지스터 소자 및 상기 제3 트랜지스터 소자는 제1 방향을 따라서 순차적으로 배치되며, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 제1 트랜지스터 소자, 상기 제2 트랜지스터 소자 및 상기 제3 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 트랜지스터 소자가 위치하는 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치될 수 있다.
상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드가 중첩되지 않도록, 상기 칩 본딩 와이어는 상기 제1 트랜지스터와 상기 드라이버 반도체 칩을 연결할 수 있다.
상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며, 상기 제2 드라이버 리드와 상기 칩 본딩 와이어 사이의 절연을 위하여, 상기 제2 드라이버 리드 상에 배치되는 제3 절연체;를 더 포함할 수 있다.
상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며, 상기 제1 트랜지스터 본딩 와이어는 상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩을 상기 제1 드라이버 리드를 통하여 전기적으로 연결할 수 있다.
상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자는 제1 방향을 따라서 순차적으로 배치되며, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 트랜지스터 소자가 위치하는 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치될 수 있다.
상기 제1 트랜지스터 소자 및 제2 트랜지스터 소자는 각각 IGBT 소자 또는 MOSFET 소자로 이루어지는 것을 특징으로 하는 반도체 패키지.
상기 드라이버 반도체 칩은, 인터록 기능(inter-lock function)을 수행할 수 있다.
상기 제1 드라이버 리드와 제2 드라이버 리드는 일정 간격을 두고 배치되며, 상기 일정 간격을 유지하기 위하여, 상기 제1 및 제2 드라이버 리드 상에 고정체가 배치될 수 있다.
상기 적어도 하나의 트랜지스터 다이 어태치 패드에는 제3 내지 제6 트랜지스터 소자가 더 배치되고, 상기 적어도 하나의 트랜지스터 다이 어태치 패드는, 상기 제1 내지 제6 트랜지스터 소자 중 적어도 하나의 트랜지스터 소자가 배치되는 적어도 하나의 제1 다이 어태치 패드 및 상기 제1 내지 제6 트랜지스터 소자 중 복수개의 트랜지스터 소자가 함께 배치되는 적어도 하나의 제2 다이 어태치 패드 중 적어도 하나로 구성될 수 있다.
상기 제2 드라이버 리드는, 상기 드라이버 다이 어태치 패드와 연결되도록 일체로 형성되거나, 상기 드라이버 다이 어태치 패드와 분리되되 상기 드라이버 반도체 칩과 드라이버 본딩 와이어를 통하여 전기적으로 연결될 수 있다.
본 발명에 따른 반도체 패키지는, 제1 트랜지스터 소자 및 제2 트랜지스터 소자가 제1 방향을 따라서 순차적으로 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 배치되며 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 상기 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드 및, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되는 제2 드라이버 리드를 포함하는 리드프레임; 상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어; 및 상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며, 상기 제1 드라이버 리드와 상기 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어;을 포함하되, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 트랜지스터 소자가 위치하는 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치된다.
상기 리드프레임은, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며, 상기 제3 드라이버 리드와 상기 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제3 드라이버 리드 상에 배치되는 제1 절연체;를 더 포함할 수 있다.
상기 리드프레임은, 상기 제2 드라이버 리드는 상기 드라이버 반도체 칩과 전기적으로 연결되며, 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에 배치되는 제3 트랜지스터 소자;를 더 포함하며, 상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제3 드라이버 리드의 적어도 일부가 중첩되며, 상기 제2 드라이버 리드와 상기 제3 트랜지스터 소자 간을 전기적으로 연결하는 제2 트랜지스터 본딩 와이어;를 더 포함할 수 있다.
상기 제2 드라이버 리드와 상기 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제2 드라이버 리드 상에 배치되는 제2 절연체;을 더 포함할 수 있다.
본 발명에 따른 반도체 패키지는, 적어도 하나의 제1 트랜지스터 소자, 적어도 하나의 제2 트랜지스터 소자 및 적어도 하나의 제3 트랜지스터 소자가 제1 방향을 따라서 순차적으로 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 배치되며 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 상기 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며 상기 드라이버 반도체 칩과 전기적으로 연결되는 제2 드라이버 리드, 및 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 포함하는 리드프레임; 상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어; 상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며, 상기 제1 드라이버 리드와 상기 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어; 및 상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제3 드라이버 리드의 적어도 일부가 중첩되며, 상기 제2 드라이버 리드와 상기 제3 트랜지스터 소자 간을 전기적으로 연결하는 제2 트랜지스터 본딩 와이어;를 포함하되, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 적어도 하나의 제1 내지 제3 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 트랜지스터 소자가 위치하는 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치된다.
본 발명에 따른 반도체 패키지는, 복수의 다이 어태치 패드를 가지는 리드프레임; 상기 복수의 다이 어태치 패드 중 하나와 결합되며 인터록 기능을 가지는 드라이버 반도체 칩; 및 상기 복수의 다이 어태치 패드 중 나머지와 결합되며, IGBT-다이오드 소자 또는 MOSFET 소자로 이루어지는 적어도 3개의 개별 소자 그룹;을 포함한다.
DIP(Dual In-line Package) 또는 SMD(Surface Mount Device)인 반도체 패키지에 있어서, 제1 다이 어태치 패드, 제2 다이 어태치 패드 및 나머지 다이 어태치 패드들을 포함하는 복수의 다이 어태치 패드를 가지는 리드프레임; 상기 제1 다이 어태치 패드에 결합되는 드라이버 반도체 칩; 및 상기 제2 다이 어태치 패드에 결합되는 제1 개별 소자 그룹 및 상기 복수의 다이 어태치 패드 중 상기 나머지 다이 어태치 패드들에 개별적으로 결합되는 제2 개별 소자 그룹을 포함하는 IGBT-다이오드 소자 또는 MOSFET 소자로 이루어지는 복수의 개별 소자;를 포함하며, 상기 제2 다이 어태치 패드의 중심은 상기 반도체 패키지의 중심에 근접하게 배치되지 않으며, 상기 제2 다이 어태치 패드 및 상기 나머지 다이 어태치 패드들은 일렬로 정렬된다.
DIP(Dual In-line Package) 또는 SMD(Surface Mount Device)인 반도체 패키지에 있어서, 복수의 다이 어태치 패드 및 복수의 리드로 이루어지는 리드프레임; 상기 복수의 다이 어태치 패드 중 제1 다이 어태치 패드에 결합되는 드라이버 반도체 칩; 제1 개별 소자 그룹 및 제2 개별 소자 그룹을 포함하는 IGBT-다이오드 소자 또는 MOSFET 소자로 이루어지는 복수의 개별 소자; 상기 드라이버 반도체 칩 및 상기 복수의 개별 소자와 상기 복수의 리드 사이를 전기적으로 연결하는 복수의 본딩 와이어; 및 상기 드라이버 반도체 칩과 상기 복수의 개별 소자 사이를 연결하는 복수의 전기 연결부재;를 포함하며, 상기 제1 개별 소자 그룹 중 하나의 상면 전극과 상기 제2 개별 소자 그룹 중 하나의 하면 전극은 전기적으로 연결되고, 상기 복수의 개별 소자 중 적어도 하나의 게이트와 상기 드라이버 반도체 칩을 연결하는 하나의 상기 전기 연결 부재는 상기 복수의 본딩 와이어 중 적어도 하나 및 상기 복수의 리드 중 적어도 하나로 이루어진다.
본 발명에 따른 반도체 패키지는, 복수의 트랜지스터 소자 중 드라이버 반도체 칩과 상대적으로 가깝게 배치된 것들은 본딩 와이어를 통하여 드라이버 반도체 칩과 직접 연결되고, 상대적으로 먼 것들은 리드 및 본딩 와이어를 통하여 드라이버 반도체 칩과 연결되므로, 본딩 와이어의 길이를 최소화할 수 있어, 반도체 패키지의 제조 과정에서 본딩 와이어의 변형 등에 따른 불량 문제를 해결할 수 있다. 또한 절연체가 리드프레임 상에 부착되어, 반도체 패키지의 제조 과정, 특히 몰딩 부재의 형성 과정에서 본딩 와이어와 리드 사이에 발생할 수 있는 의도하지 않은 쇼트의 발생 또는 리드의 변형이 발생하는 것을 방지할 수 있다.
또한 본 발명에 따른 반도체 패키지는 1개의 드라이버 반도체 칩을 사용하여 IGBT-다이오드 소자 또는 MOSFET 소자를 제어하기 때문에, 인터록 기능을 수행하여 반도체 패키지가 오동작하는 것을 방지할 수 있다. 또한 상대적으로 전기적인 연결 경로가 많이 필요한 측에 드라이버 반도체 칩을 배치하여, 반도체 패키지 내부에 형성되는 전기적인 경로를 단순하게 할 수 있어, 반도체 패키지의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 3은 본 발명의 일 실시 예에 따른 반도체 패키지의 구성도이다.
도 4는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 5는 본 발명의 일 실시 예에 따른 리드프레임의 평면도이다.
도 6은 본 발명의 일 실시 예에 따른 리드프레임의 평면도이다.
도 7은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 8은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 9는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 10은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 11은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 12는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 13은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다.
도 14는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다.
도 15는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다.
도 16은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다.
도 17은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다.
도 18은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다.
도 19는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다.
도 20은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 구성도이다.
도 1을 참조하면, 반도체 패키지(1000)는 드라이버 반도체 칩(110), 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)를 포함한다. 반도체 패키지(1000)는 예를 들면, 3상 모터를 구동하기 위한 인버터 회로를 구현하기 위한 반도체 패키지일 수 있다. 반도체 패키지(1000)는 예를 들면, DIP(Dual In-line Package) 또는 SMD(Surface Mount Device)로 구현될 수 있다.
복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL) 각각은 개별 소자(discrete device)일 수 있다. 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)는 W-상(W-phase) 상부 암(arm) 트랜지스터 소자(120WH), W-상 하부 암 트랜지스터 소자(120WL), V-상(V-phase) 상부 암 트랜지스터 소자(120VH), V-상 하부 암 트랜지스터 소자(120VL), U-상(U-phase) 상부 암 트랜지스터 소자(120UH) 및 U-상 하부 암 트랜지스터 소자(120UL)를 포함할 수 있다. 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)는 W-상 상부 암 다이오드(130WH), W-상 하부 암 다이오드(130WL), V-상 상부 암 다이오드(130VH), V-상 하부 암 다이오드(130VL), U-상 상부 암 다이오드(130UH) 및 U-상 하부 암 다이오드(130UL)를 포함할 수 있다.
복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)는 예를 들면, 전력 트랜지스터 소자일 수 있다. 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각은 예를 들면, IGBT(Insulated Gate Bipolar Transistor) 소자일 수 있다.
본 발명의 명세서에서 IGBT-다이오드 소자라 함은, 1개의 IGBT인 트랜지스터 소자와 1개의 다이오드 소자가 병렬로 연결된 것을 의미할 수 있다. 예를 들면, IGBT-다이오드 소자는 IGBT의 에미터 및 컬렉터 사이에 다이오드 소자가 병렬로 연결될 수 있다.
예를 들면, W-상 상부 암 트랜지스터 소자(120WH)와 W-상 상부 암 다이오드(130WH)는 W-상 상부 암 IGBT-다이오드 소자, W-상 하부 암 트랜지스터 소자(120WL)와 W-상 하부 암 다이오드(130WL)는 W-상 하부 암 IGBT-다이오드 소자, V-상 상부 암 트랜지스터 소자(120VH)와 V-상 상부 암 다이오드(130VH)는 V-상 상부 암 IGBT-다이오드 소자, V-상 하부 암 트랜지스터 소자(120VL)와 V-상 하부 암 다이오드(130VL)는 V-상 하부 암 IGBT-다이오드 소자, U-상 상부 암 트랜지스터 소자(120UH)와 U-상 상부 암 다이오드(130UH)는 U-상 상부 암 IGBT-다이오드 소자, U-상 하부 암 트랜지스터 소자(120UL)와 U-상 하부 암 다이오드(130UL)는 U-상 하부 암 IGBT-다이오드 소자일 수 있다.
반도체 패키지(1000)는 3상 모터를 구동하기 위한 인버터 회로를 구현하기 위한 것일 수 있으나, 이에 제한되지 않으며, 예를 들면, 2상 모터를 구동하기 위한 인버터 회로를 구현하기 위한 것일 수 있다.
반도체 패키지(1000)가 3상 모터를 구동하기 위한 인버터 회로를 구현하기 위한 것인 경우, 반도체 패키지(1000)는 3개의 상부 암 IGBT-다이오드 소자와 3개의 하부 암 IGBT-다이오드 소자를 포함하는 6개의 IGBT-다이오드 소자를 포함할 수 있다.
반도체 패키지(1000)는 W-상 상부 암과 하부 암 각각을 위한 입력 신호를 제공받는 제1 입력단(IN(WH), IN(WL)), V-상 상부 암과 하부 암 각각을 위한 입력 신호를 제공받는 제2 입력단(IN(VH), IN(VL)) 및 U-상 상부 암과 하부 암 각각을 위한 입력 신호를 제공받는 제3 입력단(IN(UH), IN(UL))을 구비할 수 있다. 또한 반도체 패키지(1000)는 W-상, V-상 및 U-상 각각의 IGBT-다이오드 소자를 위한 바이어스 전압 입력단(VB(W), VB(V), VB(U))을 구비할 수 있다.
또한 반도체 패키지(1000)는 드라이버 반도체 칩(110), 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)를 위한 공통 바이어스 전압 입력단(VCC) 및 공통 그라운드 입력단(COM)과 결함 신호단(VF)과 단락 전류 검출을 위한 커패시터 입력단(CSC)을 더 구비할 수 있다.
반도체 패키지(1000)는 W-상 출력 신호를 제공하는 제1 출력단(W), V-상 출력 신호를 제공하는 제2 출력단(V), U-상 출력 신호를 제공하는 제3 출력단(U)을 구비할 수 있다. 또한 반도체 패키지(1000)는 W-상, V-상, U-상 각각을 위한 전류 검출 단자(NW, NV, NU), 및 구동 전원 단자(P)를 구비할 수 있다. W-상, V-상, U-상 각각을 위한 전류 검출 단자(NW, NV, NU), 및 구동 전원 단자(P)는 W-상, V-상, U-상 각각을 위한 네거티브 DC-링크 단(NW, NV, NU) 및 포지시트 DC-링크 단이라 호칭할 수 있다.
드라이버 반도체 칩(110)은 반도체 패키지(1000)의 제1 내지 제3 입력단(IN(WH), IN(WL, IN(VH), IN(VL), IN(UH), IN(UL)), 바이어스 전압 입력단(VB(W), VB(V), VB(U)), 공통 바이어스 전압 입력단(VCC), 공통 그라운드 입력단(COM), 결함 신호단(VF) 및 커패시터 입력단(CSC) 각각에 대응되는 입력단(IN(WH), IN(WL), IN(VH), IN(VL), IN(UH), IN(UL), VB(W), VB(V), VB(U), VF, CSC, VCC, COM)을 구비할 수 있다. 드라이버 반도체 칩(110)의 입력단(IN(WH), IN(WL), IN(VH), IN(VL), IN(UH), IN(UL), VB(W), VB(V), VB(U), VF, CSC, VCC, COM)과 반도체 패키지(1000)의 입력단(IN(WH), IN(WL), IN(VH), IN(VL), IN(UH), IN(UL), VB(W), VB(V), VB(U), VF, CSC, VCC, COM)은 각각 서로 대응되도록 전기적으로 연결되는 바, 본 명세서에서는 입력단(IN(WH), IN(WL), IN(VH), IN(VL), IN(UH), IN(UL), VB(W), VB(V), VB(U), VF, CSC, VCC, COM)을 드라이버 반도체 칩(110)과 반도체 패키지(1000) 각각에 대하여 특별히 구분하지 않고 호칭할 수 있다.
드라이버 반도체 칩(110)은 각각 3개의 상부 암 출력단(HO), 하부 암 출력단(LO) 및 3개의 센스 출력단(VS)을 구비할 수 있다. 3개의 상부 암 출력단(HO)은 각각 상부암 구동 신호를 출력할 수 있고, 3개의 하부 암 출력단(LO)은 각각 하부암 구동 신호를 출력할 수 있다. 3개의 상부 암 출력단(HO)은 각각 W-상 상부 암 트랜지스터 소자(120WH), V-상 상부 암 트랜지스터 소자(120VH) 및 U-상 상부 암 트랜지스터 소자(120UH)의 게이트에 연결되어 W-상 상부 암 구동신호, V-상 상부 암 구동신호 및 U-상 상부 암 구동신호를 제공할 수 있다. 3개의 하부 암 출력단(LO)은 각각 W-상 하부 암 트랜지스터 소자(120WL), V-상 하부 암 트랜지스터 소자(120VL) 및 U-상 하부 암 트랜지스터 소자(120UL)의 게이트에 연결되어, W-상 하부 암 구동신호, V-상 하부 암 구동신호 및 U-상 하부 암 구동신호를 제공할 수 있다. 3개의 센스 출력단(VS)은 각각 W-상 상부 암 트랜지스터 소자(120WH), V-상 상부 암 트랜지스터 소자(120VH) 및 U-상 상부 암 트랜지스터 소자(120UH)의 에미터 또는 센스 터미널(sense terminal)에 연결될 수 있다.
W-상 상부 암 트랜지스터 소자(120WH), V-상 상부 암 트랜지스터 소자(120VH) 및 U-상 상부 암 트랜지스터 소자(120UH)의 컬렉터는 함께 반도체 패키지(1000)의 구동 전원 단자(P)에 연결될 수 있다. W-상 상부 암 트랜지스터 소자(120WH)의 에미터와 W-상 하부 암 트랜지스터 소자(120WL)의 컬렉터는 함께 반도체 패키지(1000)의 제1 출력단(W)에 연결될 수 있다. V-상 상부 암 트랜지스터 소자(120VH)의 에미터와 V-상 하부 암 트랜지스터 소자(120VL)의 컬렉터는 함께 반도체 패키지(1000)의 제2 출력단(V)에 연결될 수 있다. U-상 상부 암 트랜지스터 소자(120UH)의 에미터와 U-상 하부 암 트랜지스터 소자(120UL)의 컬렉터는 함께 반도체 패키지(1000)의 제3 출력단(U)에 연결될 수 있다. W-상 하부 암 트랜지스터 소자(120WL), V-상 하부 암 트랜지스터 소자(120VL) 및 U-상 하부 암 트랜지스터 소자(120UL)의 에미터는 각각 반도체 패키지(1000)의 W-상, V-상 및 U-상을 위한 전류 검출 단자(NW, NV, NU)에 연결될 수 있다.
반도체 패키지(1000)는 1개의 드라이버 반도체 칩(110)을 구비하므로, 공통 바이어스 전압 입력단(VCC) 및 공통 그라운드 입력단(COM)과 결함 신호단(VF)과 커패시터 입력단(CSC) 각각은 1개씩이 구비될 수 있다.
드라이버 반도체 칩(110)은 인터록 기능(inter-lock function)을 수행할 수 있다. 인터록 기능은 전기적으로 설정 조건을 만족하지 않은 경우에 해당 기기가 동작되지 않도록 제어하는 것을 의미한다. 즉, 드라이버 반도체 칩(110)은 인터록 기능을 수행하므로, 하나의 진행 중인 동작(operation in progress)이 완료되기 전까지 다른 동작이 시작되지 않도록 할 수 있다.
예를 들면, W-상 상부암을 위한 입력 신호를 제공받는 제1 상부 입력단(IN(WH))이 HIGH일 때, W-상 하부 암을 위한 입력 신호를 제공받는 제1 하부 입력단(IN(WL))이 HIGH가 되는 경우, W-상을 위한 상부 암 출력단(HO)은 HIGH로, 하부 암 출력단(LO)은 LOW로 유지될 수 있다. 제1 하부 입력단(IN(WL))이 HIGH일 때, W-상 하부 암을 위한 입력 신호를 제공받는 제1 상부 입력단(IN(WH))이 HIGH가 되는 경우, W-상을 위한 하부 암 출력단(LO)은 HIGH로, 상부 암 출력단(HO)은 LOW로 유지될 수 있다. 또한 제1 상부 입력단(IN(WH))과 제1 하부 입력단(IN(WL))이 동시에 HIGH가 되는 경우, W-상을 위한 상부 암 출력단(HO)은 HIGH로, 하부 암 출력단(LO)은` LOW로 될 수 있다. 유지될 수 있다. 또한 제2 입력단(IN(VH), IN(VL)) 및 제3 입력단(IN(UH), IN(VH))에 대해서도 동일하게 인터록 기능이 수행될 수 있는 바, 설명은 생략하도록 한다.
도 2는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다.
도 2를 참조하면, 반도체 패키지(1000)는 리드프레임(200)과 리드프레임(200)에 부착된 드라이버 반도체 칩(110), 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)를 포함한다.
리드프레임(200)은 예를 들면, 은, 구리 또는 은과 구리로 이루어질 수 있다. 리드프레임(200)은 적어도 하나의 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다. 트랜지스터 다이 어태치 패드(210)는 복수의 제1 다이 어태치 패드(212) 및/또는 단수의 제2 다이 어태치 패드(214)로 이루어질 수 있다. 트랜지스터 다이 어태치 패드(210)를 이루는 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)는 일렬로 정렬될 수 있다. 예를 들면, 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)는 제1 방향(도 2의 수평 방향)을 따라서 순차적으로 배치될 수 있다.
드라이버 다이 어태치 패드(220)는 트랜지스터 다이 어태치 패드(210)와 근접하되, 트랜지스터 다이 어태치 패드(210)로부터 분리되도록 배치될 수 있다. 드라이버 다이 어태치 패드(220)는 트랜지스터 다이 어태치 패드(210)를 이루는 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)는 일렬을 이루며 정렬되는 상기 제1 방향(도 2의 수평 방향)과 다른 제2 방향으로 트랜지스터 다이 어태치 패드(210)와 분리되도록 배치될 수 있다.
드라이버 다이 어태치 패드(220)는 그 중심이 복수의 제1 다이 어태치 패드(212)보다 단수의 제2 다이 어태치 패드(214)에 가깝도록 배치될 수 있다. 구체적으로, 드라이버 다이 어태치 패드(220)는 그 중심이 복수의 제1 다이 어태치 패드(212) 전체로의 중심보다 단수의 제2 다이 어태치 패드(214)의 중심에 가깝도록 배치될 수 있다. 또는 반대로, 드라이버 다이 어태치 패드(220)는 그 중심이 단수의 제2 다이 어태치 패드(214)보다 복수의 제1 다이 어태치 패드(212)에 가깝도록 배치될 수 있다. 구체적으로, 드라이버 다이 어태치 패드(220)는 그 중심이 단수의 제2 다이 어태치 패드(214)의 중심보다 복수의 제1 다이 어태치 패드(212) 전체로의 중심에 가깝도록 배치될 수 있다.
즉, 드라이버 다이 어태치 패드(220)의 중심은 반도체 패키지(1000)의 중심에 근접하게 배치되지 않고, 일측으로 치우치도록 배치될 수 있다. 구체적으로, 드라이버 다이 어태치 패드(220)의 상기 제1 방향의 중심은 반도체 패키지(1000)의 상기 제1 방향의 중심에 근접하게 배치되지 않고, 반도체 패키지(1000)의 상기 제1 방향의 중심으로부터 상기 제1 방향을 따라서 이동한 일측으로 치우치도록 배치될 수 있다.
본 명세서에서, 설명의 편의를 위한 드라이버 다이 어태치 패드(220), 제2 다이 어태치 패드(214) 및 제1 다이 어태치 패드(212)는 각각 제1 다이 어태치 패드, 제2 다이 어태치 패드 및 나머지 다이 어태치 패드라 호칭될 수 있다.
트랜지스터 다이 어태치 패드(210)에는 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)가 상기 제1 방향을 따라서 배치될 수 있다. 복수의 제1 다이 어태치 패드(212) 각각에는 단수개의 트랜지스터 소자(120WL, 120VL, 120UL)가 부착되어 결합될 수 있고, 단수의 제2 다이 어태치 패드(214)에는 복수개의 트랜지스터 소자(120WH, 120VH, 120UH)가 함께 부착되어 결합될 수 있다. 드라이버 다이 어태치 패드(220)에는 드라이버 반도체 칩(110)이 부착되어 결합될 수 있다. 복수의 제1 다이 어태치 패드(212) 각각에는 단수개의 다이오드 소자(130WL, 130VL, 130UL)가 더 부착되어 결합될 수 있고, 단수의 제2 다이 어태치 패드(214)에는 복수개의 다이오드 소자(130WH, 130VH, 130UH)가 더 부착되어 결합될 수 있다.
본 명세서에서 드라이버 반도체 칩(110), 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)는 모두 반도체 웨이퍼로 형성한 후에 다이싱(dicing)되어 분리된 상태의 반도체 칩들일 수 있다. 다만, 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)는 각각 별개의 반도체 칩으로 형성된 개별 소자(discrete device)일 수 있고, 드라이버 반도체 칩(110)은 집적회로(IC, integrated circuit)일 수 있는 바, 각각 트랜지스터 "소자", 다이오드 "소자" 및 드라이버 "반도체 칩"으로 구분하여 호칭한다.
복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각은 예를 들면, IGBT(Insulated Gate Bipolar Transistor)일 수 있다. 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각은 적어도 하나의 상면 전극을 위한 패드와 하면 전극을 위한 패드를 가질 수 있다. 예를 들면, 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각의 적어도 하나의 상면 전극은 게이트 전극, 에미터 전극일 수 있고, 하면 전극은 콜렉터 전극일 수 있다. 예를 들면, 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각의 하면은 전체가 하면 전극인 콜렉터 전극일 수 있고, 상면에는 적어도 하나의 상면 전극을 위한 적어도 하나의 패드가 형성될 수 있다. 드라이버 반도체 칩(110) 및/또는 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)는 상면에 복수의 전극을 위한 패드를 가질 수 있다. 예를 들면, 도 1에서 설명한 드라이버 반도체 칩(110)의 상면에는 도 1에서 설명한 드라이버 반도체 칩(110)의 입력단 및 출력단을 위한 패드가 형성될 수 있다. 예를 들면, 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)의 상면에는 양단을 위한 패드가 형성될 수 있다.
단수의 제2 다이 어태치 패드(214)에는 제1 개별 소자 그룹이 결합될 수 있다. 상기 제1 개별 소자 그룹은 복수의 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)를 포함할 수 있다. 복수의 제1 다이 어태치 패드(212)에는 제2 개별 소자 그룹이 결합될 수 있다. 상기 제2 개별 소자 그룹은 복수의 하부 암 트랜지스터 소자(120WL, 120VL, 120UL)를 포함할 수 있다.
복수의 제1 다이 어태치 패드(212)의 개수와 단수의 제2 다이 어태치 패드(214)에 부착되는 트랜지스터 소자, 즉 복수의 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)의 개수는 동일할 수 있다. 예를 들면, 복수의 제1 다이 어태치 패드(212)와 제2 다이 어태치 패드(214)에 부착되는 복수의 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)의 개수는 각각 3개일 수 있다.
상기 제1 개별 소자 그룹은 복수의 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)와 각각 연결되는 복수의 다이오드 소자(130WH, 130VH, 130UH)를 더 포함할 수 있다. 상기 제2 개별 소자 그룹은 복수의 하부 암 트랜지스터 소자(120WL, 120VL, 120UL)와 각각 연결되는 복수의 다이오드 소자(130WL, 130VL, 130UL)를 더 포함할 수 있다. 즉, 제2 다이 어태치 패드(214)에 결합되는 상기 제1 개별 소자 그룹 및 복수의 제1 다이 어태치 패드(212)에 개별적으로 결합되는 상기 제2 개별 소자 그룹을 포함하는 복수의 개별 소자는 IGBT-다이오드 소자로 이루어질 수 있다. 즉, 상기 제1 개별 소자 그룹은 상부암을 위한 개별 소자들이고, 상기 제2 개별 소자 그룹은 하부암을 위한 개별 소자들일 수 있다.
리드프레임(200)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)의 주위에서 외측으로 연장되되, 트랜지스터 다이 어태치 패드(210)와 분리되는 복수개일 수 있다. 제1 트랜지스터 리드(240)는 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)로부터 연장되는 복수개일 수 있다. 제2 트랜지스터 리드(250)는 트랜지스터 다이 어태치 패드(210)로부터 분리되는 복수개일 수 있다. 제1 및 제2 트랜지스터 리드(240, 250)는 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)를 기준으로 드라이버 다이 어태치 패드(220)가 배치된 방향과는 다른 방향에 배치될 수 있다. 드라이버 리드(230)는 반도체 패키지(1000)의 입력단으로 기능하거나, 더미 리드일 수 있다. 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)는 반도체 패키지(1000)의 출력단으로 기능할 수 있다.
복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236) 및 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 제1 연장 리드(236)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 하나 또는 복수개일 수 있다. 만일, 드라이버 다이 어태치 패드(220)의 중심이 단수의 제2 다이 어태치 패드(214)보다 복수의 제1 다이 어태치 패드(212)에 가깝도록 배치되는 경우, 제1 연장 리드(236)는 복수의 드라이버 리드(230) 중 제2 다이 어태치 패드(214)에 근접하는 하나 또는 복수개일 수 있다. 제1 연장부(232)는 상기 제1 방향과 평행하게 연장될 수도 있지만, 상기 제1 방향과 약간의 각도를 가지고 연장되거나, 상기 제1 방향과 평행하게 연장되다가 상기 제1 방향과 약간의 각도를 가지고 더 연장되되, 전체적으로는 상기 제1 방향을 따라서 연장되는 경우를 모두 의미할 수 있다.
복수의 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)와 연결되도록 일체로 형성되는 연결 리드(230a)와 드라이버 다이 어태치 패드(220)와 분리되는 분리 리드(230b)로 이루어질 수 있다. 즉, 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다. 제1 연장 리드(236)는 연결 리드(230a) 또는 분리 리드(230b)일 수 있다. 제1 연장 리드(236)가 복수개인 경우, 제1 연장 리드(236) 중 적어도 하나는 연결 리드(230a)이고, 나머지는 분리 리드(230b)일 수 있다.
즉, 복수의 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)와 연결되는지 분리되는지의 여부에 따라서 연결 리드(230a)와 분리 리드(230b)로 구분되고, 그와는 별도로 설명의 편의를 위하여, 복수의 드라이버 리드(230) 중 상기 제1 방향을 따라서 연장되는 부분인 제1 연장부(232)를 포함하는 것을 제1 연장 리드(236)라 호칭한다. 제1 연장 리드(236)는 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 하나 또는 복수개일 수 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 절연체(410)이 부착될 수 있다. 절연체(410)은 하나의 제1 연장 리드(236)의 제1 연장부(232)의 일부분을 덮거나 또는 2개 이상의 제1 연장 리드(236)의 제1 연장부(232) 각각의 일부분을 함께 덮을 수 있다. 도 2에는 절연체(410)가 2개의 제1 연장 리드(236)에 걸쳐서 부착된 것으로 도시되었으나, 이에 한정되지 않으며, 2개의 제1 연장 리드(236) 각각에 분리된 절연체(410)가 부착될 수도 있다. 절연체(410)는 예를 들면, 접착층이 형성된 절연 테이프로 이루어져, 상기 접착층을 통하여 제1 연장부(232)의 일부분 상에 부착될 수 있다. 이 경우, 절연체(410)이 덮는 제1 연장 리드(236)는 제1 연장 리드(236) 중 복수의 제1 다이 어태치 패드(212)에 최근접하는 하나 또는 2개 이상일 수 있다. 즉, 절연체(410)은 복수의 제1 다이 어태치 패드(212)에 최근접하는 하나의 제1 연장 리드(236)의 일부분을 덮거나, 복수의 제1 다이 어태치 패드(212)에 최근접하는 2개 이상의 제1 연장 리드(236)의 일부분을 함께 덮을 수 있다. 절연체(410)이 2개 이상의 제1 연장 리드(236)의 제1 연장부(232) 각각의 일부분을 함께 덮는 경우, 절연체(410)이 덮는 2개 이상의 제1 연장 리드(236) 중 적어도 하나는 연결 리드(230a)일 수 있다. 절연체(410)은 후술할 내부 본딩 와이어(310)가 제1 연장 리드(236) 중 의도하지 않는 것과 쇼트(short)되는 것을 방지하도록, 내부 본딩 와이어(310)와 절연체(410)가 배치되는 제1 연장 리드(236)와의 절연을 할 수 있다.
드라이버 리드(230) 상에는 2개 이상의 드라이버 리드(230)의 일부분을 함께 덮는 제1 고정체(420)가 더 부착될 수 있다. 제1 고정체(420)는 예를 들면, 접착층이 형성된 절연 테이프로 이루어져, 상기 접착층을 통하여 2개 이상의 드라이버 리드(230)의 일부분 상에 함께 부착될 수 있다. 제1 고정체(420)는 2개 이상의 제1 연장 리드(236) 각각의 제1 연장부(232)의 일부분을 함께 덮도록 상기 제1 방향과 다른 방향, 예를 들면 상기 제2 방향을 따라서 연장될 수 있다. 제1 고정체(420)는 드라이버 다이 어태치 패드(220)가 일측으로 치우쳐서 배치되어 제1 연장부(232)의 연장길이가 상대적으로 길어진 제1 연장 리드(236)들 사이의 간격을 유지시켜줄 수 있다.
드라이버 리드(230) 상에는 2개 이상의 드라이버 리드(230)의 일부분을 함께 덮는 제2 고정체(430)가 더 부착될 수 있다. 제2 고정체(430)는 예를 들면, 접착층이 형성된 절연 테이프로 이루어져, 상기 접착층을 통하여 2개 이상의 드라이버 리드(230)의 일부분 상에 함께 부착될 수 있다. 제2 고정체(430)는 2개 이상의 제1 연장 리드(236) 각각의 제2 연장부(234)의 일부분을 함께 덮도록 상기 제1 방향과 다른 방향, 예를 들면 상기 제2 방향을 따라서 연장될 수 있다. 제2 고정체(430)는 제2 연장부(234)의 연장길이가 상대적으로 길어진 제1 연장 리드(236)들 사이의 간격을 유지시켜줄 수 있다.
반도체 패키지(1000)는 본딩 와이어(310, 320, 330)를 포함할 수 있다. 본딩 와이어(310, 320, 330)는 내부(internal) 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)로 이루어질 수 있다. 내부 본딩 와이어(310)는 드라이버 반도체 칩(110)과 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각의 사이를 전기적으로 연결할 수 있다. 출력 본딩 와이어(320)는 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각과 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL) 각각의 사이를 전기적으로 연결할 수 있다. 입력 본딩 와이어(330)는 드라이버 반도체 칩(110)과 반도체 패키지(1000)의 입력단으로 기능하는 드라이버 리드(230) 사이를 전기적으로 연결할 수 있다. 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)는 금(Au)을 포함할 수 있다. 또는 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)는 금, 구리, 알루미늄 중 적어도 하나의 금속을 포함할 수 있다. 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330) 각각은 동일한 물질로 이루어질 수도 있으나, 다른 물질로 이루어질 수 있다. 예를 들면, 내부 본딩 와이어(310)와 입력 본딩 와이어(310, 330)는 동일한 물질로 이루어질 수 있고, 출력 본딩 와이어(320)는 다른 물질로 이루어질 수 있다.
내부 본딩 와이어(310)는 드라이버 본딩 와이어(312), 트랜지스터 본딩 와이어(314) 및 칩 본딩 와이어(316)를 포함할 수 있다.
드라이버 본딩 와이어(312)는 드라이버 반도체 칩(110)과 분리 리드(230b) 사이를 연결할 수 있다. 트랜지스터 본딩 와이어(314)는 분리 리드(230b)와 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 적어도 하나 사이를 연결할 수 있다. 칩 본딩 와이어(316)는 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 적어도 하나와 드라이버 반도체 칩(110) 사이를 연결할 수 있다. 즉, 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 일부는 드라이버 본딩 와이어(312), 분리 리드(230b) 및 트랜지스터 본딩 와이어(314)를 통하여 드라이버 반도체 칩(110)과 전기적으로 연결되고, 나머지는 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있다. 즉, 내부 본딩 와이어(310)와 분리 리드(230b) 중 일부는 드라이버 반도체 칩(110)과 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 사이를 연결하는 전기 연결 부재로 기능할 수 있다.
상부 암 트랜지스터 소자(120WH, 120VH, 120UH)는 각각 내부 본딩 와이어(310)가 구성하는 2개의 경로를 통하여 드라이버 반도체 칩(110)의 상부 암 출력단(HO) 및 센스 출력단(VS)과 전기적으로 연결될 수 있다. 하부 암 트랜지스터 소자(120WL, 120VL, 120UL)는 각각 내부 본딩 와이어(310)가 구성하는 1개의 경로를 통하여 드라이버 반도체 칩(110)의 하부 암 출력단(LO)과 전기적으로 연결될 수 있다. 내부 본딩 와이어(310)는 드라이버 반도체 칩(100)의 상/하부 암 출력단(HO, LO) 각각과 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각의 게이트를 전기적으로 연결할 수 있다. 드라이버 반도체 칩(100)의 상/하부 암 출력단(HO, LO) 각각과 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각의 게이트 사이 중 일부는 드라이버 본딩 와이어(312), 분리 리드(230b) 및 트랜지스터 본딩 와이어(314)를 통하여 연결되고, 나머지는 칩 본딩 와이어(316)를 통하여 연결될 수 있다.
도 2에서는 2개의 트랜지스터 소자(120VL, 120UL)는 트랜지스터 본딩 와이어(314), 분리 리드(230b) 및 드라이버 본딩 와이어(312)를 통하여 드라이버 반도체 칩(110)과 연결되고, 나머지 트랜지스터 소자(120WL, 120WH, 120VH, 120UH)는 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 연결되는 것으로 도시되었으나, 이에 한정되지 않는다. 예를 들면, 드라이버 반도체 칩(110)의 크기, 특히 상기 제1 방향으로의 폭이 더 큰 경우, 1개의 트랜지스터 소자(예를 들면, 120UL)만 트랜지스터 본딩 와이어(314), 분리 리드(230b) 및 드라이버 본딩 와이어(312)를 통하여 드라이버 반도체 칩(110)과 연결되고, 나머지 트랜지스터 소자(120WL, 120VL, 120WH, 120VH, 120UH)는 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 연결될 수 있다. 예를 들면, 반대로 드라이버 반도체 칩(110)의 크기, 특히 상기 제1 방향으로의 폭이 더 작은 경우, 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 연결되는 트랜지스터 소자는 1개(예를 들면, 120WH) 내지 3개(예를 들면, 120WH, 120VH, 120UH)일 수도 있다.
트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 트랜지스터 본딩 와이어(314), 분리 리드(230b) 및 드라이버 본딩 와이어(312)를 통하여 드라이버 반도체 칩(110)과 연결되는 트랜지스터 소자(120VL, 120UL) 각각과 드라이버 반도체 칩(110)과의 거리는, 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 연결되는 트랜지스터 소자(120WL, 120WH, 120VH, 120UH) 각각과 드라이버 반도체 칩(110)과의 거리보다 더 클 수 있다. 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 드라이버 반도체 칩(110)과 상대적으로 거리가 가까운 것은 칩 본딩 와이어(316)을 통하여 드라이버 반도체 칩(110)과 직접 전기적으로 연결되고, 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 드라이버 반도체 칩(110)과 상대적으로 거리가 먼 것은 분리 리드(230b)를 통하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있다.
트랜지스터 본딩 와이어(314)와 연결되는 분리 리드(230b)는 제1 연장 리드(236)일 수 있다. 트랜지스터 본딩 와이어(314)와 연결되는 제1 연장 리드(236)가 제1 연장 리드(236) 중 제1 다이 어태치 패드(212)에 최근접하는 것이 아닌 경우, 트랜지스터 본딩 와이어(314)는 절연체(410) 상을 통과하여 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 하나와 분리 리드(230b) 사이를 연결할 수 있다. 따라서 트랜지스터 본딩 와이어(314)가 절연체(410)이 덮고 있는 제1 연장 리드(236)와 전기적인 쇼트가 일어나는 것을 방지하도록, 절연체(410)는 트랜지스터 본딩 와이어(314)와 절연체(410)이 덮고 있는 제1 연장 리드(236) 사이의 절연을 할 수 있다.
도 2에는 제1 다이 어태치 패드(212)에 근접하는 3개의 제1 연장 리드(236)는 2개의 분리 리드(230b) 사이에 1개의 연결 리드(230a)가 배치된 것으로 도시되어 있으나, 이에 한정되지는 않는다. 도 2에 보인 것과 같이 제1 다이 어태치 패드(212)에 근접하는 3개의 제1 연장 리드(236)가 2개의 분리 리드(230b) 사이에 1개의 연결 리드(230a)가 배치된 경우, 트랜지스터 본딩 와이어(314) 중 하나는 제1 다이 어태치 패드(212)에 최근접하지 않는 제1 연장 리드(236)인 분리 리드(230b)와 하나의 트랜지스터 소자(120VL) 사이를 절연체(410) 상을 통하여 연결하므로, 연결되는 분리 리드(230b)와 제1 다이 어태치 패드(212) 사이에 배치되는 다른 제1 연장 리드(236)와 전기적인 쇼트가 방지될 수 있다.
출력 본딩 와이어(320)는 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 각각과 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL) 각각의 사이를 전기적으로 연결하며, 또한 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)와 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)가 제1 및 제2 트랜지스터 리드(240, 250) 중 어느 하나와 전기적으로 함께 연결되도록 할 수 있다. 예를 들면, 출력 본딩 와이어(320) 중 일부는 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)로부터 다이오드 소자(130WH, 130VH, 130UH) 및 제1 트랜지스터 리드(240)까지 함께 전기적으로 연결할 수 있다. 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)와 전기적으로 연결되는 제1 트랜지스터 리드(240)는 제1 다이 어태치 패드(212)로부터 연장되는 바, 상부 암 트랜지스터 소자(120WH, 120VH, 120UH) 각각은 제1 다이 어태치 패드(212) 중 서로 다른 하나와 전기적으로 연결될 수 있다.
출력 본딩 와이어(320) 중 나머지는 하부 암 트랜지스터 소자(120WL, 120VL, 120UL)로부터 다이오드 소자(130WL, 130VL, 130UL) 및 제2 트랜지스터 리드(250)까지 함께 전기적으로 연결할 수 있다. 따라서 상부 암 트랜지스터 소자(120WH, 120VH, 120UH) 각각의 적어도 하나의 상면 전극은 하부 암 트랜지스터 소자(120WL, 120VL, 120UL) 각각의 하면 전극과 출력 본딩 와이어(320)를 통하여 전기적으로 연결될 수 있다.
반도체 패키지(1000)는 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 드라이버 반도체 칩(110)과 상대적으로 가깝게 배치된 것들은 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 연결되고, 상대적으로 먼 것들은 분리 리드(230b)를 통하여 드라이버 반도체 칩(110)과 연결되므로, 내부 본딩 와이어(310)의 길이를 최소화할 수 있어, 반도체 패키지(1000)의 제조 과정에서 내부 본딩 와이어(310)의 변형 등에 따른 불량 문제를 해결할 수 있다. 또한 절연체(410)에 의해 반도체 패키지(1000)의 제조 과정, 특히 몰딩 부재의 형성 과정에서 내부 본딩 와이어(310)가 드라이버 리드(230)와 의도하지 않은 쇼트가 발생하는 것을 방지할 수 있다.
복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선과 드라이버 리드(230)가 중첩(overlap)되지 않는 트랜지스터 소자의 경우, 칩 본딩 와이어(316)에 의하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있다. 예를 들면, 상부 암 트랜지스터 소자(120WH, 120VH, 120UH)와 W-상 하부 암 트랜지스터 소자(120WL)는 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선과 드라이버 리드(230)가 중첩되지 않으며, 칩 본딩 와이어(316)는 상부 암 트랜지스터 소자(120WH, 120VH, 120UH) 및 W-상 하부 암 트랜지스터 소자(120WL) 각각과 드라이버 반도체 칩(110)을 연결할 수 있다.
여기에서, 트랜지스터 소자와 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선이란, 트랜지스터 소자와 드라이버 반도체 칩을 전기적으로 연결하기 위한 각각의 상면에 형성된 패드를 연결하는 가상의 직선을 의미한다. 칩 본딩 와이어(316)는 트랜지스터 소자와 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선을 따라서 연장되도록 형성될 수 있다.
복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선과 전기적인 연결을 의도하지 않는 드라이버 리드(230)의 일부분이 중첩되는 트랜지스터 소자의 경우, 트랜지스터 본딩 와이어(314), 분리 리드(230b) 및 드라이버 본딩 와이어(312)를 통하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있다. 예를 들면, U-상 및 V-상 하부 암 트랜지스터 소자(120UL, 120VL)는 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선과 연결을 의도하지 않는 드라이버 리드(230)의 일부분이 중첩되며, U-상 및 V-상 하부 암 트랜지스터 소자(120UL, 120VL) 각각은 트랜지스터 본딩 와이어(314), 분리 리드(230b) 및 드라이버 본딩 와이어(312)를 통하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있다.
드라이버 반도체 칩(110)의 제1 방향(도 2의 수평 방향)에 대한 길이를 기준으로 한 중심점의 위치는, 반도체 패키지(1000)에 포함되는 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 방향, 즉 W-상 상부 암 트랜지스터 소자(120WH) 방향으로 제1 길이만큼 이동될 수 있다. 즉, 반도체 패키지(1000)는 드라이버 반도체 칩(110)이 상기 제1 길이만큼 상기 제1 방향을 따라서 이동한 일측, 예를 들면 제2 다이 어태치 패드(214)쪽으로 치우치도록 배치될 수 있다.
여기에서 상기 제1 길이란, 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 일부는 드라이버 리드(230)와 교차하지 않는 칩 본딩 와이어(316)를 통하여 드라이버 반도체 칩(110)과 연결되고, 나머지는 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선이 전기적인 연결을 의도하지 않는 드라이버 리드(230)와 교차하여, 트랜지스터 본딩 와이어(314), 분리 리드(230b) 및 드라이버 본딩 와이어(312)를 통하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있도록 하는 길이를 의미한다. 예를 들면, 상기 제1 길이는 하나의 트랜지스터 소자의 상기 제1 방향에 대한 폭보다 클 수 있다. 또는 상기 제1 길이는 서로 인접하는 2개의 트랜지스터 소자의 간격보다 클 수 있다.
드라이버 리드(230), 특히 제1 연장 리드(236)는 드라이버 반도체 칩(110)으로부터 한쪽(도 2에서 왼쪽)에 배치되므로, 드라이버 반도체 칩(110)는 칩 본딩 와이어(316)를 통하여 전기적으로 연결되는 트랜지스터 소자쪽(도 2에서 오른쪽)으로 치우치도록 배치될 수 있다.
상기 제1 방향을 따라서 순차적으로 배치되는 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 일측의 적어도 하나의 트랜지스터 소자와 드라이버 반도체 칩(110) 사이의 전기적 연결을 위한 서로 간의 직선은 드라이버 리드(230)와 중첩되지 않고, 나머지 트랜지스터 소자와 드라이버 반도체 칩(110) 사이의 전기적 연결을 위한 서로 간의 직선은 드라이버 리드(230)와 중첩되도록, 드라이버 반도체 칩(110)은 상기 제1 방향으로 일측으로 치우치도록 이동되어 배치되며, 이때 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)의 상기 제1 방향에 대한 전체 길이의 중심점의 위치로부터 드라이버 반도체 칩(110)의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치의 상기 제1 방향으로의 이동 거리가 상기 제1 길이일 수 있다.
반도체 패키지(1000)는 1개의 드라이버 반도체 칩(110)을 사용하여 IGBT-다이오드 소자를 제어하기 때문에, 인터록 기능을 수행하여 반도체 패키지(1000)가 오동작하는 것을 방지할 수 있다.
또한 상대적으로 전기적인 연결 경로가 많이 필요한 측에 드라이버 반도체 칩(110)을 배치하여, 반도체 패키지(1000) 내부에 형성되는 전기적인 경로를 단순하게 할 수 있어, 반도체 패키지(1000)의 신뢰성이 향상될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 반도체 패키지의 구성도이다. 도 3에 대한 설명 중 도 1에 대한 설명과 중복되는 것은 생략될 수 있다.
도 3을 참조하면, 반도체 패키지(1000a)는 드라이버 반도체 칩(110) 및 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)를 포함한다. 반도체 패키지(1000a)는 예를 들면, 3상 모터를 구동하기 위한 인버터 회로를 구현하기 위한 반도체 패키지일 수 있다. 반도체 패키지(1000a)는 예를 들면, DIP(Dual In-line Package) 또는 SMD(Surface Mount Device)로 구현될 수 있다.
복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)는 개별 소자(discrete device)일 수 있다. 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)는 W-상(W-phase) 상부 암(arm) 트랜지스터 소자(122WH), W-상 하부 암 트랜지스터 소자(122WL), V-상(V-phase) 상부 암 트랜지스터 소자(120VH), V-상 하부 암 트랜지스터 소자(120VL), U-상(U-phase) 상부 암 트랜지스터 소자(122UH) 및 U-상 하부 암 트랜지스터 소자(120UL)를 포함할 수 있다.
복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL) 각각은 예를 들면, 전력 MOSFET(power Metal Oxide Semiconductor Field-Effect Transistor) 소자일 수 있다. 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL) 각각은 소스와 드레인 사이에 바디 다이오드(body-diode, 124WH, 124WL, 124VH, 124VL, 124UH, 124UL)가 형성될 수 있다.
도 1에 보인 반도체 패키지(1000)는 IGBT-다이오드 소자를 사용하여, 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL)와 각각 연결되는 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)를 별도로 포함하나, 도 3에 보인 반도체 패키지(1000a)는 바디-다이오드(124WH, 124WL, 124VH, 124VL, 124UH, 124UL)가 각각 내부에 형성된 전력 MOSFET 소자인 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)를 포함한다. 따라서 반도체 패키지(1000a)는 도 1에 보인 반도체 패키지(1000)와는 달리 별도의 개별 소자인 다이오드 소자를 포함하지 않을 수 있다.
반도체 패키지(1000a)가 3상 모터를 구동하기 위한 인버터 회로를 구현하기 위한 것인 경우, 반도체 패키지(1000a)는 3개의 상부 암 MOSFET 소자와 3개의 하부 암 MOSFET 소자를 포함하는 6개의 MOSFET 소자를 포함할 수 있다.
반도체 패키지(1000a)의 입력단과 출력단, 및 드라이버 반도체 칩(110)은 도 1에서 설명한 반도체 패키지(1000)의 입력단과 출력단, 및 드라이버 반도체 칩(110)과 동일한 기능을 하므로, 자세한 설명은 생략하도록 한다.
드라이버 반도체 칩(110)은 각각 3개의 상부 암 출력단(HO), 하부 암 출력단(LO) 및 3개의 센스 출력단(VS)을 구비할 수 있다. 3개의 상부 암 출력단(HO)은 각각 W-상 상부 암 트랜지스터 소자(122WH), V-상 상부 암 트랜지스터 소자(122VH) 및 U-상 상부 암 트랜지스터 소자(122UH)의 게이트에 연결되어 W-상 상부 암 구동신호, V-상 상부 암 구동신호 및 U-상 상부 암 구동신호를 제공할 수 있다. 3개의 하부 암 출력단(LO)은 각각 W-상 하부 암 트랜지스터 소자(122WL), V-상 하부 암 트랜지스터 소자(122VL) 및 U-상 하부 암 트랜지스터 소자(122UL)의 게이트에 연결되어, W-상 하부 암 구동신호, V-상 하부 암 구동신호 및 U-상 하부 암 구동신호를 제공할 수 있다. 3개의 센스 출력단(VS)은 각각 W-상 상부 암 트랜지스터 소자(122WH), V-상 상부 암 트랜지스터 소자(122VH) 및 U-상 상부 암 트랜지스터 소자(122UH)의 소스 또는 센스 터미널(sense terminal)에 연결될 수 있다.
W-상 상부 암 트랜지스터 소자(122WH), V-상 상부 암 트랜지스터 소자(122VH) 및 U-상 상부 암 트랜지스터 소자(122UH)의 드레인은 함께 반도체 패키지(1000a)의 구동 전원 단자(P)에 연결될 수 있다. W-상 상부 암 트랜지스터 소자(122WH)의 소스와 W-상 하부 암 트랜지스터 소자(122WL)의 드레인은 함께 반도체 패키지(1000a)의 제1 출력단(W)에 연결될 수 있다. V-상 상부 암 트랜지스터 소자(122VH)의 소스와 V-상 하부 암 트랜지스터 소자(122VL)의 드레인은 함께 반도체 패키지(1000a)의 제2 출력단(V)에 연결될 수 있다. U-상 상부 암 트랜지스터 소자(122UH)의 소스와 U-상 하부 암 트랜지스터 소자(122UL)의 드레인은 함께 반도체 패키지(1000a)의 제3 출력단(U)에 연결될 수 있다. W-상 하부 암 트랜지스터 소자(122WL), V-상 하부 암 트랜지스터 소자(122VL) 및 U-상 하부 암 트랜지스터 소자(122UL)의 소스는 각각 반도체 패키지(1000a)의 W-상, V-상 및 U-상을 위한 전류 검출 단자(NW, NV, NU)에 연결될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다. 도 4에 대한 설명 중 도 2에 대한 설명과 중복되는 것은 생략될 수 있다.
도 4를 참조하면, 반도체 패키지(1000a)는 리드프레임(200a)과 리드프레임(200a)에 부착된 드라이버 반도체 칩(110) 및 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)를 포함한다.
도 4에 보인 반도체 패키지(1000a)는 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)에 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)가 부착되어 결합되고, 도 2의 반도체 패키지(1000)에 보인 것과 같은 별도의 다이오드 소자는 부착되지 않을 수 있다.
복수의 제1 다이 어태치 패드(212)의 개수와 단수의 제2 다이 어태치 패드(214)에 부착되는 트랜지스터 소자, 즉 복수의 상부 암 트랜지스터 소자(122WH, 122VH, 122UH)의 개수는 동일할 수 있다. 예를 들면, 복수의 제1 다이 어태치 패드(212)와 제2 다이 어태치 패드(214)에 부착되는 복수의 상부 암 트랜지스터 소자(122WH, 122VH, 1202H)의 개수는 각각 3개일 수 있다.
반도체 패키지(1000a)는 본딩 와이어(310, 322, 330)를 포함할 수 있다. 본딩 와이어(310, 322, 330)는 내부 본딩 와이어(310), 출력 본딩 와이어(322) 및 입력 본딩 와이어(330)로 이루어질 수 있다. 출력 본딩 와이어(322)는 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL) 각각이 제2 및 제2 트랜지스터 리드(240, 250) 중 어느 하나와 전기적으로 함께 연결되도록 할 수 있다. 예를 들면, 출력 본딩 와이어(322) 중 일부는 상부 암 트랜지스터 소자(122WH, 122VH, 122UH)로부터 제1 트랜지스터 리드(240)까지 전기적으로 연결할 수 있다. 출력 본딩 와이어(322) 중 나머지는 하부 암 트랜지스터 소자(122WL, 122VL, 122UL)로부터 제2 트랜지스터 리드(250)까지 전기적으로 연결할 수 있다. 따라서 상부 암 트랜지스터 소자(122WH, 122VH, 122UH) 각각의 적어도 하나의 상면 전극은 하부 암 트랜지스터 소자(122WL, 122VL, 122UL) 각각의 하면 전극과 출력 본딩 와이어(322)를 통하여 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 리드프레임의 평면도이다. 도 5는 구체적으로 도 1 및 도 3에 보인 반도체 패키지(1000)가 포함하는 리드프레임(200)의 평면도이다. 따라서 도 1 및 도 3에서 설명한 내용과 중복되는 설명은 생략할 수 있다.
도 5를 참조하면, 리드프레임(200)은 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)로 이루어지는 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다. 트랜지스터 다이 어태치 패드(210)를 이루는 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)는 일렬로 정렬될 수 있다. 예를 들면, 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)는 제1 방향(도 2의 수평 방향)을 따라서 배치될 수 있다.
드라이버 다이 어태치 패드(220)는 트랜지스터 다이 어태치 패드(210)와 근접하되, 트랜지스터 다이 어태치 패드(210)로부터 분리되도록 배치될 수 있다. 드라이버 다이 어태치 패드(220)는 트랜지스터 다이 어태치 패드(210)를 이루는 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)는 일렬을 이루며 정렬되는 상기 제1 방향(도 2의 수평 방향)과 다른 제2 방향으로 트랜지스터 다이 어태치 패드(210)와 분리되도록 배치될 수 있다.
드라이버 다이 어태치 패드(220)는 그 중심이 복수의 제1 다이 어태치 패드(212)보다 단수의 제2 다이 어태치 패드(214)에 가깝도록 배치될 수 있다. 구체적으로, 드라이버 다이 어태치 패드(220)는 그 중심이 복수의 제1 다이 어태치 패드(212) 전체로의 중심보다 단수의 제2 다이 어태치 패드(214)의 중심에 가깝도록 배치될 수 있다. 또는 반대로, 드라이버 다이 어태치 패드(220)는 그 중심이 단수의 제2 다이 어태치 패드(214)보다 복수의 제1 다이 어태치 패드(212)에 가깝도록 배치될 수 있다. 구체적으로, 드라이버 다이 어태치 패드(220)는 그 중심이 단수의 제2 다이 어태치 패드(214)의 중심보다 복수의 제1 다이 어태치 패드(212) 전체로의 중심에 가깝도록 배치될 수 있다.
즉, 드라이버 다이 어태치 패드(220)의 중심은 리드프레임(200)의 중심에 근접하게 배치되지 않고, 일측으로 치우치도록 배치될 수 있다. 구체적으로, 드라이버 다이 어태치 패드(220)의 상기 제1 방향의 중심은 리드프레임(200)의 상기 제1 방향의 중심에 근접하게 배치되지 않고, 리드프레임(200)의 상기 제1 방향의 중심으로부터 상기 제1 방향을 따라서 이동한 일측으로 치우치도록 배치될 수 있다.
본 명세서에서, 설명의 편의를 위한 드라이버 다이 어태치 패드(220), 제2 다이 어태치 패드(214) 및 제1 다이 어태치 패드(212)는 각각 제1 다이 어태치 패드, 제2 다이 어태치 패드 및 나머지 다이 어태치 패드라 호칭될 수 있다.
복수의 제1 다이 어태치 패드(212) 각각에는 하나의 트랜지스터 소자 및 하나의 다이오드 소자가 부착될 수 있는 제1 소자 부착 영역(270)이 배치될 수 있다. 단수의 제2 다이 어태치 패드(214)에는 하나의 트랜지스터 소자 및 하나의 다이오드 소자가 각각 부착될 수 있는 복수의 제2 소자 부착 영역(280)이 배치될 수 있다. 드라이버 다이 어태치 패드(220)에는 드라이버 반도체 칩이 부착될 수 있는 드라이버 부착 영역(260)이 배치될 수 있다.
복수의 제1 다이 어태치 패드(212)의 개수와 제2 소자 부착 영역(270)의 개수는 동일할 수 있다. 예를 들면, 복수의 제1 다이 어태치 패드(212)와 제2 소자 부착 영역(270)은 각각 3개일 수 있다.
복수의 제1 다이 어태치 패드(212) 각각의 제1 소자 부착 영역(270)에는 하나의 트랜지스터 소자 및 하나의 다이오드 소자가 각각 부착될 수 있는 제1 트랜지스터 부착 영역(272) 및 제1 다이오드 부착 영역(274)이 배치될 수 있다. 단수의 제2 다이 어태치 패드(214)의 복수의 제2 소자 부착 영역(280) 각각에는 하나의 트랜지스터 소자 및 하나의 다이오드 소자가 각각 부착될 수 있는 제2 트랜지스터 부착 영역(282) 및 제2 다이오드 부착 영역(284)이 배치될 수 있다. 제1 및 제2 트랜지스터 부착 영역(272, 282)에는 IGBT 소자가 부착될 수 있다.
복수의 제1 다이 어태치 패드(212)의 개수와 단수의 제2 다이 어태치 패드(214)에 부착되는 상기 트랜지스터 소자의 개수는 동일할 수 있다. 예를 들면, 복수의 제1 다이 어태치 패드(212)와 제2 다이 어태치 패드(214)에 부착되는 상기 트랜지스터 소자의 개수는 각각 3개일 수 있다.
리드프레임(200)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)의 주위에서 외측으로 연장되되, 트랜지스터 다이 어태치 패드(210)와 분리되는 복수개일 수 있다. 제1 트랜지스터 리드(240)는 복수의 제1 다이 어태치 패드(212) 각각과 단수의 제2 다이 어태치 패드(214)로부터 연장되는 복수개일 수 있다. 제2 트랜지스터 리드(250)는 제1 내지 드라이버 다이 어태치 패드(212, 214, 220)로부터 분리되는 복수개일 수 있다. 제2 및 제2 트랜지스터 리드(240, 250)는 복수의 제1 다이 어태치 패드(212) 단수의 제2 다이 어태치 패드(214)를 기준으로 드라이버 다이 어태치 패드(220)가 배치된 방향과는 다른 방향에 배치될 수 있다.
복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236)와 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 제1 연장 리드(236)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 하나 또는 복수개일 수 있다. 만일, 드라이버 다이 어태치 패드(220)의 중심이 단수의 제2 다이 어태치 패드(214)보다 복수의 제1 다이 어태치 패드(212)에 가깝도록 배치되는 경우, 제1 연장 리드(236)는 복수의 드라이버 리드(230) 중 제2 다이 어태치 패드(214)에 근접하는 하나 또는 복수개일 수 있다. 제1 연장부(232)는 상기 제1 방향과 평행하게 연장될 수도 있지만, 상기 제1 방향과 약간의 각도를 가지고 연장되거나, 상기 제1 방향과 평행하게 연장되다가 상기 제1 방향과 약간의 각도를 가지고 더 연장되되, 전체적으로는 상기 제1 방향을 따라서 연장되는 경우를 모두 의미할 수 있다.
복수의 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)와 연결되는 연결 리드(230a)와 드라이버 다이 어태치 패드(220)와 분리되는 분리 리드(230b)로 이루어질 수 있다. 즉, 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다. 제1 연장 리드(236)는 연결 리드(230a) 또는 분리 리드(230b)일 수 있다. 제1 연장 리드(236)가 복수개인 경우, 제1 연장 리드(236) 중 적어도 하나는 연결 리드(230a)이고, 나머지는 분리 리드(230b)일 수 있다.
즉, 복수의 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)와 연결되는지 분리되는지의 여부에 따라서 연결 리드(230a)와 분리 리드(230b)로 구분되고, 그와는 별도로 설명의 편의를 위하여, 복수의 드라이버 리드(230) 중 상기 제1 방향을 따라서 연장되는 부분인 제1 연장부(232)를 포함하는 것을 제1 연장 리드(236)라 호칭한다. 제1 연장 리드(236)는 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 하나 또는 복수개일 수 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 절연체(410)이 부착될 수 있다. 절연체(410)은 하나의 제1 연장 리드(236)의 제1 연장부(232)의 일부분을 덮거나 또는 2개 이상의 제1 연장 리드(236)의 제1 연장부(232) 각각의 일부분을 함께 덮을 수 있다. 이 경우, 절연체(410)이 덮는 제1 연장 리드(236)는 제1 연장 리드(236) 중 복수의 제1 다이 어태치 패드(212)에 최근접하는 하나 또는 2개 이상일 수 있다. 즉, 절연체(410)은 복수의 제1 다이 어태치 패드(212)에 최근접하는 하나의 제1 연장 리드(236)의 일부분을 덮거나, 복수의 제1 다이 어태치 패드(212)에 최근접하는 2개 이상의 제1 연장 리드(236)의 일부분을 함께 덮을 수 있다. 절연체(410)이 2개 이상의 제1 연장 리드(236)의 제1 연장부(232) 각각의 일부분을 함께 덮는 경우, 절연체(410)이 덮는 2개 이상의 제1 연장 리드(236) 중 적어도 하나는 연결 리드(230a)일 수 있다.
드라이버 리드(230) 상에는 2개 이상의 드라이버 리드(230)의 일부분을 함께 덮는 제1 고정체(420)가 더 부착될 수 있다. 제1 고정체(420)는 제1 다이 어태치 패드(212)에 근접하는 2개 이상의 제1 연장 리드(236) 각각의 제1 연장부(232)의 일부분을 함께 덮도록 상기 제1 방향과 다른 방향, 예를 들면 상기 제2 방향을 따라서 연장될 수 있다. 제1 고정체(420)는 드라이버 다이 어태치 패드(220)가 일측으로 치우쳐서 배치되어 제1 연장부(232)의 연장길이가 상대적으로 길어진 제1 연장 리드(236)들 사이의 간격을 유지시켜줄 수 있다.
드라이버 리드(230) 상에는 2개 이상의 드라이버 리드(230)의 일부분을 함께 덮는 제2 고정체(430)가 더 부착될 수 있다. 제2 고정체(430)는 2개 이상의 제1 연장 리드(236) 각각의 제2 연장부(234)의 일부분을 함께 덮도록 상기 제1 방향과 다른 방향, 예를 들면 상기 제2 방향을 따라서 연장될 수 있다. 제2 고정체(430)는 제2 연장부(234)의 연장길이가 상대적으로 길어진 제1 연장 리드(236)들 사이의 간격을 유지시켜줄 수 있다.
절연체(410)와 제1 및 제2 고정체(420, 430)는 리드프레임(200) 상에 트랜지스터 소자, 다이오드 소자 및 드라이버 반도체 칩이 부착되기 전에 미리 부착될 수도 있으나, 트랜지스터 소자, 다이오드 소자 및 드라이버 반도체 칩이 부착된 후 본딩 와이어를 형성하기 이전에 부착하는 것 또한 가능하다.
도 6은 본 발명의 일 실시 예에 따른 리드프레임의 평면도이다. 도 6은 구체적으로 도 2 및 도 4에 보인 반도체 패키지(1000a)가 포함하는 리드프레임(200a)의 평면도이다. 따라서 도 2, 도 4 및 도 5에서 설명한 내용과 중복되는 설명은 생략할 수 있다.
도 6을 참조하면, 리드프레임(200a)은 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)로 이루어지는 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다.
복수의 제1 다이 어태치 패드(212) 각각에는 하나의 트랜지스터 소자가 부착될 수 있는 제1 소자 부착 영역(270a)이 배치될 수 있다. 단수의 제2 다이 어태치 패드(214)에는 하나의 트랜지스터 소자가 각각 부착될 수 있는 복수의 제2 소자 부착 영역(280a)이 배치될 수 있다. 드라이버 다이 어태치 패드(220)에는 드라이버 반도체 칩이 부착될 수 있는 드라이버 부착 영역(260)이 배치될 수 있다. 제1 및 제2 소자 부착 영역(270a, 280a)에는 MOSFET 소자가 부착될 수 있다.
리드프레임(200)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236)와 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 복수의 드라이버 리드(230)는 드라이버 다이 어태치 패드(220)와 연결되는 연결 리드(230a)와 드라이버 다이 어태치 패드(220)와 분리되는 분리 리드(230b)로 이루어질 수 있다. 즉, 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 절연체(410)이 부착될 수 있다. 절연체(410)은 하나의 제1 연장 리드(236)의 제1 연장부(232)의 일부분을 덮거나 또는 2개 이상의 제1 연장 리드(236)의 제1 연장부(232) 각각의 일부분을 함께 덮을 수 있다. 드라이버 리드(230) 상에는 2개 이상의 드라이버 리드(230)의 일부분을 함께 덮는 제1 고정체(420)가 더 부착될 수 있다. 드라이버 리드(230) 상에는 2개 이상의 드라이버 리드(230)의 일부분을 함께 덮는 제2 고정체(430)가 더 부착될 수 있다.
도 7은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다. 도 7에 보인 반도체 패키지의 구성도는 도 1과 동일하다. 따라서 도 7에 대한 설명 중 도 1 및 도 2에서 설명한 내용과 중복되는 설명은 생략될 수 있다.
도 7을 참조하면, 반도체 패키지(1002)는 리드프레임(202)과 리드프레임(202)에 부착된 드라이버 반도체 칩(110), 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)를 포함한다.
리드프레임(202)은 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)로 이루어지는 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다.
리드프레임(202)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236)와 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다.
반도체 패키지(1002)는 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)을 포함할 수 있다. 내부 본딩 와이어(310)는 드라이버 본딩 와이어(312), 트랜지스터 본딩 와이어(314) 및 칩 본딩 와이어(316)를 포함할 수 있다.
도 2에 보인 반도체 패키지(1000)의 리드프레임(200)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)가 각각 분리 리드(230b), 연결 리드(230a) 및 분리 리드(230b)인 것과 달리, 도 7에 보인 반도체 패키지(1002)의 리드프레임(202)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)는 각각 분리 리드(230b), 분리 리드(230b) 및 연결 리드(230a)인 점에 차이가 있다.
도 2에 보인 반도체 패키지(1000)와 도 7에 보인 반도체 패키지(1002)는 모두 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)가 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 2개의 분리 리드(230b)와 연결될 수 있다. 따라서 도 2에 보인 반도체 패키지(1000)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되나, 도 7에 보인 반도체 패키지(1002)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 및 2번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 차이가 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 절연체(410a)이 부착될 수 있다. 절연체(410a)은 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 제1 연장 리드(236)인 분리 리드(230b)의 제1 연장부(232)의 일부분을 덮을 수 있다. 복수의 제1 다이 어태치 패드(212)에 근접하는 2번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 트랜지스터 본딩 와이어(314)는 절연체(410a) 상을 통하여 분리 리드(230b)와 하나의 트랜지스터 소자(120UL) 사이를 연결할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다. 도 8에 보인 반도체 패키지의 구성도는 도 3과 동일하다. 따라서 도 8에 대한 설명 중 도 3 및 도 4에서 설명한 내용과 중복되는 설명은 생략될 수 있다.
도 8을 참조하면, 반도체 패키지(1002a)는 리드프레임(202a)과 리드프레임(202a)에 부착된 드라이버 반도체 칩(110) 및 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)를 포함한다.
리드프레임(202a)은 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)로 이루어지는 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다.
리드프레임(202a)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236)와 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다.
반도체 패키지(1002a)는 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)을 포함할 수 있다. 내부 본딩 와이어(310)는 드라이버 본딩 와이어(312), 트랜지스터 본딩 와이어(314) 및 칩 본딩 와이어(316)를 포함할 수 있다.
도 4에 보인 반도체 패키지(1000a)의 리드프레임(200a)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)가 각각 분리 리드(230b), 연결 리드(230a) 및 분리 리드(230b)인 것과 달리, 도 8에 보인 반도체 패키지(1002a)의 리드프레임(202a)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)는 각각 분리 리드(230b), 분리 리드(230b) 및 연결 리드(230a)인 점에 차이가 있다.
도 4에 보인 반도체 패키지(1000a)와 도 8에 보인 반도체 패키지(1002a)는 모두 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)가 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 2개의 분리 리드(230b)와 연결될 수 있다. 따라서 도 4에 보인 반도체 패키지(1000a)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되나, 도 8에 보인 반도체 패키지(1002a)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 및 2번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 차이가 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 절연체(410a)이 부착될 수 있다. 절연체(410a)은 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 제1 연장 리드(236)인 분리 리드(230b)의 제1 연장부(232)의 일부분을 덮을 수 있다. 복수의 제1 다이 어태치 패드(212)에 근접하는 2번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 트랜지스터 본딩 와이어(314)는 절연체(410a) 상을 통하여 분리 리드(230b)와 하나의 트랜지스터 소자(120UL) 사이를 연결할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다. 도 9에 보인 반도체 패키지의 구성도는 도 1과 동일하다. 따라서 도 7에 대한 설명 중 도 1 및 도 2에서 설명한 내용과 중복되는 설명은 생략될 수 있다.
도 9를 참조하면, 반도체 패키지(1004)는 리드프레임(204)과 리드프레임(204)에 부착된 드라이버 반도체 칩(110), 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 및 복수의 다이오드 소자(130WH, 130WL, 130VH, 130VL, 130UH, 130UL)를 포함한다.
리드프레임(204)은 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)로 이루어지는 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다.
리드프레임(204)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236)와 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다.
반도체 패키지(1004)는 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)을 포함할 수 있다. 내부 본딩 와이어(310)는 드라이버 본딩 와이어(312), 트랜지스터 본딩 와이어(314) 및 칩 본딩 와이어(316)를 포함할 수 있다.
도 2에 보인 반도체 패키지(1000)의 리드프레임(200)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)가 각각 분리 리드(230b), 연결 리드(230a) 및 분리 리드(230b)인 것과 달리, 도 9에 보인 반도체 패키지(1004)의 리드프레임(202)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)는 각각 연결 리드(230a), 분리 리드(230b) 및 분리 리드(230b)인 점에 차이가 있다.
도 2에 보인 반도체 패키지(1000)와 도 9에 보인 반도체 패키지(1004)는 모두 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)가 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 2개의 분리 리드(230b)와 연결될 수 있다. 따라서 도 2에 보인 반도체 패키지(1000)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되나, 도 9에 보인 반도체 패키지(1004)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 2번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 차이가 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 2개의 절연체(410b)이 부착될 수 있다. 2개의 절연체(410b)은 각각 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 제1 연장 리드(236)의 제1 연장부(232)의 일부분과 1번째와 2번째 제1 연장 리드(236) 각각의 제1 연장부(232)의 일부분을 함께 덮을 수 있다. 복수의 제1 다이 어태치 패드(212)에 근접하는 2번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 2개의 트랜지스터 본딩 와이어(314)는 2개의 절연체(410b) 중 각각 하나의 절연체(412b 또는 414b) 상을 통하여 분리 리드(230b)와 하나의 트랜지스터 소자(120UL) 사이를 연결할 수 있다.
드라이버 리드(230) 상에는 2개 이상의 제1 연장 리드(236) 각각의 제1 연장부(232)의 일부분을 함께 덮는 제1 고정체(420b)가 더 부착될 수 있다. 제1 고정체(420b)는 2개 이상의 제1 연장 리드(236) 각각의 제1 연장부(232)의 다른 일부분을 함께 덮도록 2개(422b, 424b)가 부착될 수 있다.
도 10은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도이다. 도 10에 보인 반도체 패키지의 구성도는 도 3과 동일하다. 따라서 도 10에 대한 설명 중 도 3 및 도 4에서 설명한 내용과 중복되는 설명은 생략될 수 있다.
도 10을 참조하면, 반도체 패키지(1004a)는 리드프레임(204a)과 리드프레임(204a)에 부착된 드라이버 반도체 칩(110) 및 복수의 트랜지스터 소자(122WH, 122WL, 122VH, 122VL, 122UH, 122UL)를 포함한다.
리드프레임(204a)은 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214)로 이루어지는 트랜지스터 다이 어태치 패드(210)와 단수의 드라이버 다이 어태치 패드(220)를 포함할 수 있다.
리드프레임(204a)은 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 더 포함할 수 있다. 복수의 드라이버 리드(230)는 복수의 제1 다이 어태치 패드(212)가 정렬된 방향인 상기 제1 방향을 따라서 연장되는 제1 연장부(232) 및 상기 제1 방향과 다른 방향으로 연장되는 제2 연장부(234)로 이루어지는 제1 연장 리드(236)와 드라이버 다이 어태치 패드(220)의 주위에서 상기 제1 방향과 다른 방향으로 연장되는 제2 연장 리드(238)를 포함할 수 있다. 복수의 드라이버 리드(230)는 연결 리드(230a)와 그 나머지인 분리 리드(230b)로 이루어질 수 있다.
반도체 패키지(1004a)는 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)을 포함할 수 있다. 내부 본딩 와이어(310)는 드라이버 본딩 와이어(312), 트랜지스터 본딩 와이어(314) 및 칩 본딩 와이어(316)를 포함할 수 있다.
도 4에 보인 반도체 패키지(1000a)의 리드프레임(200a)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)가 각각 분리 리드(230b), 연결 리드(230a) 및 분리 리드(230b)인 것과 달리, 도 10에 보인 반도체 패키지(1004a)의 리드프레임(204a)의 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 순으로 3개의 제1 연장 리드(236)는 각각 연결 리드(230a), 분리 리드(230b) 및 분리 리드(230b)인 점에 차이가 있다.
도 4에 보인 반도체 패키지(1000a)와 도 10에 보인 반도체 패키지(1004a)는 모두 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)가 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 2개의 분리 리드(230b)와 연결될 수 있다. 따라서 도 4에 보인 반도체 패키지(1000a)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되나, 도 10에 보인 반도체 패키지(1004a)의 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)는 복수의 드라이버 리드(230) 중 복수의 제1 다이 어태치 패드(212)에 근접하는 2번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 차이가 있다.
제1 연장 리드(236) 상에는 제1 연장부(232)의 일부분을 덮는 2개의 절연체(410b)이 부착될 수 있다. 2개의 절연체(410b)은 각각 복수의 제1 다이 어태치 패드(212)에 근접하는 1번째 제1 연장 리드(236)의 제1 연장부(232)의 일부분과 1번째와 2번째 제1 연장 리드(236) 각각의 제1 연장부(232)의 일부분을 함께 덮을 수 있다. 복수의 제1 다이 어태치 패드(212)에 근접하는 2번째 및 3번째 제1 연장 리드(236)인 분리 리드(230b)와 연결되는 2개의 트랜지스터 본딩 와이어(314)는 2개의 절연체(410b) 중 각각 하나의 절연체(412b 또는 414b) 상을 통하여 분리 리드(230b)와 하나의 트랜지스터 소자(120UL) 사이를 연결할 수 있다.
드라이버 리드(230) 상에는 2개 이상의 제1 연장 리드(236) 각각의 제1 연장부(232)의 일부분을 함께 덮는 제1 고정체(420b)가 더 부착될 수 있다. 제1 고정체(420b)는 2개 이상의 제1 연장 리드(236) 각각의 제1 연장부(232)의 다른 일부분을 함께 덮도록 2개(422b, 424b)가 부착될 수 있다.
도 2, 도 7 및 도 9에 보인 반도체 패키지(1000, 1002, 1004), 그리고 도 4, 도 8, 도 10에 보인 반도체 패키지(1000a, 1002a, 1004a)에는 복수의 제1 다이 어태치 패드(212)에 근접하는 3개의 제1 연장 리드(236)가 1개의 연결 리드(230a) 및 2개의 분리 리드(230b)인 것으로 도시되었으나, 이에 제한되지는 않으며, 복수의 제1 다이 어태치 패드(212)에 근접하는 3개의 제1 연장 리드(236)가 모두 분리 리드(230b)일 수도 있고, 3개의 제1 연장 리드(236) 중 2개가 연결 리드(230a)일 수도 있다. 제1 다이 어태치 패드(212)에 근접하는 3개의 제1 연장 리드(236) 중 2개가 연결 리드(230a)인 경우, 복수의 제1 다이 어태치 패드(212)에 근접하는 4번째 제1 연장 리드(236)가 분리 리드(230b)일 수 있다.
예를 들면, 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)를 통하여 드라이버 반도체 칩(110)과 연결하고자 하는 트랜지스터 소자의 개수만큼의 분리 리드(230b)가 복수의 제1 다이 어태치 패드(212)에 근접하도록 배치하고, 연결 리드(230a)는 필요에 따라서 배치하지 않거나, 복수의 제1 다이 어태치 패드(212)에 최근접하도록 배치하거나, 2개의 분리 리드(230b) 사이에 배치하는 것 또한 가능하다.
도 11 및 도 12는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 평면도들이다. 도 11 및 도 12에 보인 반도체 패키지의 구성도는 도 1 및 도 3과 각각 동일하다. 따라서 도 11 및 도 12에 대한 설명 중 도 1 내지 도 4에서 설명한 내용과 중복되는 설명은 생략될 수 있다.
도 11 및 도 12를 참조하면, 복수의 트랜지스터 소자(120WH, 120WL, 120VH, 120VL, 120UH, 120UL) 중 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선과 드라이버 리드(230)의 일부분이 중첩되는 트랜지스터 소자인 경우에도 제1 칩 본딩 와이어(316a)에 의하여 드라이버 반도체 칩(110)과 전기적으로 연결될 수 있다. 예를 들면, V-상 하부 암 트랜지스터 소자(120VL, 122VL)는 드라이버 반도체 칩(110)과의 전기적 연결을 위한 서로 간의 직선과 드라이버 리드(230)의 일부분이 중첩되며, 제1 칩 본딩 와이어(316a)는 V-상 하부 암 트랜지스터 소자(120VL, 122VL)와 드라이버 반도체 칩(110)을 연결할 수 있다.
제1 칩 본딩 와이어(316a)와 중첩되는 드라이버 리드(230)의 일부분 상에는 절연체(414c)가 배치되어, 제1 칩 본딩 와이어(316a)와 중첩되는 드라이버 리드(230) 사이를 절연시킬 수 있다.
제1 칩 본딩 와이어(316a)는 드라이버 리드(230)의 일부분과 중첩되므로, 절연체(414c)에 의하여 중첩되는 드라이버 리드(230)과 절연되나, 제2 칩 본딩 와이어(316b)는 드라이버 리드(230)와 중첩되는 않으므로, 절연을 위한 절연체를 필요로 하지 않는다.
도 13은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다. 구체적으로 도 13은 도 1 및 도 2에 보인 반도체 패키지(1000)의 요부를 나타내는 단면도로, 도 1 및 도 2와 중복되는 설명은 생략될 수 있다.
도 13을 참조하면, 반도체 패키지(1000)는 리드프레임(200)과 리드프레임(200)에 부착된 드라이버 반도체 칩(110), 트랜지스터 소자(120) 및 다이오드 소자(130)를 포함한다.
리드프레임(200)은 트랜지스터 다이 어태치 패드(210), 드라이버 다이 어태치 패드(220), 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 포함할 수 있다.
트랜지스터 다이 어태치 패드(210) 상에는 트랜지스터 소자(120) 및 다이오드 소자(130)가 부착될 수 있다. 트랜지스터 소자(120) 및 다이오드 소자(130)는 각각 제1 접착층(600)을 이용하여 트랜지스터 다이 어태치 패드(210) 상에 부착될 수 있다. 제1 접착층(600)은 도전성 물질로 이루어질 수 있다. 제1 접착층(600)은 예를 들면, 도전성 페이스트 또는 도전성 접착 필름일 수 있다.
드라이버 다이 어태치 패드(220) 상에는 드라이버 반도체 칩(110)이 부착될 수 있다. 드라이버 반도체 칩(110)은 제2 접착층(610)을 이용하여 드라이버 다이 어태치 패드(220) 상에 부착될 수 있다. 제2 접착층(610)은 절연성 물질로 이루어질 수 있다. 제2 접착층(610)은 예를 들면, 에폭시 수지 또는 절연성 접착 필름일 수 있다.
드라이버 반도체 칩(110)은 내부 본딩 와이어(310)를 통하여 트랜지스터 소자(120)와 전기적으로 연결될 수 있다. 트랜지스터 소자(120)와 다이오드 소자(130)는 출력 본딩 와이어(320)를 통하여 전기적으로 연결되고, 제1 트랜지스터 리드(240) 또는 제2 트랜지스터 리드(250)와 전기적으로 연결될 수 있다. 드라이버 반도체 칩(110)은 입력 본딩 와이어(330)를 통하여 드라이버 리드(230)와 전기적으로 연결될 수 있다.
몰딩 부재(700)는 리드프레임(200)의 일부분, 드라이버 반도체 칩(110), 트랜지스터 소자(120), 다이오드 소자(130) 및 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)을 감쌀 수 있다. 몰딩 부재(700)는 예를 들면, EMC(Epoxy Molding Compound)로 이루어질 수 있다. 몰딩 부재(700)에 의하여 리드프레임(200)의 일부분, 즉 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)의 일부분이 외부로 노출되어 반도체 패키지(1000)의 입/출력단으로 사용될 수 있다.
도 13에는 내부 본딩 와이어(310)가 도 2에서 도시한 칩 본딩 와이어(316)의 형태로 도시되었으나, 도 2에 보인 분리 리드(230b)를 통하여 드라이버 반도체 칩(110)과 트랜지스터 소자(120)와 전기적으로 연결하는 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)를 적용하는 것 또한 가능하다.
또한 도 13에 보인 반도체 패키지(1000)는 도 7 및 도 9에 보인 반도체 패키지(1002, 1004)에도 대응될 수 있다.
도 14는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다. 구체적으로 도 14는 도 3 및 도 4에 보인 반도체 패키지(1000a)의 요부를 나타내는 단면도로, 도 3 및 도 4와 중복되는 설명은 생략될 수 있다.
도 14를 참조하면, 반도체 패키지(1000a)는 리드프레임(200a)과 리드프레임(200a)에 부착된 드라이버 반도체 칩(110) 및 트랜지스터 소자(122)를 포함한다.
리드프레임(200a)은 트랜지스터 다이 어태치 패드(210), 드라이버 다이 어태치 패드(220), 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 포함할 수 있다.
트랜지스터 다이 어태치 패드(210) 상에는 트랜지스터 소자(122)가 부착될 수 있다. 트랜지스터 소자(122)는 제1 접착층(600)을 이용하여 트랜지스터 다이 어태치 패드(210) 상에 부착될 수 있다. 제1 접착층(600)은 도전성 물질로 이루어질 수 있다. 제1 접착층(600)은 예를 들면, 도전성 페이스트 또는 도전성 접착 필름일 수 있다.
드라이버 다이 어태치 패드(220) 상에는 드라이버 반도체 칩(110)이 부착될 수 있다. 드라이버 반도체 칩(110)은 제2 접착층(610)을 이용하여 드라이버 다이 어태치 패드(220) 상에 부착될 수 있다. 제2 접착층(610)은 절연성 물질로 이루어질 수 있다. 제2 접착층(610)은 예를 들면, 에폭시 수지 또는 절연성 접착 필름일 수 있다.
드라이버 반도체 칩(110)은 내부 본딩 와이어(310)를 통하여 트랜지스터 소자(122)와 전기적으로 연결될 수 있다. 트랜지스터 소자(122)는 출력 본딩 와이어(320)를 통하여 제1 트랜지스터 리드(240) 또는 제2 트랜지스터 리드(250)와 전기적으로 연결될 수 있다. 드라이버 반도체 칩(110)은 입력 본딩 와이어(330)를 통하여 드라이버 리드(230)와 전기적으로 연결될 수 있다.
몰딩 부재(700)는 리드프레임(200a)의 일부분, 드라이버 반도체 칩(110), 트랜지스터 소자(122), 및 내부 본딩 와이어(310), 출력 본딩 와이어(320) 및 입력 본딩 와이어(330)을 감쌀 수 있다. 몰딩 부재(700)에 의하여 리드프레임(200a)의 일부분, 즉 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)의 일부분이 외부로 노출되어 반도체 패키지(1000a)의 입/출력단으로 사용될 수 있다.
도 14에는 내부 본딩 와이어(310)가 도 4에서 도시한 칩 본딩 와이어(316)의 형태로 도시되었으나, 도 4에 보인 분리 리드(230b))를 통하여 드라이버 반도체 칩(110)과 트랜지스터 소자(122)와 전기적으로 연결하는 드라이버 본딩 와이어(312) 및 트랜지스터 본딩 와이어(314)를 적용하는 것 또한 가능하다.
또한 도 14에 보인 반도체 패키지(1000a)는 도 8 및 도 10에 보인 반도체 패키지(1002a, 1004a)에도 대응될 수 있다.
도 15는 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다. 도 15에 대한 설명 중 도 13과 중복되는 설명은 생략될 수 있다.
도 15를 참조하면, 반도체 패키지(1000b)는 리드프레임(200)과 리드프레임(200)에 부착된 드라이버 반도체 칩(110), 트랜지스터 소자(120) 및 다이오드 소자(130)를 포함한다. 리드프레임(200)은 트랜지스터 다이 어태치 패드(210), 드라이버 다이 어태치 패드(220), 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 포함할 수 있다.
트랜지스터 다이 어태치 패드(210) 하부에는 열전달 기판(900)이 부착될 수 있다. 열전달 기판(900)을 제3 접착층(800)을 통하여 트랜지스터 다이 어태치 패드(210) 하부에 부착될 수 있다. 열전달 기판(900)은 예를 들면, DBC(Direct Bonded Copper) 기판, TFC(Thick of Thin Film Copper) 기판, DFC(Direct Fired Copper) 기판, 또는 세라믹 기판일 수 있다. 제3 접착층(800)은 에폭시 수지, 솔더 페이스트 또는 B-스테이지 접착물질로 이루어질 수 있다.
열전달 기판(900)은 도 2에 보인 트랜지스터 다이 어태치 패드(210)를 이루는 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214) 모두의 하면에 걸쳐서 부착될 수 있다. 열전달 기판(900)의 하면은 몰딩 부재(700)에 의하여 노출될 수 있다. 열전달 기판(900)의 노출되는 하면 상에는 히트 싱크(미도시)가 부착될 수 있다.
또한 도 15에 보인 반도체 패키지(1000b)는 도 7 및 도 9에 보인 반도체 패키지(1002, 1004)에도 대응될 수 있다.
도 16은 본 발명의 일 실시 예에 따른 반도체 패키지의 요부를 나타내는 단면도이다. 도 16에 대한 설명 중 도 15와 중복되는 설명은 생략될 수 있다.
도 16을 참조하면, 반도체 패키지(1000c)는 리드프레임(200a)과 리드프레임(200a)에 부착된 드라이버 반도체 칩(110), 트랜지스터 소자(122) 및 다이오드 소자(130)를 포함한다. 리드프레임(200a)은 트랜지스터 다이 어태치 패드(210), 드라이버 다이 어태치 패드(220), 드라이버 리드(230), 제1 트랜지스터 리드(240) 및 제2 트랜지스터 리드(250)를 포함할 수 있다.
트랜지스터 다이 어태치 패드(210) 하부에는 열전달 기판(900)이 부착될 수 있다. 열전달 기판(900)을 제3 접착층(800)을 통하여 트랜지스터 다이 어태치 패드(210) 하부에 부착될 수 있다.
열전달 기판(900)은 도 4에 보인 트랜지스터 다이 어태치 패드(210)를 이루는 복수의 제1 다이 어태치 패드(212) 및 단수의 제2 다이 어태치 패드(214) 모두의 하면에 걸쳐서 부착될 수 있다. 열전달 기판(900)의 하면은 몰딩 부재(700)에 의하여 노출될 수 있다. 열전달 기판(900)의 노출되는 하면 상에는 히트 싱크(미도시)가 부착될 수 있다.
또한 도 16에 보인 반도체 패키지(1000c)는 도 8 및 도 10에 보인 반도체 패키지(1002a, 1004a)에도 대응될 수 있다.
도 17은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다. 도 17은 구체적으로 도 13에 보인 반도체 패키지를 나타내는 사시도이다. 따라서 도 13에서 설명된 내용과 중복되는 설명은 생략될 수 있다.
도 17을 참조하면, 반도체 패키지(1000)는 몰딩 부재(700)에 의하여 감싸지며, 몰딩 부재(700) 외부로 제1 내지 제2 트랜지스터 리드(230, 240, 250)의 일부분이 노출된다. 반도체 패키지(1000)는 예를 들면, DIP(Dual In-line Package)로 구현되도록, 제1 내지 제2 트랜지스터 리드(230, 240, 250)가 가공될 수 있다.
드라이버 리드(230)의 일부분은 나머지 드라이버 리드(230)에 비하여 몰딩 부재(700) 외부로 연장되는 길이가 짧은 더미 리드일 수 있다. 더미 리드로 사용되는 드라이버 리드(230)는 도시한 것과는 달리 몰딩 부재(700) 외부로 노출되지 않을 수 있다.
또한 도 17에 보인 반도체 패키지(1000)는 도 4, 도 7 내지 도 10에 보인 반도체 패키지(1000a, 1002, 1002a, 1004, 1004a)에도 대응될 수 있다.
도 18은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다. 도 18은 구체적으로 도 13에 보인 반도체 패키지를 나타내는 사시도이다. 따라서 도 13에서 설명된 내용과 중복되는 설명은 생략될 수 있다.
도 18을 참조하면, 반도체 패키지(1000)는 몰딩 부재(700)에 의하여 감싸지며, 몰딩 부재(700) 외부로 제1 내지 제2 트랜지스터 리드(230, 240, 250)의 일부분이 노출된다. 반도체 패키지(1000)는 예를 들면, SMD(Surface Mount Device)로 구현되도록, 제1 내지 제2 트랜지스터 리드(230, 240, 250)가 가공될 수 있다.
드라이버 리드(230)의 일부분은 나머지 드라이버 리드(230)에 비하여 몰딩 부재(700) 외부로 연장되는 길이가 짧은 더미 리드일 수 있다. 더미 리드로 사용되는 드라이버 리드(230)는 도시한 것과는 달리 몰딩 부재(700) 외부로 노출되지 않을 수 있다.
또한 도 18에 보인 반도체 패키지(1000)는 도 4, 도 7 내지 도 10에 보인 반도체 패키지(1000a, 1002, 1002a, 1004, 1004a)에도 대응될 수 있다.
도 19는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다. 도 19는 구체적으로 도 15에 보인 반도체 패키지를 나타내는 사시도이다. 따라서 도 15에서 설명된 내용과 중복되는 설명은 생략될 수 있다.
도 19를 참조하면, 반도체 패키지(1000b)는 몰딩 부재(700)에 의하여 감싸지며, 몰딩 부재(700) 외부로 제1 내지 제2 트랜지스터 리드(230, 240, 250)의 일부분이 노출된다. 반도체 패키지(1000)는 예를 들면, DIP(Dual In-line Package)로 구현되도록, 제1 내지 제2 트랜지스터 리드(230, 240, 250)가 가공될 수 있다.
또한 몰딩 부재(700)에 의하여 열전달 기판(900)이 노출될 수 있다. 열전달 기판(900) 상에는 히트 싱크(미도시)가 부착될 수 있다.
드라이버 리드(230)의 일부분은 나머지 드라이버 리드(230)에 비하여 몰딩 부재(700) 외부로 연장되는 길이가 짧은 더미 리드일 수 있다. 더미 리드로 사용되는 드라이버 리드(230)는 도시한 것과는 달리 몰딩 부재(700) 외부로 노출되지 않을 수 있다.
또한 도 19에 보인 반도체 패키지(1000)는 도 2, 도 4, 도 7 내지 도 10에 보인 반도체 패키지(1000, 1000a, 1002, 1002a, 1004, 1004a)에도 대응될 수 있다.
도 20은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 사시도이다. 도 20은 구체적으로 도 15에 보인 반도체 패키지를 나타내는 사시도이다. 따라서 도 15에서 설명된 내용과 중복되는 설명은 생략될 수 있다.
도 20을 참조하면, 반도체 패키지(1000b)는 몰딩 부재(700)에 의하여 감싸지며, 몰딩 부재(700) 외부로 제1 내지 제2 트랜지스터 리드(230, 240, 250)의 일부분이 노출된다. 반도체 패키지(1000b)는 예를 들면, SMD(Surface Mount Device)로 구현되도록, 제1 내지 제2 트랜지스터 리드(230, 240, 250)가 가공될 수 있다.
또한 몰딩 부재(700)에 의하여 열전달 기판(900)이 노출될 수 있다. 열전달 기판(900) 상에는 히트 싱크(미도시)가 부착될 수 있다.
드라이버 리드(230)의 일부분은 나머지 드라이버 리드(230)에 비하여 몰딩 부재(700) 외부로 연장되는 길이가 짧은 더미 리드일 수 있다. 더미 리드로 사용되는 드라이버 리드(230)는 도시한 것과는 달리 몰딩 부재(700) 외부로 노출되지 않을 수 있다.
또한 도 20에 보인 반도체 패키지(1000)는 도 2, 도 4, 도 7 내지 도 10에 보인 반도체 패키지(1000, 1000a, 1002, 1002a, 1004, 1004a)에도 대응될 수 있다.
이상, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
1000, 1000a, 1000b, 1000c, 1002, 1002a, 1004, 1004a : 반도체 패키지, 110, 드라이버 반도체 칩, 120, 120WH, 120WL, 120VH, 120VL, 120UH, 120UL, 122, 122WH, 122WL, 122VH, 122VL, 122UH, 122UL : 트랜지스터 소자, 124WH, 124WL, 124VH, 124VL, 124UH, 124UL : 바디 다이오드, 130, 130WH, 130WL, 130VH, 130VL, 130UH, 130UL : 다이오드 소자, 200, 200a : 리드프레임, 210 : 트랜지스터 다이 어태치 패드, 212 : 제1 다이 어태치 패드, 214 : 제2 다이 어태치 패드, 220 : 드라이버 다이 어태치 패드, 230 : 드라이버 리드, 230a : 연결 리드, 230b : 분리 리드, 232 : 제1 연장부, 234 : 제2 연장부, 236 : 제1 연장 리드, 238 : 제2 연장 리드, 240 : 제1 트랜지스터 리드, 250 : 제2 트랜지스터 리드, 310 : 내부 본딩 와이어, 312 : 드라이버 본딩 와이어, 314 : 트랜지스터 본딩 와이어, 316 : 칩 본딩 와이어, 320 : 출력 본딩 와이어, 330 : 입력 본딩 와이어, 410, 410a, 410b, 412b, 414b, 414c : 절연체, 420, 420b, 422b, 424b : 제1 고정체, 430 : 제2 고정체, 600 : 제1 접착층, 610 : 제2 접착층, 700 : 몰딩 부재, 800 : 제3 접착층, 900 : 열전달 기판

Claims (25)

  1. 제1 트랜지스터 소자 및 제2 트랜지스터 소자가 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 상기 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드 및, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되는 제2 드라이버 리드를 포함하는 리드프레임;
    상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어;
    상기 제1 드라이버 리드와 상기 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어; 및
    상기 제2 드라이버 리드와 상기 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제2 드라이버 리드 상에 배치되는 제1 절연체;을 포함하되,
    상기 제2 드라이버 리드는, 상기 드라이버 다이 어태치 패드와 전기적으로 연결되거나, 상기 드라이버 다이 어태치 패드와 분리되되 상기 드라이버 반도체 칩과 드라이버 본딩 와이어를 통하여 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지. 는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 리드프레임은, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며,
    상기 제3 드라이버 리드는, 상기 제1 절연체를 통해 제1 트랜지스터 본딩 와이어와 절연되는 것을 특징으로 하는 반도체 패키지.
  3. 제2 항에 있어서,
    상기 제3 드라이버 리드는, 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되는 것을 특징으로 하는 반도체 패키지.
  4. 제2 항에 있어서,
    상기 제3 드라이버 리드는, 상기 제1 드라이버 리드와 상기 제2 드라이버 리드 사이에 배치되는 것을 특징으로 하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 제2 드라이버 리드는 상기 드라이버 반도체 칩과 전기적으로 연결되며,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에 배치되는 제3 트랜지스터 소자; 및
    상기 제2 드라이버 리드와 상기 제3 트랜지스터 소자 간을 전기적으로 연결하는 제2 트랜지스터 본딩 와이어;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제5 항에 있어서,
    상기 리드프레임은, 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며,
    상기 제3 드라이버 리드와 상기 제2 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제3 드라이버 리드 상에 배치되는 제2 절연체;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제6 항에 있어서,
    상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제3 드라이버 리드의 적어도 일부가 중첩되며,
    상기 제2 트랜지스터 본딩 와이어는 상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩을 상기 제2 드라이버 리드를 통하여 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지.
  8. 제7 항에 있어서,
    상기 제1 트랜지스터 소자, 제2 트랜지스터 소자 및 상기 제3 트랜지스터 소자는 제1 방향을 따라서 순차적으로 배치되며,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 제1 트랜지스터 소자, 상기 제2 트랜지스터 소자 및 상기 제3 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 트랜지스터 소자가 위치하는 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치되는 것을 특징으로 하는 반도체 패키지.
  9. 제1 항에 있어서,
    상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드가 중첩되지 않도록, 상기 칩 본딩 와이어는 상기 제1 트랜지스터와 상기 드라이버 반도체 칩을 연결하는 것을 특징으로 하는 반도체 패키지.
  10. 제1 항에 있어서,
    상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며,
    상기 제2 드라이버 리드와 상기 칩 본딩 와이어 사이의 절연을 위하여, 상기 제2 드라이버 리드 상에 배치되는 제3 절연체;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제1 항에 있어서,
    상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며,
    상기 제1 트랜지스터 본딩 와이어는 상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩을 상기 제1 드라이버 리드를 통하여 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지.
  12. 제10 항에 있어서,
    상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자는 제1 방향을 따라서 순차적으로 배치되며,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제1 트랜지스터 소자가 위치하는 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치되는 것을 특징으로 하는 반도체 패키지.
  13. 제1 항에 있어서,
    상기 제1 트랜지스터 소자 및 제2 트랜지스터 소자는 각각 IGBT 소자 또는 MOSFET 소자로 이루어지는 것을 특징으로 하는 반도체 패키지.
  14. 제1 항에 있어서,
    상기 드라이버 반도체 칩은, 인터록 기능(inter-lock function)을 수행하는 것을 특징으로 하는 반도체 패키지.
  15. 제1 항에 있어서,
    상기 제1 드라이버 리드와 제2 드라이버 리드는 일정 간격을 두고 배치되며, 상기 일정 간격을 유지하기 위하여, 상기 제1 및 제2 드라이버 리드 상에 고정체가 배치된 것을 특징으로 하는 반도체 패키지.
  16. 제1 항에 있어서,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에는 제3 내지 제6 트랜지스터 소자가 더 배치되고,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드는,
    상기 제1 내지 제6 트랜지스터 소자 중 적어도 하나의 트랜지스터 소자가 배치되는 적어도 하나의 제1 다이 어태치 패드 및 상기 제1 내지 제6 트랜지스터 소자 중 복수개의 트랜지스터 소자가 함께 배치되는 적어도 하나의 제2 다이 어태치 패드 중 적어도 하나로 구성되는 것을 특징으로 하는 반도체 패키지.
  17. 삭제
  18. 제1 트랜지스터 소자 및 제2 트랜지스터 소자가 제1 방향을 따라서 순차적으로 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 배치되며 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 상기 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드 및, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되는 제2 드라이버 리드를 포함하는 리드프레임;
    상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어; 및
    상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며, 상기 제1 드라이버 리드와 상기 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어;을 포함하되,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 다른 방향인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제2 트랜지스터 소자가 위치하는 반대 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치되는 반도체 패키지.
  19. 제18 항에 있어서,
    상기 리드프레임은, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며,
    상기 제3 드라이버 리드와 상기 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제3 드라이버 리드 상에 배치되는 제1 절연체;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  20. 제18 항에 있어서,
    상기 리드프레임은, 상기 제2 드라이버 리드는 상기 드라이버 반도체 칩과 전기적으로 연결되며, 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며, 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 더 포함하며,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에 배치되는 제3 트랜지스터 소자;를 더 포함하며,
    상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제3 드라이버 리드의 적어도 일부가 중첩되며,
    상기 제2 드라이버 리드와 상기 제3 트랜지스터 소자 간을 전기적으로 연결하는 제2 트랜지스터 본딩 와이어;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  21. 제18 항에 있어서,
    상기 제2 드라이버 리드와 상기 제1 트랜지스터 본딩 와이어 사이의 절연을 위하여, 상기 제2 드라이버 리드 상에 배치되는 제2 절연체;을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  22. 적어도 하나의 제1 트랜지스터 소자, 적어도 하나의 제2 트랜지스터 소자 및 적어도 하나의 제3 트랜지스터 소자가 제1 방향을 따라서 순차적으로 배치되는 적어도 하나의 트랜지스터 다이 어태치 패드, 상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 배치되며 드라이버 반도체 칩이 배치되는 드라이버 다이 어태치 패드, 상기 드라이버 반도체 칩과 전기적으로 연결되는 제1 드라이버 리드, 상기 제1 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며 상기 드라이버 반도체 칩과 전기적으로 연결되는 제2 드라이버 리드, 및 상기 제2 드라이버 리드와 상기 적어도 하나의 트랜지스터 다이 어태치 패드 사이에 배치되며 상기 드라이버 다이 어태치 패드와 연결되는 제3 드라이버 리드를 포함하는 리드프레임;
    상기 제1 트랜지스터 소자와 상기 드라이버 반도체 칩 간을 전기적으로 연결하는 칩 본딩 와이어;
    상기 제2 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제3 드라이버 리드의 적어도 일부가 중첩되며, 상기 제2 드라이버 리드와 상기 제2 트랜지스터 소자 간을 전기적으로 연결하는 제1 트랜지스터 본딩 와이어; 및
    상기 제3 트랜지스터 소자와 상기 드라이버 반도체 칩의 전기적 연결을 위한 서로 간의 직선과 상기 제2 드라이버 리드의 적어도 일부가 중첩되며, 상기 제1 드라이버 리드와 상기 제3 트랜지스터 소자 간을 전기적으로 연결하는 제2 트랜지스터 본딩 와이어;를 포함하되,
    상기 적어도 하나의 트랜지스터 다이 어태치 패드에서 상기 제1 방향과 수직인 제2 방향에 위치하는 상기 드라이버 반도체 칩의 상기 제1 방향에 대한 길이를 기준으로 한 중심점의 위치가, 상기 적어도 하나의 제1 내지 제3 트랜지스터 소자의 상기 제1 방향에 대한 전체 길이의 중심점의 위치보다 상기 제3 트랜지스터 소자가 위치하는 반대 방향으로 제1 길이만큼 이동되도록, 상기 드라이버 반도체 칩이 배치되는 반도체 패키지.
  23. 삭제
  24. DIP(Dual In-line Package) 또는 SMD(Surface Mount Device)인 반도체 패키지에 있어서,
    제1 다이 어태치 패드, 제2 다이 어태치 패드 및 나머지 다이 어태치 패드들을 포함하는 복수의 다이 어태치 패드를 가지는 리드프레임;
    상기 제1 다이 어태치 패드에 결합되는 드라이버 반도체 칩; 및
    상기 제2 다이 어태치 패드에 결합되는 제1 개별 소자 그룹 및 상기 복수의 다이 어태치 패드 중 상기 나머지 다이 어태치 패드들에 개별적으로 결합되는 제2 개별 소자 그룹을 포함하는 IGBT-다이오드 소자 또는 MOSFET 소자로 이루어지는 복수의 개별 소자;를 포함하며,
    상기 제1 다이 어태치 패드의 중심은 상기 반도체 패키지의 중심에 근접하게 배치되지 않으며,
    상기 제2 다이 어태치 패드 및 상기 나머지 다이 어태치 패드들은 일렬로 정렬되는 것을 특징으로 하는 반도체 패키지.
  25. DIP(Dual In-line Package) 또는 SMD(Surface Mount Device)인 반도체 패키지에 있어서,
    복수의 다이 어태치 패드 및 복수의 리드로 이루어지는 리드프레임;
    상기 복수의 다이 어태치 패드 중 제1 다이 어태치 패드에 결합되는 드라이버 반도체 칩;
    제1 개별 소자 그룹 및 제2 개별 소자 그룹을 포함하는 IGBT-다이오드 소자 또는 MOSFET 소자로 이루어지는 복수의 개별 소자;
    상기 드라이버 반도체 칩 및 상기 복수의 개별 소자와 상기 복수의 리드 사이를 전기적으로 연결하는 복수의 본딩 와이어; 및
    상기 드라이버 반도체 칩과 상기 복수의 개별 소자 사이를 연결하는 복수의 전기 연결부재;를 포함하며,
    상기 제1 개별 소자 그룹 중 하나의 상면 전극과 상기 제2 개별 소자 그룹 중 하나의 하면 전극은 전기적으로 연결되고, 상기 복수의 개별 소자 중 적어도 하나의 게이트와 상기 드라이버 반도체 칩을 연결하는 하나의 상기 전기 연결 부재는 상기 복수의 본딩 와이어 중 적어도 하나 및 상기 복수의 리드 중 적어도 하나로 이루어지는 것을 특징으로 하는 반도체 패키지.
KR1020140117959A 2014-05-13 2014-09-04 반도체 패키지 KR101555301B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510236954.7A CN105655314B (zh) 2014-05-13 2015-05-11 半导体封装体
US14/709,786 US9666512B2 (en) 2014-05-13 2015-05-12 Semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461992389P 2014-05-13 2014-05-13
US61/992,389 2014-05-13

Publications (1)

Publication Number Publication Date
KR101555301B1 true KR101555301B1 (ko) 2015-09-23

Family

ID=54248995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140117959A KR101555301B1 (ko) 2014-05-13 2014-09-04 반도체 패키지

Country Status (3)

Country Link
US (1) US9666512B2 (ko)
KR (1) KR101555301B1 (ko)
CN (1) CN105655314B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042102A (ko) * 2016-10-16 2018-04-25 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 몰딩된 지능형 전력 모듈

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074585B2 (en) * 2015-01-20 2018-09-11 Mitsubishi Electric Corporation Power module with dummy terminal structure
US10600724B2 (en) * 2016-05-10 2020-03-24 Texas Instruments Incorporated Leadframe with vertically spaced die attach pads
DE102017101185B4 (de) 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
KR102337647B1 (ko) 2017-05-17 2021-12-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN108962884B (zh) * 2017-05-22 2022-01-21 万国半导体(开曼)股份有限公司 模制智能电源模块
US10879155B2 (en) * 2019-05-09 2020-12-29 Texas Instruments Incorporated Electronic device with double-sided cooling
US11521921B2 (en) * 2019-09-04 2022-12-06 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture
CN116830263A (zh) * 2021-03-05 2023-09-29 三菱电机株式会社 半导体模块
WO2024038736A1 (ja) * 2022-08-19 2024-02-22 ローム株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806761B2 (ja) 1993-11-08 1998-09-30 九州日本電気株式会社 半導体装置
KR20010004072A (ko) 1999-06-28 2001-01-15 윤종용 트랜지스터 패키지
JP4372549B2 (ja) * 2001-11-16 2009-11-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 無線通信システム
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4565879B2 (ja) 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
KR101321361B1 (ko) 2005-09-05 2013-10-22 페어차일드코리아반도체 주식회사 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지
DE102006020243B3 (de) * 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
US8587101B2 (en) * 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042102A (ko) * 2016-10-16 2018-04-25 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 몰딩된 지능형 전력 모듈
KR102379289B1 (ko) * 2016-10-16 2022-03-28 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 몰딩된 지능형 전력 모듈

Also Published As

Publication number Publication date
US9666512B2 (en) 2017-05-30
CN105655314B (zh) 2019-04-23
US20150332992A1 (en) 2015-11-19
CN105655314A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
KR101555301B1 (ko) 반도체 패키지
US10483216B2 (en) Power module and fabrication method for the same
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
CN106409819B (zh) 半导体装置
US11270984B2 (en) Semiconductor module
US9842797B2 (en) Stacked die power converter
US9153563B2 (en) Electronic device
US8482345B2 (en) Semiconductor device
US9368434B2 (en) Electronic component
US8018008B2 (en) Semiconductor device including a plurality of chips and method of manufacturing semiconductor device
US8350376B2 (en) Bondwireless power module with three-dimensional current routing
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US11004764B2 (en) Semiconductor package having symmetrically arranged power terminals and method for producing the same
US20220254764A1 (en) Semiconductor device
JP6906583B2 (ja) 半導体パワーモジュール
US20220216135A1 (en) Semiconductor Device and Method For Manufacture of Semiconductor Device
US20230230940A1 (en) Semiconductor device
CN216871961U (zh) 半导体装置
US20230245951A1 (en) Semiconductor device
US20230307424A1 (en) Semiconductor device
US20230361773A1 (en) Gate driver, insulation module, low-voltage circuit unit, and high-voltage circuit unit
CN116110967A (zh) 半导体器件

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 4