KR101552783B1 - Plc의 위치결정펄스 출력방법 - Google Patents
Plc의 위치결정펄스 출력방법 Download PDFInfo
- Publication number
- KR101552783B1 KR101552783B1 KR1020140003327A KR20140003327A KR101552783B1 KR 101552783 B1 KR101552783 B1 KR 101552783B1 KR 1020140003327 A KR1020140003327 A KR 1020140003327A KR 20140003327 A KR20140003327 A KR 20140003327A KR 101552783 B1 KR101552783 B1 KR 101552783B1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- output
- clocks
- clock
- tgr
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25045—Electronic cam, encoder for sequence control as function of position, programmable switch pls
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Programmable Controllers (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
Abstract
본 발명은 PLC의 위치결정펄스 출력방법을 제공한다.
본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법은, MPU(Micro Processor Unit)를 통해 출력하고자 하는 펄스의 목표 주파수에 따른 출력 펄스의 목표 주기를 설정하는 목표 주기 설정단계; 하나의 펄스 출력을 위하여 필요한 시스템 클록 수를 계산하는 필요 클록 수 계산단계; 필요 클록 수를 이용하여 TGR(Timer General Register)에 설정할 수 있는 클록 수를 계산하는 설정 클록 수 계산단계; 설정 클록 수를 적용하는 경우 목표 주파수의 펄스를 출력하기 위해 필요한 총 클록 수와 실제 입력되는 시스템 클록 수의 오차를 계산하는 오차 계산단계; 일 주기 내의 최초 출력 펄스를 위해 TGR에 설정 클록 수에서 클록 오차를 뺀 값을 설정하고, 이후의 출력 펄스를 위해 TGR에 설정 클록 수를 설정하는 TGR값 설정단계; 및 TGR에 설정된 값에 따라 펄스를 출력하는 펄스 출력단계를 포함한다.
본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법은, MPU(Micro Processor Unit)를 통해 출력하고자 하는 펄스의 목표 주파수에 따른 출력 펄스의 목표 주기를 설정하는 목표 주기 설정단계; 하나의 펄스 출력을 위하여 필요한 시스템 클록 수를 계산하는 필요 클록 수 계산단계; 필요 클록 수를 이용하여 TGR(Timer General Register)에 설정할 수 있는 클록 수를 계산하는 설정 클록 수 계산단계; 설정 클록 수를 적용하는 경우 목표 주파수의 펄스를 출력하기 위해 필요한 총 클록 수와 실제 입력되는 시스템 클록 수의 오차를 계산하는 오차 계산단계; 일 주기 내의 최초 출력 펄스를 위해 TGR에 설정 클록 수에서 클록 오차를 뺀 값을 설정하고, 이후의 출력 펄스를 위해 TGR에 설정 클록 수를 설정하는 TGR값 설정단계; 및 TGR에 설정된 값에 따라 펄스를 출력하는 펄스 출력단계를 포함한다.
Description
본 발명은 PLC의 위치결정펄스 출력방법에 관한 것으로, 상세하게는 위치결정펄스의 목표 주기가 시스템 클록 주기의 정수배가 아닐 경우 일정 주기마다 위치결정펄스의 주기를 보상하여 위치결정펄스의 목표 주기와 실제 출력 주기 간의 오차를 최소화할 수 있는 PLC의 위치결정펄스 출력방법에 관한 것이다.
일반적으로 PLC(Programmable Logic Controller)는 고속의 펄스 열을 출력하여 모터를 구동함으로써 대상체를 정확한 위치로 이동시키는 위치결정 기능을 제공한다.
즉,, PLC의 위치결정 기능은 PLC의 트랜지스터 출력 접점으로 고속의 펄스 열을 출력하여 모터를 구동함으로써 대상체를 정확한 위치로 이동시키는 기능이다.
이때, 범용 마이크로 프로세서 유닛(Micro Processor Unit, 이하 ‘MPU’라 한다)을 사용하는 경우 위치결정 기능은 타이머를 이용하여 펄스를 출력하는 타이머 펄스 유닛(Timer Pulse Unit, 이하 ‘TPU’)으로 구현된다.
TPU는 MPU에 제공되는 클록(clock)을 이용하여 타이머를 카운트하고, 설정된 시간마다 펄스를 출력한다.
따라서, 펄스의 출력 주기는 클록 주기의 정수배가 되며, 펄스의 출력 주기가 클록 주기의 정수배가 아니면 목표 위치 값이 클수록 펄스 출력 주기와 클록 주기 간의 오차가 누적되어 목표 위치에 도달하는 시간이 점점 늘어나거나 줄어드는 현상이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 위치결정펄스의 목표 주기가 시스템 클록 주기의 정수배가 아닐 경우 일정 주기마다 위치결정펄스의 주기를 보상하여 위치결정펄스의 목표 주기와 실제 출력 주기 간의 오차를 최소화할 수 있는 PLC의 위치결정펄스 출력방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법은, MPU(Micro Processor Unit)를 통해 출력하고자 하는 펄스의 목표 주파수에 따른 출력 펄스의 목표 주기를 설정하는 목표 주기 설정단계; 하나의 펄스 출력을 위하여 필요한 시스템 클록 수를 계산하는 필요 클록 수 계산단계; 필요 클록 수를 이용하여 TGR(Timer General Register)에 설정할 수 있는 클록 수를 계산하는 설정 클록 수 계산단계; 설정 클록 수를 적용하는 경우 목표 주파수의 펄스를 출력하기 위해 필요한 총 클록 수와 실제 입력되는 시스템 클록 수의 오차를 계산하는 오차 계산단계; 일 주기 내의 최초 출력 펄스를 위해 TGR에 설정 클록 수에서 클록 오차를 뺀 값을 설정하고, 이후의 출력 펄스를 위해 TGR에 설정 클록 수를 설정하는 TGR값 설정단계; 및 TGR에 설정된 값에 따라 펄스를 출력하는 펄스 출력단계를 포함한다.
이때, 상기 필요 클록 수 계산단계에 있어서 상기 필요 클록 수는 시스템 클록 주파수를 목표 주파수로 나누어 계산될 수 있다.
또한, 상기 설정 클록 수 계산단계에 있어서 상기 설정 클록 수는 필요 클록 수를 반올림함으로써 계산될 수 있다.
한편, 상기 오차 계산단계에 있어서 클록 오차는 실제 입력되는 시스템 클록 수에서 총 클록 수를 차감함으로써 계산될 수 있다.
또한, 상기 펄스 출력단계에서는 설정 클록 수에서 클록 오차를 뺀 값에 따라 최초 펄스를 출력하고, 이후에는 설정 클록 수에 따라 펄스를 출력한다.
본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법에 따라 보상되어 출력되는 펄스의 경우에 최초 출력 펄스는 설정 클록 수에서 클록 오차를 뺀 값에 따라 출력되고, 이후의 펄스는 설정 클록 수에 따라 출력되도록 할 수 있다.
따라서, 위치결정펄스의 목표 주기가 시스템 클록 주기의 정수배가 아닐 경우 일정 주기마다 위치결정펄스의 주기를 보상하여 위치결정펄스의 목표 주기와 실제 출력 주기 간의 오차를 최소화하여 위치결정펄스를 출력할 수 있게 된다.
도 1은 일반적인 PLC 위치 결정 시스템을 나타낸 블럭도이다.
도 2는 도 1의 PLC 위치 결정 시스템을 이용하여 출력되는 펄스의 일 예를 도시한 파형도이다.
도 3은 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 구현하기 위한 장치 구성도이다.
도 5는 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법에 따라 보상되어 출력되는 펄스의 파형과 보상 없이 출력되는 펄스의 파형을 비교하기 위한 파형도이다.
도 6은 본 발명의 실시 예에 따른 펄스를 출력하기 위한 각 단계에서 계산된 값들을 표기한 것이다.
도 2는 도 1의 PLC 위치 결정 시스템을 이용하여 출력되는 펄스의 일 예를 도시한 파형도이다.
도 3은 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 구현하기 위한 장치 구성도이다.
도 5는 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법에 따라 보상되어 출력되는 펄스의 파형과 보상 없이 출력되는 펄스의 파형을 비교하기 위한 파형도이다.
도 6은 본 발명의 실시 예에 따른 펄스를 출력하기 위한 각 단계에서 계산된 값들을 표기한 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일반적인 PLC 위치 결정 시스템을 나타낸 블럭도이다.
도 1을 참조하면, PLC 위치 결정 시스템(10)은 MPU(11)와 고속펄스 출력회로(12)로 이루어지는데, 상기 MPU(11)는 사용자에 의하여 설정된 출력방식에 따라 고속펄스 열을 생성하게 된다.
이때, 출력방식은 펄스/방향 출력방식이나 CW/CCW 출력방식으로 설정될 수 있는데, 펄스/방향 출력방식인 경우에는 하나의 단자(TPU A)는 펄스 열 출력 포트로 동작하고, 다른 하나의 단자(TPU B)는 방향 출력 포트로 동작하며, CW/CCW 출력방식으로 설정되는 경우에는 하나의 단자(TPU A)는 정방향(CW: ClockWise) 펄스열 출력 포트로 동작하고, 다른 하나의 단자(TPU B)는 역방향(CCW: Counter ClockWise) 펄스열 출력 포트로 동작한다.
상기 고속 펄스 출력회로(12)는 고속 포토 커플러와 트랜지스터로 구성된 출력신호 전달회로로서, 상기 MPU(11)로부터 전달되는 고속 펄스열을 외부의 모터 드라이버(20)에 적합한 신호 레벨로 변환하여 모터 드라이버(20)로 전달하는 역할을 한다.
도 2는 도 1의 PLC 위치 결정 시스템을 이용하여 출력되는 펄스의 일 예를 도시한 파형도이다.
도 2을 참조하면, 50Hz의 클록을 사용하는 MPU의 경우 클록 주기는 20ms이므로 설정 가능한 출력 펄스 주기는 20ms, 40ms, 60ms, 80ms, ... 와 같이 20ms의 정수 배가 된다.
따라서, 출력 주파수가 5Hz인 펄스는 200ms 주기로 펄스를 생성하면 구현이 가능하며, 이때 200ms 주기는 10개의 클록을 카운트하여 생성할 수 있으므로 TGR(Timer General Register)값을 10으로 설정하면 200ms마다 펄스를 생성할 수 있다.
또한, 출력 주파수가 3.75Hz인 펄스는 280ms 주기로 펄스를 생성하면 구현이 가능하며, 이때, 280ms 주기는 14개의 클록을 카운트하여 생성할 수 있으므로 TGR값을 14로 설정하면 280ms마다 펄스를 생성할 수 있다.
이와 같이 MPU를 통하여 출력되는 펄스의 주기는 MPU 클록의 주기의 정수배이기 때문에 클록 주기의 정수배가 아닌 주기의 펄스를 생성하는 것이 불가능하다는 문제점이 있다.
즉, 50Hz 클록을 가진 시스템에서 1초 동안 5개의 펄스의 생성(5Hz)은 가능하나 3개의 펄스의 생성(3Hz)은 불가능하다.
1초에 3개의 펄스를 생성하려면, 333.33ms마다 펄스를 생성해야 하나 주기가 20ms(50Hz)인 시스템(CPU) 클록을 이용하여서는 펄스 주기를 클록 주기의 정수배인 320ms 또는 340ms로만 설정이 가능하다.
따라서, 펄스 주기가 320ms인 경우에는 1초 동안 3.125개의 펄스가 출력되고, 펄스 주기가 340ms인 경우에는 1초 동안 2.941개의 펄스가 출력되므로, 주파수가 3Hz인 펄스를 생성할 수 없다.
이에 본 발명에서는 목표 펄스 주기가 클록 펄스 주기의 정수배가 아닐 경우에라도 일정 주기마다 위치결정펄스의 주기를 보상하여 위치결정펄스의 목표 주기와 실제 출력 주기 간의 오차를 최소화할 수 있는 PLC의 위치결정펄스 출력방법을 제공하고자 한다.
도 3은 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 설명하기 위한 순서도이고, 도 4는 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 구현하기 위한 장치 구성도이고, 도 5는 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법에 따라 보상되어 출력되는 펄스의 파형과 보상 없이 출력되는 펄스의 파형을 비교하기 위한 파형도이고, 도 6은 본 발명의 실시 예에 따른 펄스를 출력하기 위한 각 단계에서 계산된 값들을 표기한 것이다.
이하에서는 도 3 내지 6을 참조하여 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 설명한다.
한편, 도 4를 참조하면, 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법을 구현하기 위한 장치(‘위치결정펄스 출력장치’)(100)는 필요 클록 수 계산부(110), 설정 클록 수 계산부(120), 오차 계산부(130), TGR값 설정부(140), 펄스 출력부(150) 및 저장부(160)로 구성될 수 있으나, 이에 한정되는 것은 아니며, 각 구성은 기능에 따라 구분된 것으로, 이하에서 설명되는 모든 기능을 하나의 제어부에서 통합적으로 처리하도록 구현될 수도 있다.
먼저, MPU를 통해 출력하고자 하는 펄스의 목표 주파수에 따른 출력 펄스의 목표 주기를 설정하는 목표 주기 설정단계(S10)가 이루어진다.
MPU를 통해 출력하고자 하는 펄스의 목표 주파수가 3Hz인 경우 목표 주기는 333.33ms가 되며, 따라서, 333.33ms가 목표 주기로 설정된다.
이때, 목표 주기는 시스템 설정시 설정될 수 있으며, 직접 시스템 설계자에 의해 직접 설정될 수 있으며, 목표 주파수를 설정하는 경우, MPU가 자동으로 목표 주기를 계산하여 설정할 수도 있다.
한편, 시스템 클록 주파수, 목표 주파수 및 목표 주기는 저장부(160)에 저장될 수 있다.
다음으로, 하나의 펄스 출력을 위하여 필요한 시스템 클록 수를 계산하는 필요 클록 수 계산단계(S20)가 이루어진다. 이때, 필요 클록 수 계산은 필요 클록 수 계산부(110)에 의해 이루어질 수 있으며, 계산된 필요 클록 수는 저장부(160)에 저장될 수 있다.
하나의 펄스 출력을 위하여 필요한 시스템 클록 수는 시스템 클록 주파수를 목표 주파수로 나눔으로서 계산될 수 있으며, 시스템 클록 주파수가 50Hz인 경우 50Hz를 목표 주파수 3Hz로 나눔으로써 계산될 수 있으며, 따라서, 16.67개의 클록 수가 필요하다.
즉, 16.67개의 클록마다 1개의 펄스가 출력되어야 3Hz의 주파수를 갖는 펄스가 출력되나, TGR에 설정 가능할 수 있는 값은 정수이므로, 16.67을 TGR값으로 설정할 수 없다.
따라서, 필요 클록 수 계산단계(S20) 이후에, 하나의 펄스 출력을 위하여 필요한 시스템 클록 수를 이용하여 TGR에 설정할 수 있는 클록 수를 계산하는 설정 클록 수 계산단계(S30)가 이루어진다.
이때, TGR에 설정할 수 있는 상기 설정 클록 수는 상기 필요 클록 수를 반올림함으로써 얻을 수 있으며, 설정 클록 수 계산은 설정 클록 수 계산부(120)에 의해 이루어질 수 있으며, 계산된 설정 클록 수는 저장부(160)에 저장될 수 있다.
따라서, 필요 클록 수 계산단계(S20)에서 계산된 16.67을 반올림한 17이 설정 클록 수가 된다.
다음으로, 설정 클록 수를 적용하는 경우 목표 주파수의 펄스를 출력하기 위해 필요한 총 클록 수와 실제 입력되는 클록 수의 오차를 계산하는 클록 오차 계산단계(S40)가 이루어진다.
이때, 클록 오차는 실제 입력되는 클록 수(시스템 클록 주파수)에서 총 클록 수를 차감함으로써 얻을 수 있으며, 클록 오차 계산은 오차 계산부(130)에 이루어질 수 있으며, 계산된 클록 오차는 저장부(160)에 저장될 수 있다,.
따라서, 설정 클록 수가 17이고, 설정 클록 수는 1개의 펄스를 출력하는데 필요한 시스템 클록의 개수이므로, 목표 주파수인 3Hz의 주파수를 출력하기 위해서 필요한 총 클록 수(필요 클록 수)는 설정 클록 수에 목표 주파수를 곱하여 얻을 수 있으므로, 필요 클록 수는 17×3=51이 된다.
또한, 일정 주기(1초) 동안 실제 입력되는 시스템 클록 수는 50이므로, 클록 오차는 시스템 클록 수에서 필요 클록 수를 차감한 -1이 된다.
다음으로, 일 주기 내의 최초 펄스 출력에 대해서는 설정 클록 수에서 클록 오차를 뺀 값을 TGR에 설정하고, 이후의 펄스 출력에 대해서는 설정 클록 수를 TGR에 설정하는 TGR값 설정단계(S50)가 이루어진다.
따라서, 본 실시 예에서는, 일 주기 내의 최초 펄스 출력에 대해서는 설정 클록 수 17에서 클록 오차를 뺀 값인 16을 TGR에 설정하고, 이후의 펄스 출력에 대해서는 TGR에 설정 클록 수인 17을 설정하게 된다.
이러한 TGR값 설정은 TGR값 설정부(140)에 의해 이루어질 수 있으며, 설정된 TGR값은 저장부(160)에 저장될 수 있다.
다음으로, TGR에 설정된 값에 따라 펄스를 출력하는 펄스 출력단계(S60)가 이루어지며, 펄스 출력은 펄스 출력부(150)에 의해 이루어질 수 있다.
즉, 펄스 출력단계(S60)에서는 설정 클록 수에서 클록 오차를 뺀 값에 따라 최초 펄스를 출력하고, 이후에는 설정 클록 수에 따라 펄스를 출력하게 된다.
도 5에서 확인할 수 있는 바와 같이, 보상 없이 출력되는 펄스(펄스1)의 경우, 즉 TGR에 17이 설정된 경우에는 일정 주기 1초 내에 3개의 펄스를 출력할 수 없으나, 본 발명의 실시 예에 따른 PLC의 위치결정펄스 출력방법에 따라 보상되어 출력되는 펄스(펄스2)의 경우에 최초 출력 펄스는 16으로 설정된 TGR에 따라 출력되고, 이후의 펄스는 17로 설정된 TGR에 따라 출력됨으로써 일정 주기 1초 내에 3개의 펄스를 출력할 수 있게 된다.
따라서, 위치결정펄스의 목표 주기가 시스템 클록 주기의 정수배가 아닐 경우 일정 주기마다 위치결정펄스의 주기를 보상하여 위치결정펄스의 목표 주기와 실제 출력 주기 간의 오차를 최소화하여 위치결정펄스를 출력할 수 있게 된다.
본 실시 예에서는 1초 주기마다 오차를 보상하여 1초 동안 3개의 펄스를 출력하는 것을 예로 들어 설명하였으나, 주파수가 MHz 단위인 경우에는 ms 단위의 주기 또는 그 이하의 단위의 주기마다 보상하는 것이 가능하므로, 정확한 주파수를 갖는 펄스를 출력할 수 있다.
한편, 본 발명에 따른 PLC의 위치결정펄스 출력방법을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 위치결정펄스 출력장치 110 : 필요 클록 수 계산부
120 : 설정 클록 수 계산부 130 : 오차 계산부
140 : TGR값 계산부 150 : 펄스 출력부
120 : 설정 클록 수 계산부 130 : 오차 계산부
140 : TGR값 계산부 150 : 펄스 출력부
Claims (5)
- MPU(Micro Processor Unit)를 통해 출력하고자 하는 펄스의 목표 주파수에 따른 출력 펄스의 목표 주기를 설정하는 목표 주기 설정단계;
하나의 펄스 출력을 위하여 필요한 시스템 클록 수를 계산하는 필요 클록 수 계산단계;
필요 클록 수를 이용하여 TGR(Timer General Register)에 설정할 수 있는 클록 수를 계산하는 설정 클록 수 계산단계;
설정 클록 수를 적용하는 경우 목표 주파수의 펄스를 출력하기 위해 필요한 총 클록 수와 실제 입력되는 시스템 클록 수의 오차를 계산하는 오차 계산단계;
일 주기 내의 최초 출력 펄스를 위해 TGR에 설정 클록 수에서 클록 오차를 뺀 값을 설정하고, 이후의 출력 펄스를 위해 TGR에 설정 클록 수를 설정하는 TGR값 설정단계; 및
TGR에 설정된 값에 따라 펄스를 출력하는 펄스 출력단계를 포함하고,
상기 목표 주기 설정단계에서 목표 주파수를 설정하는 경우 MPU가 자동으로 목표 주기를 계산하여 설정하며, 상기 펄스 출력단계에서는 설정 클록 수에서 클록 오차를 뺀 값에 따라 최초 펄스를 출력하고, 이후에는 설정 클록 수에 따라 펄스를 출력하는 PLC의 위치결정펄스 출력방법. - 제 1 항에 있어서,
상기 필요 클록 수 계산단계에 있어서 상기 필요 클록 수는 시스템 클록 주파수를 목표 주파수로 나누어 계산되는 PLC의 위치결정펄스 출력방법. - 제 1 항에 있어서,
상기 설정 클록 수 계산단계에 있어서 상기 설정 클록 수는 필요 클록 수를 반올림함으로써 계산되는 PLC의 위치결정펄스 출력방법. - 제 1 항에 있어서,
상기 오차 계산단계에 있어서 클록 오차는 실제 입력되는 시스템 클록 수에서 총 클록 수를 차감함으로써 계산되는 PLC의 위치결정펄스 출력방법. - 삭제
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140003327A KR101552783B1 (ko) | 2014-01-10 | 2014-01-10 | Plc의 위치결정펄스 출력방법 |
US14/495,000 US9112500B2 (en) | 2014-01-10 | 2014-09-24 | Method of outputting positioning pulse by PLC |
CN201410838133.6A CN104779936B (zh) | 2014-01-10 | 2014-12-29 | 由plc输出定位脉冲的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140003327A KR101552783B1 (ko) | 2014-01-10 | 2014-01-10 | Plc의 위치결정펄스 출력방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150083599A KR20150083599A (ko) | 2015-07-20 |
KR101552783B1 true KR101552783B1 (ko) | 2015-09-11 |
Family
ID=53522220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140003327A KR101552783B1 (ko) | 2014-01-10 | 2014-01-10 | Plc의 위치결정펄스 출력방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9112500B2 (ko) |
KR (1) | KR101552783B1 (ko) |
CN (1) | CN104779936B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102442243B1 (ko) | 2021-03-29 | 2022-09-08 | 엘에스일렉트릭(주) | Plc의 카운트 값 변경 방법 및 이를 이용한 plc |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329785B1 (en) * | 2000-02-29 | 2001-12-11 | Gas Research Institute | Pulse width modulated controlled induction motor |
US6865425B2 (en) * | 2002-01-07 | 2005-03-08 | Siemens Energy & Automation, Inc. | State machine for a pulse output function |
KR100597736B1 (ko) * | 2004-05-18 | 2006-07-07 | 삼성전자주식회사 | 펄스 발생방법 및 펄스 발생장치와, 이를 이용하는모터제어시스템 |
KR101028212B1 (ko) | 2009-03-16 | 2011-04-11 | 엘에스산전 주식회사 | 위치결정 모듈의 펄스 발생기 |
JP2011151672A (ja) * | 2010-01-22 | 2011-08-04 | Toshiba Mach Co Ltd | 分周装置および制御回路 |
CN101941116B (zh) * | 2010-09-07 | 2012-05-23 | 济南海通焊接技术有限公司 | 双脉冲全位置等离子焊机 |
JP5879800B2 (ja) * | 2011-08-03 | 2016-03-08 | オムロン株式会社 | 同期制御装置 |
EP2764455B1 (en) * | 2011-10-05 | 2022-04-20 | Opteon Corporation | System and method for monitoring and/or controlling dynamic environments |
JP2013190327A (ja) * | 2012-03-14 | 2013-09-26 | Omron Corp | ロータリーエンコーダの監視装置および監視方法 |
-
2014
- 2014-01-10 KR KR1020140003327A patent/KR101552783B1/ko active IP Right Grant
- 2014-09-24 US US14/495,000 patent/US9112500B2/en not_active Expired - Fee Related
- 2014-12-29 CN CN201410838133.6A patent/CN104779936B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102442243B1 (ko) | 2021-03-29 | 2022-09-08 | 엘에스일렉트릭(주) | Plc의 카운트 값 변경 방법 및 이를 이용한 plc |
Also Published As
Publication number | Publication date |
---|---|
CN104779936A (zh) | 2015-07-15 |
US20150200673A1 (en) | 2015-07-16 |
KR20150083599A (ko) | 2015-07-20 |
US9112500B2 (en) | 2015-08-18 |
CN104779936B (zh) | 2017-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9025712B2 (en) | Sensor, clock frequency adjusting system and method thereof | |
JP2008028854A (ja) | クロック生成装置 | |
US10509385B2 (en) | Method of controlling encoder principle axis speed synchronization | |
KR101552783B1 (ko) | Plc의 위치결정펄스 출력방법 | |
KR20130029737A (ko) | Pwm 신호 출력 회로 | |
CN103838183A (zh) | 一种数控***及其输出控制方法 | |
KR100719110B1 (ko) | 엔코더 속도정보를 취득하는 전자장치 및 그의 속도정보취득방법 | |
US9964928B2 (en) | Time measuring circuit | |
JP2011083841A (ja) | ロボット制御装置、ロボット制御システム及びロボット制御方法 | |
JP2008148504A (ja) | モータ制御装置およびモータ制御システム並びにモータ制御装置の制御演算処理方法 | |
JP2015171151A (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
JP2016039748A (ja) | モータ制御装置、モータ制御システム、モータ制御方法及びモータ制御プログラム | |
JP2015019560A (ja) | モータ制御器 | |
JP2018206231A (ja) | 電子制御装置 | |
CN108549329B (zh) | 一种基于fpga实现脉冲均匀输出的方法及装置 | |
JP6833799B2 (ja) | Plcに基づく位置制御装置 | |
US10782155B2 (en) | Angle detection apparatus and integrated circuit | |
RU2325681C2 (ru) | Цифровой интегральный регулятор | |
JP5671601B2 (ja) | 同期処理システム及び半導体集積回路 | |
JP6500550B2 (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
JP2011107022A (ja) | レゾルバ装置 | |
JP5821807B2 (ja) | 時刻修正装置 | |
JP6142567B2 (ja) | パルスモータ駆動装置およびパルスモータ駆動方法 | |
US20180329394A1 (en) | Rapid control prototyping system | |
US8896356B1 (en) | Ramp control with programmable parameters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 5 |