KR101550044B1 - Sheet, sheet manufacturing method and metal capacitor using the same - Google Patents

Sheet, sheet manufacturing method and metal capacitor using the same Download PDF

Info

Publication number
KR101550044B1
KR101550044B1 KR1020130083627A KR20130083627A KR101550044B1 KR 101550044 B1 KR101550044 B1 KR 101550044B1 KR 1020130083627 A KR1020130083627 A KR 1020130083627A KR 20130083627 A KR20130083627 A KR 20130083627A KR 101550044 B1 KR101550044 B1 KR 101550044B1
Authority
KR
South Korea
Prior art keywords
metal
metal member
thin plate
sodium
layer
Prior art date
Application number
KR1020130083627A
Other languages
Korean (ko)
Other versions
KR20150009306A (en
Inventor
오영주
Original Assignee
삼화전기주식회사
한국제이씨씨(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화전기주식회사, 한국제이씨씨(주) filed Critical 삼화전기주식회사
Priority to KR1020130083627A priority Critical patent/KR101550044B1/en
Publication of KR20150009306A publication Critical patent/KR20150009306A/en
Application granted granted Critical
Publication of KR101550044B1 publication Critical patent/KR101550044B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/042Electrodes or formation of dielectric layers thereon characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • H01G9/0032Processes of manufacture formation of the dielectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/048Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055Etched foil electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 금속부재의 표면에 합금층을 도포하여 금속부재의 강도를 개선시킬 수 있는 박판, 박판 제조방법 및 이를 이용한 금속 커패시터에 관한 것으로, 금속부재와; 금속부재의 전체 표면을 따라 일정한 두께로 도포되는 합금층으로 구성되며, 합금층은 주금속성분 65 내지 85wt%와 부금속성분 5 내지 15wt%와 비금속성분 4 내지 13wt%로 이루어지는 것을 특징으로 한다.The present invention relates to a thin plate, a thin plate manufacturing method and a metal capacitor using the same, which can improve the strength of a metal member by applying an alloy layer on a surface of a metal member, Wherein the alloy layer comprises 65 to 85% by weight of the main metal component, 5 to 15% by weight of the subsidiary metal component and 4 to 13% by weight of the nonmetal component, and the alloy layer is coated with a uniform thickness along the entire surface of the metal member.

Description

박판, 박판 제조방법 및 이를 이용한 금속 커패시터{Sheet, sheet manufacturing method and metal capacitor using the same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin plate, a thin plate, and a metal capacitor using the same,

본 발명은 박판, 박판 제조방법 및 이를 이용한 금속 커패시터에 관한 것으로, 특히 금속부재의 표면에 합금층을 도포하여 금속부재의 강도를 개선시킬 수 있는 박판, 박판 제조방법 및 이를 이용한 금속 커패시터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin plate, a method of manufacturing a thin plate, and a metal capacitor using the same, and more particularly, to a thin plate, a thin plate manufacturing method and a metal capacitor using the same, which can improve the strength of a metal member by coating an alloy layer .

알루미늄 전해 커패시터의 조립과정을 개략적으로 설명하면 다음과 같다. 알루미늄 전해 커패시터의 조립은 양극이나 음극으로 사용되는 알루미늄박과 전해지의 재단이 완료되면 양극과 음극 알루미늄박 사이에 전해지를 삽입한 후 원통형으로 감아서 권취(winding)체를 제조한다. 권취체가 제조되면 권취체를 케이스에 삽입한 후 함침(impregnation) 공정을 이용해 전해액을 주입한다. 전해액 주입이 완료되면 봉입(curling)공정을 이용해 케이스를 봉입하고, 봉입이 완료되면 에이징(aging) 공정을 통해 유전체 손상을 복구하여 알루미늄 전해 커패시터의 조립을 완료하게 된다. An assembly process of the aluminum electrolytic capacitor will be briefly described as follows. The aluminum electrolytic capacitor is assembled by inserting an electrolytic sheet between the anode and the aluminum foil after the cutting of the aluminum foil and the electrolytic sheet which are used as the anode or the cathode, and winding it into a cylindrical shape to produce a winding body. After the winding body is manufactured, the winding body is inserted into the case, and then the electrolyte is injected using an impregnation process. When the electrolyte injection is completed, the case is sealed using a curling process, and when the sealing is completed, the damage of the dielectric is recovered through an aging process to complete the assembly of the aluminum electrolytic capacitor.

전술한 과정을 통해 조립된 알루미늄 전해 커패시터는 전해액이 사용됨에 의해 전기 전도도가 낮으며, 리플 발열이 높아 발연, 발화라는 안전성 및 내환경성에 한계가 있다.The aluminum electrolytic capacitor assembled through the above-described process has low electric conductivity due to the use of an electrolytic solution, and has a high safety against rust and fires due to high ripple heat.

한국등록특허 제942084호(특허문헌 1)과 한국등록특허 제958459호(특허문헌 2)는 전술한 한계점을 극복하기 위해 안출된 것으로, 금속 커패시터 및 그의 제조방법에 관한 것이다. 특허문헌 1은 개략적으로 금속부재, 금속산화층, 다수개의 금속 매립층 및 도전성 연결층으로 이루어지며, 금속산화층이 형성된 금속부재의 상부와 하부에 각각 도선성 연결층으로 연결되는 금속 매립층이 형성된다. 특허문헌 2는 개략적으로 금속부재, 금속산화층 및 금속 매립층으로 이루어지며, 금속산화층이 형성된 금속부재에 다수개의 관통홀을 형성하여 금속 매립층이 관통홀을 통해 서로 전기적으로 연결되도록 형성된다. Korean Patent No. 942084 (Patent Document 1) and Korean Patent No. 958459 (Patent Document 2) are devised to overcome the above-mentioned limitations, and a metal capacitor and a manufacturing method thereof. Patent Document 1 schematically shows a metal buried layer formed of a metal member, a metal oxide layer, a plurality of metal buried layers, and an electrically conductive connecting layer, the metal buried layer being connected to the upper and lower portions of the metal member. Patent Document 2 roughly includes a metal member, a metal oxide layer, and a metal buried layer, and a plurality of through holes are formed in a metal member having the metal oxide layer formed therein, so that the buried metal layers are electrically connected to each other through the through holes.

특허문헌 1이나 특허문헌 2와 같은 종래의 금속 커패시터는 수 백 내지 수 천 ㎛의 두께로 얇게 제조된 상태에서 금속부재의 재질이 단일 금속으로 이루어짐에 따라 강도가 약해 적층 시 압력이 사용되는 경우에 압력에 의해 손상이 발생될 수 있는 문제점이 있다. The conventional metal capacitors such as Patent Document 1 and Patent Document 2 have a problem that when the metal member is made of a single metal in a state of being thinly formed to a thickness of several hundreds to several thousands of micrometers, There is a problem that damage may be caused by pressure.

특허문헌 1: 한국등록특허 제942084호(등록일: 2010.02.04)Patent Document 1: Korean Patent No. 942084 (Registered on Feb. 4, 2010) 특허문헌 2: 한국등록특허 제958459호(등록일: 2010.05.10)Patent Document 2: Korean Patent No. 958459 (Registered on May 10, 2010)

본 발명의 목적은 전술한 문제점을 해결하기 위해 것으로, 금속부재의 표면에 합금층을 도포하여 강도를 개선시킨 박판, 박판 제조방법 및 이를 이용한 금속 커패시터를 제공함에 있다. An object of the present invention is to provide a thin plate, a thin plate manufacturing method, and a metal capacitor using the thin plate, wherein the alloy layer is coated on the surface of the metal member to improve the strength.

본 발명의 다른 목적은 금속부재의 표면에 합금층을 도포함으로써 내전압과 내온도 특성을 개선시킬 수 있는 박판, 박판 제조방법 및 이를 이용한 금속 커패시터를 제공함에 있다. Another object of the present invention is to provide a thin plate, a thin plate manufacturing method, and a metal capacitor using the same, which can improve an withstand voltage and an inner temperature characteristic by applying an alloy layer to a surface of a metal member.

본 발명의 박판은 금속부재와; 상기 금속부재의 전체 표면을 따라 일정한 두께로 도포되는 합금층으로 구성되며, 상기 합금층은 주금속성분 50 내지 90wt%와 부금속성분 5 내지 30wt%와 비금속성분 4 내지 25wt%로 이루어지는 것을 특징으로 한다.The thin plate of the present invention comprises: a metal member; Wherein the alloy layer comprises 50 to 90 wt% of a main metal component, 5 to 30 wt% of an auxiliary metal component, and 4 to 25 wt% of a nonmetal component, wherein the alloy layer is coated with a predetermined thickness along the entire surface of the metal member do.

본 발명의 박판 제조방법은 금속부재를 준비하는 단계와; 식각 방법을 이용하여 금속부재의 상부와 하부가 관통하는 다수개의 관통홀이나 상부와 하부 중 하나 이상에 배열되는 다수개의 홈을 형성하는 단계와; 상기 관통홀이나 홈이 형성되면 무전해 도금방법을 이용하여 금속부재의 전체 표면을 따라 일정한 두께를 갖도록 합금층을 형성하는 과정으로 구성되며, 상기 합금층을 형성하는 단계에서 무전해 도금방법은 주성분 1 내지 70wt%와 부성분 2 내지 80wt%와 착화제 2 내지 60wt%와 환원제 5 내지 50wt%로 이루어지는 도금용액을 사용하는 것을 특징으로 한다.The method for manufacturing a thin plate of the present invention comprises the steps of preparing a metal member; Forming a plurality of through-holes through the upper and lower portions of the metal member or a plurality of grooves arranged in at least one of the upper and lower portions using an etching method; And forming an alloy layer having a predetermined thickness along the entire surface of the metal member by using an electroless plating method if the through hole or the groove is formed. In the step of forming the alloy layer, 1 to 70 wt%, a subcomponent of 2 to 80 wt%, a complexing agent of 2 to 60 wt%, and a reducing agent of 5 to 50 wt%.

본 발명의 금속 커패시터는 박판과; 상기 박판의 전체 표면에 형성되는 금속산화층과; 상기 박판의 상부나 하부의 표면으로부터 돌출되도록 상기 금속산화층에 형성되는 금속 매립층으로 구성되며, 상기 박판은 다수개의 관통홀이나 상부나 하부에 형성되는 다수개의 홈을 갖는 금속부재와, 상기 금속부재의 전체 표면을 따라 일정한 두께로 도포되는 합금층으로 이루어지며, 상기 합금층은 주금속성분 50 내지 90wt%와 부금속성분 5 내지 30wt%와 비금속성분 4 내지 25wt%로 이루어지는 것을 특징으로 한다.The metal capacitor of the present invention comprises: a thin plate; A metal oxide layer formed on the entire surface of the thin plate; And a metal buried layer formed on the metal oxide layer to protrude from an upper surface or a lower surface of the thin plate, wherein the thin plate has a plurality of through holes, a metal member having a plurality of grooves formed on the upper or lower surface thereof, Wherein the alloy layer comprises 50 to 90 wt% of the main metal component, 5 to 30 wt% of the sub-metal component and 4 to 25 wt% of the non-metal component.

본 발명의 박판, 박판 제조방법 및 이를 이용한 금속 커패시터는 금속부재의 표면에 합금층을 도포하여 금속부재의 강도를 개선시킬 수 있는 이점이 있으며, 금속부재의 표면에 합금층을 도포함으로써 내전압과 내온도 특성을 개선시킬 수 있는 이점이 있다. The thin plate, the method for manufacturing a thin plate, and the metal capacitor using the same according to the present invention have an advantage that the strength of the metal member can be improved by applying the alloy layer to the surface of the metal member. By applying the alloy layer to the surface of the metal member, There is an advantage that the temperature characteristic can be improved.

도 1은 본 발명의 박판의 단면도,
도 2 및 도 3은 각각 도 1에 도시된 박팍의 제조과정을 나타낸 단면도,
도 4는 도 1에 도시된 박판을 이용한 금속 커패시터의 단면도,
도 5 내지 도 8은 각각 도 4에 도시된 금속 커패시터의 다른 실시예를 나타낸 단면도.
1 is a sectional view of a thin plate of the present invention,
FIG. 2 and FIG. 3 are cross-sectional views illustrating the manufacturing process of the Pakpak shown in FIG. 1,
4 is a sectional view of the metal capacitor using the thin plate shown in FIG. 1,
5 to 8 are sectional views showing another embodiment of the metal capacitor shown in Fig. 4, respectively.

이하, 본 발명의 박판, 박판 제조방법 및 이를 이용한 금속 커패시터의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, embodiments of a thin plate, a thin plate manufacturing method, and a metal capacitor using the same according to the present invention will be described with reference to the accompanying drawings.

도 1에서와 같이 본 발명의 박판(10)은 금속부재(11)와 합금층(12)으로 구성된다. As shown in FIG. 1, the thin plate 10 of the present invention is composed of a metal member 11 and an alloy layer 12.

금속부재(11)는 시트(sheet)나 포일(foil)이 사용되며, 재질은 알루미늄(Al), 구리(Cu), 니오븀(Nb), 탄탈(Ta), 티탄늄(Ti) 및 지르코늄(Zr) 중 하나가 선택되어 적용된다. 이러한 금속부재(11)는 다수개의 홈(11a)이나 다수개의 관통홀(11b: 도 7에 도시됨)이 형성된다. 다수개의 홈(11a)은 각각 금속부재(11)의 상부나 하부 중 하나 이상에 배열되도록 형성된다. 즉, 다수개의 홈(11a)은 도 1에서와 같이 금속부재(11)의 상부와 하부에 각각 배열되도록 형성되거나 도 8에서와 같이 금속부재(11)의 상부에 각각 배열되도록 형성되며, 다수개의 관통홀(11b)은 각각 도 7에서와 같이 금속부재(11)의 상부와 하부가 관통되도록 배열되어 형성되어 금속부재(11)의 상부와 하부의 표면적을 증가시킴으로써 본 발명의 박판(10)이 적용된 금속 커패시터(110)의 정전용량을 증가시킨다. The metal member 11 is a sheet or a foil and is made of aluminum (Al), copper (Cu), niobium (Nb), tantalum (Ta), titanium (Ti) and zirconium ) Is selected and applied. The metal member 11 is formed with a plurality of grooves 11a and a plurality of through holes 11b (shown in FIG. 7). The plurality of grooves 11a are each formed so as to be arranged in at least one of the upper portion and the lower portion of the metal member 11. [ That is, the plurality of grooves 11a are formed so as to be respectively arranged on the upper and lower portions of the metal member 11 as shown in FIG. 1, or on the upper portion of the metal member 11 as shown in FIG. 8, The through holes 11b are arranged so as to penetrate the upper and lower portions of the metal member 11 as shown in FIG. 7 so that the thin plate 10 of the present invention is formed by increasing the surface area of the upper and lower portions of the metal member 11 Thereby increasing the capacitance of the applied metal capacitor 110.

합금층(12)은 전해도금이나 무전해도금 방법을 이용해 금속부재(11)의 전체 표면을 따라 일정한 두께로 도포되며, 주금속성분 50 내지 90wt%와 부금속성분 5 내지 30wt%와 비금속성분 4 내지 25wt%로 이루어진다. 주금속성분은 니켈(Ni), 구리(Cu) 및 코발트(Co) 중 하나가 선택되어 사용되며, 부금속성분은 텅스텐(W), 망간(Mn), 철(Fe), 몰디브덴(Mo), 레늄(Re) 및 아연(Zn) 중 하나가 선택되어 사용되며, 비금속성분은 인(P), 붕소(B), 규소(Si) 및 탄소(C) 중 하나가 선택되어 사용된다. The alloy layer 12 is applied to a predetermined thickness along the entire surface of the metal member 11 by electrolytic plating or electroless plating and has a composition of 50 to 90 wt% of the main metal component, 5 to 30 wt% of the submetal component, To 25 wt%. The main metal component is selected from one of nickel (Ni), copper (Cu) and cobalt (Co), and the minor metal component is selected from tungsten (W), manganese (Mn), iron (Fe), molybdenum (Mo) One of rhenium (Re) and zinc (Zn) is selected and used. As the non-metal component, one of phosphorus (P), boron (B), silicon (Si) and carbon (C) is selected and used.

상기 구성을 갖는 본 발명의 박판(10)의 제조방법을 첨부된 도 1 내지 도 3을 참조하여 설명하면 다음과 같다. A method of manufacturing the thin plate 10 of the present invention having the above-described structure will be described with reference to FIGS. 1 to 3. FIG.

본 발명의 박판(10)의 제조방법은 먼저 도 1에서와 같이 금속부재(11)를 준비한다. In the method of manufacturing the thin plate 10 of the present invention, the metal member 11 is first prepared as shown in FIG.

금속부재(11)가 준비되면 도 2에서와 같이 사진식각이나 DC(Direct Current) 식각 중 하나의 식각 방법을 이용하여 금속부재(11)의 상부와 하부 중 하나 이상에 배열되는 다수개의 홈(11a)을 형성하거나 금속부재(11)의 상부와 하부가 관통하는 다수개의 관통홀(11b: 도 1에 도시됨)을 형성한다. When the metal member 11 is prepared, as shown in FIG. 2, a plurality of grooves 11a (see FIG. 2) arranged at one or more of the upper and lower portions of the metal member 11 are formed by using one of a photo etching process and a direct current ) Or a plurality of through holes 11b (shown in FIG. 1) through which the upper and lower portions of the metal member 11 pass.

금속부재(11)에 관통홀(11b)이나 홈(11a)이 형성되면 도 1에서와 같이 무전해 도금방법을 이용하여 금속부재(11)의 전체 표면을 따라 일정한 두께를 갖도록 합금층(12)을 형성한다. 합금층(12)의 두께는 1 내지 50㎛가 되도록 형성되며, 합금층(12)을 형성하기 위한 무전해 도금방법은 주성분 1 내지 70wt%와 부성분 2 내지 80wt%와 착화제 2 내지 60wt%와 환원제 5 내지 50wt%로 이루어지는 도금용액을 사용한다. 여기서, 주성분은 금속이나 금속 수화물이 사용된다. When the through hole 11b or the groove 11a is formed in the metal member 11, the alloy layer 12 is formed to have a uniform thickness along the entire surface of the metal member 11 by using the electroless plating method, . The thickness of the alloy layer 12 is formed to be 1 to 50 占 퐉. The electroless plating method for forming the alloy layer 12 may be performed by a method comprising the steps of: 1 to 70 wt% of a main component; 2 to 80 wt% of a subcomponent; And a plating solution containing 5 to 50 wt% of a reducing agent is used. Here, metal or metal hydrate is used as the main component.

주성분으로 사용되는 금속은 황산니켈(NiSO4), 염화니켈(NiCl2), 염화코발트 (CoCl2), 황산구리(CuSO4) 중 하나가 선택되어 사용되며, 금속수화물은 황산니켈 6수화물(NiSO4·6H2O), 황산니켈 7수화물(NiSO4·7H2O), 염화니켈 6수화물(NiCl2·6H2O), 황산코발트 7수화물(CoSO4·7H2O), 염화코발트 6수화물(CoCl2·6H2O), 황산구리 5수화물(CuSO4·5H2O) 중 하나가 선택되어 사용된다. Metal is used as a main component is nickel sulfate (NiSO 4), nickel chloride (NiCl 2), cobalt chloride (CoCl 2), copper sulfate (CuSO 4) one is selected and used during the metal hydrate of nickel sulfate hexahydrate (NiSO 4 6H 2 O), nickel sulfate heptahydrate (NiSO 4揃 7H 2 O), nickel chloride hexahydrate (NiCl 2揃 6H 2 O), cobalt sulfate heptahydrate (CoSO 4揃 7H 2 O), cobalt chloride hexahydrate CoCl 2 .6H 2 O), and copper sulfate pentahydrate (CuSO 4 .5H 2 O) are selected and used.

부성분은 텅스텐산나트륨 2수화물(Na2WO4·2H2O)과 황산망간 수화물(MnSO4.H2O) 중 하나가 선택되어 사용되며, 환원제는 차아인산나트륨(Sodium Hypophosphite)이 사용된다. 상기 착화제는 말로닉산 나트륨(Sodium malonate), 구연산 암모늄(Ammonium citrate), 구연산 나트륨(Sodium citrate), 글루콘산 나트륨(Sodium gluconate), 글루콘산 암모늄(Ammonium Gluconate), 이디픽산 암모늄(Ammonium Adipate), 아딕픽산 나트륨(Sodium adipate), 아세트산 암모늄(Ammonium acetate), 아세트산 나트륨(Sodium acetate), 젖산 암모늄(Ammonium lactate), 젖산 나트륨(Sodium lactate), 호박산 암모늄 (Ammonium succinate) 호박산 나트륨 (sodium succinate) 중 하나가 선택되어 사용된다. As a sub ingredient, one of sodium tungstate dihydrate (Na 2 WO 4 .2H 2 O) and manganese sulfate hydrate (MnSO 4 .H 2 O) is selected and sodium hypophosphite is used as a reducing agent. The complexing agent may be selected from the group consisting of sodium malonate, ammonium citrate, sodium citrate, sodium gluconate, ammonium gluconate, ammonium adipate, Sodium adipate, ammonium acetate, sodium acetate, ammonium lactate, sodium lactate, and ammonium succinate. One of sodium succinate Is selected and used.

합금층(12)을 형성하는 방법의 바람직한 실시예를 상세히 설명하면 먼저, 관통홀(11b)이나 홈(11a)이 형성된 금속부재(11)를 초순수를 이용해 세정한다. A method of forming the alloy layer 12 will be described in detail. First, the metal member 11 having the through-hole 11b and the groove 11a is cleaned using ultra-pure water.

금속부재(11)가 세정되면 세정된 금속부재(11)를 민감화 처리 용액을 이용해 상온에서 1 내지 5000초 동안 민감화처리한다. 민감화처리 시 민감화 처리 용액은 염화제일주석(SnCl2) 0.01 내지 50g/ℓ와 염화수소(HCl) 1 내지 100㎖로 이루어진다. When the metal member 11 is cleaned, the cleaned metal member 11 is sensitized with a sensitizing treatment solution at room temperature for 1 to 5000 seconds. In the sensitization treatment, the sensitizing treatment solution comprises 0.01 to 50 g / l of tin chloride (SnCl 2 ) and 1 to 100 ml of hydrogen chloride (HCl).

금속부재(11)가 민감화처리되면 민감화처리가 완료된 금속부재(11)를 활성화 용액을 이용해 상온에서 1 내지 5000초 동안 활성화 처리한다. 활성화처리를 위한 활성화 용액은 염화팔라듐(PdCl2) 0.01 내지 10g/ℓ와 염화수소(HCl) 1 내지 100㎖로 이루어진다. When the metal member 11 is sensitized, the metal member 11 subjected to the sensitization treatment is activated for 1 to 5000 seconds at room temperature using an activating solution. The activation solution for the activation treatment consists of 0.01 to 10 g / l of palladium chloride (PdCl 2 ) and 1 to 100 ml of hydrogen chloride (HCl).

활성화처리가 완료되면 활성화처리가 완료된 금속부재(11)를 pH가 4 내지 12이면 온도가 50 내지 85℃인 도금용액을 이용해 5 내지 60분 동안 도금한다. 금속부재(11)를 도금 시 도금용액은 황산니켈(Ⅱ) 7수화물(NiSO4·7H2O) 1 내지 70wt%와 텅스텐산나트륨 2수화물(Na2WO4·2H2O) 2 내지 80wt%와 착화제인 구연산암모늄(ammonium Citrate) 2 내지 60wt%와 환원제인 차아인산나트륨(Sodium Hypophosphite) 5 내지 50wt%로 이루어진다. When the activating process is completed, the activated metal member 11 is plated for 5 to 60 minutes using a plating solution having a temperature of 50 to 85 캜 when the pH is 4 to 12. When the metal member 11 is plated, the plating solution contains 2 to 80 wt% of nickel sulfate (II) sulfate heptahydrate (NiSO 4 · 7H 2 O) and 2 to 80 wt% of sodium tungstate dihydrate (Na 2 WO 4 · 2H 2 O) 2 to 60 wt% of ammonium citrate as a complexing agent and 5 to 50 wt% of sodium hypophosphite as a reducing agent.

상기 도금용액을 이용해 제조된 박판(10)을 이용해 다양한 실시예를 갖는 금속 커패시터(110,120.130,140)를 제조하였으며, 각 실시예에 따른 금속 커패시터(110,120.130,140)의 구성을 순차적으로 설명하면 다음과 같다. Metal capacitors 110, 120, 130, and 140 having various embodiments are manufactured using the thin plate 10 manufactured using the plating solution. The configuration of the metal capacitors 110, 120, 130, and 140 according to each embodiment will be sequentially described. same.

금속 커패시터(110)는 도 4에서와 같이 박판(10), 금속산화층(20), 금속 매립층(30), 절연층(40) 및 한 쌍의 리드단자(50)로 구성된다. The metal capacitor 110 is composed of a thin plate 10, a metal oxide layer 20, a metal buried layer 30, an insulating layer 40 and a pair of lead terminals 50 as shown in Fig.

박판(10)은 금속부재(11)와 합금층(12)으로 이루어진다. 금속부재(11)는 상부와 하부에 각각 형성되는 다수개의 홈(11a)을 가진다. 즉, 금속부재(11)는 상부와 하부에 각각 다수개의 홈(11a)이 배열되도록 형성된다. 합금층(12)은 금속부재(11)의 전체 표면을 따라 일정한 두께로 도포되며, 합금층(12)의 재질은 주금속성분 50 내지 90wt%와 부금속성분 5 내지 30wt%와 비금속성분 4 내지 25wt%로 이루어진다. The thin plate 10 is made of a metal member 11 and an alloy layer 12. The metal member 11 has a plurality of grooves 11a formed in the upper and lower portions, respectively. That is, the metal member 11 is formed so that a plurality of grooves 11a are arranged in the upper and lower portions, respectively. The alloy layer 12 is applied to a constant thickness along the entire surface of the metal member 11 and the material of the alloy layer 12 is 50 to 90 wt% of the main metal component, 5 to 30 wt% of the sub- 25 wt%.

금속산화층(20)은 박판(10)의 전체 표면에 형성되며, 금속 매립층(30)은 박판(10)의 상부와 하부의 표면으로부터 돌출되도록 금속산화층(20)에 형성된다. 즉, 금속 매립층(30)은 금속부재(11)는 상부와 하부에 각각 형성된 다수개의 홈(11a)에 충진되도록 형성된다. 금속 매립층(30)의 재질은 구리(Cu)나 니켈(Ni) 등과 같은 금속재질이 사용되며, 절연층(40)의 내측에 위치되도록 형성된다. 절연층(40)은 박판(10)의 일측과 타측에 각각 배치되도록 형성되어 박판(10)과 금속 매립층(30)이 서로 전기적으로 연결되는 것을 방지한다. 절연층(40)에 의해 박판(10)과 전기적으로 절연되는 금속 매립층(30)은 한 쌍 즉, 두 개가 구비되어 박판(10)의 상부와 하부에 각각 배치되며, 각각에 리드단자(50)가 연결된다. The metal oxide layer 20 is formed on the entire surface of the thin plate 10 and the metal buried layer 30 is formed on the metal oxide layer 20 so as to protrude from the upper and lower surfaces of the thin plate 10. That is, the metal buried layer 30 is formed to fill the plurality of grooves 11a formed in the upper and lower portions of the metal member 11, respectively. The metal buried layer 30 is made of a metal material such as copper (Cu) or nickel (Ni), and is formed to be located inside the insulating layer 40. The insulating layer 40 is formed on one side and the other side of the thin plate 10 to prevent the thin plate 10 and the metal buried layer 30 from being electrically connected to each other. A pair of metal buried layers 30 electrically insulated from the thin plate 10 by the insulating layer 40 are provided on the upper and lower portions of the thin plate 10 and are respectively provided with lead terminals 50, Respectively.

리드단자(50)는 두 개가 구비되는 금속 매립층(30)에 연결하기 위해 한 쌍 즉, 두 개가 구비되며, 두 개의 리드단자(50)가 각각 금속 매립층(30)에 연결되면 금속 커패시터(110)는 박판(10)을 기준으로 박판(10)과 금속산화막(20)과 금속매립층(30)으로 이루어지는 2개의 커패시터가 직렬 연결되도록 구성된다. The lead terminal 50 is provided with one pair or two leads for connecting to the two metal buried layers 30. When the two lead terminals 50 are respectively connected to the metal buried layer 30, Two capacitors constituted by the thin plate 10, the metal oxide film 20 and the metal buried layer 30 are connected in series with the thin plate 10 as a reference.

금속 커패시터(120)는 도 5 및 도 6에서와 같이 박판(10), 금속산화층(20), 금속 매립층(30), 절연층(40), 한 쌍의 리드단자(50) 및 도전성 연결층(60)으로 구성된다. The metal capacitor 120 is formed by stacking a thin plate 10, a metal oxide layer 20, a metal buried layer 30, an insulating layer 40, a pair of lead terminals 50 and a conductive connecting layer (not shown) 60).

박판(10)과 금속산화층(20)의 구성과 작용은 각각 전술한 금속 커패시터(110)와 동일함으로 상세한 설명을 생략한다. 금속 커패시터(120)는 금속 매립층(30)으로 금속 분할매립층(30a)이 사용되며, 금속 커패시터(120)는 두 개가 구비된다. 두 개의 금속 분할매립층(30a)은 각각 박판(10)의 상부와 하부에 배치되도록 형성되며, 금속 분할매립층(30a)은 절연층(40)에 의해 박판(10)과 전기적으로 절연된다. 절연층(40)은 금속 분할매립층(30a)이 형성되는 영역을 제외하고 박판(10)의 일측을 감싸도록 형성된다. The configuration and operation of the thin plate 10 and the metal oxide layer 20 are the same as those of the metal capacitor 110 described above, and detailed description thereof will be omitted. The metal capacitor 120 includes a metal buried layer 30 as a metal buried layer 30a and two metal capacitors 120 as a metal buried layer. Each of the two metal division buried layers 30a is formed so as to be disposed at the upper and lower portions of the thin plate 10 and the metal division buried layer 30a is electrically insulated from the thin plate 10 by the insulating layer 40. [ The insulating layer 40 is formed so as to surround one side of the thin plate 10 except for the region where the metal split buried layer 30a is formed.

도전성 연결층(60)은 절연층(40)에 의해 박판(10)과 전기적으로 절연된 상태에서 두 개의 금속 분할매립층(30a)에 연결되어 서로 전기적으로 통하도록 한다. 즉, 도전성 연결층(60)은 박판(10)의 일측을 감싸도록 절연층(40)의 상부에 형성되어 금속 분할매립층(30a)에 각각 연결된다. 한 쌍의 리드단자(50)는 각각 박판(10)과 두 개의 금속 분할매립층(30a) 중 하나에 연결되어 박판(10)을 기준으로 박판(10)과 금속산화막(20)과 금속 분할매립층(30a)으로 이루어지는 2개의 커패시터가 병렬 연결되도록 구성된다. The conductive connection layer 60 is electrically insulated from the thin plate 10 by the insulating layer 40 so as to be connected to the two metal division buried layers 30a to electrically connect with each other. That is, the conductive connection layer 60 is formed on the insulating layer 40 to surround one side of the thin plate 10 and is connected to the metal split buried layer 30a, respectively. Each of the pair of lead terminals 50 is connected to one of the thin plate 10 and one of the two metal split buried layers 30a to form the thin plate 10, the metal oxide film 20, 30a are connected in parallel.

금속 커패시터(130)는 도 7에서와 같이 박판(10), 금속산화층(20), 금속 매립층(30), 절연층(40) 및 한 쌍의 리드단자(50)로 구성된다. The metal capacitor 130 is composed of a thin plate 10, a metal oxide layer 20, a metal buried layer 30, an insulating layer 40 and a pair of lead terminals 50 as shown in Fig.

박판(10)은 금속부재(11)에 다수개의 관통홀(11b)이 형성되며, 다수개의 관통홀(11b)은 각각 금속부재(11)의 상부와 하부가 관통되도록 배열되어 형성되며, 합금층(12)은 다수개의 관통홀(11b)이 형성된 금속부재(11)의 표면을 따라 일정한 두께로 형성된다. 금속산화층(20)은 다수개의 관통홀(11b)이 형성된 금속부재(11)의 표면을 따라 합금층(12)의 상부의 표면에 일정한 두께로 형성된다. 금속 커패시터(130)는 금속 매립층(30)으로 금속 연결매립층(30b)이 사용되며, 금속 연결매립층(30b)은 금속부재(11)에 상부와 하부가 관통되도록 형성된 다수개의 관통홀(11b)에 충진되어 금속부재(11)의 상부와 하부의 표면으로부터 돌출되도록 형성된다. 절연층(40)은 박판(10)의 일측과 타측에 배치되며, 한 쌍의 리드단자(50)는 각각 박판(10)과 금속 연결매립층(30b)에 연결된다. The thin plate 10 has a plurality of through holes 11b formed in the metal member 11 and a plurality of through holes 11b arranged to penetrate the upper and lower portions of the metal member 11, (12) is formed to have a constant thickness along the surface of the metal member (11) having a plurality of through holes (11b). The metal oxide layer 20 is formed to have a constant thickness on the surface of the upper portion of the alloy layer 12 along the surface of the metal member 11 having the plurality of through holes 11b formed therein. The metal connection buried layer 30b is used as a metal buried layer 30 and the metal connection buried layer 30b is formed in a plurality of through holes 11b And is formed so as to protrude from the upper and lower surfaces of the metal member 11. The insulating layer 40 is disposed on one side and the other side of the thin plate 10 and the pair of lead terminals 50 are respectively connected to the thin plate 10 and the metal connection buried layer 30b.

금속 커패시터(140)는 도 8에서와 같이 박판(10), 금속산화층(20), 금속 매립층(30), 절연층(40) 및 한 쌍의 리드단자(50)로 구성된다. The metal capacitor 140 is composed of a laminate 10, a metal oxide layer 20, a metal buried layer 30, an insulating layer 40 and a pair of lead terminals 50 as shown in Fig.

박판(10)은 금속부재(11)가 상부나 하부 중 하나에 다수개의 홈(11a)이 배열되도록 형성되며, 금속 매립층(30)으로 금속 분할매립층(30a)이 사용되며, 금속 분할매립층(30a)은 한 개가 구비되며, 다수개의 홈(11a)에 충진되도록 금속산화층(20)의 상부에 형성된다. 절연층(40)은 금속커패시터(130)의 절연층(40)과 동일하게 형성되며, 한 쌍의 리드단자(50)는 각각 박판(10)과 금속 분할매립층(30a)에 각각 연결된다. The thin plate 10 is formed such that a plurality of grooves 11a are arranged in one of the upper and lower sides of the metal member 11 and the metal buried layer 30a is used as the metal buried layer 30. The metal buried layer 30a Is formed on the upper portion of the metal oxide layer 20 so as to be filled in the plurality of grooves 11a. The insulating layer 40 is formed in the same manner as the insulating layer 40 of the metal capacitor 130 and the pair of lead terminals 50 are respectively connected to the thin plate 10 and the metal split buried layer 30a.

상기 구성을 갖는 금속 커패시터(110,120.130,140) 중 금속 커패시터(120)의 전기적인 특성과 온도특성을 검사하였으며, 그 결과가 표 1 및 표 2에 도시되어 있다. 표 1 및 표 2에서와 같이 본 발명의 합금층(12)이 적용된 금속 커패시터(120)는 선행기술문헌에 기재된 특허문헌 1에 공개된 단일금속이 적용된 종래의 금속 커패시터 보다 전기적인 특성이나 온도 특성이 개선되었다.The electrical characteristics and the temperature characteristics of the metal capacitor 120 among the metal capacitors 110, 120, 130, and 140 having the above-described configuration were examined, and the results are shown in Tables 1 and 2. As shown in Table 1 and Table 2, the metal capacitor 120 to which the alloy layer 12 of the present invention is applied is superior to the conventional metal capacitor using a single metal disclosed in Patent Document 1 described in the prior art, .

C(nF)C (nF) D(%)D (%) BDV(V)BDV (V) 단일금속Single metal 333.5333.5 22 211211 합금층Alloy layer 372.2372.2 1.91.9 262262

표 1에서와 같이 전기적인 특성의 검사 결과는 특허문헌1에 기재된 종래의 금속 커패시터가 BDV(breakdown vlotage) 특성이 211V(volt)이고, C(Capacitance)가 333.5nF이며, D(dissipation factor)가 2%인 반면에 합금층(12)이 도포된 금속부재(11)가 적용된 본 발명의 금속 커패시터(120)는 BDV 특성이 262V(volt)이고, C가 372.2nF이며, D가 1.9%로 개선되었다. As shown in Table 1, the electrical characteristics of the conventional metal capacitor disclosed in Patent Document 1 are such that the BDV (Breakdown Voltage) characteristic is 211 V (volt), the C (Capacitance) is 333.5 nF and the D (dissipation factor) The metal capacitor 120 of the present invention to which the metal member 11 coated with the alloy layer 12 is applied has a BDV characteristic of 262 V (volt), C of 372.2 nF and D of 1.9% .

항목Item -70℃-70 ° C -55℃-55 ° C 20℃20 ℃ 125℃125 ℃ 150℃150 ℃
단일금속

Single metal
ΔC/C(%)? C / C (%) -4.93-4.93 -4.36-4.36 00 8.148.14 12.2712.27
손실Loss 0.009940.00994 0.01130.0113 0.01320.0132 0.04270.0427 0.07780.0778
합금층

Alloy layer
ΔC/C(%)? C / C (%) -4.67-4.67 -4.17-4.17 00 5.645.64 8.568.56
손실Loss 0.01270.0127 0.01580.0158 0.02830.0283 0.04370.0437 0.05420.0542

표 2는 금속부재(11)에 합금층(12)이 도금된 본 발명의 금속 커패시터(120)와 특허문헌 1에 기재된 금속부재가 단일금속으로 이루어진 종래의 금속 커패시터의 온도특성을 검사한 결과를 나타낸다. Table 2 shows the results of examining the temperature characteristics of the metal capacitor 120 of the present invention in which the metal member 11 is plated with the alloy layer 12 and the conventional metal capacitor in which the metal member described in Patent Document 1 is made of a single metal .

상온인 20℃ 이하에서는 서로 유사한 특성을 보이고 있으나, 20℃ 이상 즉, 150℃ 일 때 단일금속으로 이루어진 종래의 금속 커패시터는 정전용량의 변화율(ΔC/C)이 12.27%이고 손실이 0.0778인 반면에 금속부재로 합금층이 적용된 본 발명의 금속 커패시터(120)는 정전용량의 변화율(ΔC/C)이 8.567%이며 손실이 0.0542로 낮아짐으로써 온도 특성이 개선되었다. 여기서, C는 정전용량(capacitance)을 나타낸다. Conventional metal capacitors made of a single metal at 20 ° C or higher, that is, at 150 ° C, have a capacitance change rate (ΔC / C) of 12.27% and a loss of 0.0778 The metal capacitor 120 according to the present invention, to which the alloy layer is applied as the metal member, has a change rate of capacitance (? C / C) of 8.567% and a loss of 0.0542, thereby improving the temperature characteristic. Here, C represents a capacitance.

이상에서와 같이 본 발명의 박판, 박판 제조방법 및 이를 이용한 금속 커패시터는 금속부재의 표면에 합금층을 도포하여 금속부재의 강도를 개선시킬 수 있으며, 금속부재의 표면에 합금층을 도포함으로써 내전압과 내온도 특성을 개선시킬 수 있다. As described above, the thin plate and the thin plate manufacturing method of the present invention and the metal capacitor using the same can improve the strength of the metal member by applying the alloy layer on the surface of the metal member. By applying the alloy layer to the surface of the metal member, It is possible to improve the internal temperature characteristic.

본 발명의 박판, 박판 제조방법 및 이를 이용한 금속 커패시터는 커패시터 제조산업 분야에 적용할 수 있다. The thin plate, thin plate manufacturing method and metal capacitor using the same according to the present invention can be applied to the capacitor manufacturing industry.

10: 박판 11: 금속부재
12: 합금층 20: 금속산화층
30: 금속 매립층 40: 절연층
50: 리드단자 60: 도전성 연결층
10: thin plate 11: metal member
12: alloy layer 20: metal oxide layer
30: metal buried layer 40: insulating layer
50: lead terminal 60: conductive connection layer

Claims (11)

금속부재와;
상기 금속부재의 전체 표면을 따라 일정한 두께로 도포되는 합금층으로 구성되며,
상기 합금층은 주금속성분 50 내지 90wt%와 부금속성분 5 내지 30wt%와 비금속성분 4 내지 25wt%로 이루어지며, 상기 주금속성분은 니켈(Ni), 구리(Cu) 및 코발트(Co) 중 하나가 선택되어 사용되고, 상기 부금속성분은 텅스텐(W), 망간(Mn), 철(Fe), 몰디브덴(Mo), 레늄(Re) 및 아연(Zn) 중 하나가 선택되어 사용되며, 상기 비금속성분은 인(P), 붕소(B), 규소(Si) 및 탄소(C) 중 하나가 선택되어 사용되어 사용되는 것을 특징으로 하는 박판.
A metal member;
And an alloy layer applied to a predetermined thickness along the entire surface of the metal member,
Wherein the alloy layer comprises 50 to 90 wt% of a main metal component, 5 to 30 wt% of a subsidiary metal component, and 4 to 25 wt% of a nonmetal component, and the main metal component is at least one of nickel (Ni), copper (Cu), and cobalt One of the tungsten (W), the manganese (Mn), the iron (Fe), the molybdenum (Mo), the rhenium (Re) and the zinc (Zn) is selected and used, Wherein one of the phosphorus (P), boron (B), silicon (Si) and carbon (C) is selected and used for the base metal component.
제1항에 있어서, 상기 금속부재는 다수개의 관통홀이나 다수개의 홈이 형성되고, 상기 다수개의 관통홀은 각각 금속부재의 상부와 하부가 관통되도록 배열되어 형성되며, 상기 다수개의 홈은 각각 상부나 하부 중 하나 이상에 배열되도록 형성되며, 재질은 알루미늄(Al), 구리(Cu), 니오븀(Nb), 탄탈(Ta), 티탄늄(Ti) 및 지르코늄(Zr) 중 하나가 선택되어 적용되는 것을 특징으로 하는 박판.The metal member according to claim 1, wherein the metal member is formed with a plurality of through holes or a plurality of grooves, and the plurality of through holes are respectively arranged so as to penetrate the upper and lower portions of the metal member, And one or more of aluminum (Al), copper (Cu), niobium (Nb), tantalum (Ta), titanium (Ti), and zirconium (Zr) Lt; / RTI > 삭제delete 금속부재를 준비하는 단계와;
식각 방법을 이용하여 금속부재의 상부와 하부가 관통하는 다수개의 관통홀이나 상부와 하부 중 하나 이상에 배열되는 다수개의 홈을 형성하는 단계와;
상기 관통홀이나 홈이 형성되면 무전해 도금방법을 이용하여 금속부재의 전체 표면을 따라 일정한 두께를 갖도록 합금층을 형성하는 단계로 구성되며,
상기 합금층을 형성하는 단계에서 무전해 도금방법은 주성분 1 내지 70wt%와 부성분 2 내지 80wt%와 착화제 2 내지 60wt%와 환원제 5 내지 50wt%로 이루어지는 도금용액을 사용하며, 상기 주성분은 금속이나 금속 수화물이 사용되고, 상기 부성분은 텅스텐산나트륨 2수화물(Na2WO4·2H2O)과 황산망간 수화물(MnSO4.H2O) 중 하나가 선택되어 사용되며, 상기 착화제는 말로닉산 나트륨(Sodium malonate), 구연산 암모늄(Ammonium citrate), 구연산 나트륨(Sodium citrate), 글루콘산 나트륨(Sodium gluconate), 글루콘산 암모늄(Ammonium Gluconate), 이디픽산 암모늄(Ammonium Adipate), 아딕픽산 나트륨(Sodium adipate), 아세트산 암모늄(Ammonium acetate), 아세트산 나트륨(Sodium acetate), 젖산 암모늄(Ammonium lactate), 젖산 나트륨(Sodium lactate), 호박산 암모늄 (Ammonium succinate) 호박산 나트륨 (sodium succinate) 중 하나가 선택되어 사용되며, 상기 환원제는 차아인산나트륨(Sodium Hypophosphite)이 사용되는 것을 특징으로 하는 박판 제조방법.
Preparing a metal member;
Forming a plurality of through-holes through the upper and lower portions of the metal member or a plurality of grooves arranged in at least one of the upper and lower portions using an etching method;
And forming an alloy layer having a predetermined thickness along the entire surface of the metal member by using an electroless plating method when the through hole or the groove is formed,
In the step of forming the alloy layer, a plating solution comprising 1 to 70 wt% of a main component, 2 to 80 wt% of a subcomponent, 2 to 60 wt% of a complexing agent and 5 to 50 wt% of a reducing agent is used, (Na 2 WO 4 .2H 2 O) and manganese sulfate hydrate (MnSO 4 .H 2 O) are selected and used as the sub ingredient, and the complexing agent is sodium malonate Sodium malonate, Ammonium citrate, Sodium citrate, Sodium gluconate, Ammonium Gluconate, Ammonium Adipate, Sodium adipate, Ammonium acetate, Sodium acetate, Ammonium lactate, Sodium lactate, Ammonium succinate Sodium succinate One of the following: Used is selected, wherein the reducing agent is a thin plate manufacturing method characterized in that the sodium hypophosphite (Sodium Hypophosphite) used.
제4항에 있어서, 상기 합금층을 형성하는 과정은 상기 관통홀이나 홈이 형성된 금속부재를 초순수를 이용해 세정하는 단계와,
상기 세정된 금속부재를 민감화 처리 용액을 이용해 상온에서 1 내지 5000초 동안 민감화처리하는 단계와,
상기 민감화처리가 완료된 금속부재를 활성화 용액을 이용해 상온에서 1 내지 5000초 동안 활성화 처리하는 단계와,
상기 활성화처리가 완료된 금속부재를 pH가 4 내지 12이며 온도가 50 내지 85℃인 도금용액을 이용해 5 내지 60분 동안 도금하는 단계로 구성되며,
상기 민감화 처리 용액은 염화제일주석(SnCl2) 0.01 내지 50g/ℓ와 염화수소(HCl) 1 내지 100㎖로 이루어지며, 상기 활성화 용액은 염화팔라듐(PdCl2) 0.01 내지 10g/ℓ와 염화수소(HCl) 1 내지 100㎖로 이루어지는 것을 특징으로 하는 박판 제조방법.
5. The method of claim 4, wherein the forming of the alloy layer comprises: cleaning the metal member having the through hole or the groove formed thereon with ultra pure water;
Sensitizing the cleaned metal member with a sensitizing treatment solution at room temperature for 1 to 5000 seconds,
Activating the sensitized metal member for 1 to 5000 seconds at room temperature using an activating solution;
Plating the metal member after the activation treatment with a plating solution having a pH of 4 to 12 and a temperature of 50 to 85 ° C for 5 to 60 minutes,
Wherein the sensitizing treatment solution comprises 0.01 to 50 g / l of tin chloride (SnCl 2 ) and 1 to 100 ml of hydrogen chloride (HCl), the activating solution is 0.01 to 10 g / l of palladium chloride (PdCl 2 ) 1 to 100 ml. ≪ / RTI >
삭제delete 제5항에 있어서, 상기 주성분은 금속이나 금속 수화물이 사용되고, 상기 금속은 황산니켈(NiSO4), 염화니켈(NiCl2), 염화코발트 (CoCl2), 황산구리(CuSO4) 중 하나가 선택되어 사용되며, 상기 금속수화물은 황산니켈 6수화물(NiSO4·6H2O), 황산니켈 7수화물(NiSO4·7H2O), 염화니켈 6수화물(NiCl2·6H2O), 황산코발트 7수화물(CoSO4·7H2O), 염화코발트 6수화물(CoCl2·6H2O), 황산구리 5수화물(CuSO4·5H2O) 중 하나가 선택되어 사용되며, 상기 부성분은 텅스텐산나트륨 2수화물(Na2WO4·2H2O)과 황산망간 5수화물(MnSO4.5H2O) 중 하나가 선택되어 사용되는 것을 특징으로 하는 박판 제조방법.The method of claim 5, wherein the main component is either a metal or a metal hydrate is used, the metal is nickel sulfate (NiSO 4), nickel chloride (NiCl 2), cobalt chloride (CoCl 2), copper sulfate (CuSO 4) is selected, Wherein the metal hydrate is selected from the group consisting of nickel sulfate hexahydrate (NiSO 4 .6H 2 O), nickel sulfate heptahydrate (NiSO 4 .7H 2 O), nickel chloride hexahydrate (NiCl 2 .6H 2 O), cobalt sulfate heptahydrate (CoSO 4揃 7H 2 O), cobalt chloride hexahydrate (CoCl 2揃 6H 2 O), and copper sulfate pentahydrate (CuSO 4揃 5H 2 O) are selected and used, and the sub ingredient is sodium tungstate dihydrate Na 2 WO 4 .2H 2 O) and manganese sulfate pentahydrate (MnSO 4 .5H 2 O) are selected and used. 박판과;
상기 박판의 전체 표면에 형성되는 금속산화층과;
상기 박판의 상부나 하부의 표면으로부터 돌출되도록 상기 금속산화층에 형성되는 금속 매립층으로 구성되며,
상기 박판은 다수개의 관통홀이나 상부나 하부에 형성되는 다수개의 홈을 갖는 금속부재와, 상기 금속부재의 전체 표면을 따라 일정한 두께로 도포되는 합금층으로 이루어지며, 상기 합금층은 주금속성분 50 내지 90wt%와 부금속성분 5 내지 30wt%와 비금속성분 4 내지 25wt%로 이루어지며, 상기 주금속성분은 니켈(Ni), 구리(Cu) 및 코발트(Co) 중 하나가 선택되어 사용되고, 상기 부금속성분은 텅스텐(W), 망간(Mn), 철(Fe), 몰디브덴(Mo), 레늄(Re) 및 아연(Zn) 중 하나가 선택되어 사용되며, 상기 비금속성분은 인(P), 붕소(B), 규소(Si) 및 탄소(C) 중 하나가 선택되어 사용되어 사용되는 것을 특징으로 하는 금속 커패시터.
Laminates;
A metal oxide layer formed on the entire surface of the thin plate;
And a metal buried layer formed on the metal oxide layer to protrude from the upper or lower surface of the thin plate,
The thin plate comprises a metal member having a plurality of through holes, a plurality of grooves formed in the upper or lower portion, and an alloy layer applied to a predetermined thickness along the entire surface of the metal member, (Ni), copper (Cu), and cobalt (Co) is selected and used as the main metal component, and the main metal component is selected from the group consisting of nickel Wherein the metal component is selected from one of tungsten (W), manganese (Mn), iron (Fe), molybdenum (Mo), rhenium (Re) and zinc (Zn) Wherein one of boron (B), silicon (Si) and carbon (C) is selected and used.
제8항에 있어서, 상기 금속 매립층은 금속 연결매립층이 사용되며, 상기 금속 연결매립층은 금속부재에 상부와 하부가 관통되도록 형성된 다수개의 관통홀에 충진되어 금속부재의 상부와 하부의 표면으로부터 돌출되도록 형성되는 것을 특징으로 하는 금속 커패시터.9. The method according to claim 8, wherein the metal buried layer is a metal connecting buried layer, and the metal buried layer is filled in a plurality of through holes formed in the metal member so as to penetrate the upper and lower portions, Wherein the metal capacitor is formed of a metal. 제8항에 있어서, 상기 금속 매립층은 하나 이상의 금속 분할매립층이 사용되며, 상기 하나 금속 분할매립층은 금속부재의 상부에 형성된 다수개의 홈에 충진되어 금속부재의 상부의 표면으로부터 돌출되도록 형성되거나 금속부재의 상부와 하부에 형성된 다수개의 홈에 충진되어 금속부재의 상부의 표면과 하부의 표면으로부터 돌출되도록 형성되는 것을 특징으로 하는 금속 커패시터.9. The method of claim 8, wherein the metal buried layer is formed of at least one metal buried buried layer. The buried metal buried layer is filled in a plurality of grooves formed in the upper portion of the metal member to protrude from the upper surface of the metal member, Is formed to protrude from a surface of an upper portion and a surface of a lower portion of the metal member, the metal capacitor being filled in a plurality of grooves formed in upper and lower portions of the metal member. 제8항에 있어서, 상기 박판이나 상기 금속 매립층은 각각 리드단자가 연결되는 것을 특징으로 하는 금속 커패시터.The metal capacitor according to claim 8, wherein each of the thin plate and the metal buried layer is connected to a lead terminal.
KR1020130083627A 2013-07-16 2013-07-16 Sheet, sheet manufacturing method and metal capacitor using the same KR101550044B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130083627A KR101550044B1 (en) 2013-07-16 2013-07-16 Sheet, sheet manufacturing method and metal capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130083627A KR101550044B1 (en) 2013-07-16 2013-07-16 Sheet, sheet manufacturing method and metal capacitor using the same

Publications (2)

Publication Number Publication Date
KR20150009306A KR20150009306A (en) 2015-01-26
KR101550044B1 true KR101550044B1 (en) 2015-09-04

Family

ID=52572575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130083627A KR101550044B1 (en) 2013-07-16 2013-07-16 Sheet, sheet manufacturing method and metal capacitor using the same

Country Status (1)

Country Link
KR (1) KR101550044B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3858533A1 (en) 2020-01-30 2021-08-04 A.F.W. Co., Ltd. Method of manufacturing of a thin plate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102301720B1 (en) 2018-07-10 2021-09-10 주식회사 엘지에너지솔루션 Electrochemical capacitor and manufacturing method thereof
USD901107S1 (en) 2018-12-28 2020-11-03 Samsung Electronics Co., Ltd. Washing machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779263B1 (en) * 2007-02-06 2007-11-27 오영주 Metal electrolytic capacitor and method manufacturing thereof
JP2012136735A (en) 2010-12-27 2012-07-19 Hitachi Metals Ltd Aluminum foil having rough surface
JP2012193420A (en) * 2011-03-17 2012-10-11 Panasonic Corp Method for manufacturing electrode foil, method for manufacturing electrolytic capacitor, and electrode foil and electrolytic capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779263B1 (en) * 2007-02-06 2007-11-27 오영주 Metal electrolytic capacitor and method manufacturing thereof
JP2012136735A (en) 2010-12-27 2012-07-19 Hitachi Metals Ltd Aluminum foil having rough surface
JP2012193420A (en) * 2011-03-17 2012-10-11 Panasonic Corp Method for manufacturing electrode foil, method for manufacturing electrolytic capacitor, and electrode foil and electrolytic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3858533A1 (en) 2020-01-30 2021-08-04 A.F.W. Co., Ltd. Method of manufacturing of a thin plate

Also Published As

Publication number Publication date
KR20150009306A (en) 2015-01-26

Similar Documents

Publication Publication Date Title
JP3276113B1 (en) Solid electrolytic capacitors
US9773611B2 (en) Chip electronic component and manufacturing method thereof
WO2018074408A1 (en) Solid electrolytic capacitor
JP6213579B2 (en) Capacitor
US10629383B2 (en) Solid electrolytic capacitor
CN103854859A (en) Capacitor
TWI408711B (en) Metal capacitor and manufacturing method thereof
KR101550044B1 (en) Sheet, sheet manufacturing method and metal capacitor using the same
JP2011204706A (en) Laminated electronic component
JP4778023B2 (en) Metal capacitor and manufacturing method thereof
US11270846B2 (en) Solid electrolytic capacitor and method for manufacturing solid electrolytic capacitor
JP7028374B2 (en) Capacitors, connection structures and capacitor manufacturing methods
JP2007317813A (en) Solid-state electrolytic capacitor
JP6774745B2 (en) Solid electrolytic capacitors and their manufacturing methods
JPH11274002A (en) Chip-laminated electrolytic capacitor
JP5429392B2 (en) Solid electrolytic capacitor and manufacturing method thereof
CN101414510B (en) Metal capacitor and manufacturing method thereof
CN101414513A (en) Metal capacitor and manufacturing method thereof
JPH11274003A (en) Chip-type laminated solid electrolytic capacitor
CN101414511B (en) Metal capacitor and manufacturing method thereof
JPS6145852B2 (en)
JP6363438B2 (en) Electronic components, circuit modules and electronic equipment
KR20150080715A (en) Method for manufacturing laminated inductor
JP2004342666A (en) Solid electrolytic capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 5