KR101535179B1 - Contactor of test socket for semiconductor device and method of manufacturing the same - Google Patents
Contactor of test socket for semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- KR101535179B1 KR101535179B1 KR1020140172215A KR20140172215A KR101535179B1 KR 101535179 B1 KR101535179 B1 KR 101535179B1 KR 1020140172215 A KR1020140172215 A KR 1020140172215A KR 20140172215 A KR20140172215 A KR 20140172215A KR 101535179 B1 KR101535179 B1 KR 101535179B1
- Authority
- KR
- South Korea
- Prior art keywords
- dam
- insulating plate
- hole
- bump
- seed layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
Description
본 발명은 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 구조가 단순화되어 공정시간 및 공정과정이 단축되고 불량률 발생이 저하되는 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것이다.
The present invention relates to a contactor for a semiconductor device test socket and a method of manufacturing the contactor, and more particularly, to a contactor for a semiconductor device test socket in which the structure is simplified to shorten the process time and process time, .
일반적으로 집적회로(IC) 칩은 다양한 처리기능을 수행하게 되며, 이러한 처리기능을 수행하기 위해 입출력단자의 수도 다수개가 구비된다. 따라서 집적회로 칩은 BGA(Ball Grid Array) 패키지 타입 등으로 형성되며, 상기 BGA 패키지 타입은 패키지 하면에 가로, 세로 방향으로 일정한 간격을 가진 다수의 전극단자가 형성된다. 이때, 전극단자는 인쇄회로기판과의 전기적 또는 기계적 접촉을 위하여 볼(ball) 형상으로 구성된다.In general, an integrated circuit (IC) chip performs various processing functions, and a plurality of input / output terminals are provided to perform such a processing function. Accordingly, the integrated circuit chip is formed of a BGA (Ball Grid Array) package type or the like. In the BGA package type, a plurality of electrode terminals having a predetermined interval in the lateral and longitudinal directions are formed on the package bottom surface. At this time, the electrode terminals are formed in a ball shape for electrical or mechanical contact with the printed circuit board.
이러한 집적회로 칩 디바이스는 출하되기 전에 제품의 신뢰성을 확인하기 위하여 전기특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트를 하기 위해서는 테스트 소켓이 필요하다. 여기서 전기특성 테스트는 집적회로의 모든 입출력단자를 소정의 테스트 신호 발생회로와 연결하여 입출력특성, 펄스 특성, 처리수행 성능특성, 잡음 허용오차 등의 전기적 특성을 테스트하기 위한 것이고, 번인 테스트는 전기특성 테스트를 통과한 집적회로 칩디바이스를 정상 동작환경보다 높은 온도에서 정격전압보다 높은 전압을 인가하여 일정 시간 동안 결함발생 여부를 테스트하기 위한 것이다.These integrated circuit chip devices are subjected to electrical characteristic tests and burn-in tests to confirm the reliability of the products before shipment, and test sockets are required for these tests. Here, the electrical characteristic test is for testing electrical characteristics such as input / output characteristics, pulse characteristics, process performance characteristics, and noise tolerance by connecting all the input / output terminals of the integrated circuit to a predetermined test signal generation circuit, The integrated circuit chip device that has passed the test is tested for the occurrence of a defect for a predetermined time by applying a voltage higher than the rated voltage at a higher temperature than the normal operating environment.
종래기술의 실시예로서, 도 1에 도시된 바와 같이 포고핀을 이용한 형태의 테스트 소켓과, 도 2에 도시된 바와 같이 실리콘의 탄성력을 이용한 형태의 테스트 소켓을 들 수 있다.As an example of the prior art, a test socket in the form using a pogo pin as shown in FIG. 1 and a test socket in the form of using an elastic force of silicon as shown in FIG. 2 can be mentioned.
그런데, 포고핀(4)을 이용한 형태의 컨택터(1)는 반도체소자(2)와의 접촉부분이 날카롭기 때문에 반도체소자(2)의 전극단자(2a) 표면에 손상을 일으킬 수 있으며, 이로 인한 제품불량 발생의 문제가 있다.The
그리고 반도체소자(2)에서 테스트기판인 PCB(printed circuit board)(3)로 전기적 연결 시, 반도체소자(2)의 전극단자(2a)와 포고핀(4)의 선단, 포고핀(4)의 선단부와 스프링(5), 스프링(5)과 포고핀(4)의 하단부, 포고핀(4)의 하단부와 PCB단자(3a) 등 차례로 연결되는 접촉점이 많으므로 접촉저항이 커지게 되며, 이로 인해 양호한 반도체 소자(2)가 부적합품으로 판정되어 테스트의 신뢰성을 저하시키는 원인이 되기도 한다.The
또한, 반도체소자(2)의 BGA볼은 약 600~1,000개 이상으로 고밀도화가 되어 감에 따라, 포고핀 형 테스트 소켓은 포고핀, 외장 구조물 등 각종 부품의 제조 및 조립이 복잡하고 어려워 제조단가가 급상승할 뿐만 아니라, 실 테스트에 사용할 때도 단 한 개의 포고(pogo)핀이라도 불량이 발생하면 그 핀을 교체하여야 하는데 그 과정이 너무 어렵고, 시간도 많이 걸려 장비 및 인력 손실이 막대하다는 점도 큰 문제이다.Further, as the BGA ball of the
아울러, 실리콘의 탄성력을 이용한 컨택터(1')의 경우, 오랜시간 반복사용 시 실리콘의 일부분이 마모되면서 접촉이 정확히 이루어지지 않아 오작동하는 경우가 있으며, 반도체소자의 전극단자(2a)들 간에 높이차가 존재하여 일부 전극단자(2a)가 실리콘에 접촉되지 않는 경우가 있는데, 이때 억지로 접촉시키기 위해 무리하게 압력을 가하는 경우, 실리콘의 탄성이 충분하지 않으므로 실리콘이 붕괴되면서 컨택터(1')의 수명을 단축시키는 원인이 된다.
In addition, in the case of the contactor 1 'using the elastic force of silicon, a part of the silicon is worn out due to repeated contact for a long time, so that the contactor 1 ' If there is a case where some
따라서, 본 발명의 제 1 목적은 절연판의 외각에 절연판을 지지해주는 절연판 댐을 구비하여 형상의 틀이 잡히고 취급이 간편해지며, 반도체소자 테스트 과정에서 반도체소자와 물리적, 전기적 접촉에 의해 테스터와의 전기적인 연결을 원활히 수행하여 테스트 신뢰성을 향상시킬 수 있는 반도체소자 테스트 소켓용 컨택터를 제공하는데 있다. It is therefore a first object of the present invention to provide an insulation plate dam for supporting an insulation plate on an outer surface of an insulation plate, So that the reliability of the test can be improved.
또한, 본 발명의 제 2 목적은 전술한 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공하는데 있다.
A second object of the present invention is to provide a method of manufacturing the contactor for semiconductor device test socket described above.
상술한 본 발명의 제 1 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 반도체소자의 전극단자와 테스트 보드의 접촉단자를 전기적으로 연결하는 테스트 소켓용 컨택터에 있어서, 상기 테스트 보드에 안착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 패턴이 복수개로 형성된 절연판과, 상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부, 및 상기 절연판의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판의 외형을 유지시켜 주는 절연판 댐을 포함하는 반도체소자 테스트 소켓용 컨택터를 제공한다. According to an aspect of the present invention, there is provided a contactor for a test socket electrically connecting an electrode terminal of a semiconductor device and a contact terminal of a test board, the contactor being seated on the test board An insulating plate formed of an elastic material of an insulating material and having a plurality of patterns for inducing individual contact between the electrode terminal and the contact terminal; and an insulating plate provided on the pattern so that both ends are exposed on the upper and lower surfaces of the pattern, And an insulating plate dam which is provided along a side of the insulating plate and on an edge of an upper surface and a lower surface of the insulating plate to maintain the external shape of the insulating plate against an external impact, .
또한, 본 발명의 제 2 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 ⑴ 기판의 상부에 제 1 시드층을 구비하는 단계와, ⑵ 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀과 상기 기판의 상부측 외각에 위치한 제 1 댐홀을 형성하는 단계와, ⑶ 상기 제 1 중앙홀 및 제 1 댐홀에 전도성 물질을 도포하여 제 1 중앙홀에 제 2 범프를 형성하고, 제 1 댐홀에 하부 절연판 댐을 형성하며, 잔존하는 제 1 포토레지스트를 제거하는 단계와, ⑷ 상기 기판, 제 2 범프, 하부 절연판 댐의 상부에 제 1 블랭킷 금속층을 증착하는 단계와, ⑸ 상기 제 2 범프 및 하부 절연판 댐의 상부에 증착된 제 1 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계와, ⑹ 상기 기판, 제 2 범프 및 제 2 절연판 댐의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 하부 절연판 댐에 연결된 제 2 댐홀을 형성하는 단계와, ⑺ 상기 제 2 중앙홀, 제 2 댐홀에 전도성 물질을 도포하여 제 2 중앙홀에 전기 접촉부를 형성하고 제 2 댐홀에 측벽 절연판 댐을 형성하는 단계와, ⑻ 상기 ⑺ 단계를 통해 도포된 전도성 물질의 상부와 상기 제 2 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계와, ⑼ 잔존하는 제 2 시드층 및 상기 전도성 물질의 상부에 제 3 포토레지스트를 도포하며 3차 포토공정을 통해 상기 전기 접촉부에 연결된 제 3 중앙홀을 형성하며, 상기 측벽 절연판 댐에 연결된 제 3 댐홀을 형성하고, 상기 제 3 중앙홀과 제 3 댐홀에 전도성 물질을 도포하여 제 1 범프와 상부 절연판 댐을 생성하며, 상기 제 3 포토레지스트를 제거하는 단계와, ⑽ 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계와, ⑾ 절연성 재질의 탄성체를 투입하여 경화시키는 단계, 및 ⑿ 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법 를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: (1) providing a first seed layer on a substrate; (2) applying a first photoresist on top of the first seed layer; Forming a first dam hole at the center of the upper portion of the first seed layer through a primary photolithography process and a first dam hole located at an outer side of the upper side of the substrate; and (3) forming a first dam hole in the first center hole and the first dam hole, Forming a second bump in the first central hole, forming a lower insulating dam on the first dam hole, removing the remaining first photoresist, and (4) removing the first bump on the substrate, the second bump, Removing the first blanket metal layer deposited on top of the second bump and lower dam plate dam through a planarization process; (6) removing the first blanket metal layer deposited on the substrate, the second bump and the second Phase of the insulation plate dam Forming a second dam hole connected to the second bump by a second photoprocess and a second dam hole connected to the lower insulation dam by applying a second photoresist to the second dam hole; Applying a material to form an electrical contact in the second central hole and forming a sidewall insulation dam in the second dam hole; and (e) forming an upper portion of the conductive material applied through the step Forming a seed layer on the first seed layer, removing a second seed layer provided on the conductive material, applying a third photoresist on the remaining second seed layer and the conductive material, And a third dam hole connected to the electrical contact part through the first bump hole and the third bore hole, the third bore hole being connected to the side wall insulating plate dam, and applying a conductive material to the third center hole and the third dam hole, Removing the third photoresist, removing the second seed layer and removing the remaining photoresist, and injecting an elastic material of an insulating material to cure the upper insulating layer dam, And removing the first seed layer to separate the substrate. The present invention also provides a method of manufacturing a contactor for a semiconductor device test socket, including the method of manufacturing a contactor for a semiconductor device test socket.
본 발명에 의하면 기존의 구조에서 외팔보 구조물이 없어짐에 따라 반도체소자와 테스트 보드의 전기적 접촉성이 향상되므로, 테스트 신뢰성을 향상시킬 수 있다.According to the present invention, since the cantilever structure is eliminated in the conventional structure, the electrical contactability between the semiconductor device and the test board is improved, so that the test reliability can be improved.
그리고 본 발명은 솔더볼과 접촉이 이루어지는 전극단자를 얇게 구성하여 솔더볼과의 접촉 시에 절연판이 휘어지면서 완충작용을 하므로, 반도체소자에 가해지는 손상을 최소화할 수 있다.In the present invention, the electrode terminal making contact with the solder ball is made thin and the insulating plate is bent when it comes into contact with the solder ball so as to perform the buffering action, so that the damage to the semiconductor element can be minimized.
또한, 본 발명은 단순한 구조로서 제작에 필요한 마스크의 수가 줄어들고 공정 수가 줄어들어 제작이 간단하다.Further, the present invention has a simple structure, and the number of masks required for fabrication is reduced, and the number of processes is reduced, so that fabrication is simple.
나아가, 본 발명은 반도체소자의 전극단자와 테스트 보드간의 거리를 최소화함으로써, 단자간 발생되는 노이즈를 최소화하고 시간지연을 제거하여 고주파수 특성의 반도체에 적용할 수 있다.
Furthermore, the present invention minimizes the distance between the electrode terminal of the semiconductor device and the test board, minimizes the noise generated between the terminals, and eliminates the time delay, so that the semiconductor device can be applied to the high-frequency semiconductor.
도 1은 종래 테스트 소켓의 일 실시예를 개략적으로 설명하기 위한 구성도이다.
도 2는 종래 테스트 소켓의 다른 실시예를 개략적으로 설명하기 위한 구성도이다.
도 3은 본 발명에 따른 테스트 소켓용 컨텍터를 나타내는 사시도이다.
도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다.
도 5는 본 발명의 일실시예에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다.
도 6은 본 발명에 따른 절연판 댐을 설명하기 위한 단면도이다.
도 7은 절연판 댐의 구조적 특징을 설명하기 위한 개략도이다.
도 8은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 설명하기 위한 순서도이다.
도 9 및 도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 순서대로 도시한 개략도이다.1 is a block diagram schematically illustrating one embodiment of a conventional test socket.
2 is a block diagram schematically illustrating another embodiment of a conventional test socket.
3 is a perspective view showing a contactor for a test socket according to the present invention.
4 is a cross-sectional view showing a contactor for a test socket according to the present invention.
5 is a plan view showing a contactor for a test socket according to an embodiment of the present invention.
6 is a cross-sectional view illustrating an insulation dam according to the present invention.
Fig. 7 is a schematic view for explaining structural characteristics of the insulating plate dam. Fig.
8 is a flowchart illustrating a method of manufacturing a contactor for a test socket according to the present invention.
9 and 10 are schematic views showing, in order, a method of manufacturing a contactor for a test socket according to the present invention.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예들에 의한 절연판 댐이 구비된 반도체소자 테스트 소켓용 컨택터(이하, "반도체소자 테스트 소켓용 컨택터"라고 약칭함.)를 상세하게 설명한다.
Hereinafter, a contactor for a semiconductor device test socket (hereinafter abbreviated as "contactor for a semiconductor device test socket") equipped with an insulating plate dam according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이며, 도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다.FIG. 3 is a cross-sectional view showing a contactor for a test socket according to the present invention, and FIG. 4 is a plan view showing a contactor for a test socket according to the present invention.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)를 전기적으로 연결시키는 것으로, 절연판(100)과 전기 접촉부(200) 및 절연판 댐(300)을 포함하여 구성된다.
3 and 4, a contactor for a semiconductor device test socket according to the present invention electrically connects an
이하, 도면을 참조하여 각 구성요소별로 보다 구체적으로 설명한다. Hereinafter, each component will be described in more detail with reference to the drawings.
도 5는 본 발명의 일실시예에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다. 5 is a plan view showing a contactor for a test socket according to an embodiment of the present invention.
도 3 내지 도 5를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 절연판(100)을 포함한다.3 to 5, a contactor for a semiconductor device test socket according to the present invention includes an
상기 절연판(100)은 테스트 보드(20)의 접촉단자(22)에 안착되도록 테스트 보드(20)에 부착되는 것으로, 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 개별적 접촉을 유도하는 전기 접촉부(200)가 설치될 수 있도록 위아래를 관통하는 복수개의 홀이 형성된다.The
이러한 절연판(100)은 전체적으로 사각형 형태로 이루어지나, 반도체소자(10)에 따라 변형이 가능하므로, 한정되지 않는다. The
아울러, 절연판(100)은 절연성 재질의 탄성체로 구성된다. 보다 구체적으로, 절연성 재질의 탄성체로는 PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 라버(silicon rubber) 등의 각종 합성고무(rubber)류 및 수지류가 사용될 수 있다. In addition, the
이와 같이, 절연판(100)은 실리콘, 세라믹 등 탄성력이 있으며 절연성을 갖는 재질이면 모두 가능하다. 이러한 재질을 사용하게 되면 전기 접촉부(200)의 제작과 가공이 용이하고 제조단가를 낮출 수 있게 된다.
As described above, the
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 전기 접촉부(200)를 포함한다.Referring to FIGS. 3 and 4, a contactor for a semiconductor device test socket according to the present invention includes an
상기 전기 접촉부(200)는 반도체소자(10)의 전극단자(12)에 따라 절연판(100)에 복수개가 구비되는 것으로, 상면 및 하면에 양단이 절연판(100)의 외부로 노출되어 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)에 대한 전기적 접촉을 유도한다.The
이러한 전기 접촉부(200)는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 사이에 구비되어 전극단자(12)와 접촉단자(22)를 전기적으로 연결시킬 수 있도록 도전체로 구성된다. 이때, 전기 접촉부(200)에 사용되는 도전체로는 니켈, 니켈코발트 합금(Ni-Co) 등이 사용될 수 있다. 이러한 니켈, 니켈코발트 합금은 산화 등의 외부 요인에 대해 안정적인 기능을 제공한다.The
필요에 따라, 상기 절연판(100)의 외부로 노출된 전기 접촉부(200)의 상단 및 하단에는 각각 평판형 전도성 범프가 구비될 수 있다. 구체적으로, 전도성 범프는 전기 접촉부(200)의 상단에 연결되며 절연판(100)의 상부에 안착되는 제 1 범프(210)와, 전기 접촉부(200)의 하단에 연결되며 절연판(100)의 하부에 안착되는 제 2 범프(220)로 구성될 수 있다. If necessary, planar conductive bumps may be provided on the upper and lower ends of the
이러한 제 1 범프(210)는 반도체소자(10)의 전극단자(12)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성되며, 제 2 범프(220)는 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성된다. 이때, 상기 제 1 범프(210)는 전기 접촉부(200)와 제 2 범프(220)의 설계치수에 따라 다양한 크기를 갖도록 형성될 수 있으나, 반도체소자(10)의 전극단자(12)와 접촉됨에 따라 휘어지면서 완충작용을 제공할 수 있도록 30 내지 80 ㎛의 두께로 형성되는 것이 바람직하다.The
이와 같이, 절연판(100)에 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)가 구비되면, 상기 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)의 상하단면은 전체적으로 "エ"형, "ㄱ"형, ""형, 또는 ""형으로 형성될 수 있다. 이는, 전기 접촉부(200)가 제 1 범프(210) 및 제 2 범프(220)의 테두리 부분에 연결되는 경우, 반도체소자(10)에 약간의 오차로 결합되면 전기 접촉부(200)에 연결된 제 1 범프(210)가 반도체소자(10)의 전극단자(12)에 안정적으로 접촉되지 않는 문제가 발생될 수 있기 때문이다.When the
전술한 바와 같이, 전극단자(12)가 하강하면 전기 접촉부(200)와 반도체소자(10)의 전극단자(12)가 접촉하게 되고, 지속적인 눌림에 따라 전기 접촉부(200)와 테스트 보드(20)의 접촉단자(22)가 접촉하게 되며, 결과적으로 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 의해 서로 연결되어 전기가 통하는 상태가 된다. 이와 같이, 전기 접촉부(200)는 외부 압력에 의해 이동되는 반도체소자(10)의 전극단자(12)와 접촉되는 경우, 제 1 범프(210)에 의해 전극단자(12)와 면 접촉되므로 접촉 시 전극단자(12)에 발생되는 손상을 최소화시킬 수 있게 된다.
As described above, when the
도 3 내지 도 5를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 절연판 댐(300)을 포함한다. 3 to 5, a contactor for a semiconductor device test socket according to the present invention includes an
상기 절연판 댐(300)은 절연판(100)의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판(100)의 외형을 유지시켜 주는 것으로, 니켈 또는 니켈코발트 합금으로 구성된다.The
도 6은 본 발명에 따른 절연판 댐을 설명하기 위한 단면도이다. 6 is a cross-sectional view illustrating an insulation dam according to the present invention.
도 5 및 도 6을 참조하면, 절연판 댐(300)은 상기 절연판(100) 하면의 테두리를 커버하는 하부 절연판 댐(310)과, 상기 절연판(100) 상면의 테두리를 커버하는 상부 절연판 댐(320), 및 상기 하부 절연판 댐(310)과 상부 절연판 댐(320)을 연결하는 측벽 절연판 댐(330)으로 구성될 수 있다. 5 and 6, the
이때, 절연판 댐(300)은 절연판(100)의 상면 및 하면의 테두리를 커버할 수 있도록 측벽 절연판 댐(330)이 하부 절연판 댐(310) 및 상부 절연판 댐(320)보다 좌우방향으로 좁은 단면적을 갖도록 형성된다.
At this time, the
특정 양태로서, 본 발명에 따른 절연판 댐(300)은 도 6에 도시된 바와 같이 하부 절연판 댐(310)이 상부 절연판 댐(320)보다 긴 너비를 갖도록 형성될 수 있다.As a specific aspect, the insulating
이는, 도 7에 도시된 바와 같이, 하부 절연판 댐(310)과 상부 절연판 댐(320)이 동일한 길이를 갖도록 형성되면, 제조공정 중에 절연성 재질의 탄성체로 형성된 절연판(100)이 절연판 댐(320)의 내부에 완전히 채워지지 않은 비어있는 공간(A)이 발생될 문제가 있기 때문이다. 다시 말해, 절연판 댐(300)의 내부에 위치한 절연판(100)에 비어있는 공간(A)이 형성되면, 절연판 댐(300)이 절연판(100)으로부터 분리되는 문제가 발생될 수 있으며, 절연판(100)과 전기 접촉부(200)의 결합이 헐거워지는 문제가 발생될 수 있다.7, when the lower insulating
이와 같이, 절연판 댐(300)은 절연판(100)의 측면 전부와, 상면 및 하면의 일부를 감싸도록 형성되어 외부로부터 작용하는 충격에 의해 절연판(100)의 구조가 쉽게 변형되는 것을 방지하는 효과를 제공한다. As described above, the insulating
다시 말해, 절연판(100)의 구조 변화는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 의해 서로 연결되는 것을 방해하여 반도체소자의 테스트의 신뢰성을 낮추는 문제가 발생될 수 있지만, 절연판 댐(300)을 추가함으로써 반도체소자의 테스트에 대한 신뢰성 저하를 원천적으로 차단한다. In other words, the structural change of the insulating
한편, 반도체 디바이스의 경우 고 집적화 되면서 선폭이 미세하게 줄어들고 회로의 전기 접촉점인 숄더볼 전극단자(12)의 간격도 점점 줄어듦에 따라 반도체 디바이스의 검사장비의 구성이 용이하지 않을 뿐만 아니라, 정확성 및 신뢰성이 떨어지는 문제점이 있었다.On the other hand, in the case of a semiconductor device, the line width is finely reduced while being highly integrated, and the distance between the shoulder
포고핀 대신 탄성력의 확보를 위해 스프링 등의 탄성부재를 사용한 테스트 소켓용 스프링 컨택터는 반도체소자(10)와 테스트 보드(20) 사이의 간격을 줄이는데 한계가 있었지만, 본 발명의 전체적으로 평판형 형태를 가지는 절연판(100)을 이용하기 때문에 반도체소자(10)와 테스트 보드(20) 사이의 간격을 상당부분 줄일 수 있다.The spring contactor for a test socket using an elastic member such as a spring for securing an elastic force instead of the pogo pin has a limitation in reducing the space between the
그리고 본 발명은 각 전기 접촉부(200)가 반도체소자(10)의 전극단자(12)에 독립적으로 접촉되어 반도체소자(10)의 테스트 시 전극단자(12)와 접촉하는 압력의 영향을 분산시켜 균일한 접촉력을 유지할 수 있게 되고, 보다 정확한 테스트를 수행할 수 있게 된다.
The present invention is characterized in that each of the
아울러, 본 발명은 테스트 소켓용 컨택터의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a contactor for a test socket.
도 8은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 설명하기 위한 순서도이다.8 is a flowchart illustrating a method of manufacturing a contactor for a test socket according to the present invention.
도 8을 참조하면, 본 발명에 따른 테스트 소켓용 컨택터의 제조방법은 먼저 기판의 상부에 제 1 시드층(seed layer)을 구비하는 제 1 단계(S10)와, 상기 제 1 시드층의 상부에 포토레지스트를 도포하고 마스크를 사용하여 포토레지스트를 에칭하여 제 1 중앙홀 및 제 1 뎀홀을 형성하는 제 2 단계(S20)와, 상기 제 1 중앙홀 및 제 1 뎀홀에 전도성 물질을 도포하여 제 2 범프(220) 및 하부 절열판 댐(310)을 생성하고 포토레지스트를 제거하는 제 3 단계(S30)를 포함한다. Referring to FIG. 8, a method of manufacturing a contactor for a test socket according to the present invention comprises a first step (S10) of forming a first seed layer on a substrate, A second step (S20) of forming a first central hole and a first dome hole by applying a photoresist and etching the photoresist using a mask, and a second step (S20) of applying a conductive material to the first center hole and the first dome hole And a third step (S30) of creating the
그리고 상기 기판과 제 2 범프(220) 및 하부 절연판 댐(310)의 상부에 블랭킷 금속층을 증착하는 제 4 단계(S40)와, 상기 제 2 범프(220) 및 하부 절연판 댐(310)의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 제 5 단계(S50)와, 상기 기판과 제 2 범프(220) 및 하부 절연판 댐(310)의 상부에 포토공정을 통해 제 2 범프(220)와 연결된 제 2 중앙홀과 하부 절연판 댐(310)에 연결된 제 2 뎀홀을 형성하는 제 6 단계(S60)를 포함한다.A fourth step S40 of depositing a blanket metal layer on top of the substrate, the
또한, 상기 제 2 중앙홀과 제 2 뎀홀에 전도성 물질을 도포하여 제 2 중앙홀에 전기 접촉부(200)를 형성하고 제 2 뎀홀에 측벽 절연판 댐(330)을 형성하는 제 7 단계(S70)와, 상기 전도성 물질의 상부와 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전기 접촉부(200) 및 측벽 절연판 댐(330)의 상부에 구비된 시드층을 제거하는 제 8 단계(S80)와, 상기 시드층의 상부에 포토공정을 통해 제 3 중앙홀 및 제 3 뎀홀을 형성하고, 상기 제 3 중앙홀 및 제 3 뎀홀에 전도성 물질을 도포하여 제 2 범프(220) 및 상부 절연판 댐(320)을 생성하며, 상기 포토공정에 사용된 포토레지스트를 제거하는 제 9 단계(S90)를 포함한다.A seventh step S70 of applying a conductive material to the second center hole and the second dummy hole to form the
아울러, 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 제 10 단계(S100)와, 절연성 재질의 탄성체를 투입하여 경화시키는 제 11 단계(S110), 및 상기 제 1 단계(S10)를 통해 구비된 제 1 시드층을 제거하는 제 12 단계(S120)를 포함한다. 여기서, 포토공정이란 포토리소그래피(photolithography) 공정을 약칭한 것이다.
(S100) of removing the second seed layer and removing the remaining photoresist, an eleventh step (S110) of applying an elastic material of insulating material to harden, and the first step (S10) And a twelfth step (S120) of removing the first seed layer provided through the first seed layer. Here, the photolithography process is abbreviated as the photolithography process.
도 9 및 도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 순서대로 도시한 개략도이다. 9 and 10 are schematic views showing, in order, a method of manufacturing a contactor for a test socket according to the present invention.
도 9의 (1) 및 도 10의 (1)에 도시된 바와 같이, 본 발명은 먼저 기판(410)의 상부에 스퍼터링(sputtering), 증착(deposition) 등을 이용하여 제 1 시드층(420)을 구비시킬 수 있다. 이때, 제 1 시드층(420)은 1 내지 2㎛의 두께로 형성될 수 있다(S10). 이때, 기판(410)은 세라믹, 유리 등의 절연체를 재질로 구성된 기판을 사용할 수 있으며, 제 1 시드층(420)의 재질로는 구리(Cu)와 티타늄(Ti) 및 크롬(Cr)을 사용할 수 있다. 특정적으로, 제 1 시드층(420)는 Ti/Cu 또는 Cr/Cu를 사용할 수 있으며, 도 9와 같이 티타늄(Ti)이나 크롬(Cr)으로 형성된 하부층(422)과 구리(Cu)로 형성된 상부층(424)로 구성될 수 있다. 9 (1) and 10 (1), the present invention firstly forms a
이어서, 본 발명은 도 9의 (2) 및 도 10의 (2)와 같이 제 1 시드층(420)의 상부에 제 2 범프(220) 및 하부 절열판 댐(310)을 형성시키기 위해 1차 포토공정을 수행한다. 보다 구체적으로, 1차 포토공정은 제 1 시드층(420)의 상부에 제 1 포토레지스트(Photo Resist, 430)을 도포하고, 마스크를 사용하여 중앙부와 테두리부의 제 1 PR(430)을 식각용액으로 제거하여 제 1 중앙홀 및 제 1 뎀홀을 생성한다(S20). Next, in order to form the
그 다음, 본 발명은 도 9의 (3) 및 도 10의 (3)과 같이 제 1 중앙홀 및 제 1 뎀홀에 니켈 등을 전기도금으로 증착시켜 제 2 범프(220) 및 하부 절열판 댐(310)을 생성하고, 상기 제 2 범프(220) 및 하부 절열판 댐(310) 주위에 잔존하는 제 1 PR(330)을 제거한다(S30).Next, as shown in FIGS. 9 (3) and 10 (3), nickel is deposited on the first central hole and the first dam hole by electroplating to form the
이어서 본 발명은 도 9의 (4) 및 도 10의 (4)와 같이 기판(410), 제 2 범프(220), 하부 절열판 댐(310)의 상부에 블랭킷 금속층(440)을 형성한다. 이때, 블랭킷 금속층(440)은 구리 등이 기판 및 제 2 범프(220)의 상부에 전기도금을 통해 형성된다(S40). 그리고 본 발명은 도 9의 (4) 및 도 10의 (4)와 같이 제 2 범프(220) 및 하부 절열판 댐(310)의 상부에 형성된 블랭킷 금속층(440)을 평탄화 공정을 통해 제거한다(S50). 이러한 평탄화 공정에서는 제 2 범프(220) 및 하부 절열판 댐(310)의 상면이 노출되도록 제 2 범프(220) 및 하부 절열판 댐(310)의 상부에 증착된 블랭킷 금속층(340)을 랩핑(lapping) 공정을 통해 깍아내는 과정이 진행된다(S50).Next, the
필요에 따라, 본 발명은 도 10의 (5)와 같이 제 2 범프(220)의 일부가 절연판에 내삽되도록 추가적인 포토공정과 전기도금 증착공정을 수행한다. 보다 구체적으로, 블랭킷 금속층(340)과 제 2 범프(220) 및 하부 절열판 댐(310)의 상부에 PR을 도포하고, S20 단계에서 이용한 마스크를 재사용하여 제 1 중앙홀 및 제 1 뎀홀의 연장홀을 생성한다. 그리고 연장홀에 니켈 등을 전기도금으로 증착시켜 연장된 제 2 범프 및 보완 절열판 댐(315)을 생성하고, 연장된 제 2 범프 및 보완 절열판 댐(315) 주위에 잔존하는 PR을 제거한다. If necessary, the present invention performs additional photoprocessing and electroplating deposition processes such that a part of the
이와 같이, 절연판(100) 내부 및 외부에 제 2 범프(220)가 위치하도록 전기 접촉부(200)를 구성하는 것은 절연판(100)의 외부로 노출되는 제 2 범프(220)를 최소화시켜 절연판(100)의 처짐을 방지하기 위함이다. 다시 말해, 절연판(100)의 외부로 노출되는 제 2 범프(220)의 두께를 최소화시켜 테스트 보드(20)와 절연판(100)의 이격거리를 줄임으로써 절연판(100)의 처짐을 방지한다.The formation of the
다음으로, 본 발명은 도 9의 (5)과 같이 블랭킷 금속층(340)의 상부에 2차 포토공정을 수행한다. 보다 구체적으로, 2차 포토공정은 블랭킷 금속층(440)의 상부에 제 2 PR(450)을 도포하고, 마스크를 사용하여 제 2 범프(220)와 연결된 제 2 중앙홀과 하부 절연판 댐과 연결된 제 2 뎀홀을 생성한다(S60). 동일한 맥락으로, 본 발명은 도 10의 (6)과 같이 연장된 제 2 범프 및 보완 절열판 댐의 상부에 2차 포토공정을 수행할 수 있다. 보다 구체적으로, 2차 포토공정은 제 2 범프 및 보완 절열판 댐의 상부의 상부에 제 2 PR(450)을 도포하고, 마스크를 사용하여 연장된 제 2 범프(220)와 연결된 제 2 중앙홀과 보완 절연판 댐과 연결된 제 2 뎀홀을 형성한다(S60). Next, the present invention performs a secondary photolithography process on the blanket metal layer 340 as shown in FIG. 9 (5). More specifically, in the secondary photoprocessing process, the
이어서, 본 발명은 도 9의 (6) 및 도 10의 (7)과 같이 제 2 중앙홀과 제 2 뎀홀에 니켈 등의 전도성 물질을 전기도금을 통해 증착시켜 전기 접촉부(200)와 측벽 절연판 댐(330)을 생성한다(S60). 필요에 따라, 본 단계에서는 제 2 PR(450) 상면을 CMP(Chemical Mechanical Polishing) 공정을 통해 평탄하게 연마한다(S60). Next, as shown in FIGS. 9 (6) and 10 (7), a conductive material such as nickel is deposited on the second central hole and the second dam hole through electroplating to form an
그 다음, 본 발명은 도 9의 (7) 및 도 10의 (8)과 같이 식각을 통해 제 2 PR(450)의 상부를 소정 두께로 제거하고, 상기 제 2 PR(450)의 상부에 제 2 시드층(460)을 구비하며, 전기 접촉부(200)와 측벽 절연판 댐(330)의 상면이 노출되도록 전도성 물질의 상면에 구비된 제 2 시드층(460)을 CMP(Chemical Mechanical Polishing) 공정을 통해 제거한다(S80). 9 (7) and 10 (8), the upper part of the
그리고 본 발명은 도 9의 (8) 및 도 10의 (9)와 같이 제 3 PR(470)을 도포하고 3차 포토공정을 수행한다. 보다 구체적으로, 마스크를 사용하여 전기 접촉부(200)와 연결된 제 3 중앙홀과 측벽 절연판 댐(330)과 연결된 제 3 뎀홀을 형성한다. 또한, 제 3 중앙홀 및 제 3 뎀홀에 전도성 물질을 도포하여 제 1 범프(210) 및 상부 절연판 뎀(320)을 생성하며, 3차 포토공정에 사용된 제 3 PR(470)을 제거한다(S90).9 (8) and 10 (9), the present invention applies the
다음으로, 본 발명은 도 9의 (9) 및 도 10의 (10)과 같이 제 2 시드층(460)을 제거한 후 제 2 PR(450)도 제거하고(S100), 도 9의 (10) 및 도 10의 (11)과 같이 제 2 PR(450)이 제거된 자리에 PDMS 등의 탄성체를 투입하고 경화시켜 절연판(100)을 생성한다(S110). 9 (9) and 10 (10), the
마지막으로, 본 발명은 도 9의 (11) 및 도 10의 (12)와 같이 제 1 시드층(420)을 제거하여 절연판 뎀이 구비된 테스트 소켓용 컨택터를 제조한다(S120). Finally, the
이상에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the appended claims. It can be understood that it is possible.
10 : 반도체소자 12 : 전극단자
20 : 테스트 보드 22 : 접촉단자
100 : 절연판 200 : 전기 접촉부
210 : 제 1 범프 220 : 제 2 범프
300 : 절연판 댐 310 : 하부 절연판 댐
320 : 측벽 절연판 댐 330 : 상부 절연판 댐
410 : 기판 420 : 제 1 시드층
422 : 티타늄층 424 : 구리층
430 : 제 1 PR 440 : 블랭킷 금속층
450 : 제 2 PR 460 : 제 2 시드층
470 : 제 3 PR 10: Semiconductor device 12: Electrode terminal
20: test board 22: contact terminal
100: insulating plate 200: electrical contact
210: first bump 220: second bump
300: insulating plate dam 310: lower insulating plate dam
320: side wall insulating plate dam 330: upper insulating plate dam
410: substrate 420: first seed layer
422: titanium layer 424: copper layer
430: first PR 440: blanket metal layer
450: second PR 460: second seed layer
470: 3rd PR
Claims (7)
상기 테스트 보드에 안착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 패턴이 복수개로 형성된 절연판;
상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부; 및
상기 절연판의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판의 외형을 유지시켜 주는 절연판 댐을 포함하며,
상기 절연판 댐은
상기 절연판 하면의 테두리를 커버하는 하부 절연판 댐과, 상기 절연판 상면의 테두리를 커버하는 상부 절연판 댐, 및 상기 하부 절연판 댐과 상부 절연판 댐을 연결하는 측벽 절연판 댐으로 구성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.A contactor for a test socket for electrically connecting an electrode terminal of a semiconductor device to a contact terminal of a test board,
An insulating plate which is seated on the test board and is made of an elastic material of an insulating material and has a plurality of patterns for inducing individual contact between the electrode terminal and the contact terminal;
An electrical contact portion provided on the pattern so as to expose both ends on the upper and lower surfaces of the pattern to induce electrical contact between the electrode terminal and the contact terminal; And
And an insulating plate dam which is provided along the sides of the insulating plate and on the upper and lower surfaces to maintain the external shape of the insulating plate against an external impact,
The insulation dam
A lower insulating plate dam covering an edge of the lower surface of the insulating plate; an upper insulating plate dam covering an edge of the upper surface of the insulating plate; and a side wall insulating plate dam connecting the lower insulating plate dam and the upper insulating plate dam. Contactor.
니켈 또는 니켈코발트 합금으로 구성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터.The apparatus of claim 1, wherein the insulating plate dam
Nickel or a nickel-cobalt alloy. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 하부 절연판 댐 및 상부 절연판 댐보다 좁은 단면적을 갖도록 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터. 2. The apparatus of claim 1, wherein the sidewall insulation dam
Sectional area smaller than that of the lower insulating plate dam and the upper insulating plate dam.
상기 하부 절연판 댐은 상기 상부 절연판 댐보다 긴 너비를 갖도록 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터. 5. The method of claim 4,
Wherein the lower insulating plate dam is formed to have a longer width than the upper insulating plate dam.
⑵ 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀과 상기 기판의 상부측 외각에 위치한 제 1 댐홀을 형성하는 단계;
⑶ 상기 제 1 중앙홀 및 제 1 댐홀에 전도성 물질을 도포하여 제 1 중앙홀에 제 2 범프를 형성하고, 제 1 댐홀에 하부 절연판 댐을 형성하며, 잔존하는 제 1 포토레지스트를 제거하는 단계;
⑷ 상기 기판, 제 2 범프, 하부 절연판 댐의 상부에 제 1 블랭킷 금속층을 증착하는 단계;
⑸ 상기 제 2 범프 및 하부 절연판 댐의 상부에 증착된 제 1 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계;
⑹ 상기 기판, 제 2 범프 및 제 2 절연판 댐의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 하부 절연판 댐에 연결된 제 2 댐홀을 형성하는 단계;
⑺ 상기 제 2 중앙홀, 제 2 댐홀에 전도성 물질을 도포하여 제 2 중앙홀에 전기 접촉부를 형성하고 제 2 댐홀에 측벽 절연판 댐을 형성하는 단계;
⑻ 상기 ⑺ 단계를 통해 도포된 전도성 물질의 상부와 상기 제 2 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계;
⑼ 잔존하는 제 2 시드층 및 상기 전도성 물질의 상부에 제 3 포토레지스트를 도포하며 3차 포토공정을 통해 상기 전기 접촉부에 연결된 제 3 중앙홀을 형성하며, 상기 측벽 절연판 댐에 연결된 제 3 댐홀을 형성하고, 상기 제 3 중앙홀과 제 3 댐홀에 전도성 물질을 도포하여 제 1 범프와 상부 절연판 댐을 생성하며, 상기 제 3 포토레지스트를 제거하는 단계;
⑽ 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계;
⑾ 절연성 재질의 탄성체를 투입하여 경화시키는 단계; 및
⑿ 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법.(A) providing a first seed layer on top of the substrate;
(2) applying a first photoresist to the upper portion of the first seed layer and forming a first dam hole at the center of the upper portion of the first seed layer through the first photolithography process and a first dam hole located at an outer side of the upper side of the substrate ;
(3) applying a conductive material to the first center hole and the first dam hole to form a second bump in the first center hole, forming a lower insulation dam in the first dam hole, and removing the remaining first photoresist;
(4) depositing a first blanket metal layer on top of the substrate, the second bump, the lower insulating plate dam;
(5) removing the first blanket metal layer deposited on top of the second bump and lower insulating dam by planarization;
(6) applying a second photoresist to the upper portion of the substrate, the second bump and the second insulating plate dam, forming a second dam hole connected to the second bump through the second hole process and a second dam hole connected to the lower insulating plate dam ;
Applying a conductive material to the second center hole and the second dam hole to form an electrical contact portion in the second center hole and forming a side wall insulation dam in the second dam hole;
Forming a second seed layer on top of the conductive material applied through the step and the second photoresist and removing a second seed layer on the conductive material;
Forming a third central hole connected to the electrical contact through a third photoprocess by applying a third photoresist to the second seed layer and the conductive material remaining thereon, and forming a third dam hole connected to the side wall insulation dam Applying a conductive material to the third center hole and the third dam hole to create a first bump and an upper insulation dam, and removing the third photoresist;
Removing the second seed layer and removing the remaining photoresist;
(C) charging an elastic body made of an insulating material to harden it; And
And removing the first seed layer to separate the substrate.
상기 측벽 절연판 댐은 상기 탄성체가 측면에 접촉되도록 형성되고, 상기 하부 절연판 댐은 상기 탄성체가 상면에 접촉되도록 형성되며, 상기 상부 절연판 댐은 상기 탄성체가 하면에 접촉되도록 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터의 제조방법.The method according to claim 6,
Wherein the side wall insulating plate dam is formed to contact the side surface of the elastic body, the lower insulating plate dam is formed to contact the upper surface of the elastic body, and the upper insulating plate dam is formed to contact the lower surface of the elastic body. A method for manufacturing a contactor for a socket.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140172215A KR101535179B1 (en) | 2014-12-03 | 2014-12-03 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140172215A KR101535179B1 (en) | 2014-12-03 | 2014-12-03 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101535179B1 true KR101535179B1 (en) | 2015-07-08 |
Family
ID=53791894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140172215A KR101535179B1 (en) | 2014-12-03 | 2014-12-03 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101535179B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200045159A (en) | 2018-10-22 | 2020-05-04 | 공주대학교 산학협력단 | Ni-based alloy with excellent hardness, electric conductivity and magnetic properties for a semiconductor test socket and alloy powder comprising the same |
CN111938635A (en) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微***与信息技术研究所 | Method for preparing salient point and test board for brain electrode rear end connection and test structure |
KR20210014986A (en) | 2019-07-31 | 2021-02-10 | 공주대학교 산학협력단 | Fe-BASED ALLOY WITH EXCELLENT HARDNESS, ELECTRIC CONDUCTIVITY AND MAGNETIC PROPERTIES FOR SEMICONDUCTOR TEST SOCKET AND ALLOY POWDER COMPRISING THE SAME |
US11204369B2 (en) | 2018-05-11 | 2021-12-21 | Micro Friend Co., Ltd | Semiconductor device test socket |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008052412A (en) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | Semiconductor memory card |
KR20100069133A (en) * | 2008-12-16 | 2010-06-24 | 서상규 | Spring contactor of test socket for semiconductor device |
JP2011122924A (en) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
KR101420170B1 (en) * | 2013-03-26 | 2014-07-18 | 재단법인 서울테크노파크 | Contactor of test socket for semiconductor device and method of manufacturing the same |
-
2014
- 2014-12-03 KR KR1020140172215A patent/KR101535179B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008052412A (en) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | Semiconductor memory card |
KR20100069133A (en) * | 2008-12-16 | 2010-06-24 | 서상규 | Spring contactor of test socket for semiconductor device |
JP2011122924A (en) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
KR101420170B1 (en) * | 2013-03-26 | 2014-07-18 | 재단법인 서울테크노파크 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11204369B2 (en) | 2018-05-11 | 2021-12-21 | Micro Friend Co., Ltd | Semiconductor device test socket |
KR20200045159A (en) | 2018-10-22 | 2020-05-04 | 공주대학교 산학협력단 | Ni-based alloy with excellent hardness, electric conductivity and magnetic properties for a semiconductor test socket and alloy powder comprising the same |
KR102173626B1 (en) | 2018-10-22 | 2020-11-04 | 공주대학교 산학협력단 | Ni-based alloy with excellent hardness, electric conductivity and magnetic properties for a semiconductor test socket and alloy powder comprising the same |
KR20210014986A (en) | 2019-07-31 | 2021-02-10 | 공주대학교 산학협력단 | Fe-BASED ALLOY WITH EXCELLENT HARDNESS, ELECTRIC CONDUCTIVITY AND MAGNETIC PROPERTIES FOR SEMICONDUCTOR TEST SOCKET AND ALLOY POWDER COMPRISING THE SAME |
CN111938635A (en) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微***与信息技术研究所 | Method for preparing salient point and test board for brain electrode rear end connection and test structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101921291B1 (en) | Semiconductor Device Test Socket | |
KR102018784B1 (en) | Method for testing electrode circuit pin and electrode circuit testing pin using the same | |
KR101045671B1 (en) | Probe Card with Spatial Transducer | |
KR101535179B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
US9176168B2 (en) | Probe card | |
KR100592214B1 (en) | Method for manufacturing probe card | |
JP2014089089A (en) | Multilayer wiring board, and probe card using the same | |
KR101566173B1 (en) | Semiconductor test socket and manufacturing method thereof | |
KR101311752B1 (en) | Contactor for testing semiconductor and manufacturing method thereof | |
KR101514636B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
CN101750525B (en) | Manufacture method of test socket and elastic test probe used by same | |
KR101339124B1 (en) | Semiconductor test socket and manufacturing method thereof | |
EP3364194B1 (en) | Kelvin test probe, kelvin test probe module, and manufacturing method therefor | |
KR101420170B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
KR101391799B1 (en) | Conductive contactor for testing semiconductor | |
US20150351229A1 (en) | Printed circuit board comprising co-planar surface pads and insulating dielectric | |
KR101785428B1 (en) | Test Socket of Semiconductor Device | |
KR100961454B1 (en) | Probe substrate and making method thereof | |
KR101678366B1 (en) | Method for manufacturing elastic contactor | |
KR101856124B1 (en) | Probe module and manufacturing method thereof | |
KR101878075B1 (en) | Test Socket of Fan-Out Type Semiconductor Device | |
KR100977207B1 (en) | Method for manufacturing probe and probe card | |
KR20130058297A (en) | Electrical conductive powder and semiconductor test socket | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
KR101024098B1 (en) | Method for bonding probe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 5 |