KR101519601B1 - 반도체 모듈 및 이를 포함하는 전자 시스템 - Google Patents

반도체 모듈 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR101519601B1
KR101519601B1 KR1020080088880A KR20080088880A KR101519601B1 KR 101519601 B1 KR101519601 B1 KR 101519601B1 KR 1020080088880 A KR1020080088880 A KR 1020080088880A KR 20080088880 A KR20080088880 A KR 20080088880A KR 101519601 B1 KR101519601 B1 KR 101519601B1
Authority
KR
South Korea
Prior art keywords
module
module substrate
present
memory elements
memory
Prior art date
Application number
KR1020080088880A
Other languages
English (en)
Other versions
KR20100030096A (ko
Inventor
백중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080088880A priority Critical patent/KR101519601B1/ko
Priority to US12/554,173 priority patent/US8456000B2/en
Publication of KR20100030096A publication Critical patent/KR20100030096A/ko
Application granted granted Critical
Publication of KR101519601B1 publication Critical patent/KR101519601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/046—Planar parts of folded PCBs making an angle relative to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

3차원 반도체 모듈 및 이를 포함한 전자 시스템이 설명된다. 모듈 기판, 모듈 기판의 일부 상에 형성된 로직 소자, 및 모듈 기판의 다른 일부 상에 형성된 다수 개의 메모리 소자들을 포함하고, 다수 개의 메모리 소자들은 로직 소자에 대하여 수직한 형태로 배치되고, 다수 개의 메모리 소자들이 형성된 모듈 기판은 지지부에 의하여 지지된다.
3차원 반도체 모듈, 지지부

Description

반도체 모듈 및 이를 포함하는 전자 시스템{A Semiconductor Module And An Electronic System Including The Same}
본 발명은 로직 소자와 메모리 소자를 포함하는 반도체 모듈 및 반도체 모듈을 포함하는 전자 시스템에 관한 것이다.
차세대 반도체 소자의 발전 방향은 고속화, 소형화, 저전력화, 대용량화 등이며, 이에 대한 이견이 없다. 이러한 반도체 기술의 발전 방향 중, 특히 주목되고 있는 분야들 중 하나가 MCP(multi chip package)이고, 나아가 SIP (system in a package) 기술이다. 이 기술은 차세대 반도체 기술을 크게 변화시키지 않고 적용함으로써 얻을 수 있는 효과가 상대적으로 우수하기 때문에 즉시 적용될 수 있는 기술로 많은 연구가 되고 있다. 그러나, 기본적으로 단일 반도체 칩 또는 반도체 패키지에 대한 연구는 시스템적인 관점에서 반도체 소자의 문제점을 발견하고 이것을 해결하기 어렵다. 즉, 시스템적인 관점에서의 반도체 기술의 개발 방향 등의 비전을 제시하기 못한다는 점이다. 때문에 차세대 반도체 소자의 성능을 더욱 발전시키는데 어려움이 존재한다.
본 발명이 해결하고자 하는 과제는, 로직 소자와 메모리 소자의 신호 전달 경로를 줄이고, 냉각 효율을 개선함으로써, 회로의 성능 및 집적도를 높일 수 있는 반도체 모듈을 제공함에 있다.
본 발명이 해결하고자 하는 다른 과제는, 상기 반도체 모듈을 포함함으로써, 시스템 성능 및 집적도를 높일 수 있는 전자 시스템을 제공함에 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 반도체 모듈은, 모듈 기판, 모듈 기판의 일부 상에 형성된 로직 소자, 및 모듈 기판의 다른 일부 상에 형성된 다수 개의 메모리 소자들을 포함하고, 다수 개의 메모리 소자들은 로직 소자에 대하여 수직한 형태로 배치되고, 다수 개의 메모리 소자들이 형성된 모듈 기판은 지지부에 의하여 지지된다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 전자 시스템은, 주 회로 기판, 및 주 회로 기판 상에 형성된 반도체 모듈을 포함하고, 반도체 모듈은, 모듈 기판, 모듈 기판의 일부 상에 형성된 로직 소자, 및 모듈 기판의 다른 일부 상에 형성된 다수 개의 메모리 소자들을 포함하고, 다수 개의 메모리 소자들은 로직 소 자에 대하여 수직한 형태로 배치되고, 다수 개의 메모리 소자들이 형성된 모듈 기판은 지지부에 의하여 지지된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상술한 바와 같이 본 발명의 기술적 사상에 의한 반도체 모듈 및 전자 시스템은, 신호 경로가 짧고 냉각 효율이 좋아지므로 반도체 회로의 성능 및 회로의 집적도를 향상시킬 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
본 발명자는 시스템적인 관점에서 반도체 모듈의 성능을 개선할 수 있는 다양한 연구와 실험을 진행하였다. 그 중 하나의 연구 결과가 반도체 모듈의 성능을 개선하는 것이다. 전자 시스템들은 개인용 컴퓨터, 고성능 컴퓨터, 및 서버뿐만 아니라, 입력 신호를 분석, 처리하여 출력 신호를 내는 시스템 등을 포함한다. 모든 전자 시스템들은 로직 소자와 메모리 소자를 포함하고, 그 소자들은 전자 시스템 내에 모듈화 되어 포함된다. 예를 들어, 개인용 컴퓨터의 경우, 중앙 처리 장치와 주 메모리, 그래픽 프로세서와 그래픽 메모리 등이 반드시 필요하다. 각 반도체 소자의 신호 처리 속도는 수 십GHz를 넘어가고 있는 단계이나, 그 신호를 서로 주고 받는 속도는 아직 MHz에 머물고 있다. 시스템의 신호 전송 속도는 반도체 소자의 신호 처리 속도를 개선하는 것과는 달리, 전기적으로 연결된 여러 전자 소자들의 특성과 각 연결 지점의 부하, 임피던스 등을 복합적으로 분석, 판단하고 개선하여야 하므로 매우 복잡하고 어렵다. 즉, 모듈 또는 시스템적인 관점에서 전자 시스템의 성능을 개선하는 것은 그 동안 깊이 연구되지도 못하였고, 효과적인 대안이 제시되지도 못하였다.
이에, 본 발명자는 전자 시스템의 물리적 전기적 성능을 높일 수 있는 연구를 진행하였고, 그 결과에 따른 발명을 설명한다. 구체적으로, 로직 소자와 메모리 소자의 물리적인 거리를 줄여 전기 신호가 흐르는 경로(path)를 짧게 하고, 모듈의 점유 면적을 줄이며, 반도체 소자의 냉각 효율을 높이고, 전자 시스템을 보다 간단하게 조립할 수 있는 반도체 모듈 및 전자 시스템이다. 따라서, 고성능이면서도, 생산가가 낮은 반도체 모듈 및 전자 시스템이다.
본 명세서에는 본 발명의 기술적 사상을 이해하기 쉽게 하고, 또 설명의 편의를 위하여, 로직 소자와 메모리 소자가 결합된 구조를 반도체 모듈이라 명명하고 설명한다.
본 명세서에서는, 각 도면들에 도시된 구성 요소들의 기능이 다른 실시예들과 비교하여, 특별하게 다르지 않을 경우에는 그 구성 요소들을 별도로 설명하지 않는다. 각 실시예들에 대한 설명에서, 관련 도면에 도시된 구성 요소에 대한 설명이 없을 경우, 그 구성 요소는 다른 실시예에 대한 도면에 도시된 유사한 구성 요소 및 그 설명을 참조하여 이해될 수 있다.
본 발명의 모든 실시예들은 각각 독립적으로 적용된 경우들을 예시하며 설명되었지만, 반드시 독립적일 필요가 없다. 즉, 모든 실시예들은 서로 호환될 수 있다. 각 실시예들은 몇 가지 특수한 경우들을 제외하면 동시에 적용될 수 있다.
이하에서, 첨부한 도면들을 참조하여 본 발명의 개념적인 실시예들을 설명한다.
도 1a및 1b는 본 발명의 기술적 사상을 설명하기 위한 반도체 모듈들(100a, 100b)을 개념적으로 도시한 평면도들이다. 도 1a를 참조하면, 본 발명의 기술적 사상에 의한 반도체 모듈(100a)은 로직 소자(110)와, 로직 소자(110)의 좌우 방향에 형성된 메모리 모듈들(120)을 포함한다. 상세하게, 하나의 로직 소자(110)의 좌우 방향에 각각 메모리 모듈들(120)이 인접하여 형성된 반도체 모듈(100a)을 예시적으로 보여준다. 메모리 모듈(100a)의 메모리 소자들(125)은 로직 소자(110)의 일 측면에 수직한 형태로 형성될 수 있다. 메모리 모듈(120)은 다수 개의 메모리 소자들(125)을 포함하며, 일반적으로 8개의 메모리 소자들(125)을 포함하나, 반드시 이에 한정되는 것은 아니다. 도면에는 모듈 기판들(130)의 바깥 쪽 면에만 메모리 소자들(125)이 형성된 것으로 도시되어 있으나, 이것은 예시적인 것이다.
메모리 소자들(125)은 모듈 기판들(130)의 일 측면에만 형성될 수도 있고, 양 측면에 형성될 수도 있다. 메모리 소자들(125) 중에는 메모리 제어 소자(memory control chip)가 포함될 수 있다. 제어 소자는 다른 말로 메모리 컨트롤러로 이해될 수 있다. 즉, 메모리 소자들(125)은 그 자체로서 하나의 메모리 모듈을 구성할 수 있다.
모듈 기판들(130)은 로직 소자(110)와 메모리 모듈(120), 즉 메모리 소자들(125)을 전기적으로 연결할 수 있다. 모듈 기판들(130)은 부도체로 형성되며, 전도성 배선을 포함할 수 있다. 본 발명의 기술적 사상에서, 모듈 기판들(130)은 단단한(rigid) 재질로 형성될 수도 있고, 유연한(flexible) 재질로 형성될 수도 있다. 이 설명은 종단면도들을 참조하여 보다 상세하게 설명될 것이다.
모듈 기판들(130)의 일 측면에는 지지부들(140)이 형성될 수 있다. 그러나, 모듈 기판들(130)의 양 측면에 다수 개의 지지부들(140)이 형성될 수도 있으며, 또는 지지부들(140)의 양 측면에 다수 개의 모듈 기판들(130)이 형성될 수도 있다. 이 경우, 모듈 기판들(130) 및 지지부들(140)은 각각 독립적으로 형성될 수도 있다. 지지부들(140)은 주 회로 기판 또는 모듈 소켓과 물리적으로 접촉, 고정될 수 있다. 또, 로직 소자와 물리적으로 접촉될 수 있다.
지지부들(140)은 모듈 기판(130)이 로직 소자(110)에 대하여 수직한 형태를 유지할 수 있도록 모듈 기판(130)을 지지할 수 있다. 예를 들어, 지지부들(140)은 모듈 기판(130)과 부분적 또는 전체적으로 접착될 수 있다. 또는 모듈 기판(130)이 지지부들(140)에 부분적 또는 전체적으로 걸리는(hang) 모양으로 지지될 수 있다. 지지부들(140)에 대한 더 상세한 설명은 후술된다.
로직 소자(110) 상에는 히트 싱크(160, heat sink)가 배치(mount)될 수 있다. 히트 싱크(160) 상에는 냉각 팬(도 1b의 170)이 배치될 수 있다. 본 실시예에서는 냉각 팬이 배치되지 않을 수도 있다. 본 실시예에서, 메모리 모듈들(120)은 로직 소자(110) 또는 히트 싱크(160)의 두 방향에 형성되고, 두 방향은 개방된다. 따라서, 냉각을 위한 공기의 흐름이 크게 제한되지 않는다. 즉, 본 실시예에 의한 반도체 모듈(110a)을 전자 시스템에 적용할 경우, 전자 시스템이 가진 시스템용 냉각 팬으로부터 냉각 공기를 전달 받을 수 있다. 본 실시예는 히트 싱크(160) 상에 냉각 팬이 배치되지 않을 수 있음을 보여준다. 히트 싱크(160)에 대한 설명은 더 상세하게 후술된다.
도 1b를 참조하면, 본 발명의 기술적 사상에 의한 반도체 모듈(100b)은 로직 소자(110)의 네 방향에 형성된 다수 개의 메모리 모듈들(120)을 포함한다. 또한, 메모리 소자들(125)은 모듈 기판들(130)의 양 면에 형성될 수 있다. 본 도면은 본 발명의 기술적 사상의 여러 실시예를 하나의 도면에 도시한 것이다. 즉, 메모리 모듈들(120)이 로직 소자(110)의 네 방향 ― 로직 소자(110)가 정방형이라고 가정할 경우 ― 에 형성될 수 있고, 각 메모리 모듈들(120)은 모듈 기판(130)의 양면에 형성된 메모리 소자들(125)을 포함할 수 있다. 또, 모듈 기판들(130)은 다층으로 형성될 수 있다. 이것은 보다 상세하게 후술되고, 본 발명의 기술적 사상에 의한 더 많은 실시예들이 첨부되는 도면들을 참조하여 더욱 상세하게 설명될 것이다.
히트 싱크(160) 상에는 냉각 팬(170)이 배치될 수 있다. 본 실시예에서는 로직 소자(110) 및 히트 싱크(160)의 네 방향에 메모리 모듈들(120)이 형성되므로 냉각을 위한 공기의 유통이 상대적으로 제한될 수 있다. 본 실시예는 히트 싱크(160) 상에 냉각 팬(170)이 배치되는 것이 냉각 효율을 높이기에 유리함을 보여준다.
일반적으로, 개인용 컴퓨터를 비롯한 전자 시스템에서, 로직 소자와 메모리 소자는 각각 다른 위치에 형성된다. 즉, 전자 시스템의 주 회로 기판은 메모리 소자들을 형성시킬 수 있는 슬롯들을 다수 개 포함한다. 전자 시스템의 성능을 개선하기 위하여 극복해야 하는 기술들 중 하나가 로직 소자와 메모리 소자의 소통 경로를 줄이는 것이다. 현재 및 미래의 반도체 소자들은 나노 초 단위를 넘어 피코 초 단위에서 동작한다. 따라서, 전자 시스템의 동작을 보다 안정되고 빠르게 하기 위하여, 각 전자 신호의 전달 경로를 짧게 하는 것이 반드시 개선되어야 할 문제로 등장하고 있다. 그러나, 전달 경로는 전자 시스템에서 저항 요소로 작용하기 때문에 쉽게 경로를 짧게 할 수 없다. 즉, 연결된 전자 소자들의 상호 임피던스가 매칭되어야만 전자 소자들과 전자 시스템이 오동작을 하지 않고 정상 동작을 하게 되는 것이다. 이 경우, 각 전달 경로의 길이가 변함에 따라 각 전자 소자들이 받는 영향을 고려해야 하고, 설계 기술에서 이를 극복해야 한다. 그러나, 관련된 연구가 아직 미흡하기도 하지만, 무엇보다도 전달 경로의 길이 축소에 대한 기술 표준 규격이 완전히 설정되어 있지 못하다는 것이 가장 큰 걸림이라 할 수 있다. 상세하게, 전달 경로를 임의로 줄일 경우, 반도체 소자 기술, 반도체 모듈 기술, 반도체 회로 기판 기술 등이 임의적으로 영향을 받게 되기 때문에 큰 혼란을 야기시킨다. 본 발명의 기술적 사상은 그러한 점에서, 매우 좋은 해결책을 제시한다.
본 발명의 다양한 실시예들에서, 로직 소자와 메모리 소자들은 매우 근접하여 형성된다. 즉, 상대적으로 로직 소자와 메모리 소자가 서로 가깝게 형성됨으로써, 데이터 송수신 속도가 매우 빨라진다. 또, 메모리 중에서도 상대적으로 속도가 빠른 랜덤 억세스 메모리들(RAM: Random Access Memories)이 적용될 경우, 로직 소자의 캐시(cache) 메모리로도 활용될 수 있다. 반드시 캐시 메모리로 활용되지는 않더라도, 로직 소자의 신호 처리 속도가 매우 빨라지기 때문에 전자 시스템의 성능이 개선된다.
로직 소자 및 메모리 소자는 모듈 기판 상에 형성되어 서로 전기적으로 연결될 수 있다. 도면에는 가장 쉽게 접할 수 있는 경우로 중앙 처리 장치(CPU: central process unit)를 로직 소자로 예시한다. 이것은 단지 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위한 것이며 한정적인 것이 아니다. 즉, 마이크로 프로세서, 그래픽 프로세서 등을 비롯하여 다양한 로직 소자가 적용될 수 있다. 또, 듀얼 프로세서 기술이 적용될 수도 있다. 그러나, 로직 소자가 두 개 이상 도시될 경 우에는 도면 및 설명이 복잡해지므로 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 로직 소자가 하나인 것으로 가정한다.
도 2는 본 발명의 제1 실시예에 의한 반도체 모듈(200)을 개념적으로 도시한 종단면도이다. 도 2를 참조하면, 본 발명의 제1 실시예에 의한 반도체 모듈(200)은, 3차원의 모듈 기판(230) 상에 형성된 로직 소자(210)와 메모리 소자들(225)을 포함한다. 본 실시예 및 본 명세서에서 전체적으로 메모리 소자들(225)이라 함은 메모리 모듈(220)로 확장된 개념으로 이해될 수 있다. 메모리 모듈(220)은 다수 개의 메모리 소자들(225)이 하나의 모듈 기판(230) 상에 집적된 것으로 정의될 수 있다.
메모리 모듈들(220)은 연결부들(235a)을 통하여 주 회로 기판(250, main circuit board 또는 mother board) 또는 모듈 소켓(250)과 전기적으로 연결될 수 있다. 따라서, 도시된 구성 요소는 주 회로 기판으로 이해될 수도 있고, 모듈 소켓으로 이해될 수도 있다.
모듈 기판(230)은 언급하였듯이, 단단한(rigid) 재질로 형성될 수도 있고, 유연한(flexible) 재질로 형성될 수도 있다. 따라서, 본 명세서에서는 두 가지 경우를 모두 포함하기 위하여, 도면에는 모듈 기판(230)이 단단한 재질로 형성된 것처럼 도시하고, 명세서에는 유연한 재질로 형성된 것처럼 설명한다. 두 가지 경우, 상대적인 장점과 단점을 갖는다. 예를 들어, 단단한 재질일 경우, 모양을 형성하기에 좀더 간편하고 가격이 싸며, 지지부의 모양이나 기능을 최소화 할 수 있다는 장점이 있다. 유연한 재질일 경우, 다양한 구조로 형성되는 것이 자유로우며, 파손의 위험이 적고, 보다 많은 기능적 특징을 가질 수 있다. 이에 대한 참고적인 설명들이 후술될 것이다.
도시된 모듈 기판(230)은 다수개의 단위 모듈 기판들이 분리 또는 조립된 모양으로 형성된 것일 수도 있고, 도시된 것처럼 로직 소자(210) 부와 소정 각도를 이루되, 최대로는 수직한 각도까지 꺾인 모양으로 형성된 일체형 기판일 수도 있다. 모듈 기판(230)은 부도체로 형성될 수 있다. 모듈 기판(230)은 플라스틱, 세라믹, 글래스, 또는 그 외 절연성 무기물로 형성될 수 있다. 또, 모듈 기판(230)은 PCB 기판일 수 있다. 모듈 기판(230)이 단단한 재질로 형성될 경우, 다수 개의 단단한 모듈 기판(230)이 체결 또는 기타 방법으로 조립된 형태일 수 있고, 모듈 기판(230)이 유연한 재질로 형성될 경우, 하나의 모듈 기판(230) 상에 로직 소자(210)와 메모리 소자들(225)이 모두 형성될 수 있다.
모듈 기판(230)의 일부분 상에 로직 소자(210)가 배치(mount)될 수 있다. 로직 소자(210)는 웨이퍼 상태의 로직 칩(211)이 로직 패키지 기판(213) 상에 배치되고, 로직 칩 연결부들(215)을 통해 로직 패키지 연결부들(217)과 전기적으로 연결될 수 있다. 로직 패키지 연결부들(217)은 모듈 기판(230) 상에 형성되어 모듈 연결부들(230a)을 통해 주 회로 기판(250)과 전기적으로 연결될 수 있다. 그러나, 베어 칩(bare chip) 실장 기술이 적용될 경우, 웨이퍼 상태의 로직 칩(211)이 직접 모듈 기판(230) 상에 배치될 수 있다.
로직 소자(210)는 모듈 기판(230) 상의 어느 곳이던지 배치될 수 있지만, 본 명세서에서는 로직 소자(210)가 모듈 기판(230)의 중앙 부에 배치된 것으로 도시되 고 설명된다. 즉, 좌우 균형을 이루는 것(symmetric)으로 도시되고 설명된다. 하지만, 로직 소자(210)가 모듈 기판(230) 상의 어느 한 쪽 끝 부분에만 배치될 수도 있다.
로직 소자(210)는 패키지 기판(213) 상에 배치된 로직 칩(211)과 로직 칩(211)을 덮는 패키지 덮개(219, lid)를 포함한다. 본 실시예에서, 패키지 덮개(219)는 열 전달 효율을 높이기 위하여 금속을 포함할 수 있다. 즉, 금속으로 형성될 수도 있고, 금속을 함유한 물질(금속 화합물, 금속 합금, 또는 금속부가 일부 포함된 무기물 등)로 형성될 수 있다. 또는, 패키지 덮개(219)는 다층으로 형성될 수 있다. 즉, 절연성이 보다 강조되는 부분 ­ 패키지 덮개의 내면은 세라믹 등의 부도체로 형성되고, 외부는 금속으로 형성될 수 있다. 다른 말로, 패키지 덮개(219)는 절연성 하층부와 금속성 상층부를 포함할 수 있다. 또는, 패키지 덮개(219)의 내부가 에폭시 수지 등과 같은 절연성 충진물로 채워질 경우, 패키지 덮개(219)는 단층의 금속판으로 형성될 수도 있다.
로직 소자(210)의 발열 능력을 개선하기 위하여, 로직 칩(211)과 패키지 덮개(219)는 열 전달 능력이 우수한 물질을 통해 접촉될 수 있다. 열 전달 능력이 우수한 물질은 금속일 수 있다. 이 경우, 로직 칩(211)의 상부 면은 절연물로 보호될 수 있다. 열 전달 능력이 우수한 물질은 절연물일 수 있다. 열 전달 능력이 우수한 절연성 물질은 금속보다 열 전달 능력이 떨어지지만, 고분자 물질로 형성될 수 있기 때문에 열 성형 방법을 이용하여 다양한 모양을 만들 수 있다는 것이 장점이다. 열 전도성이 우수한 절연성 재료는 미국의 쿨 폴리머社 (Cool Polymers Inc.)에서 여러 가지 재료가 개발되어 판매되고 있다. 하지만, 반드시 그 제품을 의미하는 것은 아니다.
일반적으로 로직 소자(210)는 메모리 소자(225)에 비하여 보다 많은 수의 입출력 부를 가지며, 큰 전력을 필요로 하기 때문에 발열량이 크다. 따라서, 중앙 처리 장치 같은 로직 소자(210)는 냉각을 위한 히트 싱크(260, heat sink)와 냉각 팬(270, cooling fans)을 포함하는 것이 일반적이다. 도면에는 로직 소자(210)의 패키지 덮개(219) 상에 히트 싱크(260) 및 냉각 팬(270)이 배치(mount)된 것이 예시된다.
히트 싱크(260)는 로직 소자(210)로부터 발생되는 열을 흡수하여 방출시키기 위한 구성 요소로서, 펠티어 효과를 이용한 절전 냉각 모듈(TEC: thermo electric cooler module)이 적용될 수도 있고, 상변화 냉각 기술을 이용한 열 배관(heat pipe)이 적용될 수도 있다. 본 도면에서는 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여, 히트 싱크(260)가 요철 모양으로 형성된 것으로 도시한다. 즉, 히트 싱크(260)가 냉각 핀(fin)으로 형성된 경우를 예시한다. 냉각 핀 모양의 히트 싱크(260)는 열 전달 능력을 높이기 위하여 금속 재질로 형성될 수 있으며, 예를 들어 스테인레스 금속 (SUS) 또는 알루미늄을 포함하는 금속 등으로 형성될 수 있다.
냉각 팬(270)은 회전하여 바람을 히트 싱크(260) 쪽으로 불게 할 수 있다. 냉각 팬(270)은 다양하게 잘 알려져 있으므로 상세한 설명을 생략한다.
모듈 기판(230)의 다른 일 부분 상에는 메모리 소자들(225)이 배치(mount)될 수 있다. 도면에는 메모리 소자들(225)이 플립 칩 형태의 패키지로 형성된 것으로 도시되었으나, 이에 한정되는 것은 아니다. 메모리 소자들(225)은 DRAM, SRAM, NVM, FLASH, 및 MRAM 또는 PRAM과 같은 RRAM 등이 다양하게 적용될 수 있다. 본 명세서에서는, 가장 일반적인 경우로, 메모리 소자(225)가 DRAM인 것으로 가정하여 설명한다.
모듈 기판(230)에서, 로직 소자(210)가 배치된 부분은 주 회로 기판(250)과 평행될 수 있고, 메모리 소자(225)가 배치된 부분은 로직 소자(210)의 히트 싱크(260)와 인접될 수 있다. 예를 들어, 도면에 도시되었듯이, 주 회로 기판(250)이 수평으로 놓여질 경우, 로직 소자(210)가 배치된 부분도 수평으로 놓여지고, 메모리 소자(225)가 배치된 부분은 수직으로 형성될 수 있다.
본 실시예에서, 모듈 기판(230)의 메모리 소자(225)가 배치된 면은, 로직 소자(210)가 배치(mount)된 면과 반대 방향의 면이다. 그러나, 반드시 반대 방향이어야 할 필요는 없다. 이것은 다른 실시예에서 설명될 것이다. 이 경우, 지지부들(240)은 로직 소자(210) 또는 히트 싱크(260)를 향하는 모듈 기판(230) 면에 형성될 수 있다.
도면에는 메모리 소자들(225)이 형성된 모듈 기판(230)의 높이가 히트 싱크(260)의 상단부보다 낮게 도시되었지만, 이것은 예시적인 것이다. 즉, 모듈 기판이 히트 싱크(260)의 상단부보다 높게 형성될 수 있으며, 냉각 팬(270)의 상단부보다도 높게 형성될 수도 있다.
모듈 기판(230)은 모듈 연결부들(235a)을 통해 주 회로 기판과 전기적으로 연결될 수 있다. 모듈 연결부들(235a)은 범프의 기능을 가질 수 있으며, 메사(mesa) 모양, 핀(pin) 모양 등, 다양한 모양으로 형성될 수 있다. 본 명세서에서는 볼 형태로 형성된 것을 예시한다.
지지부들(240)이 모듈 기판(230)의 한 면 또는 일부 면에 형성될 수 있다. 지지부들(240)은 금속판, 금속 프레임 또는 금속선으로 형성될 수 있다. 본 실시예에서는 예시적으로 금속판이 형성된 경우를 설명한다. 금속판은 모듈 기판과 물리적으로 접촉되어, 모듈 기판을 물리적으로 지지하는 기능을 가질 수 있다. 특히, 모듈 기판(230)이 유연한 재질의 기판인 경우, 금속판의 기능적 중요성은 더욱 커질 것이다. 또, 메모리 소자들(225)로부터 발생되는 열을 흡수하여 주 회로 기판(250)이나 히트 싱크(260)로 전달하거나 자체적으로 발산할 수 있다. 모듈 기판(230)은 지지부들(240)에 일부 또는 전부가 접촉될 수 있다. 또는 모듈 기판(230)은 지지부들(240)에 걸리는(hang) 모양일 수도 있다.
지지부들(240)은 모듈 기판(230) 상에서 특정한 전기 신호를 전달하는 전기 배선의 기능을 수행할 수도 있다. 이 경우, 전기 배선의 임피던스 등을 설정하기가 상대적으로 수월한 공급 전압 또는 접지 전압을 전달하는 전기 배선의 기능을 수행할 수 있을 것이다.
지지부들(240)은 평평한 패널 모양으로 형성될 수도 있고, 그물망 모양 또는 다수 개의 기둥들을 수직 또는 수평 방향으로 배열한 모양으로 형성될 수도 있다. 도시되지 않았으나, 지지부들(240)과 모듈 기판(230)은 접착제 등을 사용하여 직접 접착될 수도 있고, 다양한 체결부들(fasteners)를 이용하여 결합될 수도 있다. 도 면에 도시된 지지부들(240)의 모양은 본 발명의 기술적 사상을 개념적으로 이해하기 쉽도록 하기 위한 것이며 본 발명의 범주를 제한하기 위한 것이 아니다. 따라서, 지지부들(240)은 도면에 도시된 것과 다른 모양으로 다양하게 응용될 수 있음을 이해하여야 한다.
주 회로 기판(250)과 인접하는 지지부들(240)의 끝은 주 회로 기판(250)과 평행하게 형성될 수 있다. 즉, 지지부들(240)의 하단부는 꺾인 모양으로 형성될 수 있다. 본 실시예에서는 지지부들(240)의 바깥 면에 모듈 기판(230)이 형성된 것으로 예시되었으므로, 지지부들(240)의 꺾인 부분과 주 회로 기판(250) 사이에는 지지 범프들(235b)이 형성될 수 있다. 이 지지 범프들(235b)은 모듈 기판(230)과 주 회로 기판(250)을 전기적으로 연결할 수도 있고, 연결하지 않을 수도 있다. 즉, 모듈 연결부(235a) 중 하나일 수도 있고, 더미일 수도 있다. 지지 범프들(235b)은 모듈 연결부(235a)와 동시에 형성될 수 있다. 또, 지지부들(240)의 상단부도 꺾인 모양으로 형성될 수 있다. 이에 대한 설명은 후술된다.
지지부들(240)은 로직 소자(210) 상에 형성된 히트 싱크(260)와 물리적으로 접촉될 수 있다. 지지부들(240)의 일부는 히트 싱크(260)와 접착될 수도 있고, 체결될 수도 있다. 또, 단지 접촉될 수도 있으며, 공간을 두고 이격될 수도 있다. 도면에는 지지부들(240)과 히트 싱크(260)가 접착제를 통하여 접착되어 있는 것으로 예시되었다. 지지부들(240)과 히트 싱크(260)가 일체형으로 형성될 수도 있다는 것을 암시한다. 도면에서, 접착제(280)를 생략할 경우, 지지부들(240)과 히트 싱크가 공간을 두고 이격된 모양이 된다. 다른 실시예들에서, 도면을 간단하게 도시하기 위하여 접착제(280)를 더 이상 도시하지 않는다. 그러나, 모든 실시예들에 있어서, 접착제(280)가 적용될 수 있다.
지지부들(240)의 표면은 요철 형태로 형성될 수 있다. 이에 대한 설명도 더 상세하게 후술된다.
A 부분은 지지부들(240)의 하단부와 로직 소자(210)가 접착 또는 결합될 수 있다는 것을 암시한다. 상세하게, 지지부들(240)의 하단부와 상에 로직 소자(210)의 패키지 기판(213)이 놓여(mount)질 수 있고, 서로 고정될 수도 있다는 것을 의미한다. 본 실시예에서, 지지부들(240)과 로직 소자(210)의 패키지 기판(213)은 단단한 재질이다. 따라서, 지지부들(240)과 로직 소자(210)의 패키지 기판(213)이 고정될 경우, 전체적으로 항상 같은 모양을 유지하게 되고, 이것은 완성된 하나의 제품으로 제조될 수 있다는 것을 의미한다. 도면에는 단지 지지부들(240)과 로직 소자(210)의 패키지 기판(213) 서로 접촉만 하고 있는 모양으로 도시되었지만, 지지부들(240)과 로직 소자(210)의 패키지 기판(213)은 접착 또는 체결될 수 있다는 것으로 이해하여야 한다. 이후에 설명되는 다른 실시예들에서, 지지부들(240)과 로직 소자(210)의 패키지 기판(213)이 접촉되거나 혹은 접촉되지 않은 것으로 도시된 것에 상관없이, 서로 호환될 수 있는 것으로 이해하여야 한다.
도 3은 본 발명의 제2 실시예에 의한 반도체 모듈(300)을 개념적으로 도시한 종단면도이다. 도 3을 참조하면, 메모리 모듈(320)은 모듈 기판(330) 상에 2열 이상으로 배열된 메모리 소자들(325)을 포함한다. 상세하게, 모듈 기판(330) 상에 2열 또는 그 이상으로 배열될 수 있다는 것을 암시한다. 이것은 로직 소자(310)의 길이 또는 폭이 메모리 소자들(325)을 배열하기에 좁은 경우 또는 더 많은 메모리 소자들(325)을 집적하여야 할 경우 등에 유용하게 적용될 수 있다. 하나의 메모리 모듈(320)을 구성하는 메모리 소자들(325)이 8개라고 가정할 경우, 8개의 메모리 소자들(325)이 2열 이상으로 형성될 수도 있고, 16개의 메모리 소자들(325)이 2열 이상으로 형성될 수도 있다. 도면을 참조하여, 메모리 모듈(320)은 메모리 소자들(325)의 배열이 다양한 모양일 수도 있고, 같은 배열이 중복되는 것일 수도 있다. 즉, 용량이 증가될 수 있다. 예를 들어, 도시된 하나의 메모리 소자(325)가 수평 방향으로 배열된 다수 개의 메모리 소자들(325)을 포함하는 하나의 메모리 모듈(320)을 의미할 수 있고, 따라서 도시된 반도체 모듈(320)은 한 방향에 두 개의 메모리 모듈이 배치될 수 있는 것으로 이해될 수 있다. 다른 구성 요소들에 대한 설명은 도 2 및 그 설명들을 참조할 수 있다. 본 발명의 다양한 실시예들에서는 메모리 컨트롤러가 모듈 기판 상에 형성될 수도 있으므로, 메모리 소자들(325)의 위치 및 개수가 한정될 필요가 없다.
도 4는 본 발명의 제3 실시예에 의한 반도체 모듈(400)을 개념적으로 도시한 종단면도이다. 도 4를 참조하면, 본 발명의 제3 실시예에 의한 반도체 모듈(400)은 모듈 기판(430)의 일 면 상에 형성된 로직 소자(410)와, 같은 면 상에 형성된 메모리 소자들(425)을 포함한다. 다른 말로, 모듈 기판(430)이 지지부들(440)의 로직 소자(410)쪽 일 면 상에 형성된다. 본 실시예는 모듈 기판(430)의 동일한 면에 로직 소자(410)와 메모리 소자들이 형성되므로, 조립 공정이 간편하게 수행될 수 있다. 또, 도시된 것처럼, 지지부들(440)과 주 회로 기판(450)의 사이로 모듈 기 판(430)이 통과하지 않으므로, 지지부들(440)이 주 회로 기판(450) 상에 고정되거나 접촉될 수 있다. 지지부들(440)이 주 회로 기판(450) 상에 고정될 경우, 주 회로 기판(450)의 회로 집적도를 높일 수 있고, 시스템적으로 전자 회로의 특성을 개선시킬 수 있다.
본 실시예에 의한 반도체 모듈(400)은 지지부들(440)의 하단부와 로직 소자(410)의 패키지 기판(413)이 접촉되지 않을 수 있다.
본 실시예에 의한 반도체 모듈은, 메모리 소자들(425)이 히트 싱크(460)와 가까이에 위치하므로 냉각 효율이 보다 좋아진다. 일반적으로 히트 싱크(460)는 주변의 다른 구성 요소들 보다 온도가 낮다. 또, 냉각 팬(470)으로부터 바람을 직접 받을 수 있으므로 냉각 효율은 더욱 좋아질 수 있다.
또, 모듈 기판(430) 및 메모리 소자(425)들은 단단한 지지부들(440)에 의해 물리적 충격으로부터 보호될 수 있다.
도 5a 및 5b는 본 발명의 제4 및 제5 실시예에 의한 반도체 모듈들(500a, 500b)을 개념적으로 도시한 종단면도들이다. 도 5a를 참조하면, 본 발명의 제4 실시예에 의한 반도체 모듈(500a)은, 지지부들(540a)의 외 측면으로부터 내 측면으로 연장되어 형성된 모듈 기판(530a)과, 지지부들(540a)의 양면의 모듈 기판(530a) 상에 형성되는 메모리 소자들(525a)을 포함한다. 모듈 기판(530a)은 지지부들(540a)의 외 측면으로부터 상단부를 감싸 넘어 지지부의 내 측면으로 연장될 수 있다. 다른 실시예들에서, 지지부들(540a)의 일 면에 메모리 소자들(525a)이 모두 형성되기 어려운 경우, 본 실시예처럼 지지부들(540a)의 양 면에 모듈 기판(530a)을 연장시키면 메모리 소자들(525a)이 지지부들(540a)의 양 면에 형성될 수 있다. 즉, 집적도가 향상될 수 있다.
도 5b를 참조하면, 본 발명의 제5 실시예에 의한 반도체 모듈(500b)은, 지지부들(540b)의 내 측면으로부터 외 측면으로 연장되어 형성된 모듈 기판(530b)과, 지지부들(540b)의 양면의 모듈 기판(530b) 상에 형성되는 메모리 소자들(525b), 및 지지부들(540b)의 외 측면의 모듈 기판(530b) 상에 형성되는 메모리 소자들(525b)을 포함한다. 본 제5 실시예에 의한 반도체 모듈들(500a, 500b)은 제3 실시예 및 제4 실시예에 의한 반도체 모듈들(300, 400)의 장점을 모두 가질 수 있다.
도 6a 및 6b는 본 발명의 제6 및 제7 실시예에 의한 반도체 모듈들(600a, 600b)을 개념적으로 도시한 종단면도들이다. 도 6a 및 6b를 참조하면, 본 발명의 제6 및 제7 실시예에 의한 반도체 모듈들(600a, 600b)은, 모듈 기판들(630a, 630b)의 양 면에 형성된 메모리 소자들(625a, 625b)을 포함한다. 지지부들(640a, 640b)의 일 면에 위치한 모듈 기판들(630a, 630b)의 양 면에 메모리 소자들(625a, 625b)이 형성될 수 있고, 모듈 기판들(630a, 630b)은 지지부들(640a, 640b)의 일 면에 형성될 수 있다. 본 실시예에서, 모듈 기판들(630a, 630b)은 지지부들(640a, 640b)과 전체적으로 접착되지 않고 일부만 접착되거나, 걸려 있는 형태로 형성될 수 있다. 도 6a의 제6 실시예에 의한 반도체 모듈(600a)에서는 지지부들(640a)의 외면 쪽에 형성된 모듈 기판(630a)의 양 면에 메모리 소자들(625a)이 형성될 수 있고, 도 6b의 제7 실시예에 의한 반도체 모듈(600b)에서는 지지부들(640b)의 내면 쪽에 형성된 모듈 기판(630b)의 양 면에 메모리 소자들(625b)이 형성될 수 있다.
도 7a 및 7b는 본 발명의 제8 및 제9 실시예에 의한 반도체 모듈들(700a, 700b)을 개념적으로 도시한 종단면도들이다. 도 7a 및 도 7b를 참조하면, 본 발명의 제8 및 제9 실시예에 의한 반도체 모듈들(700a, 700b)은, 지지부들(740a, 740b)의 양 면에 모듈 기판들(730a, 730b)이 위치되고, 모듈 기판들(730a, 730b)의 양 면에 메모리 소자들(725)이 형성된다. 또, 메모리 소자들(725a, 725b)은 2열 이상으로 형성될 수 있다. 본 실시예들은 다른 실시예들의 특징적 요소들 중 몇 가지를 포함하고 있는 것으로 이해될 수 있다.
도 7a에 도시된 본 발명의 제8 실시예에 의한 반도체 모듈(700a)에서는 서는 모듈 기판(730a)이 지지부의 외면 쪽으로부터 내면 쪽으로 연장되고, 도 7b에 도시된 본 발명의 제9 실시예에 의한 반도체 모듈(700b)에서는 모듈 기판(730b)이 지지부의 내면 쪽으로부터 외면 쪽으로 연장된다.
도 8a 및 8b는 본 발명의 제10 및 제11 실시예에 의한 반도체 모듈들(800a, 800b)을 개념적으로 도시한 종단면도들이다. 도 8a 및 8b를 참조하면, 본 발명의 제10 및 제11 실시예에 의한 반도체 모듈들(800a, 800b)은, 지지부들(840a, 840b)의 양 면에 각각 두 층으로 모듈 기판들(830a, 830b)이 형성되고, 모듈 기판들(830a, 830b)의 어느 일 면에 형성된 메모리 소자들(825a, 825b)을 포함한다. 모듈 기판들(830a, 830b)은 하나의 유연한 재질로 형성될 수 있다. 메모리 소자들(825a, 825b)은 모듈 기판들(830a, 830b)의 동일한 면 상에 형성될 수 있다. 모듈 기판들(830a, 830b)은 접힌 모양으로 형성될 수 있다.
도 9a 및 9b는 본 발명의 제12 및 제 13실시예에 의한 반도체 모듈들(900a, 900b)을 개념적으로 도시한 종단면도들이다. 도 9a 및 9b를 참조하면, 본 발명의 제12 및 제13 실시예에 의한 반도체 모듈들(900a, 900b)은, 지지부들(940a, 940b)의 양 면에 각각 두 층으로 모듈 기판들(930a, 930b)이 형성되고, 각 모듈 기판들(930a, 930b)의 양 면에 형성된 메모리 소자들(925a, 925b)을 포함한다. 모듈 기판들(930a, 930b)은 일체형으로 형성될 수 있고, 접힌 모양으로 형성될 수 있다.
도 10은 본 발명의 제14 실시예에 의한 반도체 모듈(1000)을 개념적으로 도시한 종단면도이다. 도 10을 참조하면, 본 발명의 제14 실시예에 의한 반도체 모듈(1000)은 두 모듈 기판들(1030a, 1030b) 상에 각각 형성된 메모리 소자들(102a)을 포함한다. 보다 상세하게, 지지부(1040)의 외면 쪽과 내면 쪽에 형성된 모듈 기판들(1030a, 1030b)은 로직 소자(1010) 또는 주 회로 기판(1050)과 접촉되는 부분에서 두 층으로 겹쳐지며 서로 연결될 수 있다. 또, 각 모듈 기판들(1030a, 1030b)의 양 면에 메모리 소자들(1025)이 형성될 수 있다. 이때, 각 모듈 기판들(1030a, 1030b)은 접힌 모양으로 형성될 수 있다.
본 제14 실시예에 의한 반도체 모듈(1000)은 본 발명의 기술적 사상들을 보여주되, 여러 가지 실시예들이 조합된 것을 보여준다. 즉, 제1 내지 제13 실시예들의 기술적 사상들 중, 몇 가지가 선택된 경우로 이해될 수 있다. 따라서, 본 발명의 제1 내지 제 14 실시예들에 기초하여 다양한 실시예들이 응용될 수 있다는 것을 예상할 수 있을 것이다.
도 11a 내지 13d는 본 발명의 다양한 실시예들에 선택적으로 적용될 수 있는 지지부들의 모양을 개념적으로 도시한 도면들이다.
도 11a를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40a)는 평판형 모양으로 형성될 수 있다. 단순한 정방형 평판 모양일 수 있다.
도 11b를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40b)는 평판 모양으로 형성되되, 하단부(45b)가 꺾인 모양으로 형성될 수 있다. 꺾인 각도나 길이 등은 매우 다양하게 설정될 수 있다. 하단부(45b)의 꺾인 부분은 주 회로 기판(또는 소켓)과 결합되거나, 로직 소자의 패키지 기판과 결합되는데 사용될 수 있다. 기타, 다른 구성 요소와 결합되거나 지지부(40b)의 균형 안정성을 확보하는데 사용될 수 있다.
도 11c를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40c)는 평판 모양으로 형성되되, 상단부(45c)가 꺾인 모양으로 형성될 수 있다. 하단부(45b)가 꺾인 모양일 경우처럼, 상단부(45c)의 꺾인 각도나 길이 등은 매우 다양하게 설정될 수 있다. 상단부(45c)의 꺾인 부분은 히트 싱크 등과 접촉되거나 결합되기 위한 용도로 사용될 수 있다. 또는, 모듈 기판을 고정하기 위한 용도로 사용될 수 있다.
도 11d를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40d)는 평판 모양으로 형성되되, 상단부(45c) 및 하단부(45b)가 모두 꺾인 모양으로 형성될 수 있다.
도 12a를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40e)는 다수 개의 세로 방향으로 긴 모양의 평판들(45e)이 결합된 모양으로 형성될 수 있다.
도 12b를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40f)는 다수 개의 가로 방향으로 긴 모양의 평판들(45f)이 결합된 모양으로 형성될 수 있다.
도 12c를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40g)는 다수 개의 기둥들(45g)이 수직 및 수평으로 교차하도록 결합된 모양으로 형성될 수 있다. 다른 말로, 그물 모양 또는 그레이팅(grating)모양으로 형성될 수 있다.
도 13a를 참조하면 본 발명의 다양한 실시예들에서, 지지부(40h)는 적어도 한 면이 세로 요철 모양으로 형성될 수 있다. 즉, 다른 말로, 핀(fin) 모양으로 형성될 수 있다. 요철 모양은 냉각 핀이라는 의미로 이해될 수 있다. 즉, 지지부(40h)가 냉각 핀 모양으로 형성됨으로써, 메모리 소자 및 모듈 기판으로부터 발생되는 열이 효과적으로 방출될 수 있다. 즉, 열 방출 능력이 향상될 수 있다.
도 13b를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40i)는 적어도 한 면이 가로 요철 모양으로 형성될 수 있다.
도 13c를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40j)는 그레이팅 모양의 요철이 형성될 수 있다.
도 13a 내지 13c는 지지부들(40h, 40i, 40j)의 어느 한 면만 요철 모양으로 형성되었지만, 이것은 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위한 것이다. 지지부들(40h, 40i, 40j)의 다른 면도 요철 모양으로 형성될 수 있다.
도 13d를 참조하면, 본 발명의 다양한 실시예들에서, 지지부(40k)는 적어도 한 면이 엠보싱 모양으로 형성될 수도 있다. 엠보싱은 돌출된 모양으로만 형성될 수도 있고, 패인 모양으로만 형성될 수 있다. 엠보싱 모양의 표면을 가진 지지부(40k)도, 표면적이 늘어난 것이므로, 냉각 효능, 즉 열 방출 능력이 향상된다.
본 실시예에 기초한 다양한 응용 실시예들은 전자 시스템 분야의 차세대 기 술로 주목 받을 수 있고, 또 차세대 표준 규격으로도 인정될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
도 1a및 1b는 본 발명의 기술적 사상을 설명하기 위한 반도체 모듈들을 개념적으로 도시한 평면도들이다.
도 2는 본 발명의 제1 실시예에 의한 반도체 모듈을 개념적으로 도시한 종단면도들이다.
도 3 내지 도 10은 본 발명의 다양한 실시예들에 의한 반도체 모듈들을 개념적으로 도시한 종단면도들이다.
도 11a 내지 13d는 본 발명의 다양한 실시예들에 선택적으로 적용될 수 있는 지지부들의 모양을 개념적으로 도시한 도면들이다.
(도면의 주요부분에 대한 부호의 설명)
100, 200, 300, 400, 500, 600, 700, 800, 900, 1000: 반도체 모듈 및 전자 시스템
110, 210: 로직 소자 211: 로직 칩
213: 로직 패키지 기판 215: 로직 칩 연결부
217: 로직 패키지 연결부 219: 패키지 덮개
120, 220, 320, 420, 520, 620, 720, 820, 920, 1020: 메모리 모듈
125, 225, 325, 425, 525, 625, 725, 825, 925, 1025: 메모리 소자
130, 230, 330, 430, 530, 630, 730, 830, 930, 1030: 모듈 기판
140, 240, 340, 440, 540, 640, 740, 840, 940, 1040: 지지부
235a: 연결부 235b: 지지 범프
250: 주 회로 기판 또는 모듈 소켓 160, 260: 히트 싱크
170, 270: 냉각 팬 280: 접착제

Claims (20)

  1. 모듈 기판;
    상기 모듈 기판의 제1 부분 상에 실장된 로직 소자; 및
    상기 모듈 기판의 제2 부분 상에 실장된 다수의 메모리 소자들을 포함하고,
    상기 모듈 기판의 상기 제2 부분은 상기 모듈 기판의 상기 제1 부분과 수직하도록 지지부에 의해 지지되고,
    상기 모듈 기판은 상기 지지부의 적어도 제1면 및 제2면 상에 배치되며,
    상기 로직 소자는 패키지 기판, 상기 패키지 기판 상에 실장된 로직 칩, 및 상기 패키지 기판 상에 형성되어 상기 로직 칩을 덮는 패키지 덮개를 포함하는 반도체 모듈.
  2. 제1항에 있어서,
    상기 지지부는 직각으로 구부러진 부분을 갖는 반도체 모듈.
  3. 제1항에 있어서,
    상기 모듈 기판은 제1면 및 상기 제1면과 대향하는 제2면을 갖고,
    상기 로직 소자 및 상기 메모리 소자들은 상기 모듈 기판의 상기 제1면 상에 배치되는 반도체 모듈.
  4. 제3항에 있어서,
    상기 메모리 소자들은 상기 모듈 기판의 상기 제2면 상에도 배치되는 반도체 모듈.
  5. 제1항에 있어서,
    상기 로직 소자와 상기 다수의 메모리 소자들은 서로 수직하게 배치되는 반도체 모듈.
  6. 제1항에 있어서,
    상기 로직 소자 상에 배치된 히트 싱크를 더 포함하는 반도체 모듈.
  7. 제6항에 있어서,
    상기 히트 싱크 상에 배치된 냉각 팬을 더 포함하는 반도체 모듈.
  8. 제6항에 있어서,
    상기 다수의 메모리 소자들 중 일부가 상기 히트 싱크와 접촉하는 반도체 모듈.
  9. 삭제
  10. 제1항에 있어서,
    상기 패키지 덮개는 절연성 하부 및 금속성 상부를 포함하는 반도체 모듈.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080088880A 2008-09-09 2008-09-09 반도체 모듈 및 이를 포함하는 전자 시스템 KR101519601B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080088880A KR101519601B1 (ko) 2008-09-09 2008-09-09 반도체 모듈 및 이를 포함하는 전자 시스템
US12/554,173 US8456000B2 (en) 2008-09-09 2009-09-04 Semiconductor module and an electronic system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088880A KR101519601B1 (ko) 2008-09-09 2008-09-09 반도체 모듈 및 이를 포함하는 전자 시스템

Publications (2)

Publication Number Publication Date
KR20100030096A KR20100030096A (ko) 2010-03-18
KR101519601B1 true KR101519601B1 (ko) 2015-05-13

Family

ID=41798510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088880A KR101519601B1 (ko) 2008-09-09 2008-09-09 반도체 모듈 및 이를 포함하는 전자 시스템

Country Status (2)

Country Link
US (1) US8456000B2 (ko)
KR (1) KR101519601B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283776B2 (en) 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
US8850829B2 (en) * 2012-01-10 2014-10-07 Spring (U.S.A.) Corporation Heating and cooling unit with semiconductor device and heat pipe
US9909789B2 (en) 2012-01-10 2018-03-06 Spring (U.S.A.) Corporation Heating and cooling unit with canopy light
WO2013169774A2 (en) 2012-05-07 2013-11-14 Phononic Devices, Inc. Thermoelectric heat exchanger component including protective heat spreading lid and optimal thermal interface resistance
US20130291555A1 (en) 2012-05-07 2013-11-07 Phononic Devices, Inc. Thermoelectric refrigeration system control scheme for high efficiency performance
EP2736312B1 (de) 2012-11-27 2017-08-16 Siemens Aktiengesellschaft Automatisierungsgerät mit Kühlkörper
US10506719B2 (en) * 2013-01-15 2019-12-10 Blackberry Limited Thermal dissipater apparatus for use with electronic devices
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
US9593871B2 (en) 2014-07-21 2017-03-14 Phononic Devices, Inc. Systems and methods for operating a thermoelectric module to increase efficiency
US10458683B2 (en) 2014-07-21 2019-10-29 Phononic, Inc. Systems and methods for mitigating heat rejection limitations of a thermoelectric module
FI126380B (en) * 2014-10-27 2016-11-15 Kone Corp The drive unit
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
US9595505B2 (en) * 2014-11-25 2017-03-14 Nxp Usa, Inc. Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
USD811802S1 (en) 2016-07-15 2018-03-06 Spring (U.S.A.) Corporation Food server
US11071221B2 (en) * 2018-12-26 2021-07-20 General Dynamics Mission Systems, Inc. Multi-card subsystem for embedded computing systems
US11239134B2 (en) * 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN111627897A (zh) * 2020-05-28 2020-09-04 上海先方半导体有限公司 一种立体封装结构及其制备方法
KR20220030106A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법 및 이를 포함한 전자 장치
US12033913B2 (en) * 2021-08-27 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with lid and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040109283A1 (en) * 2002-12-09 2004-06-10 Emma Philip G. Integrated circuit chip package with formable intermediate 3D wiring structure
US20040229480A1 (en) * 2002-03-13 2004-11-18 Rambus, Inc. Memory module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
JPH10163660A (ja) 1996-11-29 1998-06-19 Hitachi Ltd 空冷電子機器装置
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
US6532157B1 (en) * 2000-11-16 2003-03-11 Amkor Technology, Inc. Angulated semiconductor packages
WO2002078085A1 (fr) * 2001-03-27 2002-10-03 Sumitomo Special Metals C0., Ltd. Boitier pour piece electronique et son procede de production
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP4122335B2 (ja) * 2002-12-09 2008-07-23 富士通株式会社 電子部品の実装構造及び実装方法
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
US7230334B2 (en) 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
TWM308497U (en) * 2006-10-03 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure with reduced noise interference
US8498117B2 (en) * 2006-11-16 2013-07-30 Advanced Micro Devices, Inc. Variable mount voltage regulator
JP4343962B2 (ja) * 2007-01-19 2009-10-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229480A1 (en) * 2002-03-13 2004-11-18 Rambus, Inc. Memory module
US20040109283A1 (en) * 2002-12-09 2004-06-10 Emma Philip G. Integrated circuit chip package with formable intermediate 3D wiring structure

Also Published As

Publication number Publication date
US20100059880A1 (en) 2010-03-11
US8456000B2 (en) 2013-06-04
KR20100030096A (ko) 2010-03-18

Similar Documents

Publication Publication Date Title
KR101519601B1 (ko) 반도체 모듈 및 이를 포함하는 전자 시스템
KR102439761B1 (ko) 전자 장치 및 전자 장치의 제조 방법
US8994169B2 (en) Semiconductor packages usable with a mobile device
TWI457764B (zh) 處理器／快取裝配件
JP6014907B2 (ja) ウィンドウインタポーザを有する３ｄ集積回路パッケージ
US9880594B2 (en) Thermal management for solid-state drive
CN103620774B (zh) 倒装芯片、正面和背面线键合相组合的封装
ES2626478T3 (es) Dispositivos que tienen disipadores térmicos de conductividad anisotrópica y sus métodos de fabricación
US20070108595A1 (en) Semiconductor device with integrated heat spreader
US9564417B2 (en) Multi-stacked structures of semiconductor packages
JP2011023587A (ja) 半導体装置
Pal et al. A case for packageless processors
TW201448167A (zh) 可重組的層疊封裝
US10872835B1 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US11152333B2 (en) Semiconductor device packages with enhanced heat management and related systems
EP3028547B1 (en) Electronic module
KR20210071818A (ko) 재구성된 웨이퍼 조립체
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
JP6159820B2 (ja) 半導体装置および情報処理装置
JP2019519103A (ja) １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
JP2012169330A (ja) 電子装置
JP2016071269A (ja) 電子機器、及びシステム
RU2488913C1 (ru) Трехмерное электронное устройство
TWI475651B (zh) 半導體裝置與相關方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5