KR101513551B1 - 프로그램가능 사이클 상태기 인터페이스 - Google Patents

프로그램가능 사이클 상태기 인터페이스 Download PDF

Info

Publication number
KR101513551B1
KR101513551B1 KR1020107026787A KR20107026787A KR101513551B1 KR 101513551 B1 KR101513551 B1 KR 101513551B1 KR 1020107026787 A KR1020107026787 A KR 1020107026787A KR 20107026787 A KR20107026787 A KR 20107026787A KR 101513551 B1 KR101513551 B1 KR 101513551B1
Authority
KR
South Korea
Prior art keywords
state machine
output
signal
display
control
Prior art date
Application number
KR1020107026787A
Other languages
English (en)
Other versions
KR20110030440A (ko
Inventor
로스한 사무엘
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20110030440A publication Critical patent/KR20110030440A/ko
Application granted granted Critical
Publication of KR101513551B1 publication Critical patent/KR101513551B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

마이크로컨트롤러와의 프로그램가능 사이클 상태기 인터페이스는 프로그램가능 사이클 상태기, 제1 및 제2 데이터 버스, 제1 및 제2 제어 출력, 및 상태기의 사이클을 프로그래밍하기 위한 제어 입력을 포함한다. 상태기의 프로그램가능 특징은 마이크로컨트롤러에서의 커스터마이즈된 상태기 로직을 재설계할 필요없이 설계 및 구현 변화를 가능하게 한다.

Description

프로그램가능 사이클 상태기 인터페이스{PROGRAMMABLE CYCLE STATE MACHINE INTERFACE}
본 발명은 주변 디바이스들의 마이크로컨트롤러 인터페이스들에 관한 것이다.
마이크로컨트롤러들은 작은 비용 증가로 수준 높은 사용자 상호작용 및 디지털 제어를 제공하기 위해 소비자 및 산업 제품들에 광범위하게 사용된다. 예를 들면, 커피 머신을 제어하기 위해 스위치 및 간단한 타이머를 구비하는 것 보다는, 작은 터치스크린 LCD(liquid crystal display)를 갖는 마이크로컨트롤러는 우수한 사용자 경험을 제공하며 브류(brew) 사이클, 프로세스의 실시간 상태, 및 다른 가정용 기기와의 가능한 상호작용의 개별화를 증가시킬 수 있다. 냉장고는 냉장고의 성능 뿐만 아니라 냉장고의 내용물들을 추적하기 위하여 마이크로컨트롤러를 그래픽 디스플레이와 통합할 수 있다. 이것에 의해 식품 유통기한의 경고, 쇼핑 목록의 자동 생성, 및 배달 서비스로부터의 식료품들의 자동 주문이 가능하다. 산업 제품은 백업 전력 발생기의 동작 상태 뿐만 아니라 수행된 유지 및 보수의 기록과 연관된 정비 스케쥴을 나타낼 수 있다.
그래픽 디스플레이가 요구되는 경우에, 마이크로컨트롤러는 디스플레이의 타입에 특유하고 아마도 특정 형상들 및 컬러 깊이들로 제한된 맞춤형 상태기를 이용하여 그래픽 디스플레이와 인터페이싱한다. 맞춤형 상태기는 디스플레이의 특성들이 변하면 재설계되어야 한다. 예를 들면, 사용자 요구사항들은 시간에 따라 변할 수 있어 새로운 또는 현재의 상태기에서 모노크롬 디스플레이가 컬러 디스플레이로 업그레이드될 수 있다. 대안적으로, 컴포넌트 가격이 크게 변하거나 또는 새로운 환경 상태들이 생기는 경우에는 다른 디스플레이 기술이 대신할 수 있다. 본 발명 이전에는, 모노크롬 LCD에서 능동 매트릭스 박막 트랜지스터(TFT) 디스플레이로 변함으로써 마이크로컨트롤러 및 상태기가 내장되어 있는 ASIC(application specific integrated circuit)를 재설계 할 필요가 있었다. 알려진 다른 접근방식은 시스템에 비용 및 복잡도를 추가하는 오프-칩 LCD 제어기(예를 들면, EPSON Embedded RAMDAC LCD/CRT Controller part S1D13505F00A)를 이용하는 것이다.
현재의 제품들 및 시스템들의 기능성을 강화하거나 또는 컴퓨터 처리 능력만으로 가능한 새로운 제품들 및 시스템들을 만들기 위해 다른 병렬 데이터 소스들 또는 입/출력 디바이스들을 구비한 마이크로컨트롤러들이 사용될 수도 있다. 이러한 주변기기들은 센서 어레이들, 네트워크 인터페이스들, 및 멀티-포인트 감압 터치 스크린을 포함한다. 병렬 데이터 인터페이스 및 하나 이상의 제어 신호들을 이용하는 많은 수의 가능한 입력 또는 출력 디바이스들이 통합될 수 있다. 그래픽 디스플레이들과 마찬가지로, 이들 입/출력 디바이스들과 마이크로컨트롤러를 인터페이싱하기 위해 커스텀 로직 또는 외부 제어기들이 요구되고 있다.
따라서, 본 발명은 프로그램가능 사이클 상태기 인터페이스를 제공하는 것을 목적으로 한다.
일실시예에 따르면, 집적회로의 프로그램가능 사이클 상태기는, 제1 CPU; 상기 CPU와 인터페이싱된 메모리; 상태기; 상기 메모리를 상기 상태기에 연결하는 제1 데이터 버스; 제2 데이터 버스; 클록 입력; 제1 제어 출력; 제2 제어 출력; 및 제어 입력을 포함하고, 상기 제1 제어 출력의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수이고, 상기 제1 데이터 버스의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수로서 상기 제2 데이터 버스상에 출력될 수 있고, 상기 제2 제어 출력은 상기 입력 데이터 버스를 위한 다음 값을 요구하고, 상기 상태기는 상기 제어 입력을 통해 프로그램가능하다.
또 하나의 실시예에 따르면, 집적회로의 프로그램가능 사이클 상태기는, 제1 제어 출력에서 프레임 신호를 발생시키기 위한 프레임 카운터 및 로직; 상기 제1 제어 출력상에 라인 신호를 발생시키기 위한 라인 카운터 및 로직; 마이크로컨트롤러에 연결된 데이터 입력으로부터의 값을 저장하고 그래픽 디스플레이에 연결된 데이터 출력으로 전달하기 위한 메모리; 제2 제어 출력상에 데이터 시프트 신호를, 상기 제1 제어 출력상에 제어 신호를 발생시키기 위한 로직; 및 상기 프레임 신호, 상기 라인 신호, 상기 제어 신호, 및 상기 데이터 시프트 신호의 타이밍 및 듀레이션을 제어하도록 상기 상태기의 사이클을 프로그래밍하기 위한 제어 입력을 포함한다.
또 하나의 실시예에 따르면, 집적회로의 프로그램가능 사이클 상태기를 이용하여 그래픽 디스플레이에 디지털 그래픽 데이터 및 제어 신호들을 제공하기 위한 방법은, 그래픽 디스플레이의 입력 타이밍 요건들, 상기 그래픽 디스플레이의 형상 스펙들, 및 상기 그래픽 디스플레이의 컬러 깊이 정보를 기술한 명령들을 제1 제어 입력상에서 수용하는 단계; 상기 그래픽 디스플레이를 제어할 수 있는 신호를 제1 제어 출력상에 제공하는 단계; 메모리 또는 CPU로부터 다음 디지털 그래픽 데이터 유닛을 요구할 수 있는 신호를 제2 제어 출력상에 제공하는 단계; 및 데이터 출력에 연결된 상기 그래픽 디스플레이의 입력 타이밍 요건들에 따라 상기 메모리 또는 CPU에 연결된 데이터 입력에서 상기 데이터 출력으로 디지털 그래픽 데이터를 전송하는 단계를 포함한다.
본 발명의 다른 기술적인 장점들은 다음의 도면들, 설명들, 및 청구항들로부터 이 기술분야의 당업자에게 명백할 것이다. 본 발명의 다양한 실시예들은 설명한 장점들의 서브셋만을 얻을 수 있다.
본 발명 및 그 장점들이 상세히 설명되었지만, 다음의 청구항들에 의해 한정된 본 발명의 정신과 범위를 일탈하지 않고 다양한 수정물, 대체물, 및 변형물이 가능하다는 것이 이해되어야 한다.
동일한 참조부호들은 동일한 구성요소들을 지시하는 첨부한 도면과 관련된 다음의 설명을 참조하면 본 발명과 그 장점들을 보다 완전히 이해할 수 있다. 본 발명의 바람직한 실시예들 및 그 장점들은 도 1-12를 참조하여 가장 잘 이해된다.
도 1은 입/출력 디바이스에 연결된 마이크로컨트롤러 및 프로그램가능 사이클 상태기 인터페이스의 일실시예의 코어 컴포넌트들을 나타낸 블록도이다.
도 2는 프로그램가능 사이클 상태기의 일실시예의 내부 컴포넌트들을 나타낸 블록도이다.
도 3은 프로그램가능 사이클 상태기의 일실시예의 입력 및 출력 신호들을 나타낸 블록도이다.
도 4는 데이터 시프트 신호를 디스플레이 클록 도메인에서 CPU 클록 도메인으로 변환하기 위한 일실시예에서 요구되는 회로를 나타낸 블록도이다.
도 5는 프로그램가능 사이클 상태기의 일실시예의 내부 컴포넌트들을 나타낸 블록도이다.
도 6은 시프트 바이패스 옵션이 디스에이블된 상태로 모노크롬 또는 포맷 2 STN(super twisted nematic) 디스플레이를 구동하도록 프로그램된 일실시예에서의 프로그램가능 사이클 상태기의 출력 신호들을 나타낸 타이밍도이다.
도 7은 시프트 바이패스 옵션이 인에이블된 상태로 모노크롬 또는 포맷 2 STN 디스플레이를 구동하도록 프로그램된 일실시예에서의 프로그램가능 사이클 상태기의 출력 신호들을 나타낸 타이밍도이다.
도 8은 시프트 바이패스 옵션이 디스에이블된 상태로 포맷 1 STN 디스플레이를 구동하도록 프로그램된 일실시예에서의 프로그램가능 사이클 상태기의 출력 신호들을 나타낸 타이밍도이다.
도 9는 시프트 바이패스 옵션이 인에이블 상태로 포맷 1 STN 디스플레이를 구동하도록 프로그램된 일실시예에서의 프로그램가능 사이클 상태기의 출력 신호들을 나타낸 타이밍도이다.
도 10은 박막 트랜지스터 디스플레이를 구동하도록 프로그램된 일실시예에서의 프로그램가능 사이클 상태기의 출력 신호들을 나타낸 타이밍도이다.
도 11은 프로그램가능 사이클 상태기의 일실시예에 따른 그래픽 디스플레이를 구동하는데 필요한 단계들의 블록도이다.
도 12는 픽셀들의 레이아웃을 나타낸 전형적인 컬러 액정 디스플레이 패널을 나타낸 도면이다.
도 13은 패널 및 픽셀들을 갖는 122×32 모노크롬 LCD 디스플레이의 픽셀 레이아웃을 나타낸 도면이다.
본 발명의 일실시예에 있어서, CPU(central processing unit) 및 메모리와 함께 동일한 칩상에 프로그램가능 사이클 상태기를 포함하는 마이크로컨트롤러가 제조된다. 이 마이크로컨트롤러는 병렬 데이터 인터페이스를 갖는 액정 디스플레이(LCD) 모듈의 대부분의 타입들을 포함하는 다양한 외부 디스플레이 모듈들로의 직접 연결에 적합하다. 전형적으로 이 LCD 모듈은 병렬 인터페이스에서 각 픽셀들로 데이터를 전송하기 위한 카운팅 및 어드레싱 로직을 포함한다. 하지만, LCD 모듈은 비디오 메모리, 예를 들어 DMA(direct memory access) 로직과 직접 인터페이싱할 수 있게 하는 어떠한 추가 타이밍 또는 어드레싱 로직도 포함할 필요가 없다. 이 실시예에 있어서, 마이크로컨트롤러에서 실행되는 소프트웨어는 이미지의 디지털 표현을 만든다. 이 이미지는 스틸 이미지 또는 비디오의 단일 프레임일 수 있다. 이는 현재의 이미지 파일을 메모리로 간단히 로딩하거나 또는 소프트웨어를 이용하여 이미지를 만드는 잘 알려진 많은 기술들 중 하나를 이용하여 이미지를 만듬으로써 행해질 수 있다. 애플리케이션이 사용자 상호작용을 제공하면, 이미지는 데이터 디스플레이, 텍스트 또는 숫자들을 위한 인식가능한 요소들 및 GUI(graphical user interface)를 만들기 위해 결합된 시스템 제어 함수들을 포함할 수 있다. 소프트웨어가 한 픽셀을 바꿀 필요가 있으면, 메모리에서 그 픽셀을 나타내는 데이터 값을 바꾸기만 하면 된다.
CPU와 독립적으로 (및 전형적으로 비동기적으로) 동작하면, 프로그램가능 사이클 상태기는 그 이미지를 나타내는 각 값을 메모리로부터 읽고 병렬 인터페이스를 통해 LCD 모듈로 그 값을 전송하는 연속 루프를 수행중이다. 그 연속 루프내의 정해진 점들에서, 프로그램가능 사이클 상태기는 특정 타입 또는 모델의 LCD 모듈이 요구한대로 하나 이상의 제어 신호들을 활성화 또는 비활성화시킨다. 많은 그래픽 디스플레이 기술들의 특징 때문에, 이 루프는 이미지 데이터가 변경되지 않았더라도 지속되며, 디스플레이의 개개의 광 차단 또는 광 발생 요소들은 작은 시간 윈도우동안 그들의 현재 상태를 유지하므로 주기적으로 리프레시되어야 한다.
추가 실시예에 있어서, 제어 입력은 필요한 제어 출력 신호 파형들 및 타이밍 스펙들을 결정하기 위해 일반적인 LCD 디스플레이 기술들의 소정의 서브셋에서 선택된다. 또한, 제어 입력은 그래픽 디스플레이의 물리적인 형상(픽셀들의 너비 및 높이) 뿐만 아니라 그레이스케일 레벨들의 견지에서 그 그래픽 디스플레이에 의해 지원되는 픽셀 깊이 또는 컬러 디스플레이의 컬러 깊이를 특정한다. 이 실시예에서의 프로그램가능 사이클 상태기의 제1 제어 출력은 픽셀 정보의 프레임 경계, 픽셀 정보의 라인 경계, 버스를 지나는 데이터의 단일 이동의 완전한 제공, 및 다목적 신호를 나타내는 신호들을 지원하여야 한다. 다목적 신호는 LSHIFT2 입력, MOD 입력, 또는 DRDY 입력에 연결될 수 있다. 제2 제어 출력은 상태기가 메모리로부터 다음 데이터를 전송할 준비가 되어 있다는 것을 나타내는 데이터 시프트 신호를 지원하여야 한다. 이 실시예에서, 상태기는 프레임 카운터, 라인 카운터, 및 데이터 레지스터를 포함하여야 한다. 마지막으로, 상태기는 카운터들의 적절한 값들을 유지하고, 출력들을 인에이블 또는 디스에이블하고, 다양한 제어 신호들을 발생시키기 위한 로직을 포함하여야 한다.
또 하나의 실시예에 있어서, 프로그램가능 사이클 상태기는 마이크로컨트롤러 및 그래픽 프로세싱 회로와 동일한 집적회로내에 포함된다. 이 실시예에서, 마이크로컨트롤러는 16 비트 CPU를 포함하지만, 외부 디스플레이상에 컬러 그래픽들, 이미지들 또는 비디오를 디스플레이하는 능력을 가질 수 있다. 디스플레이는 적어도 64×64 픽셀만큼 작고 적어도 852×480 픽셀만큼 클 수 있다. 보다 큰 디스플레이들을 지원하는 것도 가능하다. 픽셀 깊이는 전형적으로 픽셀 당 1 비트 내지 24 비트일 수 있으며, 여기서 픽셀 당 24 비트는 3원색의 각각의 8 비트를 나타낸다. 3원색은 레드, 그린, 및 블루이거나 또는 다른 형태들로 표현될 수 있다. 특히, 디스플레이 기술이 감색 기술을 이용하면, 3원색은 레드, 옐로우, 및 블루일 수 있다.
또 하나의 실시예에 있어서, 픽셀 정보의 연속적인 리프레시에 대한 필요성을 없앨 수 있는 바이스테이블 (또는 멀티스테이블) 디스플레이가 사용될 수 있다. 이 실시예에서, 프로그램가능 사이클 상태기는 변화들을 위해 메모리를 폴링하거나 또는 변화가 있을 때 CPU에 의해 트리거될 수 있다. 변화가 검출되거나 또는 알려지면, 프로그램가능 사이클 상태기는 상술한 것과 동일한 일반적으로 프로세스로 이미지 데이터의 전체 블록을 디스플레이로 출력할 수 있다. 또한, 최적화도 가능하며 디스플레이는 이미지 데이터의 블록들 또는 심지어는 개별 픽셀들을 어드레싱할 수 있게 한다. 이러한 최적화들은 블록 레벨 또는 심지어는 픽셀 레벨로 변화를 검출하기 위한 로직 및 추가 메모리를 필요로 할 것이다. 이 변화 검출은 디스플레이되어야 하는 것과 현재 디스플레이되는 것 간의 비교를 언제든지 가능하게 하도록 이미지 데이터의 부본의 유지를 통해 처리될 수 있다. 대안적으로, 만약에 있다면, 이미지 데이터의 어느 부분이 수정되었는지를 결정하기 위해 다양한 해쉬 알고리즘들이 사용될 수 있다. 각각의 실시예에서, 변경된 블록 또는 블록들 또는 변경된 픽셀 또는 픽셀들은 적절히 정해진 제어 신호들과 함께 프로그램가능 사이클 상태기에 의해 읽혀져 전송될 수 있다.
이 프로그램가능 사이클 상태기가 다른 출력 디바이스들에 유용하다는 것을 이 기술분야의 당업자는 이해할 것이다. 예를 들면, 오디오 코덱은 메모리로부터 읽혀진 디지털 오디오 데이터의 일정한 스트림을 필요로 하며 프로그램가능 사이클 상태기로 제어될 수 있다. 일원화된 타이밍 또는 제어 신호들을 갖는 디지털 데이터의 스트리밍을 필요로 하는 병렬 데이터 인터페이스를 갖는 모든 출력 디바이스는 커스텀 로직을 갖지 않는 또는 최소 오프-칩 커스텀 로직을 갖는 이 실시예의 프로그램가능 사이클 상태기에 연결될 수 있다.
또 하나의 실시예에 있어서, 프로그램가능 사이클 상태기는 외부 데이터 소스로부터의 입력이 가능하도록 추가 제어 로직을 포함할 수 있다. 이 데이터 소스는 오디오 또는 다른 신호 캡쳐 목적을 위한 아날로그-디지털 변환기이거나 또는 센서들의 어레이, 예를 들어 이미지 캡쳐 디바이스일 수 있다. 이 실시예에서, 프로그램가능 사이클 상태기는 CPU 또는 외부 입력 디바이스로부터의 트리거 신호를 수용하고 외부 입력 디바이스로부터 하나 이상의 읽기 사이클들을 시작할 수 있다. 표준 그래픽 디스플레이를 구동시키는 실시예의 경우에서와 같이, 이 실시예는 데이터에서의 변화를 상관하지 않고 캡쳐된 데이터를 연속적으로 읽도록 구성되거나 또는 데이터 변화에 의해 트리거되는 필요 기준에 따라 동작하도록 구성될 수 있다.
이 기술분야의 당업자가 특정 애플리케이션 또는 마케팅 플랜을 근거로 특정 설계 트레이드-오프들을 만들 필요성을 이해할 수 있기 때문에 여기에서의 특정 설명은 한정으로서 간주되지 않아야 한다. 여기에 설명된 데이터 경로는 전형적으로 병렬 데이터 경로이며 버스 또는 직접 연결일 수 있지만, 이 기술분야의 당업자는 직렬 연결 또는 직렬 버스를 이용하여 데이터 경로가 구현될 수 있다는 것을 알 수 있을 것이다. 또한, 상태기는 직렬 데이터 소스를 병렬 데이터 소스로 변환시키거나 또는 병렬 데이터 소스를 직렬 데이터 소스로 변환시킬 수 있다. 데이터 입력을 통해 데이터 출력으로 전달된 데이터는 디지털 오디오 및/또는 그래픽 데이터일 수 있다. 제2 제어 출력은 상태기가 추가 데이터에 대한 준비가 되었다는 것을 데이터 소스에 알린다. 데이터 소스는 레지스터, DMA(direct memory access) 디바이스, 또는 FIFO(first in first out) 메모리일 수 있다. 데이터 소스의 특정 구현은 본 발명에 아무런 의미도 없어 대체물이 여기에 적절하다는 것을 이 기술분야의 당업자는 이해할 것이다. 제어 입력은 레지스터, ROM(read only memory), 플래시 메모리, 기계 스위치들(예를 들면, DIP(dual-inline-pin) 스위치들), 또는 어떤 다른 소스에 의해 제공될 수 있다.
추가 실시예에 있어서, CPU는 범용 CPU에서 소프트웨어로 구현되면 상당한 프로세싱 전력을 필요로 하는 그래픽 특정 루틴들을 구현할 수 있는 전용 GPU(graphics processing unit)와 조를 이룬다. 이 실시예는 다른 애플리케이션 로직을 다루기 위한 별도의 처리 용량을 가지고 있으면서 적당한 CPU, 예를 들어 16 비트의 로우 MIPS 설계가 외부 디스플레이로 그래픽들을 보여줄 수 있게 할 수 있다. 이 실시예의 GPU는 비트맵 패턴을 결합하거나 간단한 컴퓨터 그래픽들을 랜더링하기 위해 프로세서가 고레벨 래스터 동작들을 전달할 수 있게 하는 비트 블리팅 동작들 또는 하드웨어 스프라이트 드로잉을 수행할 수 있다. 대안적으로, GPU는 라인들, 윈도우들, 및 메뉴들을 포함하는 그래픽 유저 인터페이스 요소들을 그릴 뿐만 아니라 이미지 또는 비디오 디코딩 함수들을 다루기 위해 매크로들을 구현하는 보다 정교한 루틴들을 구현할 수 있다. 이 실시예에서, CPU는 디스플레이 출력에 변화를 만들기 위해 명령을 GPU로 전달한다. 이 명령은 메모리내의 비디오 데이터를 수정하기 위해 GPU에 의해 구현될 수 있다. 전형적인 실시예에 있어서, 프로그램가능 사이클 상태기는 비디오 디스플레이를 출력하기 위해 메모리로부터 이 비디오 데이터를 비동기적이고 연속적으로 읽는다. 수정들이 완료되기 이전의 비디오 데이터의 디스플레이로 인한 어떠한 시각적인 "아티팩트들"도 프로그램가능 사이클 상태기에 의한 비디오 데이터의 다음 리프레시에 의해 중첩될 것이다.
추가 실시예에 있어서, CPU는 플로팅 포인트 연산 및 어레이 동작들을 구현할 수 있는 DSP(digital signal processing) 유닛과 조를 이룬다. 이 실시예에서, CPU는 사용자 요구들 및 실시간 태스크들에 응답할 만큼 CPU 이용률이 낮게 유지되도록 특수화된 집중 데이터 프로세싱 요구들을 DSP로 오프로드할 수 있다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명한다. 도 1은 입/출력 디바이스(103)에 연결된 마이크로컨트롤러(113) 및 프로그램가능 사이클 상태기 인터페이스(102)의 일실시예의 코어 컴포넌트들을 나타낸다. 메모리(111) 및 제1 데이터 버스(104)에 연결된 CPU(101)가 도시되어 있지만, 본 발명의 기능 또는 유용성에 영향을 주지 않고 이들 컴포넌트들의 특정한 상호연결들이 변할 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다. 또한, 적절한 선택 신호들 또는 어드레싱 신호들(120)이 제공될 수 있다. 마찬가지로, 마이크로컨트롤러의 성능 특성들을 증가시킴으로써 본 발명의 목적들을 추진하기 위해 추가 CPU(101) 또는 메모리(111) 컴포넌트들을 추가하는 방법을 이 기술분야의 당업자는 이해할 것이다. 프로그램가능 사이클 상태기(102), 메모리(111), 및 CPU(101)에 연결된 제1 데이터 버스(104)가 도시되어 있다. 메모리(111)로의 직접 연결 또는 DMA 디바이스도 고려된다. 메모리(111)는 레지스터, FIFO 메모리 디바이스, 또는 어떤 다른 일반적인 메모리 타입일 수 있다. 도면에서, 메모리(111)는 제어 입력(106)을 위해 값들을 제공하지만, 제어 입력(106)에 값들 중 일부 또는 모두를 제공하기 위한 다른 구성들(그에 한정되지는 않지만, 물리적인 스위치들, 또는 PROM(programmable read only memory)을 포함)이 고려된다. 제어 입력(106)에 값을 제공할 목적으로, 레지스터와 같은 단일 계층의 메모리가 바람직할 수 있다.
메모리로부터의 순차적인 읽기 또는 메모리로의 순차적인 쓰기를 가능하게 하는 구성으로 상태기(102)를 메모리(111)에 연결하는 제2 제어 출력(107)이 도시되어 있다. 제2 제어 출력(107)을 CPU(101)의 인터럽트 포트에 연결할 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다(여기서 입력은 입/출력 디바이스(103)에서 검색되며 상태 입력(112)은 하나 이상의 상태 또는 타이밍 신호들로 입/출력 디바이스(103)의 상태를 나타낸다). CPU 클록(114)이 상태기(102)에의 입력으로서 도시되어 있지만, 이 클록 신호가 어떠한 마이크로컨트롤러 컴포넌트에도 이용가능하다는 것을 이 기술분야의 당업자는 이해할 것이다. 디바이스 클록(115)은 프로그램가능 사이클 상태기가 디바이스 타이밍 도메인과 동기화된 신호들을 발생시킬 수 있게 한다. 제2 데이터 버스(108)는 상태기(102)와 입/출력 디바이스(103) 간의 데이터 경로를 제공한다. 이 데이터 경로는 아마도 버스, 예를 들어 병렬 버스이지만, 직접 연결, 예를 들어 직렬 데이터 경로일 수 있다. 제1 제어 출력(110)은 입/출력 디바이스(103)에 제어 신호를 제공하며 많은 애플리케이션들은 제어 및/또는 타이밍 정보를 제공하는 많은 제어 신호들을 제공할 것이다.
도 1에서는 입/출력 디바이스(103)가 마이크로컨트롤러(113)의 외부에 있는 것으로 도시되어 있지만, 입/출력 디바이스가 동일한 집적회로에 포함될 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다. 예를 들면, 비용 및 애플리케이션 사이즈와 전력 요구들을 저감시키기 위해 이미지 캡쳐 센서가 마이크로컨트롤러와 동일한 집적회로에 포함될 수 있다. 또한, 마이크로컨트롤러에 하나 이상의 프로그램가능 사이클 상태기(102)를 포함시키는 값을 이 기술분야의 당업자는 이해할 것이며, 여기서 하나 이상의 입/출력 디바이스(103)가 연결되어야 한다.
다음 도면들 및 설명은 마이크로컨트롤러를 다양한 디스플레이 타입들과 인터페이싱하는데 사용되는 프로그램가능 사이클 상태기의 애플리케이션에 관한 것이다. 하나의 애플리케이션에 있어서, 프로그램가능 사이클 상태기는 LCD 모듈의 병렬 데이터 인터페이스와의 인터페이스이다. LCD 모듈로의 디지털 입력은 '프레임들' 형태로 데이터를 수용하며, 여기서 한 프레임은 디스플레이 정보의 하나의 풀 스크린으로서 정의된다. 각 프레임내에 일련의 '라인들'이 있으며, 하나는 각 로우이다. LCD 디스플레이의 너비는 LCD 모듈로의 데이터 경로보다 실질적으로 넓기 때문에 각 라인내에는 다수의 데이터 전송들이 있다. 따라서, 프레임, 라인 및 시프트 주기들은 이 실시예에서 상태기 설계의 근거로서 사용된다. 이는 지원되는 LCD 타입들 모두에 필요한 타이밍의 수퍼세트를 커버하는 상태기의 구성을 고려한다. 특정 LCD 타입이 인터페이싱되면, 상태기 상태에서의 모든 변화들은 출력들의 극성 및 타이밍이다. 이러한 변화들과 각 신호의 상대적인 시간 배치들 및 듀레이션은 외부 입력들을 이용하여 이루어진다.
도 2는 비디오 디스플레이 디바이스를 구동하기 위해 인에이블된 프로그램가능 사이클 상태기(102)의 일실시예를 나타낸다. 프레임 카운터(204)는 전송된 데이터 값들을 카운트하고 비디오 데이터의 풀 프레임이 전송되면 리셋된다. 프레임 발생기(205)는 프레임 카운터(204)의 값과 제어 입력(106)의 값을 근거로 프레임(212) 출력상의 신호를 발생시킨다. 라인 카운터(206)는 전송된 데이터 값들을 카운트하고 비디오 데이터의 풀 라인이 전송되면 리셋된다. 라인 발생기(210)는 라인 카운터(206)의 값과 제어 입력(106)을 근거로 라인(214)상의 신호를 발생시킨다. 시프트 발생기(202)는 라인 카운터(206)의 값과 제어 입력(106)을 근거로 라인 시프트(201)상의 신호를 발생시킨다. 시프트 발생기(202)는 라인 카운터(206)의 값과 제어 입력(106)에 근거하여 데이터 시프트(218)상의 신호를 발생시키며, 이 신호는 제1 데이터 버스(104)로 데이터를 요구하는데 사용된다. 제1 데이터 버스(104)는 메모리(220)에 저장되고 제2 데이터 버스(108)로 전달되는 그래픽 데이터의 소스를 제공한다. 다목적 발생기(222)는 다양한 LCD 타입들에 의해 요구되는 DRDY, MOD, 또는 DSHIFT2 입력을 발생시키는데 사용될 수 있는 다목적 출력(224)상의 신호를 발생시킨다. 레지스터(226)는 프로그램가능 사이클 상태기를 위한 프로그램을 저장하며 제어 입력(106)을 제공한다. 타이밍 동기화기(200)는 프로그램가능 사이클 상태기의 컴포넌트 부분들의 서브셋이다. 디바이스 클록(115)은 프로그램가능 사이클 상태기(102)의 타이밍 대부분을 제어한다.
도 3은 LCD 디스플레이 드라이버들과 인터페이싱하기 위해 인에이블된 프로그램가능 사이클 상태기(102)의 일실시예를 나타낸다. 각 입력 및 출력은 다음 표에 기재되어 있다. 이 도면 및 표에서의 입력들 및 출력들의 일부는 일정한 데이터 폭들과 하드코딩 값들을 갖지만, 데이터 폭들 및 하드코딩 값들은 다른 애플리케이션 요건들을 충족시키기 위해 조정될 수 있다.
입/출력명 설명
reset State machine reset
lcd_clk Clock input in the LCD timing domain
cfg_per_en State machine enable
lcdif_en_sync Start LCD timing engine and associated counters
freeze_en Debug mode
dtype[1:0]

 Display type:
00=Monochrome
01=STN Format 1
10=STN Format 2
11=TFT
line_width[9:0] Number of columns in the glass
frame_per[15:0] Number of lcd_clk cycles in one frame
line_per[7:0] Number of lcd_clk cycles in one line
mod_rate[7:0] Toggle frequency
fm_start[7:0] Frame counter value at which to make frame output active
fm_per[7:0] Frame counter value at which to make frame output inactive
ln_start[7:0] Line counter value at which to make line output active
ln_per[7:0] Line counter value at which to make line output inactive
shift_start[7:0] Line counter value at which to start clocking out valid data
on data_out[15:0]
shift_bypass_en Output lcd_clk on the lshift output whenever lcdif_en=0
data_in[15:0] LCD data input
lcd_dwidth[1:0] LCD glass data width indicator:
00=1 to 4 bits wide
01=5 to 8 bits wide
1X=9 to 16 bits wide
frame LCD frame sync output
line LCD line sync output
lshift LCD line shift clock
M LSHIFT2 when dtype[1:0]=01
DRDY when dtype[1:0]=11
MOD when dtype[1:0]=10 or 00
dshift_sync Input data accepted
data_out[15:0] LCD data output
모듈은 lcd_clk 도메인에서 기능하며, 여기서 이 lcd_clk 도메인은 LCD 디스플레이를 관통하는 신호들을 제어하는 클록이다. 이 실시예에서, 모듈로의 모든 입력들은 CPU 클록 도메인에 있다. 동기화 로직을 최소화하기 위해, lcdif_en_sync 신호가 하이에 이르기 전에 모든 입력들이 안정적일 필요가 있다. 신호 lcdif_en_sync는 동기화기들을 통해 전달되고 언제든지 변할 수 있다.
도 3에 도시되지 않은 데이터 소스는 상태기에 데이터를 제공한다. 데이터 소스는 DMA, FIFO, 레지스터, 또는 이들의 어떤 결합물일 수 있다. 이 데이터 소스의 정확한 구현은 이 실시예의 목적에 중요하지 않다. 데이터는 data_in[15:0] 입력을 통해 제공된다. dshitf_sync 출력은 현재 데이터 워드가 시프트 인되어 다음 워드가 제공될 수 있다는 것을 데이터 소스에 알린다. lcd_dwidth[1:0] 입력은 LCD 모듈로의 데이터 버스 입력의 폭을 나타내며, '00'은 4 비트를 나타내고, '01'은 8 비트를 나타내고, '11'은 16 비트를 나타낸다. LCD 모듈로의 병렬 데이터 버스 입력의 폭이 정확히 4, 8 또는 16 비트가 아니면, lcd_dwidth[1:0]은 다음으로 가장 높은 값으로 세트되어야 한다. 예를 들면, 12 비트 입력은 '11'(16 비트)로 세트된 데이터 폭을 가지며 4개의 MSB가 사용되지 않을 것이다.
전형적으로, 레지스터 인터페이스는 모든 제어 입력들을 상태기에 제공한다. 이 레지스터는 소프트웨어 명령을 이용하여 제어 입력들에 대한 변화가 가능하도록 바람직하게는 CPU에 연결된다. 하지만, 다른 구성들도 고려된다. 일부 애플리케이션들에 있어서, 값들은 전기기계 스위치들(예를 들면, 듀얼 인라인 핀 스위치들 또는 로터리 스위치들)의 이용을 통해 직접적으로 또는 간접적으로 세트될 수 있다. 다른 애플리케이션들에 있어서, 값들은 비휘발성 메모리(예를 들면, EPROM, EEPROM, 또는 플래시 메모리)의 이용을 통해 직접적으로 또는 간접적으로 세트될 수 있다.
다양한 디스플레이 기술들이 프로그램가능 사이클 상태기와 인터페이싱할 수 있다. 이용가능한 디스플레이 기술들의 서브셋이 하기에 상세히 기술되어 있지만, 이 서브셋은 한정으로 보지 않아야 한다. 본 발명과 관련된 다른 기술들은, 그에 한정되지는 않지만, 제로-파워 바이스테이블 디스플레이, 플라즈마 디스플레이, LCOS 디바이스, 디지털 마이크로미러 디바이스, 발광 다이오드 패널, 및 OLED 디스플레이를 포함한다. 본 발명의 특성은 애플리케이션 엔지니어들과 마케터들에게 이전에 관심이 없거나 쓸모가 없던 새로운 디스플레이 기술들 또는 종래의 기술들에의 적응에 적합하다.
모노크롬 LCD 디스플레이들은 전형적으로 4 비트 또는 8 비트 인터페이스를 갖는다. 컬러 정보가 필요없기 때문에, 각 데이터 비트는 한 픽셀의 상태를 나타낸다. 도 13은 패널(1300) 및 픽셀들(1302)을 갖는 122×32 모노크롬 LCD 디스플레이의 픽셀 레이아웃을 나타낸다. 데이터는 한번에 n 비트들이 입력되며(여기서 n은 패널의 데이터 버스 폭), lshift 펄스는 각 유효 데이터 전송을 알린다. 스캔 패턴은 일반적으로 row1의 pixel1에 있는 글래스의 상부 좌측에서 시작하여 row1의 pixel[last]에 도달하기까지 우측으로 진행하며, 그리고 나서 row2에 있는 픽셀부터 시작하는 등을 행한다. 라인 출력에서의 펄스는 새로운 로우의 시작을 알린다. 각 로우의 종료 이전에, 대부분의 디스플레이들은 '수평 비표시 주기(horizontal non-display period)'를 필요로 할 것이다. 프레임 출력에서의 펄스는 풀 디스플레이 프레임의 종료 및 row1로의 리셋을 알린다. 각 프레임의 종료 이전에, 대부분의 디스플레이들은 '수직 비표시 주기(vertical non-display period)'를 필요로 할 것이다. 이들 비표시 주기들은 라인 및 프레임 신호들의 펄스폭들에 담겨질 수 있다.
특정 디스플레이 형상들이 다양한 실시예들에서 인용되었지만, 이들에 한정되지는 않는다. 다양한 LCD 기술들을 포함하는 그래픽 디스플레이들이 광범위한 형상으로 이용될 수 있다. 저가의 내장형 애플리케이션들에 대하여, VGA(640×480 픽셀) 또는 심지어는 QVGA(320×240 픽셀) 보다 작은 디스플레이들이 주요 관심대상이다. 이러한 모듈들은 122×32 픽셀만큼 작을 수 있다. 하지만, 애플리케이션에 따라, 여기에 설명된 하나 이상의 실시예들은 WVGA(854×480 픽셀) 이상의 형상을 갖는 LCD 모듈들을 구동하는데 사용될 수 있다. 일실시예에 있어서, 프로그램가능 사이클 상태기는 모노크롬, STN, 및 TFT 디스플레이 기술들, 가변 종횡비, 최대 VGA(640×480 픽셀), 최대 1024 lcd_clk 펄스 퍼 라인, 최대 65,536 lcd_clk 펄스 퍼 프레임의 분해능들, 및 최대 24 비트의 데이터 폭을 지원한다.
STN(super twisted nematic) 디스플레이들은 전형적으로 4, 8, 또는 16 비트 인터페이스를 갖는다. 스크린상의 각 컬러점은 나란히 배치된 세개의 픽셀들(레드, 그린, 블루)로 이루어진다. 예를 들면, 패널(1200) 및 픽셀들(1202)을 갖는 컬러 QVGA(320×240 픽셀) 패널이 도 12에 도시되어 있다. 따라서, 320×240 픽셀의 패널이 960×240 픽셀을 갖는 패널로서 보여질 수 있으며, 각 픽셀은 하나의 컬러이다. 데이터는 한번에 n 비트가 패널로 출력되며(여기서, n = 패널의 데이터 버스 폭), lshift 펄스는 각 유효 데이터 전송을 알린다. 데이터내의 각 비트는 컬러들 중 하나의 '온' 또는 '오프' 값을 나타낸다.
스캔 패턴은 일반적으로 row1의 pixel1에 있는 글래스의 상부 좌측에서 시작하여 row1의 pixel[last]에 도달하기까지 우측으로 진행하고, 그리고 나서 row2의 pixel1에서 시작하는 등을 행한다. 라인 출력에서의 펄스는 새로운 로우의 시작을 알린다. 각 로우의 종료 전에, 대부분의 디스플레이들은 수평 비표시 주기를 필요로 할 것이다. 프레임 출력에서의 펄스는 풀 디스플레이 프레임의 종료와 row1로의 리셋을 알린다. 각 프레임의 종료 전에, 대부분의 디스플레이들은 수직 비표시 주기를 필요로 할 것이다. 예를 들면, 글래스가 R1G1B1R2G2B2... 등으로 배열된 컬러들을 갖는다고 가정한다. 완전한 레드 픽셀에 이은 완전한 화이트 픽셀은 8 비트 데이터 버스에서 100111xx로서 나타난다. xx로 나타낸 마지막 두 비트는 픽셀들 R3B3인 등이다.
STN 인터페이스의 세개의 일반적인 변형물이 있다. 포맷 1은 lshift 클록과 180°다른 위상에 있는 LSHIFT2라 불리는 제2 클록을 사용하는 STN 인터페이스의 변형물이다. 프로그램가능 사이클 상태기가 STN 포맷 1이 되면, M 출력은 LSHIFT2 클록이 된다. 포맷 2는 상태기의 M 출력에 연결된 (LCD 모듈상의) MOD로 불리는 신호를 사용하는 STN 인터페이스의 변형물이다. 이 신호의 타이밍은 LCD 모듈에 의존하며, mod_rate[7:0] 입력에 따라 프레임 출력의 토글마다 1회 이상 토글할 수 있다. 마지막으로, 듀얼 스캔 STN 디스플레이들은 디스플레이의 상부 및 하부 절반이 동시에 업데이트될 수 있게 하는 보다 넓은 데이터 버스 인터페이스를 갖는다(예를 들면, 240개의 로우와 8 비트 인터페이스를 갖는 디스플레이는 R1G1B1R2R121G121B121R122를 송신하는 data_out[7:0]을 가질 것이다). 이들 디스플레이들은 2배의 데이터 폭과 절반의 로우들을 갖는 STN 디스플레이들로서 간주될 수 있기 때문에 상태기는 듀얼 스캔 디스플레이들을 지원하기 위한 특수 설정을 가질 필요가 없다. 따라서, 메모리에 의해 data_in[7:0]에 제공된 값들은 단지 재정리되어야 할 것이다. DSTN 디스플레이들은 일반적으로 포맷 2 데이터 인터페이스를 갖는다.
박막 트랜지스터(TFT) 패널들은 세가지 기술들 중 가장 우수한 컬러와 콘트라스트 품질을 제공한다. 이 기술은 각 픽셀을 위한 글래스상에 제조된 하나의 트랜지스터를 갖는다. 데이터 인터페이스는 각 컬러에 대하여 별도의 비트들을 갖는다. 예를 들면, 24 비트 컬러 TFT는 레드, 그린, 및 블루 컬러 각각에 대하여 8 비트 입력을 가질 것이다. 따라서, 데이터는 한번에 24 비트 또는 한 픽셀로서 디스플레이에 입력된다. M 출력이 하이인 동안의 lshift 입력상에서의 펄스는 유효 데이터 전송을 알린다. 일반적으로 스캔 패턴은 row1의 pixel1에 있는 글래스의 상부 좌측에서 시작하여 pixel[last]에 도달하기까지 우측으로 진행하고, row2의 pixel1에서 시작하는 등을 행한다. 라인 출력상의 펄스는 새로운 로우의 시작을 알린다. 각 로우의 종료 전에, 대부분의 디스플레이들은 수평 비표시 주기를 필요로 할 것이다. 프레임 출력에서의 펄스는 풀 디스플레이 프레임의 종료 및 row1로의 리셋을 알린다. 각 프레임의 종료 전에, 대부분의 디스플레이들은 수직 비표시 주기를 필요로 할 것이다. 상태기의 M 출력은 DRDY라 불리는 디스플레이로의 입력에 연결된다. 이 신호는 하이가 되어 출력 데이터가 유효하다는 것을 나타낸다(즉, 상태기는 현재 수직 또는 수평 비표시 주기에 있지 않다).
보다 일반적으로, 동작 특성들은 다음과 같다. 상태기는 lcdif_en = 1일 때 인에이블된다. lcdif_en = 0이면, 모든 출력들은 로우가 된다. 타이밍 동기화기 모듈(200)은 상태기의 마스터 타임 키퍼이다. 모듈은 두개의 카운터로 이루어진다. 첫번째는 제로에서 frame_per[15:0]까지 카운트하는 프레임 카운터(204)이다. 두번째는 제로에서 line_per[7:0]까지 카운트하는 라인 카운터(206)이다. 두 카운터들은 lcd_clk의 동일한 에지에서 카운팅을 시작한다. 프레임 카운터(204)가 제로로 리셋되면 라인 카운터(206)는 항상 제로로 리셋된다. 프로그램가능 사이클 상태기로부터의 다른 모든 출력들은 그들의 출력들에 대한 타이밍을 카운트하기 위해 이들 카운터들을 이용한다.
모듈로의 모든 입력들은 CPU 클록 도메인에 있다. 하지만, lcdif_en_sync와 data_in[15:0]은 상태기가 액티브일 때 변하는 두개의 입력들이다. 이들 입력들 중 첫번째 입력인 lcdif_en_sync는 신호 lcdif_en(도시하지 않음)을 산출하기 위해 동기화기들을 통해 lcd_clk 도메인으로 전달된다. 이들 입력들 중 두번째인 data_in[15:0]은 다음 이유들로 인해 동기화될 필요가 없다.
·첫번째 data_in[15:0]이 클록 인되면(도 5 참조), data_in[15:0]은 서너개의 lcd_clk 주기들동안 안정적일 것으로 예상된다.
·그 후, data_in[15:0]은 dshift_scync 출력이 하이가 되기까지 변하지 않을 것이다. dshift_sync는 신호 dshift로부터 발생되고, 교대로 lcd_clk에 의해 발생됨으로써, 필요한 동기화가 제공된다.
lcdif_en_sync가 하이가 되면 다른 모든 입력들은 안정적일 필요가 있다. CPU 클록 도메인으로 돌아가는 이 모듈로부터의 출력은 dshift_sync이다. 이 신호는 (아래에 기재된) 데이터 동기화기 블록(400)내에서 동기화된다.
도 4는 dshift를 CPU 타이밍 도메인에 동기화시키고 LCD 패널들의 입력 데이터 폭들의 변화를 설명하도록 설계된 회로인 데이터 동기화기 블록(400)의 일실시예를 나타낸다. 동기화기는 두개의 D 플립 플롭들(402), 카운터(404), 및 비교기(406)를 포함한다. 결과적인 신호는 dshift_sync이다. 데이터 동기화기는 lcd_clk 도메인에 있는 내부 dshift 신호를 CPU 클록 도메인에 있는 dshift_sync 출력 신호로 동기화한다. 또한, dshift_sync 신호는 입력으로의 글래스의 데이터 폭을 포함한다. 이것은:
·lcd_dwidth[1:0] = '00'일 때 4 dshift 펄스마다 한 펄스
·lcd_dwidth[1:0] = '01'일 때 2 dshift 펄스마다 한 펄스
·다른 모든 경우에 dshift 펄스마다 한 펄스
를 발생시킨다.
도 5는 상술한 세부 로직 및 회로의 일부를 포함하는 프로그램가능 상태기(102)의 추가 실시예를 나타낸다. 프레임 발생기(208)는 프레임 출력을 발생시킨다. 프레임 발생기(208)는 frame_counter(204)를 fm_start 입력과 비교하는 비교기를 포함한다. 두개가 동일하면, 프레임 출력은 fm_per 개수의 클록 사이클들 동안 활성화된다. dtype[1:0]='11'이면, 로우는 액티브로 간주된다. 그렇지 않으면, 하이가 액티브로 간주된다. 라인 발생기(210)는 라인 출력을 발생시킨다. 라인 발생기(210)는 line_counter(206)를 ln_start[7:0] 입력과 비교하는 비교기를 포함한다. 두개가 동일하면, 라인 출력은 ln_per[7:0] 개수의 클록 사이클들 동안 액티브가 된다. dtype[1:0]='11'이면, 로우는 액티브로 간주된다. 그렇지 않으면, 하이가 액티브로 간주된다.
시프트 발생기(202)는 lshift, dshift, 및 data_out[15:0] 출력들을 발생시킨다. 시프트 발생기(202)는 line_counter(206)를 shift_start[7:0]과 비교하는 비교기를 포함한다. 라인 카운터(206)가 값 shift_start[7:0]에 도달하면, 입력 data_in[15:0]이 lcd_clk의 라이징 에지에서 메모리로 클록킹된다. data_out[15:0] 포트는 이 메모리의 출력에 직접 연결된다. 동시에, dshift 출력은 하나의 lcd_clk 사이클동안 하이가 된다. 이 프로세스는 전체 로우에 있는 데이터를 시프트 아웃시키기 위해 line_width[9:0] 개수의 시간들 동안 반복된다. 전체 로우가 시프트 아웃되면, data_out[15:0]은 로우가 된다. lshift 출력은 TFT 인터페이스에 연결되었는지 여부에 따라 다르게 작용한다. 이것은 dtype[1:0] 입력을 이용하여 세트된다. dtype[1:0]='11'이면, 인터페이스는 TFT 인터페이스에 연결된 것으로 간주된다. TFT 모드에 있어서, lshift 출력은 lcd_clk의 직접 출력이다. 그렇지 않으면, 인터페이스는 비TFT 패널에 연결된 것으로 간주된다. TFT 모드에 있어서, lshift 출력은 유효한 data_out[15:0]이 시프트 아웃될 때 lcd_clk의 직접 출력이다. line_counter의 값이 shift_start[7:0] 보다 작을 때의 주기동안, lshift 출력은 로우이다. 또한, 마지막 데이터 워드가 시프트 아웃되면, lshift 출력은 로우이다. 연속적인 lshift 출력을 필요로 하는 비TFT 패널이 제공되면, shift_bypass_en 입력은 하이를 취할 수 있다. 이는 lshift 출력으로 lcd_clk를 직접 출력할 것이다.
M 발생기(506)는 다목적 신호 M을 발생시키도록 설계된 로직을 묘사한다. 이러한 묘사는 단 하나의 가능한 구현으로서 기능 또는 구현에 있어서의 한정으로 보여지지 않아야 한다. 타이밍 인터페이스의 M 출력은 dtype[1:0] 및 mod_rate 입력에 의한 설정으로서 기능한다. dtype[1:0]='11'이면, mod_rate 입력은 무시된다. 이 모드에서, M 출력은 데이터 레디 출력(DRDY)로서 기능한다. 라인 카운터(206)가 값 shift_start[7:0]에 도달하면 M 출력은 하이가 된다. 이것은 마지막 data_out[15:0] 워드가 시프트 아웃될 때까지 유지된다. dtype[1:0]='11'이면, mod_rate[7:0] 입력은 M 출력의 토글 속도를 결정한다. mod_rate[7:0]이 제로이면, M 출력은 프레임 출력과 동시에 토글된다. mod_rate가 제로보다 크면, 이것은 M 출력의 토글들 사이의 라인 출력 토클들의 개수를 나타낸다.
소정의 조건들 하에서의 입력 및 출력 신호들을 나타내는 타이밍도(도 6 내지 10)를 통해 본 발명의 추가 실시예가 가장 잘 설명된다. 디바이스는 다양한 제조업자들로부터의 LCD들의 광범위 스펙트럼과 인터페이싱할 것으로 예상되기 때문에, 출력 신호 타이밍은 수정되어야만 한다. 타이밍 엔진은 각 신호에 대한 두개의 입력들(xx_start 및 xx_per 입력들)을 이용함으로써 출력 제어 신호들이 프레임내의 어떤 양의 클록 에지에서 하이 및 로우로 조정되게 할 수 있다. frame_counter와 line_counter로 불리는 두개의 카운터들도 있다.
frame_counter는 얼마나 많은 lcd_clk들이 한 프레임내에 있는 지를 결정한다. 이것은 값 frame_per[15:0]까지 카운트하고, 제로로 리셋되고, 그리고 나서 반복된다. 이들 카운터들은 lcdif_en이 하이로 샘플링되면 첫번째 lcd_clk 에지에서 시작한다.
line_counter는 얼마다 많은 lcd_clk들이 LCD 모듈의 한 라인(로우)에 있는지를 결정한다. 이 카운트는 수평 표시 주기와 수평 비표시 주기의 합이다. 이것은 값 line_per까지 카운트하고, 제로로 리셋되고, 그리고 나서 반복된다. line_counter는 frame_counter가 리셋되는 동시에 리셋될 것이다. 수평 표시 주기내의 lcd_clk들의 개수는 디스플레이의 한 로우내의 픽셀들의 개수와 반드시 같지는 않다는 것을 주목한다. TFT 디스플레이들에 대하여, 하나의 lcd_clk는 일반적으로 하나의 픽셀에 대응한다. 하지만, 다른 디스플레이 기술들에 대하여, 이것은 버스 폭 및 컬러 깊이에 따라 변한다. 따라서, 사용자는 프레임 및 라인의 길이를 프로그래밍할 수 있다.
프레임을 설정할 필요가 있는 마지막 입력은 line_width[9:0] 입력이다. 이 입력은 하나의 로우를 완료하는데 얼마나 많은 data_out[15:0] 버스상의 출력들이 소모되는지를 결정한다. 각 data_out[15:0] 출력은 하나의 lcd_clk 주기를 소모한다고 가정한다. 따라서, (lcd_clk 주가가 곱해지면) 이 입력은 수평 표시 주기내에서의 총 시간을 제공한다.
도 6 내지 10에 대하여, 다음 세팅들이 가정된다.
·frame_per[15:0]=644: 각 프레임내에서의 644 lcd_clk 사이클들을 특정한다. 이것은 표준 디스플레이 형상을 근거로 한 실제 값을 나타내지는 않는다는 것을 주목한다. 오히려, 이 기기가 기능할 수 있는 일반적인 방식을 나타낸 것이다.
·line_per=244: 각 라인에서의 244 lcd_clk들을 특정한다.
·fm_start=4: frame_counter가 값'4'에 도달하면 프레임 출력이 하이가 되어야 한다는 것을 특정한다.
·fm_per=6: frame_counter가 값'6'에 도달하면 프레임 출력이 로우가 되어야 한다는 것을 특정한다.
·ln_start=1: line_counter가 값'1'에 도달하면 라인 출력이 하이가 되어야 한다는 것을 특정한다.
·ln_per=4: line_counter가 값'4'에 도달하면 라인 출력이 로우가 되어야 한다는 것을 특정한다.
·shift_start=4: 프레임 카운터가 값'4'에 도달하면 data_in[15:0]으로부터의 새로운 값으로 메모리(220)가 래치되어야 한다는 것을 특정한다. 메모리(220)의 출력은 data_out[15:0]에 직접 연결한다.
·line_width=n: shift_start에 도달하면 line_counter가 값'n'에 도달하기까지 lcd_clk마다 하나의 값으로 클록킹을 지속한다는 것을 특정한다.
·모든 입력 세팅들은 lcdif_en 입력이 하이를 취하기 전에 설정되어야 한다는 것을 주목한다.
도 6은 모노크롬 또는 STN 포맷 2 디스플레이에 대한 프로그램된 신호 타이밍을 나타낸다(여기서, shift_bypass_en=0). 이 실시예에서, shift_bypass_en=0이고 입력 mode_rate=1이며, 이는 M 출력이 라인 출력과 동일한 속도로 토글된다는 것을 의미한다. 이 타이밍도는 두개의 프레임 신호 펄스들로 나타낸 것과 같이 전송된 한 프레임의 데이터 보다 약간 많은 것을 제공한다. 프로그램가능 사이클 상태기의 출력들은 lcd_clk와 동기화된다. 두개의 카운터들은 리셋 입력이 떨어지고 lcdif_en이 1로 세트된 후(이는 입력들이 안정적이라는 것을 나타냄)에 카운팅을 시작한다. 이 예에서 Line_counter는 0에서 244까지, 즉 각 라인에서의 픽셀들의 개수(240 픽셀)와 필요한 수평 비표시 주기의 길이(4 클록 사이클)의 합을 카운트한다. Frame_counter는 이 예에서 0에서 644까지 카운트한다. frame_counter가 총 프레임 카운터에 도달하면, frame_counter와 line_counter는 리셋되고 프로세스는 반복된다. 라인 신호는 각각 1 및 4인 line_start 및 line_per 값들을 근거로 하여 line_counter가 line_start와 같은 클록 사이클에서 시작하여 line_counter가 line_per와 같은 클록 사이클동안 끝나는 세개의 클록 사이클들동안 하이가 된다. 마찬가지로, 프레임 신호는 각각 4 및 6인 fm_start 및 fm_per 값들을 근거로 두개의 클록 신호들동안 하이가 된다. 이 실시예에서 M 출력은 라인 출력과 실질적으로 동일하다. lshift 출력은 lcd_clk 입력과 실질적으로 동일하지만, 수평 표시 주기들동안만이다. data_out 출력은 수평 표시 주기들동안 유효 데이터를 나타내며 비표시 주기들동안 제로 또는 인액티브 상태이다. dshift 출력은 수평 표시 주기들동안만 하이가 된다.
도 7은 모노크롬 또는 STN 포맷 2 디스플레이에 대한 프로그램된 신호 타이밍을 나타낸다(여기서, shift_bypass_en=1). 하나를 제외하고 출력들은 도 6과 동일하다. shift_bypass_en=1이기 때문에, lcdif_en=1일 때 lshift 신호는 lcd_clk 입력의 통과 신호이다.
도 8은 STN 포맷 1 디스플레이에 대한 프로그램된 신호 타이밍도로서 shift_bypass_en=0이다. 입력 mod_rate는 이 디스플레이 타입에서 무시된다. 여기서, lshift 출력은 수평 디스플레이 주기가 시작하여 그 주기동안 각 lcd_clk 신호에서 토글되기 직전에 액티브 상태이다. 기능적으로 LSHIFT2라 불리는 M 출력에서의 파형은 180도 다른 위상이라는 점을 제외하고 lshift와 실질적으로 동일하다.
도 9는 STN 포맷 1 디스플레이에 대한 프로그램된 신호 타이밍도로서 shift_bypass_en=1이다. 여기서, LSHIFT2를 나타내는 M 출력은 lcdif_en과 함께 하이가 되고 lcd_clk 사이클마다 토글된다. lshift 출력은 동일한 파형이지만, 180도 위상 시프트되어 있다.
도 10은 TFT 디스플레이에 대한 프로그램된 신호 타이밍도이다. 이 디스플레이 타입에서, 입력들 shift_bypass_en과 mod_rate는 무시된다. 기능적으로 DRDY로 불리는 M 출력은 액티브 데이터 전송 사이클들동안만 또는 수평 표시 주기들동안만 하이가 된다. dtype[1:0]=11이기 때문에, 여기서 프레임 출력은 극성이 반전되었다.
도 11은 비디오 디스플레이를 구동하기 위해 프로그램가능 사이클 상태기를 이용하는 방법에서 수행되는 단계들을 나타낸다. 단계(1100)는 제어 입력에서 프로그래밍 명령들을 수신하는 단계이다. 단계(1102)는 제1 제어 출력에서 신호를 발생시키는 단계이다. 단계(1104)는 제2 제어 출력에서 신호를 발생시키는 단계이다. 단계(1106)는 비디오 데이터를 저장 및 전송하는 단계이다.

Claims (20)

  1. 집적회로의 프로그램가능 사이클 상태기로서,
    제1 중앙 처리 유닛(CPU);
    상기 CPU와 인터페이싱된 메모리;
    상태기;
    상기 메모리를 상기 상태기에 연결하는 제1 병렬 데이터 버스;
    제2 병렬 데이터 버스;
    상기 상태기에 결합되어 클록 신호를 수신하는 클록 입력;
    입력/출력 디바이스에 결합되는 제1 제어 출력;
    상기 메모리에 결합되며, 상기 제1 제어 출력으로부터 독립된 제2 제어 출력; 및
    상기 메모리로부터 상기 상태기로 결합되는 제어 입력을 포함하고,
    상기 제1 제어 출력의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수이고,
    상기 제1 병렬 데이터 버스의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수로서 상기 제2 병렬 데이터 버스상에 출력되어지고,
    상기 제2 제어 출력은 상기 제1 병렬 데이터 버스에 다음 값을 요구하고,
    상기 상태기는 상기 제어 입력을 통해 프로그램가능한 것을 특징으로 하는 프로그램가능 사이클 상태기.
  2. 제1항에 있어서,
    상기 제2 병렬 데이터 버스와 상기 제1 제어 출력은 그래픽 디스플레이 디바이스에 연결되고,
    상기 상태기는 상기 제1 제어 출력상에 프레임 신호, 라인 신호, 제1 시프트 신호, 및 다목적 신호를 발생시키도록 동작가능하고,
    상기 프레임 신호, 상기 라인 신호, 상기 제1 시프트 신호, 및 상기 다목적 신호의 타이밍 및 듀레이션은 상기 제어 입력을 통한 타이밍 및 듀레이션으로 소프트웨어 프로그램가능한 것을 특징으로 하는 프로그램가능 사이클 상태기.
  3. 제2항에 있어서,
    상기 다목적 신호는,
    박막 트랜지스터(TFT) 디스플레이를 제어하도록 동작가능한 디스플레이 인에이블 출력(DRDY),
    포맷 1 액정 디스플레이(LCD)를 제어하도록 동작가능한 제2 시프트 신호, 또는
    모노크롬 또는 포맷 2 LCD 디스플레이를 제어하도록 동작가능한 백플레인 바이어스 신호(MOD)중 어느 하나를 나타내도록 프로그램될 수 있는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  4. 제2항에 있어서,
    상기 상태기는,
    모노크롬 액정 디스플레이(LCD),
    컬러 STN(super twisted nematic) 액정 디스플레이,
    DSTN(double-layer super twisted nematic) 액정 디스플레이,
    컬러 박막 트랜지스터(TFT) 액정 디스플레이,
    제로-파워 바이스테이블 디스플레이,
    플라즈마 디스플레이,
    LCOS(liquid crystal on silicon) 디바이스,
    디지털 마이크로미러 디바이스,
    발광 다이오드 패널, 및
    유기 발광 다이오드(OLED) 디스플레이로 이루어진 세트에서 적어도 4개의 서로 다른 그래픽 디스플레이 기술들에 의해 요구되는 제어 신호 타이밍을 지원하는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  5. 제2항에 있어서,
    상기 제어 입력은,
    상기 제1 병렬 데이터 버스로부터 상기 제2 병렬 데이터 버스로 전달되는 값의 비트-깊이,
    각 비디오 픽셀을 표현하는 값들의 개수,
    상기 비디오 디스플레이의 형상, 및
    상기 비디오 디스플레이 기술을 포함하는 상기 상태기를 프로그래밍하기 위한 명령들을 포함하는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  6. 제5항에 있어서,
    상기 비트-깊이는 1 비트 내지 16 비트일 수 있고,
    각 픽셀은 하나의 값 또는 세개의 값으로 표현될 수 있고,
    상기 비디오 디스플레이의 형상은 64×64 픽셀 내지 854×480 픽셀일 수 있는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  7. 제1항에 있어서,
    상기 제2 병렬 데이터 버스의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수로서 상기 제1 병렬 데이터 버스상에 출력될 수 있는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  8. 제7항에 있어서,
    상태 입력을 더 포함하고,
    데이터는 상기 제2 병렬 데이터 버스 상에서의 입력 디바이스로부터 수신되고 상기 상태 입력의 값에 의해 부분적으로 제어되는 상기 제1 병렬 데이터 버스로 송신되는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  9. 제8항에 있어서,
    상기 상태기는 외부 센서 어레이로부터의 이미지 또는 비디오 데이터를 검색하도록 동작가능한 것을 특징으로 하는 프로그램가능 사이클 상태기.
  10. 제1항에 있어서,
    상기 제1 출력 제어 신호는 디지털 오디오 데이터를 디지털-아날로그 변환기로 공급하도록 동작가능한 비트 클록 신호 및 샘플 주파수 신호를 포함하는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  11. 집적회로의 프로그램가능 사이클 상태기로서,
    제1 중앙 처리 유닛(CPU);
    상기 CPU와 인터페이싱된 메모리;
    상태기;
    상기 메모리를 상기 상태기에 연결하는 제1 병렬 데이터 버스;
    제2 병렬 데이터 버스;
    상기 상태기에 결합되어 클록 신호를 수신하는 클록 입력;
    입력/출력 디바이스에 결합되는 제1 제어 출력;
    상기 메모리에 결합되며, 상기 제1 제어 출력으로부터 독립된 제2 제어 출력; 및
    상기 메모리로부터 상기 상태기로 결합되는 제어 입력을 포함하고,
    상기 제1 제어 출력의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수이고,
    상기 제1 병렬 데이터 버스의 값은 상기 클록 입력, 상기 상태기의 현재 상태, 및 상기 제어 입력의 함수로서 상기 제2 병렬 데이터 버스상에 출력되어지고,
    상기 제2 제어 출력은 상기 제1 병렬 데이터 버스에 다음 값을 요구하고,
    상기 상태기는 상기 제어 입력을 통해 프로그램가능하고,
    상기 제2 병렬 데이터 버스와 상기 제1 제어 출력은 그래픽 디스플레이 디바이스에 연결되고,
    상기 상태기는 상기 제1 제어 출력상에 프레임 신호, 라인 신호, 제1 시프트 신호, 및 다목적 신호를 발생시키도록 동작가능하고,
    상기 프레임 신호, 상기 라인 신호, 상기 제1 시프트 신호, 및 상기 다목적 신호의 타이밍 및 듀레이션은 상기 제어 입력을 통한 타이밍 및 듀레이션으로 소프트웨어 프로그램가능하고,
    상기 제어 입력은,
    상기 제1 병렬 데이터 버스로부터 상기 제2 병렬 데이터 버스로 전달되는 값의 비트-깊이,
    각 비디오 픽셀을 표현하는 값들의 개수,
    상기 비디오 디스플레이의 형상, 및
    상기 비디오 디스플레이 기술을 포함하는 상기 상태기를 프로그래밍하기 위한 명령들을 포함하는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  12. 제11항에 있어서,
    상기 다목적 신호는,
    박막 트랜지스터(TFT) 디스플레이를 제어하도록 동작가능한 디스플레이 인에이블 출력(DRDY),
    포맷 1 액정 디스플레이(LCD)를 제어하도록 동작가능한 제2 시프트 신호, 또는
    모노크롬 또는 포맷 2 LCD 디스플레이를 제어하도록 동작가능한 백플레인 바이어스 신호(MOD)중 어느 하나를 나타내도록 프로그램될 수 있는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  13. 제12항에 있어서,
    상기 상태기는,
    모노크롬 액정 디스플레이(LCD),
    컬러 STN(super twisted nematic) 액정 디스플레이,
    DSTN(double-layer super twisted nematic) 액정 디스플레이,
    컬러 박막 트랜지스터(TFT) 액정 디스플레이,
    제로-파워 바이스테이블 디스플레이,
    플라즈마 디스플레이,
    LCOS(liquid crystal on silicon) 디바이스,
    디지털 마이크로미러 디바이스,
    발광 다이오드 패널, 및
    유기 발광 다이오드(OLED) 디스플레이로 이루어진 세트에서 적어도 4개의 서로 다른 그래픽 디스플레이 기술들에 의해 요구되는 제어 신호 타이밍을 지원하는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  14. 제11항에 있어서,
    상기 비트-깊이는 1 비트 내지 16 비트일 수 있고,
    각 픽셀은 하나의 값 또는 세개의 값으로 표현될 수 있고,
    상기 비디오 디스플레이의 형상은 64×64 픽셀 내지 854×480 픽셀일 수 있는 것을 특징으로 하는 프로그램가능 사이클 상태기.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020107026787A 2008-06-16 2009-06-15 프로그램가능 사이클 상태기 인터페이스 KR101513551B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/139,640 US7816943B2 (en) 2008-06-16 2008-06-16 Programmable cycle state machine interface
US12/139,640 2008-06-16
PCT/US2009/047335 WO2010005695A1 (en) 2008-06-16 2009-06-15 Programmable cycle state machine interface

Publications (2)

Publication Number Publication Date
KR20110030440A KR20110030440A (ko) 2011-03-23
KR101513551B1 true KR101513551B1 (ko) 2015-04-20

Family

ID=40934941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107026787A KR101513551B1 (ko) 2008-06-16 2009-06-15 프로그램가능 사이클 상태기 인터페이스

Country Status (6)

Country Link
US (2) US7816943B2 (ko)
EP (1) EP2300922B1 (ko)
KR (1) KR101513551B1 (ko)
CN (1) CN102057361B (ko)
TW (1) TWI464588B (ko)
WO (1) WO2010005695A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
US8593175B2 (en) * 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US9075428B2 (en) * 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
CN103824550B (zh) * 2014-02-24 2016-04-13 华南理工大学 一种基于分时复用技术的液晶屏显示***及方法
TWI750979B (zh) * 2020-12-30 2021-12-21 新唐科技股份有限公司 用於減少元件之使用接腳的控制裝置與顯示裝置
KR20220101280A (ko) * 2021-01-11 2022-07-19 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 데이터 출력 장치
CN117893638B (zh) * 2024-03-18 2024-06-11 上海朋熙半导体有限公司 融合状态机的时序图生成方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117570A1 (en) 2002-12-13 2004-06-17 Samuel Roshan J. Programmable transition state machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371518A (en) * 1992-02-27 1994-12-06 Silicon Graphics, Inc. Video timing and display ID generator
US6750876B1 (en) * 1997-11-16 2004-06-15 Ess Technology, Inc. Programmable display controller
US20030117382A1 (en) 2001-12-07 2003-06-26 Pawlowski Stephen S. Configurable panel controller and flexible display interface
US7825921B2 (en) * 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117570A1 (en) 2002-12-13 2004-06-17 Samuel Roshan J. Programmable transition state machine

Also Published As

Publication number Publication date
TWI464588B (zh) 2014-12-11
US7816943B2 (en) 2010-10-19
KR20110030440A (ko) 2011-03-23
CN102057361A (zh) 2011-05-11
US20090309629A1 (en) 2009-12-17
WO2010005695A1 (en) 2010-01-14
EP2300922B1 (en) 2013-05-15
TW201005533A (en) 2010-02-01
EP2300922A1 (en) 2011-03-30
CN102057361B (zh) 2016-03-30
US20100053196A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101563989B1 (ko) 집적된 그래픽 처리 장치를 갖는 마이크로컨트롤러
KR101513551B1 (ko) 프로그램가능 사이클 상태기 인터페이스
CN107340907B (zh) 驱动控制器件以及电子设备
CN101046941B (zh) 用于驱动液晶显示器件的装置和方法
CN107193410B (zh) 显示控制和触摸检测装置、半导体集成电路
JP4992140B2 (ja) 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体
JP4567931B2 (ja) 液晶表示装置のパネル駆動装置及びパネル駆動システム
TWI493521B (zh) 顯示器驅動器積體電路以及使用顯示器驅動器積體電路之系統及方法
KR101341028B1 (ko) 표시 장치
US8823626B2 (en) Matrix display device with cascading pulses and method of driving the same
WO2007135793A1 (ja) カウンタ回路およびそれを備える制御信号生成回路ならびに表示装置
US9710049B2 (en) Display device, method of driving a display device, and display system
JP2010156846A (ja) マルチディスプレイシステム
KR102358534B1 (ko) 게이트 구동부, 표시장치 및 이의 구동방법
US9348355B2 (en) Display link clocking method and apparatus
US9760333B2 (en) Pixel clocking method and apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee