KR101511138B1 - 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법 - Google Patents

데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법 Download PDF

Info

Publication number
KR101511138B1
KR101511138B1 KR20130109005A KR20130109005A KR101511138B1 KR 101511138 B1 KR101511138 B1 KR 101511138B1 KR 20130109005 A KR20130109005 A KR 20130109005A KR 20130109005 A KR20130109005 A KR 20130109005A KR 101511138 B1 KR101511138 B1 KR 101511138B1
Authority
KR
South Korea
Prior art keywords
signal
data
output signal
clock
comparator
Prior art date
Application number
KR20130109005A
Other languages
English (en)
Other versions
KR20150029941A (ko
Inventor
이재성
김동현
조영아
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR20130109005A priority Critical patent/KR101511138B1/ko
Priority to PCT/KR2014/005675 priority patent/WO2015037816A1/ko
Publication of KR20150029941A publication Critical patent/KR20150029941A/ko
Application granted granted Critical
Publication of KR101511138B1 publication Critical patent/KR101511138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법에 관한 것으로, 보다 구체적으로는 외부로부터 수신한 데이터 신호에 따른 입력받은 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 비교기; 및 상기 비교기로부터 출력된 제1 출력신호를 입력받고, 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링하는 D 플립플롭;을 포함한다.
이러한 구성에 의해, 본 발명의 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법은 D 플립플롭이 비교기로부터 출력된 출력신호를 지연된 클럭에 따라 하이 신호에서 로우 신호로 변환하여 비교기의 기준 클럭 한 주기마다 하이신호로 초기화되어 복조된 신호의 정확성을 향상시킬 수 있는 효과가 있다.

Description

데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법{Data splicer, RF tag receiver comprising the same and data splice method}
본 발명은 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법에 관한 것으로, 특히 소모 전력을 감소시킬 수 있는 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법에 관한 것이다.
IT 기술의 발전에 따라 정보를 송수신하는 다양한 분야에서 RF(Radio Frequency) 통신이 사용되고 있다. 이러한 RF통신은 라디오 주파수(RF 신호)를 이용하여 데이터를 송수신하는 통신방법으로서, 송신하고자 하는 데이터를 RF신호 형태로 전송하는 RF 송신기와, 상기 RF 송신기로부터 전송된 RF 신호를 수신하여 데이터를 획득하는 RF 수신기로 이루어진다.
특히, 상기 RF 수신기는 상기 RF 송신기로부터 RF 신호를 통해 데이터를 수신하므로, 수신한 RF 신호를 원래의 신호상태로 복원해야 전송한 데이터를 획득할 수 있다.
하지만 이러한 RF 신호의 복원 과정에서, 일부 구간이 원신호와 다른 값을 갖는 신호로 복조되는 경우가 발생하여, 전송 데이터의 정확성이 떨어지는 문제점이 발생했다.
상술한 바와 같이, 본 발명의 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법을 살펴보면 다음과 같다.
선행기술 1은 한국공개특허 제2000-0025918호(2000.05.06)로서, 데이터 슬라이서에 관한 것이다. 이러한 선행기술 1은 아날로그 신호를 입력받아 샘플링시키는 ADC; 상기 ADC 출력신호의 잡음 성분을 감쇄시키는 전처리부; 상기 NTSC VBI 라인21 및 NTSC VBI 라인21의 좌우 두 라인을 감지하는 라인 검출부; 상기 라인 검출부의 출력신호가 NTSC VBI 라인21의 신호인지의 여부를 판단하며 업퍼/로우어 레벨을 출력하는 레퍼런스 레벨 결정부, 연속하이/로우 검출 방식이 적용된 정현파 감지부와, 시작비트 감지부로 구성된 자막 신호 판독부; 상기 전처리부의 출력신호와 상기 레퍼런스 레벨 결정부의 업퍼/로우어 레벨을 각각 비교하여 이들의 크기 비교 결과를 산출하는 비교부; 상기 자막 신호 판독부에서 자막 신호로 인식된 테이터에 한해 프로세싱하고 실질적인 코드 데이터를 출력하는 데이터 판독부; 상기 자막 신호 판독부와 데이터 판독부를 제어하는 제어부를 포함함으로써, 별도의 PLL이 필요하지 않아 H/W의 크기가 작아지면서 가격이 감소하며 7사이클 정현파 자체가 열화 또는 NTSC 자막 신호와 비슷한 형태로 왜곡된 파형 등의 잡음으로부터의 오동작을 방지하여 캡션 데이터 검출에 신뢰성을 향상시키는 효과가 있다.
또한, 선행기술 2는 한국공개특허 제1999-0060496호(1999.07.26)로서, 데이터 슬라이서의 슬라이스 레벨 결정장치에 관한 것이다.
이러한 선행기술 2는 수직 귀선 구간 21 라인의 7 사이클 정현파 영역에 3개의 플래그를 차례로 발생시키는 플래그 발생부와, 상기 플래그 발생부에서 발생되는 플래그 구간 각각에서 디지탈 복합신호의 최소/최대 값을 산출하여 이들 데이터의 차이값과 임시 슬라이스 레벨을 출력하는 멀티영역 슬라이스 레벨 산출부와, 허용 가능한 차이값 레벨을 계산하고 이 값과 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 차이값을 비교하여 비교결과에 따라 차이값 유효여부 신호를 출력하는 유효여부 신호 출력부와, 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 3 플래그 각각의 임시 슬라이스 레벨을 이용하여 임시 기준 슬라이스 레벨을 연산한 후 상기 유효여부 신호 출력부에서 출력된 유효여부 신호에 따라 기준 슬라이스 레벨로 출력하는 슬라이스 레벨 결정부로 구성되어 VBI 라인 21의 7 사이클 정현파가 고스트에 의해 신호 제거된 경우나 심한 글리치에 의해 왜곡된 경우라도 가장 신뢰성 있는 기준 슬라이스 레벨을 결정할 수 있는 효과가 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 D 플립플롭이 비교기로부터 출력된 신호를 지연된 클럭을 이용하여 샘플링함으로써, RF신호의 복조 시 오류를 정정하여 복조된 데이터의 정확성을 향상시킬 수 있는 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 한 실시 예에 따른 데이터 슬라이서는 기준 클럭에 응답하여 외부로부터 수신한 데이터 신호에 따른 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 비교기; 및 상기 비교기로부터 출력된 제1 출력신호를 입력받고, 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링하는 D 플립플롭;을 포함한다.
특히, 상기 기준 클럭을 미리 설정된 시간동안 지연시켜 생성된 클럭인 지연된 클럭일 수 있다.
위와 같은 과제를 해결하기 위한 본 발명의 다른 실시 예에 따른 RF 태그 수신기는 기준 클럭에 응답하여 외부로부터 수신한 데이터 신호에 따른 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 비교기와, 상기 비교기로부터 출력된 제1 출력신호를 입력받고, 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링하는 D 플립플롭으로 이루어지는 데이터 슬라이서;를 포함한다.
특히, 상기 기준 클럭을 미리 설정된 시간동안 지연시켜 생성된 클럭인 지연된 클럭일 수 있다.
위와 같은 과제를 해결하기 위한 본 발명의 또 다른 실시 예에 따른 데이터 슬라이스 방법은 비교기가 외부로부터 데이터 신호에 따른 입력전압을 입력받는 단계; 상기 비교기가 기준 클럭에 응답하여 상기 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 단계; D 플립플롭이 상기 제1 출력신호를 입력받는 단계; 및 상기 D 플립플롭이 상기 제1 출력신호를 미리 설정된 지연된 클럭에 응답하여 샘플링하는 단계;를 포함한다.
특히, 상기 기준 클럭을 미리 설정된 시간동안 지연시켜 생성된 클럭인 지연된 클럭일 수 있다.
본 발명의 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법은 D 플립플롭이 비교기로부터 출력된 출력신호를 지연된 클럭에 따라 하이 신호에서 로우 신호로 변환하여 비교기의 기준 클럭 한 주기마다 하이신호로 초기화되어 복조된 신호의 정확성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법은 아날로그 증폭기가 아닌 디지털 센스 증폭기 형태를 이용함으로써, DC 전력 소모량을 줄일 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 데이터 슬라이서의 블록도이다.
도 2는 데이터 슬라이서의 비교기와 D 플립플롭의 회로도이다.
도 3은 본 발명의 다른 실시 예에 따른 데이터 슬라이서를 포함하는 RF 태그 수신기의 블록도이다.
도 4는 본 발명의 다른 실시 예에 따른 데이터 슬라이스 방법의 순서도이다.
도 5는 본 발명에 따른 데이터 슬라이스 방법의 타이밍도이다.
이하, 본 발명을 바람직한 실시 예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되는 것은 아니다.
이하, 도 1을 참조하여 본 발명의 데이터 슬라이서에 대하여 자세히 살펴보도록 한다.
도 1은 본 발명의 일 실시 예에 따른 데이터 슬라이서의 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 데이터 슬라이서(100)는 비교기(120) 및 D 플립플롭(140)을 포함한다.
비교기(120)는 외부에 위치하는 RF 송신기로부터 전송되는 RF 형태의 데이터 신호에 따른 입력전압 VENV 을 입력받고, 내부 클럭에 응답하여 수신한 상기 입력전압 VENV 을 미리 설정된 기준전압 VREF 과 전압 레벨을 비교하여, 비교결과를 나타내는 제1 출력신호 D 로 출력한다. 이때, 상기 비교기(120)는 기준 클럭의 한 주기마다 출력신호를 하이(High)신호로 자동 출력함에 따라, 상기 제1 출력신호 D 는 일부 구간에서 입력받은 상기 데이터 신호와 상이한 값을 가지게 된다.
D 플립플롭(140)은 상기 비교기(120)의 후단에 배치되어, 상기 비교기(120)로부터 출력된 제1 출력신호 D 를 입력받고, 사용자에 의해 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링한다. 이때, 사용되는 상기 미리 설정된 지연된 클럭은 앞서 상기 비교기(120)에서 사용한 기준 클럭을 사용자에 의해 미리 설정한 시간동안 지연시킨 클럭이 사용될 수 있다. 이에 따라, 상기 제1 출력신호 D 가 처음 입력받은 데이터 신호에 해당하는 하이신호가 아닌 비교기(120)를 통해 클럭의 한 주기마다 자동으로 설정되는 하이(High)신호에서 로우(Low)신호로 변환될 수 있다. 이에 따라, 상기 D 플립플롭(140)의 샘플링과정을 통해 출력된 신호는 상기 비교기(120)로 입력받은 원래의 데이터 신호와 동일하게 복조될 수 있다.
이러한 데이터 슬라이서의 비교기 및 D 플립플롭에 대한 각각의 회로 구성은 도 2와 같이 구현될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 데이터 슬라이서를 포함하는 RF 태그 수신기의 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 데이터 슬라이서를 포함하는 RF 태그 수신기(200)는 전원공급부(210), 필터부(220), 클럭생성부(230) 및 데이터 슬라이서인 비교기(240)와 D 플립플롭(250)을 포함한다.
전원공급부(210, ED)는 RF 태그 수신기의 동작 구동을 위한 전원전압 VDD 과, 외부로부터 수신한 데이터 신호에 따른 입력전압 VRF 을 제공한다.
필터부(220, LPF)는 상기 전원공급부(210)로부터 수신한 전원전압 VDD 에 대하여 미리 설정한 저역대역의 주파수 신호만을 통과시켜, 추후 데이터 신호와의 크기 비교 시, 기준이 되는 기준 전압 VREF 을 생성하여 비교기(240)로 전달한다. 이러한 상기 필터부(220)는 저역통과필터(LPF, Low Pass Filter)를 포함할 수 있다.
클럭생성부(230, Osc)는 전원전압 VDD 을 입력받아, 내부에서 시스템의 구동을 위해 사용되는 기준 클럭 CKB 을 생성하여 비교기(240)로 전달하고, 또한 상기 기준 클럭 CKB 을 사용자에 의해 일정시간 동안 지연시킨 클럭 CKD 을 생성하여 D 플립플롭(250)으로 전달한다.
비교기(240, Comp)는 상기 전원공급부(210)를 통해 외부로부터 수신한 데이터 신호에 따른 입력전압 VENV 을 입력받고, 상기 필터부(220)로부터 생성된 기준 전압 VREF 을 수신하여, 상기 입력전압 VENV 과 기준 전압 VREF 간 전압레벨을 비교한다. 이에 따라, 상기 비교기(240)는 상기 클럭생성부(230)로부터 입력받은 기준 클럭 CKB 에 응답하여 상기 입력전압 VENV 이 상기 기준전압 VREF 보다 크기가 큰 경우에는 하이(High)신호를 출력하고, 상기 입력전압 VENV 이 상기 기준전압 VREF 보다 크기가 작은 경우에는 로우(Low)신호를 출력한다. 하지만 이때, 상기 비교기(240)는 상기 기준 클럭 CKB 의 한 주기 마다 입력 전압 VENV 과 기준 전압 VREF 간의 크기 비교결과와 상관없이 무조건 하이신호를 출력한다. 따라서, 상기 비교기(240)로부터 출력된 제1 출력신호는 외부로부터 수신한 데이터 신호와 일부 구간에서 상이하게 된다.
D 플립플롭(250, D-FF)은 상기 비교기(240)로부터 출력된 제1 출력신호를 입력받고, 미리 설정된 지연된 클럭 CKD 를 수신한 후, 이에 응답하여 상기 제1 출력신호를 샘플링한다. 이때, D 플립플롭(250)은 상기 제1 출력신호를 미리 설정된 지연된 클럭 CKD 에 응답함에 따라, 일부 구간을 하이(High)신호에서 로우(Low)신호로 변환하여 샘플링한다. 이때, 상기 미리 설정된 지연된 클럭 CKD 은 앞서 상기 비교기(240)에서 사용되는 기준 클럭 CKB 을 사용자에 의해 미리 설정한 시간동안 지연시킨 클럭이 사용될 수 있다. 그러므로, 비교기(240)로부터 출력된 상기 제1 출력신호가 데이터 신호에 해당하는 하이신호가 아닌, 상기 비교기(240)로 인가되는 클럭의 한 주기마다 자동으로 출력되는 하이(High)신호가 로우(Low)신호로 변환됨에 따라, 상기 D 플립플롭(250)의 샘플링과정을 통해 RF 송신기로부터 송신된 데이터 신호와 같이 동일한 값을 갖는 신호를 복조할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 데이터 슬라이스 방법의 순서도이다.
도 4에 도시된 바와 같이, 본 발명의 데이터 슬라이스 방법은 비교기가 외부로부터 데이터 신호에 따른 입력전압을 수신한다(S310).
상기 비교기가 내부에서 사용되는 기준 클럭에 응답하여 수신한 상기 입력전압과 미리 설정된 기준전압의 레벨을 비교한 후, 비교결과를 제1 출력신호로 출력한다(S320).
상기 비교기의 후단에 배치된 D 플립플롭이 상기 비교기로부터 상기 제1 출력신호를 입력받는다(S330).
상기 D 플립플롭이 상기 비교기로 전달된 기준 클럭이 아닌, 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링한다(S340). 이때, 상기 지연된 클럭은 상기 비교기로 전달된 기준 클럭을 사용자에 의해 미리 설정된 시간동안 지연시켜 생성된 클럭을 나타낸다.
도 5는 본 발명에 따른 데이터 슬라이스 방법의 타이밍도이다.
도 5에 도시된 바와 같이, 외부로부터 비교기로 데이터 신호에 따른 입력전압이 인가되면, 상기 비교기가 내부 장치의 구동을 위해 사용되는 기준 클럭 CK 에 응답하여 상기 입력전압 D 과 미리 설정된 기준전압 VRef 간 전압 레벨을 비교한다. 예를 들어, 미리 설정된 기준전압 VRef 이 0.5 v 라고 가정한 경우에, 0.4 내지 0.6 v 의 입력전압 D 이 상기 비교기로 인가되면, 상기 비교기가 입력전압 D 의 크기와 상기 기준전압 VRef 의 크기를 비교한다.
이에 따라, 입력전압 D 이 0.6 v 인 경우에, 기준전압 0.5v 보다 전압 레벨이 높기 때문에, 상기 비교기는 기준 클럭 CK 에 응답하여 하이(High)신호를 출력한다.
이와 같이, 입력전압 D 이 0.6 v 의 전압으로 연속하여 비교기로 인가되다, 0.4 v 로 전압이 변경되어 인가된다. 이와 같이, 입력전압 D 이 0.4 v가 인가되는 경우에는 기준전압 VRef 0.5 v 보다 전압 레벨이 낮으므로, 상기 비교기가 기준 클럭에 응답하여 로우(Low)신호를 출력한다. 하지만, 입력전압 D 이 0.4v 로 인가되면, 상기 입력전압 D 의 레벨이 상기 기준전압 VRef 보다 낮음에도 불구하고, 비교기가 기준 클럭 CK 의 한 주기마다 출력값을 하이신호로 출력하는 특징으로 인하여, 원래의 데이터 신호와 다른 값을 출력한다.
즉, 비교기가 입력전압 D 의 전압 레벨이 기준전압 VRef 보다 높은 경우에는 기준 클럭에 응답하여 정상적인 하이신호를 출력하지만, 입력전압 D 의 전압 레벨이 기준전압 VRef 보다 낮은 경우에는 기준 클럭에 응답하여 로우신호를 출력해야 함에도 불구하고, 기준 클럭 CK 한 주기마다 출력값을 무조건 하이신호로서 자동 출력하는 것이다. 이에 따라, 원래의 데이터 신호 중 하이 신호 부분에서는 오류가 발생하지 않지만, 하이신호에서 로우신호로 변환하는 구간에서 오류 데이터가 발생하게 된다.
이후, 상기 비교기를 통해 출력된 신호 즉, 제1 출력신호 Vout - comp 가 D 플립플롭의 입력값으로 인가된다. 또한, 상기 D 플립플롭으로 RF 수신기에서 사용되는 기준 클럭 CK 이 아닌, 상기 기준 클럭 CK 을 사용자에 의해 미리 설정한 일정 시간동안 지연시켜 생성된 클럭 CKD이 전달된다. 이에 따라, 전달된 지연된 클럭 CKD 에 응답하여 상기 제1 출력신호 Vout - comp 을 샘플링한다.
이때, 상기 D 플립플롭은 상기 지연된 클럭 CKD 에 응답하여 상기 제1 출력신호 Vout - comp 을 샘플링하는 과정을 살펴보도록 한다.
상기 제1 출력신호 Vout - comp 가 연속하여 하이신호인 경우에, 상기 D 플립플롭은 지연된 클럭 CKD 에 응답하여 하이신호를 출력한다.
하지만, 상기 D 플립플롭으로 상기 제1 출력신호 Vout - comp 가 하이신호와 로우신호가 교번하여 인가되는 경우에는 상기 D 플립플롭이 상기 지연된 클럭 CKD 에 응답하여 샘플링함에 따라 연속하여 로우신호를 출력한다.
이와 같이, 상기 D 플립플롭을 통해 최종 출력된 신호 Vout 는 상기 비교기로 처음 입력된 데이터 신호 D 와 동일한 형태를 가지며, 일부 지연된 형태인 것을 알 수 있다.
뿐만 아니라, D 플립플롭에서 사용하는 지연된 클럭을 별도로 생성하는 것이 아니라, 기존의 내부 장치의 구동을 위해 생성된 기준 클럭을 이용하여 일정시간 지연만 시킨 후, D 플립플롭으로 전달됨에 따라, 장치의 효율성을 향상시킬 수 있다.
또한, 아날로그 증폭기가 아닌 디지털 센스 증폭기를 이용하여 RF 신호의 복조가 이루어짐에 따라, 소모되는 DC 전력량이 감소하는 것을 알 수 있다.
또한, 이러한 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법은 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체에 저장될 수 있다. 이때, 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 장치의 예로는 ROM, RAM, CD-ROM, DVD±ROM, DVD-RAM, 자기 테이프, 플로피 디스크, 하드 디스크(hard disk), 광데이터 저장장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 장치에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
본 발명의 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법은 D 플립플롭이 비교기로부터 출력된 출력신호를 지연된 클럭에 따라 하이 신호에서 로우 신호로 변환하여 비교기의 기준 클럭 한 주기마다 하이신호로 초기화되어 복조된 신호의 정확성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 데이터 슬라이서, 이를 포함하는 RF 태그 수신기 및 데이터 슬라이스 방법은 아날로그 증폭기가 아닌 디지털 센스 증폭기 형태를 이용함으로써, DC 전력 소모량을 줄일 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허청구범위에 속하는 것은 당연하다.
120: 비교기 140: D 플립플롭

Claims (7)

  1. 기준 클럭에 응답하여 외부로부터 수신한 데이터 신호에 따른 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 비교기; 및
    상기 비교기로부터 출력된 제1 출력신호를 입력받고, 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링하는 D 플립플롭;
    을 포함하되,
    상기 D 플립플롭은
    상기 외부로부터 수신한 데이터 신호가 하이 신호에서 로우 신호로 변환하는 구간에서 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링함으로써, 상기 외부로부터 수신한 데이터와 동일한 형태를 갖도록 복조하는 것을 특징으로 하는 데이터 슬라이서.
  2. 제1항에 있어서,
    상기 지연된 클럭은 상기 기준 클럭을 미리 설정된 시간동안 지연시켜 생성된 클럭인 것을 특징으로 하는 데이터 슬라이서.
  3. 기준 클럭에 응답하여 외부로부터 수신한 데이터 신호에 따른 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 비교기와, 상기 비교기로부터 출력된 제1 출력신호를 입력받고, 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링하는 D 플립플롭으로 이루어지는 데이터 슬라이서;
    를 포함하되,
    상기 데이터 슬라이서의 D 플립플롭은
    상기 외부로부터 수신한 데이터 신호가 하이 신호에서 로우 신호로 변환하는 구간에서 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링함으로써, 상기 외부로부터 수신한 데이터와 동일한 형태를 갖도록 복조하는 것을 특징으로 하는 RF 태그 수신기.
  4. 제3항에 있어서,
    상기 지연된 클럭은 상기 기준 클럭을 미리 설정된 시간동안 지연시켜 생성된 클럭인 것을 특징으로 하는 RF 태그 수신기.
  5. 비교기가 외부로부터 데이터 신호에 따른 입력전압을 입력받는 단계;
    상기 비교기가 기준 클럭에 응답하여 상기 입력전압과 미리 설정된 기준전압을 비교하여 제1 출력신호를 출력하는 단계;
    D 플립플롭이 상기 제1 출력신호를 입력받는 단계; 및
    상기 D 플립플롭이 상기 제1 출력신호를 미리 설정된 지연된 클럭에 응답하여 샘플링하는 단계;
    를 포함하되,
    상기 D 플립플롭이 상기 제1 출력신호를 미리 설정된 지연된 클럭에 응답하여 샘플링하는 단계는
    상기 외부로부터 수신한 데이터 신호가 하이 신호에서 로우 신호로 변환하는 구간에서 미리 설정된 지연된 클럭에 응답하여 상기 제1 출력신호를 샘플링함으로써, 상기 외부로부터 수신한 데이터와 동일한 형태를 갖도록 복조하는 것을 특징으로 하는 데이터 슬라이스 방법.
  6. 제5항에 있어서,
    상기 지연된 클럭은 상기 기준 클럭을 미리 설정된 시간동안 지연시켜 생성된 클럭인 것을 특징으로 하는 데이터 슬라이스 방법.
  7. 제5항 내지 제6항 중 어느 한 항에 따른 방법을 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체.
KR20130109005A 2013-09-11 2013-09-11 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법 KR101511138B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130109005A KR101511138B1 (ko) 2013-09-11 2013-09-11 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법
PCT/KR2014/005675 WO2015037816A1 (ko) 2013-09-11 2014-06-26 데이터 슬라이서, 이를 포함하는 ｒｆ 태그 수신기 및 데이터 슬라이스 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130109005A KR101511138B1 (ko) 2013-09-11 2013-09-11 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법

Publications (2)

Publication Number Publication Date
KR20150029941A KR20150029941A (ko) 2015-03-19
KR101511138B1 true KR101511138B1 (ko) 2015-04-10

Family

ID=52665887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130109005A KR101511138B1 (ko) 2013-09-11 2013-09-11 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법

Country Status (2)

Country Link
KR (1) KR101511138B1 (ko)
WO (1) WO2015037816A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893135B2 (en) 2014-10-08 2018-02-13 Samsung Display Co., Ltd. Organic light emitting diode display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064529A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기
US20040141567A1 (en) * 2003-01-22 2004-07-22 Fuji Yang Multi-level pulse amplitude modulation receiver

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297763B2 (ja) * 2003-09-29 2009-07-15 三洋電機株式会社 データスライサ回路、集積回路およびデータ検出方法
CN100499619C (zh) * 2004-04-05 2009-06-10 鼎芯通讯（上海）有限公司 二进制移频键控解调器
ATE403968T1 (de) * 2006-04-21 2008-08-15 Alcatel Lucent Daten-slicer schaltung, demodulationsstufe, empfangssystem und methode zur demodulation von sprungkodierten signalen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064529A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기
US20040141567A1 (en) * 2003-01-22 2004-07-22 Fuji Yang Multi-level pulse amplitude modulation receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893135B2 (en) 2014-10-08 2018-02-13 Samsung Display Co., Ltd. Organic light emitting diode display

Also Published As

Publication number Publication date
WO2015037816A1 (ko) 2015-03-19
KR20150029941A (ko) 2015-03-19

Similar Documents

Publication Publication Date Title
KR20140063831A (ko) 데이터 송신 방법, 수신 방법 및 장치
US20080013963A1 (en) Demodulation circuit, ic, and communication device
US7336702B2 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
KR101511138B1 (ko) 데이터 슬라이서, 이를 포함하는 rf 태그 수신기 및 데이터 슬라이스 방법
JP2006261826A (ja) 受信装置及び受信方法
JP4621756B2 (ja) 光受信器、及び光受信器の光信号断検出方法
JP5326759B2 (ja) Ｆｓｋ受信装置、ｆｓｋ受信方法、及びプログラム
JP4829337B2 (ja) 信号受信装置及び信号処理方法
US7298202B2 (en) FSK demodulator
JP2009060203A (ja) 光受信信号断検出回路及び光受信信号断検出方法
JP2018502487A (ja) Ａｍ復調
DE69803002D1 (de) Vorrichtung zur virtuellen Entschrägung von hoch-/intermediär-/niedrig- zu testenden Anordnungsdaten
JP4486871B2 (ja) 信号デコード装置及び信号デコード方法
JP5669172B2 (ja) 電波測距装置及び電波測距方法
JP2007013621A (ja) デジタル変調信号のシンボル判定装置、デジタル変調信号のシンボル判定方法、デジタル変調信号のシンボル判定プログラム及び記録媒体
US20200034580A1 (en) Information reproducing device and information reproducing method
EP2790403B1 (en) Video signal decoding apparatus and associated method
JP3670985B2 (ja) データ・サービス信号検出装置
US11677464B2 (en) Optical transceiver and method for controlling optical transceiver
KR20100004628A (ko) 노이즈 소스 검출 장치 및 방법
US7880129B2 (en) Light receiving circuit, light receiving method, and storage medium
JP2006333456A (ja) サンプリングクロック生成回路及び文字放送データ抜き取り回路
JP4902886B2 (ja) 文字放送受信回路および文字放送受信方法
JP4287490B2 (ja) クロマキラー検出回路
JP5482085B2 (ja) 受信装置及びプログラム

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5