KR101510217B1 - Method for fabricating high crystalline nano-structure using nano-imprint and method for manufacturing transistor, sensor - Google Patents
Method for fabricating high crystalline nano-structure using nano-imprint and method for manufacturing transistor, sensor Download PDFInfo
- Publication number
- KR101510217B1 KR101510217B1 KR20130029674A KR20130029674A KR101510217B1 KR 101510217 B1 KR101510217 B1 KR 101510217B1 KR 20130029674 A KR20130029674 A KR 20130029674A KR 20130029674 A KR20130029674 A KR 20130029674A KR 101510217 B1 KR101510217 B1 KR 101510217B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanostructure
- thin film
- substrate
- stamp
- manufacturing
- Prior art date
Links
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 190
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 238000001027 hydrothermal synthesis Methods 0.000 claims abstract description 6
- 238000011049 filling Methods 0.000 claims abstract description 3
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000000137 annealing Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011777 magnesium Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002114 nanocomposite Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002074 nanoribbon Substances 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 비진공 저온 상태에서 나노구조를 제조할 수 있는 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법에 관한 것으로, 기판을 준비하는 준비단계; 상기 기판상에 용액 상태의 박막을 형성하는 박막 형성단계; 패턴이 형성된 스탬프를 상기 박막에 임프린팅하여 상기 스탬프의 패턴에 대응되는 형상을 가지는 나노구조를 형성하는 임프린팅단계; 상기 나노구조의 결정성장을 향상시키도록 상기 임프린팅단계를 통해 형성된 상기 나노구조에 잔류하는 잔류물을 제거하는 잔류물 제거단계; 상기 잔류물 제거단계를 통해 잔류물이 제거된 상기 나노구조를 수열공정을 통해 성장시키는 성장단계;를 포함하며, 상기 임프린팅단계는 패턴이 형성된 스탬프를 상기 용액상태의 박막에 접촉시키되 모세관현상을 통해 상기 스탬프의 패턴 내부로 상기 용액상태의 박막을 충진시키는 스탬프 접촉단계; 상기 스탬프의 상측으로 자외선을 조사하여 상기 용액상태의 박막을 경화시키는 경화단계; 상기 경화단계를 통해 경화된 박막으로부터 상기 스탬프를 제거하는 스탬프 제거단계;를 포함하는 것을 특징으로 한다.The present invention relates to a method of manufacturing a highly crystalline nanostructure using a nanoimprint capable of producing a nanostructure in a non-vacuum low-temperature state, a method of manufacturing a transistor using the same, and a method of manufacturing a sensor. A thin film forming step of forming a thin film in a solution state on the substrate; Imprinting a patterned stamp on the thin film to form a nanostructure having a shape corresponding to the pattern of the stamp; Removing residues remaining in the nanostructure formed through the imprinting step to improve crystal growth of the nanostructure; And a growth step of growing the nanostructure from which the residue is removed through the residue removing step by a hydrothermal process, wherein the imprinting step comprises contacting the stamp with the patterned film to the solution state thin film, A stamp contact step of filling the thin film in the solution state into the pattern of the stamp through the stamp contact step; A curing step of curing the solution-state thin film by irradiating ultraviolet rays to the upper side of the stamp; And a stamp removing step of removing the stamp from the cured thin film through the curing step.
Description
본 발명은 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법에 관한 것으로서, 비진공 저온상태에서 고결정성 나노구조를 형성하여 비용을 절감하고 구조의 안정성을 향상시킬수 있는 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a highly crystalline nanostructure using a nanoimprint, a method of manufacturing a transistor using the same, and a method of manufacturing a sensor. Crystal nanostructure using a nanoimprint, a method of manufacturing a transistor using the nanostructure, and a method of manufacturing a sensor.
나노와이어, 나노리본 및 나노로드 등과 같은 나노구조는 수 나노미터(nm)에서 수십 나노미터(nm)의 직경과 수백 나노미터(nm)에서 수 마이크로미터(㎛)의 길이를 갖는 물질을 말하며, 이러한 나노구조는 우수한 광투과성, 큰 압전지수, UV 발광(emission) 특성을 나타내어 나노 크기의 전자소자, 광소자, 센서를 구혀하는 기본 재료로서 UV 발광 다이오드(LEDs)나 레이저 다이오드(LDs)의 투명전극, 광전지소자, 광도파(optical wave guides) 및 가스센서 등의 여러 종류의 소자에 응용되고 있다.Nanostructures such as nanowires, nanoribbons and nanorods refer to materials having a diameter of a few nanometers (nm) to tens of nanometers (nm) and a length of several micrometers (micrometers) to hundreds of nanometers (nm) These nanostructures exhibit excellent light transmittance, large piezoelectric indices, and UV emission characteristics and are used as basic materials for nano-sized electronic devices, optical devices, and sensors. They are used as transparent materials for UV light emitting diodes (LEDs) Electrodes, photovoltaic devices, optical wave guides, gas sensors, and the like.
이와 같은 나노구조가 핵심 물질로서 중요한 역할을 수행함으로써, 고품질의 나노구조를 제조하기 위한 합성 기술에 대한 관심이 증폭되고 있다.Such a nanostructure plays an important role as a core material, and thus interest in synthesis technology for manufacturing high-quality nanostructures is being amplified.
나노구조를 제조하기 위한 합성 기술로는 크게 기상법과 용액법으로 구별할 수 있다. 먼저, 기상법으로는 화학 기상 증착법(Chemical vapor deposition, CVD), 탄소열환원법(carbon thermal reduction) 등이 있으나, 이와 같은 방법을 이용하여 고품질의 나노 구조를 얻기 위해서는 높은 합성 온도가 요구되거나 반응 시간, 고가의 진공설비, 유해가스의 사용 등의 많은 문제점이 야기된다. 또한, 고온으로 증착이 진행되기 때문에 내열성을 갖는 기판을 추가적으로 요구하게 된다.Synthesis technologies for the preparation of nanostructures can be largely classified into vapor and solution methods. First, the vapor phase method includes chemical vapor deposition (CVD) and carbon thermal reduction. However, in order to obtain a high-quality nano structure by using such a method, a high synthesis temperature is required, Expensive vacuum equipment, use of harmful gas, and the like. In addition, since deposition proceeds at a high temperature, a substrate having heat resistance is additionally required.
이와 달리, 용액 속에서 이루어지는 화학반응을 이용하여 나노구조를 형성하는 방법은 저온 및 대량생산에 용이하여 그 연구가 활발히 진행되고 있다. On the other hand, a method of forming a nanostructure using a chemical reaction in a solution is easy to perform at a low temperature and in mass production, and the research is actively proceeding.
종래의 용액법을 이용하여 나노구조를 제조하는 방법에 따르면 결정화된 박막 상에 수열 공정에 의하여 나노구조를 형성하고, 포토리소그래피(photo lithography) 공정이나 전자빔 리소그래피(Electron beam lithography) 공정에 의해 나노구조에 어레이 패턴을 형성하며 다시 수열 공정에 의해 나노 구조를 성장시키는 방법으로 나노 구조를 제조한다. According to the conventional method of preparing a nanostructure using a solution method, a nanostructure is formed on a crystallized thin film by a hydrothermal process, and a nanostructure is formed by a photolithography process or an electron beam lithography process, And an nano structure is grown by a hydrothermal process.
다만, 이러한 종래의 용액법에 따라 나노구조를 제조하면 나노구조 어레이 사이마다 잔류물이 잔류하여 반도체 특성이 저하되며, 포토리소그래피 공정이나 전자빔 리소그래피 공정에 견딜 수 있는 화학적 안정성을 요구하는 문제점이 발생한다.However, when a nanostructure is prepared according to such a conventional solution method, residues remain between the nanostructure arrays, thereby deteriorating the semiconductor characteristics and requiring chemical stability that can endure the photolithography process or the electron beam lithography process .
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 비진공 저온 상태에서 나노 구조를 성장시킴으로써 비용을 절감하며, 나노 구조 상에 잔류하는 잔류물을 제거하여 나노 구조의 결정 성장을 향상시킬 수 있는 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법를 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to solve such conventional problems, and it is an object of the present invention to provide a method of manufacturing a nanostructure which can reduce the cost by growing a nanostructure in a non-vacuum low temperature state, Crystal nanostructure using a nanoimprint, and a method of manufacturing a transistor using the same.
상기 목적은, 본 발명에 따라, 비진공 저온 상태에서 나노구조를 제조하는 나노구조 제조방법에 있어서, 기판을 준비하는 준비단계; 상기 기판상에 용액 상태의 박막을 형성하는 박막 형성단계; 패턴이 형성된 스탬프를 상기 박막에 임프린팅하여 상기 스탬프의 패턴에 대응되는 형상을 가지는 나노구조를 형성하는 임프린팅단계; 상기 나노구조의 결정성장을 향상시키도록 상기 임프린팅단계를 통해 형성된 상기 나노구조에 잔류하는 잔류물을 제거하는 잔류물 제거단계; 상기 잔류물 제거단계를 통해 잔류물이 제거된 상기 나노구조를 수열공정을 통해 성장시키는 성장단계;를 포함하며, 상기 임프린팅단계는 패턴이 형성된 스탬프를 상기 용액상태의 박막에 접촉시키되 모세관현상을 통해 상기 스탬프의 패턴 내부로 상기 용액상태의 박막을 충진시키는 스탬프 접촉단계; 상기 스탬프의 상측으로 자외선을 조사하여 상기 용액상태의 박막을 경화시키는 경화단계; 상기 경화단계를 통해 경화된 박막으로부터 상기 스탬프를 제거하는 스탬프 제거단계;를 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 달성된다.According to the present invention, there is provided a method of fabricating a nanostructure for fabricating a nanostructure in a non-vacuum low-temperature state, comprising: preparing a substrate; A thin film forming step of forming a thin film in a solution state on the substrate; Imprinting a patterned stamp on the thin film to form a nanostructure having a shape corresponding to the pattern of the stamp; Removing residues remaining in the nanostructure formed through the imprinting step to improve crystal growth of the nanostructure; And a growth step of growing the nanostructure from which the residue is removed through the residue removing step by a hydrothermal process, wherein the imprinting step comprises contacting the stamp with the patterned film to the solution state thin film, A stamp contact step of filling the thin film in the solution state into the pattern of the stamp through the stamp contact step; A curing step of curing the solution-state thin film by irradiating ultraviolet rays to the upper side of the stamp; And a stamp removing step of removing the stamp from the cured thin film through the curing step. The method for manufacturing a highly crystalline nano structure using a nanoimprint is provided.
여기서, 상기 잔류물 제거단계는 습식 에칭 또는 건식 에칭으로 수행되는 것이 바람직하다.Here, the residue removing step is preferably performed by wet etching or dry etching.
또한, 상기 임프린팅 단계와 상기 잔류물 제거단계 사이에 상기 박막을 어닐링(Annealing)하여 결정화하는 어닐링 단계를 더 포함하는 것이 바람직하다.The method may further include an annealing step of annealing the thin film between the imprinting step and the residue removing step to crystallize the thin film.
여기서, 상기 기판 준비 단계는 나노 구조를 형성하기 위한 보조기판으로 마련되며, 상기 성장한 나노 구조를 나노 구조가 사용되는 사용기판으로 이송하는 기판교체 단계를 더 포함하는 것이 바람직하다.The substrate preparation step may further include a substrate replacing step of providing the nanostructure as an auxiliary substrate for forming a nanostructure and transferring the grown nanostructure to a substrate on which a nanostructure is used.
또한, 상기 박막 형성단계에서 상기 박막은 아연(Zn), 마그네슘(Mg), 니켈(Ni), 티타늄(Ti), 지르코늄(Zr), 규소(Si) 중 어느 하나이거나 또는 아연, 마그네슘, 니켈, 티타늄, 지르코늄, 규소 중 적어도 어느 하나를 포함하는 화합물인 것이 바람직하다.The thin film may be formed of any one of zinc (Zn), magnesium (Mg), nickel (Ni), titanium (Ti), zirconium (Zr), and silicon (Si) Titanium, zirconium, and silicon.
여기서, 본 발명의 목적은, 기판을 준비하는 기판 준비단계; 상기 기판 상부에 게이트 전극을 적층하는 게이트 전극 적층단계; 상기 게이트 전극 상부 및 상기 기판 상부에 절연층을 적층하는 절연층 적층단계; 상기 제1항 내지 제5항 중 어느 한 항에 기재된 나노구조 제조방법을 이용하여 상기 절연층 상부에 나노구조를 형성하는 나노구조 형성단계; 상기 나노구조 상부에 소스전극을 마련하는 소스전극 마련단계; 상기 나노구조 상부에 마련되되 상기 나노구조의 길이방향을 따라 상기 소스전극과 이격되는 드레인 전극을 마련하는 드레인 전극 마련단계;를 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법을 이용하는 트랜지스터 제조방법에 의해 달성된다.Here, an object of the present invention is to provide a method of manufacturing a semiconductor device, comprising: preparing a substrate; A gate electrode stacking step of stacking a gate electrode on the substrate; An insulating layer stacking step of stacking an insulating layer on the gate electrode and on the substrate; A nanostructure forming step of forming a nanostructure on the insulating layer using the nanostructure manufacturing method according to any one of claims 1 to 5; A source electrode forming step of forming a source electrode on the nanostructure; And a drain electrode provided on the nano structure and having a drain electrode spaced apart from the source electrode along a longitudinal direction of the nano structure. Is achieved by a transistor manufacturing method.
또한, 본 발명의 목적은, 기판을 준비하는 기판 준비단계와 상기 제1항 내지 제5항 중 어느 한 항에 기재된 나노구조 제조방법을 이용하여 상기 기판 상부에 나노구조를 형성하는 나노구조 형성단계와 상기 나노구조 상부에 소스전극을 마련하는 소스전극 마련단계와 상기 나노구조 상부에 마련되되 상기 나노구조의 길이방향을 따라 상기 소스전극과 이격되는 드레인 전극을 마련하는 드레인 전극 마련단계를 포함하는 나노임프린트를 이용한 고결정성 나노구조 제조방법을 이용하는 센서 제조방법에 의해 달성된다.It is another object of the present invention to provide a nanostructure forming step of forming a nanostructure on the substrate using a substrate preparing step of preparing a substrate and a nanostructure manufacturing method according to any one of claims 1 to 5 And a source electrode forming step of forming a source electrode on the nano structure, and a step of forming a drain electrode on the nano structure, the drain electrode being spaced apart from the source electrode along a longitudinal direction of the nano structure. This is achieved by a sensor manufacturing method using a method of manufacturing a highly crystalline nanostructure using an imprint.
본 발명에 따르면, 나노구조의 제조과정을 간소화하여 비용을 절감하고, 나노 구조의 결정도를 향상시켜 대면적 균일도가 높은 나노 구조를 제조할 수 있는 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법가 제공된다.According to the present invention, there is provided a method for manufacturing a highly crystalline nanostructure using a nanoimprint, which can manufacture nanostructures having a large area uniformity by reducing the cost by simplifying the manufacturing process of the nanostructure and improving the crystallinity of the nanostructure, A method of manufacturing a transistor and a method of manufacturing a sensor are provided.
또한, 포토리소그래피(photolithography) 또는 이빔리소그래피(E-beam lithography)와 같이 기판의 화학적 특성을 요구하는 공정을 배제함으로써, 기판 소재의 선택폭을 넓힐 수 있다. In addition, the selection range of the substrate material can be widened by excluding processes requiring chemical characteristics of the substrate, such as photolithography or E-beam lithography.
또한, 나노 구조 및 기판상에 잔류하는 잔류물을 제거하여 저온에서 나노 구조의 결정 성장을 향상시킬 수 있다.In addition, it is possible to improve the crystal growth of the nanostructure at a low temperature by removing the nanostructure and the residue remaining on the substrate.
도 1은 본 발명의 제1실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법의 순서를 개략적으로 도시한 순서도이고,
도 2는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 박막형성단계를 개략적으로 도시한 단면도이고,
도 3은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 스탬프 접촉단계를 개략적으로 도시한 단면도이고,
도 4는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 경화단계를 개략적으로 도시한 단면도이고,
도 5는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 스탬프제거단계를 개략적으로 도시한 단면도이고,
도 6은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 어닐링단계를 개략적으로 도시한 단면도이고,
도 7은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 잔류물제거단계를 개략적으로 도시한 단면도이고,
도 8은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 성장단계를 개략적으로 도시한 단면도이고,
도 9는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조에 대한 사진이며,
도 10은 본 발명의 제2실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법의 순서를 개략적으로 도시한 순서도이고,
도 11은 본 발명의 제3실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 트랜지스터를 개략적으로 도시한 단면도이고,
도 12는 도 11에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 트랜지스터를 개략적으로 도시한 평면도이고,
도 13은 본 발명의 제4실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서를 개략적으로 도시한 단면도이고,
도 14는 도 13에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서를 개략적으로 도시한 평면도이다.1 is a flowchart schematically showing a procedure of a method of manufacturing a highly crystalline nanostructure using a nanoimprint according to a first embodiment of the present invention,
FIG. 2 is a cross-sectional view schematically showing a step of forming a thin film in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1,
FIG. 3 is a cross-sectional view schematically showing a stamp contact step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1,
FIG. 4 is a cross-sectional view schematically showing a curing step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1,
FIG. 5 is a cross-sectional view schematically illustrating a stamp removing step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1. FIG.
FIG. 6 is a cross-sectional view schematically showing an annealing step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1. FIG.
FIG. 7 is a cross-sectional view schematically showing a step of removing residues in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1,
FIG. 8 is a cross-sectional view schematically showing a growth step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1,
FIG. 9 is a photograph of the nanostructure produced by the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1,
10 is a flowchart schematically showing a procedure of a method of manufacturing a highly crystalline nanostructure using a nanoimprint according to a second embodiment of the present invention,
11 is a cross-sectional view schematically illustrating a transistor using a nanostructure fabricated by a method for fabricating a highly crystalline nanostructure using a nanoimprint according to a third embodiment of the present invention.
FIG. 12 is a plan view schematically illustrating a transistor using a nanostructure fabricated by the method of fabricating a high-crystallinity nanostructure using the nanoimprint according to FIG. 11,
13 is a cross-sectional view schematically showing a sensor using a nanostructure fabricated by a method of fabricating a highly crystalline nanostructure using a nanoimprint according to a fourth embodiment of the present invention,
14 is a plan view schematically showing a sensor using a nanostructure fabricated by the method of manufacturing a highly crystalline nanostructure using a nanoimprint according to FIG.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.Prior to the description, components having the same configuration are denoted by the same reference numerals as those in the first embodiment. In other embodiments, configurations different from those of the first embodiment will be described do.
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법(S100)에 대하여 상세하게 설명한다.Hereinafter, a method (S100) for producing a highly crystalline nanostructure using a nanoimprint according to a first embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제1실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법의 순서를 개략적으로 도시한 순서도이다.FIG. 1 is a flow chart schematically showing a procedure of a method of manufacturing a highly crystalline nanostructure using a nanoimprint according to a first embodiment of the present invention.
도 1을 참조하면, 본 발명의 제1실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법(S100)은 비진공 저온 상태에서 재료의 결정을 성장시키는 방법으로서, 기판 준비단계(S110)와 박막 형성단계(S120)와 임프린팅단계(S130)와 어닐링(Anealing)단계(S140)와 잔류물 제거단계(S150)와 성장단계(S160)를 포함한다.Referring to FIG. 1, a method (S100) for producing a highly crystalline nanostructure using a nanoimprint according to a first embodiment of the present invention is a method for growing crystals of a material in a non-vacuum low temperature state, A thin film forming step S120, an imprinting step S130, an annealing step S140, a residue removing step S150, and a growing step S160.
상기 기판 준비단계(S110)는 본 발명의 제1실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법(S100)에 의해 제조되는 나노 구조(130)를 형성하기 위한 기초가 되는 것이다. 기판(110)은 주지한 기술이므로 여기서는 자세한 설명을 생략하나, 단순 기판 외에도 일정한 작업이 수행된 기판, 예컨대 기판상에 게이트 전극 및 절연층이 마련된 경우도 여기에 포함된다.The substrate preparation step (S110) serves as a basis for forming the
한편, 기판(110)은 150˚C 이하의 저온 공정만 가능한 연성 및 강성 기판으로 마련될 수 있으나 이에 제한되는 것은 아니다.Meanwhile, the
도 2는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 박막형성단계를 개략적으로 도시한 단면도이다.FIG. 2 is a cross-sectional view schematically showing a step of forming a thin film in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1.
도 2를 참조하면, 상기 박막 형성단계(S120)는 기판(110) 상에 박막(120)을 형성하는 단계로 박막(120)은 추후 공정을 거치면서 나노 구조(130) 또는 잔류물(140)이 되는 것이다.2, the thin film forming step S120 is a step of forming a
여기서, 박막(120)은 최고 공정 온도가 150˚C를 넘지 않거나, 상온에서 전류(Current) 값이 10-12 A 내지 106A 범위에 속하는 값을 갖도록 아연(Zn), 마그네슘(Mg), 니켈(Ni), 티타늄(Ti), 지르코늄(Zr), 규소(Si) 중 어느 하나이거나 또는 아연, 마그네슘, 니켈, 티타늄, 지르코늄, 규소 중 적어도 어느 하나를 포함하는 화합물인 것이 바람직하다.Here, the
도 3은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 스탬프 접촉단계를 개략적으로 도시한 단면도이고, 도 4는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 경화단계를 개략적으로 도시한 단면도이고, 도 5는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 스탬프제거단계를 개략적으로 도시한 단면도이다.FIG. 3 is a cross-sectional view schematically showing a stamp contact step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1, and FIG. 4 is a cross-sectional view schematically showing a curing step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint, And FIG. 5 is a cross-sectional view schematically showing a stamp removal step in the method of manufacturing a highly-crystallized nanostructure using the nanoimprint according to FIG.
상기 임프린팅 단계(S130)는 박막(120) 상에 패턴이 형성된 스탬프(150)로 임프린팅(Imprinting)하여 나노 구조(130)를 형성하는 단계이다. 본 발명의 제1실시예에 따른 나노임프린트를 이용한 나노 구조 제조방법(S100)에서 임프린팅단계(S130)는 스탬프 접촉단계(S131)와 경화단계(S132)와 스탬프제거단계(S133)를 포함한다.The imprinting step S130 is a step of forming the
한편, 임프린팅단계(S130)를 설명하기에 앞서 패턴이 형성된 스탬프(150)에 대하여 설명하면, 박막(120)과 접촉하는 면에 마이크로패턴, 나노패턴, 또는 마이크로/나노 복합 패턴이 형성되어 박막(120)을 원하는 패턴으로 패터닝한다.Before describing the imprinting step S130, a
여기서, 스탬프(150)는 상호 이격되는 복수개의 패턴을 포함하여, 박막(120)을 나노구조 어레이로 형성할 수 있으나 이에 제한되는 것은 아니다.Here, the
도 3을 참조하면, 상기 스탬프 접촉단계(S131)는 박막(120) 상에 스탬프(150)를 접촉시키는 단계이다. Referring to FIG. 3, the stamp contact step (S131) is a step of contacting the
여기서, 박막(120)은 용액 상태로 형성한다면 스탬프(150)로 가압시, 용액 상태의 박막(120)이 모세관현상에 의해 스탬프(150)의 패턴 내부로 이동하여 패턴 내부를 완전히 채울 수 있으나 이에 제한되는 것은 아니다.If the
도 4를 참조하면, 상기 경화단계(S132)는 스탬프(150) 상측으로 자외선을 방사하여, 스탬프(150)의 패턴 내부에 수용된 박막(120)을 경화시키는 단계이다.Referring to FIG. 4, the curing step S132 is a step of radiating ultraviolet rays on the upper side of the
도 5를 참조하면, 상기 스탬프 제거단계(S133)는 경화된 박막(120)으로부터 스탬프(150)를 제거하는 단계로서, 스탬프(150)를 제거시 박막(120)은 나노구조(130)와 잔류물(140)로 나눠진다.Referring to FIG. 5, the stamp removing step S133 is a step of removing the
여기서 나노구조(130)는 후술할 공정에 이용되는 것으로서 본 발명에 의해 성장시키고자 하는 것이며, 잔류물(140)은 나노구조(130) 이외의 잔류물질을 의미하나 이에 제한되는 것은 아니며, 나노구조(130) 사이에 잔류하며 기판(110) 상측에 눌러 붙은 물질, 비정질층, 저결정층 또는 특성 저하의 원인이 되는 모든 물질을 포함할 수 있다. Here, the
도 6은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 어닐링단계를 개략적으로 도시한 단면도이다. FIG. 6 is a cross-sectional view schematically showing an annealing step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1. FIG.
도 6을 참조하면, 상기 어닐링(Annealing) 단계(S140)는 나노 구조(130)를 어닐링(annealing) 처리하는 단계로, 여기서 어닐링은 소재의 변태점 이상의 온도로 가열하는 열처리를 의미한다. 어닐링 온도는 금속의 속성에 따라 달라지나, 본 발명의 제1실시예에 따른 나노임프린트를 이용한 나노 구조 제조방법에서는 어닐링 온도는 100˚C 에서 350˚C 의 범위에서 선택되나 이에 제한되는 것은 아니다.Referring to FIG. 6, the annealing step S140 is a step of annealing the
한편, 어닐링 처리된 나노 구조는 냉각 처리되는 것이 바림직하나 이에 제한되는 것은 아니다.On the other hand, the annealed nanostructure is intended to be cooled, but not limited thereto.
여기서, 어닐링 처리하여 후술할 잔류물 제거단계(S140)에서 나노구조(130) 또는 기판(110)으로부터 잔류물(140)을 용이하게 제거하도록 나노 구조(130) 및 잔류물(140)을 결정화하게 되나 이에 제한되는 것은 아니다.Herein, the
도 7은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 잔류물제거단계를 개략적으로 도시한 단면도이다.FIG. 7 is a cross-sectional view schematically illustrating a step of removing residues in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1;
도 7을 참조하면, 상기 잔류물 제거단계(S150)는 기판(110)상에 잔류하는 잔류물을 제거하는 단계로서, 잔류물(140)은 나노구조(130) 사이에 잔류하며 기판(110) 상측에 눌러 붙은 물질, 비정질층, 저결정층 또는 특성 저하의 원인이 되는 물질을 포함하나 이에 제한되는 것은 아니다.Referring to FIG. 7, the residue removing step S150 is a step of removing residues remaining on the
본 발명의 제1실시예에 따른 나노임프린트를 이용한 나노 구조 제조방법에서 잔류물 제거단계(S150)는 습식에칭 또는 건식에칭 중 어느 하나에 의하여 기판(110) 상에 잔류하는 잔류물(140)을 선택적으로 제거하여 저온에서도 결정이 성장되게 하나 이에 제한되는 것은 아니다.In the nano-structure fabrication method using a nanoimprint according to the first embodiment of the present invention, the residue removing step S150 may include a step of removing
도 8은 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에서 성장단계를 개략적으로 도시한 단면도이다.FIG. 8 is a cross-sectional view schematically showing a growth step in the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1; FIG.
도 8을 참조하면, 상기 성장단계(S160)는 어닐링(annealing)을 거쳐 조정된 결정(131)을 수열(hydrothermal) 공정을 거쳐 성장시키는 단계이다.Referring to FIG. 8, the growth step S160 is a step of growing a
본 발명의 제1실시예에 따른 나노임프린트를 이용한 나노 구조 제조방법에서성장단계(S160)는 반응성 매질이 녹아있는 용액에 불필요한 결정의 성장 및 이물질의 생성을 방지하기 위해 바텀-업(Bottom-up) 방식으로 나노 구조(130)가 형성된 기판(110)을 침지하여 결정을 성장시킨다.In the nano-structure fabrication method using the nanoimprint according to the first embodiment of the present invention, the growth step (S160) may include a bottom-up process to prevent unnecessary growth of crystals and generation of foreign substances in the solution in which the reactive medium is dissolved ) Method to immerse the
여기서, 성장단계(S160)는 나노 구조(130) 내부의 결정(131)이 커지거나, 나노 구조(130) 내부에서 새로운 결정이 생성되고 성장되는 것을 포함한다. The growth step S160 includes growing the
또한, 반응이 수행되는 온도는 50˚C 에서 100˚C 의 온도 범위에서 선택되나 이에 제한되는 것은 아니다.In addition, the temperature at which the reaction is performed is selected from a temperature range of 50 ° C to 100 ° C, but is not limited thereto.
또한, 상기 온도 범위 내에서 나노 구조(130)를 1분 이상 침지시키는 것이 바람직하나 이에 제한되는 것은 아니다. Also, it is preferable to immerse the
도 9는 도 1에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조에 대한 사진이다.FIG. 9 is a photograph of the nanostructure produced by the method of manufacturing a highly crystalline nanostructure using the nanoimprint according to FIG. 1.
도 9를 참조하면, 400°C 이상에서 결정성을 보이는 것으로 알려진 징크옥사이드(ZincOxide :ZnO)를 본 발명의 제1실시예에 따른 나노임프린트를 이용한 나노 구조 제조방법을 이용하여 75°C의 저온 상태에서 성장시켰으며, 10mm 이하의 결정성을 갖는 입자들이 40 ~ 100nm로 성장하여 서로 연결된 것을 확인할 수 있다.
Referring to FIG. 9, zinc oxide (ZnO), which is known to exhibit crystallinity at 400 ° C or higher, is formed at a low temperature of 75 ° C using a nanoimprinting method using a nanoimprint according to the first embodiment of the present invention. , And particles having a crystallinity of 10 mm or less grow to 40 to 100 nm and are connected to each other.
다음으로 본 발명의 제2실시예에 따른 나노임프린트를 이용한 나노 구조 제조방법(S200)에 대하여 설명한다. Next, a method (S200) for fabricating a nano structure using a nano imprint according to a second embodiment of the present invention will be described.
도 10은 본 발명의 제2실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법의 순서를 개략적으로 도시한 순서도이다.10 is a flowchart schematically showing a procedure of a method of manufacturing a highly crystalline nanostructure using a nanoimprint according to a second embodiment of the present invention.
도 10을 참조하면, 본 발명의 제2실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법(S200)은 비진공 저온 상태에서 재료의 결정을 성장시키는 방법으로서, 기판 준비단계(S210)와 박막 형성단계(S120)와 임프린팅단계(S130)와 어닐링(Anealing)단계(S140)와 잔류물 제거단계(S150)와 기판교체단계(S255)와 성장단계(S160)를 포함한다.Referring to FIG. 10, a method of fabricating highly crystalline nano structure using nanoimprint (S200) according to a second embodiment of the present invention is a method of growing crystals of a material in a non-vacuum low temperature state, A thin film forming step S120, an imprinting step S130, an annealing step S140, a residue removing step S150, a substrate replacing step S255, and a growing step S160.
상기 기판 준비단계(S210)는 나노 구조(130)를 형성하며, 후술할 기판교체단계(S255)를 통해 교체되는 보조기판(210)을 준비하는 단계이다. 제1실시예와는 달리 150˚C 이상에서 공정을 수행할 수 있으며 이와 같은 경우에는 내열성이 우수한 기판이 필요할 수 있고, 제1실시예와 같이 저온 공정 수행시에도 나노 구조(130)가 요구되는 기판에 별도의 처리가 필요한 경우에 이와 같은 공정이 요구될 수 있다. 다만, 이러한 경우에만 제한되는 것은 아니다.The substrate preparing step S210 is a step of preparing the
여기서, 보조기판(210)은 실리콘, 사파이어, 글래스 등으로 구성되어 150˚C 이상의 고온 공정이 가능한 기판으로 마련되어 후속 공정을 수행하여 나노 구조를 형성한 후 트랜스퍼(Transfer) 공정을 이용하여, 실제 나노 구조(130)가 사용되는 기판으로 나노 구조(130)를 옮길 수 있으나 이에 제한되는 것은 아니다. Here, the
상기 박막 형성단계(S120)와 임프린팅단계(S130)와 어닐링(Anealing)단계(S140)와 잔류물 제거단계(S150)와 성장단계(S160)는 제1실시예와 동일한 공정을 수행하므로 여기서는 자세한 설명을 생략한다.The thin film forming step S120, the imprinting step S130, the annealing step S140, the residue removing step S150, and the growing step S160 are the same as those in the first embodiment, The description will be omitted.
상기 기판교체단계(S255)는 성장단계(S160) 이전에 나노 구조(130)를 성장시킬 기판으로 나노 구조(130)를 옮기는 단계이다. 즉, 나노 구조(130)를 제외한 기판을 교체하는 단계이다. The substrate replacing step S255 is a step of transferring the
여기서, 새로이 나노 구조(130)를 옮겨 받는 기판에는 별도의 작업이 수행될 수 있다. 예컨대 전계효과 트랜지스터(Field Effect Transistor: TFT)와 같이 기판 상부에 게이트 전극, 절연체가 추가적으로 적층될 필요가 있으며, 최초 공정부터 게이트 전극, 절연체가 마련된 기판에 나노 구조(130)를 성장시킬 수 있으나, 복수의 공정을 수행하면서 게이트 전극, 절연체가 파손될 경우도 가능성이 있어 본 공정을 수행함으로써 이러한 문제를 해소할 수 있다.
Here, a separate operation can be performed on the substrate on which the
다음으로, 본 발명의 제3실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 트랜지스터(200)에 대하여 설명한다.Next, a
도 11은 본 발명의 제3실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 트랜지스터를 개략적으로 도시한 단면도이고, 도 12는 도 11에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 트랜지스터를 개략적으로 도시한 평면도이다.FIG. 11 is a cross-sectional view schematically illustrating a transistor using a nanostructure fabricated by a method of fabricating a highly crystalline nanostructure using a nanoimprint according to a third embodiment of the present invention. FIG. 12 is a cross- FIG. 1 is a plan view schematically showing a transistor using a nanostructure manufactured by a high crystalline nanostructure manufacturing method. FIG.
도 11 또는 도 12를 참조하면, 본 발명의 제3실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 트랜지스터(200)는 본 발명의 제1실시예 또는 제2실시예에 의해 제조된 나노구조를 이용한 것으로서, 기판(210)과 나노구조(130)와 게이트전극(260)과 소스전극(270)을 포함한다.Referring to FIG. 11 or 12, a
상기 트랜지스터(200)는 기판(210)과 나노구조(130) 사이에 게이트전극(211)과 절연층(212)이 순자적으로 적층되며, 나노 구조(130) 상부에 드레인전극(260)과 소스전극(270)이 형성된다.
이를 더 자세히 설명하면, 기판을 준비하는 기판 준비단계와 상기 기판 상부에 게이트 전극을 적층하는 게이트 전극 적층단계와 상기 게이트 전극 상부 및 상기 기판 상부에 절연층을 적층하는 절연층 적층단계와 상기 제1항 내지 제5항 중 어느 한 항에 기재된 나노구조 제조방법을 이용하여 상기 절연층 상부에 나노구조를 형성하는 나노구조 형성단계와 상기 나노구조 상부에 소스전극을 마련하는 소스전극 마련단계와 상기 나노구조 상부에 마련되되 상기 나노구조의 길이방향을 따라 상기 소스전극과 이격되는 드레인 전극을 마련하는 드레인 전극 마련단계를 포함할 수 있다.The
A gate electrode stacking step of stacking a gate electrode on the substrate; an insulating layer stacking step of stacking an insulating layer on the gate electrode and on the substrate; Forming a nano structure on the insulating layer by using the method of manufacturing a nano structure according to any one of claims 1 to 5, forming a source electrode on the nano structure, And a step of providing a drain electrode which is provided on the structure and which has a drain electrode spaced apart from the source electrode along the longitudinal direction of the nanostructure.
도 12를 참조하면, 드레인전극(260)과 소스전극(270)은 나노구조(130) 상부에 나노구조(130)의 길이방향을 따라 서로 이격되게 배치되며, 본 발명의 제3실시예(200)에 따르면 나노구조(130)의 일단부에 드레인전극(260)이 마련되고, 타단부에 소스전극(270)이 마련되나 이에 제한되는 것은 아니다.12, the
여기서, 나노 구조(130)는 본 발명의 제2실시예에 따라 다른 기판에서 형성시킨 후 기판교체공정(S270)에서 게이트전극(211) 및 절연층(212)이 형성된 기판(210)으로 교체할 수 있으나 이에 제한되는 것은 아니다.The
다음으로, 본 발명의 제4실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서(400)에 대하여 설명한다.Next, a description will be made of a sensor 400 using a nanostructure fabricated by a method for fabricating highly crystalline nanostructures using a nanoimprint according to a fourth embodiment of the present invention.
도 13은 본 발명의 제4실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서를 개략적으로 도시한 단면도이고,도 14는 도 13에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서를 개략적으로 도시한 평면도이다.FIG. 13 is a cross-sectional view schematically showing a sensor using a nanostructure fabricated by the method of manufacturing a highly crystalline nanostructure using a nanoimprint according to a fourth embodiment of the present invention. FIG. 14 is a cross- FIG. 1 is a plan view schematically showing a sensor using nanostructures manufactured by a high crystallinity nanostructure manufacturing method. FIG.
도 13 또는 도 14를 참조하면, 본 발명의 제4실시예에 따른 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서(400)는 본 발명의 제1실시예 또는 제2실시예에 의해 제조된 나노구조를 이용한 것으로서, 기판(110)과 나노구조(130)와 게이트전극(360)과 소스전극(370)을 포함한다.Referring to FIG. 13 or 14, a nanostructure-based sensor 400 manufactured by a method of fabricating a highly-crystallized nanostructure using a nanoimprint according to a fourth embodiment of the present invention can be applied to the first embodiment The
여기서, 본 발명의 제1실시예 또는 제2실시예에 따라 기판(110) 상에 나노구조(130)를 성장시킨 후, 나노 구조(130) 상부에 드레인전극(360)과 소스전극(370)을 형성한다.
이를 더 자세히 설명하면, 기판을 준비하는 기판 준비단계와 상기 제1항 내지 제5항 중 어느 한 항에 기재된 나노구조 제조방법을 이용하여 상기 기판 상부에 나노구조를 형성하는 나노구조 형성단계와 상기 나노구조 상부에 소스전극을 마련하는 소스전극 마련단계와 상기 나노구조 상부에 마련되되 상기 나노구조의 길이방향을 따라 상기 소스전극과 이격되는 드레인 전극을 마련하는 드레인 전극 마련단계를 포함할 수 있다.According to the first or second embodiment of the present invention, after the
A nanostructure forming step of forming a nanostructure on the substrate using the substrate preparation step of preparing a substrate and the nanostructure manufacturing method according to any one of the first to fifth aspects, Forming a source electrode on the upper surface of the nanostructure; and forming a drain electrode on the nanostructure, the drain electrode being spaced apart from the source electrode along a longitudinal direction of the nanostructure.
즉, 본 발명의 제1 실시예 또는 제2 실시예의 공정에서 드레인전극(360) 및 소스전극(370)을 나노구조(130) 상부에 형성하는 공정만 추가하면 간단하게 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서(400)를 제조할 수 있다.That is, when only the step of forming the
여기서, 나노임프린트를 이용한 고결정성 나노구조 제조방법에 의해 제조된 나노구조를 이용한 센서(400)는 자외선센서, 바이오센서 또는 화학센서일 수 있으나 이에 제한되는 것은 아니다.Here, the nanostructure-based sensor 400 manufactured by the method of fabricating a highly crystalline nanostructure using a nanoimprint may be an ultraviolet sensor, a biosensor, or a chemical sensor, but is not limited thereto.
한편, 도 14를 참조하면 드레인전극(360)과 소스전극(370)은 나노구조(130) 상부에 나노구조(130)의 길이방향을 따라 서로 이격되게 배치되며, 본 발명의 제4실시예(300)에 따르면 나노구조(130)의 일단부에 드레인전극(360)이 마련되고, 타단부에 소스전극(370)이 마련되나 이에 제한되는 것은 아니다.
14, the
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.The scope of the present invention is not limited to the above-described embodiments, but may be embodied in various forms of embodiments within the scope of the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.
S100: 나노임프린트를 이용한 고결정성 나노구조 제조방법
S110: 기판준비단계 S120: 박막형성단계
S130: 임프린팅단계 S140: 어닐링단계
S150: 잔류물 제거단계 S160: 성장단계
S200: 나노임프린트를 이용한 고결정성 나노구조 제조방법
S210: 기판준비단계 S270: 기판교체단계
110: 기판 120: 박막
130: 나노구조 140: 잔류물
150: 스탬프
200: 트랜지스터 210: 기판
211: 게이트전극 212: 절연층
260: 소스전극 270: 게이트전극
300: 센서 360: 소스전극
370: 게이트전극S100: Manufacturing method of highly crystalline nanostructure using nanoimprint
S110: Substrate preparation step S120: Thin film formation step
S130 Imprinting step S140 Annealing step
S150: residue removal step S160: growth step
S200: Manufacturing method of highly crystalline nanostructure using nanoimprint
S210: Substrate preparation step S270: Substrate replacement step
110: substrate 120: thin film
130: nanostructure 140: residue
150: Stamp
200: transistor 210: substrate
211: gate electrode 212: insulating layer
260: source electrode 270: gate electrode
300: sensor 360: source electrode
370: gate electrode
Claims (7)
기판을 준비하는 준비단계; 상기 기판상에 용액 상태의 박막을 형성하는 박막 형성단계;
패턴이 형성된 스탬프를 상기 박막에 임프린팅하여 상기 스탬프의 패턴에 대응되는 형상을 가지는 나노구조를 형성하는 임프린팅단계;
상기 나노구조의 결정성장을 향상시키도록 상기 임프린팅단계를 통해 형성된 상기 나노구조에 잔류하는 잔류물을 제거하는 잔류물 제거단계;
상기 잔류물 제거단계를 통해 잔류물이 제거된 상기 나노구조를 수열공정을 통해 성장시키는 성장단계;를 포함하며,
상기 임프린팅단계는 패턴이 형성된 스탬프를 상기 용액상태의 박막에 접촉시키되 모세관현상을 통해 상기 스탬프의 패턴 내부로 상기 용액상태의 박막을 충진시키는 스탬프 접촉단계; 상기 스탬프의 상측으로 자외선을 조사하여 상기 용액상태의 박막을 경화시키는 경화단계; 상기 경화단계를 통해 경화된 박막으로부터 상기 스탬프를 제거하는 스탬프 제거단계;를 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법.A nanostructure manufacturing method for manufacturing a nanostructure in a non-vacuum low temperature state,
Preparing a substrate; A thin film forming step of forming a thin film in a solution state on the substrate;
Imprinting a patterned stamp on the thin film to form a nanostructure having a shape corresponding to the pattern of the stamp;
Removing residues remaining in the nanostructure formed through the imprinting step to improve crystal growth of the nanostructure;
And a growth step of growing the nanostructure from which the residue is removed through the residue removal step through a hydrothermal process,
Wherein the imprinting step comprises: a stamp contact step of bringing a patterned stamp into contact with the thin film in a solution state, and filling the solution state thin film into a pattern of the stamp through capillary phenomenon; A curing step of curing the solution-state thin film by irradiating ultraviolet rays to the upper side of the stamp; And a stamp removing step of removing the stamp from the cured thin film through the curing step. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 잔류물 제거단계는 습식 에칭 또는 건식 에칭으로 수행되는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법.The method according to claim 1,
Wherein the residue removing step is performed by wet etching or dry etching. ≪ RTI ID = 0.0 > 21. < / RTI >
상기 임프린팅 단계와 상기 잔류물 제거단계 사이에 상기 박막을 어닐링(Annealing)하여 결정화하는 어닐링 단계;를 더 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법.3. The method of claim 2,
And annealing the annealed thin film between the imprinting step and the residue removing step to crystallize the thin film by annealing the imprinted thin film.
상기 기판 준비 단계에서 상기 기판은 나노 구조를 형성하기 위한 보조기판으로 마련되며,
상기 보조기판으로부터 성장된 나노 구조를 상기 나노 구조를 이용하는 주기판으로 이송하는 기판교체 단계를 더 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법. The method according to claim 1,
In the substrate preparation step, the substrate is provided as an auxiliary substrate for forming a nanostructure,
And transferring the nanostructures grown from the auxiliary substrate to the main substrate using the nanostructure. [Claim 6] < 73 >
상기 박막 형성단계에서 상기 박막은 아연(Zn), 마그네슘(Mg), 니켈(Ni), 티타늄(Ti), 지르코늄(Zr), 규소(Si) 중 어느 하나이거나 또는 아연, 마그네슘, 니켈, 티타늄, 지르코늄, 규소 중 적어도 어느 하나를 포함하는 화합물인 것을 특징으로 하는 나노임프린트을 이용한 나노구조 제조방법.The method according to claim 1,
In the thin film forming step, the thin film may be formed of any one of zinc (Zn), magnesium (Mg), nickel (Ni), titanium (Ti), zirconium (Zr), and silicon (Si) or zinc, magnesium, Zirconium, and silicon. 2. The method according to claim 1, wherein the nano-imprinted nanostructure is a compound containing at least one of silicon, zirconium, and silicon.
상기 기판 상부에 게이트 전극을 적층하는 게이트 전극 적층단계;
상기 게이트 전극 상부 및 상기 기판 상부에 절연층을 적층하는 절연층 적층단계;
상기 제1항 내지 제5항 중 어느 한 항에 기재된 나노구조 제조방법을 이용하여 상기 절연층 상부에 나노구조를 형성하는 나노구조 형성단계;
상기 나노구조 상부에 소스전극을 마련하는 소스전극 마련단계;
상기 나노구조 상부에 마련되되 상기 나노구조의 길이방향을 따라 상기 소스전극과 이격되는 드레인 전극을 마련하는 드레인 전극 마련단계;를 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법을 이용하는 트랜지스터 제조방법.A substrate preparation step of preparing a substrate;
A gate electrode stacking step of stacking a gate electrode on the substrate;
An insulating layer stacking step of stacking an insulating layer on the gate electrode and on the substrate;
A nanostructure forming step of forming a nanostructure on the insulating layer using the nanostructure manufacturing method according to any one of claims 1 to 5;
A source electrode forming step of forming a source electrode on the nanostructure;
And a drain electrode provided on the nano structure and having a drain electrode spaced apart from the source electrode along a longitudinal direction of the nano structure. Method of manufacturing a transistor.
상기 제1항 내지 제5항 중 어느 한 항에 기재된 나노구조 제조방법을 이용하여 상기 기판 상부에 나노구조를 형성하는 나노구조 형성단계;
상기 나노구조 상부에 소스전극을 마련하는 소스전극 마련단계;
상기 나노구조 상부에 마련되되 상기 나노구조의 길이방향을 따라 상기 소스전극과 이격되는 드레인 전극을 마련하는 드레인 전극 마련단계;를 포함하는 것을 특징으로 하는 나노임프린트를 이용한 고결정성 나노구조 제조방법을 이용하는 센서 제조방법.A substrate preparation step of preparing a substrate;
Forming a nanostructure on the substrate using the nanostructure manufacturing method according to any one of claims 1 to 5;
A source electrode forming step of forming a source electrode on the nanostructure;
And a drain electrode provided on the nano structure and having a drain electrode spaced apart from the source electrode along a longitudinal direction of the nano structure. Sensor manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130029674A KR101510217B1 (en) | 2013-03-20 | 2013-03-20 | Method for fabricating high crystalline nano-structure using nano-imprint and method for manufacturing transistor, sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130029674A KR101510217B1 (en) | 2013-03-20 | 2013-03-20 | Method for fabricating high crystalline nano-structure using nano-imprint and method for manufacturing transistor, sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140115070A KR20140115070A (en) | 2014-09-30 |
| KR101510217B1 true KR101510217B1 (en) | 2015-04-08 |
Family
ID=51758502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20130029674A KR101510217B1 (en) | 2013-03-20 | 2013-03-20 | Method for fabricating high crystalline nano-structure using nano-imprint and method for manufacturing transistor, sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101510217B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791830B1 (en) * | 2007-02-09 | 2008-01-04 | 연세대학교 산학협력단 | Fabrication method of polycrystalline nano-pattern using nano-imprint method |
| JP2010525381A (en) | 2007-04-19 | 2010-07-22 | ビーエーエスエフ ソシエタス・ヨーロピア | Pattern forming method on substrate and electronic device formed thereby |
| KR101109623B1 (en) | 2005-04-07 | 2012-01-31 | 엘지디스플레이 주식회사 | TFT for display device and method of fabricating of the same |
| KR101202032B1 (en) | 2005-11-03 | 2012-11-16 | 엘지디스플레이 주식회사 | Thin film transistor, liquid crystal display including the same and method for manufacturing that |
-
2013
- 2013-03-20 KR KR20130029674A patent/KR101510217B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101109623B1 (en) | 2005-04-07 | 2012-01-31 | 엘지디스플레이 주식회사 | TFT for display device and method of fabricating of the same |
| KR101202032B1 (en) | 2005-11-03 | 2012-11-16 | 엘지디스플레이 주식회사 | Thin film transistor, liquid crystal display including the same and method for manufacturing that |
| KR100791830B1 (en) * | 2007-02-09 | 2008-01-04 | 연세대학교 산학협력단 | Fabrication method of polycrystalline nano-pattern using nano-imprint method |
| JP2010525381A (en) | 2007-04-19 | 2010-07-22 | ビーエーエスエフ ソシエタス・ヨーロピア | Pattern forming method on substrate and electronic device formed thereby |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140115070A (en) | 2014-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101626181B1 (en) | Method for the controlled growth of a graphene film | |
| US8980217B2 (en) | Method of manufacturing graphene substrate, and graphene substrate | |
| Fan et al. | Semiconductor nanowires: from self‐organization to patterned growth | |
| TWI621584B (en) | Scalable nucleic acid-based nanofabrication | |
| KR20110131225A (en) | Method for producing graphene film, method for manufacturing electronic element, and method for transferring graphene film to substrate | |
| KR101513136B1 (en) | Method for manufacturing graphene film, graphene film manufactured by the method, electronic devices comprising the graphene film | |
| Cheng et al. | High-quality ZnO nanowire arrays directly fabricated from photoresists | |
| TWI526559B (en) | Process for forming carbon film or inorganic material film on substrate by physical vapor deposition | |
| CN108069416B (en) | Ultra-clean graphene and preparation method thereof | |
| CN111146079A (en) | Synthesis and application of two-dimensional metal-semiconductor Van der Waals heterojunction array | |
| TW201239948A (en) | A method for making a substrate with micro-structure | |
| US9318348B2 (en) | Fabrication of graphene electrodes on diamond substrate | |
| Li et al. | Substrate Engineering for Chemical Vapor Deposition Growth of Large‐Scale 2D Transition Metal Dichalcogenides | |
| KR101434463B1 (en) | The fabrication method of thin film pattern using soft lithography and the thin film pattern thereby | |
| KR101510217B1 (en) | Method for fabricating high crystalline nano-structure using nano-imprint and method for manufacturing transistor, sensor | |
| KR20070104034A (en) | Method of manufacturing tips for field emission, tips for field emission manufactured by the same, and device comprising the same | |
| KR101210515B1 (en) | Improvement of Interfacial Adhesion Strength of Flexible Substrates and Selective Growth Method of Aligned ZnO Nanopilar Arrays on Them | |
| TW201238886A (en) | A method for making a substrate with micro-structure | |
| JP6658121B2 (en) | Graphene nanoribbon, method for manufacturing the same, and device | |
| Xu et al. | Fabrication of submillimeter-sized single-crystalline graphene arrays by a commercial printing-assisted CVD method | |
| CN107128900A (en) | A kind of method for preparing fullerene/heterojunction semiconductor | |
| KR101648895B1 (en) | Residue free transfer method of graphene/metal samples pasted by limited polymer line | |
| CN113990738A (en) | Two-dimensional material transverse mosaic heterojunction array and preparation and application thereof | |
| Islam | Chemical Vapor Deposition Growth of Large Area 2D MoS2 Layers: Layer Orientation Control, Heterostructure Integration, And Applications for Stretchable Sensors. | |
| KR101417753B1 (en) | Nano structures in flexable substrate and producing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 6 |