KR101482941B1 - 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 - Google Patents
안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 Download PDFInfo
- Publication number
- KR101482941B1 KR101482941B1 KR20140018428A KR20140018428A KR101482941B1 KR 101482941 B1 KR101482941 B1 KR 101482941B1 KR 20140018428 A KR20140018428 A KR 20140018428A KR 20140018428 A KR20140018428 A KR 20140018428A KR 101482941 B1 KR101482941 B1 KR 101482941B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- test
- functional circuit
- output
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 안전한 자체 진단(BIST: Bulit In Self Test) 기능을 갖는 반도체 소자에 관한 것으로서, 기능 회로부, 시험 회로부, 신호 선택부 및 시험 제어부를 포함하여 이루어지며, 시험 제어부의 제어신호에 따라, 정규 입력신호와 시험 입력신호를 기능 회로부에 선택적으로 입력하고, 기능 회로부의 출력신호와 미리 정해진 상태신호를 반도체 소자의 출력단자에 선택적으로 출력함으로써, 시험 중이거나 오류가 발생한 경우에 반도체 소자의 출력을 안정된 상태값으로 유지시킬 수 있다.
Description
본 발명은 내장형 자체 진단(BIST: Bulit In Self Test) 기능을 갖는 반도체 소자에 관한 것으로서, 특히 반도체 소자의 오동작에 따른 추가적인 피해를 방지할 수 있는 안전한 자체 진단 기능을 갖는 반도체 소자에 관한 것이다.
반도체 소자와 같은 회로의 집적도 및 복잡도가 급격히 증가함에 따라, 완성된 제품의 시험 또는 진단을 위한 방법도 더욱 복잡해지고 있다. 생산된 제품의 정상 동작 여부를 판별하기 위한 여러 가지 시험 방법들이 제공되고 있으며, 시험 기능을 내부에 포함시킨 내장형 자체 진단(BIST) 방식도 많이 사용되고 있다.
BIST 방식에서는 시험 패턴을 생성하는 회로와 그 응답을 압축하는 회로를 소자 내부에 둠으로써, 시험 패턴을 외부에서 인가하지 않으면서 회로의 고장 유무를 판단할 수 있다.
도 1에 종래의 BIST 방식의 시험 기능을 갖는 반도체 소자를 개념적으로 나타내었다.
도 1에 나타낸 바와 같이, 반도체 소자(100)의 내부에 시험용 패턴을 생성하는 시험패턴 생성부(120)와 시험결과를 비교 판정하는 시험결과 판정부(130)가 내장되어서, 반도체 소자(120)의 원래 기능을 수행하는 기능 회로부(110)의 이상 유무를 판단한다. 상기 반도체 소자(120)는 외부 입출력 신호와 시험 신호를 선택적으로 입출력하기 위해서 신호 선택부(140, 150)를 갖추고 있다.
이러한 BIST 방식은 메모리를 검사하는 MBIST(Memory Built In Self Test)와 논리회로(logic)를 검사하는 LBIST(Logic Built In Self Test)로 나눌 수 있으며, 일례로서 한국 공개특허 제10-2003-0030891호(특허문헌 1)에 의하면 MBIST와 LBIST를 모두 포함하는 이중 방식 BIST에 대해 제시하고 있으며, 한국 공개특허 제10-2004-0002499호(특허문헌 2)에 의하면 테스트 사양의 변경에 유연하게 대처할 수 있는 자기진단 기능을 내장한 반도체 기억장치에 대해 제시하고 있다.
그러나 상기한 종래의 BIST 기능을 갖는 반도체 소자는, 오류가 발생했을 때 소자의 출력이 원하지 않는 상태값을 유지하게 되면, 반도체 소자에 연결된 다른 소자나 장치를 오동작시킬 수 있다. 즉, BIST 기능을 이용하여 반도체 소자의 오류를 검출한 후, 반도체 소자가 적용된 장치나 시스템을 정지시키거나 오류가 발생한 소자를 교체하는 등의 오류 대처를 하기 전에, 반도체 소자가 비정상적인 신호를 계속해서 출력하게 되면, 이러한 비정상적인 출력 신호에 의해 장치나 시스템이 오동작할 가능성이 있다.
또한, 상기한 종래의 BIST 기능을 갖는 반도체 소자는, 자체 시험 중에 반도체 소자의 출력단자로 비정상적인 신호가 출력될 수도 있다. 즉, 반도체 소자의 자체 시험 중에는 반도체 소자의 기능 회로가 정상 동작하지 않으므로, 반도체 소자의 출력 단자가 비정상적인 출력 상태값을 유지하고 있을 수 있으며, 이에 의해 반도체 소자가 사용되는 장치나 시스템이 오동작할 가능성이 있다.
안전과 관련이 없는 장치나 시스템의 경우에는 상기한 반도체 소자의 비정상적인 출력 상태값이 큰 문제가 되지 않으나, 차량이나 철도, 항공기 등에 사용되는 반도체 소자에 고장이 발생하여 비정상적인 신호를 출력하는 경우에는 돌이킬 수 없는 피해를 줄 수 있다.
따라서 반도체 소자가 원래의 정상적인 기능을 수행하지 않을 경우에는, 반도체 소자의 출력을 미리 정의된 안정된 상태값으로 유지시킬 수 있는 안전한 시험 또는 진단 방법이나 이를 구현하는 장치의 개발이 절실히 요구되고 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 오류 또는 고장이 발생하거나 자체 시험의 진행 중에, 반도체 소자의 출력을 안정된 상태값으로 유지시킴으로써, 반도체 소자가 적용된 장치 또는 시스템의 안전성을 향상시킬 수 있도록 하는 것을 그 목적으로 한다.
상기한 과제를 해결하기 위한 본 발명에 따른 안전한 자체 진단 기능을 갖는 반도체 소자는, 입력단자를 통해 외부에서 입력되는 정규 입력신호를 입력받아 기능 로직을 실행하고, 그 결과에 해당하는 정규 출력신호를 출력단자를 통해 출력하는 기능 회로부; 상기 기능 회로부에 시험 입력신호를 입력하고, 상기 시험 입력신호에 따라 상기 기능 회로부에서 출력되는 시험 출력신호로부터 상기 기능 회로부의 오류 여부를 판정하는 시험 회로부; 상기 정규 입력신호 및 시험 입력신호를 상기 기능 회로부에 선택적으로 입력하고, 상기 정규 출력신호 및 시험 출력신호를 상기 시험 회로부와 상기 반도체 소자의 출력단자로 선택적으로 출력하는 신호 선택부; 및 상기 기능 회로부, 시험 회로부 및 신호 선택부의 동작을 제어하는 시험 제어부를 포함하여 이루어진다.
상기 신호 선택부는, 상기 시험 제어부의 제어신호에 따라, 상기 정규 입력신호와 상기 시험 입력신호를, 상기 기능 회로부에 선택적으로 입력하는 입력선택 회로와, 상기 시험 제어부의 제어신호에 따라, 상기 기능 회로부의 출력신호와 미리 정해진 상태신호를, 상기 반도체 소자의 출력단자에 선택적으로 출력하는 출력선택 회로를 포함한다.
상기 출력선택 회로에 입력되는 상태신호는 상기 반도체 소자의 출력단자로 출력되는 신호가 안정한 상태를 유지하도록 하는 신호인 것이 바람직하다.
상기 입력선택 회로는, 상기 시험 제어부의 제어신호에 따라, 상기 정규 입력신호, 상기 시험 입력신호 및 미리 정해진 상태신호를 상기 기능 회로부에 선택적으로 입력하는 것이 바람직하다.
상기 입력선택 회로에 입력되는 상태신호는 상기 기능 회로부로부터 출력되는 신호가 안정한 상태를 유지하도록 하는 신호인 것이 바람직하다.
상기 시험 제어부는, 상기 반도체 소자의 내부 혹은 외부로부터의 리셋 신호를 입력받아, 상기 기능 회로부를 초기화하거나 또는 상기 기능 회로부의 시험을 개시하는 것이 바람직하다.
상기 기능 회로부는 상기 시험 회로부, 신호 선택부 및 시험 제어부와는 별도로 분리된 전원에 의해 동작하는 것이 바람직하다.
상기한 안전한 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법은, (a) 상기 기능 회로부에는 시험 입력신호를 입력하고, 상기 출력단자에는 상기 미리 정해진 상태신호를 출력하는 단계; (b) 상기 기능 회로부가 시험 동작을 실행하는 단계; (c) 상기 기능 회로부의 시험 결과가 정상이면, 상기 기능 회로부에 정규 입력신호를 입력하고 상기 기능 회로부의 정규 출력신호를 상기 출력단자로 출력하는 단계; 및 (d) 상기 기능 회로부의 시험 결과가 비정상이면, 상기 미리 정해진 상태신호를 상기 출력단자에 계속해서 유지시키는 단계를 포함하여 이루어진다.
상기 단계 (a)를 실행하기 전에, 상기 기능 회로부를 초기화하는 단계를 더 포함하는 것이 바람직하다.
상기 단계 (c)에서, 상기 기능 회로부에 정규 입력신호를 입력하기 전에, 상기 기능 회로부를 초기화하는 단계를 더 포함하는 것이 바람직하다.
상기 기능 회로부의 시험 결과가 비정상이면, 상기 단계 (d)를 실행하기 전에, 상기 기능 회로부에 대한 시험 동작을 미리 정해진 횟수만큼 추가로 실행하는 것이 바람직하다.
상기 단계 (d) 이후에, 상기 기능 회로부의 전원을 차단하는 단계를 더 포함하는 것이 바람직하다.
상기 단계 (d) 이후에, 상기 시험 결과를 외부에 보고 혹은 표시하는 단계를 더 포함하는 것이 바람직하다.
본 발명에 따른 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법은 다음과 같은 유리한 효과를 나타낸다.
첫째, 반도체 소자의 오류 혹은 고장이 발생한 경우에, 반도체 소자의 출력은 안정된 상태값으로 유지될 수 있으므로, 오류 혹은 고장으로 인한 피해를 최소화할 수 있다.
둘째, 반도체 소자의 자체 시험 동작 중에도 반도체 소자의 출력은 안정된 상태값을 유지할 수 있으므로, 오류 혹은 고장으로 인한 피해를 최소화할 수 있다.
셋째, 반도체 소자의 오류 혹은 고장이 발생한 경우에, 반도체 소자의 기능 회로를 신속히 전기적으로 분리시킬 수 있으므로, 오류 혹은 고장에 따른 피해를 최소화할 수 있다.
결론적으로, 본 발명은 반도체 소자가 적용된 장치 혹은 시스템의 안정성을 현저히 향상시킬 수 있다.
도 1은 종래의 BIST 방식의 시험 기능을 갖는 반도체 소자를 개념적으로 나타낸 블록도.
도 2는 본 발명의 실시예에 따른 안전한 자체 진단 기능을 갖는 반도체 소자의 구성을 개략적으로 나타낸 블록도.
도 3은 도 2에서 신호 선택부의 구성을 더욱 상세하게 나타낸 블록도.
도 4는 본 발명의 실시예에 따른 안전한 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법을 개략적으로 나타낸 흐름도.
도 2는 본 발명의 실시예에 따른 안전한 자체 진단 기능을 갖는 반도체 소자의 구성을 개략적으로 나타낸 블록도.
도 3은 도 2에서 신호 선택부의 구성을 더욱 상세하게 나타낸 블록도.
도 4는 본 발명의 실시예에 따른 안전한 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법을 개략적으로 나타낸 흐름도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 2는 본 발명의 실시예에 따른 안전한 자체 진단 기능을 갖는 반도체 소자를 개략적으로 나타낸 블록도이다.
도 2에 나타낸 바와 같이, 본 발명의 안전한 자체 진단 기능을 갖는 반도체 소자(200)는 기능 회로부(210), 시험 회로부(220), 신호 선택부(230), 시험 제어부(240)를 포함하여 구성된다.
반도체 소자(200)는 외부로부터 신호를 입출력하기 위한 입력단자와 출력단자를 갖추고 있으며, 이러한 입출력 단자는 패드(PAD) 또는 핀 패키지(pin-PKG) 형태로 형성된다.
기능 회로부(210)는 반도체 소자(200)의 입력단자를 통해 외부에서 입력되는 신호를 받아 고유의 기능 로직(functional logic)을 실행하고 그 결과를 출력한다. 여기서, 기능 회로부(210)의 고유한 기능 로직을 실행하기 위해 입력되는 신호를 '정규 입력신호'라고 하고 그 결과로서 출력되는 신호를 '정규 출력신호'라고 한다.
시험 회로부(220)는 기능 회로부(210)에 시험 입력신호를 입력하고, 그 결과로서 기능 회로부(210)에서 출력되는 시험 출력신호로부터 기능 회로부(210)의 오류 혹은 고장 여부를 판정한다. 시험 회로부(210)는 시험 입력신호로서 시험 패턴을 입력할 수 있고, 기능 회로부(210)의 출력신호를 비교 분석하여 기능 회로부(210)가 정상인지 비정상인지를 판단한다.
신호 선택부(230)는 기능 회로부(210)에 입출력되는 신호를 선택한다. 즉, 기능 회로부(210)에 정규 입력신호 및 시험 입력신호 중 어느 하나를 선택적으로 입력하고, 기능 회로부(210)로부터 출력되는 정규 출력신호 및 시험 출력신호를 시험 회로부(220)와 반도체 소자(200)의 출력단자에 선택적으로 출력한다.
도 3에 도 2의 신호 선택부(230)를 더욱 상세하게 나타내었다. 도 3에 나타낸 바와 같이, 신호 선택부(230)는 입력선택 회로(231), 출력선택 회로(232) 및 기억 회로(233)를 포함하여 이루어진다.
입력선택 회로(231)는 정규 입력신호와 시험 입력신호 중 어느 하나를 기능 회로부(210)에 선택적으로 입력하는 기능을 하고, 출력선택 회로(232)는 기능 회로부(210)의 출력신호와 미리 정해진 상태신호 중 어느 하나를 반도체 소자(200)의 출력단자에 선택적으로 출력하는 기능을 한다.
여기서, 미리 정해진 상태신호는 기능 회로부(210)에 문제가 발생하더라도 반도체 소자(200)의 출력을 안정한 상태로 유지시키는 신호로서, 반도체 소자(200)의 출력단자에 연결된 다른 소자의 오동작을 일으키지 않는 상태값을 갖는다. 구체적으로, 입력선택 회로(231)에 입력되는 상태신호는 기능 회로부(210)로부터 출력되는 신호가 안정한 상태를 유지하도록 하는 신호이고, 출력선택 회로(232)에 입력되는 상태신호는 반도체 소자(200)의 출력단자로 출력되는 신호가 안정한 상태를 유지하도록 하는 신호이다. 이러한 상태신호는 반도체 소자(200)의 기능과 출력단자에 연결되는 다른 반도체 소자의 기능 등을 고려하여 적절한 값(예를 들어, High 또는 Low)으로 설정된다. 본 실시예에서는 입력선택 회로(231)에 입력되는 상태신호를 '안전 입력신호'라고 하고, 출력선택 회로(232)에 입력되는 상태신호를 '안전 출력신호'라고 한다.
또한, 반도체 소자(200)의 설계 상황에 따라, 상기 안전 입력신호와 안전 출력신호 중 어느 하나만을 이용할 수도 있다. 안전 입력신호가 사용되는 경우에 입력신호 선택회로(231)는, 정규 입력신호, 시험 입력신호 및 안전 입력신호 중 어느 하나만이 기능 회로부(210)에 선택적으로 입력되게 한다.
상기한 안전 입력신호 및 안전 출력신호는, 도 3에 나타낸 바와 같이 신호 선택부(230) 내에 구비된 기억 회로(233)에 저장될 수도 있고, 이와는 달리 시험 제어부(240)에 저장될 수도 있다. 기억 회로(233)는 메모리(memory)나 레지스터(resister) 등으로 구성될 수 있다.
시험 제어부(240)는 기능 회로부(210), 시험 회로부(220) 및 신호 선택부(230)의 동작을 전체적으로 제어한다. 도 2 및 도 3에 나타낸 바와 같이, 시험 제어부(240)는 제1 제어신호(CTL1), 제2 제어신호(CTL2) 및 제3 제어신호(CTL3)를 이용하여 시험 회로부(220), 신호 선택부(230) 및 기능 회로부(210)를 각각 제어한다.
제1 제어신호(CTL1)는 시험 회로부(220)의 동작 개시와 시험결과 송신 등을 제어한다. 제2 제어신호(CTL2)는 신호 선택부(230)를 제어하여, 기능 회로부(210)에 입력될 신호를 선택하고, 기능 회로부(210)의 출력신호가 시험 회로부(220)와 출력단자 중 어느 하나로 출력되게 한다. 제3 제어신호(CTL3)은 기능 회로부(210)의 동작 개시와 초기화 등을 제어한다.
시험 제어부(240)는 반도체 소자(200)의 내부 혹은 외부로부터의 리셋(reset) 신호를 입력받아, 기능 회로부(210)를 초기화하거나 또는 기능 회로부(210)의 시험을 개시할 수 있다. 상기 리셋 신호는 반도체 소자(200)에 전원이 인가됨과 동시에 시험 제어부(240)에 입력되도록 할 수도 있다.
한편, 상기한 기능 회로부(210)는 반도체 소자(200)의 다른 구성요소, 즉 시험 회로부(220), 신호 선택부(230) 및 시험 제어부(240) 등과는 별도의 전원을 사용하는 것이 바람직하다. 이것은 기능 회로부(210)의 시험 결과, 오류 또는 고장이 발생했을 경우 기능 회로부(210)의 전원만을 차단시켜, 기능 회로부(210)의 오동작을 방지하기 위함이다.
한편, 도면에 도시하지는 않았지만, 기능 회로부(210)의 시험을 위해서 스캔 기법을 적용할 수 있으며, 이를 위해 기능 회로부(210)에 스캔 회로가 부가될 수 있다. 스캔 회로는 플립플롭 등을 이용하여 스캔 체인(scan chain)으로 구성할 수 있으며, 기능 회로부(210)에 포함되는 회로로 볼 수도 있다.
다음으로, 상기한 안전한 자체 진단 기능을 갖는 반도체 소자를 이용한 자체 진단 방법에 대해 설명한다. 도 4에 본 발명의 실시예에 따른 자체 진단 방법을 흐름도로써 나타내었다.
도 4에 나타낸 바와 같이, 먼저 반도체 소자(200)에 전원이 인가되면 시험 제어부(240)가 리셋 신호를 받아 동작을 개시한다(단계 410). 이어서, 시험 제어부(240)의 제어신호(CTL3)에 의해, 기능 회로부(210)에 리셋 신호를 입력하여 초기화 한다(단계 420). 기능 회로부(210)의 초기화는 필수적인 것은 아니며, 상황에 따라 단계 420은 생략할 수도 있다.
다음으로, 시험 제어부(240)의 제어신호(CTL2)에 따라, 기능 회로부(210)에는 시험 입력신호를 입력하고, 반도체 소자(200)의 출력단자에는 미리 정해진 상태신호를 출력한다(단계 430).
다음으로, 시험 제어부(240)의 제어신호(CTL3)에 따라, 기능 회로부(210)가 시험 동작을 실행한다(단계 440).
다음으로, 시험 동작의 완료 여부를 확인하고(단계 450), 시험 결과를 판정한다(단계 460).
상기 시험 결과가 정상이면, 기능 회로부(210)에 정규 입력신호를 입력하고, 기능 회로부(210)의 정규 출력신호를 반도체 소자(200)의 출력단자로 출력한다(단계 470). 이때, 기능 회로부(210)를 미리 초기화시킨 후에, 기능 회로부(210)에 정규 입력신호를 입력할 수도 있다.
상기 시험 결과가 비정상이면, 미리 정해진 상태신호가 상기 출력단자에 계속해서 유지되도록 한다(단계 490). 이러한 단계 490을 실행하기 전에, 기능 회로부(210)에 대한 시험 동작을 미리 정해진 횟수만큼 추가로 실행하여, 더욱 정확한 시험 판정을 할 수도 있다.
또한, 상기 시험 결과가 비정상이면, 상기 단계 490에 더하여, 기능 회로부(210)의 전원을 차단하거나, 상기 시험 결과를 외부에 보고 혹은 표시하는 단계를 더 실행할 수도 있다.
이상 설명한 바와 같이, 본 발명에 따른 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법에 의하면, 반도체 소자에 오류 혹은 고장이 발생하거나 자체 시험 중에도 반도체 소자의 출력을 안정된 상태값으로 유지시킬 수 있으므로, 반도체 소자의 이상 동작으로 인해 반도체 소자가 적용된 장치 혹은 시스템에 피해가 유발되는 것을 감소시킬 수 있다. 또한, 상기한 본 발명의 특징들은 기존의 BIST 회로에 부가해서 사용할 수 있으므로, 설계 및 제작이 용이하다고 할 수 있다.
본 발명은 상기한 바람직한 실시예와 첨부한 도면을 참조하여 설명되었지만, 본 발명의 사상 및 범위 내에서 상이한 실시예를 구성할 수도 있다. 따라서 본 발명의 범위는 첨부된 청구범위에 의해 정해지며, 본 명세서에 기재된 특정 실시예에 의해 한정되지 않는 것으로 해석되어야 한다.
100, 200: 반도체 소자 110, 210: 기능 회로부
120: 시험패턴 생성부 130: 시험결과 판정부
140, 230: 신호 선택부 220: 시험 회로부
240: 시험 제어부 231: 입력선택 회로
232: 출력선택 회로 233: 기억 회로
120: 시험패턴 생성부 130: 시험결과 판정부
140, 230: 신호 선택부 220: 시험 회로부
240: 시험 제어부 231: 입력선택 회로
232: 출력선택 회로 233: 기억 회로
Claims (12)
- 자체 진단 기능을 갖는 반도체 소자에 있어서,
입력단자를 통해 외부에서 입력되는 정규 입력신호를 입력받아 기능 로직을 실행하고, 그 결과에 해당하는 정규 출력신호를 출력단자를 통해 출력하는 기능 회로부;
상기 기능 회로부에 시험 입력신호를 입력하고, 상기 시험 입력신호에 따라 상기 기능 회로부에서 출력되는 시험 출력신호로부터 상기 기능 회로부의 오류 여부를 판정하는 시험 회로부;
상기 정규 입력신호 및 시험 입력신호를 상기 기능 회로부에 선택적으로 입력하고, 상기 정규 출력신호 및 시험 출력신호를 상기 시험 회로부와 상기 반도체 소자의 출력단자로 선택적으로 출력하는 신호 선택부; 및
상기 기능 회로부, 시험 회로부 및 신호 선택부의 동작을 제어하는 시험 제어부를 포함하여 이루어지며,
상기 신호 선택부는,
상기 시험 제어부의 제어신호에 따라, 상기 정규 입력신호와 상기 시험 입력신호를, 상기 기능 회로부에 선택적으로 입력하는 입력선택 회로와,
상기 시험 제어부의 제어신호에 따라, 상기 기능 회로부의 출력신호와 미리 정해진 상태신호를, 상기 반도체 소자의 출력단자에 선택적으로 출력하는 출력선택 회로를 포함하는 것을 특징으로 하는 안전한 자체 진단 기능을 갖는 반도체 소자.
- 청구항 1에 있어서,
상기 출력선택 회로에 입력되는 상태신호는 상기 반도체 소자의 출력단자로 출력되는 신호가 안정한 상태를 유지하도록 하는 신호인 것을 특징으로 하는 안전한 자체 진단 기능을 갖는 반도체 소자.
- 청구항 1에 있어서,
상기 입력선택 회로는, 상기 시험 제어부의 제어신호에 따라, 상기 정규 입력신호, 상기 시험 입력신호 및 미리 정해진 상태신호를 상기 기능 회로부에 선택적으로 입력하는 것을 특징으로 하는 안전한 자체 진단 기능을 갖는 반도체 소자.
- 청구항 3에 있어서,
상기 입력선택 회로에 입력되는 상태신호는 상기 기능 회로부로부터 출력되는 신호가 안정한 상태를 유지하도록 하는 신호인 것을 특징으로 하는 안전한 자체 진단 기능을 갖는 반도체 소자.
- 청구항 1에 있어서,
상기 시험 제어부는, 상기 반도체 소자의 내부 혹은 외부로부터의 리셋 신호를 입력받아, 상기 기능 회로부를 초기화하거나 또는 상기 기능 회로부의 시험을 개시하는 것을 특징으로 하는 안전한 자체 진단 기능을 갖는 반도체 소자.
- 청구항 1에 있어서,
상기 기능 회로부는 상기 시험 회로부, 신호 선택부 및 시험 제어부와는 별도로 분리된 전원에 의해 동작하는 것을 특징으로 하는 안전한 자체 진단 기능을 갖는 반도체 소자.
- 청구항 1 내지 6 중 어느 하나에 기재된 안전한 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법으로서,
(a) 상기 기능 회로부에는 시험 입력신호를 입력하고, 상기 출력단자에는 상기 미리 정해진 상태신호를 출력하는 단계;
(b) 상기 기능 회로부가 시험 동작을 실행하는 단계;
(c) 상기 기능 회로부의 시험 결과가 정상이면, 상기 기능 회로부에 정규 입력신호를 입력하고 상기 기능 회로부의 정규 출력신호를 상기 출력단자로 출력하는 단계; 및
(d) 상기 기능 회로부의 시험 결과가 비정상이면, 상기 미리 정해진 상태신호를 상기 출력단자에 계속해서 유지시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
- 청구항 7에 있어서,
상기 단계 (a)를 실행하기 전에, 상기 기능 회로부를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
- 청구항 7에 있어서,
상기 단계 (c)에서, 상기 기능 회로부에 정규 입력신호를 입력하기 전에, 상기 기능 회로부를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
- 청구항 7에 있어서,
상기 기능 회로부의 시험 결과가 비정상이면, 상기 단계 (d)를 실행하기 전에, 상기 기능 회로부에 대한 시험 동작을 미리 정해진 횟수만큼 추가로 실행하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
- 청구항 7에 있어서,
상기 단계 (d) 이후에, 상기 기능 회로부의 전원을 차단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
- 청구항 7에 있어서,
상기 단계 (d) 이후에, 상기 시험 결과를 외부에 보고 혹은 표시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130113359 | 2013-09-24 | ||
KR1020130113359 | 2013-09-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101482941B1 true KR101482941B1 (ko) | 2015-01-14 |
Family
ID=52589076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20140018428A KR101482941B1 (ko) | 2013-09-24 | 2014-02-18 | 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101482941B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US652259A (en) * | 1900-03-23 | 1900-06-26 | William Gibson | Watchmaker's eyeglass. |
US681960A (en) * | 1901-05-15 | 1901-09-03 | Robert Flanigan | Spinning-tool. |
KR20030030891A (ko) * | 2001-10-12 | 2003-04-18 | 선 마이크로시스템즈 인코퍼레이티드 | 이중 방식 주문형 반도체 내장형 자기진단 제어기 |
-
2014
- 2014-02-18 KR KR20140018428A patent/KR101482941B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US652259A (en) * | 1900-03-23 | 1900-06-26 | William Gibson | Watchmaker's eyeglass. |
US681960A (en) * | 1901-05-15 | 1901-09-03 | Robert Flanigan | Spinning-tool. |
KR20030030891A (ko) * | 2001-10-12 | 2003-04-18 | 선 마이크로시스템즈 인코퍼레이티드 | 이중 방식 주문형 반도체 내장형 자기진단 제어기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9234941B2 (en) | Electronic control unit having integrated circuit element and standalone test unit for integrated circuit element | |
US10281525B2 (en) | Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests | |
US20070288816A1 (en) | Semiconductor integrated circuit and test method therefor | |
JP5032395B2 (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
US20020049941A1 (en) | Method and apparatus for properly disabling high current parts in a parallel test environment | |
JP2001027958A (ja) | 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード | |
JP2011163842A (ja) | 半導体装置、及びその診断方法 | |
US7895489B2 (en) | Matrix system and method for debugging scan structure | |
US6035421A (en) | System for testing a computer built into a control device | |
KR101482941B1 (ko) | 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 | |
KR101482940B1 (ko) | 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 | |
US7847574B2 (en) | Semiconductor device | |
JP2003068865A (ja) | 半導体デバイスの自己診断方法および装置 | |
US7870428B2 (en) | Method of diagnosing circuit board, circuit board, and CPU unit | |
KR101619741B1 (ko) | 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치 | |
US20160187424A1 (en) | Apparatus for fault injection to semiconductor chip having diagnostic function | |
US20010025227A1 (en) | Monitored burn-in test system and monitored burn-in test method of microcomputers | |
JP7332204B1 (ja) | 情報処理システム、情報処理システムが実行する処理方法、およびプログラム | |
KR100690995B1 (ko) | 반도체 메모리의 셀프 테스트 회로 | |
JP2006286030A (ja) | 半導体装置 | |
US20230375606A1 (en) | Defect detecting system of automotive apparatus | |
US20210333333A1 (en) | Abnormal power supply voltage detection device and method for detecting abnormal power supply voltage | |
KR100798128B1 (ko) | Dc 아웃 릴레이의 자가 진단 방법 | |
KR20080102827A (ko) | 모니터 번인 시스템 | |
JP6670703B2 (ja) | Ic内蔵向け機能信頼性確認用回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20200106 Year of fee payment: 6 |