KR101464001B1 - Manufacturing method of solar cell and etching paste - Google Patents

Manufacturing method of solar cell and etching paste Download PDF

Info

Publication number
KR101464001B1
KR101464001B1 KR1020080127324A KR20080127324A KR101464001B1 KR 101464001 B1 KR101464001 B1 KR 101464001B1 KR 1020080127324 A KR1020080127324 A KR 1020080127324A KR 20080127324 A KR20080127324 A KR 20080127324A KR 101464001 B1 KR101464001 B1 KR 101464001B1
Authority
KR
South Korea
Prior art keywords
glycol
paste
etching
doping
protective film
Prior art date
Application number
KR1020080127324A
Other languages
Korean (ko)
Other versions
KR20100068833A (en
Inventor
이성은
최영호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080127324A priority Critical patent/KR101464001B1/en
Publication of KR20100068833A publication Critical patent/KR20100068833A/en
Application granted granted Critical
Publication of KR101464001B1 publication Critical patent/KR101464001B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876Particular processes or apparatus for batch treatment of the devices
    • H01L31/188Apparatus specially adapted for automatic interconnection of solar cells in a module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/5328Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 태양 전지의 제조 방법에 관한 것으로서, 태양 전지의 제조 방법은 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 반도체부를 형성하는 단계, 상기 반도체부 위에 보호막을 형성하는 단계, 상기 반도체부의 부분에 대응하는 상기 보호막의 부분 위에 에칭 페이스트를 도포하는 단계, 상기 도포된 에칭 페이스트를 열처리하여, 상기 보호막의 일부분을 제거함으로써 상기 반도체부의 일부분을 노출하는 단계, 상기 노출된 반도체부의 부분에 도전성 금속 재료를 도포하여 전극을 형성하는 단계를 포함하고, 상기 에칭 페이스트는 산 성분, 고분자 바인더 및 유기 용매를 구비하고, 상기 산 성분의 함유량은 약 15 중량% 내지 50 중량%이고, 상기 고분자 바인더의 함유량은 약 5 중량% 내지 20 중량 %이며, 유기 용매의 함유량은 약 30 중량% 내지 80 중량%이다. 이로 인해, 에칭 페이스트를 이용하여 원하는 부분의 선택적인 제거가 가능해 제1 및 제2 전극이 한꺼번에 형성되므로, 태양 전지의 제조 공정이 간소해지고 제조 비용이 줄어든다. 또한, 재료의 소모 역시 줄어들게 됨으로써 제조비용 및 환경오염을 줄일 수 있다.A method of manufacturing a solar cell includes forming a second conductive type semiconductor portion having a conductivity type opposite to that of the first conductive type on a first conductive type semiconductor substrate, A method of manufacturing a semiconductor device, comprising: forming a protective film on a semiconductor portion; applying an etching paste on a portion of the protective film corresponding to a portion of the semiconductor portion; heat treating the applied etch paste to remove a portion of the protective film, And forming an electrode by applying a conductive metal material to a portion of the exposed semiconductor portion, wherein the etch paste comprises an acid component, a polymeric binder and an organic solvent, the content of the acid component being about 15 wt% % To 50 wt%, and the content of the polymeric binder is about 5 wt% to 2 wt% 0 wt%, and the content of the organic solvent is about 30 wt% to 80 wt%. Thus, since a desired portion can be selectively removed by using the etching paste, the first and second electrodes are formed at a time, so that the manufacturing process of the solar cell is simplified and the manufacturing cost is reduced. In addition, the consumption of materials is also reduced, thereby reducing manufacturing costs and environmental pollution.

태양전지, 후면접합, 에칭페이스트, 스크린인쇄법 Solar cell, rear bonding, etching paste, screen printing method

Description

태양 전지의 제조 방법 및 에칭 페이스트{MANUFACTURING METHOD OF SOLAR CELL AND ETCHING PASTE}TECHNICAL FIELD [0001] The present invention relates to a manufacturing method of a solar cell and an etching paste,

본 발명은 태양 전지의 제조 방법 및 에칭 페이스트에 관한 것이다The present invention relates to a manufacturing method of a solar cell and an etching paste

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원인 태양 에너지가 무한할 뿐만 아니라 수명이 길다는 장점이 있다. With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells generate electric energy from solar energy, and they are environmentally friendly and have an advantage of long life as well as infinite solar energy.

태양전지는 원료 물질에 따라 크게 실리콘 태양 전지(silicon solar cell), 화합물 반도체 태양 전지(compound semiconductor solar cell) 및 적층형 태양 전지(tandem solar cell)로 구분되며, 실리콘 태양 전지가 주류를 이루고 있다.Solar cells are divided into silicon solar cell, compound semiconductor solar cell and tandem solar cell according to the raw material, and silicon solar cell is mainstream.

실리콘 태양 전지는 p형과 n형처럼 서로 다른 전도성 타입(conductive type)을 가지는 반도체로 이루어진 반도체 기판(semiconductor substrate) 및 반도체 에미터층(semiconductor emitter layer), 반도체 에미터층 위에 형성되어 있는 도전성 투명 전극층, 도전성 투명 전극층 위에 형성된 전면 전극(front electrode), 반도체 기판 위에 형성된 후면 전극(rear electrode)을 구비한다. 따라서 반도체 기 판과 반도체 에미터층의 계면에는 p-n 접합이 형성된다.The silicon solar cell includes a semiconductor substrate and a semiconductor emitter layer made of semiconductors having different conductive types such as p-type and n-type, a conductive transparent electrode layer formed on the semiconductor emitter layer, A front electrode formed on the conductive transparent electrode layer, and a rear electrode formed on the semiconductor substrate. Therefore, a p-n junction is formed at the interface between the semiconductor substrate and the semiconductor emitter layer.

반도체 에미터층의 계면에는 p-n 접합이 형성된다.A p-n junction is formed at the interface of the semiconductor emitter layer.

이와는 달리, 태양 전지는 도전성 투명 전극층과 후면 전극 역할을 각각 하는 전극을 빛이 입사되지 않은 반도체 기판 위에 모두 형성한 후면 접합 전극형 구조를 가질 수 있다. 이러한 후면 전극형 구조의 태양 전지는 빛이 입사되는 면적이 증가하므로, 태양 전지의 효율이 향상된다. Alternatively, the solar cell may have a rear-bonding electrode type structure in which an electrode, which functions as a conductive transparent electrode layer and a rear electrode, is formed on a semiconductor substrate on which no light is incident. The solar cell having the rear electrode structure has an increased area of incident light, thereby improving the efficiency of the solar cell.

이러한 태양 전지에 태양 광이 입사되면, 광기전력 효과(photovoltaic effect)에 의해 n형 또는 p형의 불순물이 도핑된 실리콘 반도체에서 전자와 정공이 발생한다. 예를 들어, n형 실리콘 반도체로 이루어진 n형 반도체 에미터층에서는 전자가 다수 캐리어(carrier)로 발생되고, p형 실리콘 반도체로 이루어진 p형 반도체 기판에서는 정공이 다수 캐리어로 발생된다. 광기전력 효과에 의해 발생된 전자와 정공은 각각 n형 반도체 에미터층과 p형 반도체 기판쪽으로 끌어 당겨져, 전면 전극과 후면 전극으로 이동하여 이들 전극들을 통해 전류가 흐르게 된다. 이때, 도전성 투명 전극층은 입사되는 태양 광의 반사를 방지하고, 캐리어의 전도도(conductivity)를 향상시켜 생성된 전자가 전면 전극으로 용이하게 이동할 수 있도록 한다.When sunlight enters the solar cell, electrons and holes are generated in a silicon semiconductor doped with an n-type or p-type impurity by a photovoltaic effect. For example, electrons are generated in a majority carrier in an n-type semiconductor emitter layer made of an n-type silicon semiconductor, and holes are generated in a majority carrier in a p-type semiconductor substrate made of a p-type silicon semiconductor. Electrons and holes generated by the photovoltaic effect are attracted toward the n-type semiconductor emitter layer and the p-type semiconductor substrate, respectively, and are transferred to the front electrode and the rear electrode, and current flows through the electrodes. At this time, the conductive transparent electrode layer prevents reflection of incident sunlight and improves the conductivity of the carrier so that generated electrons can easily move to the front electrode.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 비용을 줄이기 위한 것이다.The technical problem to be solved by the present invention is to reduce the manufacturing cost of the solar cell.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 시간을 단축시키기 위한 것이다.Another technical problem to be solved by the present invention is to shorten the manufacturing time of the solar cell.

본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 반도체부를 형성하는 단계, 상기 반도체부 위에 보호막을 형성하는 단계, 상기 반도체부의 부분에 대응하는 상기 보호막 위에 선택적으로 에칭 페이스트를 도포하는 단계, 상기 도포된 에칭 페이스트를 열처리하여 상기 보호막의 일부분을 제거함으로써 상기 반도체부의 일부분을 노출하는 단계, 그리고 상기 노출된 반도체부의 부분에 도전성 금속 재료를 도포하여 전극을 형성하는 단계를 포함한다. A method of manufacturing a solar cell according to one aspect of the present invention includes the steps of forming a semiconductor portion of a second conductivity type having a conductivity type opposite to that of the first conductivity type on a semiconductor substrate of a first conductivity type, Exposing a portion of the semiconductor portion by removing a portion of the passivation layer by heat treating the applied etch paste, and forming the exposed portion of the semiconductor portion And forming an electrode by applying a conductive metal material to a portion of the semiconductor portion.

상기 보호막은 실리콘 산화막, 실리콘 질화막 또는 이들의 조합으로 이루어질 수 있다. The passivation layer may be formed of a silicon oxide layer, a silicon nitride layer, or a combination thereof.

상기 보호막은 한 층 이상으로 이루어질 수 있다. The protective layer may have one or more layers.

상기 보호막은 약 300nm 이상의 두께를 가질 수 있다.The protective film may have a thickness of about 300 nm or more.

상기 특징에 따른 태양 전지의 제조 방법은 상기 반도체부 부분의 노출 단계 이후, 세정하는 단계를 더 포함할 수 있다. The method of manufacturing a solar cell according to the above feature may further include a step of cleaning after the step of exposing the semiconductor portion.

상기 세정 단계는 물이나 초음파로 행해지는 것이 좋다.The cleaning step may be performed with water or ultrasonic waves.

본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 반도체부를 형성하는 단계, 상기 반도체부 위에 보호막을 형성하는 단계, 상 기 반도체부의 부분에 대응하는 상기 보호막의 부분 위에 에칭 페이스트를 도포하는 단계, 상기 도포된 에칭 페이스트를 열처리하여, 상기 보호막의 일부분을 제거함으로써 상기 반도체부의 일부분을 노출하는 단계, 상기 노출된 반도체부의 부분에 도전성 금속 재료를 도포하여 전극을 형성하는 단계를 포함하고, 상기 에칭 페이스트는 산 성분, 고분자 바인더 및 유기 용매를 구비하고, 상기 산 성분의 함유량은 약 15 중량% 내지 50 중량%이고, 상기 고분자 바인더의 함유량은 약 5 중량% 내지 20 중량 %이며, 유기 용매의 함유량은 약 30 중량% 내지 80 중량%이다. A method of manufacturing a solar cell according to another aspect of the present invention includes the steps of forming a semiconductor portion of a second conductivity type having a conductivity type opposite to that of the first conductivity type on a semiconductor substrate of a first conductivity type, Exposing a portion of the semiconductor portion by removing a portion of the protective film by heat treating the applied etch paste; and forming a protective layer on the portion of the semiconductor portion, Wherein the etching paste comprises an acid component, a polymeric binder, and an organic solvent, wherein the content of the acid component is about 15 wt% to about 50 wt% %, The content of the polymeric binder is about 5% by weight to 20% by weight, The content is from about 30% to 80% by weight.

본 발명의 다른 특징에 따른 에칭 페이스트는 산 수용액을 이용하여 무기 절연체를 제거하는 에칭 페이스트로서, 상기 에칭 페이스트는 산 성분, 고분자 바인더 및 유기 용매를 구비하고, 상기 산 성분의 함유량은 약 15 중량% 내지 50 중량%이고, 상기 고분자 바인더의 함유량은 약 5 중량% 내지 20 중량 %이며, 유기 용매의 함유량은 약 30 중량% 내지 80 중량%이다.According to another aspect of the present invention, there is provided an etching paste for removing an inorganic insulator using an acid aqueous solution, wherein the etching paste comprises an acid component, a polymeric binder, and an organic solvent, wherein the content of the acid component is about 15% To 50% by weight, the content of the polymeric binder is about 5% by weight to 20% by weight, and the content of the organic solvent is about 30% by weight to 80% by weight.

상기 산 성분은 인산(phosphoric acid), 플루오르화 수소(hydrogen fluoride), 플루오르화 암모늄(ammonium fluoride) 및 플루오르화 수소 암모늄(ammonium hydrogen fluoride) 중 적어도 하나일 수 있다.The acid component may be at least one of phosphoric acid, hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride.

상기 고분자 바인더는 에틸 셀롤로오스(ethyl cellulose), 폴리비닐 피로리돈 polyvinyplyrrolidone, 나일론-6(nylon-6), 니트로셀롤로오스(nitrocellulose), 젤라틴(gelatine), 폴리비닐부티랄(polyvinylbutyral), 폴리아미드 레진(polyamide resin), 틴소톤 스타치(Thixoton, starch), 폴리에테르-포리올(polyether-polyols), 폴리에트르유레아-폴리우레탄((polyetherurea-polyurethane) 및 셀롤로 오스 유도체(cellulose derivatives) 중 적어도 하나일 수 있다.The polymeric binder may be selected from the group consisting of ethyl cellulose, polyvinylpyrrolidone, nylon-6, nitrocellulose, gelatin, polyvinylbutyral, poly Polyamide resin, Thixoton, starch, polyether-polyols, polyetherurea-polyurethane, and cellulose derivatives. At least one.

상기 유기 용매는 NMP(n-methylpyrrolidone), 에틸렌 글리콘 부틸 에테르(ethylene glycol butyl ether), 프로필렌 카보네이트(propylene carbonate), 에틸렌 글리콜(ethylene glycol), N-메틸-2-피리돈(N-methyl-2-pyridone), 에틸렌 글리콜 모노아세테이트(ethylene glycol monoacetate), 디에틸렌 글리콜(diethylene glycol), 디에틸렌 글리콜 아세테이트(diethylene glycol acetate), 테트라에틸렌 글리콜(tetraethylene glycol), 프로필렌 글리콜(propylene glycol), 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether). 트리메틸렌 글리콜(trimethylene glycol), 글리세릴 디아세테이트(glyceryl diacetate), 헥실렌 글리콜(hexylene glycol), 디프로필 글리콜(dipropyl glycol), 옥실렌 글리콜(oxylene glycol), 1, 2, 6-헥산트리올(1, 2, 6-hexanetriol) 및 글리세린(glycerine) 중 적어도 하나일 수 있다.The organic solvent may be at least one selected from the group consisting of N-methylpyrrolidone (NMP), ethylene glycol butyl ether, propylene carbonate, ethylene glycol, N-methyl- 2-pyridone, ethylene glycol monoacetate, diethylene glycol, diethylene glycol acetate, tetraethylene glycol, propylene glycol, propylene glycol Propylene glycol monomethyl ether. But are not limited to, trimethylene glycol, glyceryl diacetate, hexylene glycol, dipropyl glycol, oxylene glycol, 1,2,6-hexanetriol (1, 2, 6-hexanetriol), and glycerine.

상기 에칭 페이스트의 점도는 약 50 Pa.s 내지 150 Pa.s일 수 있다.The viscosity of the etch paste may be about 50 Pa.s to 150 Pa.s.

본 발명의 특징에 따르면, 에칭 페이스트를 이용하여 원하는 부분의 선택적인 제거가 가능해 제1 및 제2 전극이 한꺼번에 형성되므로, 태양 전지의 제조 공정이 간소해지고 제조 비용이 줄어든다. 또한, 재료의 소모 역시 줄어들게 됨으로써 제조비용 및 환경오염을 줄일 수 있다.According to an aspect of the present invention, since a desired portion can be selectively removed by using an etching paste, the first and second electrodes are formed at a time, so that the manufacturing process of the solar cell is simplified and the manufacturing cost is reduced. In addition, the consumption of materials is also reduced, thereby reducing manufacturing costs and environmental pollution.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIG.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 부분 단면도이다.1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.

도 1를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지는 제1 전도성 타입의 반도체 기판(100), 반도체 기판(100)의 일면에 형성된 전면 보호막(120), 전면 보호막(20) 위에 형성된 반사 방지막(130), 반도체 기판(100)의 다른 면에 형성되어 있고, n형 불순물이 고농도로 도핑된 n 도핑부(141)(이하, "제1 도핑부"이라 함), 반도체 기판(100)의 다른 면에 형성되고 제1 도핑부(141)와 인접하게 형성되어 있고 p형 불순물이 고농도로 도핑된 p 도핑부(이하, "제2 도핑부"이라 함)(142), 제1 도핑부(141)와 제2 도핑부(142)의 일부 위에 형성되어 있는 후면 보호막(150), 후면 보호막(150)에 의해 덮여지지 않은 제1 도핑부(141) 및 인접한 후면 보호막(150) 부분 위에 형성된 전자용 전극(이하, "제1 전극"이라 함)(161), 그리고 후면 보호막(150)에 의해 덮여지지 않은 제2 도핑부(142) 및 인접한 후면 보호막(150) 부분 위에 형성된 정공용 전극(이하, "제2 전극"이라 함)(162)을 구비한다.1, a solar cell according to an embodiment of the present invention includes a semiconductor substrate 100 of a first conductive type, a front protective film 120 formed on one surface of a semiconductor substrate 100, The antireflection film 130 is formed on the other surface of the semiconductor substrate 100 and includes an n-doped portion 141 (hereinafter referred to as a "first doped portion") in which an n-type impurity is highly doped, a semiconductor substrate (Hereinafter referred to as "second doping portion") 142 formed on the other surface of the first doping portion 141 and adjacent to the first doping portion 141 and doped with the p-type impurity at a high concentration, A first doping part 141 not covered by the rear shielding film 150 and a second doping part 141 formed on a part of the doping part 141 and the second doping part 142, (Hereinafter referred to as "first electrode") 161 formed on the substrate 110, a second doping portion 142 not covered by the rear shielding film 150, Be a tablet formed on the back passivation layer 150, portions having a common electrode (hereinafter referred to as "second electrode" means) 162.

반도체 기판(100)의 상부 표면은 복수 개의 요철(101)을 구비한 텍스처링 표면(texturing surface)을 구비하고, 반도체 기판(100)은 제1 전도성 타입, 예를 들어 n형의 단결정질 실리콘으로 이루어진다. 하지만 이와는 달리, 반도체 기판(100)은 p형의 전도성 타입을 가질 수 있고, 다결정 실리콘으로 이루어질 수 있다. 또한 반도체 기판(100)은 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. The upper surface of the semiconductor substrate 100 has a texturing surface having a plurality of irregularities 101 and the semiconductor substrate 100 is made of a first conductive type, for example, n-type single crystal silicon . Alternatively, the semiconductor substrate 100 may have a p-type conductivity type and may be made of polycrystalline silicon. In addition, the semiconductor substrate 100 may be formed of a semiconductor material other than silicon.

반도체 기판(100)의 상부 표면을 복수의 요철(101)을 구비하도록 텍스처링(texturing)함에 따라, 반도체기판(100)의 상부 표면의 빛 반사도는 약 11%로 감소하고, 피라미드 구조에서 복수 번의 입사와 반사를 통해 태양 전지 내부에 빛이 갇히게 되어 빛의 흡수를 향상시키므로, 태양 전지의 효율이 개선된다.As the upper surface of the semiconductor substrate 100 is textured to have a plurality of projections and depressions 101, the light reflectance of the upper surface of the semiconductor substrate 100 is reduced to about 11% And the light is trapped inside the solar cell through reflection, thereby improving the absorption of light, thereby improving the efficiency of the solar cell.

형성된 요철(101)의 구조는 랜덤(random)한 피라미드 구조를 가질 수 있고, 이때 형성되는 요철(101)의 높이는 약 1㎛ 내지 10㎛일 수 있다. The structure of the unevenness 101 formed may have a random pyramid structure, and the height of the unevenness 101 formed at this time may be about 1 탆 to 10 탆.

복수의 요철(101)이 형성된 반도체 기판(100) 전면에 전면 보호막(120)이 형성되어 있다.A front protective film 120 is formed on the entire surface of a semiconductor substrate 100 on which a plurality of protrusions and protrusions 101 are formed.

전면 보호막(120)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물의 농도가 반도체 기판(100)보다 높은 고농도로 불순물이 도핑된 막으로서, BSF(back surface field)와 유사한 FSF(front surface field) 역할을 하므로, 입사되는 빛에 의해 분리된 전자와 정공이 반도체 기판(100)의 상부 표면에서 재결합되어 소멸하는 것이 방지된다. The front protective film 120 is a film doped with an impurity such as phosphorus (P), arsenic (As), antimony (Sb) or the like at a concentration higher than that of the semiconductor substrate (100) field, the electrons and holes separated by the incident light are prevented from recombining at the upper surface of the semiconductor substrate 100 and disappearing.

전면 보호막(120)의 전면에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 등으로 이루어진 반사 방지막(130)이 형성되어 있다.An antireflection film 130 made of a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ) is formed on the front surface of the front protective film 120.

전면 보호막(120) 위에 형성된 반사 방지막(130)은 입사되는 태양 광의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. 전면 보호막(120)은 대략 70nm 내지 80nm의 두께를 가질 수 있다. The antireflection film 130 formed on the front protective film 120 reduces the reflectance of incident sunlight and increases the selectivity of a specific wavelength region to increase the efficiency of the solar cell. The front protective film 120 may have a thickness of approximately 70 nm to 80 nm.

반도체 기판(100)의 다른 면에 제1 도핑부(141)와 제2 도핑부(142)가 교대로 형성되어 있다.A first doping portion 141 and a second doping portion 142 are alternately formed on the other surface of the semiconductor substrate 100.

제1 도핑부(141)에는 n형 불순물이 반도체 기판(100)의 농도보다 높은 고농도로 도핑되어 있다.The first doping portion 141 is doped with an n-type impurity at a higher concentration than that of the semiconductor substrate 100. [

제2 도핑부(142)에는 p형 불순물이 고농도로 도핑되어 있어, 제2 도핑 부(142)는 n형의 반도체 기판(100)과 p-n 접합을 형성한다. The second doping portion 142 is highly doped with a p-type impurity, and the second doping portion 142 forms a p-n junction with the n-type semiconductor substrate 100.

제1 도핑부(141)와 제2 도핑부(142)는 전자와 정공과 같은 캐리어들의 이동통로로서, 전자와 정공이 각각 제1 도핑부(141)와 제2 도핑부(142) 방향으로 모이도록 한다. 또한, 제2 도핑부(142)는 전자와 정공이 반도체 기판(100)의 표면에서 재결합되어 사라지지 않도록 하여 태양전지의 효율을 증대시킨다.The first doping portion 141 and the second doping portion 142 are movement paths of carriers such as electrons and holes and electrons and holes are collected in the direction of the first doping portion 141 and the second doping portion 142, . Also, the second doping part 142 increases the efficiency of the solar cell by preventing electrons and holes from recombining on the surface of the semiconductor substrate 100 and disappearing.

제1 도핑부(141)와 제2 도핑부(142) 부분에는 후면 보호막(150)이 형성되어 있다.A rear protective layer 150 is formed on the first doping portion 141 and the second doping portion 142.

후면 보호막(150)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 또는 이들의 조합 등으로 형성되어 있으며, 약 300nm 이상의 두께를 가질 수 있다. 후면 보호막(150)은 전자와 정공으로 분리된 캐리어가 재결합되는 것을 방지하고 입사된 빛이 외부로 손실되지 않도록 태양 전지 내부로 반사시켜, 외부로 손실되는 빛의 양을 감소시킨다.The rear passivation layer 150 is formed of a silicon oxide layer (SiO 2 ), a silicon nitride layer (SiN x), or a combination thereof, and may have a thickness of about 300 nm or more. The rear protective layer 150 prevents recombination of carriers separated into electrons and holes, and reflects the incident light to the inside of the solar cell so as to prevent the incident light from being lost to the outside, thereby reducing the amount of light lost to the outside.

본 실시예에서, 후면 보호막(150)은 단일막으로 형성되어 있지만, 이와는 달리, 이중막 또는 삼중막과 같은 다층 구조를 가질 수 있다.In the present embodiment, the back surface protective film 150 is formed of a single film, but may alternatively have a multi-layer structure such as a double film or a triple film.

후면 보호막(150)으로 덮여지지 않은 제1 도핑부(141)와 이 제1 도핑부(141)에 인접한 후면 보호막(150) 부분 위에는 제1 전극(161)이 형성되어 있고, 후면 보호막(150)으로 덮여지지 않은 제2 도핑부(142)와 이 제2 도핑부(142)에 인접한 후면 보호막(150) 부분 위에는 제2 전극(162)이 형성되어 있다. The first electrode 161 is formed on the first doping portion 141 not covered with the back passivation layer 150 and the rear passivation layer 150 adjacent to the first doping portion 141, A second electrode 162 is formed on the second doping portion 142 not covered with the second doping portion 142 and the rear shielding layer 150 adjacent to the second doping portion 142.

제1 전극(161)은 제1 도핑부(141)와 전기적으로 연결되어 있고, 제2 전 극(162)은 제2 도핑부(142)와 전기적으로 연결되어 있다.The first electrode 161 is electrically connected to the first doping portion 141 and the second electrode 162 is electrically connected to the second doping portion 142.

제1 및 제2 전극(161, 162)은 일정 간격을 두고 한 방향으로 서로 평행하게 뻗어 있다.The first and second electrodes 161 and 162 extend parallel to each other in one direction at regular intervals.

이미 설명한 것처럼, 제1 및 제2 전극(161, 162)의 일부가 후면 보호막(150)의 일부와 중첩되어 면적이 넓은 끝부분을 포함하므로, 외부 구동 회로 등과의 접속 시 접촉 저항이 줄어들어 접촉 효율이 높아진다. As described above, since the first and second electrodes 161 and 162 are overlapped with a part of the rear surface protective film 150 to include a wide end portion, the contact resistance is reduced during connection with the external driving circuit and the like, .

제1 및 제2 전극(161, 162)은 적어도 하나의 도전성 금속 물질로 이루어져 있고, 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 전극(161, 162)은 은(Ag)에 알루미늄(Al)과 같은 이종의 전도성 금속 물질을 포함하는 금속 페이스트 등을 이용하여 형성될 수 있고, 이때, 포함되는 이종의 전도성 금속 물질의 비율은 약 0.5% 내지 5%일 수 있다.The first and second electrodes 161 and 162 are made of at least one conductive metal material such as Ni, Cu, Ag, Al, (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au), and combinations thereof, but may be made of other conductive metal materials. For example, the first and second electrodes 161 and 162 may be formed using a metal paste or the like containing a different conductive metal material such as aluminum (Al) to silver (Ag) The proportion of the heterogeneous conductive metal material may be about 0.5% to 5%.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지는 제1 전극(161)과 제2 전극(162)이 모두 빛이 입사되지 않은 반도체 기판(100)의 후면에 형성되어 있으므로 후면 전극형 구조의 태양전지로서, 그 동작은 다음과 같다.Since the first electrode 161 and the second electrode 162 are formed on the rear surface of the semiconductor substrate 100 in which no light is incident, the solar cell according to this embodiment having the above- The operation of the battery is as follows.

즉, 태양 전지(10)의 p-n 접합부내로 빛이 조사되면 빛 에너지에 의해 반도체 내부인 반도체 부분(100, 141, 142)에서 전자와 정공이 발생한다. 일반적으로 반도체에 밴드 갭 에너지 이하의 빛이 들어가면 반도체 내의 전자들과 약하게 상호 작용하고, 밴드 갭 이상의 빛이 들어가면 공유 결합 내의 전자를 여기시켜 전자 또는 정공을 생성한다. 빛 에너지에 의해 발생된 전자는 제1 도핑부(141)쪽으로 이동한 후 제1 전극(161)에 모이고, 발생된 정공은 내부의 전계에 의해 제2 도핑부(142) 쪽으로 이동한 후 제2 전극(162)에 모이게 된다. That is, when light is irradiated into the p-n junction of the solar cell 10, electrons and holes are generated in the semiconductor portions 100, 141, and 142 inside the semiconductor due to light energy. Generally, when light below a bandgap energy enters a semiconductor, it weakly interacts with electrons in the semiconductor, and when light having a bandgap or more enters, electrons in the covalent bond are excited to generate electrons or holes. The electrons generated by the light energy move toward the first doping unit 141 and collect on the first electrode 161. The generated holes move toward the second doping unit 142 by the electric field inside, Electrode 162 as shown in Fig.

이러한 제1 전극(161) 및 제2 전극(162)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다. When the first electrode 161 and the second electrode 162 are connected to each other by a conductor, a current flows and is used as electric power from the outside.

다음, 도2a 내지 도 2i를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 제조 방법에 대하여 설명한다.Next, a method of manufacturing a solar cell according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2I.

도 2a 내지 도 2i는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.2A to 2I are process diagrams sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 2a를 참고로 하면, 먼저, n형 단결정 실리콘으로 이루어진 반도체 기판(100) 위에 불순물인 붕소(B)를 함유하는 불순물 페이스트인 도핑 및 차단용 페이스트(110)를 선택적으로 도포한 후, 열처리를 통해 경화시킨다. 이때, 도핑 및 차단용 페이스트(110)는 p형 불순물이 고농도로 도핑될 영역에 도포된다.Referring to FIG. 2A, first, a doping and blocking paste 110, which is an impurity paste containing boron (B) as an impurity, is selectively coated on a semiconductor substrate 100 made of n-type single crystal silicon, Lt; / RTI > At this time, the doping and blocking paste 110 is applied to the region where the p-type impurity is highly doped.

이때, 도핑 및 차단용 페이스트(110)는 정해진 패턴을 갖는 스크린 마스크(screen mask)를 이용한 스크린 인쇄법(screen printing)으로 도포되지만, 이와는 달리, 스퍼터링법이나 스크린 마스크를 이용하지 않는 직접 인쇄법(direct printing)과 같은 다른 방식을 통해 원하는 부분에 도포될 수 있다. 또한 본 실시예에서, 도핑 및 차단용 페이스트(110)는 도펀트(dopant)로 붕소를 이용하였지만, 이와는 달리, 갈륨(Ga)이나 인듐(In)과 같은 3가 원소를 도펀트로서 사용할 수 있 다.At this time, the doping and blocking paste 110 is applied by screen printing using a screen mask having a predetermined pattern. Alternatively, the doping and blocking paste 110 may be directly printed using a sputtering method or a screen mask direct printing). < / RTI > In this embodiment, the doping and blocking paste 110 uses boron as a dopant. Alternatively, a trivalent element such as gallium (Ga) or indium (In) may be used as a dopant.

도핑 및 차단용 페이스트(110)는 약 300℃ 내지 700℃의 RTP(rapid thermal process)나 핫 플레이트(hot plate) 등에서 약 3분 내지 5분 동안 경화될 수 있지만, 이에 한정되지 않고 다른 공정을 통해 경화될 수 있다.The doping and blocking paste 110 may be cured in a rapid thermal process (RTP) or hot plate at about 300 ° C to 700 ° C for about 3 minutes to 5 minutes, Can be hardened.

다음, 도 2b를 참고로 하여, 도핑 및 차단용 페이스트(110)가 형성된 반도체 기판(100) 전면에 인(P)이 도핑된 SOD(superoxide dismutase) 용액을 스핀 코팅한 후 건조시켜, 인 도핑막(140)을 형성한다. Next, referring to FIG. 2B, phosphorus (P) -doped superoxide dismutase (SOD) solution is spin-coated on the entire surface of the semiconductor substrate 100 having the doping and blocking paste 110 formed thereon, (140).

다음, 도 2c에 도시한 것처럼, 약 850℃의 확산로(diffusion furnace)에서 열처리하여 붕소와 인을 각각 반도체 기판(100)속으로 확산시킨 후, 인 도핑막(140)과 도핑 및 차단용 페이스트(110)를 차례로 식각하여, n형 불순물과 p형 불순물이 고농도로 도핑된 제1 도핑부(141)와 제2 도핑부(142)를 형성한다.Next, as shown in FIG. 2C, boron and phosphorus are diffused into the semiconductor substrate 100 by a heat treatment in a diffusion furnace at about 850 DEG C, and then phosphorus doping film 140 and a doping and blocking paste (110) are sequentially etched to form a first doping portion (141) and a second doping portion (142) in which n-type impurities and p-type impurities are highly doped.

이때, 인 도핑막(140)과 반도체 기판(100)이 바로 접촉한 부분은 불순물인 인이 반도체 기판(100) 속으로 확산되어 제1 도핑부(141)를 형성하고, 붕소를 함유한 기능성 페이스트(boron doped barrier paste)인 도핑 및 차단용 페이스트(110)와 반도체 기판(100)이 바로 접촉한 부분은 불순물인 붕소가 반도체 기판(100) 속으로 확산되어 제2 도핑부(142)를 형성한다. At this time, phosphorus, which is an impurity, diffuses into the semiconductor substrate 100 to form the first doping part 141, and a functional paste containing boron boron which is an impurity is diffused into the semiconductor substrate 100 to form a second doping portion 142 at a portion where the doping and blocking paste 110, which is a boron doped barrier paste, directly contacts the semiconductor substrate 100 .

이러한 확산 공정을 통해 형성된 제1 도핑부(141)의 면저항은 약 15Ω/sq이고, 제1 도핑부(141)의 접합 깊이는 약 0.5㎛이며, 제2 도핑부(142)의 면저항은 약 50Ω/sq이고, 제2 도핑부(142)의 접합 깊이(junction depth)는 약 0.7㎛일 수 있다.The sheet resistance of the first doping portion 141 formed through the diffusion process is about 15? / Sq, the junction depth of the first doping portion 141 is about 0.5 占 퐉, and the sheet resistance of the second doping portion 142 is about 50? / sq, and the junction depth of the second doping portion 142 may be about 0.7 mu m.

이와는 달리, 도핑 및 차단용 페이스트(110)를 도포한 후, POCl3 소스(source)를 이용한 분위기의 열 확산실에서 반도체 기판(100)에 인과 같은 n형 불순물과 붕소와 같은 p형 불순물을 동시에 고농도로 도핑함으로써, 제1 도핑부(141)와 제2 도핑부(142)를 동시에 형성할 수 있다.Alternatively, after the doping and blocking paste 110 is applied, an n-type impurity such as phosphorus and a p-type impurity such as boron are simultaneously supplied to the semiconductor substrate 100 in a heat diffusion chamber in an atmosphere using a POCl 3 source The first doping portion 141 and the second doping portion 142 can be formed at the same time.

이와 같이, p형 불순물과 n형 불순물을 반도체 기판(100) 내부로 확산시키면 붕소를 포함하는 산화물(boron silicate glass, BSG)과 인을 포함하는 산화물(phosphorous silicate glass, PSG)이 각각 생성되므로, 이들을 식각 공정을 통해 제거하여 도핑 및 차단용 페이스트(110)와 인 도핑막(140)을 제거한다. 이때, 이들 산화물(BSG, PSG)은 약 10% 불산 용액을 이용하여 제거될 수 있다.When the p-type impurity and the n-type impurity are diffused into the semiconductor substrate 100, boron silicate glass (BSG) and phosphorus silicate glass (PSG) are generated, respectively, These are removed through an etching process to remove the doping and blocking paste 110 and the phosphorus doping film 140. At this time, these oxides (BSG, PSG) can be removed using about 10% hydrofluoric acid solution.

본 실시예와 달리, 제1 도핑부(141)는 인 대신 비소, 안티몬 등과 같은 다른 5가 원소의 불순물을 반도체 기판(100)에 도핑하여 형성될 수 있고, 제2 도핑부(142)는 붕소 대신 갈륨, 인듐 등과 같은 3가 원소의 불순물을 반도체 기판(100)에 도핑하여 형성될 수 있다.The first doping portion 141 may be formed by doping an impurity of another pentavalent element such as arsenic, antimony, or the like in the semiconductor substrate 100, and the second doping portion 142 may be formed by doping boron Alternatively, impurities of trivalent elements such as gallium, indium and the like may be doped into the semiconductor substrate 100.

본 실시예와 달리, 반도체 기판(100)은 p형 실리콘을 이용할 수 있다. 이 경우, 붕소가 도핑된 페이스트 대신에 인과 같은 5가 원소가 도핑된 페이스트와 붕소와 같은 3가 원소가 도핑된 SOD 용액을 이용하여 위에 설명한 것과 동일한 공정을 통해 제1 도핑부와 제2 도핑부를 각각 형성할 수 있다.Unlike the present embodiment, the semiconductor substrate 100 can use p-type silicon. In this case, instead of the boron-doped paste, a paste containing a pentavalent element such as phosphorus and a SOD solution doped with a trivalent element such as boron are used for the first doping portion and the second doping portion Respectively.

이러한 공정을 통해 형성된 제1 도핑부(141)와 제2 도핑부(142)의 면저항과 접합 깊이 등과 같은 특성은 반도체 기판(100)의 저항, 확산 온도, 공정 시간 등과 같은 공정 조건에 따라 가변된다. 따라서, 제1 도핑부(141)와 제2 도핑부(142)가 최적의 특성을 갖도록 공정 조건을 최적화한다. Properties such as sheet resistance and junction depth of the first doping portion 141 and the second doping portion 142 formed through such processes are varied according to processing conditions such as resistance, diffusion temperature, process time, etc. of the semiconductor substrate 100 . Accordingly, the process conditions are optimized so that the first doping unit 141 and the second doping unit 142 have optimum characteristics.

반도체 기판(100)에 제1 도핑부(141)와 제2 도핑부(142)를 형성하기 위해, 도핑 및 차단용 페이스트(110)를 도포하기 전에, 표면 결정 결함 제거(saw damage removal) 공정, 기판 표면 요철 형성 공정 및 기판 세정 공정 등을 반도체 기판(100)의 표면에 실시하여, 반도체 기판(100)의 표면 상태를 개선할 수 있다. 이들 공정은 해당 기술분야에 널리 알려진 공정들이므로, 본 명세서에서는 그에 대한 상세한 설명을 생략한다.Before applying the doping and blocking paste 110 to form the first doping portion 141 and the second doping portion 142 on the semiconductor substrate 100, a surface damage removing process, It is possible to improve the surface state of the semiconductor substrate 100 by performing the substrate surface unevenness forming process and the substrate cleaning process on the surface of the semiconductor substrate 100. [ Since these processes are well known in the art, a detailed description thereof will be omitted herein.

이러한 도핑 및 차단용 페이스트(110)와 같은 불순물 페이스트는 해당 불순물, 예를 들어, P형 불순물을 원하는 영역에 도핑하는 도핑막 역할뿐만 아니라, 그 위에 도포된 인 도핑막(140)과 같은 도핑막에 함유된 불순물, 예를 들어, n형 불순물이 반도체 기판(100)의 원치 않은 부분으로 도핑되는 것을 방지하는 차단막 역할도 한다.Such an impurity paste such as the doping and blocking paste 110 serves not only as a doping film for doping a desired region of the impurity, for example, a P-type impurity, but also a doping film such as a phosphorus doping film 140 applied thereon For example, an n-type impurity, is prevented from being doped into an undesired portion of the semiconductor substrate 100.

따라서, 도핑막과 차단막 역할을 동시에 수행하는 불순물 페이스트(110)로 인해, p-n 접합을 위한 제2 도핑부(142)와 전자의 이동 통로를 제공하는 제1 도핑부(141)가 한번의 공정으로 형성되므로, 제조 공정과 제조 시간이 줄어든다. Therefore, the second doping portion 142 for pn junction and the first doping portion 141 for providing the electron transfer path are formed in a single step by the impurity paste 110 that performs the role of the doping film and the blocking film at the same time So that the manufacturing process and the manufacturing time are reduced.

즉, 사진 식각(photolithography) 공정, 건식 또는 습식 식각 공정 등과 같은 기존의 식각 공정과 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용한 공정을 비교하면 다음과 같다.That is, a conventional etching process such as a photolithography process, a dry process or a wet etching process is compared with a process using the doping and blocking paste 110 according to the present embodiment as follows.

즉, 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용한 식각 공정은 별도의 감광막이나 식각 방지막을 형성하고 식각 후 남아있는 감광막이나 식각 방지층을 제거해야 하는 공정이 불필요하므로, 공정이 간단해진다. That is, since the etching process using the doping and blocking paste 110 according to the present embodiment does not require a process of forming a separate photoresist or an etch stop layer and removing the remaining photoresist layer or etch stop layer after etching, the process is simplified .

또한 기존의 식각 공정의 경우, 감광막에 노광되는 빛의 양이나 식각제의 침투 정도가 위치에 따라 가변되어 원하는 식각 패턴을 얻지 못하였지만, 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용할 경우, 원하는 부분에만 불순물을 도핑할 수 있다. 또한 식각 방지막을 제거하기 위해 부식성 용액(caustic solution) 등을 사용할 경우, 노출된 표면이 손상되는 문제가 발생하지만, 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용할 경우 별도의 식각 방지막을 제거하는 공정이 필요없다. 더욱이, 건식이나 습식 공정을 이용하여 제1 도핑부와 제2 도핑부를 형성할 경우, 반도체 기판의 일부가 고온에 노출되는 경우가 많아 반도체 기판의 특성에 악영향을 미치는 문제가 발생지만, 도핑 및 차단용 페이스트(110)를 이용할 경우, 고온으로 인한 반도체 기판(100)의 표면 손상이 줄어든다.Further, in the case of the conventional etching process, the amount of light exposed to the photoresist film or the degree of penetration of the etchant varies depending on the position, and a desired etching pattern is not obtained. However, the doping and blocking paste 110 according to the present embodiment is used , The impurity can be doped only in the desired portion. Also, when a caustic solution or the like is used to remove the etch stopping film, there is a problem that the exposed surface is damaged. However, when the doping and blocking paste 110 according to the present embodiment is used, There is no need to remove the process. Further, when the first doping portion and the second doping portion are formed using a dry or wet process, a part of the semiconductor substrate is often exposed to a high temperature, which causes a problem of adversely affecting the characteristics of the semiconductor substrate. However, The surface damage of the semiconductor substrate 100 due to the high temperature is reduced.

다음, 도 2d에 도시한 것처럼, 실리콘 산화막(SiO2)과 같은 산화막을 고온에서 성장시켜 후면 보호막(150)을 형성한다.Next, as shown in FIG. 2D, an oxide film such as a silicon oxide film (SiO 2 ) is grown at a high temperature to form a rear protective film 150.

후면 보호막(150)은 약 1,000℃에서 실시될 수 있으며, 이때 형성되는 후면 보호막(150)의 두께는 성장실(growing room)의 온도 시간, 성장 시간 등에 따라 가변될 수 있다. The thickness of the rear passivation layer 150 may be varied depending on the temperature time of the growing room, the growth time, and the like.

필요할 경우, 예를 들어 고온 성장으로 원하는 두께만큼 후면 보호막(150))의 두께를 얻지 못하거나 고온에서 장시간의 산화막 성장으로 인한 산화막의 특성 열화를 방지하고자 할 경우, PECVD 등과 같은 화학 기상 증착법을 이용하여 추가로 실리콘 산화막(SiO2)을 증착할 수 있다. If it is necessary to prevent the deterioration of the oxide film due to the growth of the oxide film for a long time at a high temperature or in the case where the thickness of the rear passivation film 150 can not be obtained by a desired thickness by a high temperature growth, for example, a chemical vapor deposition method such as PECVD may be used Thereby further depositing a silicon oxide film (SiO 2 ).

본 실시예와 달리, 후면 보호막(150)은 실리콘 질화막(SiNx)을 이용하여 형성될 수 있고, 실리콘 산화막이나 실리콘 질화막과 같은 무기 절연체뿐만 아니라 유기 절연체로 형성될 수 있다. Unlike the present embodiment, the rear passivation layer 150 may be formed using a silicon nitride layer (SiNx), or may be formed of an organic insulator as well as an inorganic insulator such as a silicon oxide layer or a silicon nitride layer.

다음, 후면 보호막(150)을 마스크로 하여, 후면 보호막(150)이 형성되지 않은 반도체 기판(100)의 상부 표면을 텍스처링하여 반도체 기판(100)의 상부 표면에 복수의 요철(101)을 형성한다(도 2e). 텍스처링은 일반적으로 알칼리 용액이 담긴 욕조(bath)에 일정 시간 동안 반도체 기판(100)을 담가 놓은 것으로 이루어진다. Next, the upper surface of the semiconductor substrate 100 on which the rear passivation film 150 is not formed is textured using the rear passivation film 150 as a mask to form a plurality of projections and depressions 101 on the upper surface of the semiconductor substrate 100 (Fig. 2E). Texturing generally consists of immersing the semiconductor substrate 100 in a bath containing an alkali solution for a certain period of time.

일 예로, 텍스처링은 약 80℃의 온도의 알카리 용액에서 약 20분 내지 40분간 행해진다. 텍스처링이 이루어지면 후면 보호막(150)에 의해 반도체 기판(100)의 하부 표면은 보호되어 식각되지 않고, 후면 보호막(150)이 없는 반도체 기판(100)의 상부 표면만 식각되어 랜덤한 피라미드 구조를 갖는 요철(101)이 형성된다. 이러한 텍스처링에 의해 반도체 기판(100)의 표면에 요철(101)이 형성되는 이유는 반도체 기판(100)의 결정방향에 따라 식각 속도가 달라지기 때문이다. 즉 실리콘의 (100) 면보다 (111) 면이 더 느린 식각 속도를 가지기 때문에 (100) 단결정으로 이루어진 반도체 기판(100)의 표면에는 점점 피라미드 형태를 갖는 요철이 형성된다. 이 때, 피라미드의 드러난 면은 (111)면에 해당한다. 이미 설명한 것처럼, 실리콘 산화막(SiO2)으로 이루어진 후면 보호막(150)은 알칼리 용액에 대해 식각 내성을 가지므로 텍스처링 반응이 나타나지 않는다. As an example, texturing is carried out in an alkali solution at a temperature of about 80 DEG C for about 20 to 40 minutes. The lower surface of the semiconductor substrate 100 is not protected by the back protection film 150 and only the upper surface of the semiconductor substrate 100 without the back protection film 150 is etched to have a random pyramid structure Unevenness 101 is formed. The reason why the irregularities 101 are formed on the surface of the semiconductor substrate 100 by such texturing is that the etching rate varies depending on the crystal direction of the semiconductor substrate 100. That is, since the (111) plane of the (100) plane of silicon has a slower etching rate, pyramid-shaped irregularities are gradually formed on the surface of the (100) single crystal semiconductor substrate 100. At this time, the exposed surface of the pyramid corresponds to the (111) plane. As described above, since the rear protective film 150 made of silicon oxide (SiO 2 ) has etching resistance to the alkali solution, the texturing reaction does not appear.

알칼리 용액의 예로는 약 2 중량%(wt%) 내지 5 중량%를 갖는 수산화칼륨(KOH)이나 수산화나트륨(NaOH) 용액을 사용할 수 있고, 대안적으로, 수산화암모늄(NH4OH) 용액을 사용할 수도 있다. As an example of the alkali solution, a potassium hydroxide (KOH) or sodium hydroxide (NaOH) solution having about 2 wt% (wt%) to 5 wt% may be used, or alternatively, an ammonium hydroxide (NH4OH) solution may be used .

이때, 형성되는 요철(101)의 높이, 즉 각 피라미드 구조의 높이는 약 1㎛ 내지 10㎛일 수 있다. At this time, the height of the concavities and convexities 101 to be formed, that is, the height of each pyramid structure, may be about 1 to 10 mu m.

다음, 도 2f에 도시한 것처럼, 반도체 기판(100)의 텍스처링 면인 요철(101) 전면에 반도체 기판(100)의 전도성 타입과 동일한 전도성 타입, 예를 들어 n형의 불순물이 반도체 기판(100)보다 고농도로 도핑된 전면 보호막(120)을 형성한다.2F, a conductive type, for example, an n-type impurity identical to the conductive type of the semiconductor substrate 100 is formed on the entire surface of the concavity and convexity 101 as the textured surface of the semiconductor substrate 100, Thereby forming a heavily doped front protective film 120.

전면 보호막(120)은 고온의 확산로 안에서 도핑될 불순물을 포함한 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 등을 물질 반도체 기판(100)을 노출시켜 형성될 수 있고, 약 500nm 이하의 두께를 가질 수 있다. n형의 전도성 타입을 가지는 전면 보호막(120)을 형성할 경우, 도핑 물질로 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소가 일반적으로 사용되며, 인(P)의 소스로는 PH3과 같은 기체 소스와 POCl3, H3PO4 같은 용액 소스, 또는 P2PO5와 P2PO7를 포함하는 고체 산화물 소스 등이 사용될 수 있다. The front protective film 120 may be formed by exposing the material semiconductor substrate 100 to a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ) containing impurities to be doped in a high-temperature diffusion furnace, Lt; / RTI > When a front protective film 120 having an n-type conductivity type is formed, pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb) and the like are generally used as a doping material, As the source, a gas source such as PH 3 and a solution source such as POCl 3 , H 3 PO 4 , or a solid oxide source including P 2 PO 5 and P 2 PO 7 may be used.

하지만, 이와는 달리, 전면 보호막(120)은 반도체 기판(100)과는 별개의 층으로 형성된 후 반도체 기판(100)에 적층하여 완성될 수 있다.Alternatively, the front passivation layer 120 may be formed as a separate layer from the semiconductor substrate 100 and then laminated on the semiconductor substrate 100.

다음으로, 도 2g에 도시한 것처럼, 전면 보호막(120)의 전면에 반사 방지 막(130)을 형성한다. 반사 방지막(130)은 일반적으로 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)을 이용하여 PECVD와 같은 화학 기상 증착법이나 스퍼터링법 등을 이용하여 형성될 수 있다. Next, as shown in FIG. 2G, the antireflection film 130 is formed on the entire surface of the front protective film 120. The antireflection film 130 may be formed using a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ) by a chemical vapor deposition method such as PECVD or a sputtering method.

반사 방지막(130)은 물리적 성질이 다른 두 개의 막을 구비할 수 있으며, 이 경우 하부막으로는 약 2.2 내지 2.6의 높은 굴절율을 가진 물질로 형성되고, 상부막은 약 1.3 내지 1.6의 낮은 굴절율을 가진 물질로 형성될 수 있다. The antireflective coating 130 may comprise two films of different physical properties, in which case the bottom film is formed of a material having a high refractive index of about 2.2 to 2.6, and the top film is a material having a low refractive index of about 1.3 to 1.6 As shown in FIG.

다음, 도 2h에 도시한 것처럼, 후면 보호막(150) 위의 원하는 부분에 에칭 페이스트(etching paste)(160)를 스크린 인쇄법을 이용하여 원하는 패턴으로 형성한다. 즉, 에칭 페이스트(160)는 제1 및 제2 전극(161, 162)을 형성하기 위해 제1 도핑부(141)와 제2 도핑부(142)의 일부 영역과 대응하는 후면 보호막(150) 부분에 도포된다. 이때, 에칭 페이스트(160)는 인산(H3P04)이나 불산(HF) 등의 에천트(etchant)를 구비할 수 있다.Next, as shown in FIG. 2H, an etching paste 160 is formed in a desired pattern using a screen printing method on a desired portion of the rear protective layer 150. Next, as shown in FIG. That is, the etching paste 160 may include portions of the first and second doping portions 141 and 142, which correspond to portions of the second doping portion 142, to form the first and second electrodes 161 and 162, . At this time, the etching paste 160 may have an etchant such as phosphoric acid (H 3 PO 4 ) or hydrofluoric acid (HF).

[표 1]에 본 실시예에 따른 에칭 페이스트(160)의 성분, 각 성분을 포함하고있는 화합물의 예, 그리고 각 화합물의 중량 %를 도시한다. Table 1 shows the components of the etching paste 160, the examples of the compounds containing the respective components, and the weight percentage of each compound according to the present embodiment.

[표 1][Table 1]

성분(component)Component 화합물(chemical)The compound (chemical) 중량% (wt.%)Weight% (wt.%) 산(acid) The acid Phosphoric acid, hydrogen fluoride, ammonium fluoride, ammonium hydrogen fluoridePhosphoric acid, hydrogen fluoride, ammonium fluoride, ammonium hydrogen fluoride 15∼5015 to 50 바인더(binder)Binder Ethyl cellulose, polyvinyplyrrolidone, nylon-6, nitrocellulose, gelatine, polyvinylbutyral, polyamide resin, Thixoton, starch, polyether-polyols, polyetherurea-polyurethane, cellulose derivativesPolyvinylbutyral, polyamide resin, thixoton, starch, polyether-polyols, polyetherurea-polyurethane, cellulose derivatives, polyvinylpyrrolidone, nylon-6, nitrocellulose, gelatin 5∼205-20 용매(solvent)The solvent NMP, ethylene glycol butyl ether, propylene carbonate, ethylene glycol, N-methyl-2-pyridone, ethyleneglycol monoacetate, diethylene glycol, diethylene glycol acetate, tetraethylene glycol, propylene glycol, propylene glycol monomethyl ether, trimethylene glycol, glyceryl diacetate, hexylene glycol, dipropyl glycol, oxylene glycol, 1, 2, 6-hexanetriol, glycerineNMP, ethylene glycol butyl ether, propylene carbonate, ethylene glycol, N-methyl-2pyridone, ethyleneglycol monoacetate, diethylene glycol, diethylene glycol acetate, tetraethylene glycol, propylene glycol, propylene glycol monomethyl ether, trimethylene glycol, glyceryl diacetate, hexylene glycol , dipropyl glycol, oxylene glycol, 1,2,6-hexanetriol, glycerine 30∼8030 to 80

표 1에 도시한 것처럼, 본 실시예에 따른 에칭 페이스트(160)는 실리콘 산화막이나 실리콘 질화막을 식각하기 위한 성분, 예를 들어 인산(phosphoric acid), 플루오르화 수소(hydrogen fluoride), 플루오르화 암모늄(ammonium fluoride), 또는 플루오르화 수소 암모늄(ammonium hydrogen fluoride) 등과 같은 산 성분을 함유하고 있다. 예를 들어, 에칭 페이스트(160)는 약 85%의 인산 용액 또는 약 50%의 플로오르화 수소 또는 플루오르화 암모늄을 약 15 내지 50 중량 %(wt.%) 비율로 함유할 수 있다.As shown in Table 1, the etching paste 160 according to the present embodiment includes a component for etching a silicon oxide film or a silicon nitride film, for example, phosphoric acid, hydrogen fluoride, ammonium fluoride ammonium fluoride, ammonium hydrogen fluoride, and the like. For example, the etch paste 160 may contain about 85% phosphoric acid solution or about 50% hydrogen fluoride or ammonium fluoride at a ratio of about 15-50 wt% (wt.%).

또한 점도와 도포 특성(printability)을 확보하기 위해, 에칭 페이스트(160)는 에틸 셀롤로오스(ethyl cellulose), 폴리비닐 피로리돈 polyvinyplyrrolidone, 나일론-6(nylon-6), 니트로셀롤로오스(nitrocellulose), 젤라틴(gelatine), 폴리비닐부티랄(polyvinylbutyral), 폴리아미드 레진(polyamide resin), 틴소톤(Thixoton), 스타치(starch), 폴리에테르-포리올(polyether-polyols), 폴리에트 르유레아-폴리우레탄((polyetherurea-polyurethane) 및 셀롤로오스 유도체(cellulose derivative) 중 적어도 하나와 같이 스크린 프린팅이 가능하도록 점도를 조절할 수 있는 고분자 바인더를 함유한 점증제(thickening agent)를 구비하고 있다. 이때, 고분자 바인더 성분의 성분비는 약 5 내지 20 중량 %일 수 있다. 하지만, 이와는 달리 에칭 페이스트(160)는 두 개의 이상의 고분자 바인더 성분을 혼합하여 사용할 수 있다. In order to ensure the viscosity and the printability, the etching paste 160 may include ethyl cellulose, polyvinyplyrolidone, nylon-6, nitrocellulose, Gelatin, polyvinyl butyral, polyamide resin, Thixoton, starch, polyether-polyols, polyether-urea-poly A thickening agent containing a polymer binder capable of controlling viscosity such that at least one of polyetherurea-polyurethane and cellulose derivative can be screen-printed, The composition ratio of the binder component may be about 5 to 20% by weight. Alternatively, the etching paste 160 may be prepared by mixing two or more polymeric binder components.

본 실시예에서, 에칭 페이스트(160)의 점도는 약 50 Pa.s 내지 150 Pa.s일 수 있다. In this embodiment, the viscosity of the etching paste 160 may be about 50 Pa.s to 150 Pa.s.

또한 에칭 페이스트(160)의 용매 성분으로 NMP(n-methylpyrrolidone), 에틸렌 글리콘 부틸 에테르(ethylene glycol butyl ether), 프로필렌 카보네이트(propylene carbonate), 에틸렌 글리콜(ethylene glycol), N-메틸-2-피리돈(N-methyl-2-pyridone), 에틸렌 글리콜 모노아세테이트(ethylene glycol monoacetate), 디에틸렌 글리콜(diethylene glycol), 디에틸렌 글리콜 아세테이트(diethylene glycol acetate), 테트라에틸렌 글리콜(tetraethylene glycol), 프로필렌 글리콜(propylene glycol), 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether). 트리메틸렌 글리콜(trimethylene glycol), 글리세릴 디아세테이트(glyceryl diacetate), 헥실렌 글리콜(hexylene glycol), 디프로필 글리콜(dipropyl glycol), 옥실렌 글리콜(oxylene glycol), 1, 2, 6-헥산트리올(1, 2, 6-hexanetriol) 및 글리세린(glycerine) 중 적어도 하나와 같은 유기 용매를 사용할 수 있고, 용매 성분의 성분비는 약 30 중량% 내지 70 중량 %일 수 있다.Also, the solvent component of the etching paste 160 may include n-methylpyrrolidone (NMP), ethylene glycol butyl ether, propylene carbonate, ethylene glycol, (N-methyl-2-pyridone), ethylene glycol monoacetate, diethylene glycol, diethylene glycol acetate, tetraethylene glycol, propylene glycol propylene glycol, and propylene glycol monomethyl ether. But are not limited to, trimethylene glycol, glyceryl diacetate, hexylene glycol, dipropyl glycol, oxylene glycol, 1,2,6-hexanetriol (1, 2, 6-hexanetriol) and glycerine, and the solvent ratio of the solvent component may be about 30 wt% to 70 wt%.

이에 더하여, 에칭 페이스트(160)는 또한 계면 활성제나 분산제 등과 같은 첨가제를 더 포함하여, 성질이 서로 다른 성분들간의 친화성을 향상시킬 수 있다. In addition, the etching paste 160 may further include additives such as a surfactant and a dispersant to improve affinity between components having different properties.

이러한 성분으로 이루어져 있는 에칭 페이스트(160)는 산 성분의 함량에 따라 에칭 페이스트(160)의 식각 특성, 예를 들어 식각력이 가변된다. 즉, 에칭 페이스트(160)에 산 성분의 함유량이 증가할수록 식각력은 증가되고, 반대로 산 성분의 함유량이 줄어들수록 식각력은 낮아진다. In the etching paste 160 composed of these components, the etching property of the etching paste 160, for example, the etching force, varies depending on the content of the acid component. That is, as the content of the acid component in the etching paste 160 increases, the etching force increases. Conversely, as the content of the acid component decreases, the etching force decreases.

일반적으로 페이스트의 점도와 원하는 영역을 도포되어 식각하고자 하는 영역을 정의하기 위한 도포 특성은 상호간에 상보적인 관계(trade-off)에 있다. 즉, 높은 두께의 식각력을 가지기 위해서는 상대적으로 에칭 주성분인 산 성분이 다량 함유되어있는 것이 좋겠지만 도포 특성을 고려하여 무한정 높일 수는 없다. 따라서 페이스트 특성에 따라 단위 식각 면적에 따라 식각 두께가 한정되는 경우가 많아 식각하고자 하는 막이 다층구조로 형성된 두꺼운 막의 경우 기존의 에칭 페이스트는 원하는 산 성분의 함유량 부족으로 원하는 만큼의 식각력을 얻지 못해 사용하지 못하였다. In general, the viscosity of the paste and the application characteristics for defining the region to which the desired region is to be etched are in a trade-off relationship. That is, in order to have a high etching force, it is desirable that a large amount of an acid component, which is a main component of etching, is contained relatively but it can not be increased indefinitely in consideration of coating characteristics. Therefore, in many cases, the etch thickness is limited according to the unit etching area depending on the paste characteristics. In the case of a thick film having a multilayer structure to be etched, the conventional etch paste does not have a desired amount of etching I can not.

하지만 본 실시예에 따른 에칭 페이스트의 조성물은 물에 녹을 수 있는 바인더 성분들을 함유하고 있으므로 산 성분의 함유량을 일정 부분 이상까지 높여도 프린팅 성질에 영향을 주지 않으므로, 산 성분의 함유량을 조절하여 에칭 페이스트의 식각력을 변화시킬 수 있다. 따라서 식각하고자 하는 재료의 특성이나 두께 등에 따라 에칭 페이스트(160)의 식각 특성인 식각력을 조절하여, 원하는 재료를 원하는 두께만큼 식각할 수 있다. 이처럼, 산 성분의 함유량에 따라 단위 식각 면적에 대 한 식각 두께가 가변되므로, 산 성분의 함유량에 따라 단위 식각 면적에 대한 에칭 두께 비율을 약 1/700 이상으로 증가시킬 수 있다.However, since the composition of the etching paste according to the present embodiment contains binder components that can be dissolved in water, even if the content of the acid component is increased to a certain level or more, it does not affect the printing property. Therefore, Can be changed. Accordingly, it is possible to etch a desired material to a desired thickness by controlling the etching force, which is an etching characteristic of the etching paste 160, according to the characteristics and thickness of the material to be etched. As described above, the etch thickness for the unit etching area varies depending on the content of the acid component, so that the etching thickness ratio to the unit etching area can be increased to about 1/700 or more depending on the content of the acid component.

이러한 특성을 갖는 에칭 페이스트(160)가 해당 부분에 도포된 후, 적절한 온도와 시간으로, 예를 들어 약 150℃ 내지 300℃의 온도로 약 2 내지 5 분 동안 열처리를 실시하면 에칭 페이스트(160)가 형성되어 있는 후면 보호막(150) 부분이 선택적으로 식각되어 제1 도핑부(141)와 제2 도핑부(142)의 일부가 노출된다. 이때, 남아있는 에칭 페이스트(160)는 물 등으로 제거된다. 에칭 페이스트(160)가 깨끗하게 제거되지 않을 경우, 초음파 등을 이용하여 남아있는 에칭 페이스트(160)는 추가로 제거될 수 있다. 이로 인해, 후면 보호막(150)은 제1 도핑부(141)의 일부와 제2 도핑부(142)의 일부를 노출한다.After the etching paste 160 having such characteristics is applied to the corresponding portion, heat treatment is performed at a suitable temperature and time, for example, at a temperature of about 150 캜 to 300 캜 for about 2 to 5 minutes, A part of the first doping part 141 and the part of the second doping part 142 are exposed. At this time, the remaining etching paste 160 is removed with water or the like. If the etching paste 160 is not cleanly removed, the remaining etching paste 160 may be further removed using ultrasonic waves or the like. Thus, the rear protective layer 150 exposes a part of the first doping part 141 and a part of the second doping part 142.

이때, 후면 보호막(150)의 두께가 약 300nm이상으로 두껍지만, 에칭 페이스트(160)의 산 성분 등을 적절히 조절하여 식각되는 두께를 조절함으로써, 후면 부호막(150)의 식각 동작이 이루어진다.At this time, although the thickness of the rear protective layer 150 is thicker than about 300 nm, the etch operation of the back surface protection film 150 is performed by adjusting the etched thickness by properly controlling the acid component of the etchant paste 160.

사진 식각(photolithography) 공정, 건식 또는 습식 식각 공정 등과 같은 기존의 식각 공정과 본 실시예에 따른 에칭 페이스트(160)를 이용한 공정을 비교하면 다음과 같다. A conventional etching process such as a photolithography process, a dry process or a wet etching process is compared with a process using the etching paste 160 according to the present embodiment as follows.

즉, 본 실시예에 따른 에칭 페이스트(160)를 이용한 식각 공정은 별도의 감광막이나 식각 방지막을 형성하고 식각 후 남아있는 감광막이나 식각 방지층을 제거해야 하는 공정이 불필요하므로, 공정이 간단해진다. That is, since the etching process using the etching paste 160 according to the present embodiment does not require a process of forming a separate photoresist or an etch stop layer and removing the remaining photoresist layer or etch stop layer after etching, the process is simplified.

또한 기존의 식각 공정의 경우, 감광막에 노광되는 빛의 양이나 식각제의 침 투 정도가 위치에 따라 가변되어 원하는 식각 패턴을 얻지 못하였지만, 본 실시예에 따른 에칭 페이스트(160)를 이용할 경우, 원하는 부분만을 정확하게 식각하므로, 원하는 식각 패턴을 얻게 된다. 또한 식각 방지막을 제거하기 위해 부식성 용액(caustic solution) 등을 사용할 경우, 노출된 표면이 손상되는 문제가 발생하지만, 본 실시예에 따른 에칭 페이스트(160)를 이용할 경우 별도의 식각 방지막을 제거하는 공정이 필요없고, 더욱이 초음파 등을 이용하여 에칭 페이스트(160) 제거 후 남아있는 에칭 페이스트(160)의 잔류물을 추가로 제거할 수 있으므로, 노출 표면의 손상이나 잔류물로 인한 동작 특성의 변화 등의 문제가 발생하지 않는다.Further, in the case of the conventional etching process, the amount of light exposed to the photoresist film and the degree of penetration of the etching agent vary depending on the position, and a desired etching pattern can not be obtained. However, when the etching paste 160 according to the present embodiment is used, Only the desired portion is etched accurately, so that a desired etching pattern is obtained. In addition, when a caustic solution or the like is used to remove the etching prevention film, there is a problem that the exposed surface is damaged. However, when the etching paste 160 according to the present embodiment is used, The residue of the etching paste 160 remaining after the removal of the etching paste 160 can be further removed by using an ultrasonic wave or the like. As a result, damage to the exposed surface or change in operating characteristics due to residues The problem does not occur.

다음, 노출된 제1 도핑부(141)와 제2 도핑부(142) 위에 알루미늄(Al) 파우더와 은(Ag) 파우더가 포함된 금속 페이스트(Ag-Al metal paste)를 스크린 인쇄법을 이용하여 도포한 후, 가열로(heating furnace)에서 경화시켜(sintering) 제1 전극(161)과 제2 전극(162)을 형성함으로써, 태양 전지를 완성한다(도 1).Next, a metal paste (Ag-Al metal paste) containing aluminum (Al) powder and silver (Ag) powder is coated on the exposed first doping part 141 and the second doping part 142 by screen printing After the application, the first electrode 161 and the second electrode 162 are formed by curing in a heating furnace to complete the solar cell (FIG. 1).

이 경우, 도전성 금속 페이스트의 은(Ag)과 알루미늄(Al) 파우더의 비율을 적절히 조절하면, 은 성분에 의해 제1 전극(161)으로 전자가 이동하고 알루미늄 성분에 의해 제2 전극(162)으로 정공이 이동하는 전극(161, 162)의 동작 특성을 가질 수 있다. 이때, 은에 대한 알루미늄의 비율은 약 0.5% 내지 5%일 수 있고, 바람직하게 약 1% 내지 3%인 것이 좋다. In this case, when the ratio of silver (Ag) to aluminum (Al) powder in the conductive metal paste is appropriately adjusted, electrons move to the first electrode 161 due to the silver component, It is possible to have the operating characteristics of the electrodes 161 and 162 on which the holes move. At this time, the ratio of aluminum to silver may be about 0.5% to 5%, and preferably about 1% to 3%.

이 때, 고온에서의 열처리로 인해, p형 불순물로 작용하는 알루미늄이 제2 도핑부(142) 속으로의 침투 깊이만큼 고농도로 도핑된 도핑부를 형성하므로, 알루미늄으로 형성된 제2 전극(162)은 BSF로 기능한다. 이로 인해, 반도체 기판(100) 의 후면 근처에서 생성된 전자가 제2 전극(162)에 의해 재결합되어 소멸하는 것이 방지된다.At this time, due to heat treatment at a high temperature, aluminum acting as a p-type impurity forms a doped portion doped at a high concentration by the depth of penetration into the second doping portion 142, so that the second electrode 162 formed of aluminum It functions as BSF. This prevents electrons generated near the rear surface of the semiconductor substrate 100 from recombining and disappearing by the second electrode 162.

본 실시예에서, 도전성 금속 페이스트의 일부가 인접한 후면 보호막(150) 위에 도포되어, 제1 및 제2 전극(161, 162)은 넓은 끝부분을 가진다.  In this embodiment, a part of the conductive metal paste is applied on the adjacent rear protective film 150, and the first and second electrodes 161 and 162 have wide end portions.

제1 및 제2 전극(161, 162)을 형성하기 위한 도전성 금속 페이스트는 알루미늄, 은 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나뿐만 아니라, 니켈, 구리, 주석, 아연, 인듐, 티타늄, 금 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.The conductive metal paste for forming the first and second electrodes 161 and 162 may be at least one of nickel, copper, tin, zinc, indium, titanium, gold, And combinations of these.

이와 같이, 기능성 페이스트인 에칭 페이스트와 은과 알루미늄이 포함된 도전성 금속 페이스트를 이용하여, 제1 전극(161)과 제2 전극(162)이 형성될 부분을 동시에 식각한 후, 제1 전극(161)과 제2 전극(162)을 동시에 형성하므로, 제조 공정이 줄어들어 제조 시간과 제조 비용이 감소한다. 더욱이, 감광막을 사용하는 사진 식각 공정을 통해 후면 보호막(150)을 식각한 후, 제1 및 제2 전극(161, 162)을 형성할 경우와 비교할 때, 에칭 페이스트은 후면 보호막(150)의 식각 부분에만 도포되는 반면, 감광막은 후면 보호막(150) 전면에 도포된 후 마스크를 이용하여 원하는 부분을 제거하게 된다. 따라서 에칭 페이스트의 도포 면적이 감광막의 도포 면적보다 훨씬 줄어들어, 제조 비용이나 제조 시간이 더욱이 줄어든다.After the portions where the first electrode 161 and the second electrode 162 are to be formed are simultaneously etched using the conductive paste containing the functional paste and the conductive metal paste containing silver and aluminum, And the second electrode 162 at the same time, the manufacturing process is reduced and the manufacturing time and manufacturing cost are reduced. Further, as compared with the case where the first and second electrodes 161 and 162 are formed after the rear passivation film 150 is etched through the photolithography process using the photoresist, While the photoresist layer is applied to the entire surface of the rear passivation layer 150, and then the desired portion is removed using a mask. Therefore, the application area of the etching paste is much smaller than the application area of the photoresist, thereby further reducing the manufacturing cost and the manufacturing time.

또한, 후면 보호막(150)을 마스크로 이용하여 반도체 기판(100)의 상부 표면을 텍스처링하므로, 별도의 식각 방지막을 형성할 필요가 없다.Further, since the upper surface of the semiconductor substrate 100 is textured by using the rear passivation film 150 as a mask, there is no need to form a separate etching prevention film.

또한, 제2 전극(162)에 알루미늄 성분뿐만 아니라 은이 포함되어 있으므로, 외부 단자와의 전기적인 접속을 위해 주석(Sn)의 별도의 코팅 공정없이 바로 외부 단자와의 납땜 동작이 행해진다. 이로 인해, 모듈화 공정 또한 간단해진다.In addition, since the second electrode 162 includes silver as well as an aluminum component, soldering operation with an external terminal is performed directly without a separate coating process of tin (Sn) for electrical connection with an external terminal. This also simplifies the modularization process.

다음, 본 실시예에 따른 에칭 페이스트(160)의 조성물의 한 예는 다음과 같다.Next, an example of the composition of the etching paste 160 according to the present embodiment is as follows.

본 예의 에칭 페이스트(160)는 인산 기반의 에칭 페이스트로서, 용액, 산, 바이더를 각각 NMP, 약 85% 의 인산 수용액, 폴리비닐 피로리돈으로 사용하였고, 이때, 이들의 질량비는 5:3:2이었다. 이렇게 제조된 에칭 페이스트의 점도는 약 50 Pa.s였다.The etching paste 160 of this example was a phosphoric acid-based etchant paste, in which the solution, acid, and binder were used as NMP, about 85% aqueous phosphoric acid solution, polyvinylpyrrolidone, . The viscosity of the etching paste thus prepared was about 50 Pa.s.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 부분 단면도이다.1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.

도 2a 내지 도 2i는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.2A to 2I are process diagrams sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

*도면 부호에 대한 설명*[Description of Drawings]

100: 반도체 기판 120: 전면 보호막100: semiconductor substrate 120: front shield

130: 반사 방지막 141: 제1 도핑부130: antireflection film 141: first doping portion

142: 제2 도핑부 150: 후면 보호막142: second doping unit 150: rear shield

161: 제1 전극 162: 제2 전극161: first electrode 162: second electrode

Claims (17)

제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 반도체부를 형성하는 단계,Forming a second conductive type semiconductor portion having a conductivity type opposite that of the first conductive type on a first conductive type semiconductor substrate, 상기 반도체부 위에 보호막을 형성하는 단계, Forming a protective film on the semiconductor portion, 상기 반도체부의 부분에 대응하는 상기 보호막 위에 선택적으로 에칭 페이스트를 도포하는 단계,Selectively applying an etchant paste over the passivation layer corresponding to a portion of the semiconductor portion, 상기 도포된 에칭 페이스트를 열처리하여 상기 보호막의 일부분을 제거함으로써 상기 반도체부의 일부분을 노출하는 단계, 그리고Exposing a portion of the semiconductor portion by heat treating the applied etch paste to remove a portion of the passivation layer, and 상기 노출된 반도체부의 부분에 도전성 금속 재료를 도포하여 전극을 형성하는 단계를 포함하는 태양 전지의 제조 방법.And forming an electrode by applying a conductive metal material to the exposed portion of the semiconductor portion. 제1항에서, The method of claim 1, 상기 보호막은 실리콘 산화막, 실리콘 질화막 또는 이들의 조합으로 이루어진 태양 전지의 제조 방법.Wherein the protective film comprises a silicon oxide film, a silicon nitride film, or a combination thereof. 제2항에서, 3. The method of claim 2, 상기 보호막은 한 층 이상으로 이루어진 태양 전지의 제조 방법.Wherein the protective film comprises one or more layers. 제3항에서, 4. The method of claim 3, 상기 보호막은 약 300nm 이상의 두께를 갖는 태양 전지의 제조 방법.Wherein the protective film has a thickness of about 300 nm or more. 제1항에서, The method of claim 1, 상기 반도체부 부분의 노출 단계 이후, 세정하는 단계를 더 포함하는 태양 전지의 제조 방법.Further comprising the step of cleaning after the step of exposing the semiconductor portion. 제5항에서, The method of claim 5, 상기 세정 단계는 물로 행해지는 태양 전지의 제조 방법.Wherein the cleaning step is performed with water. 제6항에서, The method of claim 6, 상기 세정 단계는 초음파로 행해지는 태양 전지의 제조 방법.Wherein the cleaning step is performed by ultrasonic waves. 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 반도체부를 형성하는 단계,Forming a second conductive type semiconductor portion having a conductivity type opposite that of the first conductive type on a first conductive type semiconductor substrate, 상기 반도체부 위에 보호막을 형성하는 단계, Forming a protective film on the semiconductor portion, 상기 반도체부의 부분에 대응하는 상기 보호막의 부분 위에 에칭 페이스트를 도포하는 단계,Applying an etching paste on a portion of the protective film corresponding to a portion of the semiconductor portion, 상기 도포된 에칭 페이스트를 열처리하여, 상기 보호막의 일부분을 제거함으로써 상기 반도체부의 일부분을 노출하는 단계,Exposing a portion of the semiconductor portion by heat treating the applied etch paste to remove a portion of the passivation film, 상기 노출된 반도체부의 부분에 도전성 금속 재료를 도포하여 전극을 형성하 는 단계를 포함하고,And forming an electrode by applying a conductive metal material to a portion of the exposed semiconductor portion, 상기 에칭 페이스트는 산 성분, 고분자 바인더 및 유기 용매를 구비하고, 상기 산 성분의 함유량은 약 15 중량% 내지 50 중량%이고, 상기 고분자 바인더의 함유량은 약 5 중량% 내지 20 중량%이며, 유기 용매의 함유량은 약 30 중량% 내지 80 중량%인 태양 전지의 제조 방법.Wherein the etching paste contains an acid component, a polymeric binder and an organic solvent, the content of the acid component is about 15 wt% to 50 wt%, the content of the polymeric binder is about 5 wt% to 20 wt% Is about 30% by weight to 80% by weight. 제8항에서,9. The method of claim 8, 상기 산 성분은 인산(phosphoric acid), 플루오르화 수소(hydrogen fluoride), 플루오르화 암모늄(ammonium fluoride) 및 플루오르화 수소 암모늄(ammonium hydrogen fluoride) 중 적어도 하나인 태양 전지의 제조 방법.Wherein the acid component is at least one of phosphoric acid, hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride. 제8항에서In claim 8 상기 고분자 바인더는 에틸 셀롤로오스(ethyl cellulose), 폴리비닐 피로리돈 polyvinyplyrrolidone, 나일론-6(nylon-6), 니트로셀롤로오스(nitrocellulose), 젤라틴(gelatine), 폴리비닐부티랄(polyvinylbutyral), 폴리아미드 레진(polyamide resin), 틴소톤 스타치(Thixoton, starch), 폴리에테르-포리올(polyether-polyols), 폴리에트르유레아-폴리우레탄((polyetherurea-polyurethane) 및 셀롤로오스 유도체(cellulose derivatives) 중 적어도 하나인 태양 전지의 제조 방법.The polymeric binder may be selected from the group consisting of ethyl cellulose, polyvinylpyrrolidone, nylon-6, nitrocellulose, gelatin, polyvinylbutyral, poly Polyamide resin, Thixoton, starch, polyether-polyols, polyetherurea-polyurethane, and cellulose derivatives. At least one solar cell. 제8항에서In claim 8 상기 유기 용매는 NMP(n-methylpyrrolidone), 에틸렌 글리콘 부틸 에테르(ethylene glycol butyl ether), 프로필렌 카보네이트(propylene carbonate), 에틸렌 글리콜(ethylene glycol), N-메틸-2-피리돈(N-methyl-2-pyridone), 에틸렌 글리콜 모노아세테이트(ethylene glycol monoacetate), 디에틸렌 글리콜(diethylene glycol), 디에틸렌 글리콜 아세테이트(diethylene glycol acetate), 테트라에틸렌 글리콜(tetraethylene glycol), 프로필렌 글리콜(propylene glycol), 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether). 트리메틸렌 글리콜(trimethylene glycol), 글리세릴 디아세테이트(glyceryl diacetate), 헥실렌 글리콜(hexylene glycol), 디프로필 글리콜(dipropyl glycol), 옥실렌 글리콜(oxylene glycol), 1, 2, 6-헥산트리올(1, 2, 6-hexanetriol) 및 글리세린(glycerine) 중 적어도 하나인 태양 전지의 제조 방법.The organic solvent may be at least one selected from the group consisting of N-methylpyrrolidone (NMP), ethylene glycol butyl ether, propylene carbonate, ethylene glycol, N-methyl- 2-pyridone, ethylene glycol monoacetate, diethylene glycol, diethylene glycol acetate, tetraethylene glycol, propylene glycol, propylene glycol Propylene glycol monomethyl ether. But are not limited to, trimethylene glycol, glyceryl diacetate, hexylene glycol, dipropyl glycol, oxylene glycol, 1,2,6-hexanetriol (1, 2, 6-hexanetriol) and glycerine. 제8항에서In claim 8 상기 에칭 페이스트의 점도는 약 50 Pa.s 내지 150 Pa.s인 태양 전지의 제조 방법. Wherein the viscosity of the etching paste is about 50 Pa.s to 150 Pa.s. 산 수용액을 이용하여 무기 절연체를 제거하는 에칭 페이스트에서,In an etching paste for removing an inorganic insulator by using an aqueous acid solution, 상기 에칭 페이스트는 산 성분, 고분자 바인더 및 유기 용매를 구비하고, 상기 산 성분의 함유량은 약 15 중량% 내지 50 중량%이고, 상기 고분자 바인더의 함유량은 약 5 중량% 내지 20 중량 %이며, 유기 용매의 함유량은 약 30 중량% 내지 80 중량%인 에칭 페이스트.Wherein the etching paste contains an acid component, a polymeric binder and an organic solvent, the content of the acid component is about 15 wt% to 50 wt%, the content of the polymeric binder is about 5 wt% to 20 wt% Is about 30% to 80% by weight. 제13항에서,The method of claim 13, 상기 산 성분은 인산(phosphoric acid), 플루오르화 수소(hydrogen fluoride), 플루오르화 암모늄(ammonium fluoride) 및 플루오르화 수소 암모늄(ammonium hydrogen fluoride) 중 적어도 하나를 포함하는 에칭 페이스트.Wherein the acid component comprises at least one of phosphoric acid, hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride. 제13항에서In claim 13, 상기 고분자 바인더는 에틸 셀롤로오스(ethyl cellulose), 폴리비닐 피로리돈 polyvinyplyrrolidone, 나일론-6(nylon-6), 니트로셀롤로오스(nitrocellulose), 젤라틴(gelatine), 폴리비닐부티랄(polyvinylbutyral), 폴리아미드 레진(polyamide resin), 틴소톤 스타치(Thixoton, starch), 폴리에테르-포리올(polyether-polyols), 폴리에트르유레아-폴리우레탄((polyetherurea-polyurethane) 및 셀롤로오스 유도체(cellulose derivatives) 중 적어도 하나인 에칭 페이스트.The polymeric binder may be selected from the group consisting of ethyl cellulose, polyvinylpyrrolidone, nylon-6, nitrocellulose, gelatin, polyvinylbutyral, poly Polyamide resin, Thixoton, starch, polyether-polyols, polyetherurea-polyurethane, and cellulose derivatives. At least one etchant paste. 제13항에서In claim 13, 상기 유기 용매는 NMP(n-methylpyrrolidone), 에틸렌 글리콘 부틸 에테르(ethylene glycol butyl ether), 프로필렌 카보네이트(propylene carbonate), 에틸렌 글리콜(ethylene glycol), N-메틸-2-피리돈(N-methyl-2-pyridone), 에틸렌 글리콜 모노아세테이트(ethylene glycol monoacetate), 디에틸렌 글리콜(diethylene glycol), 디에틸렌 글리콜 아세테이트(diethylene glycol acetate), 테트라에틸렌 글리콜(tetraethylene glycol), 프로필렌 글리콜(propylene glycol), 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether). 트리메틸렌 글리콜(trimethylene glycol), 글리세릴 디아세테이트(glyceryl diacetate), 헥실렌 글리콜(hexylene glycol), 디프로필 글리콜(dipropyl glycol), 옥실렌 글리콜(oxylene glycol), 1, 2, 6-헥산트리올(1, 2, 6-hexanetriol) 및 글리세린(glycerine) 중 적어도 하나인 에칭 페이스트.The organic solvent may be at least one selected from the group consisting of N-methylpyrrolidone (NMP), ethylene glycol butyl ether, propylene carbonate, ethylene glycol, N-methyl- 2-pyridone, ethylene glycol monoacetate, diethylene glycol, diethylene glycol acetate, tetraethylene glycol, propylene glycol, propylene glycol Propylene glycol monomethyl ether. But are not limited to, trimethylene glycol, glyceryl diacetate, hexylene glycol, dipropyl glycol, oxylene glycol, 1,2,6-hexanetriol (1, 2, 6-hexanetriol) and glycerine. 제13항에서In claim 13, 상기 에칭 페이스트의 점도는 약 50 Pa.s 내지 150 Pa.s인 에칭 페이스트. Wherein the etch paste has a viscosity of about 50 Pa.s to about 150 Pa.s.
KR1020080127324A 2008-12-15 2008-12-15 Manufacturing method of solar cell and etching paste KR101464001B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080127324A KR101464001B1 (en) 2008-12-15 2008-12-15 Manufacturing method of solar cell and etching paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127324A KR101464001B1 (en) 2008-12-15 2008-12-15 Manufacturing method of solar cell and etching paste

Publications (2)

Publication Number Publication Date
KR20100068833A KR20100068833A (en) 2010-06-24
KR101464001B1 true KR101464001B1 (en) 2014-11-21

Family

ID=42367029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127324A KR101464001B1 (en) 2008-12-15 2008-12-15 Manufacturing method of solar cell and etching paste

Country Status (1)

Country Link
KR (1) KR101464001B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101665139B1 (en) * 2010-08-25 2016-10-11 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101028706B1 (en) * 2010-11-30 2011-04-14 주식회사 선반도체 Solar cell and method for fabricating the same
KR20120067198A (en) * 2010-12-15 2012-06-25 제일모직주식회사 Etching paste and method for preparing thereof, method of forming a pattern using the same
KR101948206B1 (en) 2012-03-02 2019-02-14 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 thin film type solar cell and the fabrication method thereof
CN103980905B (en) * 2014-05-07 2017-04-05 佛山市中山大学研究院 A kind of etching solution and its engraving method and application for oxide material system
US9437754B2 (en) * 2014-11-10 2016-09-06 E I Du Pont De Nemours And Company Method of manufacturing electrical device
KR102381285B1 (en) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 Flexible display device and manufacturing method thereof
CN108164899A (en) * 2017-12-10 2018-06-15 长沙无道工业设计有限公司 A kind of solar cell aluminium paste organic bond and preparation method thereof
CN113372916A (en) * 2021-06-08 2021-09-10 安徽华晟新能源科技有限公司 Film layer removing slurry, solar cell cutting method and semiconductor device scribing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1045454A1 (en) 1998-07-27 2000-10-18 Citizen Watch Co., Ltd. Solar cell and method of producing the same, and mask for photolithography for producing solar cell
KR20050011212A (en) * 2003-07-22 2005-01-29 전자부품연구원 Solar cell and method of manufacturing the same
KR20070102510A (en) * 2005-01-11 2007-10-18 메르크 파텐트 게엠베하 Printable medium for the etching of silicon dioxide and silicon nitride layers
KR20080033414A (en) * 2005-07-15 2008-04-16 메르크 파텐트 게엠베하 Printable etching media for silicon dioxide and silicon nitride layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1045454A1 (en) 1998-07-27 2000-10-18 Citizen Watch Co., Ltd. Solar cell and method of producing the same, and mask for photolithography for producing solar cell
KR20050011212A (en) * 2003-07-22 2005-01-29 전자부품연구원 Solar cell and method of manufacturing the same
KR20070102510A (en) * 2005-01-11 2007-10-18 메르크 파텐트 게엠베하 Printable medium for the etching of silicon dioxide and silicon nitride layers
KR20080033414A (en) * 2005-07-15 2008-04-16 메르크 파텐트 게엠베하 Printable etching media for silicon dioxide and silicon nitride layers

Also Published As

Publication number Publication date
KR20100068833A (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR101002282B1 (en) Solar cell and manufacturing method thereof
KR101464001B1 (en) Manufacturing method of solar cell and etching paste
JP5844797B2 (en) Manufacturing method of solar cell
EP2371010B1 (en) Solar cell and method of manufacturing the same
KR101241617B1 (en) Solar cell and method of manufacturing the same
US9153728B2 (en) Ion implanted solar cells with in situ surface passivation
KR101144810B1 (en) Electrode paste for solar cell, solar cell using the paste, and manufacturing method of the solar cell
EP2290705B1 (en) Fabricating method of a solar cell
KR20120031629A (en) Solar cell and manufacturing method thereof
KR20130052627A (en) Back junction solar cell with selective front surface field
EP2538447B1 (en) Solar cell and method for manufacturing the same
JP2008034543A (en) Photoelectric conversion element, and manufacturing method thereof
KR101699301B1 (en) Bifacial solar cell module
KR101464002B1 (en) Manufacturing method of solar cell
KR101166361B1 (en) Solar cell
KR100990108B1 (en) Solar cell and method for manufacturing the same
KR20120087513A (en) Solar cell and manufacturing method thereof
KR101155890B1 (en) Solar cell and method for manufacturing the same
KR20190079622A (en) Method for manufacturing high photoelectric conversion efficiency solar cell and high photoelectric conversion efficiency solar cell
KR101708242B1 (en) Solar cell and manufacturing method thereof
KR100322708B1 (en) Method for fabricating self-voltage applying solar cell
CN110800114B (en) High-efficiency back electrode type solar cell and manufacturing method thereof
KR101406955B1 (en) Solar cell and method for manufacturing the same
JP2022154000A (en) Method for manufacturing solar cell and solar cell
KR101397024B1 (en) Method of manufacturing for photovoltaic device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee