KR101455178B1 - Semiconductor bonding assembly - Google Patents
Semiconductor bonding assembly Download PDFInfo
- Publication number
- KR101455178B1 KR101455178B1 KR1020140023719A KR20140023719A KR101455178B1 KR 101455178 B1 KR101455178 B1 KR 101455178B1 KR 1020140023719 A KR1020140023719 A KR 1020140023719A KR 20140023719 A KR20140023719 A KR 20140023719A KR 101455178 B1 KR101455178 B1 KR 101455178B1
- Authority
- KR
- South Korea
- Prior art keywords
- groove
- semiconductor chip
- semiconductor
- adhesive
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 반도체 본딩 조립체 및 반도체 본딩 조립 방법에 관한 것으로서, 본 발명의 반도체 본딩 조립체는, 하면에 제 1 홈이 형성되는 반도체 칩; 상기 반도체 칩이 안착되고, 상기 반도체 칩과 대응되도록 상면에 제 2 홈이 형성되는 다이; 및 상기 반도체 칩과 다이 사이에 설치되는 접착제;를 포함할 수 있기 때문에 기포의 발생을 줄임으로써 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시키고, 반도체 칩과 다이의 접착 위치를 정렬시킬 수 있는 효과를 갖는다.The present invention relates to a semiconductor bonding assembly and a semiconductor bonding assembly method. The semiconductor bonding assembly of the present invention comprises: a semiconductor chip having a first groove formed on a lower surface thereof; A die on which the semiconductor chip is mounted and on which a second groove is formed so as to correspond to the semiconductor chip; And an adhesive provided between the semiconductor chip and the die. Therefore, it is possible to reduce the generation of bubbles, thereby improving the adhesion, improving the productivity by shortening the curing time of the adhesive, improving the durability of adhesion, Thereby improving the performance of the product and aligning the bonding positions of the semiconductor chip and the die.
Description
본 발명은 반도체 본딩 조립체에 관한 것으로서, 보다 상세하게는 반도체 칩과 다이의 본딩 시 홈 사이에 공기 통로를 형성시켜서 기포 발생을 줄이고, 접착제 경화 시간을 단축시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시킬 수 있게 하는 반도체 본딩 조립체에 관한 것이다.The present invention relates to a semiconductor bonding assembly, and more particularly, to a semiconductor bonding assembly, and more particularly, to a semiconductor bonding assembly for forming an air passage between a semiconductor chip and a die during bonding to reduce air bubbles, shorten adhesive curing time, Thereby improving the uniformity of the semiconductor chip.
일반적으로 반도체 칩은 패키징 공정에서, 리드 프레임이나 기판 등의 다이 위에 안착되는 것으로서, 반도체 칩과 다이 사이에는 에폭시 등의 액상 접착제가 도포된 후, 상기 다이 위에 반도체 칩이 접촉된 상태로 상기 접착제가 경화됨으로써 서로 견고하게 본딩될 수 있다.In general, a semiconductor chip is mounted on a die such as a lead frame or a substrate in a packaging process. After a liquid adhesive such as epoxy is applied between the semiconductor chip and the die, the semiconductor chip is contacted with the die, They can be solidly bonded to each other by curing.
여기서, 상기 접착제가 액체인 상태에서 상기 반도체 칩이 상기 다이 위에 접촉되는 경우, 상기 접착제가 상기 반도체 칩이나 상기 다이의 접착면에 골고루 도포되기 어렵고, 골고루 도포된다 하더라도, 상기 다이 방향으로 상기 반도체 칩이 접근하면서 접착면이 순간적으로 동시 접촉될 확률이 매우 낮기 때문에 필연적으로 상기 접착면에는 상기 접착제가 충진되지 못해서 발생되는 기포(Air void) 현상이 발생될 수 있다.Here, when the semiconductor chip is brought into contact with the die while the adhesive is in a liquid state, even if the adhesive is hardly applied evenly to the bonding surface of the semiconductor chip or the die and evenly applied, The probability of instantaneous simultaneous contact of the adhesive surfaces is very low, so air void phenomenon may occur which is caused by the failure of the adhesive to fill the adhesive surface.
이러한, 상기 기포는 접착력을 떨어뜨리고, 접착제가 경화된 이후에도 열저항과 열적 스트레스를 야기하여 상기 반도체 칩이나 다이의 변형 및 파괴를 유발하는 등 많은 문제점이 있었다.Such bubbles deteriorate the adhesive force and cause thermal resistance and thermal stress even after the adhesive is cured, thereby causing deformation and breakage of the semiconductor chip or the die.
본 발명의 사상은, 제 1 홈과 제 2 홈을 이용한 공기 통로를 형성하여, 기포의 발생을 줄임으로써 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시키고, 반도체 칩과 다이의 접착 위치를 정렬시킬 수 있게 하는 반도체 본딩 조립체를 제공함에 있다.The idea of the present invention is to form an air passage using the first groove and the second groove to reduce the generation of air bubbles to thereby improve the adhesive strength and shorten the curing time of the adhesive to improve the productivity, To improve the uniformity of the bonding, to improve the performance of the product, and to align the bonding positions of the semiconductor chip and the die.
상기 과제를 해결하기 위한 본 발명의 사상에 따른 반도체 본딩 조립체는, 하면에 제 1 홈이 형성되는 반도체 칩; 상기 반도체 칩이 안착되고, 상기 반도체 칩과 대응되도록 상면에 제 2 홈이 형성되는 다이; 및 상기 반도체 칩과 다이 사이에 설치되는 접착제;를 포함하며, 상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈은, 상기 제 1 축 방향에 90도 각도로 교차하는 제 2 축 방향으로 복수개가 나란히 길게 형성되는 줄홈일 수 있다.According to an aspect of the present invention, there is provided a semiconductor bonding assembly comprising: a semiconductor chip having a first groove formed on a lower surface thereof; A die on which the semiconductor chip is mounted and on which a second groove is formed so as to correspond to the semiconductor chip; And an adhesive provided between the semiconductor chip and the die, wherein the first grooves are a plurality of long grooves formed in parallel in the first axis direction, and the second grooves are formed in the first axis direction at 90 degrees And a plurality of row grooves formed in parallel in the second axis direction intersecting at an angle.
또한, 본 발명의 사상에 따르면, 상기 반도체 칩은 집광형 태양 전지(CPV; Concentrating Photovoltaics)용 셀(Cell)일 수 있다.According to an aspect of the present invention, the semiconductor chip may be a cell for concentrating photovoltaics (CPV).
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈은, 상기 반도체 칩이 부분적으로 삽입되도록 상기 반도체 칩의 테두리와 대응되게 형성되는 칩 수용 홈; 및 상기 제 1 홈과 동일한 방향으로 상기 제 1 홈을 서로 마주 보도록 제 1 홈의 수직 하방에 설치되는 줄홈;을 포함할 수 있다.According to an aspect of the present invention, there is provided a semiconductor device, wherein the first grooves are a plurality of long grooves formed in parallel in the first axis direction, and the second grooves are corresponding to the rim of the semiconductor chip so that the semiconductor chips are partially inserted A chip receiving groove formed so as to be in contact with the chip; And a groove provided vertically below the first groove to face the first groove in the same direction as the first groove.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈과 상기 제 2 홈의 내부에 상기 접착제가 설치되고, 상기 제 1 홈과 상기 제 2 홈의 내부에 공기층이 형성될 수 있다.According to an aspect of the present invention, the adhesive may be provided in the first groove and the second groove, and an air layer may be formed in the first groove and the second groove.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 상기 반도체 칩의 테두리부에서는 제 1 간격로 설치되고, 상기 반도체 칩의 중앙부에서는 제 2 간격로 설치될 수 있다.According to an aspect of the present invention, the first grooves may be provided at a first interval at a rim portion of the semiconductor chip, and at a second interval at a central portion of the semiconductor chip.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈은, 상기 제 1 홈과 동일한 방향으로 상기 제 1 홈과 이웃하는 제 1 홈 사이에 설치되는 줄홈을 포함할 수 있다.According to an embodiment of the present invention, the first grooves may be formed as a plurality of long grooves arranged in parallel in the first axis direction, and the second grooves may include a plurality of grooves extending in the same direction as the first grooves, And a groove formed between the first grooves.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈 및 제 2 홈은, 그 단면이 적어도 사각형 홈, 삼각형 홈, 둥근형 홈 및 이들의 조합 중 어느 하나 이상을 선택한 형상일 수 있다.According to an aspect of the present invention, the first groove and the second groove may have a shape selected from at least one of a rectangular groove, a triangular groove, a round groove, and a combination thereof.
또한, 본 발명의 사상에 따르면, 상기 제 1 홈 및 제 2 홈은, 제 1 축 방향 및 제 2 축 방향으로 형성되는 격자홈일 수 있다.According to an aspect of the present invention, the first groove and the second groove may be lattice grooves formed in the first axis direction and the second axis direction.
본 발명의 사상에 따른 반도체 본딩 조립체은, 기포의 발생을 줄임으로써 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시키고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시키고, 반도체 칩과 다이의 접착 위치를 정렬시킬 수 있는 효과를 갖는 것이다.The semiconductor bonding assembly according to the present invention improves the product performance by improving the adhesion by reducing the generation of bubbles, improving the productivity by shortening the curing time of the adhesive, improving the bonding strength, bonding durability and bonding uniformity So that the bonding position of the semiconductor chip and the die can be aligned.
도 1은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 2는 도 1의 조립 단면도이다.
도 3은 도 2의 A부분을 확대하여 나타내는 확대도이다.
도 4는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 단면도이다.
도 5는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 단면도이다.
도 6은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
도 7은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.
도 8은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 9는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 부품 분해 사시도이다.
도 10은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립 방법을 나타내는 순서도이다.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is a part exploded perspective view of a semiconductor bonding assembly according to some embodiments of the present invention.
Fig. 2 is an assembled sectional view of Fig. 1. Fig.
Fig. 3 is an enlarged view showing a portion A in Fig. 2 on an enlarged scale.
4 is a cross-sectional view illustrating a semiconductor bonding assembly in accordance with some embodiments of the present invention.
5 is a cross-sectional view illustrating a semiconductor bonding assembly in accordance with some embodiments of the inventive concept.
Figure 6 is an enlarged view of a semiconductor bonding assembly in accordance with some embodiments of the present invention.
Figure 7 is an enlarged view of a semiconductor bonding assembly in accordance with some embodiments of the present invention.
8 is a part exploded perspective view of a semiconductor bonding assembly according to some embodiments of the present invention.
Figure 9 is an exploded perspective view of a part of a semiconductor bonding assembly according to some embodiments of the present invention.
10 is a flow chart illustrating a method of assembling semiconductor bonding according to some embodiments of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the thickness and size of each layer are exaggerated for convenience and clarity of explanation.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.It will be understood that throughout the specification, when referring to an element such as a film, an area or a substrate being "on", "connected", "laminated" or "coupled to" another element, It will be appreciated that elements may be directly "on", "connected", "laminated" or "coupled" to another element, or there may be other elements intervening therebetween. On the other hand, when one element is referred to as being "directly on", "directly connected", or "directly coupled" to another element, it is interpreted that there are no other components intervening therebetween do. Like numbers refer to like elements. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.Also, relative terms such as "top" or "above" and "under" or "below" can be used herein to describe the relationship of certain elements to other elements as illustrated in the Figures. Relative terms are intended to include different orientations of the device in addition to those depicted in the Figures. For example, in the figures the elements are turned over so that the elements depicted as being on the top surface of the other elements are oriented on the bottom surface of the other elements. Thus, the example "top" may include both "under" and "top" directions depending on the particular orientation of the figure. If the elements are oriented in different directions (rotated 90 degrees with respect to the other direction), the relative descriptions used herein can be interpreted accordingly.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions shown herein, but should include, for example, changes in shape resulting from manufacturing.
도 1은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(100)를 나타내는 부품 분해 사시도이고, 도 2는 도 1의 조립 단면도이고, 도 3은 도 2의 A부분을 확대하여 나타내는 확대도이다.Fig. 1 is an exploded perspective view showing a
먼저, 도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 반도체 본딩 조립체(100)는, 크게 반도체 칩(10)과, 다이(20) 및 접착제(30)를 포함할 수 있다.1 to 3, a
여기서, 도 1 내지 도 3에 도시된 바와 같이, 상기 반도체 칩(10)은, 하면에 제 1 홈(10a)이 형성되는 것으로서, 집광형 태양 전지(CPV; Concentrating Photovoltaics)용 셀(Cell)일 수 있다.1 to 3, the
이러한, 상기 태양 전지용 셀은, 태양에너지를 직접 전기로 변환시키는 태양광 발전의 핵심소자인 것으로서, 전기, 전자제품, 주택이나 건물의 전기 공급 그리고 산업 발전에 이르기까지 다양한 분야에 적용될 수 있다.Such a solar cell is a core element of solar power generation that converts solar energy directly into electricity, and can be applied to various fields ranging from electric power, electronic products, electricity supply to houses and buildings, and industrial power generation.
이러한, 태양 전지용 셀은, 단위 셀 형태로 형성될 수 있는 것으로서, pn 접합으로 구성된 다이오드 형태일 수 있고, 광 흡수층의 재료에 따라 광 흡수층으로 실리콘을 사용하는 실리콘 태양전지, 광 흡수층으로 CIS(CuInSe2)나 CdTe를 이용하는 화합물 태양전지, 다공질막의 나노입자 표면에 가시광 흡수로 전자가 여기되는 광감응 염료 분자가 흡착된 염료 감응형 태양전지, 복수개의 비정질 실리콘이 적층된 적층형 태양전지가 적용될 수 있다. 또한, 이러한 태양 전지용 셀은 벌크형(단결정, 다결정 포함)과 박막형(비정질, 다결정) 태양 전지가 적용될 수 있다.Such a solar cell can be formed in the form of a unit cell, and may be in the form of a diode composed of a pn junction, a silicon solar cell using silicon as a light absorption layer depending on the material of the light absorption layer, a CIS (CuInSe2 ), Compound solar cells using CdTe, dye-sensitized solar cells adsorbing light-sensitive dye molecules excited by electrons absorbed by visible light on the surface of nanoparticles of porous film, and laminated solar cells having a plurality of amorphous silicon layers can be applied. In addition, such a solar battery cell can be applied to a bulk (including a single crystal or polycrystal) and a thin film (amorphous, polycrystalline) solar cell.
또한, 상기 다이(20)는, 상기 반도체 칩(10)이 안착되고, 상기 반도체 칩(10)과 대응되도록 상면에 제 2 홈(20a)이 형성되는 것으로서, 상기 반도체 칩(10)을 충분히 지지할 수 있도록 물리적, 기계적 강도를 갖는 다양한 형태의 리드 프레임, 인쇄 회로 기판, 실리콘 기판, 세라믹 기판, 금속 기판 등의 판재일 수 있다.The die 20 has a
한편, 상기 접착제(30)는, 상기 반도체 칩(10)과 다이(20) 사이에 설치되는 것으로서, 에폭시 등의 수지 재질로 형성되는 액체 상태, 고체 상태, 또는 겔이나 젤 상태의 접착제일 수 있다.The
예를 들면, 상기 접착제(30)는, 주쇄 내에 방향족 구조의 반복 단위를 포함하는 것으로, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지, 크레졸계 에폭시 수지, 비스페놀계 에폭시 수지, 자일록계 에폭시 수지, 다관능 에폭시 수지, 페놀 노볼락 에폭시 수지, 트리페놀 메탄형 에폭시 수지 및 알킬 변성 트리페놀 메탄형 에폭시 수지의 일종 또는 이종 이상의 혼합을 사용할 수 있다.For example, the adhesive 30 includes a repeating unit having an aromatic structure in the main chain. The
한편, 도 1 내지 도 3에 도시된 바와 같이, 상기 제 1 홈(10a)은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈을 포함할 수 있다.Meanwhile, as shown in FIGS. 1 to 3, the
또한, 상기 제 2 홈(20a)은, 상기 반도체 칩(10)이 부분적으로 삽입되도록 상기 반도체 칩(10)의 테두리와 대응되게 형성되는 칩 수용 홈(20a-1) 및 상기 제 1 홈(10a)과 동일한 방향으로 상기 제 1 홈(10a)을 서로 마주 보도록 제 1 홈(10a)의 수직 하방에 설치되는 줄홈(20a-2)을 포함할 수 있다.The
여기서, 상기 칩 수용 홈(20a-1)은 상기 반도체 칩(10)을 정위치로 안내하는 역할을 할 수 있기 때문에 상기 반도체 칩(10)과 다이(20)의 접착 위치를 견고하게 정렬시키고, 상기 반도체 칩(10)의 이탈을 방지하며, 외부 충격에 의한 부품의 파손이나 손상을 방지할 수 있는 것이다.Since the
또한, 도 2에 도시된 바와 같이, 상기 칩 수용 홈(20a-1)은 상기 반도체 칩(10)이 부분적으로 삽입되도록 깊이(H)를 갖고, 상기 제 1 홈(10a) 및 제 2 홈(20a)의 폭(W)은 상기 제 1 홈(10a)과 그 이웃하는 제 1 홈(10a) 사이의 거리(S) 보다 작을 수 있다.2, the
또한, 도 3에 도시된 바와 같이, 상기 제 1 홈(10a)과 상기 제 2 홈(20a)의 내부에 상기 접착제(30)가 설치되고, 상기 제 1 홈(10a)의 내부 상측에 공기층(40)이 형성될 수 있다.3, the
따라서, 상기 제 1 홈(10a)과 제 2 홈(20a) 사이의 경계면에는 상기 접착제(30)가 도포되어 상기 접착제(30)의 경화시 보다 견고한 접착이 가능하고, 상기 공기층(40)이 일종의 공기 배출 통로 역할을 함으로써 기포의 발생을 줄여서 접착력이 우수하고, 접착제 경화 시간을 단축하여 생산성을 향상시킬 수 있고, 접착 강도와 접착의 내구성 및 접착의 균일도를 향상시켜서 제품의 성능을 향상시킬 수 있다.Therefore, the adhesive 30 can be applied to the interface between the
도 4는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(200)를 나타내는 단면도이다.4 is a cross-sectional view illustrating a
도 4에 도시된 바와 같이, 상기 제 1 홈(10a)은, 상기 반도체 칩(10)의 테두리부에서는 제 1 간격(L1)으로 설치되고, 상기 반도체 칩(10)의 중앙부에서는 제 2 간격(L2)으로 설치되어 취약점이 상기 반도체 칩(10)의 테두리부의 접착 강도를 보강할 수 있다.4, the
도 5는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(300)를 나타내는 단면도이다.5 is a cross-sectional view illustrating a
도 5에 도시된 바와 같이, 상기 제 1 홈(10a)은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈(20a)은, 상기 제 1 홈(10a)과 동일한 방향으로 상기 제 1 홈(10a)과 이웃하는 제 1 홈(10a) 사이에 설치되는 줄홈(20a-3)을 포함하여, 상기 제 1 홈(10a)의 위치와 상기 제 2 홈(20a)의 위치를 서로 어긋나게 배치하여 상기 접착제(30)의 접착력을 보다 골고루 분산시킬 수 있다.5, the
도 6은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이고, 도 7은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체를 나타내는 확대도이다.FIG. 6 is an enlarged view of a semiconductor bonding assembly in accordance with some embodiments of the inventive concept, and FIG. 7 is an enlarged view of a semiconductor bonding assembly in accordance with some embodiments of the present invention.
한편, 도 3에 도시된 바와 같이, 상기 제 1 홈(10a) 및 제 2 홈(20a)은, 그 단면이 사각형 홈일 수 있고, 도 6에 도시된 바와 같이, 상기 제 1 홈(10b) 및 제 2 홈(20b)은 삼각형 홈일 수 있으며, 도 7에 도시된 바와 같이, 상기 제 1 홈(10c) 및 제 2 홈(20c)은 둥근형 홈일 수 있다. 여기서, 도 6에 도시된 바와 같이, 삼각형 홈일 경우, 상기 접착제(30)가 액상일 때, 일방향 화살표 방향으로 이동되면서 보다 균일하게 도포될 수 있고, 도 7에 도시된 바와 같이, 둥근형 홈일 경우, 상기 접착제(30)가 액상일 때, 양방향 화살표 방향으로 이동되면서 보다 균일하게 도포될 수 있다.3, the
도 8은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(400)를 나타내는 부품 분해 사시도이다.FIG. 8 is a part exploded perspective view of a
도 8에 도시된 바와 같이, 상기 제 1 홈(10d)은, 제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 상기 제 2 홈(20d)은, 제 2 축 방향으로 복수개가 나란히 길게 형성되는 줄홈일 수 있다. 여기서, 상기 제 1 축 방향과 상기 제 2 축 방향은 서로 90도 각도로 교차될 수 있다.As shown in FIG. 8, the
따라서, 상기 접착제(30)가 액상일 때, 상기 제 1 축 방향 및 제 2 축 방향으로 보다 균일하게 이동되면서 보다 견고하게 접착될 수 있다.Therefore, when the adhesive 30 is liquid, it can be more firmly adhered while moving more uniformly in the first axis direction and the second axis direction.
도 9는 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(500)를 나타내는 부품 분해 사시도이다.9 is an exploded perspective view of a part of a
도 9에 도시된 바와 같이, 상기 제 1 홈(10e) 및 제 2 홈(20e)은, 제 1 축 방향 및 제 2 축 방향으로 형성되는 격자홈일 수 있다.As shown in FIG. 9, the
따라서, 상기 접착제(30)가 액상일 때, 상기 격자홈 사이 사이에 보다 균일하게 이동되면서 보다 견고하게 접착될 수 있다.Therefore, when the adhesive 30 is liquid, it can be more firmly adhered while moving more uniformly between the lattice grooves.
도 10은 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립 방법을 나타내는 순서도이다.10 is a flow chart illustrating a method of assembling semiconductor bonding according to some embodiments of the present invention.
도 10에 도시된 바와 같이, 본 발명 사상의 일부 실시예들에 따른 반도체 본딩 조립체(100)의 본딩 조립 방법을 설명하면, 반도체 공정을 이용하여 반도체 칩(10)을 제작하는 단계(S1)를 수행하고, 이어서, 상기 반도체 칩(10)의 후면에 제 1 홈(10a)을 가공하는 단계(S2)를 수행할 수 있다.As shown in FIG. 10, a method of assembling the
또한, 상기 다이(20)을 제작하는 단계(S3)를 수행하고, 상기 다이(20)의 상면에 제 2 홈(20a)을 가공하는 단계(S4)를 수행할 수 있다.Also, step (S3) of fabricating the die 20 may be performed and step (S4) of machining the
이어서, 상기 반도체 칩(10)과 다이(20) 사이에 접착제(30)를 도포하는 단계(S5)를 수행하고, 상기 다이(20)에 반도체 칩(10)을 접착시키는 단계(S6)를 수행하여, 본 발명의 반도체 본딩 조립체(100)를 제작할 수 있다.Subsequently, a step (S5) of applying an adhesive (30) between the semiconductor chip (10) and the die (20) is performed and a step (S6) of bonding the semiconductor chip (10) to the die The
여기서, 상기 제 1 홈(10a) 및 제 2 홈(20a)은 블레이드 절삭 공정을 이용하거나, 사진 식각 공정을 이용하거나, 레이저 절삭 공정을 이용할 수 있다.Here, the
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.It is needless to say that the present invention is not limited to the above-described embodiment, and can be modified by those skilled in the art without departing from the spirit of the present invention.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.Accordingly, the scope of claim of the present invention is not limited within the scope of the detailed description, but will be defined by the following claims and technical ideas thereof.
10: 반도체 칩 10a, 10b, 10c, 10d, 10e: 제 1 홈
20: 다이 20a-1: 칩 수용 홈
20a-2: 줄홈 20a-3: 줄홈
20a, 20b, 20c, 20d, 20e: 제 2 홈
30: 접착제
100, 200, 300, 400, 500: 반도체 본딩 조립체
H: 깊이 W: 폭
S: 거리 40: 공기층
L1: 제 1 간격 L2: 제 2 간격10:
20: die 20a-1: chip receiving groove
20a-2: a
20a, 20b, 20c, 20d, 20e:
30: Adhesive
100, 200, 300, 400, 500: semiconductor bonding assembly
H: Depth W: Width
S: distance 40: air layer
L1: first spacing L2: second spacing
Claims (4)
상기 반도체 칩이 안착되고, 상기 반도체 칩과 대응되도록 상면에 제 2 홈이 형성되는 다이; 및
상기 반도체 칩과 다이 사이에 설치되는 접착제;를 포함하며,
상기 제 1 홈:은
제 1 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이고, 그리고
상기 제 2 홈:은
상기 제 1 축 방향에 90도 각도로 교차하는 제 2 축 방향으로 복수개가 나란히 길게 형성되는 줄홈이며, 그리고
상기 접착제는 상기 제 1 축 방향과 제 2 축 방향으로 상호 교차하는 상기 제 1 홈과 제 2 홈에 설치되어 있는, 반도체 본딩 조립체.A semiconductor chip on which a first groove is formed;
A die on which the semiconductor chip is mounted and on which a second groove is formed so as to correspond to the semiconductor chip; And
And an adhesive provided between the semiconductor chip and the die,
The first groove:
A plurality of shafts are formed in parallel in the first axis direction, and
The second groove:
And a plurality of parallel grooves formed in parallel in the second axis direction intersecting at an angle of 90 degrees with respect to the first axis direction,
Wherein the adhesive is installed in the first groove and the second groove intersecting with each other in the first axis direction and the second axis direction.
상기 반도체 칩은 집광형 태양 전지(CPV; Concentrating Photovoltaics)용 셀(Cell)인 것을 특징으로 하는 반도체 본딩 조립체.The method according to claim 1,
Wherein the semiconductor chip is a cell for concentrating photovoltaics (CPV).
상기 제 1 홈은, 상기 반도체 칩의 테두리부에서는 제 1 간격으로 설치되고, 상기 반도체 칩의 중앙부에서는 제 2 간격으로 설치되는 것을 특징으로 하는 반도체 본딩 조립체.The method according to claim 1,
Wherein the first grooves are provided at a first interval at an edge of the semiconductor chip and at a second interval at a center of the semiconductor chip.
상기 제 1 홈 및 제 2 홈은, 제 1 축 방향 및 제 2 축 방향으로 형성되는 격자홈인 것을 특징으로 하는 반도체 본딩 조립체.4. The method according to any one of claims 1 to 3,
Wherein the first groove and the second groove are lattice grooves formed in a first axis direction and a second axis direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140023719A KR101455178B1 (en) | 2014-02-27 | 2014-02-27 | Semiconductor bonding assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140023719A KR101455178B1 (en) | 2014-02-27 | 2014-02-27 | Semiconductor bonding assembly |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120157357A Division KR101423136B1 (en) | 2012-12-28 | 2012-12-28 | Semiconductor bonding assembly and semiconductor bonding method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140086931A KR20140086931A (en) | 2014-07-08 |
KR101455178B1 true KR101455178B1 (en) | 2014-10-27 |
Family
ID=51736005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140023719A KR101455178B1 (en) | 2014-02-27 | 2014-02-27 | Semiconductor bonding assembly |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101455178B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102504494B1 (en) * | 2022-09-07 | 2023-02-27 | 금대환 | Hera for silicon finishing work |
KR102645854B1 (en) * | 2023-09-27 | 2024-03-11 | 주식회사 건기 | Floor solar power module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314718A (en) * | 1993-04-28 | 1994-11-08 | Nec Corp | Semiconductor integrated circuit pellet |
JP2003168694A (en) * | 2001-12-03 | 2003-06-13 | Mitsubishi Electric Corp | Semiconductor package |
-
2014
- 2014-02-27 KR KR1020140023719A patent/KR101455178B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314718A (en) * | 1993-04-28 | 1994-11-08 | Nec Corp | Semiconductor integrated circuit pellet |
JP2003168694A (en) * | 2001-12-03 | 2003-06-13 | Mitsubishi Electric Corp | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20140086931A (en) | 2014-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101476478B1 (en) | Solar cell module manufacturing method | |
KR102015591B1 (en) | Active backplane for thin silicon solar cells | |
JP5891375B2 (en) | Photovoltaic module | |
US9035173B2 (en) | Back electrode type solar cell, back electrode type solar cell with interconnection sheet, solar cell module, method of manufacturing back electrode type solar cell with interconnection sheet, and method of manufacturing solar cell module | |
KR20140015247A (en) | Backplane reinforcement and interconnects for solar cells | |
KR20190024892A (en) | Shingled solar cells superimposed along nonlinear edges | |
KR20090071474A (en) | Solar cell module and method for producing the same | |
US20110247673A1 (en) | Solar cell module | |
KR101455178B1 (en) | Semiconductor bonding assembly | |
EP2879188B1 (en) | Solar cell and method for manufacturing the same | |
JP2019009475A (en) | Solar cell module | |
WO2018051658A1 (en) | Solar cell module | |
JP5545569B2 (en) | Method for manufacturing solar cell backsheet | |
KR101423136B1 (en) | Semiconductor bonding assembly and semiconductor bonding method | |
WO2010116914A1 (en) | Solar cell and solar cell module | |
KR101305624B1 (en) | Solar cell module and method of fabricating the same | |
WO2011148838A1 (en) | Photovoltaic cell module and photovoltaic cell | |
EP2717328B1 (en) | Manufacturing method for a solar modul | |
US9178093B2 (en) | Solar cell module on molded lead-frame and method of manufacture | |
JP2012253062A (en) | Solar cell module and manufacturing method of the same | |
JP2011216757A (en) | Solar cell with wiring sheet, solar cell module, and exchange method of solar cell | |
JP2012109412A (en) | Solar cell module and manufacturing method of the same | |
JP2020107758A (en) | Solar cell module | |
KR102132941B1 (en) | Solar cell and solar cell module | |
US8502361B1 (en) | Concentrated photovoltaic receiver package with stacked internal support features |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180921 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191014 Year of fee payment: 6 |