KR101439934B1 - 칼코지나이드 박막 트랜지스터 및 그 제조방법 - Google Patents

칼코지나이드 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101439934B1
KR101439934B1 KR1020130047232A KR20130047232A KR101439934B1 KR 101439934 B1 KR101439934 B1 KR 101439934B1 KR 1020130047232 A KR1020130047232 A KR 1020130047232A KR 20130047232 A KR20130047232 A KR 20130047232A KR 101439934 B1 KR101439934 B1 KR 101439934B1
Authority
KR
South Korea
Prior art keywords
thin film
chalcogenide
film layer
chalcogenide thin
compound
Prior art date
Application number
KR1020130047232A
Other languages
English (en)
Inventor
조만호
손현철
나희도
박성진
박담비
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020130047232A priority Critical patent/KR101439934B1/ko
Application granted granted Critical
Publication of KR101439934B1 publication Critical patent/KR101439934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 칼코겐 화합물로 이루어진 칼코지나이드 박막층을 포함한 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 상기 칼코지나이드 박막층을 이루는 칼코겐 화합물의 성분과 조성비를 조절함과 동시에 두께를 조절하여 트랜지스터 특성을 구현할 수 있고, 제조 공정상으로도 저온 공정의 적용이 가능하여 다양한 소자에 적용이 가능한 박막 트랜지스터의 제공이 가능하다.

Description

칼코지나이드 박막 트랜지스터 및 그 제조방법{Chalcogenide thin film transistor and fabrication method thereof}
본 발명은 칼코지나이드 박막층을 상변화 활성화층으로 포함하는 칼코지나이드 박막 트랜지스터 및 그 제조방법에 관한 것이다.
박막 트랜지스터(thin film transistor; TFT)는 활성화층(active layer)의 종류에 따라 비정질 실리콘(amorphous Si:a-Si) TFT, 다결정 실리콘(polycrystalline Si 또는 poly-Si:p-Si) TFT, 산화물 TFT, organic TFT 등이 있고, 현재 대부분의 TFT-LCD 제품은 a-Si:H TFT를 이용하고 있고 일부 다결정 실리콘을 이용하고 있으며 산화물이나 organic TFT는 미래 소자로서 연구 개발이 진행되고 있다.
대표적으로 이용되는 실리콘 트랜지스터(Si TFT)의 경우, 비정질 실리콘이 널리 이용이 되고 있으며 저온 폴리 Si(low temperature polycrystalline silicon; LTPS) TFT 기술은 LCD 구동에 필요한 driver IC를 유리기판 위에 집적하는 것이 가능하다는 장점에도 불구하고, a-Si TFT가 양산 기술의 성숙으로 간단하고 빠르게 높은 수율로 우수한 TFT-LCD 제품이 생산될 수 있어, 2000년대 초가 되어서야 상업화의 윤곽이 드러나기 시작했다. LTPS 기술은 대면적 유리 기판을 사용할 수 있는 라인의 구축이 가능하고, AMOLED 시장의 급속한 확대가 기대됨에 따라 그 중요성도 높아질 것으로 판단된다. 고온 폴리 Si(High-temperature polycrystalline Si; HTPS) TFT 기술은 열처리 온도가 높아 통상의 유리 기판은 사용할 수 없고 고가의 석영(Quartz) 기판을 사용해야 하는 단점이 있으며, 대면적 기판의 사용이 불가능하다.
산화물 반도체는 LCD 패널에 사용되는 a-Si:H와 LTPS 등의 재료보다 개구율이 높으며, 캐리어 이동도가 비슷하며, 더욱이 가격은 더 저렴하다. 가장 주목을 받고 있는 ZnO와 a-IGZO (비정질 InGaZnO4)는 가시광선이 통과하며, 가볍고 유연하며 깨지지 않는 제품을 생산을 할 수 있어 이를 활용하는 전자종이, 대형 디스플레이용으로 적용될 수 있다.
최근 TFT 기술 동향은 생산 관점에서 기판의 대형화, 유기 절연막의 적용이나 350 ℃의 공정 온도가 필요한 a-Si 보다 낮은 공정 온도를 가지는 활성화 층 개발 등이 진행되고 있다. 저온 공정을 목적으로 연구되고 있는 대표적인 새로운 활성화층 소재에는 칼코겐('칼코겐'이란 주기율표 제6B족에 속하는 원소 중 황 (S), 셀레늄(Se), 텔루리움(Te)의 3원소의 총칭) 화합물(칼코지나이드)이 있다. 하지만, 아직 다양한 물질에 대한 보고가 없기 때문에 많은 연구가 필요한 실정이다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 다원소 칼코겐 화합물로 이루어진 칼코지나이드 박막층을 이용하여 트랜지스터 특성을 구현한 칼코지나이드 박막 트랜지스터 및 상온에서 증착 공정이 가능한 것을 특징으로 하는 그 제조방법을 제공하고자 한다.
본 발명은 상기 과제를 해결하기 위하여, 다원소 칼코겐 화합물로 이루어진 칼코지나이드 박막층을 포함하는 칼코지나이드 박막 트랜지스터를 제공한다.
본 발명에 따른 칼코지나이드 박막 트랜지스터는 상기 트랜지스터 특성을 제어하는 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 옥사이드층, 상기 게이트 옥사이드층 상에 형성되고, 칼코겐 화합물로 이루어진 칼코지나이드 박막층 및 상기 칼코지나이드 박막층 상에 전기적으로 접촉되어 형성된 소스 전극과 드레인 전극을 포함하는 것을 특징으로 한다.
또한, 상기 칼코지나이드 박막층은 열처리에 의해서 결정상의 칼코겐 화합물로 이루어진 것을 특징으로 한다.
본 발명의 일 실시예에 의하면, 상기 칼코겐 화합물은 황(S), 셀레늄(Se) 및 텔루리움(Te) 중에서 선택되는 어느 하나의 원소에 인듐(In)이 첨가된 화합물이거나, 또는 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 아연(Zn) 및 비스무트(Bi) 중에서 선택된 이원소 이상의 원소로 이루어진 화합물일 수 있다.
본 발명의 일 실시예에 의하면, 상기 칼코겐 화합물은 인듐이 첨가된 텔루리움, 즉 인듐-텔루리움(In-Te) 화합물일 수 있다.
본 발명의 일 실시예에 의하면, 상기 칼코지나이드 박막층의 두께는 5-10 nm일 수 있다.
또한, 본 발명은 하기의 단계를 포함하는 칼코지나이드 박막 트랜지스터의 제조방법을 제공한다.
(a) 게이트 전극 상에 게이트 옥사이드층을 형성하는 단계,
(b) 상기 게이트 옥사이드층 상에 칼코겐 화합물로 이루어진 칼코지나이드 박막층을 형성하는 단계,
(c) 상기 칼코지나이드 박막층 상에 소스 전극과 드레인 전극을 각각 형성하는 단계.
본 발명의 일 실시예에 의하면, 상기 (b) 단계는 칼코겐 화합물의 각 원소를 타겟으로 사용하고, 아르곤 가스를 이용한 스퍼터링 방법에 의해서 칼코지나이드 박막층을 형성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 칼코겐 화합물은 인듐-텔루리움(In-Te) 화합물일 수 있으며, 인듐 타겟과 텔루리움 타겟의 성분비를 조절하여 인듐과 텔루리움의 조성비를 조절할 수 있고, 이에 의해서 보다 향상된 트랜지스터 특성을 구현할 수 있다.
본 발명의 일 실시예에 의하면, 상기 (b) 단계는 칼코지나이드 박막층을 증착하여 형성한 후에 열처리하여 결정화시키는 단계를 더 포함할 수 있으며, 바람직한 일예로서, 질소 분위기에서 250-300 ℃로 열처리하여 결정화시킬 수 있다.
본 발명에 따르면 저비용 칼코겐 화합물로 이루어진 박막층을 이용하여 트랜지스터 특성을 구현할 수 있고, 제조 공정상으로도 저온 공정의 적용이 가능하여 다양한 소자에 적용이 가능한 박막 트랜지스터의 제공이 가능하다.
도 1은 본 발명의 일 실시예에 따른 칼코지나이드 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 칼코지나이드 박막 트랜지스터의 제조 공정을 단계별로 도시한 개념도이다.
도 3은 본 발명의 일 실시예에 따른 조성별 In-Te 칼코지나이드 박막층을 이용한 칼코지나이드 박막 트랜지스터의 게이트 접압-드레인 전류 그래프이다.
도 4는 본 발명의 일 실시예에 따른 조성별 In-Te 칼코지나이드 박막층을 이차 타원편광반사법(secondary ellipsometry : SE)으로 측정한 흡광 계수 그래프이다.
도 5는 본 발명의 일 실시예에 따른 In-Te 칼코지나이드 박막층의 두께를 변화에 따른 트랜지스터의 게이트 전압-드레인 전류 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 들어서 본 발명을 더욱 상세하게 설명한다.
하기 도 1은 본 발명의 실시예에 따른 칼코지나이드 박막 트랜지스터의 단면도이다.
하기 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 칼코지나이드 박막 트랜지스터는 기판 및 게이트 전극(1), 게이트 옥사이드층(2), 칼코지나이드 박막층(3), 소스/드레인 전극(4)을 포함하여 구성된다.
본 발명에 따른 칼코지나이드 박막 트랜지스터는 게이트 전압의 변화에 따른 소스/드레인간의 전류 변화를 이용하여 스위칭 역할을 하는 반도체 소자이다. 상기 스위칭은 칼코지나이드 박막층(3)에 게이트 전압이 가해지는 유무, 즉 게이트 전극(1)에 문턱전압 이상/이하의 전압에 따라 칼코지나이드 박막층(3) 내의 전자 축적 여부에 따라 변화되는 소스/드레인(4)간 전류 변화를 측정함으로써 이루어진다.
게이트 전극(1)은 트랜지스터의 기판 역할을 겸할 수 있으며, 칼코지나이드 박막층(3)을 스위칭시키기 위하여 전압을 인가해주는 역할을 한다. 또한, 본 발명에 따른 박막 트랜지스터는 백게이트 구조의 트랜지스터이므로, 게이트 전극(1)은 상변화층, 즉 칼코지나이드 박막층(3)의 하단에 위치한다.
또한, 소스/드레인 전극(4)은 칼코지나이드 박막층(3) 양단에 위치하여, 게이트 전압 변화에 따른 칼코지나이드 박막층(3)의 전류 변화를 측정한다.
본 발명에 따른 칼코지나이드 박막 트랜지스터에서, 게이트 전극(1)으로 전압이 인가되면, 전압 변화에 따라 칼코지나이드 박막층(3) 내의 전자 축적 여부가 결정되고, 이로 인한 전류 변화 여부를 소스/드레인 전극(4)을 통해 측정하여 스위칭 특성을 확인하다.
게이트 옥사이드층(2)은 게이트 전극(1)과 칼코지나이드 박막층(3) 사이에 위치하고, 이러한 게이트 옥사이드층은 절연막으로서, 게이트 전극(1)과 칼코지나이드 박막층(3) 사이에서 전하를 모아주는 축전기(Capacitor) 역할을 한다.
또한, 상기 게이트 전극(1)과 소스/드레인 전극(4)은 각각 질소 원소를 함유하는 도전성 재료, 탄소 원소를 함유하는 도전성 재료, 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄 실리사이드(TiSi), 탄탈륨 실리사이드(TaSi), 알루미늄(Al), 알루미늄-구리 합금(Al-Cu), 알루미늄-구리-실리콘 합금(Al-Cu-Si), 텅스텐 실리사이드(WSi), 구리(Cu), 텅스텐티타늄(TiW), 금(Au)으로 이루어진 그룹에서 선택된 어느 하나 또는 이들의 조합으로부터 제조될 수 있다.
또한, 상기 게이트 옥사이드층(2)은 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta), 실리콘(Si), 알루미늄(Al), 이트륨(Y), 하프늄(Hf) 및 마그네슘(Mg)으로 이루어진 그룹에서 선택된 어느 하나 또는 이들을 조합한 절연 산화물 및 절연 질화물의 조합으로부터 제조될 수 있다.
본 발명은 칼코겐 화합물로 이루어진 칼코지나이드 박막층(3)으로 트랜지스터 특성을 구현한 것으로서, 상기 칼코겐 화합물은 황(S), 셀레늄(Se) 및 텔루리움(Te) 중에서 선택되는 어느 하나의 원소에 인듐(In)이 첨가된 화합물이거나, 또는 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 아연(Zn) 및 비스무트(Bi) 중에서 선택된 이원소 이상의 원소로 이루어진 화합물일 수 있다.
본 발명의 바람직한 구현예에 의하면, 칼코지나이드 박막층(3)은 인듐(In)이 첨가된 황(S), 인듐이 첨가된 셀레늄(Se), 인듐이 첨가된 텔루리움(Te) 화합물이며, 보다 바람직하게는 텔루리움(Te), 인듐(In)의 이원소로 이루어진 InTe이다.
또한, 칼코겐 화합물은 적어도 하나 이상의 칼코겐 원소를 포함하는 이원소, 삼원소 사원소, 오원소 또는 그 이상의 원소로도 구성될 수 있다. 즉, 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 아연(Zn), 몰리브덴(Mo) 및 창연(Bi)으로 이루어진 그룹에서 선택된 이원소 이상의 원소로 이루어진 화합물일 수 있다.
이와 같이 본 발명에 따른 칼코지나이드 박막층(3)을 이루는 칼코겐 화합물은 구체적으로 In-Te, Sn-Sb-Te, Ag-Ge-Sb-Te, Ag-Sn-Sb-Te, As-Sb-Te 등일 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 칼코겐 화합물은 인듐이 첨가된 텔루리움, 즉 인듐-텔루리움(In-Te) 화합물일 수 있으며, 보다 구체적으로는 후술하는 바와 같이 게이트 전압 인가시에 트랜지스터의 특성이 구현되는 InTe 또는 In2Te5일 수 있다.
또한, 이하에서 후술하는 바와 같이, 실험에 의해서 상기 인듐-텔루리움(In-Te) 화합물로 이루어지 칼코지나이드 박막층의 두께는 5-10 nm일 때 트랜지스터의 특성이 구현된다.
높은 운반자 밀도(carrier density)를 지닌 인듐-텔루리움(In-Te) 칼코지나이드 박막층은 그 두께가 수십 nm 이상인 경우에는 높은 운반자 밀도로 인해 트랜지스터 특성이 구현되지 않으며, 또한, 5 nm 이하의 얇은 막에서는 운반자가 이동할 수 있는 이동로가 적어 저항 증가로 인하여 트랜지스터 특성이 구현되지 않는다.
하기 도 2는 본 발명의 일 실시예에 따른 칼코지나이드 박막 트랜지스터의 제조 공정을 단계별로 도시한 개념도이고, 이를 참고하여 본 발명에 따른 칼코지나이드 박막 트랜지스터의 제조방법을 설명한다.
본 발명에 따른 칼코지나이드 박막 트랜지스터는 게이트 전극(1), 게이트 옥사이드층(2), 칼코지나이드 박막층(3) 및 소스/드레인 전극(4)을 주요 구성으로 하는데, 그 제조방법은 하기와 같은 단계를 포함하는 것을 특징으로 한다.
기판을 겸하는 게이트 전극(1) 위에 게이트 옥사이드층(2)를 형성하는 단계(STEP 1),
게이트 옥사이드층(2) 위에 인듐(In)이 첨가된 다결정 상태의 칼코지나이드 박막층(3) 패턴을 형성하는 단계(STEP 2),
칼코지나이드 박막층(3) 위에 소스/드레인 전극(4)을 형성하는 단계(STEP 3).
칼코지나이드 박막층(3) 패턴을 형성하는 단계(STEP 2)에 있어서는 스퍼터링 방법에 의해서 형성하며, 상온에서부터 약 350 ℃의 온도 범위에서 수행될 수 있다.
본 발명의 일 실시예에 의하면, 인듐(In)과 다른 칼코겐 원소를 타겟으로 사용하고, 플라스마 가스로서 아르곤 가스를 사용하는 스퍼터링 방법을 사용할 수 있다.
또한, 상기 칼코겐 화합물이 인듐-텔루리움(In-Te) 화합물인 경우에 인듐 타겟과 텔루리움 타겟의 성분비를 조절하여 인듐과 텔루리움의 조성비를 조절할 수 있고, 이에 의해서 보다 향상된 트랜지스터 특성을 구현할 수 있다.
또한, 상기 STEP 2는 칼코지나이드 박막층을 증착하여 형성한 후에 열처리하여 결정화시키는 단계를 더 포함할 수 있으며, 바람직한 일예로서, 질소 분위기에서 250-300 ℃로 열처리하여 결정화시킬 수 있다.
상기 STEP 2단계를 통한 칼코지나이드 박막층의 형성 공정의 구체적인 일 실시예는 다음과 같다.
<실시예 1>
인듐(In)과 텔루리움(Te) 타겟을 이용하여 실리콘(Si) 및 100 nm SiO2가 증착된 실리콘(Si) 위에 이온-빔 스퍼터법(Ion beam sputtering method)으로 제조하였다. 증착 챔버의 기본 압력은 1 × 10-8 torr로 하고, 타겟 표면의 오염을 제거하기 위하여 5분간 프리스퍼터(pre-sputtering)를 수행하였다. 박막 증착은 상온에서 이뤄졌으며, 증착된 박막은 비정질 상태이고 그 조성은 각각 In2Te5, In2Te3 그리고 InTe이다. 이후 박막을 결정화시키기 위하여 질소(N2) 분위기에서 10 분간 250-300 ℃로 열처리하였다.
이하에서는 하기 도 3, 도 4 및 도 5를 통해 본 발명의 실시예에 따른 인듐(In) 원소를 포함하는 칼코지나이드 박막층(2)의 특성에 대해 살펴보기로 한다.
<실험예 1>
상기 실시예 1을 통하여 제조된 In2Te5, In2Te3 그리고 InTe으로 이루어진 다결정상의 칼코지나이드 박막층을 포함하는 박막 트랜지스터에 대해서 전기적 특성을 측정하였고, 그 결과를 하기 도 3 및 도 5에 나타내었다.
트랜지스터의 전기적 특성은 semiconductor device analyzer (Agilent, B1500A)를 이용하여 상온에서 측정하였다. 게이트 전압을 변화시키면서 드레인 전류를 측정하였다. 드레인 전압을 1 V로 고정시킨 상태에서 게이트 전압을 40 V에서 -40 V까지 0.5 V 단위로 감소시키면서 측정하였다.
<실험예 2>
흡광 계수를 이차 타원편광반사법(secondary ellipsometry : SE)을 이용하여 상기 실시예 1에서 제조된 박막층의 광학 특성을 확인하였고, 그 결과를 하기 도 4에 나타내었다.
측정은 laser 파장을 500-1800 nm로 변화시키며 조사하였을 때 나타나는 박막의 흡광계수 변화 특성을 통해 측정하였다.
하기 도 3은 본 발명의 실시예에 따른 인듐-텔루리움(In-Te) 칼코지나이드 박막층을 이용하여 박막 트랜지스터를 제작한 경우, 게이트 전압 변화에 따른 드레인 전류 변화를 In-Te 조성별로 나타낸 그래프이다.
In2Te3 박막층을 이용한 경우, 게이트 전압 변화에 상관없이 높은 전류값을 나타내어 금속과 같은 특성을 보여 트랜지스터로써의 역할을 하지 못한다. 반면에, In2Te5와 InTe 박막층을 이용한 경우, 트랜지스터 특성이 나타남을 확인하였다. In2Te5 박막층을 이용한 트랜지스터는 게이트에 음의 전압을 가했을시 전류가 증가하는 p형 채널의 트랜지스터 특성을 보이고, InTe 박막층을 이용한 트랜지스터는 게이트에 양의 전압을 가했을시 전류가 증가하는 n형 채널의 트랜지스터 특성을 보였다.
따라서, 본 발명의 일 실시예에 따른 인듐(In)이 첨가된 칼코지나이드 재료를 제조하여 첨가량에 따라서 트랜지스터 특성을 구현할 수 있다.
또한, 이러한 조성에 따른 트랜지스터 특성 유무의 원인을 확인하였으며, 그 내용을 하기 도 4를 참고하여 설명한다.
하기 도 4는 본 발명의 일 실시예에 따른 인듐(In)이 첨가된 칼코지나이드 박막층을 제조하고, 그 조성에 따른 흡광 계수를 이차 타원편광반사법 (secondary ellipsometry : SE)으로 측정한 그래프이다.
하기 도 4에서 보는 바와 같이, 본 발명의 일 실시예에 따른 스퍼터링 방법에서 제작된 In2Te3의 경우, 밴드갭(band gap) 내에 존재하는 중간대(interband)로 인해 흡수가 일어나는 않는 구간이 약 0.2 eV, 즉 실질적인 밴드갭이 0.2 eV로 금속과 유사한 특성을 나타낸다.
반면에, In2Te5와 InTe의 경우, 각각 약 1.2와 2.3 eV의 밴드갭을 가지기 때문에 트랜지스터 특성이 나타나는 것을 알 수 있다. InTe의 경우 밴드갭 내에 중간대가 존재함에도 불구하고, 중간대와 밴드갭 끝 사이의 값이 약 1.06 eV로, 대표적인 반도체 물질인 실리콘(Si)의 밴드갭과 동일한 양상으로 거동하게 되어 트랜지스터 특성이 나타난다.
하기 도 5는 본 발명의 실시예에 따른 InTe 칼코지나이드 박막층의 두께를 변화시켜 박막 트랜지스터를 제작한 경우, 게이트 전압 변화에 따른 드레인 전류 변화를 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 따른 스퍼터링 방법으로 제조된 InTe 2 nm, 5-10 nm 및 30 nm 칼코지나이드 박막층을 이용한 게이트 전압-드레인 전류 특성이다. ~ 1018/cm3 이상의 높은 운반자 밀도(carrier density)를 지닌 InTe 칼코지나이드 박막층의 경우, 두꺼운 두께 이상일 때 높은 운반자 밀도로 인해 트랜지스터 특성이 나타나지 않으며, 특정 두께 이하의 얇은 박막층에서는 운반자가 이동할 수 있는 이동로가 적어 저항 증가로 인하여 트랜지스터 특성이 나타나지 않는다. 30 nm 이상인 경우와 2 nm인 경우에는 트랜지스터 특성이 나타나지 않음을 확인할 수 있다.
따라서 적정 두께의 박막층이 필요하며, InTe의 박막층의 경우, 5-10 nm 두께의 박막층으로 트랜지스터를 제작해야 그 특성이 나타난다.
상기에서 살펴본 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

  1. 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 옥사이드층;
    상기 게이트 옥사이드층 상에 형성되고, 칼코겐 화합물로 이루어진 칼코지나이드 박막층; 및
    상기 칼코지나이드 박막층 상에 전기적으로 접촉되어 형성된 소스 전극과 드레인 전극;을 포함하고,
    상기 칼코겐 화합물은 인듐-텔루리움(In-Te) 화합물로서, InTe 또는 In2Te5인 것을 특징으로 하는 칼코지나이드 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 칼코지나이드 박막층은 결정상의 칼코겐 화합물로 이루어진 것을 특징으로 하는 칼코지나이드 박막 트랜지스터.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 칼코지나이드 박막층의 두께는 5-10 nm인 것을 특징으로 하는 칼코지나이드 박막 트랜지스터.
  6. (a) 게이트 전극 상에 게이트 옥사이드층을 형성하는 단계;
    (b) 상기 게이트 옥사이드층 상에 칼코겐 화합물로 이루어진 칼코지나이드 박막층을 형성하는 단계;
    (c) 상기 칼코지나이드 박막층 상에 소스 전극과 드레인 전극을 각각 형성하는 단계;를 포함하고,
    상기 칼코겐 화합물은 인듐-텔루리움(In-Te) 화합물이고, 인듐 타겟과 텔루리움 타겟의 성분비를 조절하여 인듐과 텔루리움의 조성비를 조절하는 것을 특징으로 하는 칼코지나이드 박막 트랜지스터의 제조방법.
  7. 제6항에 있어서,
    상기 (b) 단계는 칼코겐 화합물의 각 원소 타겟을 스퍼터링 방법으로 증착하여 칼코지나이드 박막층을 형성하는 것을 특징으로 하는 칼코지나이드 박막 트랜지스터의 제조방법.
  8. 삭제
  9. 제6항에 있어서,
    상기 인듐-텔루리움(In-Te) 화합물은 InTe 또는 In2Te5인 것을 특징으로 하는 칼코지나이드 박막 트랜지스터의 제조방법.
  10. 제6항에 있어서,
    상기 (b) 단계는 칼코지나이드 박막층을 증착하여 형성한 후에 열처리하여 결정화시키는 단계를 더 포함하는 것을 특징으로 하는 칼코지나이드 박막 트랜지스터의 제조방법.
  11. 제10항에 있어서,
    상기 결정화시키는 단계는 질소 분위기에서 250-300 ℃로 열처리하는 것을 특징으로 하는 칼코지나이드 박막 트랜지스터의 제조방법.
  12. 제6항에 있어서,
    상기 칼코지나이드 박막층의 두께는 5-10 nm인 것을 특징으로 하는 칼코지나이드 박막 트랜지스터의 제조방법.
KR1020130047232A 2013-04-29 2013-04-29 칼코지나이드 박막 트랜지스터 및 그 제조방법 KR101439934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130047232A KR101439934B1 (ko) 2013-04-29 2013-04-29 칼코지나이드 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130047232A KR101439934B1 (ko) 2013-04-29 2013-04-29 칼코지나이드 박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101439934B1 true KR101439934B1 (ko) 2014-09-16

Family

ID=51759981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130047232A KR101439934B1 (ko) 2013-04-29 2013-04-29 칼코지나이드 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101439934B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220089321A (ko) * 2020-12-21 2022-06-28 한국세라믹기술원 칼코지나이드 나노선 메모리 소자 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080940A (ko) * 2006-02-09 2007-08-14 삼성코닝 주식회사 칼코게나이드-ｃｎｔ 하이브리드 박막 및 그 제조방법
KR20070121380A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 나노결정 입자를 함유하는 박막 및 그의 제조방법
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
KR100859723B1 (ko) * 2006-10-09 2008-09-23 한국전자통신연구원 칼코게나이드층을 갖는 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080940A (ko) * 2006-02-09 2007-08-14 삼성코닝 주식회사 칼코게나이드-ｃｎｔ 하이브리드 박막 및 그 제조방법
KR20070121380A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 나노결정 입자를 함유하는 박막 및 그의 제조방법
KR100859723B1 (ko) * 2006-10-09 2008-09-23 한국전자통신연구원 칼코게나이드층을 갖는 박막 트랜지스터 및 그 제조방법
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220089321A (ko) * 2020-12-21 2022-06-28 한국세라믹기술원 칼코지나이드 나노선 메모리 소자 및 그의 제조방법
KR102450023B1 (ko) * 2020-12-21 2022-09-30 한국세라믹기술원 칼코지나이드 나노선 메모리 소자 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP6043244B2 (ja) 薄膜トランジスタ
US8492761B2 (en) Field-effect transistor and method for fabricating field-effect transistor
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
US8017045B2 (en) Composition for oxide semiconductor thin film and field effect transistor using the composition
JP5250929B2 (ja) トランジスタおよびその製造方法
JP5006598B2 (ja) 電界効果型トランジスタ
JP6002088B2 (ja) 薄膜トランジスタ
EP2195850B1 (en) Oxide semiconductor thin-film transistor
US20130270109A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US20100006837A1 (en) Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
JP2013070010A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US20150171221A1 (en) Thin film transistor and display device
JP2011124532A (ja) 薄膜トランジスタ及びその製造方法
KR102308784B1 (ko) 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
Barquinha Transparent oxide thin-film transistors: production, characterization and integration
KR101439934B1 (ko) 칼코지나이드 박막 트랜지스터 및 그 제조방법
JP2013207100A (ja) 薄膜トランジスタ
TWI737973B (zh) 電子裝置與其製造方法
KR102090289B1 (ko) 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
Wang Composition Engineering for Solution-Processed Gallium-Rich Indium-Gallium-Zinc-Oxide Thin Film Transistors
KR20220000187A (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
Fortunato et al. Zinc oxide thin-film transistors
US20170018654A1 (en) Thin-film transistor and manufacturing method thereof
TW201637219A (zh) 薄膜電晶體及薄膜電晶體之製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 6