KR101435459B1 - 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 - Google Patents
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 Download PDFInfo
- Publication number
- KR101435459B1 KR101435459B1 KR1020140035410A KR20140035410A KR101435459B1 KR 101435459 B1 KR101435459 B1 KR 101435459B1 KR 1020140035410 A KR1020140035410 A KR 1020140035410A KR 20140035410 A KR20140035410 A KR 20140035410A KR 101435459 B1 KR101435459 B1 KR 101435459B1
- Authority
- KR
- South Korea
- Prior art keywords
- adhesive
- laminated
- manufacturing
- layer
- metal plate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Laminated Bodies (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 반도체 검사에 사용되는 반도체 검사 패드에 관한 것으로, 보다 상세하게는 금속 박판에 필름을 부착하여 1차 시트를 제조하며, 상기 1차 시트의 금속 박판을 에칭하고 적층한 후 수직 절단하여 제조되는, 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법에 관한 것이다.
또한, 전도성 금속 박판에 절연성 필름을 부착하여 1차 시트가 제조되는 시트제조단계와 상기 1차 시트의 금속 박판을 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 2차 시트가 제조되는 에칭단계와 상기 2차 시트를 복수 개 적층하여 하나의 스택이 제조되는 적층단계와 상기 적층된 스택을 소정의 두께로 수직절단하는 절단단계를 포함하는 것을 특징으로 한다.
또한, 전도성 금속 박판에 절연성 필름을 부착하여 1차 시트가 제조되는 시트제조단계와 상기 1차 시트의 금속 박판을 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 2차 시트가 제조되는 에칭단계와 상기 2차 시트를 복수 개 적층하여 하나의 스택이 제조되는 적층단계와 상기 적층된 스택을 소정의 두께로 수직절단하는 절단단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법에 관한 것으로, 보다 상세하게는 금속 박판에 필름을 부착하여 1차 시트를 제조하며, 상기 1차 시트의 금속 박판을 에칭하고 적층한 후 수직 절단하여 제조되는, 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법에 관한 것이다.
일반적으로 반도체의 제조에 있어서 전기적 성능을 검사하여 반도체 제조의 이상 유무를 확인하게 되는데, 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓을 반도체 소자와 검사 회로기판 사이에 삽입한 상태에서 검사가 수행된다. 또한, 반도체 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이며, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고(Pogo) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하는데 한계가 있었다.
더욱이, 반도체 테스트 소켓의 전기적 접속을 위한 단자 또는 프로브가 반도체에 직접적으로 접촉하면서, 미세화되고 얇아진 반도체가 물리적으로 손상되는 문제점이 있으며, 현재까지 사용화된 전극간 최소 피치는 250㎛로 보다 축소화된 피치의 필요성이 있었다.
상기의 문제점을 해결하기 위하여 제안된 기술로서 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 기술이 널리 사용되고 있다.
그러나, 도전성 분말을 충진하는 방법은 반도체 검사 패드의 내구성이 떨어져 도전체를 이루는 분말이 이탈되어 반복 사용 가능 횟수가 저하되는 문제점이 있었다.
또한, 반도체 검사 패드의 미세한 피치를 제작하기 위해 전도성 시트와 절연성 시트를 교차 적층한 후 수십 마이크로미터의 미세한 두께로 수직 절단하고, 다시 적층하여 수직 절단하는 방법이 고안되었으나, 미세한 두께로 수직 절단하면 얇은 두께로 인해 도전체가 원래 있어야할 자리에서 이탈되는 문제와, 미세한 두께로 절단하기가 어려운 문제점이 있었다.
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로서, 도전성 분말을 이용하지 않아 내구성이 향상된 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드를 제공하는 것이다.
본 발명의 다른 목적은 각 도전체 사이 거리가 수십 마이크로미터의 미세한 피치를 가지는 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드를 제공하는 것이다.
본 발명의 또 다른 목적은 기존의 적층방법을 통한 제조 방법에 비해 간단한 공정으로 제조되는 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 그 제조방법은 절연성 필름의 일면에 전도성 금속 박판을 부착하여 1차 시트가 제조되는 시트제조단계(S1)와 상기 1차 시트의 금속 박판을 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 2차 시트가 제조되는 에칭단계(S2)와 상기 2차 시트를 복수 개 적층하여 하나의 스택이 제조되는 적층단계(S3)와 상기 적층된 스택을 소정의 두께로 수직절단하는 절단단계(S4)를 포함하는 것을 특징으로 한다.
또한, 상기 필름은 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
또한, 상기 적층단계는 라인상의 도전체가 형성된 2차 시트의 상부에 접착제를 도포하며, 상기 접착제로 구성된 접착층을 이용하여 복수 개의 2차 시트를 적층하는 것을 특징으로 한다.
또한, 상기 접착층은 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
또한, 상기 절단단계 이후에 검사 패드의 표면에 무전해 도금을 하여 도전체의 산화를 방지하는 도금단계를 더 포함한 것을 특징으로 한다.
또한, 상기 금속 박판은 Cu, Au, Ag, Pt, Fe, Al, Ni, Mg, Pb, Zn, Sn, Co, Cr, Mn, C 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
또한, 사각형의 단면에 Y축 방향으로 소정의 길이를 가지는 절연체로 구성된 제 1층과 상기 제 1층과 Z축 방향으로 동일한 높이와 Y축 방향으로 동일한 길이를 가지는 사각형 단면의 절연체를 일정한 간격마다 Z축 방향으로 관통하는 복수 개의 사각형 도전체로 구성된 제 2층과 상기 제 1층과 제 2층이 X축 방향으로 교차 적층되어 전체적으로 사각형의 패드를 이루며, 상기 패드의 X축 양 끝단부에는 제 1층이 위치하는 것을 특징으로 한다.
또한, 상기 도전체의 상면과 하면에 도금층을 더 포함한 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드는 금속 박판의 적층을 이용하여 도전체가 높은 내구성을 가지는 효과가 있다.
또한, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드는 각 도전체 사이 거리가 수십 마이크로미터의 미세한 피치를 가질 수 있어, 보다 직접화되고 있는 반도체에 적용이 가능한 효과가 있다.
또한, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조방법은 기존의 적층방법을 통한 제조 방법에 비해 간단한 공정으로 제조가 가능하여, 생산성 및 품질이 향상되는 효과가 있다.
도 1은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법을 도시한 순서도.
도 2는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 시트제조단계를 도시한 사시도.
도 3은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 에칭단계를 도시한 사시도.
도 4는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계의 접착제 도포를 도시한 도면.
도 5는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계의 적층을 도시한 사시도.
도 6은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 절단단계를 도시한 사시도.
도 7은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드를 도시한 사시도.
도 2는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 시트제조단계를 도시한 사시도.
도 3은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 에칭단계를 도시한 사시도.
도 4는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계의 접착제 도포를 도시한 도면.
도 5는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계의 적층을 도시한 사시도.
도 6은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 절단단계를 도시한 사시도.
도 7은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드를 도시한 사시도.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법을 도시한 순서도이며, 도 2는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 시트제조단계를 도시한 사시도이고, 도 3은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 에칭단계를 도시한 사시도이며, 도 4는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계의 접착제 도포를 도시한 도면이고, 도 5는 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계의 적층을 도시한 사시도이며, 도 6은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 절단단계를 도시한 사시도이고, 도 7은 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드를 도시한 사시도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조방법은 시트제조단계(S1), 에칭단계(S2), 적층단계(S3), 절단단계(S4)로 진행되며, 절연성의 필름에 전도성의 금속 박판을 부착하여 1차 시트가 제조되는 시트제조단계(S1)와, 상기 1차 시트의 금속 박판을 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 2차 시트가 제조되는 에칭단계(S2)와, 상기 2차 시트를 복수 개 적층하여 하나의 스택이 제조되는 적층단계(S3)와, 상기 적층된 스택을 소정의 두께로 수직절단하는 절단단계(S4)를 포함하는 것을 특징으로 한다.
또한, 절단단계(S4) 이후에 도전체의 노출면에 도금처리를 진행하는 도금단계(미도시)를 더 포함하여 진행될 수도 있다.
또한, 상기 시트제조단계(S1)에서의 부착 및 적층단계(S3)에서 적층은 접착제 또는 프라이머를 통해 부착 및 적층이 이루어지며, 상지 접착제 또는 프라이머는 경화 후 절연성을 띄는 것이라면 특별한 제약이 없다.
도 2에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 시트제조단계(S1)는 필름(2)의 일면에 접착제(10) 또는 프라이머(이하, 접착제)를 분사한 후 상기 접착제를 통해 필름(2)의 일면에 금속 박판(1)을 부착하게 된다.
바람직한 실시예로서 상기 접착제(10)의 도포 방법으로는 코팅, 페인팅, 스프레이 중 어느 하나의 방법으로 도포될 수도 있으며, 도포량은 1~50㎛의 두께가 되도록 도포하는 것이 바람직하다.
또한, 상기 접착제는 경화된 후 절연성을 띄는 것으로 선택되어야 하며, 보다 높은 절연성을 위해 접착제에 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 어느 하나를 더 포함하거나, 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 어느 하나를 접착제의 용도로서 액상으로 도포할 수도 있다.
또한, 상기 필름(2)은 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 어느 하나를 포함한 것을 사용할 수도 있으며, 상기 금속 박판(1)은 Cu, Au, Ag, Pt, Fe, Al, Ni, Mg, Pb, Zn, Sn, Co, Cr, Mn, C 중 적어도 어느 하나를 포함하는 것을 사용할 수도 있다.
상기와 같은 필름(2) 및 금속 박판(1)은 접착제를 통해 하나의 1차 시트(60)로 제조되며, 상기 1차 시트(60)의 두께를 조절하거나, 상기 필름(2)과 금속 박판(1) 사이의 접착력을 높이기 위해 압연 롤러(30) 또는 프레스(미도시)를 이용하여 1차 시트(60)의 상,하면을 가압할 수도 있다.
바람직한 실시예로 상기 필름(2)은 보다 얇은 도전체간 사이 거리를 얻기 위해 1~100㎛의 두께를 가지는 것을 사용하는 것이 바람직하나, 필요(사용 용도 및 테스트할 단자 거리)에 따라 1~5000㎛의 두께를 가지는 필름(2)이 사용될 수도 있다.
또한, 상기 금속 박판(1)은 보다 미세한 도전체를 얻기 위해 1~100㎛의 두께를 가지는 것을 사용하는 것이 바람직하나, 필요(사용 용도 및 테스트할 단자의 두께)에 따라 1~5000㎛의 두께를 가지는 금속 박판(1)이 사용될 수도 있다.
또한, 다른 실시예로서 상기와 같은 접착제를 이용한 부착 이외에 필름(2)의 일면에 금속 박판(1)을 부착하기 위해 PVD(Physical Vapor Deposition)와 CVD(Chemical Vapor Deposition)와 같은 증착방법을 통해 필름(2)의 일면에 금속 박판(1)을 증착하여 부착할 수도 있다.
도 3에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 에칭단계(S2)는 1차 시트(60)를 구성하는 필름(2)과 금속 박판(1) 중 금속 박판(1)을 에칭하여 2차 시트로 가공하는 것으로서, 보다 상세하게는 1차 시트의 일면에 위치한 금속 박판(1)을 에칭하여 복수 개의 라인(Line) 형상의 도전체(11)를 만드는 것으로서, 라인 형상을 가지는 복수 개의 도전체(11)는 소정의 간격을 두고 이격되어 있다.
바람직한 실시예로 상기 도전체(11) 사이의 거리는 필름(2)의 두께와 같이 1~50㎛의 길이로 이격되도록 금속 박판(1)을 에칭하는 것이 바람직하다. 즉, 상기 도전체(11) 사이의 거리는 필름(2)의 두께와 동일하도록 필름(2)의 두께에 따라 변할 수도 있다.
또한, 상기 에칭의 두께는 각 도전체(11)가 접하지 않도록 초기 금속 박판(1)의 두께만큼 에칭하고, 끝단에 위치한 도전체(11)는 하부에 위치한 절연체(21)의 끝단과 소정의 간격을 두고 내측에 위치하도록 절연체(21)의 끝단에 위치한 금속 박판(1)은 A와 같이 전부 에칭하는 것이 바람직하다.
바람직한 실시예로서 에칭방법은 레이저(50)를 이용하는 방법으로 설명하였으나, 도전체(11)가 형성될 부분에 포토 레지스트를 피복하여 도전체(11)가 형성될 이외의 부분을 제거하는 화학적 부식방법(에칭)을 이용하는 것이 높은 생산성을 얻기 위해 가장 바람직하며, 도시된 바와 같이 레이저(50)를 이용하여 도전체(11)가 형성될 이외의 부분을 제거하는 방법을 이용할 수도 있다.
또한, 에칭 간격을 조절하여 도전체(11) 사이의 피치(Pitch)를 조절할 수도 있으며, 레이저를 이용하여 에칭할 경우 레이저의 입사 각도에 따라 사각형 이외에 사다리꼴, 평행사변형, 삼각형의 단면을 가지는 도전체(11)를 형성할 수도 있으며, 복수 개의 레이저(50)로 보다 넓은 범위를 빠르게 에칭할 수도 있다.
도 4 또는 도 5에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계는 접착제를 도포하여 접착층을 형성하고, 적층하는 순서로 구성되어 있다.
보다 상세하게는, 적층단계(S3)의 접착제 도포는 401에 도시된 2차 시트(61)의 일면에 위치한 도전체(11)의 상면에 접착제(10)를 도포하여 접착층(3)을 형성하게 되며, 보다 상세하게는 402에 도시된 바와 같이, (A) 또는 (B)의 형상으로 접착층(3)이 형성될 수 있다.
바람직한 실시예로서 상기 접착제(10)의 도포 방법으로는 코팅, 페인팅, 스프레이 중 어느 하나의 방법으로 도포될 수도 있으며, 접착제(10)의 도포량은 402의 (A)와 같은 형상일 경우, 도전체(11)와 동일한 두께가 되도록 접착제(10)를 도포하며, (B)와 같은 형상일 경우, 도전체(11)보다 높은 두께가 되도록 접착제(10)를 도포하는 것이 바람직하다.
도 5에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 적층단계(S3)의 적층은 2차 시트를 소정의 높이가 되도록 접착층(3)을 이용하여 상기 2차 시트의 상면에 평행하게 복수 개의 2차 시트를 적층하여 하나의 스택(62)을 형성하게 된다.
보다 상세하게는, 적층단계(S3)는 필름(2)과 도전체(11)로 구성된 복수 개의 2차 시트(61)를 접착제로 구성된 복수 개의 접착층(3)을 이용하여 적층하는 것으로서, 상기 위에서 도 4와 함께 설명한 필름(2)의 일면에 접착제의 도포를 통해 형성된 접착층(3)의 상부에 다른 필름(2a)를 부착하며, 다른 필름(2a)의 상부에 다른 접착층(3a)를 형성하는 방법을 반복(2a, 3a, 2b, 3b, ...)하여 적층한 후, 최상층에 또 하나의 필름(2c)을 접착하여 적층을 마무리하게 된다.
또한, 상기 위에서 도 4와 함께 설명한 접착층(3)이 형성된 2차 시트(61)를 복수 개 적층한 후, 또 하나의 필름(2c)을 접착하여 적층을 마무리할 수도 있다.
또한, 상기 적층 단계 중 또는 적층 단계 이후에 접착층의 가압 또는 건조를 진행할 수도 있다.
예를 들면, 하나의 2차 시트(61) 상면에 접착층(3)을 형성하고, 다른 2차 시트를 올려 적층한 후 가열, 가압하여 경화시키고, 또 다른 2차 시트를 접착제를 이용하여 적층 하는 순차적인 방법으로 건조를 진행할 수 있다.
다른 예를 들면, 하나의 2차 시트(61) 상면에 접착층(3)을 형성하고, 다른 2차 시트를 올려 적층하며, 다른 2차 시트의 상면에 다른 접착층을 형성하고, 또 다른 2차 시트를 올려 적층 하는 방식으로 하나의 스택(4)을 제조한 후 가열, 가압하여 경화시킬 수도 있다.
또한, 가열, 가압은 경화시키기 위한 하나의 방법으로서 가열, 가압 중 어느 하나만 진행되거나, 자연건조에 의한 경화가 진행될 수도 있다.
또한, 상기 가열온도는 30~120℃의 온도가 바람직 하나, 상온 이상의 온도로 경화속도를 높여 줄 수 있는 온도이고, 사용되는 필름의 용융점 이하의 온도이면 특별한 제약은 없다.
또한, 가압되는 압력은 사용되는 절연체의 재질에 따라 상이하며, 적층된 스택(4)의 단면 폭이 가압시 1~10%의 변화율 내에서 가압하는 것이 바람직하다.
따라서, 상기 적층 방법에 의해 복수 개의 2차 시트(61)는 복수 개의 접착층(3, 3a, 3b, ...)을 통해 부착되어 하나의 스택(62)으로 제조되며, 스택(62)은 복수 개의 도전체(11)가 소정의 간격을 가지고 복수 개의 열과 행으로 배열된 형상의 단면을 가지게 된다.
도 6에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법 중 절단단계(S4)는 스택(62)을 횡방향으로 소정의 간격을 두고 수직 절단하여 복수 개의 반도체 검사패드(5)를 제조하게 된다.
보다 상세하게는 스택(62)의 도전체(11)가 형성된 일면으로부터 소정의 간격을 두고 일면에 평행하게 수직 절단하는 것으로서, 절단 방법은 레이저를 이용하거나, 와이어, 칼날과 같은 절단도구 중 어느 하나를 이용한 절단이 가능하다.
또한, 상기 수직 절단은 스택(62)의 일측에서 소정의 간격으로 순차적인 절단이 이루어지거나 복수 위치의 절단이 동시에 이루어질 수도 있다.
바람직한 실시예로서 상기 절단 간격은 반도체 검사 패드(5)의 두께가 1~3㎜가 되도록 절단하는 것이 바람직하나 반도체 검사 패드(5)의 사용 조건 등을 감안하여, 다양한 조건으로 절단 간격을 조절하여 제조할 수도 있다.
도 7에 도시된 바와 같이, 본 발명에 따른 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드는 절단단계(S4) 이후에 하나의 반도체 검사 패드(5)로 제조되며, 상기 반도체 검사 패드(5)는 추가적인 도금단계(미도시)가 더 진행될 수도 있다.
또한, 사각형의 단면에 Y축 방향으로 소정의 길이를 가지는 절연체로 구성된 제 1층(21a)과 상기 제 1층(21a)과 Z축 방향으로 동일한 높이와 Y축 방향으로 동일한 길이를 가지는 사각형 단면의 절연체(접착제로 구성된 접착층)를 일정한 간격마다 Z축 방향으로 관통하는 복수 개의 사각형 도전체(11)로 구성된 제 2층(21b)과 상기 제 1층(21a)과 제 2층(21b)이 X축 방향으로 교차 적층되어 전체적으로 사각형의 패드를 이루며, 상기 패드의 X축 양 끝단부에는 제 1층(21a)이 위치하는 것을 특징으로 한다.
상기와 같이, 절단단계(S4)를 통해 제조된 반도체 검사 패드(5)는 상면과 하면의 형상이 동일하며, 측면부는 모두 절연체로 형성되어 있다.
또한, A1과 같이 사각형의 단면을 가지고 Y축 방향으로 소정의 길이를 가지며, 절연체(필름)로 구성된 제 1층(21a)과, 상기 제 1층(21a)의 X축 방향 측면에 상기 제 1층(21a)의 Z축 높이와 같은 높이를 가지는 사각형 단면의 절연체(접착제)로 구성된 제 2층(21b)이 형성되며, 상기 제 2층(21b)은 동일한 Z축 높이를 가지는 복수 개의 도전체(11)가 Y축 방향으로 일정하게 이격되어 Z축 방향으로 관통되어 있다.
상기 제 1층(21a)의 X축 방향 측면으로 제 2층(21b)과 제 1층(21a)이 교차 적층되며, X축 양 끝단부에는 제 1층(21a)이 형성되어 있다.
상기와 같이 복수 개의 제 1층(21a)과 제 2층(21b)이 교차 적층되어 사각형의 반도체 검사 패드(5)를 이루게 된다.
또한, 상기 제 2층(21b)의 Y축 방향 양 끝단부에는 도전체(11)가 형성되지 않으며, 측면부는 항상 절연체로 구성된 형태가 된다.
또한, B3과 같이 제 2층(21b)에 형성된 도전체(11)가 제 1층(21a)방향으로 치우쳐진 형상일 수도 있으며, 이는 반도체 검사 패드(5)의 제조 과정 중 적층단계(S3)의 접착제 도포방법에 따라 형성되는 것으로서, 도전체(11)보다 높은 높이로 절연체(접착제)가 코팅된 것이다.
또한, B3가 적층되어, B2와 같이 하나의 시트형상을 이루게 되면, A2에 비해 X축 방향 도전체(11) 사이 간격에 비해 넓으며, 이는 도전체(11)의 두께(H1)는 같으나, 접착제로 구성된 접착층의 높이(H2) 차이로 인한 것이다.
바람직한 실시예로서, 10~50㎛의 각 도전체 간의 사이 간격과 5~30㎛의 도전체 두께(H1)를 가지는 것이 바람직하나, 접착층의 두께와 금속 박판의 두께에 따라 변동될 수도 있으며, 에칭시에 형성되는 도전체의 상면을 일부 에칭하여 보다 미세한 두께의 도전체가 되도록 할 수도 있다.
또한, 절단단계(S4) 이후에 진행될 수도 있는 도금단계(S5)는 반도체 검사 패드(5)의 상면 및 하면에 노출되어 있는 도전체(11)의 부식을 방지하기 위해 각 도전체(11)의 상,하면을 도금하는 것으로, 도금단계(S5)를 진행한 반도체 검사 패드(5)는 도전체(11)의 상면과 하면에 도금층을 더 포함한 것을 특징으로 한다.
또한, 상기 도금단계(S5)는 각 반도체 검사 패드의 외면 전체를 도금하게 되지만, 도전체(11) 이외의 절연체(필름 및 접착제)는 도금재료가 부착되지 않아 도금이 이루어지지 않는다.
따라서, 외면에 노출되어 있는 각 도전체(11)의 상,하면만 도금된다.
바람직한 실시예로서 외부로부터 전기에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 무전해 도금방법으로 도금을 진행하는 것이 바람직하며, 보다 높은 도금품질을 위해서 1차 도금과 2차 도금으로 나누어 진행할 수도 있다.
또한, 1차 도금과 2차 도금의 도금재료가 상이할 수도 있으며, 도전체(11)의 반응성(금속 원자가 산화되어 양이온이 되려는 경향)을 비교하여 도금할 금속을 정하게 되며, 도전체(11)가 반응성이 가장 높고, 1차 도금 금속, 2차 도금 금속 순으로 반응성이 낮은 금속을 사용하게 된다.
따라서, 금속의 반응성에 따라 도금 후 도전체(11)의 표면이 부식되는 것을 방지되는 효과가 발생하게 된다.
예를 들면, 도전체(11)로 Cu를 사용하고, 1차 도금만 진행할 경우 Au, Ag 등의 Cu보다 낮은 반응성을 가지는 금속을 사용하여 도금을 진행하게 된다.
또한, 도전체(11)로 Cu를 사용하고, 1차 도금과 2차 도금을 진행하게 되는 경우, 1차로 Ni, Ag 등의 Cu보다 낮은 반응성을 가지는 금속을 사용하여 1차 도금을 진행한 후, 2차 도금은 1차 도금을 진행한 금속보다 낮은 반응성을 가지는 Pt, Au 등의 금속으로 도금을 진행하게 된다.
바람직한 실시예로서 1차 도금만 진행할 경우 도금되는 두께는 1~10㎛가 바람직하며, 1차 도금과 2차 도금을 진행하게 되는 경우 도금되는 총 두께가 1~15㎛이 되도록 함이 바람직하다.
이상과 같이 본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양한 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형의 예들을 포함하도록 기술된 청구범위에 의해서 해석되어져야 한다.
1 : 금속 박판
2 : 필름
3 : 접착층
5 : 반도체 검사 패드
10 : 접착제
11 : 도전체
30 : 압연 롤러
50 : 레이저
60 : 1차 시트
61 : 2차 시트
62 : 스택
2 : 필름
3 : 접착층
5 : 반도체 검사 패드
10 : 접착제
11 : 도전체
30 : 압연 롤러
50 : 레이저
60 : 1차 시트
61 : 2차 시트
62 : 스택
Claims (8)
- 절연성 필름의 일면에 전도성 금속 박판을 부착하여 1차 시트가 제조되는 시트제조단계(S1)와;
상기 1차 시트의 금속 박판을 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 2차 시트가 제조되는 에칭단계(S2)와;
상기 2차 시트를 복수 개 적층하여 하나의 스택이 제조되는 적층단계(S3)와;
상기 적층된 스택을 소정의 두께로 수직절단하는 절단단계(S4)를 포함하는 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법.
- 제 1항에 있어서,
상기 필름은 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법.
- 제 1항에 있어서,
상기 적층단계는 라인상의 도전체가 형성된 2차 시트의 상부에 접착제를 도포하며,
상기 접착제로 구성된 접착층을 이용하여 복수 개의 2차 시트를 적층하는 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법.
- 제 3항에 있어서,
상기 접착층은 실리콘, 우레탄, PI, PET, PEN, PE, PP, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법.
- 제 1항에 있어서,
상기 절단단계 이후에 검사 패드의 표면에 무전해 도금을 하여 도전체의 산화를 방지하는 도금단계를 더 포함한 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법.
- 제 1항에 있어서,
상기 금속 박판은 Cu, Au, Ag, Pt, Fe, Al, Ni, Mg, Pb, Zn, Sn, Co, Cr, Mn, C 중 적어도 어느 하나를 포함하는 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드의 제조 방법.
- 사각형의 단면에 Y축 방향으로 소정의 길이를 가지는 절연체로 구성된 제 1층과;
상기 제 1층과 Z축 방향으로 동일한 높이와 Y축 방향으로 동일한 길이를 가지는 사각형 단면의 절연체를 일정한 간격마다 Z축 방향으로 관통하는 복수 개의 사각형 도전체로 구성된 제 2층과;
상기 제 1층과 제 2층이 X축 방향으로 교차 적층되어 전체적으로 사각형의 패드를 이루며,
상기 패드의 X축 양 끝단부에는 제 1층이 위치하는 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드.
- 제 7항에 있어서,
상기 사각형 도전체는 상면과 하면에 부식방지를 위한 도금층을 더 포함한 것을 특징으로 하는
접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140035410A KR101435459B1 (ko) | 2014-03-26 | 2014-03-26 | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
CN201480021321.8A CN105103282A (zh) | 2013-11-22 | 2014-04-03 | 层叠金属薄板的半导体检测板及其制造方法 |
EP14861114.8A EP2947685A4 (en) | 2013-11-22 | 2014-04-03 | SEMICONDUCTOR TEST RANGE HAVING STACKED METALLIC SHEETS AND METHOD FOR MANUFACTURING THE SAME |
US14/441,849 US20160254201A1 (en) | 2013-11-22 | 2014-04-03 | Semiconductor test pad with stacked thin metal sheets and method for manufacturing the same |
JP2016513863A JP2016536566A (ja) | 2013-11-22 | 2014-04-03 | 金属薄板を積層した半導体検査パッド及び製造方法 |
PCT/KR2014/002861 WO2015076465A1 (ko) | 2013-11-22 | 2014-04-03 | 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
CN201580000546.XA CN105122437A (zh) | 2014-03-26 | 2015-01-26 | 利用粘合剂层叠金属薄板的半导体检测板及其制造方法 |
PCT/KR2015/000779 WO2015147438A1 (ko) | 2014-03-26 | 2015-01-26 | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
JP2016513891A JP2016536567A (ja) | 2014-03-26 | 2015-01-26 | 接着剤を用いて金属薄板を積層した半導体検査パッド及び製造方法 |
TW105119299A TWI570825B (zh) | 2014-03-26 | 2015-02-13 | 利用黏合劑層疊金屬薄板的半導體檢測板及其製造方法 |
TW104105118A TW201546923A (zh) | 2014-03-26 | 2015-02-13 | 利用黏合劑層疊金屬薄板的半導體檢測板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140035410A KR101435459B1 (ko) | 2014-03-26 | 2014-03-26 | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101435459B1 true KR101435459B1 (ko) | 2014-08-28 |
Family
ID=51751553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140035410A KR101435459B1 (ko) | 2013-11-22 | 2014-03-26 | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2016536567A (ko) |
KR (1) | KR101435459B1 (ko) |
CN (1) | CN105122437A (ko) |
TW (2) | TW201546923A (ko) |
WO (1) | WO2015147438A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016536567A (ja) * | 2014-03-26 | 2016-11-24 | シリコーン バリー カンパニー,リミテッド | 接着剤を用いて金属薄板を積層した半導体検査パッド及び製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016536566A (ja) * | 2013-11-22 | 2016-11-24 | シリコーン バリー カンパニー,リミテッド | 金属薄板を積層した半導体検査パッド及び製造方法 |
CN114934290B (zh) * | 2022-03-09 | 2024-01-30 | 氢克新能源技术(上海)有限公司 | 一种气体扩散层及其加工工艺 |
CN118146725A (zh) * | 2024-04-30 | 2024-06-07 | 苏州微飞半导体有限公司 | 一种用于ic测试的垂直导电胶制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050005421A (ko) * | 2002-03-20 | 2005-01-13 | 니혼앗짜쿠단시세이소 가부시키가이샤 | 이방 도전 시트 및 그 제조 방법 |
KR20070025934A (ko) * | 2005-08-29 | 2007-03-08 | 김용욱 | 키탑패드의 제조방법 및 키탑패드 |
KR20110074183A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전기주식회사 | 금속회로기판 및 그 제조방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61240511A (ja) * | 1985-04-18 | 1986-10-25 | 松下電器産業株式会社 | 異方導電性接着剤シ−トの製造方法 |
JP3558298B2 (ja) * | 1991-03-15 | 2004-08-25 | ソニー株式会社 | 電極集合体、icソケット、icテスター、および電極集合体の製造方法 |
JPH06174750A (ja) * | 1992-12-09 | 1994-06-24 | Sharp Corp | 液晶パネル検査用プローバー |
JP2000243486A (ja) * | 1999-02-17 | 2000-09-08 | Jsr Corp | 異方導電性シート |
JP2001144414A (ja) * | 1999-11-11 | 2001-05-25 | Mitsui Mining & Smelting Co Ltd | プリントサーキットボードの製造方法 |
US6581276B2 (en) * | 2000-04-04 | 2003-06-24 | Amerasia International Technology, Inc. | Fine-pitch flexible connector, and method for making same |
WO2003079494A1 (fr) * | 2002-03-20 | 2003-09-25 | J.S.T. Mfg. Co., Ltd. | Feuille conductrice anisotrope et son procede de fabrication |
KR20040095296A (ko) * | 2002-03-20 | 2004-11-12 | 니혼앗짜쿠단시세이소 가부시키가이샤 | 이방 도전 시트 및 그 제조 방법 |
KR100772454B1 (ko) * | 2006-04-24 | 2007-11-01 | 엘지전자 주식회사 | 이방성 도전 필름 및 그 제조방법 |
US20090201038A1 (en) * | 2008-02-11 | 2009-08-13 | Knickerbocker John U | Test head for functional wafer level testing, system and method therefor |
TWI377624B (en) * | 2008-05-13 | 2012-11-21 | Ind Tech Res Inst | Conducting film structure, fabrication method thereof, and conducting film type probe device for ic |
CN101383256B (zh) * | 2008-10-23 | 2011-09-28 | 上海交通大学 | 大长径比侧壁电极及其制造方法 |
KR20100060272A (ko) * | 2008-11-27 | 2010-06-07 | (주)보람하이테크 | 단방향 도전성 시트 및 그 제조 방법 |
KR101150762B1 (ko) * | 2011-10-19 | 2012-06-08 | 실리콘밸리(주) | 반도체소자 테스트용 콘텍트 제조방법 |
US20150050778A1 (en) * | 2012-03-07 | 2015-02-19 | Toray Industries, Inc. | Method and apparatus for producing semiconductor device |
KR101435459B1 (ko) * | 2014-03-26 | 2014-08-28 | 실리콘밸리(주) | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
KR101374770B1 (ko) * | 2013-11-22 | 2014-03-17 | 실리콘밸리(주) | 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법 |
JP2016536566A (ja) * | 2013-11-22 | 2016-11-24 | シリコーン バリー カンパニー,リミテッド | 金属薄板を積層した半導体検査パッド及び製造方法 |
-
2014
- 2014-03-26 KR KR1020140035410A patent/KR101435459B1/ko active IP Right Grant
-
2015
- 2015-01-26 WO PCT/KR2015/000779 patent/WO2015147438A1/ko active Application Filing
- 2015-01-26 JP JP2016513891A patent/JP2016536567A/ja not_active Withdrawn
- 2015-01-26 CN CN201580000546.XA patent/CN105122437A/zh active Pending
- 2015-02-13 TW TW104105118A patent/TW201546923A/zh unknown
- 2015-02-13 TW TW105119299A patent/TWI570825B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050005421A (ko) * | 2002-03-20 | 2005-01-13 | 니혼앗짜쿠단시세이소 가부시키가이샤 | 이방 도전 시트 및 그 제조 방법 |
KR20070025934A (ko) * | 2005-08-29 | 2007-03-08 | 김용욱 | 키탑패드의 제조방법 및 키탑패드 |
KR20110074183A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전기주식회사 | 금속회로기판 및 그 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016536567A (ja) * | 2014-03-26 | 2016-11-24 | シリコーン バリー カンパニー,リミテッド | 接着剤を用いて金属薄板を積層した半導体検査パッド及び製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI570825B (zh) | 2017-02-11 |
TW201639056A (zh) | 2016-11-01 |
CN105122437A (zh) | 2015-12-02 |
TW201546923A (zh) | 2015-12-16 |
WO2015147438A1 (ko) | 2015-10-01 |
JP2016536567A (ja) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101435459B1 (ko) | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 | |
KR101374770B1 (ko) | 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법 | |
US9642246B2 (en) | Printed circuit board and the method for manufacturing the same | |
TW201346269A (zh) | 用於探針卡之空間變換器及其製造方法 | |
US20180310417A1 (en) | Circuit board structure and method for forming the same | |
KR100952843B1 (ko) | 반도체 소자 테스트용 콘택터 및 그 제조방법 | |
CN110612452B (zh) | 用于电子器件的测试设备的探针卡多层结构的制造方法 | |
CN109983628B (zh) | 导电粒子配置膜、其制造方法、检查探头单元、导通检查方法 | |
JP5968640B2 (ja) | インダクタ及びその製造方法 | |
JP2016536566A (ja) | 金属薄板を積層した半導体検査パッド及び製造方法 | |
JP7175132B2 (ja) | 電気コネクターの製造方法 | |
CN112292430A (zh) | 含有填料的膜 | |
EP2784519B1 (en) | Method for manufacturing a contact for testing a semiconductor device | |
JP2000340277A (ja) | インターコネクタ及びその製造方法 | |
TWI420607B (zh) | Method of manufacturing electrical contact device | |
KR101856582B1 (ko) | 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법 | |
KR20100060272A (ko) | 단방향 도전성 시트 및 그 제조 방법 | |
CN107546139B (zh) | 微铜柱的制造方法 | |
KR101086006B1 (ko) | 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛 | |
US20100221412A1 (en) | Method for manufacturing a substrate | |
JP2020027725A (ja) | 電気コネクター及びその製造方法 | |
JP7175166B2 (ja) | 配線シート及びその製造方法 | |
KR20160110588A (ko) | 반도체 장치 및 그 제조 방법 | |
JP6548963B2 (ja) | プローブの製造方法、プローブ、プローブ積層体、プローブ組立体およびプローブ組立体の製造方法 | |
JP2006138825A (ja) | シート状プローブおよびその製造方法ならびにその応用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170518 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180524 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 6 |