KR101427878B1 - Light Emitting Diode and Package thereof - Google Patents

Light Emitting Diode and Package thereof Download PDF

Info

Publication number
KR101427878B1
KR101427878B1 KR1020080012769A KR20080012769A KR101427878B1 KR 101427878 B1 KR101427878 B1 KR 101427878B1 KR 1020080012769 A KR1020080012769 A KR 1020080012769A KR 20080012769 A KR20080012769 A KR 20080012769A KR 101427878 B1 KR101427878 B1 KR 101427878B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
semiconductor layer
cell
cells
Prior art date
Application number
KR1020080012769A
Other languages
Korean (ko)
Other versions
KR20090087374A (en
Inventor
김성우
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080012769A priority Critical patent/KR101427878B1/en
Publication of KR20090087374A publication Critical patent/KR20090087374A/en
Application granted granted Critical
Publication of KR101427878B1 publication Critical patent/KR101427878B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G7/00—Overhead installations of electric lines or cables
    • H02G7/05—Suspension arrangements or devices for electric cables or lines
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L3/00—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets
    • F16L3/02—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets partly surrounding the pipes, cables or protective tubing
    • F16L3/04—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets partly surrounding the pipes, cables or protective tubing and pressing it against a wall or other support
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L3/00—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets
    • F16L3/08—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing
    • F16L3/12—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing
    • F16L3/137—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing and consisting of a flexible band
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예서는 기판, 상기 기판 상에 셀 별로 나뉘어져 형성되어 있는 제1 반도체층, 상기 셀 별로 상기 제1 반도체층 상에 형성되어 있는 제2 반도체층 및 이웃한 셀 사이의 제1 반도체층 및 제2 반도체층을 전기적으로 연결하는 제1 배선을 포함하는 발광 다이오드를 제공한다.One embodiment of the present invention is a semiconductor device comprising a substrate, a first semiconductor layer formed on the substrate by cells, a second semiconductor layer formed on the first semiconductor layer for each cell, And a first wiring electrically connecting the first semiconductor layer and the second semiconductor layer.

발광, 다이오드. 패키지, 개구율 Emitting diode, diode. Package, aperture ratio

Description

발광 다이오드 및 이를 이용한 패키지{Light Emitting Diode and Package thereof}[0001] DESCRIPTION [0002] LIGHT EMITTING DIODE AND PACKAGE [0003]

본 발명은 셀(Cell) 단위로 구획해서 만든 발광 다이오드 및 그 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a light emitting diode (LED)

발광 다이오드(Light Emitting Diode)는 이종 반도체를 PN 접합시켜 만든 발광 소자이다. 발광 다이오드는 PN 접합에서 전자가 가지는 에너지가 직접 빛 에너지로 변환되면서 발광이 일어나는데, 반도체에 주입된 전자와 정공은 밴드 갭(band gap)을 넘어 접합부에서 재결합한다. 이 과정에서, 밴드 갭에 해당하는 에너지가 방출되면서 빛이 나게 된다.Light Emitting Diode (LED) is a light emitting device made by PN junction of heterogeneous semiconductor. In a light emitting diode, the energy of an electron in a PN junction is directly converted into light energy, and light emission occurs. The electrons and holes injected into the semiconductor recombine at a junction beyond a band gap. In this process, energy corresponding to the bandgap is emitted and light is emitted.

이 같은 발광 다이오드는 접합되는 반도체 사이의 밴드 갭에 따라 발광 색상이 결정된다. 따라서, 접합하는 반도체의 밴드 갭을 잘 이용하게 되면, 청색, 녹색, 백색 등 원하는 대로 색상을 조절할 수가 있다.In such a light emitting diode, the emission color is determined according to the band gap between the semiconductors to be bonded. Therefore, if the bandgap of the semiconductor to be bonded is utilized well, the color can be adjusted as desired such as blue, green, and white.

또한, 발광 다이오드는 구조가 간단하고, 저렴하게 대량 생산이 가능하기 때 문에, 여려 분야에서 각광을 받고 있으며, 박형으로도 구현이 가능하기 때문에 수광형 디스플레이의 백라이트로도 많이 사용되고 있다.In addition, since the light emitting diode is simple in structure and can be mass-produced at a low cost, it is widely used as a backlight of a light receiving display because it can be realized in a thin shape.

이와 같은 발광 다이오드는 1개의 패키지 안에 다수의 발광 다이오드를 팩키징해서 사용한다.Such a light emitting diode packages a plurality of light emitting diodes in one package.

그런데, 종래 기술은 다수의 발광 다이오드를 1개의 패키지에 집적시키는 과정에서 패키지 내부의 리드 프레임에 발광 다이오드를 부착시키는 칩 본딩 과정이나, 발광 다이오드에서 리드 프레임으로 배선 연결을 위한 와이어 본딩 과정 등이 패키지에 실장되는 모든 발광 다이오드마다 행해져야 하기 때문에, 작업 공수가 많이 들고 이에 따라서 제조 원가가 상승하는 등의 문제가 있다.However, in the related art, a chip bonding process in which a light emitting diode is attached to a lead frame inside a package in a process of integrating a plurality of light emitting diodes into one package, a wire bonding process for wiring connection from a light emitting diode to a lead frame, Emitting diode mounted on the light-emitting diodes. Therefore, there is a problem that the number of workings increases and thus the manufacturing cost rises.

또한, 배선 연결을 위해서 발광 다이오드마다 와이어 배선을 만드는 경우에, 이 와이어 배선으로 인해서 빛이 나오는 공간이 줄어들어, 패키지의 발광 효율이 떨어지는 문제가 있다.In addition, in the case of making wire wiring for each light emitting diode for wiring connection, there is a problem that space for emitting light is reduced due to the wire wiring, and the luminous efficiency of the package is lowered.

이상과 같은 문제점들은 특히, 단일 색의 발광 다이오드 복수 개를 1개의 패키지에 실장하는 경우에 두드러진다.The above problems are particularly noticeable when a plurality of light emitting diodes of a single color are mounted in one package.

본 발명이 이루고자 하는 기술적 과제는, 1개의 패키지에 실장되는 복수의 발광 다이오드를 일체화시켜 형성하는 것으로, 상술한 문제점을 해결하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to solve the above-described problems by integrating a plurality of light emitting diodes mounted in one package.

또한, 본 발명의 다른 기술적 과제는 패키지를 수리하기 편리하도록 구성하는데 있다.In addition, another technical problem of the present invention is to make the package easy to repair.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. Other objects, which will be apparent to those skilled in the art, It will be possible.

이 같은 기술적 과제를 해결하는 본 발명의 일 실시예서는 기판, 상기 기판 상에 셀 별로 나뉘어져 형성되어 있는 제1 반도체층, 상기 셀 별로 상기 제1 반도체층 상에 형성되어 있는 제2 반도체층 및 이웃한 셀 사이의 제1 반도체층 및 제2 반도체층을 전기적으로 연결하는 제1 배선을 포함하는 발광 다이오드를 제공한다.According to an aspect of the present invention, there is provided a semiconductor device including a substrate, a first semiconductor layer formed on the substrate by cells, a second semiconductor layer formed on the first semiconductor layer, And a first wiring electrically connecting the first semiconductor layer and the second semiconductor layer between one cell.

여기서, 본 발명의 일 실시예에서 제공하는 발광 다이오드는 상기 제1 반도체층에 형성되어서 상기 기판을 드러내고, 상기 셀을 구획하는 슬릿을 포함할 수 있다. 또한, 상기 슬릿과 상기 제1 반도체층의 측벽에 형성되는 절연막을 더 포함할 수도 있다.Here, the light emitting diode provided in an embodiment of the present invention may include a slit formed in the first semiconductor layer to expose the substrate and partition the cell. The semiconductor device may further include an insulating layer formed on the sidewall of the first semiconductor layer.

또한, 본 발명의 일 실시예에서 제공하는 발광 다이오드는 상기 셀 별로 형성되는 n형 금속 전극과 p형 금속 전극을 더 포함할 수 있다.In addition, the light emitting diode provided in the embodiment of the present invention may further include an n-type metal electrode and a p-type metal electrode formed for each cell.

그리고, 상기 제1 배선은 ITO, CTO, GTO를 포함하는 투명한 산화물로 이루어지는 것이 바람직하다.The first wiring is preferably made of a transparent oxide including ITO, CTO and GTO.

또한, 본 발명의 일 실시예에서 제공하는 발광 다이오드는 상기 제2 반도체층의 크기가 셀 별로 다를 수도 있다.In addition, the size of the second semiconductor layer of the light emitting diode provided in an embodiment of the present invention may be different for each cell.

그리고, 본 발명의 다른 실시예에서는 다수의 셀로 구획되어 있는 발광 다이오드 및 상기 발광 다이오드를 실장하고, 상기 발광 다이오드와 전기적으로 연결되는 제2 배선이 형성되어 있는 패키지 구조물을 포함하고, 상기 발광 다이오드는, 기판, 상기 기판 상에 셀 별로 나뉘어져 형성되어 있는 제1 반도체층, 상기 셀 별로 상기 제1 반도체층 상에 형성되어 있는 제2 반도체층 및 이웃한 셀 사이의 제1 반도체층 및 제2 반도체층을 전기적으로 연결하는 제1 배선을 포함하는 발광 다이오드 패키지를 제공한다.According to another embodiment of the present invention, there is provided a light emitting device including a light emitting diode partitioned into a plurality of cells and a package structure having the light emitting diode mounted thereon and a second wiring electrically connected to the light emitting diode formed therein, A substrate, a first semiconductor layer formed on the substrate, the first semiconductor layer being formed on the substrate, the second semiconductor layer being formed on the first semiconductor layer for each cell, and the first semiconductor layer and the second semiconductor layer between neighboring cells, And a first wiring electrically connecting the light emitting diode package and the light emitting diode package.

여기서, 상기 셀 중 어느 하나의 제1 반도체 층과 다른 하나의 제2 반도체층에 각각 연결되어 있는 제3 배선을 포함할 수 있으며, 이 경우에 상기 패키지 구조물은 상기 제3 배선을 통해서 상기 발광 다이오드와 연결된다.In this case, the package structure may include a third wiring connected to one of the first semiconductor layers and the second semiconductor layer, respectively. In this case, the package structure may be connected to the light emitting diode Lt; / RTI >

본 발명의 제1 실시예에 따른 발광 다이오드는 다수의 셀로 구획되어 있기 때문에, 빛이 나오는 영역을 많이 확보할 수 있고, 또한 패키지에 직접화하는 경우 에, 1개의 발광 다이오드로 구성되어 있기 때문에, 종래 기술처럼 각 발광 다이오드 별로 배선 작업을 필요가 없어, 그 만큼 작업 공수, 제작 비용 등을 절감할 수 있다.Since the light emitting diode according to the first embodiment of the present invention is divided into a plurality of cells, it is possible to secure a large light emitting area, and when the light emitting diode is directly converted into a package, It is not necessary to perform the wiring work for each light emitting diode as in the conventional art, and thus the number of working hours, manufacturing cost, and the like can be reduced accordingly.

또한, 본 발명의 제1 실시예에 따른 발광 다이오드는 종래 기술처럼 발광 다이오드별로 와이어 배선을 사용할 필요가 없기 때문에, 발광 다이오드의 직접화를 종전보다 높일 수가 있고, 패키지 안에 발광 다이오드가 셀 단위로 구획되어 있기 때문에, 불연속면이 많아져 발광 다이오드의 광효율이 좋아지는 효과가 있다.In addition, since the light emitting diode according to the first embodiment of the present invention does not need to use wire wiring for each light emitting diode as in the prior art, direct light emission of the light emitting diode can be made higher than before, Therefore, there is an effect that the light efficiency of the light emitting diode is improved by increasing the discontinuity surface.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. The details of other embodiments are included in the detailed description and drawings. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 나타낸 것이고, 도 2 내지 도 4는 도 1에 도시한 발광 다이오드 패키지를 형성하는 과정을 설명하는 도면이다. 도 1 내지 도 4를 참조로 본 발명의 제1 실시예에 따른 발광 다이오드를 설명하면 다음과 같다.FIG. 1 illustrates a light emitting diode according to a first embodiment of the present invention, and FIGS. 2 through 4 illustrate a process of forming the light emitting diode package shown in FIG. 1. Referring to FIG. A light emitting diode according to a first embodiment of the present invention will now be described with reference to FIGS. 1 to 4. FIG.

본 발명의 제1 실시예에서는 사파이어 기판(10)상에서 성장된 에피층(11)을 사용해서 셀(cell) 단위로 구획된 발광 다이오드를 형성한다. In the first embodiment of the present invention, the epi-layer 11 grown on the sapphire substrate 10 is used to form a light-emitting diode partitioned on a cell-by-cell basis.

먼저, 사진식각 공정을 이용해서 에피층(11)을 패터닝한다. 이에 따라서, 제1 반도체층(이하, n형 GaN층)(11a)이 1차로 노출된다(도 2a 참조). 보다 자세히, 에피층(11) 상에 포토 레지스트를 형성한 다음에, 이 포토 레지스트를 패터닝해서 에피층(11)에 전사할 패턴을 완성한다. 그 다음으로, 패터닝된 포토 레지스트를 베리어로 에피층(11)을 식각해서 에피층(11)의 n형 GaN층(11a)을 부분적으로 노출시켜 포토 레지스트의 패턴을 전사한다. 이에 따라서, 제2 반도체층(이하, p형 GaN층)(11b)이 섬 모양으로 n형 GaN층(11a) 위에 형성된다.First, the epitaxial layer 11 is patterned using a photolithography process. Accordingly, the first semiconductor layer (hereinafter, the n-type GaN layer) 11a is exposed primarily (see Fig. 2A). More specifically, after a photoresist is formed on the epi layer 11, the photoresist is patterned to complete a pattern to be transferred to the epi-layer 11. Next, the patterned photoresist is used as a barrier to etch the epi layer 11 to partially expose the n-type GaN layer 11a of the epi-layer 11 to transfer the pattern of the photoresist. Accordingly, a second semiconductor layer (hereinafter, a p-type GaN layer) 11b is formed on the n-type GaN layer 11a in island shape.

다음으로, 포토 레지스트를 베리어로 n형 GaN층(11a)을 식각해서 셀(Cell)을 나누는 슬릿(111)을 형성한다(도 2b 참조). 여기서, 셀은 발광 다이오드에서 빛이 나오는 영역을 의미한다.Next, the n-type GaN layer 11a is etched with the photoresist as a barrier to form a slit 111 for dividing the cell (see Fig. 2B). Here, the cell means a region where light is emitted from the light emitting diode.

이 슬릿(111)은 섬 모양으로 형성되어 있는 p형 GaN층(11b) 사이로 위치하며, 이에 따라서, 제1 내지 제3 셀(CELL 1, CELL 2, CELL 3)을 포함하는 3개의 셀이 만들어진다(도 2b 참조). 도면에서는 1개의 발광 다이오드에 3개의 셀이 만들어지는 것을 예시하지만, 반드시 이에 한정되는 것은 아니며, 발광 다이오드의 크기, 셀의 크기 등에 따라서 셀의 개수는 결정된다.The slit 111 is located between the island-shaped p-type GaN layers 11b. Accordingly, three cells including the first through third cells CELL 1, CELL 2, and CELL 3 are formed (See FIG. 2B). In the drawing, three cells are formed in one light emitting diode. However, the number of cells is not limited thereto, and the number of cells is determined according to the size of the light emitting diode, the size of the cell, and the like.

한편, 슬릿(111)은 기판(10)을 노출시켜서, 각 셀에 포함되는 n형 GaN층(11a)을 전기적으로 분리시킨다. 이에 따라서, 셀(CELL 1, CELL 2, CELL 3) 별로 n형 GaN층(11a)과 p형 GaN층(11b)이 각각 형성된다.On the other hand, the slit 111 exposes the substrate 10 to electrically isolate the n-type GaN layer 11a included in each cell. Accordingly, the n-type GaN layer 11a and the p-type GaN layer 11b are formed for each cell (CELL 1, CELL 2, CELL 3).

다음으로, 셀(CELL 1, CELL 2, CELL 3)마다 p형 및 n형 금속 전극(13a, 13b)을 형성한다(도 3 참조). 금속 전극(13)은 바람직하게 Cu와 Au의 복합층으로 형성될 수 있다. 이 경우에, Cr층은 5(nm) ∼ 50(nm)의 두께로 형성되는 것이 바람직하고, Au층은 500(nm) ∼ 2000(nm)의 두께로 형성되는 것이 바람직하다.Next, p-type and n-type metal electrodes 13a and 13b are formed for each of the cells (CELL 1, CELL 2, and CELL 3) (see FIG. 3). The metal electrode 13 may preferably be formed of a composite layer of Cu and Au. In this case, the Cr layer is preferably formed to a thickness of 5 (nm) to 50 (nm), and the Au layer is preferably formed to a thickness of 500 (nm) to 2000 (nm).

p형 금속 전극(13a)은 각 셀(CELL 1 ∼ CELL 3)의 애노드(anode) 측과 연결이 되고, n형 금속 전극(13b)은 각 셀(CELL 1 ∼ CELL 3)의 캐소드(cathode) 측과 연결이 된다. 따라서, p형 금속 전극(13a)은 p형 GaN층(11b) 위에 형성이 돼서 p형 GaN층(11b)과 접촉을 통해서 전기적으로 연결이 되고, n형 금속 전극(13b)은 n형 GaN층(11a) 위에 형성이 돼서 n형 GaN층(11a)과 접촉을 통해서 전기적으로 연결이 된다.The p-type metal electrode 13a is connected to the anode side of each of the cells CELL1 to CELL3 and the n-type metal electrode 13b is connected to the cathode of each of the cells CELL1 to CELL3. . Thus, the p-type metal electrode 13a is formed on the p-type GaN layer 11b and is electrically connected to the p-type GaN layer 11b by contact therewith. The n-type metal electrode 13b is electrically connected to the n- Type GaN layer 11a and is electrically connected through contact with the n-type GaN layer 11a.

이처럼, 각 셀(CELL 1 ∼ CELL 3)의 금속 전극을 형성한 다음에는 p형 GaN층(11b)과 n형 GaN층(11a)이 전기적으로 연결되는 것을 방지하기 위해서 슬릿(111)과 p형 GaN층(11b)의 측벽에 절연막(15)을 형성한다. 절연막(15)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법 등으로 형성할 수 있고, 광 투과율이 좋은 SiO2, SiNx, SiON과 같은 산화물로 형성되는 것이 바람직하다(도 4 참조). In order to prevent the p-type GaN layer 11b and the n-type GaN layer 11a from being electrically connected after forming the metal electrodes of the cells CELL 1 to CELL 3, the slits 111 and the p- The insulating film 15 is formed on the side wall of the GaN layer 11b. The insulating film 15 may be formed by a PECVD (Plasma Enhanced Chemical Vapor Deposition) method or the like, and is preferably formed of an oxide such as SiO 2, SiN x, or SiON having good light transmittance (see FIG. 4).

절연막(15)을 형성한 다음으로는, 각 셀(CELL 1 ∼ CELL 3)의 금속 전극(13a, 13b)을 전기적으로 연결하는 제1 배선(17)을 금속 전극(13a, 13b) 사이의 n형 GaN층(11a)과 절연막(15)에 걸쳐 형성한다(도 1 참조).After forming the insulating film 15, the first wiring 17 for electrically connecting the metal electrodes 13a and 13b of each cell CELL 1 to CELL 3 is electrically connected to the n electrodes 13a and 13b between the metal electrodes 13a and 13b. Type GaN layer 11a and the insulating film 15 (see Fig. 1).

제1 배선(17)은 제1 셀(CELL 1)의 p형 금속 전극(13a)과 제2 셀(CELL 2)의 n형 금속 전극(13b), 제2 셀(CELL 2)의 p형 금속 전극(13a)과 제3 셀((CELL 3)의 n형 금속 전극(13b)을 각각 연결하도록 형성이 된다. 이 같은 제1 배선(17)은 투명한 도전 물질인 ITO, CTO, GTO와 같은 물질로 형성해서, 각 셀(CELL 1 ∼ CELL 3)에서 나오는 빛을 차단하지 않도록 구성된다.The first wiring 17 is electrically connected to the p-type metal electrode 13a of the first cell CELL 1 and the n-type metal electrode 13b of the second cell CELL 2, The first wiring 17 is formed to connect the electrode 13a and the n-type metal electrode 13b of the third cell CELL 3. The first wiring 17 may be formed of a transparent conductive material such as ITO, CTO, or GTO So as not to block the light emitted from each of the cells CELL 1 to CELL 3.

이상과 같은 공정을 거쳐 1개의 발광 다이오드가 다수의 셀로 구획된 상태로 형성이 된다.Through the process described above, one light emitting diode is formed in a state partitioned into a plurality of cells.

이처럼, 본 발명의 제1 실시예에 따른 발광 다이오드는 다수의 셀로 구획되어 있기 때문에, 빛이 나오는 영역을 많이 확보할 수 있고, 또한 패키지에 직접화하는 경우에, 1개의 발광 다이오드로 구성되어 있기 때문에, 종래 기술처럼 각 발광 다이오드 별로 배선 작업을 필요가 없어, 그 만큼 작업 공수, 제작 비용 등을 절감할 수 있다.As described above, since the light emitting diode according to the first embodiment of the present invention is divided into a plurality of cells, it is possible to secure a large area where light is emitted, and when the light emitting diode is directly converted into a package, Therefore, it is not necessary to perform the wiring work for each light emitting diode as in the prior art, thereby reducing the work cost, manufacturing cost, and the like.

또한, 본 발명의 제1 실시예에 따른 발광 다이오드는 종래 기술처럼 발광 다이오드별로 와이어 배선을 사용할 필요가 없기 때문에, 발광 다이오드의 직접화를 종전보다 높일 수가 있고, 패키지 안에 발광 다이오드가 셀 단위로 구획되어 있기 때문에, 불연속면이 많아져 발광 다이오드의 광효율이 좋아지는 효과가 있다.In addition, since the light emitting diode according to the first embodiment of the present invention does not need to use wire wiring for each light emitting diode as in the prior art, direct light emission of the light emitting diode can be made higher than before, Therefore, there is an effect that the light efficiency of the light emitting diode is improved by increasing the discontinuity surface.

도 5는 본 발명의 제2 실시예에 따른 발광 다이오드 패키지를 나타낸 것이다. 실시예 2에 따른 발광 다이오드 패키지는 제1 실시예와 비교해서, 제1 셀(CELL 1)의 p형 금속 전극, 제2 셀(CELL 2)의 n형, p형 금속 전극, 제3 셀(CELL 3)의 n형 금속 전극을 형성하지 않고, 제1 배선(17)을 이용한다는 점에서 제1 실시예와 다르다. 이 같은 경우, 실시예 1에서 금속 전극(13)에 의해서 차폐되던 빛이 추가로 방출되는 이점이 있다.5 shows a light emitting diode package according to a second embodiment of the present invention. The LED package according to the second embodiment is different from the first embodiment in that the p-type metal electrode of the first cell (CELL 1), the n-type, the p-type metal electrode of the second cell (CELL 2) The third embodiment differs from the first embodiment in that the first wiring 17 is used without forming the n-type metal electrode of the CELL 3. In this case, there is an advantage that the light shielded by the metal electrode 13 is further emitted in the first embodiment.

그리고, 도 6은 본 발명의 제3 실시예에 따른 발광 다이오드 패키지를 나타낸 것이다. 실시예 3에 따른 발광 다이오드는 n형 GaN층(11a)과 접촉하는 제1 배선(17)을 줄여서 섬 상의 p형 GaN층의 면적이 실시예 2 보다 크게 형성한다는 점에서 차이가 있다. 이 같은 구성에 따르면, 실시예 3은 실시예 2에서보다 더 많은 빛 을 얻을 수가 있다.6 illustrates a light emitting diode package according to a third embodiment of the present invention. The light emitting diode according to the third embodiment differs from the light emitting diode according to the third embodiment in that the area of the island-like p-type GaN layer is formed larger than that of the second embodiment by shortening the first wiring 17 in contact with the n-type GaN layer 11a. According to such a configuration, the third embodiment can obtain more light than the second embodiment.

이하, 이처럼 구성되는 발광 다이오드를 이용한 패키지를 설명하면 다음과 같다. 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 패키지의 개략적인 구성을 보여주는 단면도이다.Hereinafter, a package using the light emitting diode constructed as above will be described. 7 is a cross-sectional view illustrating a schematic configuration of a light emitting diode package according to an embodiment of the present invention.

도 7을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드 패키지는, 다수의 셀로 구획되어 있는 발광 다이오드(1)와, 이 발광 다이오드(1)를 실장하여 전기적으로 연결하기 위해 적어도 하나의 캐비티(61)가 상부에 형성된 패키지 구조물(60)을 포함한다.7, a light emitting diode package according to an embodiment of the present invention includes a light emitting diode 1 partitioned into a plurality of cells, at least one cavity (not shown) for mounting and electrically connecting the light emitting diode 1, And a package structure (60) having an upper portion (61) formed thereon.

도시된 바와 같이, 캐비티(61)는 패키지 구조물(60)의 상부면으로부터 기설정된 폭과 높이를 갖고 바닥면이 패키지 구조물(60)의 상부면과 평행하고 측벽이 경사지게 형성될 수 있다.The cavity 61 may have a predetermined width and height from the top surface of the package structure 60 and the bottom surface may be parallel to the top surface of the package structure 60 and the side walls may be inclined.

발광 다이오드(1)는 캐비티(61)의 바닥면에 실장되어 있으며, 제2 배선(68)과 전기적으로 연결되어 있다. 여기서, 제2 배선(68)은 패키지 구조물(60)의 표면을 따라서 형성되어 있을 수 있으며, 발광 다이오드(1)는 와이어 본딩 등의 방식으로 제2 배선(68)에 각각 연결될 수 있다. 예를 들어, 외어어(21)가 발광 다이오드(1) 중 제1 셀(CELL 1)의 n형 금속 전극(13a)과 제3 셀((CELL 3)의 p형 금속 전극(13b)에 각각 연결되어 있다. 또한, 제3 배선(21)은 각각 패키지 구조물(60)의 제2 배선(68)에 연결됨으로써 발광 다이오드(1)는 배선(68)과 전기적으로 연결된다.The light emitting diode 1 is mounted on the bottom surface of the cavity 61 and is electrically connected to the second wiring 68. Here, the second wires 68 may be formed along the surface of the package structure 60, and the light emitting diodes 1 may be connected to the second wires 68 by wire bonding or the like. For example, when the external word 21 is connected to the n-type metal electrode 13a of the first cell CELL 1 of the light emitting diode 1 and the p-type metal electrode 13b of the third cell CELL 3 The third wires 21 are connected to the second wires 68 of the package structure 60 so that the light emitting diodes 1 are electrically connected to the wires 68. [

종전과 비교해서, 종전에는 패키지에 다수의 발광 다이오드(1)가 존재하기 때문에, 각 발광 다이오드별로 와이어를 배선과 본딩해야 하지만, 본 발명에서는 1개의 발광 다이오드(1)로 구성되어 있기 때문에, 제3 배선을 1번만 연결하기만 하면 된다.In the past, since a plurality of light emitting diodes 1 exist in the package, wires have to be bonded to each wiring for each light emitting diode. However, in the present invention, since one light emitting diode 1 is used, 3 Connect the wires only once.

한편, 발광 다이오드(1)로는 예를 들면 적색(Red), 녹색(Green) 또는 청색(Blue), UV 광 등 다양한 종류의 광을 방출하는 하나 또는 둘 이상의 발광 다이오드가 사용될 수 있다.The light emitting diode 1 may include one or more light emitting diodes that emit various kinds of light such as red, green, blue, and UV light.

또한, 발광 다이오드(1)의 외측에 형광체를 도포하여 발광 다이오드(1)에서 방출되는 광의 파장을 변환함으로써 원하는 색상의 광을 구현할 수 있다.Further, by applying a phosphor to the outside of the light emitting diode 1 to convert the wavelength of the light emitted from the light emitting diode 1, light of a desired color can be realized.

패키지 구조물(60)의 캐비티(61)에 실장된 발광 다이오드(1)의 상부에는 필요에 따라 예를 들면 상기 패키지 구조물(60)의 상부면과 동일한 높이로 평평하게 또는 볼록한 렌즈 형상으로 투광성 수지(5)가 형성될 수 있다.The upper part of the light emitting diode 1 mounted on the cavity 61 of the package structure 60 may be provided with a translucent resin (for example, as a flat or convex lens with the same height as the upper surface of the package structure 60 5 may be formed.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. will be. Therefore, it should be understood that the above-described embodiments are to be considered in all respects as illustrative and not restrictive, the scope of the invention being indicated by the appended claims rather than the foregoing description, It is intended that all changes and modifications derived from the equivalent concept be included within the scope of the present invention.

도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 나타낸 것이다. 1 shows a light emitting diode according to a first embodiment of the present invention.

도 2a 내지 도 4는 도 1의 발광 다이오드 패키지를 제조하는 과정을 나타낸 것이다.2A to 4B show a process of manufacturing the LED package of FIG.

도 5는 본 발명의 제2 실시예에 따른 발광 다이오드 패키지를 나타낸 것이다.5 shows a light emitting diode package according to a second embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 발광 다이오드 패키지를 나타낸 것이다.6 shows a light emitting diode package according to a third embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 나타낸 것이다.7 illustrates a light emitting diode package according to an embodiment of the present invention.

Claims (8)

기판;Board; 상기 기판 상에 셀 별로 나뉘어져 형성되어 있는 제1 반도체층;A first semiconductor layer formed on the substrate and divided into cells; 상기 셀 별로 상기 제1 반도체층 상에 형성되어 있는 제2 반도체층; 및A second semiconductor layer formed on the first semiconductor layer for each cell; And 이웃한 셀 사이의 제1 반도체층 및 제2 반도체층을 전기적으로 연결하며, ITO, CTO, GTO를 포함하는 투명한 산화물로 이루어진 제1 배선을 포함하는 발광 다이오드.And a first wiring electrically connecting the first semiconductor layer and the second semiconductor layer between adjacent cells and made of a transparent oxide including ITO, CTO, and GTO. 제1항에 있어서,The method according to claim 1, 상기 제1 반도체층과 상기 제2 반도체층의 측벽을 따라서 각 셀마다 형성되는 절연막을 더 포함하는 발광 다이오드.And an insulating film formed for each cell along the sidewalls of the first semiconductor layer and the second semiconductor layer. 제1항에 있어서,The method according to claim 1, 상기 셀 별로 형성되는 n형 금속 전극과 p형 금속 전극을 더 포함하는 발광 다이오드.Further comprising an n-type metal electrode and a p-type metal electrode formed on the cell-by-cell basis. 삭제delete 제1항에 있어서,The method according to claim 1, 상기 제2 반도체층의 크기가 상기 셀 별로 다른 발광 다이오드.Wherein the size of the second semiconductor layer is different for each cell. 다수의 셀로 구획되어 있는 발광 다이오드; 및A light emitting diode partitioned into a plurality of cells; And 상기 발광 다이오드를 실장하고, 상기 발광 다이오드와 전기적으로 연결되는 제2 배선이 형성되어 있는 패키지 구조물을 포함하고,And a package structure in which the light emitting diode is mounted and a second wiring electrically connected to the light emitting diode is formed, 상기 발광 다이오드는,The light- 기판;Board; 상기 기판 상에 셀 별로 나뉘어져 형성되어 있는 제1 반도체층;A first semiconductor layer formed on the substrate and divided into cells; 상기 셀 별로 상기 제1 반도체층 상에 형성되어 있는 제2 반도체층; 및A second semiconductor layer formed on the first semiconductor layer for each cell; And 이웃한 셀 사이의 제1 반도체층 및 제2 반도체층을 전기적으로 연결하며, ITO, CTO, GTO를 포함하는 투명한 산화물로 이루어진 제1 배선을 포함하는 발광 다이오드 패키지.And a first wiring electrically connecting the first semiconductor layer and the second semiconductor layer between adjacent cells and made of a transparent oxide including ITO, CTO, and GTO. 제6항에 있어서,The method according to claim 6, 상기 발광 다이오드의 셀 중 어느 하나의 제1 반도체층과 다른 하나의 제2 반도체층에 각각 연결되어 있는 제3 배선을 포함하고,And a third wiring connected to one of the first semiconductor layers and one of the second semiconductor layers of the cells of the light emitting diode, 상기 패키지 구조물은 상기 제3 배선을 통해서 상기 발광 다이오드와 연결되어 있는 발광 다이오드 패키지.Wherein the package structure is connected to the light emitting diode through the third wiring. 제6항에 있어서, 상기 발광 다이오드는The light emitting diode according to claim 6, wherein the light emitting diode 상기 제1 반도체층과 상기 제2 반도체층의 측벽을 따라서 각 셀마다 형성되는 절연막을 더 포함하는 발광 다이오드 패키지.Further comprising an insulating film formed for each cell along the sidewalls of the first semiconductor layer and the second semiconductor layer.
KR1020080012769A 2008-02-12 2008-02-12 Light Emitting Diode and Package thereof KR101427878B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080012769A KR101427878B1 (en) 2008-02-12 2008-02-12 Light Emitting Diode and Package thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012769A KR101427878B1 (en) 2008-02-12 2008-02-12 Light Emitting Diode and Package thereof

Publications (2)

Publication Number Publication Date
KR20090087374A KR20090087374A (en) 2009-08-17
KR101427878B1 true KR101427878B1 (en) 2014-08-08

Family

ID=41206444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012769A KR101427878B1 (en) 2008-02-12 2008-02-12 Light Emitting Diode and Package thereof

Country Status (1)

Country Link
KR (1) KR101427878B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102264037B1 (en) 2014-12-11 2021-06-11 삼성디스플레이 주식회사 Electrode pattern, manufacturing method thereof and touch sensor including the same
CN105449084B (en) * 2015-12-22 2018-06-29 浙江师范大学 A kind of upside-down mounting high voltage LED chip electrode and manufacturing method of chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005270A (en) * 2002-07-09 2004-01-16 엘지이노텍 주식회사 Light emitting diode and method for fabricating thereof
KR20050017979A (en) * 2003-08-12 2005-02-23 엘지이노텍 주식회사 Light emitting diode package and method for manufacturing light emitting diode package
JP2006303525A (en) * 2006-06-09 2006-11-02 Rohm Co Ltd Semiconductor light emitting device
KR20070082341A (en) * 2006-02-16 2007-08-21 엘지전자 주식회사 Method of manufacturing and packaging led having vertical structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005270A (en) * 2002-07-09 2004-01-16 엘지이노텍 주식회사 Light emitting diode and method for fabricating thereof
KR20050017979A (en) * 2003-08-12 2005-02-23 엘지이노텍 주식회사 Light emitting diode package and method for manufacturing light emitting diode package
KR20070082341A (en) * 2006-02-16 2007-08-21 엘지전자 주식회사 Method of manufacturing and packaging led having vertical structure
JP2006303525A (en) * 2006-06-09 2006-11-02 Rohm Co Ltd Semiconductor light emitting device

Also Published As

Publication number Publication date
KR20090087374A (en) 2009-08-17

Similar Documents

Publication Publication Date Title
US10403608B2 (en) Light-emitting diode (LED) device for realizing multi-colors
US10892386B2 (en) Wafer-level light emitting diode package and method of fabricating the same
EP2244309A1 (en) Led package structure having the led and method for fabricating the led
JP5148336B2 (en) Light emitting diode chip and manufacturing method thereof
KR20130030283A (en) Light emitting diode package having plurality of light emitting cells and method of fabricating the same
CN110021691B (en) Semiconductor light emitting device
KR102566499B1 (en) Light emitting device
KR101427878B1 (en) Light Emitting Diode and Package thereof
CN114256398B (en) Light emitting diode and light emitting device
JP5148337B2 (en) Light emitting diode chip and manufacturing method thereof
CN114068775A (en) Flip LED chip, LED packaging module and display device
TWI539625B (en) Semicoductor light-emitting device and fabricating method thereof
KR101928324B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20170036292A (en) Semiconductor light emitting device and method of manufacturing the same
TW201304189A (en) Light-emitting device and fabrication method thereof
KR20180029606A (en) Semiconductor device, light emitting device and lighting apparatus having the same
KR20170036295A (en) Semiconductor light emitting device and method of manufacturing the same
US20140175497A1 (en) Led chip with groove and method for manufacturing the same
KR20170133746A (en) Light emitting device
KR20150035149A (en) Nitride light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 6