KR101427477B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101427477B1
KR101427477B1 KR1020120112896A KR20120112896A KR101427477B1 KR 101427477 B1 KR101427477 B1 KR 101427477B1 KR 1020120112896 A KR1020120112896 A KR 1020120112896A KR 20120112896 A KR20120112896 A KR 20120112896A KR 101427477 B1 KR101427477 B1 KR 101427477B1
Authority
KR
South Korea
Prior art keywords
thin film
light
source
liquid crystal
channel layer
Prior art date
Application number
KR1020120112896A
Other languages
English (en)
Other versions
KR20140046794A (ko
Inventor
윤정호
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020120112896A priority Critical patent/KR101427477B1/ko
Publication of KR20140046794A publication Critical patent/KR20140046794A/ko
Application granted granted Critical
Publication of KR101427477B1 publication Critical patent/KR101427477B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/08—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 light absorbing layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 게이트 전극, 게이트 절연막, 채널층, 오믹컨택층 및 소스/드레인 전극 순으로 적층된 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 소스/드레인 전극 상부에 광흡수 패턴이 형성된 것을 특징으로 한다.
본 발명에 따르면, 소스/드레인 전극 표면에 플라즈마를 이용하여 요철을 형성함으로써, 백라이트에서 조사되는 빛의 난반사를 일으켜, 반사 또는 금속층간의 재반사를 통해, 빛이 채널층으로 유입되는 양을 현저히 감소시킬 수 있는 장점이 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는, 소스/드레인 전극 상부에 광흡수 패턴을 형성함으로써, 하부 백라이트에서 조사되는 빛이 흡수되어, 반사 또는 재반사되지 않도록 하여, 빛이 채널층으로 유입되는 것을 효과적으로 방지할 수 있는 액정표시장치에 관한 것이다.
종래의 액정표시장치 중 어레이기판 상에 차광막 역할을 하는 금속배선이 형성되는 액정표시장치(LCD)의 구조는, 외부광이 박막트랜지스터의 채널층으로 유입되는 것을 방지한다.
도 1은 종래의 액정표시장치 구조를 나타낸 단면도로써, 어레이기판 상에 차광막의 역할을 하는 금속배선(900)이 형성된 구조를 부분적으로 도시한 것이다.
즉, 도 1의 금속배선(900)이 차광막의 역할을 하여, 외부광이 채널층(500)으로 유입되는 것을 방지하게 된다.
하지만, 도 1에 나타난 구조와 같이, 금속배선(900)과 채널층(500)간의 간격이 매우 가까운 구조라고 하더라도 외부광, 특히, 하부 백라이트(100)로부터 조사되는 빛이 금속배선(900)과 소스/드레인 전극(400)에 의해 수차례 반사/재반사되어 채널층(500)으로 유입되는 문제가 여전히 발생한다.
이렇게, 하부 백라이트(100)로부터 조사되는 빛이 채널층(500)으로 유입됨으로써, 광전자를 발생시켜 박막트랜지스터가 오프상태임에도 전류가 흐르는 문제를 발생시키게 된다.
따라서, 하부 백라이트로부터 조사되는 빛의 채널층 유입을 해결할 수 있는 구조 및 방법에 대한 개발이 요구되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 소스/드레인 전극 상부에 플라즈마를 이용하여 요철을 형성함으로써, 백라이트에서 조사되는 빛의 난반사를 일으켜, 반사 또는 금속층간의 재반사를 통해, 빛이 채널층으로 유입되는 양을 현저히 감소시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 소스/드레인 전극 상에 광흡수 패턴을 형성함으로써, 백라이트에서 조사되는 빛을 흡수시킬 뿐만 아니라, 반사 또한 방지하여, 빛이 채널층으로 거의 유입되지 않는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 채널층에 대한 빛의 유입을 효과적으로 차단함으로써, 박막트랜지스터가 오프상태임에도 전류가 흐르는 문제를 근본적으로 해결할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
뿐만 아니라, 박막 트랜지스터의 누설전류를 현저히 감소시킴에 따라, 플리커(flicker)를 효과적으로 개선할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 게이트 전극, 게이트 절연막, 채널층, 오믹컨택층 및 소스/드레인 전극 순으로 적층된 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 소스/드레인 전극 상부에 광흡수 패턴이 형성된 것을 특징으로 한다.
상기 광흡수 패턴은 그 상부면에 표면거칠기가 형성된 것을 특징으로 하며,상기 표면거칠기는 산소플라즈마 처리로 형성되는 것을 특징으로 한다.
또한, 상기 광흡수 패턴은, 상기 채널층과 동일 물질인 것을 특징으로 하며, 상기 광흡수 패턴은, 비정질 실리콘인 것을 특징으로 한다.
상기 광흡수 패턴은, 상기 소스/드레인 전극 형성을 위한 박막 형성하고, 그 상부에 상기 광흡수 패턴 형성을 위한 광흡수 물질 박막을 형성한 후, 상기 광흡수 물질 박막을 상기 소스/드레인 전극 형성을 위한 패터닝 공정 시 동일 마스크로 함께 패터닝하여 형성하는 것을 특징으로 한다.
또한, 상기 소스/드레인 전극 형성을 위한 박막을 형성하고, 그 상부에 상기 광흡수 패턴 형성을 위한 광흡수 물질 박막을 형성한 후, 상기 광흡수 물질 박막 상부면을 산소플라즈마 처리하여 표면거칠기를 형성하며, 표면거칠기가 형성된 광흡수 물질 박막을 상기 소스/드레인 전극 형성을 위한 패터닝 공정 시 동일 마스크로 함께 패터닝하여 상기 표면거칠기가 형성된 광흡수 패턴을 형성하는 것을 특징으로 한다.
본 발명의 액정표시장치 및 그 제조방법에 따르면, 소스/드레인 전극 표면에 플라즈마를 이용하여 요철을 형성함으로써, 백라이트에서 조사되는 빛의 난반사를 일으켜, 반사 또는 금속층간의 재반사를 통해, 빛이 채널층으로 유입되는 양을 현저히 감소시킬 수 있는 장점이 있다.
또한, 소스/드레인 전극 상에 광흡수 패턴을 형성함으로써, 백라이트에서 조사되는 빛을 흡수시킬 뿐만 아니라, 반사 또한 방지하여, 빛이 채널층으로 거의 유입되지 않는 장점이 있다.
또한, 채널층에 대한 빛의 유입을 효과적으로 차단함으로써, 박막트랜지스터가 오프상태임에도 전류가 흐르는 문제를 근본적으로 해결할 수 있는 장점이 있다.
뿐만 아니라, 박막 트랜지스터의 누설전류를 현저히 감소시킴에 따라, 플리커(flicker)를 효과적으로 개선할 수 있는 장점이 있다.
도 1은 종래의 금속배선을 사용하는 액정표시장치의 단면도
도 2는 본 발명의 액정표시장치의 단면도
도 3은 본 발명의 액정표시장치의 제조방법을 나타낸 모사도
이하, 본 발명에 의한 액정표시장치에 대하여 본 발명의 바람직한 하나의 실시형태를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명은 하기의 실시예에 의하여 보다 더 잘 이해될 수 있으며, 하기의 실시예는 본 발명의 예시목적을 위한 것이고, 첨부된 특허청구범위에 의하여 한정되는 보호범위를 제한하고자 하는 것은 아니다.
도 2에 나타난 바와 같이, 본 발명의 액정표시장치는, 게이트 전극, 게이트 절연막, 채널층(50), 오믹컨택층 및 소스/드레인 전극(30,40) 순으로 적층된 박막트랜지스터를 포함하는 액정표시장치로써, 상기 소스/드레인 전극(30,40) 상부에 광흡수 패턴(61)이 형성된 것을 특징으로 한다.
여기서, 광흡수 패턴(61)은 소스전극(30) 및 드레인 전극(40)의 상부에 표면거칠기가 형성됨으로써, 구현되는 것이 바람직하다. 이는 백라이트(10)에서 발생하는 빛이 금속층(70)에 의해 반사되어, 채널층(60)으로 유입되는 것을 방지하기 위해, 소스전극(30) 및 드레인 전극(40) 표면의 빛 반사를 감소시키기 위함이다.
즉, 소스전극(30) 및 드레인 전극(40)의 표면에 표면거칠기를 형성하면, 사실상 무광처리됨으로써, 금속성분인 소스전극(30) 및 드레인 전극(40)의 표면에서 반사되던 빛이 산란되어, 채널층(60)으로 유입되는 빛을 현저히 감소시킬 수 있다.
또한, 표면거칠기는 어떠한 표면처리에 의해 형성되어도 무방하나, 보다 효과적으로 빛을 산란시키기 위해서는, 산소플라즈마 처리에 의해 형성되는 것이 바람직하다.
더욱 바람직하게는, 산소플라즈마 처리는, 소스전극(30) 및 드레인 전극(40) 표면의 중심선 평균 거칠기(Ra)가 0.5 내지 10nm이고, 최대 높이(Rmax)는 20 내지 50nm가 되도록 처리하는 것이 가장 효과적이다. 이들 범위를 벗어나는 경우에는, 빛의 산란효과가 현저히 저하될 뿐만 아니라, 채널층(60)으로 유입되는 빛이 증가하는 문제가 있다.
여기서, 금속층(70)은 ITO 표면에 형성되는 금속배선으로써, ITO의 면저항을 줄이는 역할을 할 뿐만 아니라, 별도의 차광막(BM)없이, 외부광으로부터 차광막의 역할을 하기에 효과적이지만, 백라이트(10)에서 발생하는 빛을 차광막(BM)보다 더 잘 반사하여, 채널층(50)에 유입되는 빛의 양이 증가하는 문제가 있었다. 하지만, 본원발명에 의하면, 금속층(70)을 사용하더라도, 채널층(50)에 유입되는 빛을 효과적으로차단할 수 있다.
또한, 금속층(70)은 액정표시장치의 액티브영역을 제외한 모든 부분에 형성될 수 있으며, 더 바람직하게는, 적어도 게이트라인 또는 데이터라인의 일부에 형성되는 것이 효과적이다. 즉, 게이트라인이나 데이터라인에 형성되거나, 게이트라인과 데이터라인 모두에 형성될 수 있다. 게이트라인과 데이터라인은 외부로부터 유입되는 빛을 차단할 필요가 있기 때문이다.
금속층(70)은 어떠한 금속재질로 형성되어도 무방하나, 바람직하게는 알루미늄 또는 몰리브덴 중 적어도 하나를 포함하여 이루어지는 것이 효과적이다. 이는 금속배선으로서의 역할과 외부 광을 반사시켜 차단하는 기능을 가장 잘 발현할 수 있기 때문이다.
또한, 광흡수 패턴(61)은 상기 채널층(50)과 동일한 물질로 형성되는 것이 바람직며, 광을 흡수할 수 있는 물질이면 어떠한 재질이든 무방하나, 본 발명에서는 비정질 실리콘을 포함하여 이루어지는 것이 바람직하다. 본 발명에서 백라이트에서 조사되는 빛을 가장 효과적으로 흡수할 수 있는 물질이기 때문이다.
즉, 본 발명에서 광흡수 패턴(61)은 광흡수 패턴의 광흡수재질과 표면거칠기 효과가 결합됨으로써, 그 성능이 극대화된다. 즉, 백라이트(10)에서 조사된 빛이 금속층(70)에 의해 반사되어, 광흡수 패턴(61)에 도달하면, 광흡수 패턴(61)의 비절질 실리콘에서 상당량의 빛을 흡수하고, 흡수되지 않고 반사되는 빛은 표면거칠기에 의하여, 산란됨으로써, 실질적으로 채널층(50)에 유입되는 빛을 거의 전부 차단할 수 있다.
다음은, 본 발명의 액정표시장치를 제조하는 방법에 관한 것으로, 다른 제조방법은 일반적인 액정표시장치의 제조방법에 의하는 바, 본 발명의 특징인 광흡수 패턴(61)의 형성방법 및 금속막(70)의 표면처리방법에 대해서 살펴보도록 한다.
먼저, 광흡수 패턴(61)의 형성방법은 소스/드레인 전극(30,40) 형성을 위한 박막을 형성하고, 그 상부에 광흡수 패턴(61) 형성을 위한 광흡수 물질 박막을 형성한 후, 상기 광흡수 물질 박막을 상기 소스/드레인 전극 형성을 위한 패터닝 공정 시 동일 마스크로 함께 패터닝하여 형성하는 것이 바람직하며, 더욱 바람직하게는, 소스/드레인 전극(30,40) 형성을 위한 박막을 형성하고, 그 상부에 상기 광흡수 패턴 형성을 위한 광흡수 물질 박막을 형성한 후, 상기 광흡수 물질 박막 상부면을 산소플라즈마 처리하여 표면거칠기를 형성하며, 표면거칠기가 형성된 광흡수 물질 박막을 상기 소스/드레인 전극 형성을 위한 패터닝 공정 시 동일 마스크로 함께 패터닝하여 상기 표면거칠기가 형성된 광흡수 패턴을 형성하는 것이 바람직하다.
상기 표면처리는 1300mTorr 내지 2200mTorr의 압력 및 17 내지 35℃의 온도 하에서, 광흡수 물질 박막 상부면을 600mTorr 내지 900mTorr 압력의 산소 플라즈마를 이용하여 표면처리하는 것이 가장 효과적이다.
이는 광원인 백라이트, 금속층간의 거리와 채널층 위치 등 본원발명의 액정표시장치 구조와 광흡수 물질 박막에 최적화된 플라즈마 처리 조건으로, 상기 범위에 속하는 경우에 비로소 최적의 효과를 구현할 수 있는 광흡수 패턴(61)이 표면에 형성된다. 상기 플라즈마 처리 조건의 범위를 벗어나는 경우에는, 채널층에 도달하는 빛의 양이 증가하여, 누설전류 감소 효과를 극대화시킬 수 없는 문제가 있다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
100: 백라이트
200: 어레이기판
300: 소스전극
400: 드레인전극
500: 채널층
600: 액정층
700: 차광막
800: 컬러필터기판
900: 금속배선(금속층)
10: 백라이트
20: 어레이기판
30: 소스전극
40: 드레인전극
50: 채널층
60: 소스/드레인 전극에 대한 표면처리
61: 광흡수 패턴
70: 금속층(금속배선)
80: 액정층
90: 컬러필터기판

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 게이트 전극, 게이트 절연막, 채널층, 오믹컨택층 및 소스/드레인 전극 순으로 적층된 박막트랜지스터를 포함하는 액정표시장치 제조방법에 있어서,
    상기 오믹컨택층 상부에 상기 소스/드레인 전극 형성을 위한 박막을 형성하는 소스/드레인 전극 박막 형성단계;
    상기 소스/드레인 전극 상부에 상기 채널층과 동일 물질인 광흡수 물질 박막을 형성하는 광흡수 물질 박막 형성단계;
    상기 광흡수 물질 박막 상부면을 산소플라즈마로 처리하여 표면거칠기를 형성하는 광흡수 패턴 형성단계; 및
    상기 소스/드레인 전극 및 상기 광흡수 물질 박막을 동일 마스크로 함께 패터닝하는 패터닝 단계를 포함하며,
    상기 채널층과 상기 광흡수 물질 박막은, 비정질 실리콘이고,
    상기 광흡수 패턴 형성단계는 1300mTorr 내지 2200mTorr의 압력 및 17 내지 35℃의 온도하에서, 상기 광흡수 물질 박막 상부면을 600mTorr 내지 900mTorr 압력의 산소 플라즈마를 이용하여 표면처리하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 삭제
  8. 삭제
KR1020120112896A 2012-10-11 2012-10-11 액정표시장치 KR101427477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120112896A KR101427477B1 (ko) 2012-10-11 2012-10-11 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120112896A KR101427477B1 (ko) 2012-10-11 2012-10-11 액정표시장치

Publications (2)

Publication Number Publication Date
KR20140046794A KR20140046794A (ko) 2014-04-21
KR101427477B1 true KR101427477B1 (ko) 2014-08-08

Family

ID=50653645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120112896A KR101427477B1 (ko) 2012-10-11 2012-10-11 액정표시장치

Country Status (1)

Country Link
KR (1) KR101427477B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102558900B1 (ko) 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728088A (ja) * 1993-06-24 1995-01-31 Toshiba Corp 液晶表示装置およびその製造方法
KR100248602B1 (ko) 1995-09-12 2000-03-15 가네꼬 히사시 액티브 매트릭스 기판 및 그 제조방법
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728088A (ja) * 1993-06-24 1995-01-31 Toshiba Corp 液晶表示装置およびその製造方法
KR100248602B1 (ko) 1995-09-12 2000-03-15 가네꼬 히사시 액티브 매트릭스 기판 및 그 제조방법
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置

Also Published As

Publication number Publication date
KR20140046794A (ko) 2014-04-21

Similar Documents

Publication Publication Date Title
CN106684103B (zh) 阵列基板、显示面板及显示装置
US10990790B2 (en) Display device
JP6460584B2 (ja) Ｌｔｐｓアレイ基板
US9030619B2 (en) Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device
WO2018228108A1 (zh) 阵列基板及其制作方法、显示装置
WO2014205997A1 (zh) 一种阵列基板及其制造方法、显示装置
WO2020088236A1 (zh) 基板及其制作方法以及透明显示装置
TWI515911B (zh) 薄膜電晶體基板及其製作方法以及顯示器
US20170023817A1 (en) Display Apparatus
US20170205662A1 (en) Array substrate, manufacturing method thereof, and display apparatus
KR102656156B1 (ko) 액정 표시 장치
CN110808276A (zh) 一种oled显示面板及其制备方法、oled显示装置
US11251309B2 (en) Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
KR101427477B1 (ko) 액정표시장치
KR20150051351A (ko) 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
JP4645022B2 (ja) 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置
WO2016058330A1 (zh) 阵列基板及其制造方法、显示装置
WO2016173328A1 (zh) 触控电极层以及触摸屏
JP2009069443A (ja) 液晶表示装置
KR102248240B1 (ko) 표시장치 및 그 제조방법
JP3767696B2 (ja) 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
CN111694465B (zh) 一种触控显示面板的制作方法、触控显示面板和显示装置
WO2018218548A1 (zh) 显示面板及显示面板制作方法
CN110047904B (zh) Oled显示面板和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 4