KR101424921B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101424921B1
KR101424921B1 KR1020130027279A KR20130027279A KR101424921B1 KR 101424921 B1 KR101424921 B1 KR 101424921B1 KR 1020130027279 A KR1020130027279 A KR 1020130027279A KR 20130027279 A KR20130027279 A KR 20130027279A KR 101424921 B1 KR101424921 B1 KR 101424921B1
Authority
KR
South Korea
Prior art keywords
conductive portion
insulating layer
wiring
pixel electrode
semiconductor film
Prior art date
Application number
KR1020130027279A
Other languages
English (en)
Other versions
KR20140037742A (ko
Inventor
노부요시 사이토
도모마사 우에다
도시야 요네하라
하지메 야마구치
겐타로 미우라
신타로 나카노
다츠노리 사카노
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20140037742A publication Critical patent/KR20140037742A/ko
Application granted granted Critical
Publication of KR101424921B1 publication Critical patent/KR101424921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

일 실시 형태에 따르면, 표시 장치는, 제1 절연층과, 제2 절연층과, 화소 전극과, 발광층과, 대향 전극과, 화소 회로를 포함한다. 상기 제2 절연층은 상기 제1 절연층 상에 형성된다. 상기 화소 전극은, 상기 제2 절연층 상에 형성되며 광투과성을 갖는다. 상기 발광층은 상기 화소 전극 상에 형성된다. 상기 대향 전극은 상기 발광층 상에 형성된다. 상기 회로는, 상기 제1 절연층과 상기 제2 절연층 사이에 형성되고, 구동 전류를 공급하는 배선을 포함하고, 상기 화소 전극에 구동 전류를 공급하도록 구성된다. 상기 회로는 상기 화소 전극과 접속된다. 상기 배선은, 상기 제1 절연층에 대하여 평행한 면에 투영했을 때 상기 화소 전극과 겹치는 제1 영역을 갖는다. 상기 배선은 상기 제1 영역 내에 개구부를 갖는다.

Description

표시 장치{DISPLAY DEVICE}
관련 출원의 교차 참조
본 출원은 2012년 9월 19일에 출원된 일본 특허 출원 제2012-206091호에 기초하여 우선권의 이익을 주장하고, 그 전체 내용은 참조로서 본원에 포함된다.
기술 분야
본원에 기술된 실시 형태들은 일반적으로 표시 장치에 관한 것이다.
표시 장치의 화소를 구동하는 방법에는, 박막 트랜지스터 등의 스위칭 소자를 사용한 액티브 매트릭스 방법이 포함된다. 예를 들어, 유기 EL(Electro-Luminescence) 소자를 사용한 표시 장치에서는, 유기 EL 소자에 흐르는 전류가 스위칭 소자에 의해 제어된다.
이런 표시 장치의 광 추출 효율을 향상시키는 것이 바람직하다.
일 실시 형태에 따르면, 표시 장치는, 제1 절연층과, 제2 절연층과, 화소 전극과, 발광층과, 대향 전극과, 화소 회로를 포함한다. 상기 제2 절연층은 상기 제1 절연층 상에 형성된다. 상기 화소 전극은 상기 제2 절연층 상에 형성된다. 상기 화소 전극은 광투과성을 갖는다. 상기 발광층은 상기 화소 전극 상에 형성된다. 상기 대향 전극은 상기 발광층 상에 형성된다. 상기 화소 회로는 상기 제1 절연층과 상기 제2 절연층 사이에 형성된다. 상기 화소 회로는 구동 전류가 공급되는 배선을 포함한다. 상기 화소 회로는 상기 화소 전극에 구동 전류를 공급하도록 구성된다. 상기 화소 회로는 상기 화소 전극과 접속되어 있다. 상기 배선은, 상기 제1 절연층에 대하여 평행한 면에 투영했을 때 상기 화소 전극과 겹치는 제1 영역을 갖는다. 상기 배선은 상기 제1 영역 내에 형성된 개구부를 갖는다.
도 1은 제1 실시 형태에 따른 표시 장치의 일부를 도시하는 개략적 평면도.
도 2a 및 도 2b는 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 개략적 단면도.
도 3은 제1 실시 형태에 따른 표시 장치를 도시하는 회로도.
도 4a 내지 도 4c는 제1 실시 형태의 표시 장치 및 참고예들의 표시 장치의 단면도.
도 5는 제1 실시 형태 및 참고예들의 표시 장치에 있어서의 특성을 도시하는 도면.
도 6은 제2 실시 형태에 따른 표시 장치의 일부를 도시하는 개략적 평면도.
도 7은 제2 실시 형태에 따른 표시 장치를 도시하는 개략적 단면도.
도 8은 제3 실시 형태에 따른 표시 장치를 도시하는 개략적 단면도.
이하, 다양한 실시 형태들을 첨부 도면을 참조하여 설명한다.
도면들은 개략적 또는 개념적인 것이며; 부분들의 두께와 길이 간의 관계, 부분 간의 크기의 비 계수 등은, 반드시 실제 값과 동일하다고는 할 수 없다. 또한, 동일한 부분이더라도, 도면들 간에, 서로 치수 및/또는 비 계수가 상이하게 표현될 수 있다.
본원 명세서와 도면들에 있어서, 상기 도면에 관하여 전술한 것과 마찬가지 요소에는 동일한 부호를 부여하고, 상세한 설명은 적절히 생략한다.
(제1 실시 형태)
도 1은 제1 실시 형태에 따른 표시 장치의 일부의 구성을 도시하는 개략적 평면도이다.
도 2a 및 도 2b는 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 개략적 단면도이다. 도 2a는 도 1에 있어서의 A-A'선을 따른 단면도이며, 도 2b는 도 1에 있어서의 B-B'선을 따른 단면도이다.
도 3은 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 회로도이다.
도 2a 및 도 2b에 도시된 바와 같이, 본 실시 형태에 따른 표시 장치(110)는, 광투과성의 기판(10)(제1 절연층)과, 기판(10)의 제1 주면(10a) 상에 형성된 제1 게이트 전극(33a)과, 제1 게이트 전극(33a) 상에 형성된 제1 게이트 절연막(34a)과, 제1 게이트 절연막(34a) 상에 형성된 제1 반도체막(35a)과, 제1 반도체막(35a) 상에 형성된 보호막(36)과, 적어도 보호막으로부터 노출되는 제1 반도체막(35a) 상에 형성된 제1 도전부(31a) 및 제2 도전부(32a)를 포함한다.
제1 반도체막(35a)은, 제1 게이트 절연막(34a)을 개재하여 제1 게이트 전극(33a)과 대향한다. 제1 도전부(31a) 및 제2 도전부(32a)는, 보호막(36)을 개재하여 대향한다.
이 표시 장치(110)는, 제1 도전부(31a), 제2 도전부(32a) 및 제1 게이트 절연막(34a) 상에 형성되며 개구부(40a)를 갖는 광투과성의 절연막(40)(제2 절연층)과, 절연막(40) 상에 형성되며 절연막(40)에 형성된 개구부(40a)로부터 노출되는 제1 도전부(31a)와 접속된 화소 전극(16)과, 절연막(40) 상에 형성된 평탄화 막(42)과, 평탄화 막(42) 상에 형성된 발광층(18)과, 대향 전극(20)과, 밀봉막(50)을 더 포함한다.
제1 게이트 절연막(34a) 상에는 배선(60)도 형성된다. 배선(60)은, 절연막(40)으로 덮여 있다. 제1 게이트 전극(33a)과, 제1 게이트 절연막(34a)과, 제1 반도체막(35a)과, 보호막(36)과, 제1 도전부(31a)와, 제2 도전부(32a)는, 박막 트랜지스터로서 기능하는 제1 트랜지스터(12a)를 구성한다. 예를 들어, 제1 트랜지스터(12a)는, 소위 보텀 게이트형의 박막 트랜지스터이다.
제1 반도체막(35a)은, 제1 도전부(31a)와 접속된 제1 부분(351)과, 제2 도전부(32a)와 접속된 제2 부분(352)과, 제1 부분(351)과 제2 부분(352) 사이에 형성된 제3 부분(353)을 갖는다. 예를 들어, 제1 도전부(31a)는 소스 전극이며, 제2 도전부(32a)는 드레인 전극이다. 예를 들어, 제1 부분(351)은 제1 반도체막(35a)의 소스 영역이며, 제2 부분(352)은 제1 반도체막(35a)의 드레인 영역이다.
제1 게이트 전극(33a)은, 제1 게이트 절연막(34a)을 개재하여 제3 부분(353)과 대향한다. 제1 게이트 절연막(34a)은, 제1 반도체막(35a)과 제1 게이트 전극(33a) 사이에 형성된다. 표시 장치(110)는, 복수의 발광 소자(11)를 포함하는 발광형 표시 장치이다.
배선(60)은, 이후에 설명하는 제어선(64), 신호선(66) 및 급전선(62)을 포함한다. 배선(60)은, 발광 소자(11)에 구동 전류를 공급한다.
기판(10)의 제1 면(10a)에 대한 법선 방향을 "Z 방향"으로 한다. 기판(10)으로부터 상측 방향은, "+Z 방"이다. 기판(10)으로부터 하측 방향은, "-Z 방향"이다. 기판(10)에 대하여 평행한 제1 방향을 "Y 방향"으로 한다. 기판(10)에 대하여 평행하며 제1 방향에 대하여 수직인 제2 방향을 "X 방향"으로 한다. 도 1에 있어서는, 제1 게이트 절연막(34a)은 전체면에 형성된다.
도 3을 참조하여, 본 실시 형태에 따른 표시 장치(110)의 회로의 예에 대해서 설명한다.
도 3은 표시 장치(110)의 1 화소의 등가 회로의 일례를 도시한다.
도 3은 컨트롤러(CT1)와, 신호선 구동 회로(CT2)와, 제어선 구동 회로(CT3)와, 신호선 구동 회로(CT2) 및 제어선 구동 회로(CT3)에 접속된 1 화소를 포함하는표시 장치(110)를 도시한다.
도 3에서는 생략하고 있지만, 화소는 매트릭스 형상으로 형성된다. 급전선(62) 및 신호선(66)은, Y 방향으로 연장된다. 제어선(64)은, X 방향으로 연장된다. 화소 전극(16)은, 기판(10)에 대하여 평행한 면에 투영했을 때 급전선(62), 신호선(66) 및 복수의 제어선(64)으로 둘러싸여 있다.
도 3에 도시된 바와 같이, 1 화소는, 예를 들어, 발광 소자(11)와, 스위칭 소자(12)를 포함하는 화소 회로(Cell-CT)와, 급전선(62)을 포함한다. 화소 회로(Cell-CT)는, 급전선(62)과, 제어선(64)과, 신호선(66)과, 발광 소자(11)의 화소 전극(16)을 접속하고, 화소 전극(16)에 공급되는 구동 전류를 제어한다.
발광 소자(11)는, 예를 들어, 발광 다이오드이다. 발광 소자(11)는, 예를 들어 유기 EL 소자이다. 발광 소자(11)는 화소 전극(16)과, 발광층(18)과, 대향 전극(20)을 포함한다. 본 실시 형태에 있어서는, 화소 전극(16)을 양극으로 하고, 대향 전극(20)을 음극으로 한다. 발광 소자(11)의 음극(대향 전극(20))은 접지되어 있다(GND에 접속되어 있다). 발광 소자(11)의 양극(화소 전극(16))은 제1 트랜지스터(12a)의 제1 부분(351)에 접속되어 있다.
급전선(62)은 전원 전압(VDD)에 접속되어 있다.
스위칭 소자(12)는 화소 전극(16)과 접속되고, 화소 전극(16)에 공급되는 구동 전류를 제어한다. 예를 들어, 스위칭 소자(12)는 복수 형성된다. 여기에서, 스위칭 소자(12)로서, 제1 트랜지스터(12a) 및 제2 트랜지스터(12b)를 사용한다. 제1 트랜지스터(12a)는 화소 전극(16)과 배선(60) 사이의 전기적인 접속을 개폐한다. 제2 트랜지스터(12b)는 제1 트랜지스터(12a)를 제어하기 위한 기입용 트랜지스터이다.
제2 트랜지스터(12b)는 제1 트랜지스터(12a)가 형성된 층과 동일한 층에 형성된다. 제2 트랜지스터(12b)는, 예를 들어, 제1 트랜지스터(12a)와 마찬가지 구조를 갖는다.
제2 트랜지스터(12b)에 있어서, 게이트 전극을 제2 게이트 전극(33b)이라고 칭하고, 게이트 절연막을 제2 게이트 절연막(34b)이라고 칭하고, 반도체막을 제2 반도체막(35b)이라고 칭하고, 도전부를 제3 도전부(31b) 및 제4 도전부(32b)라고 칭한다.
제2 반도체막(35b)은, 제2 게이트 절연막(34b)을 개재하여 제2 게이트 전극(33b) 상에 형성된다. 제2 반도체막(35b)은, 제3 도전부(31b)와 접속된 제4 부분(354)과, 제4 도전부(32b)와 접속된 제5 부분(355)과, 제4 부분(354)과 제5 부분(355) 사이에 형성된 제6 부분을 갖는다.
제2 게이트 전극(33b)은 제6 부분과 대향하는 위치에 형성된다. 제2 게이트 전극(33b)은 제2 게이트 절연막(34b)을 개재하여 제6 부분(356)과 대향한다. 예를 들어, 제3 도전부(31b)는 소스 전극이며, 제4 도전부(32b)는 드레인 전극이다. 예를 들어, 제4 부분(354)은 제2 반도체막(35b)의 소스 영역이며, 제5 부분(355)은 제2 반도체막(35b)의 드레인 영역이다.
제2 게이트 절연막(34b)은 제2 반도체막(35b)과 제2 게이트 전극(33b) 사이에 형성된다. 제1 트랜지스터(12a)의 제1 게이트 절연막(34a)과 제2 트랜지스터(12b)의 제2 게이트 절연막(34b)은 연속한 1개의 막이다.
제1 트랜지스터(12a)의 제1 도전부(31a)는 발광 소자(11)에 접속되어 있다. 제1 트랜지스터(12a)의 제2 도전부(32a)는 급전선(62)에 접속되어 있다. 제1 트랜지스터(12a)는 발광 소자(11)를 구동하기 위한 트랜지스터이다. 제1 트랜지스터(12a)의 제1 게이트 전극(33a)의 전압을 제어함으로써, 발광 소자(11)에 흐르는 전류가 제어된다.
제1 트랜지스터(12a)의 제1 게이트 전극(33a)과 급전선(62) 사이에, 캐패시터(도시 생략)가 형성될 수 있다.
제2 트랜지스터(12b)의 제3 도전부(31b)는 제1 트랜지스터(12a)의 제1 게이트 전극(33a)에 접속되어 있다. 제2 트랜지스터(12b)의 제4 도전부(32b)는 신호선(66)에 접속되어 있다. 제2 트랜지스터(12b)의 제2 게이트 전극(33b)은 제어선(64)에 접속되어 있다.
스위칭 소자(12)는 제1 트랜지스터(12a) 및 제2 트랜지스터(12b) 이외의 트랜지스터를 포함할 수 있다.
제어선(64)의 일단부는 제어선 구동 회로에 접속되어 있다. 제어선(64)의 타단부는, 다른 화소의 제2 트랜지스터(12b)에 접속되어 있다. 신호선(66)의 일단부는 신호선 구동 회로에 접속되어 있다. 신호선(66)의 타단부는 다른 화소의 제2 트랜지스터(12b)에 접속되어 있다.
이제, 기판(10) 및 발광 소자(11)의 구성예에 대해서 보다 자세하게 설명한다.
도 1은 표시 장치(110)의 1 화소(13)를 예시한다.
도 1에 도시된 바와 같이, 표시 장치(110)의 각 화소(13)마다, 화소 전극(16)이 형성된다. 후술하는 대향 전극(20)은, 기판(10)의 제1 면(10a)에 대하여 평행한 XY면(이하, 간단히 기판(10)에 대하여 평행한 면이라고 함)에 투영했을 때 복수의 화소 전극(16)과 겹친다. 발광 소자(11)는, 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 대향 전극(20)이 겹치는 부분에 형성된다. 즉, 평면에서 보아, 대향 전극(20)은, 복수의 화소 전극(16)과 겹친다. 평면에서 보아, 화소 전극(16)과 대향 전극(20)이 겹치는 부분에, 발광 소자(11)가 형성된다.
도 2b에 도시된 바와 같이, 절연막(40)은 기판(10) 상에 형성된다. 기판(10)은 광투과성 절연층이다. 기판(10)은, 절연막(40)과 대향하는 측에 절연층을 포함하도록 구성될 수 있다. 본 실시 형태에 있어서, "광투과성을 갖는"이란, 후술하는 발광층(18)으로부터 방출되는 광을 적어도 투과하도록 구성되는 것을 말한다. 기판(10)은, 예를 들어, 글래스 기판을 포함할 수 있다. 기판(10)은, 예를 들어, 폴리이미드 수지, 아라미드 수지 등의 수지 재료를 포함할 수 있다. 이 경우, 기판(10)은, 이들 글래스 및 수지의 기체(base body)와, 기체 상에 형성된 배리어층을 포함할 수 있다.
절연막(40)은 스위칭 소자(12)를 보호한다. 절연막(40)은 배선(60) 등으로부터 화소 전극(16)을 절연한다. 절연막(40)은 절연성 및 광투과성을 갖는다. 절연막(40)은, 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 및 산화 알루미늄(Al2O3)막 중 적어도 하나를 포함할 수 있다.
절연막(40)의 두께 d는, 예를 들어, 0.5마이크로미터(㎛) 이상 10㎛ 이하이다. 절연막(40)의 두께 d가 상기 범위 내에서 있을 때, 배선(60)과 대향 전극(20) 사이의 다중 반사에 의해, 광이 배선(60)의 도통 부분(602)으로부터 우회되어(diverted) 개구부(601)로부터 외부로 추출되기 쉬워진다. 따라서, 배선(60)의 제1 영역(60a)에 있어서의 광 추출 효율이 향상된다.
도 2b에 도시된 바와 같이, 발광 소자(11)는, 화소 전극(16)과, 발광층(18)과, 대향 전극(20)을 포함한다. 화소 전극(16)은 절연막(40) 상에 형성된다. 화소 전극(16)은 발광층(18)으로부터 방출되는 광을 투과한다. 즉, 화소 전극(16)은 광투과성을 갖는다. 화소 전극(16)은 대향 전극(20)보다 광투과성이 높다. 화소 전극(16)은, 예를 들어, 투명 전극이다. 화소 전극(16)은, In, Ga, Sn 및 Zn 중 하나를 포함하는 산화물을 포함할 수 있다. 화소 전극(16)은, 예를 들어, 인듐 주석 산화물(ITO)이다.
절연막(40) 위와 화소 전극(16)의 주변 위에는, 평탄화 막(42)이 형성된다. 평탄화 막(42)에는 개구부(42a)가 형성된다. 화소 전극(16)은 평탄화 막(42)의 개구부(42a)로부터 노출되어 있다. 평탄화 막(42)은, 예를 들어, 유기 재료를 포함한다. 평탄화 막(42)은, 예를 들어, 감광성 아크릴 수지, 감광성 폴리이미드 등을 포함할 수 있다.
발광층(18)은 화소 전극(16) 및 평탄화 막(42) 상에 형성된다. 발광층(18)은, 예를 들어, 유기 발광층을 포함한다. 유기 발광층은, 예를 들어, 가시 영역의 광을 방출한다. 발광층(18)은, 예를 들어, 화소 전극(16) 상에 형성된 정공 수송층과, 정공 수송층 상에 형성된 유기 발광층과, 유기 발광층 상에 형성된 전자 수송층을 포함할 수 있다. 정공 수송층 대신에, 정공 주입층, 및 정공 주입층과 정공 수송층을 적층한 것을 사용할 수 있다. 전자 수송층 대신에, 전자 주입층, 및 전자 주입층과 전자 수송층을 적층한 것을 사용할 수 있다. 예를 들어, 발광층(18)은 복수 형성될 수 있고; 복수의 발광층(18)은 적색 광을 방출하는 발광층과, 녹색 광을 방출하는 발광층과, 청색 광을 방출하는 발광층을 포함할 수 있다.
대향 전극(20)은 발광층(18) 상에 형성된다. 대향 전극(20)은, 예를 들어, 금속을 포함할 수 있다. 대향 전극(20)은, 예를 들어, 알루미늄(Al) 및 은(Ag) 중 적어도 하나를 포함한다. 대향 전극(20)은, 상기한 금속 외에, 알칼리 금속 또는 알칼리 토금속, 혹은 알칼리 금속과 알칼리 토금속의 화합물을 포함할 수 있다. 대향 전극(20)의 두께는, 예를 들어, 5나노미터(㎚) 이상 500㎚ 이하이고, 50㎚ 이상 200㎚ 이하가 더욱 바람직하다.
발광층(18) 중, 화소 전극(16)과 대향 전극(20) 사이에 개재된 부분으로부터 광이 방출된다.
예를 들어, 기판(10)으로부터 하측 방향으로 방출되는 광의 휘도는, 대향 전극(20)으로부터 상측 방향으로 방출되는 광의 휘도보다 높다. 발광 소자(11)는 소위 보텀 에미션형(bottom-emission type)이다. 발광 소자(11)가 보텀 에미션형일 경우, 후술하는 바와 같이, 화소 전극(16)과 기판(10) 사이에 스위칭 소자(12) 및 배선(60) 등이 형성된다. 스위칭 소자(12) 및 배선(60) 등에 의해, 발광층(18)으로부터 방출된 광은 차단된다.
밀봉층(50)은 대향 전극(20) 상에 형성된다. 밀봉층(50)은, 발광 소자(11)로의 수분 및/또는 산소의 침입을 억제한다. 밀봉층(50)은, 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 하나를 포함할 수 있다. 밀봉층(50)은, 흡습제를 더 포함할 수 있다.
이제, 급전선(62)의 예에 대해서 설명한다.
도 2b에 도시된 바와 같이, 급전선(62)은, 절연막(40)과 기판(10) 사이에 형성된다.
배선(60)은, 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 겹치는 제1 영역(60a)과 화소 전극(16)과 겹치지 않는 제2 영역(60b)을 갖는다. 제1 영역(60a)은 개구부(601)를 갖는다. 제1 영역(60a) 중, 급전선(62)이 형성된 부분(도통 부분(602)) 이외의 부분이 개구부(601)이다.
발광층(18)으로부터 방출된 광 중, Z 방향으로 진행하는 광은, 개구부(601)를 통해 기판(10)으로부터 하측 방향으로 방출된다. 예를 들어, 발광층(18)으로부터 방출된 광 중, 다른 광성분은 제1 영역(60a)의 도통 부분(602)에서 반사되고, 대향 전극(20)에서 또한 반사된다. 이와 같이, 이 광성분은 도통 부분(602)과 대향 전극(20) 사이에서 다중 반사된다. 대향 전극(20)은 적지 않게 광을 흡수하기 때문에, 반사를 반복할수록 발광의 강도는 감쇠한다. 다중 반사를 하는 광이 드디어 개구부(601)에 도달하면, 그 광은 기판(10)으로부터 하측 방향으로 방출된다. 개구부(601)가 제1 영역(60a)에 형성됨으로써, 개구부(601)가 형성되어 있지 않은 경우에 비하여, 다중 반사의 횟수가 적다. 이 광성분은 적은 횟수의 다중 반사에 의해, 개구부(601)로부터 기판(10)의 하측 방향으로 방출된다.
본 실시 형태에 있어서는, 급전선(62)이, 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 겹치는 제1 영역(60a)을 갖는 것으로 했다. 하지만, 급전선(62) 대신에 다른 배선(60)(제어선(64) 및 신호선(66))이 이렇게 형성될 수 있다.
급전선(62)에는 발광 소자(11)를 구동하기 위해서 큰 전류가 흐른다. 급전선(62)의 저항은 낮은 것이 바람직하므로, 급전선(62)의 면적을 크게 하는 것이 바람직하다. 본 실시 형태에서는, 급전선(62)의 면적을 크게 해도, 급전선(62)이 제1 영역(60a) 내에 형성된 개구부(601)를 가짐으로써, 광 추출 효율이 향상되고; 배선(60)의 저항이 낮아질 수 있다.
제1 영역(60a)에서의 급전선(62)의 X 방향의 길이 w1은 제2 영역(60b)에서의 급전선(62)의 X 방향의 길이 w2보다 길다. 예를 들어, 제1 영역(60a)에서의 급전선(62)의 X 방향의 길이 w1은, 복수의 개구부(601)의 X 방향의 길이 s를 합계한 만큼, 제2 영역(60b)에서의 급전선(62)의 X 방향의 길이 w2보다 길다. 이에 의해, 제1 영역(60a)의 저항은 제2 영역(60b)의 저항을 초과하지 않는다.
개구부(601)의 Y 방향의 길이 l은 개구부(601)의 X 방향의 길이 s보다 길다. 이에 의해, 배선(60)의 저항을 증가시키지 않고, 광의 추출 효율을 향상시킬 수 있다. 배선의 형상은, 예를 들어, 기판(10)에 대하여 평행한 면에 투영했을 때 직사각형이다. 배선(60)은, 예를 들어, 슬릿 형상의 개구부(601)를 갖는다. 개구부(601)의 형상은, 정사각형, 다각형, 원형 및 타원형 등일 수 있다.
이 예에서는, 개구부(601)는 복수 형성된다. 상술한 바와 같이, 급전선(62)은, 복수의 개구부(601) 사이에 개재된 도통 부분(602)을 갖는다. 예를 들어, 급전선(62)은 제1 영역(60a) 내에 형성된 2개 이상의 도통 부분(602)을 갖는다. 도통 부분(602)의 X 방향의 길이 c는, 예를 들어, 5㎛ 이하이다.
예를 들어, 발광층(18)으로부터 방출되는 광의 피크 파장에서, 급전선(62)의 광투과율은, 화소 전극(16)의 광투과율보다 낮다. 발광층(18)으로부터 방출된 광은 급전선(62)에서 반사된다. 급전선(62)은, 예를 들어, 금속을 포함한다.
급전선(62)은, 예를 들어, Z 방향으로 적층된 복수의 도전층을 포함할 수 있다. 예를 들어, 발광층(18)으로부터 방출되는 광의 피크 파장에서, 도통 부분(602)의 화소 전극(16)측 부분의 반사율은 도통 부분(602)의 기판(10)측 부분의 반사율보다 높다. 도통 부분(602) 화소 전극(16)측 부분의 반사율이 높음으로써, 도통 부분(602)에 입사하는 광의 감쇠가 억제된다. 즉, 도통 부분(602)의 화소 전극(16)측의 광을 효율적으로 반사시킴으로써, 광의 손실이 억제되고, 개구부(601)를 통해 기판(10)의 하측 방향으로 방출되는 광이 증가될 수 있다. 이에 의해, 다중 반사에 의한 광성분의 추출 효율이 향상된다.
급전선(62)은, 예를 들어, 기판(10)에 대하여 평행한 Y 방향으로 연장된다. 예를 들어, 절연막(40)의 두께 d에 대한, 개구부(601)의 X 방향의 길이 s의 비율(s/d)은, 0.001 이상 10 이하이다. 이 비율(s/d)은, 0.01 이상 5 이하인 것이 더욱 바람직하다. 이 비율(s/d)이 상기 범위 내에 있음으로써, 다중 반사에 의한 광 추출 효율이 향상된다.
배선(60)의 재료의 저항률은 화소 전극(16)의 재료의 저항률보다 낮다. 예를 들어, 배선(60)은 Al 및 Ag 중 하나를 포함한다. 배선(60)이 이들 재료를 포함함으로써, 배선(60)의 저항이 감소된다. 예를 들어, 배선(60)은 몰리브덴(Mo)/Al의 적층막을 포함한다. 이 경우, Al막은 몰리브덴 막과 기판(10) 사이에 배치된다.
예를 들어, 신호선(66)은 급전선(62)과 동일한 재료를 포함하고, 배선(60)과 동일한 층에 형성된다. 신호선(66)은 급전선(62)과 상이한 재료를 포함할 수 있다. 예를 들어, 신호선(66)은 Mo/Al/Mo의 적층막을 포함할 수 있다.
예를 들어, 제어선(64)은 급전선(62)과 동일한 재료를 포함하고, 기판(10)과 제1 게이트 절연막(34a) 사이에 형성된다. 제어선(64)은 급전선(62)과 상이한 재료를 포함할 수 있다. 예를 들어, 제어선(64)은 Mo/Al/Mo의 적층막을 포함할 수 있다. 예를 들어, 화소 전극(16)의 하부에 배치되는 영역에 있어서, Mo/Al/Mo 또는 Ti/Al/Ti로 이루어진 배선의 상부에서 Mo 혹은 Ti를 에칭 처리해서 제거함으로써, 반사율이 높은 Al이 노출되어, 다중 반사에 의한 광의 손실이 억제될 수 있다.
이제, 스위칭 소자(12)의 예에 대해서 설명한다.
도 2a에 도시된 바와 같이, 스위칭 소자(12)는 절연막(40)과 기판(10) 사이에 형성된다. 스위칭 소자(12)는 화소 전극(16)과 배선(60) 사이의 전기적인 접속을 개폐한다.
제1 게이트 전극(33a) 및 제2 게이트 전극(33b)은 도전성의 재료를 포함한다. 제1 게이트 전극(33a) 및 제2 게이트 전극(33b)은, 예를 들어, 몰리브덴-텅스텐(MoW), 몰리브덴-탄탈(MoTa), 텅스텐(W) 등의 고융점 금속(refractory metal)을 포함할 수 있다.
제1 게이트 절연막(34a) 및 제2 게이트 절연막(34b)은 절연성의 재료를 포함한다. 제1 게이트 절연막(34a) 및 제2 게이트 절연막(34b)은, 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 하나를 포함할 수 있다.
제1 도전부(31a)는 제1 부분(351)에 접속되어 있다. 제2 도전부(32a)는 제2 부분(352)에 접속되어 있다. 제1 도전부(31a), 제2 도전부(32a), 제3 도전부(31b) 및 제4 도전부(32b)는 도전성 재료를 포함하며, 예를 들어, Ti, Mo, Al 및 Ag 중 하나를 포함한다.
제1 반도체막(35a) 및 제2 반도체막(35b)은, 예를 들어, In, Ga 및 Zn 중 적어도 하나를 포함하는 산화물 반도체를 포함한다. 제1 반도체막(35a) 및 제2 반도체막(35b)은, 예를 들어, 인듐 갈륨 아연 산화물(IGZO)을 포함한다. 제1 반도체막은 광투과성을 갖는다. 발광층(18)으로부터 방출된 광 중, 제1 반도체막(35a)에 입사한 광성분은 제1 반도체막(35a)을 투과하여 외부로 추출된다. 이에 의해, 표시 장치(110)의 광 추출 효율이 향상된다. 제1 반도체막(35a) 및 제2 반도체막(35b)은 아몰퍼스 실리콘, 다결정 실리콘 및 기타 화합물 반도체 중 하나를 포함할 수 있다.
이 예에서는, 보호막(36)이 형성된다. 제1 트랜지스터(12a)에 있어서는, 게이트 절연막(34a)과 보호막(36) 사이에 제1 반도체막(35a)이 배치된다. 제2 트랜지스터(12b)에 있어서는, 제2 게이트 절연막(34b)과 보호막(36) 사이에 제2 반도체막(35b)이 배치된다. 이에 의해, 제3 부분(353)이 보호된다. 보호막(36)으로서, 절연성의 재료가 사용된다. 보호막(36)은, 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 하나를 포함한다.
배선(60)은 제1 반도체막(35a)과 동일한 층에 형성된다. 배성(60) 및 제1 반도체막(35a)은 제1 게이트 절연막(34a) 상에 형성된다. 배선(60)은, 제1 부분(351) 및 제2 부분(352)과 동일한 재료를 포함한다. 예를 들어, 배선(60)은, 또한 제1 트랜지스터(12a)를 형성할 때 형성된다.
다음에, 본 실시 형태에 따른 표시 장치의 특성의 예에 대해서 설명한다.
도 4a 내지 도 4c는, 제1 실시 형태 및 참고예들의 표시 장치의 단면도이다.
이들 도면은 후술하는 시뮬레이션에 의한 휘도 평가에 사용되는 표시 장치의 구성을 개략적으로 도시한다.
제1 실시 형태 및 참고예들에 있어서, 제1 게이트 절연막(34a)의 두께는 0.2㎛이며; 절연막(40)의 두께 d는 3㎛이며; 화소 전극(16)의 두께는 0.05㎛이며; 발광층(18)의 두께는 0.2㎛이다.
도 4a에 도시된 바와 같이, 제1 참고예의 표시 장치(191)는, 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 겹치는 위치에 배선(60)을 포함하고 있지 않다. 제1 참고예의 표시 장치(191)에 있어서, 발광 영역(11a)의 면적은, 후술하는 제2 참고예의 표시 장치(192)의 발광 영역(11b)의 면적의 1/2배이다.
도 4b에 도시된 바와 같이, 제2 참고예의 표시 장치(192)는, 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 겹치는 제1 영역(60a)에 형성된 배선(60r)을 포함한다. 그러나, 표시 장치(192)에 있어서, 배선(60r)은 개구부를 갖고 있지 않다.
도 4c에 도시된 바와 같이, 본 실시 형태의 표시 장치(110)에 있어서, 배선(60)은 제1 영역(60a) 내에 형성된 개구부(601)를 갖는다. 표시 장치(110)에 있어서, 발광 영역(11c)의 면적은 제1 참고예의 표시 장치(191)의 발광 영역(11a)의 면적의 2배이며, 제2 참고예의 표시 장치(192)의 발광 영역(11a)의 면적과 동등하다.
도 5는 제1 실시 형태 및 참고예들의 표시 장치의 특성을 나타낸다.
도 5의 종축은 소정의 전류 밀도의 표시 장치의 휘도 L이다. 휘도 L은 제1 참고예의 표시 장치(191)의 휘도를 1로 하여 규격화된 값이다.
도 5의 횡축에 있어서, (a)는 기판(10)의 법선 방향에서의 광의 휘도에 대응하고; (b)는 모든 방향의 광의 휘도의 합에 대응한다.
도 5는, 본 실시 형태에 따른 표시 장치로서, 3종류의 표시 장치(110a, 110b 및 110c)의 특성을 도시한다. 이들 3종류의 표시 장치에 있어서, 개구부(601)의 형상 및 도통 부분(602)의 형상은 서로 상이하다. 제1 구체예의 표시 장치(110a)에서는, 도통 부분(602)의 X 방향의 길이 c는 5㎛이며; 개구부(601)의 X 방향의 길이 s는 5㎛이며; 제1 영역(60a) 내의 개구부(601)의 수 N은 10이다. 제2 구체예의 표시 장치(110b)에서는, 길이 c는 1㎛이며; 길이 s는 1㎛이며; N은 50이다. 제3 구체예의 표시 장치(110c)에서는, 길이 c는 0.5㎛이며; 길이 s는 0.5㎛이며; N은 100이다. 이들 구체예에 있어서, 화소 전극(16)의 면적에 대한 개구부(601)의 합계 면적은 서로 동등하다.
제2 참고예의 표시 장치(192)에서는, 배선(60r)의 X 방향의 길이는 50㎛이다.
제2 참고예의 표시 장치(192)에서는, 기판(10)의 법선 방향((a))의 휘도는 제1 참고예의 표시 장치(191)의 것보다 낮다. 제2 참고예의 표시 장치(192)에서는 발광층(18)으로부터 방출된 광이 배선(60r)에 의해 차단된다. 따라서, 배선(60r)에 의해, 기판(10)의 법선 방향으로의 광은 외부로 추출되기 어렵다.
제2 참고예의 표시 장치(192)에 있어서, 모든 방향((b))의 휘도는 제1 참고예의 표시 장치(191)의 것보다 높다. 이는 배선(60r)과 대향 전극(20) 사이의 다중 반사에 의해, 광이 기판(10)의 법선 방향 이외의 방향으로 방출되었기 때문이라고 생각된다. 제2 참고예의 표시 장치(192)에 있어서, 기판(10)의 법선 방향의 광성분의 휘도는 감소하지만, 모든 방향의 휘도는 상승한다. 다중 반사의 횟수가 많기 때문에, 배선(60r) 등에서의 광의 흡수에 의해, 제2 참고예의 표시 장치(192)에 있어서 휘도의 상승 양이 작다.
이에 대해, 본 실시 형태에 따른 표시 장치(110a 내지 110c)에 있어서, 휘도는 법선 방향에 대해서도 모든 방향에 대해서도 제2 참고예의 표시 장치(192)의 휘도뿐만 아니라, 제1 참고예의 표시 장치(191)의 휘도보다 높다. 표시 장치(110a 내지 110c)에 있어서, 모든 방향((b))의 휘도는 기판(10)의 법선 방향((a))의 휘도보다 높다. 표시 장치에 대해 광 시야 각도(broad view angle)가 요구되기 때문에, 표시 장치는 모든 방향에서 고휘도를 갖는 것이 바람직하다.
본 실시 형태에 있어서, 발광층(18)으로부터 방출된 광 중, 기판(10)의 법선 방향의 광은 개구부(601)를 통해 기판(10)으로부터 하측 방향으로 방출된다. 또한, 발광층(18)으로부터 방출된 광 중, 다른 광성분은, 예를 들어, 제1 영역(60a)의 도통 부분(602)에서 반사되고, 대향 전극(20)에서 또한 반사된다. 이와 같이,이 광성분은 배선(60)과 대향 전극(20) 사이에서 다중 반사된다.
본 실시 형태에서는, 배선(60)은 개구부(601)를 갖기 때문에, 다중 반사의 횟수가 적다. 이 광성분은 적은 횟수의 다중 반사에 의해, 개구부(601)로부터 기판(10)의 하측 방향으로 방출된다. 이에 의해, 본 실시 형태에 있어서의 휘도는, 제1 참고예의 표시 장치(191)의 휘도보다 높다.
다중 반사에 의한 광성분에 의해, 기판(10)의 법선 방향 이외의 방향으로도, 광이 방출된다. 따라서, 모든 방향((b))에서의 광의 휘도는 기판(10)의 법선 방향((a))의 휘도보다 높다.
본 실시 형태에 있어서, 개구부(601)의 X 방향의 길이 s가 짧고, 개구부(601)의 수 N이 크면, 법선 방향에 있어서도 모든 방향에 있어서도 휘도는 상승하고 포화된다. 절연막(40)의 두께 d에 대한, 개구부(601)의 X 방향의 길이 s의 비율(s/d)이 낮으면, 휘도는 상승하고 포화된다. 표시 장치(110b)의 휘도는, 표시 장치(110a)의 휘도보다 높다. 표시 장치(110c)의 휘도는, 표시 장치(110b)의 휘도와 거의 동등하다.
이런 경향으로부터, 절연막(40)의 두께 d에 대한, 개구부(601)의 X 방향의 길이 s의 비율(s/d)은, 예를 들어, 0.001 이상 10 이하로 설정된다. 이 비율(s/d)은, 0.01 이상 5 이하인 것이 더욱 바람직하다.
비율(s/d)이 0.001 미만일 때, 광 추출 효율이 포화된다. 비율(s/d)이 10보다 클 때, 기판(10)의 법선 방향으로의 광은 외부로 추출되기 어렵다. 비율(s/d)이 0.001 이상 10 이하일 때, 개구부(601)의 패터닝성(patternability)을 유지하면서, 다중 반사에 의해 광 추출 효율이 향상된다.
표시 장치(191)와 같이, 화소 전극(16)과 겹치도록 배선(60r)을 형성하면, 광이 투과하는 영역이 좁아지기 때문에, 일반적으로는 배선(60)을 화소 전극(16)과 겹치지 않도록 형성한다. 이 경우에, 배선(60)은 저항이 지나치게 낮아지지 않는 면적으로 형성되므로, 화소 전극(16)의 면적이 작다. 화소 전극(16)의 면적이 작으면, 화소 전극과 대향 전극(20) 사이에 개재된 발광층(18)의 면적, 즉 발광 소자(11)의 면적이 작아지므로, 표시 장치의 휘도를 높이는 것이 곤란해진다. 다른 대안으로서, 화소 전극(16)의 면적을 넓게 함으로써 발광 소자(11)의 면적을 넓게 하고, 표시 장치의 휘도를 높이고자 하면, 배선(60)의 면적이 좁아지기 때문에, 배선 저항이 증가해 버린다.
이에 반해, 본 실시 형태에서는, 배선(60)은, 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 겹치는 제1 영역(60a)을 갖는다. 본 실시 형태에서는, 화소 전극(16)의 면적을 표시 장치(191)의 것보다 넓게 할 수 있다. 따라서, 화소(13) 내의 발광 소자(11)의 면적이 증가한다. 따라서, 발광 소자(11)의 면적을 넓게 할 수 있고, 발광 소자(11)의 발광층(18)으로부터 방출되는 광을 효율적으로 추출할 수 있다. 이에 의해, 본 실시 형태에 있어서는, 휘도가 향상된다.
이상과 같이, 본 실시 형태에 따르면, 배선의 저항을 저하시키지 않고, 광 추출 효율이 향상된다.
(제2 실시 형태)
도 6은, 제2 실시 형태에 따른 표시 장치의 일부의 구성을 나타내는 개략적 평면도이다.
도 7은, 제2 실시 형태에 따른 표시 장치의 구성을 나타내는 개략적 단면도이다. 도 7은, 도 6에 있어서의 C-C'선을 따른 단면도이다.
제2 실시 형태에 따른 표시 장치(120)는, 배선(60)이 제어선(64)인 점에서, 제1 실시 형태에 따른 표시 장치(110)와 상이하다. 이제, 표시 장치(120)에 있어서, 표시 장치(110)와 상이한 점에 대해서 설명한다.
도 6에 도시된 바와 같이, 스위칭 소자(12)는, 제1 실시 형태와 마찬가지로, 제1 트랜지스터(12a)와, 제1 트랜지스터에 접속된 제2 트랜지스터(12b)를 포함한다.
본 실시 형태에서는, 제어선(64)은 기판(10)에 대하여 평행한 면에 투영했을 때 화소 전극(16)과 겹치는 제1 영역(60a)을 갖는다. 제어선(64)은 기판(10)에 대하여 평행한 제1 방향(X 방향)으로 연장된다. 본 실시 형태에 있어서, 제1 방향은, 제1 실시 형태의 것과는 상이한 방향이다. 또한, 급전선(62) 및 신호선(66)은 기판(10)에 대하여 평행하며 제1 방향(X 방향)에 대하여 수직인 제2 방향(Y 방향)으로 연장된다.
화소 전극(16)은 복수 형성된다. 복수의 화소 전극(16)은, 스위칭 소자(12)를 통해 배선(60)이 접속된 제1 화소 전극(16a)과, 제1 화소 전극(16a)과 다른 위치에 형성되며 제1 화소 전극(16a)에 인접하는 제2 화소 전극(16b)을 포함한다. 제어선(64)은, 기판(10)에 대하여 평행한 면에 투영했을 때 제2 화소 전극(16b)과 겹치는 제1 영역(60a)을 갖는다. 제1 영역(60a)은 개구부(601)를 갖는다. 제1 영역(60a) 중, 제어선(64)이 형성된 부분(도통 부분(602)) 이외의 부분이 개구부(601)이다.
개구부(601)의 X 방향의 길이는, 개구부(601)의 Y 방향의 길이보다 길다. 이에 의해, 배선(60)의 저항을 증가시키지 않고, 광 추출 효율이 향상된다. 배선(60)의 형상은, 예를 들어, 기판(10)에 대하여 평행한 면에 투영했을 때 직사각형이다. 배선(60)은, 예를 들어, 슬릿 형상의 개구부(601)를 갖는다. 개구부(601)의 형상은 정사각형, 다각형, 원형 및 타원형 등일 수 있다.
이 예에서는, 개구부(601)는 복수 형성된다. 상술한 바와 같이, 제어선(64)은 복수의 개구부(601) 사이에 개재된 도통 부분(602)을 갖는다. 예를 들어, 제어선(64)은 제1 영역(60a) 내에 형성된 2개 이상의 도통 부분을 갖는다. 도통 부분(602)의 X 방향의 길이 c는, 예를 들어, 5㎛ 이하이다.
도 7에 도시된 바와 같이, 제2 트랜지스터(12b)는 절연막(40)과 기판(10) 사이에 형성된다.
제어선(64)은 제2 게이트 전극(33b)과 동일한 층에 형성된다. 즉, 제어선(64) 및 제2 게이트 전극(33b)은 기판(10) 상에 형성된다. 배선은 제2 게이트 전극(33b)과 동일한 재료를 포함한다. 예를 들어, 제어선(64)은 제2 게이트 전극(33b)을 형성할 때 동시에 형성된다.
제2 실시 형태에서는, 배선(60)으로서 개구부(601)를 갖는 제어선(64)의 예를 설명했지만, 배선(60)은 신호선(66)일 수 있다. 배선(60)은 복수 형성될 수 있고; 복수의 배선(60)은, 급전선(62), 제어선(64) 및 신호선(66)을 포함할 수 있다. 이와 같이, 표시 장치(120)의 배치에 따라, 제1 영역(60a)을 갖는 배선(60)이 선택될 수 있다.
(제3 실시 형태)
도 8은, 제3 실시 형태에 따른 표시 장치의 구성을 나타내는 개략적 단면도이다.
제3 실시 형태에 따른 표시 장치(130)는, 컬러 필터(44)가 형성되어 있다는 점에서, 제1 실시 형태에 따른 표시 장치(110)와 상이하다. 이제, 표시 장치(130)에 있어서, 표시 장치(110)와 상이한 점에 대해서 설명한다.
표시 장치(130)에 있어서, 발광층(18)은, 예를 들어, 백색 광을 방출한다. 발광층(18)은, 예를 들어, 400나노미터 이상 800㎚ 이하의 파장 영역을 갖는 광을 방출한다. 예를 들어, CIE의 XYZ 표색계에서, 광의 색 좌표는, X는 0.20 이상 0.50 이하이며, Y는 0.20 이상 0.50 이하이다. 발광층(18)은, 각 화소마다 상이한 색 광을 방출하는 재료를 포함할 수 있다.
이 예에서는, 컬러 필터(44)는 절연막(40)과 화소 전극(16) 사이에 형성된다. 컬러 필터(44)의 두께는, 예를 들어, 0.5㎛ 이상 5㎛ 이하이다. 발광층(18)으로부터 방출되는 광 중, 제1 파장대(wavelength band)에서의 컬러 필터(44)의 투과율은, 제1 파장대와 다른 제2 파장대에서의 컬러 필터(44)의 투과율보다 높다. 예를 들어, 화소 전극(16)은 복수 형성되고; 컬러 필터(44)는 화소 전극에 대응하여 복수 형성된다. 예를 들어, 화소 전극(16)이 제1 화소 전극과, 제2 화소 전극과, 제3 화소 전극을 포함하는 경우, 복수의 컬러 필터(44)는 제1 화소 전극과 대응하여 형성된 적색 광을 투과하는 제1 컬러 필터와, 제2 화소 전극과 대응하여 형성된 녹색 광을 투과하는 제2 컬러 필터와, 제3 화소 전극과 대응하여 형성된 녹색 광을 투과하는 제3 컬러 필터를 포함한다. 제1 컬러 필터와 제2 컬러 필터 사이, 제2 컬러 필터와 제3 컬러 필터 사이 및 제1 컬러 필터와 제3 컬러 필터 사이 중 적어도 하나에, 블랙 매트릭스가 형성될 수 있다.
배선(60)과 대향 전극(20) 사이에서 다중 반사가 발생할 때 방출된 광의 색이 변환된다. 이와 같이, 절연막(40)과 화소 전극(16) 사이의 다중 반사에 필요한 영역에는 컬러 필터(44)가 형성될 수 있다.
컬러 필터는 절연막(40)과 기판(10) 사이에 형성될 수 있다.
따라서, 본 실시 형태에 따르면, 광 추출 효율을 향상시킨 표시 장치가 제공된다.
이상, 구체예를 참조하면서, 본 발명의 예시적인 실시 형태들에 대해서 설명했다.
그러나, 본 발명의 실시 형태들은 이들 구체예에 한정되는 것은 아니다. 예를 들어, 당업자는 표시 장치에 포함되는 요소들의 구체적인 구성을 공지의 범위로부터 적절히 선택함으로써 본 발명을 마찬가지로 실시할 수 있고; 이러한 실시는, 유사한 효과를 얻을 수 있는 한, 본 발명의 범위 내에 포함된다.
또한, 구체예들 중 둘 이상의 요소가, 기술적으로 가능한 범위 내에서 조합될 수 있고, 이것도 본 발명의 요지를 포함하는 한, 본 발명의 범위 내에 포함된다.
그밖에, 본 발명의 실시 형태들로서 상술한 표시 장치에 기초하여, 당업자가 적절히 설계 변경하여 실시할 수 있는 모든 표시 장치도, 본 발명의 요지를 포함하는 한, 본 발명의 범위 내에 속한다.
그밖에, 본 발명의 사상 내에서, 당업자는 각종 변경 및 변형을 생각해 낼 수 있고, 이러한 변경 및 변형이 본 발명의 범위 내에 포함된다고 이해된다.
특정 실시 형태들이 기술되었지만, 이들 실시 형태는 예시를 위해서 제시된 것일 뿐, 본 발명의 범위를 제한하는 것으로 의도되진 않는다. 실제, 본원에 기술된 신규한 실시 형태들은 다양한 다른 형태로 구현될 수 있고; 더 나아가, 본원에 기술된 실시 형태들에 있어서, 다양한 생략, 대체 및 변경이 본 발명의 범위 내에서 행해질 수 있다. 첨부된 청구항들 및 그 등가물은 본 발명의 범위 및 사상에 속하는 형태 또는 변형을 포함하는 것으로 의도된다.

Claims (20)

  1. 표시 장치로서,
    제1 절연층과,
    상기 제1 절연층 상에 형성된 제2 절연층과,
    상기 제2 절연층 상에 형성된 광투과성을 갖는 화소 전극과,
    상기 화소 전극 상에 형성된 발광층과,
    상기 발광층 상에 형성된 대향 전극과,
    상기 제1 절연층과 상기 제2 절연층 사이에 형성되고, 구동 전류가 공급되는 배선을 포함하고, 상기 화소 전극과 접속되며, 상기 화소 전극에 상기 구동 전류를 공급하도록 구성된 화소 회로
    를 포함하고,
    상기 배선은, 상기 제1 절연층에 대하여 평행한 면에 투영했을 때 상기 화소 전극과 겹치는 제1 영역을 가지며, 상기 제1 영역 내에 개구부를 갖는, 표시 장치.
  2. 제1항에 있어서,
    상기 화소 회로는, 상기 화소 전극과 접속되며 상기 화소 전극에 공급되는 상기 구동 전류를 제어하도록 구성된 스위칭 소자를 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 스위칭 소자는, 상기 제1 절연층과 상기 제2 절연층 사이에 형성된 제1 트랜지스터를 포함하고,
    상기 제1 트랜지스터는,
    상기 화소 전극에 접속된 제1 도전부와,
    상기 배선에 접속되며 상기 제1 도전부로부터 이격된 제2 도전부와,
    상기 제1 도전부와 상기 제2 도전부에 접속된 제1 반도체막과,
    상기 제1 반도체막에 대향하는 위치에 형성된 제1 게이트 전극과,
    상기 제1 반도체막과 상기 제1 게이트 전극 사이에 형성된 제1 게이트 절연막을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1 트랜지스터는 보텀 게이트형(bottom gate type)이며,
    상기 제1 게이트 전극은 상기 제2 절연층 상에 형성되고,
    상기 제1 게이트 절연막은 상기 제1 게이트 전극 상에 형성되고,
    상기 제1 반도체막은 상기 제1 게이트 절연막 상에 형성되고,
    상기 제1 도전부의 적어도 일부 및 상기 제2 도전부의 적어도 일부는, 상기 제1 반도체막 상에 형성된, 표시 장치.
  5. 제3항에 있어서,
    상기 배선은, 상기 제1 도전부가 형성된 층과 동일한 층에 형성된, 표시 장치.
  6. 제1항에 있어서,
    상기 배선은 전원 전압에 접속된, 표시 장치.
  7. 제3항에 있어서,
    상기 스위칭 소자는, 상기 제1 트랜지스터에 접속된 제2 트랜지스터를 더 포함하고,
    상기 제2 트랜지스터는,
    상기 제1 게이트 전극에 접속된 제3 도전부와,
    상기 제3 도전부로부터 이격된 제4 도전부와,
    상기 제3 도전부와 상기 제4 도전부에 접속된 제2 반도체막과,
    상기 제2 반도체막에 대향하는 위치에 형성된 제2 게이트 전극과,
    상기 제2 반도체막과 상기 제2 게이트 전극 사이에 형성된 제2 게이트 절연막을 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제2 게이트 전극에 접속된 제어선과,
    상기 제4 도전부에 접속된 신호선
    을 더 포함하고,
    상기 배선 및 상기 신호선은, 상기 제1 절연층에 대하여 평행한 제1 방향으로 연장되고,
    상기 제어선은, 상기 제1 절연층에 대하여 평행하며 상기 제1 방향에 대하여 수직인 제2 방향으로 연장되는, 표시 장치.
  9. 제2항에 있어서,
    상기 스위칭 소자는,
    상기 제1 절연층과 상기 제2 절연층 사이에 형성된 제1 트랜지스터와,
    상기 제1 절연층과 상기 제2 절연층 사이에 형성되고, 상기 제1 트랜지스터에 접속된 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터는,
    상기 화소 전극에 접속된 제1 도전부와,
    상기 제1 도전부로부터 이격된 제2 도전부와,
    상기 제1 도전부와 상기 제2 도전부에 접속된 제1 반도체막과,
    상기 제1 반도체막에 대향하는 위치에 형성된 제1 게이트 전극과,
    상기 제1 반도체막과 상기 제1 게이트 전극 사이에 형성된 제1 게이트 절연막을 포함하고,
    상기 제2 트랜지스터는,
    상기 제1 게이트 전극에 접속된 제3 도전부와,
    상기 제3 도전부로부터 이격된 제4 도전부와,
    상기 제3 도전부와 상기 제4 도전부에 접속된 제2 반도체막과,
    상기 제2 반도체막에 대향하는 위치에 형성되고, 상기 배선에 접속된 제2 게이트 전극과,
    상기 제2 반도체막과 상기 제2 게이트 전극 사이에 형성된 제2 게이트 절연막을 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 배선은, 상기 제2 게이트 전극이 형성된 층과 동일한 층에 형성된, 표시 장치.
  11. 제9항에 있어서,
    상기 배선은, 상기 제2 게이트 전극의 재료와 동일한 재료를 포함하는, 표시 장치.
  12. 제9항에 있어서,
    상기 제2 도전부에 접속된 급전선과,
    상기 제4 도전부에 접속된 신호선
    을 더 포함하고,
    상기 배선은 상기 제1 절연층에 대하여 평행한 제1 방향으로 연장되고,
    상기 급전선 및 상기 신호선은, 상기 제1 절연층에 대하여 평행하며 상기 제1 방향에 대하여 수직인 제2 방향으로 연장되는, 표시 장치.
  13. 제1항에 있어서,
    상기 배선은 상기 제1 절연층에 대하여 평행한 제1 방향으로 연장되고,
    상기 개구부의 상기 제1 방향의 길이는, 상기 개구부의 상기 제1 절연층에 대하여 평행하며 상기 제1 방향에 대하여 수직인 제2 방향의 길이보다 긴, 표시 장치.
  14. 제13항에 있어서,
    상기 제2 절연층의 두께에 대한, 상기 개구부의 상기 제2 방향의 길이의 비율은 0.01 이상 5 이하인, 표시 장치.
  15. 제13항에 있어서,
    상기 개구부는 복수 형성되고,
    상기 배선은, 복수의 상기 개구부 사이에 개재된 도통 부분을 가지며,
    상기 도통 부분의 상기 제2 방향으로의 길이는 5마이크로미터 이하인, 표시 장치.
  16. 제1항에 있어서,
    상기 배선은, 상기 제1 절연층에 대하여 평행한 면에 투영했을 때 상기 화소 전극과 겹치지 않는 제2 영역을 가지며, 상기 제1 절연층에 대하여 평행한 제1 방향으로 연장되고,
    상기 제1 영역의, 상기 제1 절연층에 대하여 평행하며 상기 제1 방향에 대하여 수직인 제2 방향의 길이는, 상기 제2 영역의 상기 제2 방향의 길이보다 긴, 표시 장치.
  17. 제1항에 있어서,
    상기 발광층으로부터 방출되는 광의 피크 파장에서의 상기 배선의 투과율은, 상기 광의 상기 피크 파장에서의 상기 화소 전극의 투과율보다 낮은, 표시 장치.
  18. 제1항에 있어서,
    상기 발광층으로부터 방출되는 광의 피크 파장에서의 상기 제1 영역의 화소 전극측의 반사율은, 상기 광의 상기 피크 파장에서의 상기 제1 영역의 제1 절연층측의 반사율보다 높은, 표시 장치.
  19. 제2항에 있어서,
    상기 배선은 Al 및 Ag 중 하나를 포함하는, 표시 장치.
  20. 제2항에 있어서,
    상기 스위칭 소자는, In, Ga 및 Zn 중 하나를 포함하는 산화물 반도체를 포함하는 반도체막을 포함하는, 표시 장치.
KR1020130027279A 2012-09-19 2013-03-14 표시 장치 KR101424921B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-206091 2012-09-19
JP2012206091A JP5695620B2 (ja) 2012-09-19 2012-09-19 表示装置

Publications (2)

Publication Number Publication Date
KR20140037742A KR20140037742A (ko) 2014-03-27
KR101424921B1 true KR101424921B1 (ko) 2014-08-01

Family

ID=50273548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130027279A KR101424921B1 (ko) 2012-09-19 2013-03-14 표시 장치

Country Status (5)

Country Link
US (1) US9029853B2 (ko)
JP (1) JP5695620B2 (ko)
KR (1) KR101424921B1 (ko)
CN (1) CN103681689A (ko)
TW (1) TWI518894B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723344B2 (ja) 2012-09-25 2015-05-27 株式会社東芝 有機電界発光素子および発光装置
CN103000661B (zh) * 2012-12-12 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6640599B2 (ja) * 2016-02-25 2020-02-05 株式会社ジャパンディスプレイ 表示装置
CN108389878B (zh) * 2017-09-30 2022-01-25 昆山国显光电有限公司 显示屏及显示装置
KR102491261B1 (ko) * 2017-10-31 2023-01-20 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치
JP6806956B1 (ja) * 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置
JP7257577B1 (ja) 2022-05-18 2023-04-13 三菱重工業株式会社 磁気ギア、および、磁気ギアード電気機械

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271188A (ja) 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法
KR20110130926A (ko) * 2010-05-28 2011-12-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110132819A (ko) * 2010-06-03 2011-12-09 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20120072948A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693253B2 (ja) * 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2004191627A (ja) * 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
JP4522760B2 (ja) * 2003-06-30 2010-08-11 株式会社半導体エネルギー研究所 発光装置及び発光装置の作製方法
JP4165478B2 (ja) * 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
JP2007200908A (ja) * 2003-11-07 2007-08-09 Seiko Epson Corp 発光装置及び電子機器
JP4274151B2 (ja) * 2005-05-26 2009-06-03 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP4909323B2 (ja) 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP5314385B2 (ja) 2008-10-31 2013-10-16 住友化学株式会社 有機エレクトロルミネッセンス素子の製造方法
KR101084195B1 (ko) 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271188A (ja) 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法
KR20110130926A (ko) * 2010-05-28 2011-12-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110132819A (ko) * 2010-06-03 2011-12-09 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20120072948A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Also Published As

Publication number Publication date
TWI518894B (zh) 2016-01-21
JP2014059531A (ja) 2014-04-03
JP5695620B2 (ja) 2015-04-08
US9029853B2 (en) 2015-05-12
US20140077204A1 (en) 2014-03-20
KR20140037742A (ko) 2014-03-27
CN103681689A (zh) 2014-03-26
TW201413931A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101424921B1 (ko) 표시 장치
US11818924B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101625291B1 (ko) 전계 발광 장치 및 그 제조 방법
KR102652822B1 (ko) 전계 발광 표시 장치
KR102491875B1 (ko) 디스플레이 장치
US11764193B2 (en) Display apparatus including light-emitting diode in concave portion of pixel-defining layer
US10490603B2 (en) Display device
KR102479964B1 (ko) 전계 발광 표시 장치
KR20120037738A (ko) 유기전계 발광소자
KR20170060216A (ko) 유기발광 디스플레이 장치
EP3297028B1 (en) Light emitting diode display device
KR20140058788A (ko) 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
CN112349751A (zh) 发光显示设备
KR20160104805A (ko) 유기 발광 표시 장치
EP3136464B1 (en) Organic light emitting diode display device and method of fabricating the same
KR102505167B1 (ko) 유기발광소자
KR20180079013A (ko) 다른 색을 나타내는 발광 구조물들이 적층된 유기 발광 표시 장치
KR20190063964A (ko) 전계발광 표시장치
KR20230099140A (ko) 표시 장치
KR20160083641A (ko) 유기전계 발광소자
KR20210012415A (ko) 발광 표시 장치
KR20220140073A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee