KR101416701B1 - 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템 - Google Patents

단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템 Download PDF

Info

Publication number
KR101416701B1
KR101416701B1 KR1020130102842A KR20130102842A KR101416701B1 KR 101416701 B1 KR101416701 B1 KR 101416701B1 KR 1020130102842 A KR1020130102842 A KR 1020130102842A KR 20130102842 A KR20130102842 A KR 20130102842A KR 101416701 B1 KR101416701 B1 KR 101416701B1
Authority
KR
South Korea
Prior art keywords
data
cable
physical layer
clock
ethernet cable
Prior art date
Application number
KR1020130102842A
Other languages
English (en)
Inventor
강준모
안희구
오경훈
전영철
박세진
Original Assignee
주식회사알에프윈도우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사알에프윈도우 filed Critical 주식회사알에프윈도우
Priority to KR1020130102842A priority Critical patent/KR101416701B1/ko
Application granted granted Critical
Publication of KR101416701B1 publication Critical patent/KR101416701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854—Wide area networks, e.g. public data networks
    • H04L12/2856—Access arrangements, e.g. Internet access
    • H04L12/2858—Access network architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2801—Broadband local area networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템에 관한 것으로, 단일 기가비트 이더넷 케이블(1-core)에 입력된 데이터를 2배로 고속클럭킹하여 데이터를 전송하거나, DDR GMII(Double Data Rate GMII) 인터페이스 방식으로 클럭의 상승 및 하강에지에서 각각 래치하여 데이터를 두 배의 데이터레이트로 전송이 가능하도록 하고, 이더넷케이블 중간에 간선재생기(Line Regenerator)를 연결하여, 단일 코어 이더넷 케이블로 2배의 데이터레이트(data rate)로 데이터를 전송함에 따라 발생된 라인간섭으로 인한 신호왜곡없이 원거리까지 데이터를 전송할 수 있도록 한 것이다.

Description

단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템 {High speed transceiver system using 1 core gigabit ethernet cable}
본 발명은 UTP(Unshielded Twisted Pair) 등의 기가비트 이더넷 케이블(Gigabit Ethernet Cable) 전송 시스템에 관한 것으로, 보다 상세하게는 단일 케이블(1-core)에 2Gbps(Giga bit per second) 이상 고속 전송이 가능하도록 하며, 라인간섭으로 인한 신호왜곡을 간선 재생기(Line Regenerator)를 이용하여 원거리까지 전송하도록 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템에 관한 것이다.
일반적으로 유선 네트워크에 연결된 장치들의 숫자가 증가하고 더 높은 데이터 레이트(data rates)가 요구되고 있다. 최근 동 케이블링 기반구조들(copper cabling infrastructures)을 통해 더 높은 전송 레이트를 가능하게 하는 새로운 전송 기술들에 대한 요구가 증가하고 있다. 이 점에서, 현존하는 케이블링(cabling)을 통해 기가단위(Gbps)의 전송속도를 초과할 수 있는 전송 레이트를 가능하게 하는 기술들을 포함한 다양한 기술들이 개발되고 있다.
예를 들여, IEEE 802.3 표준은 트위스트-페어(twisted-pair) 동 케이블링(copper cabling) 길이 100m를 통해 10Mbps, 100Mbps, 1Gbps, 및 10Gbps로 이더넷 연결들을 위한 MAC(Medium Access Control) 인터페이스 및 PHY(Physical Layer)를 정의한다. 각각 10x 전송 레이트 증가로, 더 정교한 신호 처리가 100m 표준 케이블 범위를 유지하기 위해 요구된다. 그러나, 100m보다 더 긴 연결들은 파이버(fiber)의 사용 또는 길이 100m보다 더 작게 모든 케이블들을 유지하기 위해 연결에서의 미드-포인트들(mid-pionts)에서 이더넷 스위치(ethernet switches), 허브(hubs), 및/또는 리피터(repeaters)의 배치(placement)를 요구할 수 있다.
도 1은 일반적인 멀티밴드(Multi Band), 멀티 서비스(Multi Service), 광대역(Broad Bandwidth)를 포함한 중계시스템의 구성도로서, 이동통신의 다양한 주파수를 수용하는 멀티밴드(Band-1 ~ Band-N) 통신을 위한 메인 광통신유닛(MOU: Main Optic Unit)(10)과, 상기 메인 광통신유닛(10)과 광케이블로 연결되어 데이터를 전송하는 마스터 허브유닛(Master Hub Unit)(20)과, 상기 마스터 허브유닛(20)과 광케이블, UTP, 또는 STP 케이블로 연결되어 데이터를 전송하는 슬레이브 허브유닛(Slave Hub Unit)(31)(32)과, 상기 슬레이브 허브유닛(31)(32) 및 상기 마스터 허브유닛(20)과 광케이블, UTP/STP 케이블 및 동축케이블(Coaxial feeder cable)로 연결되어 데이터를 전송하는 원격유닛(RU #1 ~ RU #M)(41,42)(51,52)(61,62)으로 구성되어 있다.
상기 원격유닛(RU)의 종류는 URU(UTP RU), ORU(Optic RU),CRU(Coaxial RU)가 있다.
상기 멀티서비스는 전 세계의 이동통신 서비스를 수용하는 중계시스템으로 GSM(Global System for Mobile Communications), CDMA(Code Division Multiple Access), WCDMA(Wideband CDMA), LTE(Long Term Evolution), WiFi, WiBro, WiMax 등의 서비스 지원한다.
상기 광대역 주파수 통신은 서비스 주파수 대역에 대한 광대역폭(5MHz ~ 80MHz 이상)을 지원하는 중계시스템이다.
이와 같이, 상기 중계시스템은 광대역 서비스를 지원하기 위한 솔루션으로 광전송(Optic) 및 UTP케이블 전송을 사용하여 전송용량은 1Gpbs ~ 10Gbps 사이의 데이터레이트를 갖는다.
도 2는 종래기술에 따른 기가비트 이더넷을 사용하는 UTP케이블 중계시스템의 일실시예로, 멀티밴드(Band-1, Band-2)로 수신된 데이터는 UTP케이블 전송을 위한 데이터 포멧(Formated Data)을 변환하고, 데이터를 압축(Data Comp)한 후 다중화부(Data Multplexer)를 통해 하나의 신호로 다중화된다. 또한, 상기 다중화부를 통해 다중화된 신호는 데이터 프레이머(Data Framer)를 통해 기가바이트 전송 포맷으로 프레임화 처리된다.
상기 데이터 프레이머(Data Framer)에서 기가바이트 전송 포맷으로 프레임화 처리된 데이터를 UTP 트랜시버(UTP TRCV)를 통해 UTP케이블로 전송되는데, 이때, UTP(CAT5e) 케이블은 1개의 케이블에 1Gbps 이내의 데이터 전송이 가능하다.
즉, 종래기술에 따른 멀티밴드, 멀티서비스, 광대역을 포함한 중계시스템은 광통신케이블을 이용하여 10Gpbs까지 데이터 전송이 가능하나, UTP케이블은 1Gbps로 기가비트 이더넷을 사용하므로, 멀티밴드, 멀티서비스, 광대역을 지원하려면 신호전송 레이트가 최소 2Gbps가 필요하다. 이를 위하여 UTP케이블은 2-코어를 사용하여 2Gpbs를 수용하여 사용해야 하므로, UTP케이블 설치시 설치에 대한 복잡함과 설치비용이 증가하는 문제점이 있었다.
특허등록 제10-0940927호 (등록일 2010년 01월 29일)
본 발명은 종래기술의 문제점을 개선하기 위하여 단일 기가비트 이더넷 케이블(1-core)에 입력된 데이터를 2배로 고속클럭킹(High Speed Clock)하여 데이터를 전송하거나, DDR GMII(Double Data Rate GMII) 인터페이스 방식으로 클럭의 상승 및 하강에지에서 각각 래치하여 데이터를 두 배의 데이터레이트로 전송이 가능하도록 하고, 이더넷 케이블 중간에 간선재생기(Line Regenerator)를 연결하여, 단일 코어 이더넷 케이블로 2배의 데이터레이트(data rate)로 데이터를 전송함에 따라 발생된 라인간섭으로 인한 신호왜곡없이 원거리까지 데이터를 전송할 수 있도록 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템을 제공하는데 그 목적이 있다.
본 발명의 목적을 달성하기 위한 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템은 매체접근제어부(Media Access Controller, 이하 'MAC'로 약칭함), 물리계층처리부(Phygical layer, 이하 'PHY'로 약칭함), 트랜스포머 및 케이블커넥터로 순차 구성된 마스터측과, 케이블커넥터, 트랜스포머, PHY 및 매체접근제어부로 순차 구성된 슬레이브측과, 상기 마스터측으로부터 전송된 데이터를 이더넷 케이블을 통해 슬레이브측으로 고속 전송하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템에 있어서, 상기 마스터측의 MAC은 상기 이더넷 케이블의 전송매체에 맞는 데이터 포맷으로 변환하고, 클럭을 설정된 배수로 고속클러킹하는 포맷변환부; 및 상기 포맷변환부에서 출력된 데이터를 입력된 클럭의 상승에지 또는 하강에지에서 데이터를 래치하여 출력하는 MAC버퍼;로 구성되며, 상기 마스터측 PHY는 상기 MAC버퍼로부터 출력된 데이터 및 클럭에 동기되어 상승에지 또는 하강에지에서 데이터를 래치하는 PHY버퍼; 및 상기 PHY버퍼에서 출력된 병렬데이터를 직렬데이터로 정렬 및 아날로그 신호로 변환한 후 인코딩하여 출력하는 인코딩부;를 포함하여 구성하되, 상기 마스터측과 슬레이브측을 연결하는 상기 이더넷 케이블은 단일 코어로 이루어진 것을 특징으로 한다.
여기서, 상기 MAC 및 PHY에서 처리되는 데이터는 상기 MAC에서 클럭을 2배수로 고속 클러킹하고, MAC버퍼 및 PHY버퍼에서 상승에지 또는 하강에지 일 때 데이터를 래치하는 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템은 MAC, PHY, 트랜스포머 및 케이블커넥터로 순차 구성된 마스터측과, 케이블커넥터, 트랜스포머, PHY 및 MAC로 순차 구성된 슬레이브측과, 상기 마스터측으로부터 전송된 데이터를 이더넷 케이블을 통해 슬레이브측으로 고속 전송하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템에 있어서, 상기 마스터측의 MAC은 상기 이더넷 케이블의 전송매체에 맞는 데이터 포맷으로 변환하여 클럭에 맞게 전송하는 포맷변환부; 및 상기 포맷변환부에서 출력된 데이터를 입력된 클럭의 상승에지 및 하강에지에서 각각 데이터를 래치하는 MAC버퍼;로 구성되며, 상기 마스터측 PHY는 상기 MAC버퍼로부터 출력된 데이터를 상승에지 및 하강에지에서 각각 데이터를 래치하는 PHY버퍼; 및 상기 PHY버퍼에서 출력된 병렬데이터를 직렬데이터로 정렬 및 아날로그 신호로 변환한 후 인코딩하여 출력하는 인코딩부;를 포함하여 구성하되, 상기 마스터측과 슬레이브측을 연결하는 상기 이더넷 케이블은 단일 코어로 이루어진 것을 특징으로 한다.
여기서, 상기 MAC 및 PHY에서 처리되는 데이터는 DDR GMII방식으로, MAC버퍼 및 PHY버퍼에서 클럭의 상승에지 및 하강에지 일 때 각각 데이터를 래치하여 두 배의 데이터 레이트로 전송하는 것을 특징으로 한다.
또한, 상기 마스터측과 슬레이브측의 각 케이블커넥터로 연결하는 상기 이더넷 케이블 중간에서 클럭 및 데이터 복원기능(CDR)을 통해 단일코어로 두 배의 데이터 레이트로 전송함에 따라 발생된 신호간섭으로 인한 왜곡된 신호를 복원하는 간선재생기를 더 포함하되, 상기 간선재생기는 마스터측 이더넷 케이블을 통해 전송된 데이터를 커넥터를 통해 입력받아 디지털로 변환하고, 기준클럭을 발생하는 상위 물리계층전송부; 상기 상위 물리계층전송부로부터 전송된 데이터를 기준클럭에 동기시켜 상기 마스터측으로부터 전송된 동일 데이터 포맷을 유지시켜 상기 슬레이브측으로 전송하는 제2MAC; 상기 제2MAC에서 출력된 데이터를 아날로그신호로 변환 및 임피던스 매칭시켜 케이블커넥터를 통해 슬레이브측 이더넷 케이블로 전송하는 하위 물리계층전송부; 및 상기 상위 물리계층전송부에서 출력된 기준클럭을 상기 제2MAC 및 하위 물리계층전송부로 각각 공급하는 클럭복원부;를 포함하며, 상기 하위 물리계층전송부는 하나 또는 다수개로 구성되는 것을 특징으로 한다.
본 발명에 따른 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템은 MAC 및 PHY간의 인터페이스 기술 중 GMII를 이용하여 클럭을 2배로 고속클러킹(High Speed Clock)하고, 클럭의 상승 또는 하강에지에서 래치하여 슬레이브측으로 전송할 수 있으며, 이더넷 케이블 중간에 간선재생기를 연결하여, 단일 코어 이더넷 케이블로 2배로 고속클러킹하여 데이터를 전송함에 따라 발생된 라인간섭으로 인한 신호왜곡없이 원거리까지 데이터를 전송할 수 잇는 효과가 있다.
또한, MAC 및 PHY간의 인터페이스 기술 중 DDR GMII를 이용하여 클럭의 상승 및 하강에지에서 각각 래치하므로 두배의 데이터레이트로 향상시켜 슬레이브측으로 전송할 수 있으며, 이더넷 케이블 중간에 간선재생기를 연결하여, 단일 코어 이더넷 케이블로 2배의 데이터레이트로 전송함에 따라 발생된 라인간섭으로 인한 신호왜곡 없이 원거리까지 데이터를 전송할 수 있는 효과가 있다.
또한, 본 발명은 멀티밴드, 멀티서비스 또는 광대역밴드 대역을 지원하려면 신호 전송 레이트는 최소한 2Gbps가 필요한데, 단일 기가비트 이더넷 케이블을 이용하여 2Gbps 신호 전송이 가능하여, 중계시스템 시설 설치 비용을 줄일 수 있는 효과가 있다.
도 1은 일반적인 멀티밴드, 멀티 서비스, 광대역를 포함한 중계시스템의 구성도이고,
도 2는 종래기술에 따른 기가비트 이더넷을 사용하는 UTP케이블 중계시스템의 구성도이고,
도 3은 본 발명의 실시예에 따른 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템의 전체 구성도이고,
도 4는 도 3에서 GMII인터페이스 방식의 MAC 및 PHY의 상세 블록구성도이고,
도 5는 도 3에서 DDR GMII인터페이스 방식의 MAC 및 PHY의 상세 블록구성도이고,
도 6은 도 3에서 간선재생기의 상세블록 구성도이고,
도 7은 도 6에서 재생신호처리기의 상세 블록 구성도이고,
도 8은 도 7에서 하위 PHY의 상세 블록구성도이다.
본 발명의 실시예에 따른 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템의 구성 및 작용을 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템의 구성도로서, 전송하고자 하는 데이터를 신호처리하여 설정된 전송레이트(data rate)로 이더넷케이블로 전송하는 마스터측과 상기 이더넷 케이블을 통해 상기 마스터측으로부터 수신된 신호를 수신하는 슬레이브측으로 이루어진다.
여기서, 상기 마스터 측은 전송하고자 하는 데이터가 데이터 프레이머(Framer)를 통해 설정된 데이터 및 클럭으로 신호처리되어 수신됨에 따라 포맷팅 및 버퍼링하는 MAC(110)와, MAC(110)에서 출력된 신호를 직렬로 변환 및 인코딩하는 PHY(120)와, 상기 PHY(120)로부터 출력된 신호를 케이블 전송을 위한 아날로그 임피던스매칭 후 커넥터(RJ45)(140)을 통해 이더넷 케이블(150)로 전송하는 트랜스포머(130)와, 상기 커넥터(140)을 통해 이더넷케이블(150)로 전송된 신호는 전송거리로 인해 발생된 신호간섭으로 인한 왜곡을 방지하고 슬레이브측으로 전송하는 간선재생기(160)로 구성된다.
상기 슬레이브측은 상기 간선재생기(160) 및 이더넷케이블(150)을 통해 전송된 신호를 수신 및 신호처리 하도록, 상기 마스터 측의 구성과 역순인 케이블커넥터(RJ45), 트랜스포머(Transformer), PHY 및 MAC으로 연결구성되어 신호처리를 수행하며, 본 발명의 실시예에서는 각 부의 상세한 설명은 마스터측에서 설명된 각 부의 작용을 참조한다.
상기 이더넷 케이블(150)은 기가비트 데이터 전송 가능한 UTP 케이블( Unshielded Twisted Pair Cable), 단일 STP 케이블(Shieled Twin Pair cable) 또는 동축케이블(Coexial feeder cable)을 포함하며, 상기 케이블은 단선으로 구성한다.
또한, 도 4는 상기 MAC와 PHY의 상세 블록 구성도로서, 상기 MAC(110)는 상기 이더넷 케이블(150)의 전송매체에 맞는 데이터 포맷으로 변환하고, 클럭을 2배수(125Mhz->250Mhz)로 고속 클러킹하는 포맷변환부(111)와, 상기 포맷변환부(111)에서 출력된 데이터를 입력된 클럭(250Mhz)의 상승에지에서 데이터를 래치하여 출력하는 MAC버퍼(112)로 구성되며, 상기 PHY(120)는 상기 MAC버퍼(112)로부터 출력된 데이터 및 클럭(8bit, 250Mhz)에 동기되어 상승에지에서 데이터를 래치하는 PHY버퍼(121)와, 상기 PHY버퍼(121)에서 출력된 병렬데이터(Parallel)를 직렬데이터(Serial)로 정렬 및 아날로그 신호로 변환(DAC)한 후 인코딩(encoding)하여 출력하는 인코딩부(122)로 구성된다.
이와 같이 구성된 본 발명의 실시예에 따른 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템의 작용을 첨부된 도 3 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.
이하, 상기 데이터 프레이머에서 신호처리되어 상기 MAC(110)에 입력된 데이터는 8bit, 125Mhz 클럭을 기준으로 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 MAC 및 PHY 사이의 인터페이스 기술중 GMII(Giagbit Media Independent Interface)을 사용한 MAC 및 PHY의 상세 블록 구성도로서, 상기 MAC(110)은 포맷변환부(111)와 MAC버퍼(112)로 구성되며, 상기 포맷변환부(111)는 데이터포맷을 전송매체에 맞도록 변환하고, 입력된 125Mhz 클럭 데이터를 2배수인 250Mhz 클럭으로 고속클럭킹 한다. 상기 고속클러킹한 클럭, 데이터는 상기 MAC버퍼(112)에 의해 데이타 래치 한 다음 상기 PHY(120)으로 출력한다.
상기 PHY(120)은 PHY버퍼(121)과 인코딩부(122)로 구성되며, 상기 PHY버퍼(121)는 상기 MAC버퍼(112)와 동일한 데이터 타이밍(Data Timing)으로 래치 한 다음 상기 인코딩부(122)로 출력한다.
상기 인코딩부(122)는 상기 PHY버퍼(121)에서 입력된 데이터를 250Mhz에 동기시켜 병렬을 직렬데이터로 변환하고, 아날로그신호로 변환 한 후 인코딩하여 출력하게 된다.
여기서, 상기 MAC(110)과 PHY(120)의 인터페이스방식인 GMII는 데이터버스를 8bit(D[7..0])를 사용하여 클럭 상승에지(rising edge)에서 데이터 래치하여 2Gbps(250Mhz x 8bit)로 출력하게 된다.
상기 PHY(120)에서 출력된 신호는 트랜스포머(130)에서 전송매체에 대한 아날로그 신호 임피던스 매칭 후 케이블커넥터(140)에 접속된 단선 이더넷케이블(150)을 통해 슬레이브측으로 전송한다.
도 5는 본 발명의 다른 실시예에 따른 MAC 및 PHY 블록 구성도로서, MAC(110)은 상기 이더넷 케이블(150)의 전송매체에 맞는 데이터 포맷으로 변환하여 클럭에 맞게 전송하는 포맷변환부(113)와, 상기 포맷변환부(113)에서 출력된 데이터를 입력된 클럭의 상승에지(rising edge) 및 하강에지(falling edge)에서 각각 데이터를 래치하는 MAC버퍼(114)로 구성되며, 상기 PHY(120)는 상기 MAC버퍼(114)로부터 출력된 데이터(8bit) 및 클럭(125Mhz)에 동기되어 상승에지 및 하강에지에서 각각 데이터를 래치하는 PHY버퍼(123)와, 상기 PHY버퍼(123)에서 출력된 병렬데이터를 직렬데이터로 정렬 및 아날로그 신호로 변환한 후, 인코딩하여 출력하는 인코딩부(124)로 구성된다.
여기서, 상기 MAC(110)과 PHY(120)의 인터페이스방식은 DDR GMII으로 데이터버스를 8bit(D[7..0])를 사용하여 클럭 상승에지 및 하강에지에서 각각 데이터 래치하므로, 한 주기 클럭에 두 번의 래치로 인해 두배의 데이터레이트인 2Gbps(125Mhz x 8bit x 2)로 전송하게 된다.
상기 PHY(120)에서 두배의 데이터레이트(2Gbps)로 전송된 신호는 트랜스포머(130)에서 전송매체에 대한 아날로그 신호 임피던스 매칭 후 케이블커넥터(140)에 접속된 단선 이더넷케이블(150)을 통해 슬레이브측으로 전송한다.
상기 케이블커넥터(140)를 통해 전송된 신호는 단선 이더넷케이블(150)에 의해 슬레이브측의 케이블커넥터까지 전송되는데, 만약 전송 거리가 길어질 경우 라인간섭으로 인한 신호왜곡이 발생된다.
즉, 상기 MAC(110)에서 두 배로 고속클럭킹 하여 두배의 데이터 레이트인 2Gbps로 단선 이더넷케이블(150)로 전송하거나, 본 발명의 다른 실시예에서와 같이 DDR GMII방식으로 데이터를 2Gbps로 전송할 경우, 1Gbps로 전송할 때보다 라인간섭으로 인한 신호왜곡이 발생하여 전송거리가 짧아지게 된다.
예를 들어, 기가비트 이더넷 UTP케이블은 최대 100m의 전송거리를 표준으로 하고 있는데, 단일 이더넷 케이블에 2Gpbs로 전송할 경우 그 최대 전송 가능거리가 50m로 짧아지게 된다.
이에 전송거리에 대한 보상으로 전송거리 중간에 신호재생을 위한 간선재생기(160)를 부가하여 신호왜곡이 발생하는 것을 방지하게 된다.
도 6 내지 도 8은 본 발명의 실시예에 따른 간선재생기의 상세 블록 구성도로서, 이에 도시된 바와 같이, 간선재생기(160)는 마스터측 이더넷 케이블을 통해 전송된 데이터를 커넥터를 통해 입력받아 디지털로 변환하고, 기준클럭을 발생하는 상위 PHY트랜시버(161)와, 상기 상위 PHY트랜시버(161)로부터 전송된 데이터를 상기 마스터측에서 전송된 동일 데이터 포맷을 유지하도록 기준클럭에 동기시켜 상기 슬레이브측으로 전송하는 제2MAC(162)와, 상기 제2MAC(162)에서 출력된 데이터를 아날로그신호로 변환 및 임피던스 매칭시켜 케이블커넥터를 통해 슬레이브측 이더넷 케이블로 전송하는 하위 PHY트랜시버(164)와, 상기 상위 PHY트랜시버(161)에서 출력된 기준클럭을 상기 제2MAC 및 하위 PHY트랜시버(164)로 각각 공급하는 클럭복원부(163)로 구성된다.
상기 하위 PHY트랜시버(164)는 상기 제2MAC(162)에서 출력된 데이터를 슬레이브측으로 전송하는 제2PHY(171)와, 상기 제2PHY(171)에서 출력된 데이터를 아날로그신호로 변환 및 임피던스 매칭하는 제2트랜스포머(172)와, 상기 제2트랜스포머(172)에서 출력된 아날로그신호를 슬레이브측으로 전송하는 제2케이블커넥터(173)로 구성된다.
이와 같이 구성된 간선재생기(160)는 상기 마스터측과 슬레이브측 간의 단선 이더넷케이블 중간에 설치되며, GMII 인터페이스방식 또는 DDR GMII 인터페이스 방식으로 전송되며, 바람직하게는 마스터측과 슬레이브측을 연결하는 간선재생기는 이더넷케이블(150)이 UTP케이블일 경우 그 길이가 50m 보다 길어지면, 설치하게 된다.
즉, 단일코어에 2Gpbs로 전송할 경우 기가비트 이더넷 UTP케이블의 표준 전송거리가 최대 100m에서 최대 50m로 짧아지게 되어, 이를 초과하게 되면, 2Gbps에서는 UTP케이블에 의한 신호간섭으로 왜곡이 발생하게 된다. 이때 왜곡된 신호를 복원하기 위하여 상기 간선재생기(160)을 이용하여 상위단 및 하위단의 클럭 데이터 복원기능을 수행하게 된다.
상기 마스터측의 케이블커넥터(140)을 통해 이더넷케이블(150)으로 전송된 신호는 상기 상위PHY트랜시버(161)에서 입력받아 포맷팅 데이터를 상기 제2MAC(162)로 입력하고, 기준클럭을 상기 클럭복원부(163)로 입력시킨다.
상기 제2MAC(162)는 상기 클럭복원부(163)로부터 입력된 기준클럭에 동기되어 데이터를 복원 및 재생하여 상기 마스터측의 케이블커넥터(140)을 통해 전송된 데이터 및 클럭(8bit, 125Mhz)과 동일한 포맷 및 클럭을 동기시켜, 하위 PHY트랜시버(164)로 출력한다.
상기 하위 PHY트랜시버는 도 8에 도시된 바와 같이, 제2PHY(171)에서 상기 제2MAC(162)에서 출력된 데이터 포맷 및 클럭에 동기된 2Gbps 데이터레이트로 데이터를 출력하고, 제2트랜스포머(172)는 상기 제2PHY(171)에서 수신된 데이터를 아날로그 신호로 변환 및 임피던스 매칭 후 제2케이블커넥터(173)를 통해 슬레이브측으로 전송하게 된다.
또한, 상기 하위 PHY트랜시버(164)는 다수의 하위단으로 구성하여 허브(Hub) 기능을 수행할 수 있게 된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나 이 실시예에 의해 한정되지 않으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 가능함은 물론이다.
110 : 매체접근제어부 111,113 : 포맷변환부
112,114 : MAC버퍼 120 : 물리계층처리부
121,123 : PHY버퍼 122,124 : 인코딩부
130 : 트랜스포머 140,173 : 케이블커넥터
150 : 이더넷케이블 160 : 간선재생기
161 : 상위 PHY트랜시버 162 : 제2매체접근제어부
163 : 클럭복원부 164 : 하위 PHY트랜시버
171 : 제2PHY 172 : 제2트랜스포머

Claims (14)

  1. 매체접근제어부(MAC), 물리계층처리부(PHY), 트랜스포머 및 케이블커넥터로 순차 구성된 마스터측과, 케이블커넥터, 트랜스포머, 물리계층처리부 및 매체접근제어부로 순차 구성된 슬레이브측과, 상기 마스터측으로부터 전송된 데이터를 이더넷 케이블을 통해 슬레이브측으로 고속 전송하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템에 있어서,
    상기 마스터측의 매체접근제어부(MAC)는 상기 이더넷 케이블의 전송매체에 맞는 데이터 포맷으로 변환하고, 클럭을 설정된 배수로 고속 클러킹하는 포맷변환부; 및
    상기 포맷변환부에서 출력된 데이터를 입력된 클럭의 상승에지 또는 하강에지에서 데이터를 래치하여 출력하는 MAC버퍼;로 구성되며,
    상기 마스터측 물리계층처리부(PHY)는 상기 MAC버퍼로부터 출력된 데이터 및 클럭에 동기되어 상승에지 또는 하강에지에서 데이터를 래치하는 PHY버퍼; 및
    상기 PHY버퍼에서 출력된 병렬데이터를 직렬데이터로 정렬 및 아날로그 신호로 변환한 후 인코딩하여 출력하는 인코딩부;를 포함하여 구성하되,
    상기 마스터측과 슬레이브측을 연결하는 상기 이더넷 케이블은 단일 코어로 이루어진 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  2. 제 1 항에 있어서
    상기 이더넷 케이블은 기가비트 데이터 전송 가능한 UTP 케이블(Unshielded Twisted Pair Cable), STP 케이블(Shieled Twin Pair cable) 또는 동축케이블(Coexial feeder cable) 중 하나인 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  3. 제 1 항에 있어서,
    상기 매체접근제어부 및 물리계층처리부 간의 데이터 전송은 동일 클럭에 동기되며, 인터페이스방식은 GMII(Giagbit Media Independent Interface)방식으로 전송하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 매체접근제어부 및 물리계층처리부에서 처리되는 데이터는 상기 매체접근제어부에서 클럭을 2배수로 고속 클러킹하고, MAC버퍼 및 PHY버퍼에서 클럭의 상승에지 또는 하강에지 일 때 데이터를 래치하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  5. 제 4 항에 있어서,
    상기 매체접근제어부 및 물리계층처리부에서 처리되는 데이터가 8bit, 125M 클럭을 8bit 250M 클럭으로 고속 클러킹하여, 2Gbps(8bit x 250M)로 데이터를 슬레이브측으로 전송하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  6. 제 1 항에 있어서,
    상기 마스터측과 슬레이브측의 각 케이블커넥터로 연결하는 상기 이더넷 케이블 중간에서 클럭 및 데이터 복원기능(CDR)을 통해 단일코어로 고속 클러킹되어 전송함에 따라 발생된 신호간섭으로 인한 왜곡된 신호를 복원하는 간선재생기를 더 포함하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  7. 제 6 항에 있어서,
    상기 간선재생기는 마스터측 이더넷 케이블을 통해 전송된 데이터를 커넥터를 통해 입력받아 디지털로 변환하고, 기준클럭을 발생하는 상위 물리계층전송부;
    상기 상위 물리계층전송부로부터 전송된 데이터를 기준클럭에 동기시켜 상기 마스터측으로부터 전송된 동일 데이터 포맷을 유지시켜 상기 슬레이브측으로 전송하는 제2매체접근제어부;
    상기 제2매체접근제어부에서 출력된 데이터를 아날로그신호로 변환 및 임피던스 매칭시켜 케이블커넥터를 통해 슬레이브측 이더넷 케이블로 전송하는 하위 물리계층전송부; 및
    상기 상위 물리계층전송부에서 출력된 기준클럭을 상기 제2매체접근제어부 및 하위 물리계층전송부로 각각 공급하는 클럭복원부;를 포함하되,
    상기 하위 물리계층전송부는 하나 또는 다수개로 구성되는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  8. 제 7 항에 있어서,
    상기 하위 물리계층전송부는 상기 제2매체접근제어부에서 출력된 데이터를 슬레이브측으로 전송하는 제2물리계층처리부;
    상기 제2물리계층처리부에서 출력된 데이터를 아날로그신호로 변환 및 임피던스매칭하는 제2트랜스포머; 및
    상기 제2트랜스포머에서 출력된 아날로그신호를 슬레이브측으로 전송하는 제2케이블커넥터;를 포함하여 구성된 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  9. 매체접근제어부(MAC), 물리계층처리부(PHY), 트랜스포머 및 케이블커넥터로 순차 구성된 마스터측과, 케이블커넥터, 트랜스포머, 물리계층처리부 및 매체접근제어부로 순차 구성된 슬레이브측과, 상기 마스터측으로부터 전송된 데이터를 이더넷 케이블을 통해 슬레이브측으로 고속 전송하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템에 있어서,
    상기 마스터측의 매체접근제어부(MAC)는 상기 이더넷 케이블의 전송매체에 맞는 데이터 포맷으로 변환하여 클럭에 맞게 전송하는 포맷변환부; 및
    상기 포맷변환부에서 출력된 데이터를 입력된 클럭의 상승에지 및 하강에지에서 각각 데이터를 래치하는 MAC버퍼;로 구성되며,
    상기 마스터측 물리계층처리부(PHY)는 상기 MAC버퍼로부터 출력된 데이터 및 클럭에 동기되어 상승에지 및 하강에지에서 각각 데이터를 래치하는 PHY버퍼; 및
    상기 PHY버퍼에서 출력된 병렬데이터를 직렬데이터로 정렬 및 아날로그 신호로 변환한 후 인코딩하여 출력하는 인코딩부;를 포함하여 구성하되,
    상기 마스터측과 슬레이브측을 연결하는 상기 이더넷 케이블은 단일 코어로 이루어진 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  10. 제 9 항에 있어서,
    상기 매체접근제어부 및 물리계층처리부에서 처리되는 데이터의 인터페이스방식은 DDR GMII(Double Data Rate GMII)방식으로, MAC버퍼 및 PHY버퍼에서 클럭이 상승에지 및 하강에지 일 때 각각 데이터를 래치하여 두 배의 데이터 레이트로 전송하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  11. 제 9 항에 있어서,
    상기 매체접근제어부에 입력된 데이터가 8비트, 125Mhz 클럭일 때, 한 주기 클럭에서 두번(상승에지 및 하강에지) 래치하여 2Gbps(8bit x 125Mbps x 2)로 데이터를 슬레이브측으로 전송하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  12. 제 9 항에 있어서,
    상기 마스터측과 슬레이브측의 각 케이블커넥터로 연결하는 상기 이더넷 케이블 중간에서 클럭 및 데이터 복원기능(CDR)을 통해 단일코어로 두 배의 데이터 레이트로 전송함에 따라 발생된 신호간섭으로 인한 왜곡된 신호를 복원하는 간선재생기를 더 포함하는 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  13. 제 12 항에 있어서,
    상기 간선재생기는 마스터측 이더넷 케이블을 통해 전송된 데이터를 커넥터를 통해 입력받아 디지털로 변환하고, 기준클럭을 발생하는 상위 물리계층트랜시버;
    상기 상위 물리계층트랜시버로부터 전송된 데이터를 기준클럭에 동기시켜 상기 마스터측에서 전송된 동일 데이터 포맷을 유지시켜 상기 슬레이브측으로 전송하는 제2매체접근제어부;
    상기 제2매체접근제어부에서 출력된 데이터를 아날로그신호로 변환 및 임피던스 매칭시켜 케이블커넥터를 통해 슬레이브측 이더넷 케이블로 전송하는 하위 물리계층트랜시버; 및
    상기 상위 물리계층트랜시버에서 출력된 기준클럭을 상기 제2매체접근제어부 및 하위 물리계층트랜시버로 각각 공급하는 클럭복원부;를 포함하되,
    상기 하위 물리계층트랜시버는 하나 또는 다수개로 구성된 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
  14. 제 13 항에 있어서,
    상기 하위 물리계층전송부는 상기 제2매체접근제어부에서 출력된 데이터를 슬레이브측으로 전송하는 제2물리계층처리부;
    상기 제2물리계층처리부에서 출력된 데이터를 아날로그신호로 변환 및 임피던스 매칭하는 제2트랜스포머; 및
    상기 제2트랜스포머에서 출력된 아날로그신호를 슬레이브측으로 전송하는 제2케이블커넥터;를 포함하여 구성된 것을 특징으로 하는 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템.
KR1020130102842A 2013-08-29 2013-08-29 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템 KR101416701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130102842A KR101416701B1 (ko) 2013-08-29 2013-08-29 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130102842A KR101416701B1 (ko) 2013-08-29 2013-08-29 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템

Publications (1)

Publication Number Publication Date
KR101416701B1 true KR101416701B1 (ko) 2014-07-09

Family

ID=51741542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102842A KR101416701B1 (ko) 2013-08-29 2013-08-29 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템

Country Status (1)

Country Link
KR (1) KR101416701B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301856A (zh) * 2021-12-29 2022-04-08 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置
CN116346231A (zh) * 2023-05-29 2023-06-27 杭州飞畅科技有限公司 一种基于以太网phy芯片的多路e1数据传输***和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017404A (ko) * 1991-02-06 1992-09-26 리챠드 비. 미글리 디지탈 데이타 링 버스에 연결하기에 적합한 송수신 스테이션 및 링 버스 시스템
KR100605609B1 (ko) 2004-12-09 2006-07-31 한국전자통신연구원 기가비트 이더넷 스위칭 장치
KR101046651B1 (ko) 2010-04-30 2011-07-05 전자부품연구원 고정시간을 최소화하기 위한 클록 데이터 복원장치
KR101298806B1 (ko) 2009-12-21 2013-08-22 한국전자통신연구원 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017404A (ko) * 1991-02-06 1992-09-26 리챠드 비. 미글리 디지탈 데이타 링 버스에 연결하기에 적합한 송수신 스테이션 및 링 버스 시스템
KR100605609B1 (ko) 2004-12-09 2006-07-31 한국전자통신연구원 기가비트 이더넷 스위칭 장치
KR101298806B1 (ko) 2009-12-21 2013-08-22 한국전자통신연구원 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
KR101046651B1 (ko) 2010-04-30 2011-07-05 전자부품연구원 고정시간을 최소화하기 위한 클록 데이터 복원장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301856A (zh) * 2021-12-29 2022-04-08 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置
CN114301856B (zh) * 2021-12-29 2023-10-03 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置
CN116346231A (zh) * 2023-05-29 2023-06-27 杭州飞畅科技有限公司 一种基于以太网phy芯片的多路e1数据传输***和方法
CN116346231B (zh) * 2023-05-29 2023-08-11 杭州飞畅科技有限公司 一种基于以太网phy芯片的多路e1数据传输***和方法

Similar Documents

Publication Publication Date Title
US7529487B2 (en) System and method for transmitting data on return path of a cable television system
US7222358B2 (en) Cable television return link system with high data-rate side-band communication channels
KR100283462B1 (ko) 프레임을 기초로한 데이타 전송
JP3636456B2 (ja) 等時性リンクプロトコル
US11736978B2 (en) Method and apparatus for receiving CPRI data stream, method and apparatus for receiving ethernet frame, and system
US7519297B2 (en) Cable television system with separate radio frequency hub and ethernet hub
CN108631908B (zh) 使用FlexE承载信号帧的方法、FlexE信号帧还原的方法及装置
US9525639B2 (en) 2.5 GBPS/5GBPS ethernet communications over a full duplex communication channel
WO2008071131A1 (fr) Procédé de transmission de données cpri (common public radio interface), et procédés et systèmes correspondants
JP2007228579A (ja) マスター基地局とリモート無線ユニットを接続するインターフェース装置
US20100014566A1 (en) Method and apparatus for a 10gbase-t small form factor pluggable (sfp+) module
US20220353001A1 (en) Multiple ports with different baud rate over a single serdes
CN100568841C (zh) 一种以太网业务的汇聚装置及方法
KR101416701B1 (ko) 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템
CN103138866A (zh) 一种时钟同步的sfp电口装置及***
PH12016500554B1 (en) Home network signal relay device in access network and home network signal relay method in access network using same
US7689128B2 (en) Return path transmitter with extended digital processing circuitry
WO2014007992A1 (en) Physical-layer device configurable for time-division duplexing and frequency-division duplexing
CN108600127B (zh) 一种基于脉冲交叠的超奈奎斯特的通信***及方法
US10181920B2 (en) Ethernet-based communication system
CN216527160U (zh) 一种超高速总线收发装置
JP2009135681A (ja) 通信システムおよびメディアコンバータ
Bates et al. 10 GBPS over copper lines-state of the art in VLSI
KR101074363B1 (ko) 전용 데이터 회선을 갖는 디지털 서비스 유닛 시스템
EP1983752A1 (en) Cable television return link system with high data-rate side-band communication channels

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 4