TWI411076B - 積體電路封裝，承座及系統 - Google Patents

積體電路封裝，承座及系統 Download PDF

Info

Publication number
TWI411076B
TWI411076B TW099110574A TW99110574A TWI411076B TW I411076 B TWI411076 B TW I411076B TW 099110574 A TW099110574 A TW 099110574A TW 99110574 A TW99110574 A TW 99110574A TW I411076 B TWI411076 B TW I411076B
Authority
TW
Taiwan
Prior art keywords
socket
pins
integrated circuit
system function
pin
Prior art date
Application number
TW099110574A
Other languages
English (en)
Other versions
TW201110293A (en
Inventor
Mark Trobough
Christopher S Baldwin
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201110293A publication Critical patent/TW201110293A/zh
Application granted granted Critical
Publication of TWI411076B publication Critical patent/TWI411076B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H05K7/1069—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting with spring contact pieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

積體電路封裝，承座及系統
本發明有關於積體電路基底上之特殊化接腳之空間及成本效率高的結合。
現在在如中央處理單元(CPU)封裝的積體電路(IC)封裝上於與系統功能信號相同的可用接腳位置中接腳式佈設測試及除錯接腳。因此必須在承座的給定接腳數所定的整體接腳數預算中將這些測試及除錯接腳納入考量。此整體接腳數預算受限於封裝尺寸以及針對恰當機械「配置平面圖(seating plane)」以承受大平面柵陣列(LGA)承座致動力的需求。因此，其經常影響IC封裝之封裝尺寸及成本。
本發明之一些實施例關於積體電路基底上之特殊化接腳之空間及成本效率高的結合。
本發明之一些實施例關於積體電路基底上之特殊信號接腳(例如輸入-輸出接腳、測試及除錯接腳等等)之空間及成本效率高的結合。
在一些實施例中，積體電路封裝包括複數系統功能接腳、至少一系統功能接腳無分布區、及位在至少一功能接腳無分布區中之至少一非系統功能接腳。
在一些實施例中，承座包括複數系統功能接腳、至少一系統功能接腳無分布區、及位在至少一功能接腳無分布區中之至少一非系統功能接腳。
在一些實施例中，系統包括積體電路封裝，其包括複數系統功能接腳、至少一系統功能接腳無分布區、及位在至少一功能接腳無分布區中之至少一非系統功能接腳、從積體電路封裝之系統功能接腳接收系統功能信號的承座、及從至少一非系統功能接腳接收信號並從積體電路封裝傳遞系統功能信號至承座的堆疊承座***件探針頭組件。
第1圖描繪根據一些實施例的積體電路(IC)封裝100。在一些實施例中，IC封裝100為處理器封裝及/或中央處理單元(CPU)封裝。在一些實施例中，IC封裝100包括具有繪製成接腳102之接腳陣列的基底。在一些實施例中，接腳102為系統功能所需之系統功能接腳(例如，電力、主匯流排及/或記憶體等等發信所需之接腳)。在第1圖之IC封裝100中額外描繪複數接腳無分布區104。在一些實施例中，接腳無分布區104為承座側平面柵陣列(LGA)封裝基底區域。接腳無分布區104用來例如提供IC封裝與LGA承座之間的機械性配置平面圖。例如，在當將封裝施力地安裝到承座中以讓承座接腳連至封裝電性接點時接腳無分布區104可用來產生封裝與承座之間的機械力停止。接腳無分布區104因此為沒有承座接點的區域，且IC封裝100因此在這些接腳無分布區104中沒有系統功能接腳(如接腳102)。
第2圖描繪根據一些實施例的積體電路(IC)封裝200。在一些實施例中，IC封裝200為處理器封裝及/或中央處理單元(CPU)封裝。在一些實施例中，IC封裝200包括具有繪製成接腳202之接腳陣列的基底(例如，接腳202為系統功能接腳)。在第2圖之IC封裝200中額外描繪***接腳無分布區中的複數接腳204。在一些實施例中，這些接腳無分布區為承座側平面柵陣列(LGA)封裝基底區域。其中***接腳204之接腳無分布區用來例如提供IC封裝與LGA承座之間的機械性配置平面圖。例如，在當將封裝施力地安裝到承座中以讓承座接腳連至封裝電性接點時，其中***接腳204之接腳無分布區可用來產生封裝與承座之間的機械力停止。其中***接腳204之接腳無分布區因此為沒有承座接點的區域，且IC封裝200因此在這些接腳無分布區中沒有系統功能接腳(如接腳202)。然而，根據一些實施例，不是系統功能接腳之接腳204可***接腳無分布區中。
在一些實施例中，***接腳無分布區中的接腳204可包括不是系統功能接腳的接腳。例如，在一些實施例中，***接腳無分布區中的接腳204可包括輸入一輸出接腳、除錯接腳、及/或測試接腳。
根據一些實施例，IC產品(如CPU產品)佈設用以驗證並除錯產品所需之專用除錯信號的接腳並得允許產品的上市。此外，在一些實施例中，IC產品(如CPU產品)包括對於驗證運送產品很重要的專用非系統功能生產測試信號/接腳。測試及/或除錯接腳(其為系統功能接腳額外者)之數量可為每IC產品數十或更多接腳，可涵蓋數種除錯及測試使用情況、且可將封裝尺寸的減少限制在目標成本水平。
在一些實施例中，藉由將接腳204(例如，這些測試及/或除錯接腳類型)放置在接腳無分布區中，可最小化封裝尺寸及成本。根據一些實施例，將這些類型的接腳放置在接腳無分布區中不會增加封裝成本及尺寸，如第2圖中所示。因此，根據一些實施例，可藉由將除錯及/或測試接腳包括在典型用來提供封裝及承座間之機械配置平面圖的那些接腳無分布區中來利用稱為接腳無分布區之封裝基底區域。
除錯及測試信號典型包括在CPU封裝接腳場的底側中，並在致能的測試及除錯承座中具有對應承座接腳。先前並未實施在CPU封裝基底上放置LGA信號接腳，其對應至致能的承座配置平面圖區域。這些區域典型僅作為封裝之機械功能區域。目前所用之IC封裝(如CPU封裝)不於接腳無分布區中設置任何類型的信號接腳。類似地，典型客製化測試及除錯承座不具有位在接腳無分布區中的任何接腳。
藉由將非系統功能測試及除錯接腳放置在封裝上的接腳無分布區中，非系統功能接腳不算入封裝之接腳數預算且不影響封裝尺寸及封裝基底之成本。亦即，根據一些實施例接腳無分布區為可被利用之空著的基底區域。客製化測試及除錯承座所使用之大機械配置平面圖不將封裝之接腳無分布區功能性利用為機械停止件。這歸咎於接觸技術，其並非成本限制技術。
第3圖描繪根據一些實施例的系統300。在一些實施例中，系統300為堆疊承座***件探針之剖面圖，其斷開並不接腳式佈設於母板承座上之除錯信號。例如，在一些實施例中，系統300包括積體電路(IC)302(例如，CPU)、積體電路(IC)封裝304、客製化承座306(例如，客製化CPU承座)、探針***件斷開板308、探針***件頭板310、母板320、及在母板320上之致能的承座322(例如，致能的CPU承座)。在一些實施例中，在探針***件斷開板308上之承座306、探針***件斷開板308、及探針***件頭板310包含堆疊承座***件探針頭組件。致能的承座配置平面圖324係包括在承座322上。注意到配置平面圖對應至非系統功能信號不被傳遞至承座322及/或母板320之區域。
在一些實施例中，為了存取除錯接腳，例如，在如CPU之IC產品的驗證/除錯期間，實施稱為堆疊承座***件的除錯探針。堆疊承座***件除錯探針為可***系統及/或母板承座(例如承座322)與IC封裝(例如IC封裝304)之間的板/承座組件(例如，使用承座306、板308、及/或頭板310)。在一些實施例中，***件包括承座(如承座306)以承接封裝。注意到堆疊承座***件並不受限於使用母板上之致能的承座(如LGA承座)。因此，根據一些實施例可利用這些***件探針上的客製化探針承座，其中客製化探針承座具有分布在無分布區中的接腳以例如連接至除錯接腳。
藉由根據一些實施例的客製化堆疊承座，IC(例如，IC 302)的除錯接腳可連接至***件探針並透過探針的***件板(例如，***件板308)被捕捉至對應除錯介面。例如，由第3圖之箭頭332所示，除錯信號「接腳式佈設」在IC封裝304、探針承座306、及***件基板308中，但不在致能的電路中(亦即至致能的承座322)。第3圖之母板320中所示的箭頭334顯示被傳遞穿過***件板之其他信號及電力。亦即，如箭頭334所示般系統功能信號被傳遞穿過承座322及母板320，且非系統功能信號不被傳遞至承座322及/或母板320，但被傳遞穿過如第3圖中所示的包括承座306、板308、及板310之堆疊承座***件探針頭組件。
第4圖描繪根據一些實施例的系統400。系統400包括IC 402、IC封裝404、客製化承座(例如客製化CPU承座)406、及斷開板408。在一些實施例中，客製化承座406為測試器上之客製化承座且斷開板408為測試器斷開板。
在一些實施例中，在生產測試使用情況中，其中在運送如IC 402之產品前存取某些專用的生產測試信號，生產測試設備包括客製化承座，如承座406，其包括專用測試信號的接腳。藉由設置在測試設備中之客製化承座，可由測試設備(例如使用承座406及/或板408)存取那些信號，連同測試所需之其他系統功能信號。第4圖中所示之箭頭432描繪如何在功能接腳無分布區中接腳式佈設、路由經過IC封裝(例如封裝404及/或CPU封裝)、測試承座(例如承座406)、及測試器板(例如板410)之測試及/或除錯信號。在一些實施例中，承座406及/或板410可包括在邏輯分析器、探針裝置、及/或測試器中，還有任何其他類型的測試、除錯、或其他裝置。
在一些實施例中，第1圖及第2圖中的接腳(例如，接腳102、202、及/或204)及/或第3圖及第4圖中的接腳係包括在IC封裝的底側中。在一些實施例中，第1圖及第2圖中的接腳(例如，接腳102、202、及/或204)及/或第3圖及第4圖中所示的接腳係包括在CPU封裝的底側中。
如此所述，如CPU產品成本的IC產品成本會包括封裝基底的成本。基底越大越貴。在CPU產品中，例如，由成本目標所驅使的目標基底尺寸限定幾乎沒有超過系統功能所需(例如，電力、如PCIE、記憶體等等之主匯流排發信)之接腳數量的腳數限制。根據一些實施例，測試及/或除錯信號或對基底尺寸且因而對產品成本有影響的其他非系統功能信號可包括在接腳無分布區中，使之不需要更大尺寸或封裝其他區域中之更多接腳。依照此方式，可以比否則必須的更低之成本實行具有相同功能、測試、及除錯涵蓋之產品。
雖在此根據某些實行及/或實施例來描述一些實施例，根據一些實施例可無需這些特定實行。
雖已參照特定實行說明一些實施例，亦可有根據一些實施例的其他實行。此外，圖中所示及/或在此所述之電路元件或其他特徵之配置及/或順序無需以所示及所述之方式配置。亦可有根據一些實施例的許多其他配置。
在圖中所示的每一系統中，在一些情況中元件可各具有相同參考符號或不同參考符號以暗示所表示之元件可能為不同及/或類似。然而，元件有足夠彈性而可具有不同實行且可與所示或在此所述之系統的一些或全部一起作用。圖中所示之各種元件可為相同或不同。哪個稱為第一元件且哪個稱為第二元件為任意的。
在說明及申請專利範圍中，可使用詞「耦合」及「連接」，連同其衍生詞。應了解到這些詞並非為彼此之同義詞。確切地，在特定實施例中，「連接」可用來指示兩或更多元件為互相直接實體或電性接觸。「耦合」可意指兩或多元件為互相直接實體或電性接觸。「耦合」亦可意指兩或多元件為互相不直接接觸，但仍互相合作或互動。
演算法在此，且一般地，視為導致希望結果的一連串條理的動作或操作。這些包括物理量之物理操縱。通常，雖非必要，這些量具有電性或磁性信號的形式，可被儲存、轉移、結合、比較、或否則操縱。已證明有時為了方便，主要是因慣用語的緣故，將這些信號稱為位元、值、元件、符號、記號、項目、數字或類似者。然而，應了解到所有這些及類似術語應與適當物理量關聯且僅為施加至這些量的方便標記。
在硬體、韌體、及軟體之一或結合中實行一些實施例。亦可將一些實施例實行成儲存在機器可讀取媒體上之指令，可由運算平台將其讀取並執行以執行在此所述之操作。機器可讀取媒體可包括以機器(如電腦)可讀取的形式來儲存或傳送資訊的任何機制。例如，機器可讀取媒體可包括唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光碟儲存媒體、快閃記憶體裝置、電性、光學、音學、或其他形式的傳播信號(如載波、紅外線信號、數位信號，傳送及/或接收信號的介面等等)及其他者。
一實施例為本發明之一實行或範例。說明書中對於「一實施例」、「一些實施例」、或「其他實施例」的參照意指連同該些實施例所述的特定特性、結構、或特徵包括在本發明之至少一些實施例中，但非絕對全部之實施例中。「一實施例」或「一些實施例」的各處出現並非絕對皆參照相同實施例。
並非在此所述之所有構件、特性、結構、特徵等等必須包括在一特定實施例或多個實施例中。若說明書指出例如「可能(may，might)」、「可(can，could)」包括一構件、特性、結構、或特徵，則並非一定得包括那個特定構件、特性、結構、或特徵。若說明書或申請專利範圍參照「一」元件，這不意指僅有一個元件。若說明書或申請專利範圍參照「一額外的」元件，這不排除有超過一個的該額外元件。
雖已經可能在此使用流程圖及/或狀態圖來描述實施例，本發明不限於那些圖或在此之對應說明。例如，流程無需移動經過每一所示的方塊或狀態或以在此所示及所述之相同順序。
本發明不侷限於在此所列之特定細節。確實，在獲得此揭露之益處的熟悉此項技藝人士可認知到可對上述說明及圖示做出在本發明之範疇內的許多其他變化。依此，由下列申請專利範圍，包括對其之任何修改，界定本發明之範疇。
100．．．積體電路封裝
102．．．接腳
104‧‧‧接腳無分布區
200‧‧‧積體電路封裝
202、204‧‧‧接腳
300‧‧‧系統
302‧‧‧積體電路
304‧‧‧積體電路封裝
306‧‧‧客製化承座
308‧‧‧探針***件斷開板
310‧‧‧探針***件頭板
320‧‧‧母板
322‧‧‧致能的承座
324‧‧‧致能的承座配置平面圖
332、334‧‧‧箭頭
402‧‧‧積體電路
404‧‧‧積體電路封裝
406‧‧‧客製化承座
408‧‧‧斷開板
410‧‧‧板
432‧‧‧箭頭
可從本發明之一些實施例的詳細說明及附圖更完整了解本發明，然而此不應視為限制本發明至所述的特定實施例，且僅為闡明及理解用。
第1圖描繪根據本發明之一些實施例的封裝。
第2圖描繪根據本發明之一些實施例的封裝。
第3圖描繪根據本發明之一些實施例的系統。
第4圖描繪根據本發明之一些實施例的系統。
100．．．積體電路封裝
102．．．接腳
104．．．接腳無分布區

Claims (26)

  1. 一種積體電路封裝，包含：複數系統功能接腳；至少一系統功能接腳無分布區；以及位在該至少一功能接腳無分布區中的至少一非系統功能接腳。
  2. 如申請專利範圍第1項所述之積體電路封裝，其中該至少一功能接腳無分布區用來提供該封裝與承座之間的機械配置。
  3. 如申請專利範圍第1項所述之積體電路封裝，其中該至少一功能接腳無分布區包括複數功能接腳無分布區。
  4. 如申請專利範圍第1項所述之積體電路封裝，其中該至少一非系統功能接腳包括複數非系統功能接腳。
  5. 如申請專利範圍第1項所述之積體電路封裝，其中該複數系統功能接腳及該至少一非系統功能接腳位在該積體電路封裝的底側上。
  6. 如申請專利範圍第1項所述之積體電路封裝，其中該積體電路封裝為中央處理單元封裝。
  7. 如申請專利範圍第1項所述之積體電路封裝，其中該積體電路封裝為平面柵陣列封裝。
  8. 如申請專利範圍第1項所述之積體電路封裝，其中該至少一非系統功能接腳包括一或更多輸入-輸出接腳、一或更多除錯接腳、及/或一或更多測試接腳。
  9. 一種承座，包含：複數系統功能接腳；至少一系統功能接腳無分布區；以及位在該至少一功能接腳無分布區中的至少一非系統功能接腳。
  10. 如申請專利範圍第9項所述之承座，其中該至少一功能接腳無分布區用來提供封裝與該承座之間的機械配置。
  11. 如申請專利範圍第9項所述之承座，其中該至少一功能接腳無分布區包括複數功能接腳無分布區。
  12. 如申請專利範圍第9項所述之承座，其中該至少一非系統功能接腳包括複數非系統功能接腳。
  13. 如申請專利範圍第9項所述之承座，其中該複數系統功能接腳及該至少一非系統功能接腳與位在積體電路封裝上之對應接腳耦合。
  14. 如申請專利範圍第13項所述之承座，其中該積體電路封裝為中央處理單元封裝。
  15. 如申請專利範圍第9項所述之承座，其中該承座為中央處理單元承座。
  16. 如申請專利範圍第9項所述之承座，其中該承座為平面柵陣列封裝承座。
  17. 如申請專利範圍第9項所述之承座，其中該至少一非系統功能接腳包括一或更多輸入-輸出接腳、一或更多除錯接腳、及/或一或更多測試接腳。
  18. 如申請專利範圍第9項所述之承座，其中該承座係包括在堆疊承座***件探針頭組件中。
  19. 如申請專利範圍第9項所述之承座，其中該承座係包括在測試裝置、邏輯分析器、探針、及/或除錯裝置中。
  20. 一種系統，包含：包括複數系統功能接腳、至少一系統功能接腳無分布區、及位在該至少一功能接腳無分布區中之至少一非系統功能接腳之積體電路封裝；從該積體電路封裝之該些系統功能接腳接收系統功能信號的承座；以及從該至少一非系統功能接腳接收信號並從該積體電路封裝傳遞該些系統功能信號至該承座的堆疊承座***件探針頭組件。
  21. 如申請專利範圍第20項所述之系統，其中該至少一功能接腳無分布區用來提供該封裝與承座之間的機械配置。
  22. 如申請專利範圍第20項所述之系統，其中該至少一功能接腳無分布區包括複數功能接腳無分布區。
  23. 如申請專利範圍第20項所述之系統，其中該積體電路封裝為中央處理單元封裝且該承座為中央處理單元承座。
  24. 如申請專利範圍第20項所述之系統，其中該至少一非系統功能接腳包括一或更多輸入-輸出接腳、一或 更多除錯接腳、及/或一或更多測試接腳。
  25. 如申請專利範圍第20項所述之系統，其中該堆疊承座***件探針頭組件包括承接該積體電路封裝的承座。
  26. 如申請專利範圍第25項所述之系統，其中該堆疊承座***件探針頭組件之該承座包括：複數系統功能接腳；至少一系統功能接腳無分布區；以及位在該至少一功能接腳無分布區中的至少一非系統功能接腳。
TW099110574A 2009-04-06 2010-04-06 積體電路封裝，承座及系統 TWI411076B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/384,634 US8212350B2 (en) 2009-04-06 2009-04-06 Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates

Publications (2)

Publication Number Publication Date
TW201110293A TW201110293A (en) 2011-03-16
TWI411076B true TWI411076B (zh) 2013-10-01

Family

ID=42228926

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102130257A TWI525768B (zh) 2009-04-06 2010-04-06 積體電路封裝，承座及系統
TW099110574A TWI411076B (zh) 2009-04-06 2010-04-06 積體電路封裝，承座及系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102130257A TWI525768B (zh) 2009-04-06 2010-04-06 積體電路封裝，承座及系統

Country Status (5)

Country Link
US (4) US8212350B2 (zh)
CN (1) CN101859750B (zh)
DE (1) DE102010003659A1 (zh)
GB (2) GB2469903B (zh)
TW (2) TWI525768B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212350B2 (en) * 2009-04-06 2012-07-03 Intel Corporation Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
KR20110099556A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 반도체 패키지 테스트장치
KR20110124617A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 시스템-온-칩 및 그것의 디버깅 방법
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
CN102565530A (zh) * 2012-01-13 2012-07-11 平湖市电子有限公司 恒温晶体振荡器晶体拐点自动化测量仪
CN105575836B (zh) * 2014-10-08 2018-06-12 慧荣科技股份有限公司 测试装置
CN106887781B (zh) * 2017-03-09 2020-03-06 郑州云海信息技术有限公司 一种集成式接口及集成多接口的转接装置
RU2703831C1 (ru) * 2019-03-01 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках
US20200303291A1 (en) * 2020-06-08 2020-09-24 Intel Corporation Integrated circuit (ic) package with substrate having validation connectors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292229A (ja) * 1995-04-20 1996-11-05 Matsushita Electric Ind Co Ltd プローブ変換装置
US5702256A (en) * 1995-12-28 1997-12-30 Intel Corporation Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket
US20010015773A1 (en) * 1998-12-31 2001-08-23 Formfactor, Inc., A Delaware Corporation Special contact points for accessing internal circuitry of an integrated circuit
US20030171011A1 (en) * 2002-03-06 2003-09-11 Yuan-Liang Li Shunting arrangements to reduce high currents in grid array connectors
TW200409582A (en) * 2002-06-24 2004-06-01 Nanonexus Inc Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US20060267217A1 (en) * 2005-05-27 2006-11-30 Wong Chee W Apparatuses and associated methods for improved solder joint reliability
TWM352131U (en) * 2008-11-07 2009-03-01 Howteh Technology Co Ltd Ball grid array chip module

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004196A (en) * 1975-04-24 1977-01-18 Augat, Inc. Multi-layer panel board with single-in-line package for high speed switching logic
EP0244629B1 (en) 1986-03-31 1993-12-22 Nec Corporation Radio transmission system having simplified error coding circuitry and fast channel switching
JPH0574532A (ja) * 1990-01-18 1993-03-26 Kel Corp 電気コネクタ
US5642386A (en) 1994-06-30 1997-06-24 Massachusetts Institute Of Technology Data sampling circuit for a burst mode communication system
JPH0968557A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
US5896037A (en) * 1996-10-10 1999-04-20 Methode Electronics, Inc. Interface test adapter for actively testing an integrated circuit chip package
US6095851A (en) 1997-11-17 2000-08-01 Xircom, Inc. Status indicator for electronic device
AU5305799A (en) * 1998-09-02 2000-03-27 Ibiden Co. Ltd. Electronic part module mounted on socket
JP2002014115A (ja) * 2000-06-28 2002-01-18 Mitsubishi Materials Corp コンタクトプローブ及びプローブ装置
US6978335B2 (en) 2000-06-30 2005-12-20 02Micro International Limited Smart card virtual hub
US20020061058A1 (en) 2000-07-25 2002-05-23 Symmetricom, Inc. Subscriber loop repeater loopback for fault isolation
US6575766B1 (en) * 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
US6871244B1 (en) 2002-02-28 2005-03-22 Microsoft Corp. System and method to facilitate native use of small form factor devices
US6667561B2 (en) 2002-03-13 2003-12-23 Globespanvirata, Incorporated Integrated circuit capable of operating in multiple orientations
FI20021759A0 (fi) 2002-10-03 2002-10-03 Nokia Corp Menetelmä ja käyttöliittymä tekstin syöttämiseen
US7716384B2 (en) 2002-11-01 2010-05-11 Saslite Corp. Removable device and control circuit for allowing a medium insertion
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
US6956387B2 (en) * 2003-08-15 2005-10-18 Intel Corporation Socket connection test modules and methods of using the same
US7301229B2 (en) * 2004-06-25 2007-11-27 Taiwan Semiconductor Manufacturing Company Electrostatic discharge (ESD) protection for integrated circuit packages
CN1776900A (zh) * 2004-11-15 2006-05-24 嘉田科技股份有限公司 晶片封装结构及其制造方法
US20100032820A1 (en) * 2008-08-06 2010-02-11 Michael Bruennert Stacked Memory Module
US8212350B2 (en) 2009-04-06 2012-07-03 Intel Corporation Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
US8112571B1 (en) 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
US9345137B2 (en) * 2013-11-04 2016-05-17 Lattice Semiconductor Corporation Partially depopulated interconnection arrays for packaged semiconductor devices and printed circuit boards

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292229A (ja) * 1995-04-20 1996-11-05 Matsushita Electric Ind Co Ltd プローブ変換装置
US5702256A (en) * 1995-12-28 1997-12-30 Intel Corporation Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket
US20010015773A1 (en) * 1998-12-31 2001-08-23 Formfactor, Inc., A Delaware Corporation Special contact points for accessing internal circuitry of an integrated circuit
US20030171011A1 (en) * 2002-03-06 2003-09-11 Yuan-Liang Li Shunting arrangements to reduce high currents in grid array connectors
TW200409582A (en) * 2002-06-24 2004-06-01 Nanonexus Inc Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US20060267217A1 (en) * 2005-05-27 2006-11-30 Wong Chee W Apparatuses and associated methods for improved solder joint reliability
TWM352131U (en) * 2008-11-07 2009-03-01 Howteh Technology Co Ltd Ball grid array chip module

Also Published As

Publication number Publication date
TWI525768B (zh) 2016-03-11
GB201207158D0 (en) 2012-06-06
GB2493234A (en) 2013-01-30
US20150340295A1 (en) 2015-11-26
GB201005725D0 (en) 2010-05-19
US20120322314A1 (en) 2012-12-20
US9418906B2 (en) 2016-08-16
US8212350B2 (en) 2012-07-03
TW201110293A (en) 2011-03-16
CN101859750A (zh) 2010-10-13
TW201413897A (zh) 2014-04-01
US20100252920A1 (en) 2010-10-07
US9111927B2 (en) 2015-08-18
GB2469903B (en) 2013-03-20
CN101859750B (zh) 2015-10-21
US20120248441A1 (en) 2012-10-04
US8834184B2 (en) 2014-09-16
DE102010003659A1 (de) 2011-03-24
GB2469903A (en) 2010-11-03

Similar Documents

Publication Publication Date Title
TWI411076B (zh) 積體電路封裝，承座及系統
US9535117B2 (en) System debug using an all-in-one connector
US9310427B2 (en) High speed tester communication interface between test slice and trays
US8753146B1 (en) Universal test connector for connecting a SATA or USB data storage device to a data storage device tester
TW201920977A (zh) 半導體記憶體裝置
US7719298B2 (en) Full-wafer test and burn-in mechanism
US20120191402A1 (en) Flexible storage interface tester with variable parallelism and firmware upgradeability
EP3218729B1 (en) Assembling devices for probe card testing
TWI499782B (zh) 用於高速功能性測試的獨立多晶片單元探測卡
US9506980B2 (en) Integrated circuit testing architecture
TWI592675B (zh) 測試系統介面
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
TW202007997A (zh) 半導體積體電路測試系統及其半導體積體電路測試裝置
EP4020841A1 (en) Active optical plug to optically or electrically test a photonics package
John Test Flow for Advanced Packages (2.5 D/SLIM/3D)
TWI296413B (en) Universal test apparatus for testing bga packages
TW201140606A (en) Memory die testing unit and testing system thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees