KR101395906B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101395906B1
KR101395906B1 KR1020120153257A KR20120153257A KR101395906B1 KR 101395906 B1 KR101395906 B1 KR 101395906B1 KR 1020120153257 A KR1020120153257 A KR 1020120153257A KR 20120153257 A KR20120153257 A KR 20120153257A KR 101395906 B1 KR101395906 B1 KR 101395906B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
oxide semiconductor
gate electrode
oxide
gate
Prior art date
Application number
KR1020120153257A
Other languages
English (en)
Inventor
김영훈
오민석
김지완
박성규
Original Assignee
중앙대학교 산학협력단
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단, 전자부품연구원 filed Critical 중앙대학교 산학협력단
Priority to KR1020120153257A priority Critical patent/KR101395906B1/ko
Application granted granted Critical
Publication of KR101395906B1 publication Critical patent/KR101395906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 기판 상에 적어도 2개의 게이트 물질이 적층되어 형성되는 게이트 전극과, 게이트 전극의 상부에 형성되는 게이트 절연막과, 게이트 절연막의 상부에 형성되는 산화물 반도체층과, 산화물 반도체층의 적어도 일부와 각각 연결되는 소오스/드레인 전극이 포함되되, 게이트 전극의 상부에는 상기 게이트 전극의 물질 보다 자외선 반사율이 높은 반사구조물을 구비하는 박막 트랜지스터를 제공한다.

Description

박막 트랜지스터 및 그 제조방법{THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 저온 공정을 통해 형성된 산화물 박막을 채널층으로 하는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 산화물 박막은 디스플레이 분야, 태양전지 분야, 터치패널 분야 등 다양한 분야에서 전자 소자로 이용되는 것으로, 간단한 조성 변화로 광학적으로 투명하면서도 전기 전도성이 높은 박막을 형성 가능하므로 그 관심이 증대되고 있다.
이러한 산화물 박막의 재료로는 Zinc oxide(ZnO), Indium zinc oxide(IZO), Indium gallium zinc oxide(IGZO) 등이 있는데, 최근에는 소자 제조시의 경제성을 향상시키기 위하여 인듐보다 비용이 적게 드는 아연, 주석, 티타늄 등을 포함한 산화물에 대한 연구가 활발히 진행되고 있다.
한편, 기존 산화물 박막 제조시에는 고가의 진공 증착 장비 및 타겟 등의 공정이 많이 이용되었으나, 최근에는 경제성 있는 공정을 위하여 용액 공정을 통한 산화물 박막 형성 방법에 대한 연구가 집중적으로 이루어지고 있다.
그런데, 상술한 용액 공정을 통한 산화물 박막 형성 방법에서는 용액 속에 함유되어 있는 유기용매를 제거하고, 금속성 물질과 산소와의 반응을 유도하여 특정한 기능성(도체, 반도체, 절연체 특성 등)을 가지는 산화물질을 형성하고, 또한 상기 산화물질과 결합하여 박막의 기능성을 저하시키는 불순물들을 제거하기 위하여 300도 이상의 고온에서의 열처리가 요구된다.
그러나, 상술한 것과 같은 고온에서의 열처리 공정은 산화물 박막의 제조 공정 단가를 증가시키는 문제점이 있었다. 또한, 산화물 박막이 형성되는 기판(또는 기재)의 녹는점이 낮은 경우에는 상기 기판의 변형을 가져오므로(예를 들면, 플라스틱 기판, 섬유 기재 등), 상기 산화물 박막이 적용되는 기판의 종류에 제한이 생기는 문제점이 있었다.
상술한 문제점을 해결하기 위하여, 저온에서 산화물 박막을 제조하는 공정에 대한 연구가 진행되었다. 이러한 연구의 예로는 진공증착법을 이용한 산화물 박막 형성 방법, 산화물 형성을 촉진하여 열처리 온도를 낮추는 방법 등이 있다. 그런데, 전자의 경우에는 증착 공정을 위한 장비 비용 등으로 인해 공정 단가가 상승할 뿐만 아니라 제조되는 산화물 박막의 비균일성 및 성능 저하 등이 문제되었으며, 후자의 경우에는 열처리 온도를 낮추는 데에 한계가 있을 뿐 아니라(230도 수준) 불순물을 제거할 수 없어 산화물 박막의 성능 저하가 발생하는 문제점이 있었다.
이러한 문제점을 해결하기 위하여, 용액 공정을 이용한 산화물 박막을 제조 시에 레이저를 이용하여 산화물 박막을 어닐링하는 방식에 대한 시도가 있었다. US7208401호, US2008/0057631 등이 그 예이다. 좀 더 상세히 설명하면, 상술한 종래 기술들은 모두 산화물 용액을 기판 상에 코팅한 다음 대기 중에서 레이저를 조사하는 기술을 개시하고 있다.
그러나, 이러한 방식을 활용하여 박막을 제조하는 경우 우수한 특성을 갖는 것으로 보고된 산화물 박막은 아직 보고된 바가 없다. 본 발명자들도 상술한 종래 기술에 의해 산화물 박막을 채널층으로 하는 박막 트랜지스터를 제조하였다. 그러나, 종래 기술에 의한 방식으로는 실제 제품에 활용할 만한 특성을 확보하지 못했다.
미국공개특허 2010-0261304 (2010.10.14 공개)
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 저온 공정을 통해 형성된 산화물 박막을 채널층으로 하는 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 기판 상에 적어도 2개의 게이트 물질이 적층되어 형성되는 게이트 전극; 상기 게이트 전극의 상부에 형성되는 게이트 절연막; 상기 게이트 절연막의 상부에 형성되는 산화물 반도체층; 및 상기 산화물 반도체층의 적어도 일부와 각각 연결되는 소오스/드레인 전극이 포함되되, 상기 게이트 전극의 상부에는 상기 게이트 전극의 물질 보다 자외선 반사율이 높은 반사구조물을 구비하는 박막 트랜지스터를 제공한다.
반사구조물은 자외선 반사율이 특히 높은 금속, 반도체층, 절연물질 등일 수 있다. 또한, 이들의 물질이 하나의 층 또는 같은 성질의 2개 이상의 층으로 형성되는 것도 가능하고 다른 성질을 갖는 2개의 층 이상이 복수로 적층되어 형성되는 것도 가능하다. 바람직하게는, 상기 반사구조물은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 이루어질 수 있다.
산화물 반도체층은, 불활성 가스 분위기 하에서 코팅된 산화물 용액에 자외선을 조사하여 형성되는 것이 바람직하다. 본 발명의 반사구조물은 산화물 반도체층이 자외선 조사되는 과정에서 산화물 반도체층에 자외선이 보다 효과적으로 흡수되도록 최상의 조건을 제공할 수 있게 된다.
불활성 가스 분위기는 별도로 진공 프로세스를 진행하지 않은 대기 상태에서 상기 코팅된 산화물 용액에 상기 불활성 가스가 유입될 수 있다. 불활성 가스 분위기는 질소 분위기, 아르곤 분위기, 또는 헬륨 분위기로 이루어질 수 있다.
본 발명의 제2 측면은, 기판 상에 형성되는 산화물 반도체층; 상기 산화물 반도체층의 상부에 순차적으로 형성되는 게이트 절연막과 게이트 전극; 및 상기 게이트 전극의 상부에 보호막을 사이에 두고 상기 산화물 반도체층과 각각 연결되는 소오스/드레인 전극이 포함되되, 상기 산화물 반도체층의 하부에, 평면적으로 관찰할 때, 상기 산화물 반도체층을 포함하는 구조로 자외선을 반사하기 위한 반사구조물이 형성되는 것을 특징으로 하는 박막 트랜지스터를 제공하는 것이다.
본 발명의 제3 측면은, 기판 상에 적어도 2개의 게이트 물질이 적층되도록 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계; 및 상기 산화물 반도체층의 적어도 일부와 각각 연결되도록 소오스/드레인 전극을 형성하는 단계를 포함하되, 상기 게이트 전극의 상부에는 상기 게이트 전극의 물질 보다 자외선 반사율이 높은 반사구조물을 구비하는 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 제4 측면은, 기판 상에 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층의 상부에 순차적으로 게이트 절연막과 게이트 전극을 형성하는 단계; 및 상기 게이트 전극의 상부에 보호막을 사이에 두고 상기 산화물 반도체층과 각각 연결되도록 소오스/드레인 전극을 형성하는 단계를 포함하되, 상기 산화물 반도체층의 하부에, 평면적으로 관찰할 때, 상기 산화물 반도체층을 포함하는 구조로 자외선을 반사하기 위한 반사구조물을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조방법을 제공하는 것이다.
상기 불활성 가스 분위기는 별도로 진공 프로세스를 진행하지 않은 대기 상태에서 상기 코팅된 산화물 용액에 상기 불활성 가스가 유입되도록 할 수 있다.
상기 불활성 가스 분위기는 질소 분위기, 아르곤 분위기, 또는 헬륨 분위기로 이루어질 수 있다.
바람직하게, 상기 자외선의 파장은 150nm 내지 260nm 범위로 이루어질 수 있고, 자외선 조사의 유지 시간은 1분 내지 240분 범위로 이루어질 수 있다.
이상에서 설명한 바와 같은 본 발명의 박막 트랜지스터 및 그 제조방법에 따르면, 저온 공정을 통해 형성된 산화물 박막을 채널층으로 하는 박막 트랜지스터를 제조함에 있어서, 경제성 있는 방법으로 고품질의 박막 트랜지스터를 제조 가능하다.
또한, 코팅된 산화물 용액을 열처리하여 안정화함으로써, 산화물 박막의 균일성을 유지 가능하다.
또한, 불활성 가스 분위기 하에서 자외선을 조사하여 산화물 형성을 유도함으로써, 산화물 특성 저하를 방지할 수 있다.
또한, 고비용의 장비 등이 요구되지 않으므로, 경제성 있는 방법으로 고품질의 산화물 박막을 제조할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 구조를 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 구조를 설명하기 위한 단면도이다.
도 4a 내지 도 4g는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 구조를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 박막트랜지스터(Thin Film Transistor, TFT)는, 크게 기판(100), 게이트 전극(200), 반사구조물(220), 게이트 절연막(300), 산화물 반도체층(400), 및 소오스/드레인 전극(500 및 600) 등을 포함하여 이루어진다.
여기서, 기판(100)은 특정 종류로 한정되지 않으며, 반도체 기판, 유리 기판 또는 플라스틱과 같은 폴리머 기반의 기판, 종이 등이 사용 가능한데, 본 발명은 저온 공정을 실현하기 위해 자외선 조사 방식을 사용하는 것이므로 플라스틱 계열 등 고온 공정이 불가능한 플렉서블 디스플레이용 기판인 경우 더욱 효과적일 수 있다.
게이트 전극(200)은 채널 영역의 기판(100)의 상부면에 형성되어 있으며, 기판(100) 상에 적어도 1개의 게이트 물질이 적층되어 형성된다. 이때, 게이트 전극(200)의 상부에는 반사구조물(220)이 추가로 형성되어 있다. 반사구조물(220)은 게이트 물질보다 자외선 반사율이 높은 반사구조물로 이루어질 수 있다.
이러한 반사구조물(220)은 상술한 자외선 반사 조건을 만족하면 다양한 형태로 구현될 수 있다. 이에 대해서 설명한다. 먼저, 반사구조물은 전도성이 있는 금속일 수 있다. 금속도 자외선에 대한 반사율이 서로 다를 수 있는데, 반사구조물(220)의 물질로 자외선 반사율이 게이트 물질 보다 상대적으로 높은 물질을 택하는 것이 가능하다. 또한, 자외선 반사율이 특히 높은 반도체층, 절연물질 등일 수 있다.
한편, 반사구조물(220)은 복수의 층으로 제조할 수 있는데, 자외선 반사율이 특히 높은 금속, 반도체층, 절연물질 등을 금속과 함께 형성하는 것도 가능하다. 또한, 이들의 물질이 하나의 층 또는 같은 성질의 2개 이상의 층으로 형성되는 것도 가능하고 다른 성질을 갖는 2개의 층 이상이 복수로 적층되어 형성되는 것도 가능하다. 한편, 반사구조물(220)은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 이루어질 수 있다. 본 발명의 도시에서는 도시의 편의를 위해 복수의 층으로 반사구조물(220)을 형성한 경우를 예로 도시하고 있다.
게이트 절연막(300)은 게이트 전극(200)을 포함한 기판(100)의 전면에 소정두께로 형성되어 있으며, 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.
산화물 반도체층(400)은 통상의 채널층(channel layer) 또는 활성층(Active layer)의 역할을 수행하는 것으로서, 게이트 절연막(300)의 상부면에 형성되어 있으며, 불활성 가스 분위기 하에서 코팅된 산화물 용액에 자외선을 조사하여 형성될 수 있다.
이때, 상기 불활성 가스 분위기(예컨대, 질소 분위기, 아르곤 분위기, 또는 헬륨 분위기 등)는 별도로 진공 프로세스를 진행하지 않은 대기 상태에서 상기 코팅된 산화물 용액에 상기 불활성 가스가 유입된다.
또한, 상기 자외선 조사는 산화물 용액 내부에 금속-산소-금속(Metal-Oxygen-Metal, M-O-M) 본드들이 부분적인 네트워크를 형성한 후, 형성된 산화물의 불순물을 제거하도록 수행될 수 있다.
상기 자외선 조사 시 게이트 전극(200)의 상부측에 구비된 반사구조물에 의해 자외선이 채널 영역에 코팅된 산화물 용액으로 반사됨으로써, 채널 영역에 코팅된 산화물에 보다 균일하게 자외선이 조사되어 산화물의 특성이 우수한 산화물 반도체층(400)을 형성할 수 있는 효과가 있다.
소오스/드레인 전극(500 및 600)은 산화물 반도체층(400)의 적어도 일부와 각각 연결되도록 형성되어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금계열의 금속재료로 형성된다.
이하에는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법을 상세하게 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 먼저, 기판(100) 상에 게이트 물질을 적층한 후, 게이트 전극 형성용 마스크(mask)(미도시)를 통해 기판(100)의 일부분이 노출되도록 적층된 게이트 물질들을 차례로 식각하여 기판(100) 상에 게이트 전극(200)을 형성한다.
이때, 게이트 전극(200)의 상부에 게이트 물질보다 자외선 반사율이 높은 반사구조물(220)로 형성한다. 반사구조물을 형성하기 위한 층은 게이트 물질과 함께 적층한 후 식각도 함께 진행하는 것이 효과적이다. 바람직하게는, 반사구조물(220)은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 형성할 수 있다.
도 2b를 참조하면, 게이트 전극(200)과 반사구조물(220)을 포함한 기판(100)의 전체 상부 면에 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등의 물질을 이용하여 소정두께의 게이트 절연막(Gate insulator)(300)을 증착한다.
도 2c 및 도 2d를 참조하면, 게이트 절연막(300) 상에 산화물 반도체층(400)을 형성한다. 즉, 게이트 절연막(300)의 상부면에 산화물 용액(350)을 코팅하고, 불활성 가스 분위기 하에서 코팅된 산화물 용액(350)에 자외선 조사한 후, 활성층 형성용 마스크(미도시)를 통해 게이트 절연막(300)의 일부분이 노출되도록 자외선 조사된 산화물 용액(350)을 식각하여 게이트 절연막(300) 상에 산화물 반도체층(400)을 형성한다.
이를 구체적으로 살펴보면, 우선, 용액 공정을 통해 산화물 용액(350)을 게이트 절연막(300)의 상부면에 코팅한다. 상기 용액 공정은 예컨대, 스핀 코팅, 딥 코팅, 잉크젯 프린팅, 옵셋 프린팅, 리버스 옵셋 프린팅, 그라비어 프린팅 또는 롤 프린팅일 수 있으나, 이에 한정되지 않고 통상적으로 사용되는 용액 공정은 모두 포함할 수 있다.
상기 산화물 용액은 징크 클로라이드(Zinc chloride), 징크 아세테이트(Zinc acetate), 징크 아세테이트 하이드레이트(Zinc acetate hydrate), 징크 나이트레이트(Zinc nitrate), 징크 나이트레이트 하이드레이트(Zinc nitrate hydrate) 또는 이들의 유도체를 포함하는 아연 전구체; 갈륨 나이트레이트(Gallium nitrate), 갈륨 나이트레이트 하이드레이트(Gallium nitrate hydrate), 갈륨 아세테이트(Gallium acetate), 갈륨 아세테이크 하이드레이트(Gallium acetate hydrate) 또는 이들의 유도체를 포함하는 갈륨 전구체; 인듐 클로라이드(Indium chloride), 인듐 아세테이트(Indium acetate), 인듐 아세테이트 하이드레이트(Indium acetate hydrate), 인듐 나이트레이트(Indium nitrate) 또는 이들의 유도체를 포함하는 인듐 전구체; 틴 클로라이드(Tin chloride), 틴 아세테이트(Tin acetate), 틴 나이트레이트(Tin nitrate) 또는 이들의 유도체를 포함하는 주석 전구체 및 이들의 혼합물 중에서 선택될 수 있다. 이 이외에도 알루미늄 전구체 등 다른 금속 전구체가 활용되는 것이 가능함은 물론이다.
또한, 상기 산화물 용액의 상기 전구체들을 용액화하기 위한 용매는 상기 전구체들에 따라 대응하여 사용할 수 있으며, 예를 들면, 아세토니트릴 (acetonitrile), 2-메톡시에탄올(2-Methoxyethanol), 메탄올(Methanol), D.I. water 또는 이소프로필알코올(isopropylalcohol, IPA)일 수 있으나 이에 한정되지 않는다.
또한, 첨가제로써 모노에탄올아민(mono-ethanolamine), 아세트산 (acetic acid) 또는 아세틸아세톤(acetylacetone)이 사용될 수 있으나 이에 한정되지 않는다.
한편, 코팅되는 산화물 용액(350)의 두께는 한정되지 않으며, 예를 들면, 약 5nm 내지 300nm 두께로 산화물 용액을 코팅할 수 있다.
특히, 본 발명의 특징 중 하나는 코팅된 산화물 용액(350)을 불활성 분위기 하에서 자외선을 조사하는 공정이다. 이는 용액 공정을 이용한 산화물 박막의 제조 시에 레이저를 이용하여 산화물 박막을 어닐하는 방식에 대한 시도가 종래에 있었음에도 불구하고 산소가 존재하는 분위기에서 수행함으로써 디바이스에 적용가능한 산화물 박막을 제조하지 못했다.
산소가 존재하는 조건 하에서 자외선을 조사하는 경우에는 오존(O3)이 발생하므로, 산화물의 특성을 저하시키는 문제점이 있다. 따라서, 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법에서는 불활성 가스 분위기에서 자외선을 조사함으로써, 산화물의 특성 저하를 방지하는 효과가 있다.
한편, 상기 불활성 가스 분위기는 별도로 진공 프로세스를 진행하지 않은 대기 상태에서 상기 코팅된 산화물 용액에 불활성 가스가 유입되는 상황이 바람직하다. 일반적으로, 진공 프로세스는 비용이 많이 소요되는 공정으로 본 발명의 용액공정 산화물 제조에서는 진공 공정을 가급적 제거하고 진행하게 되므로 진공 프로세스를 도입하지 않는 것이 효과적이기 때문이다.
또한, 상기 자외선 조사는 고압 수은램프(high-pressure Mercury lamp)와 같은 자외선 광원을 통해 수행 가능하지만, 이에 한정되지는 않는다.
바람직한 자외선 조사의 유지 시간은 약 1분 내지 240분일 수 있다. 자외선 조사 유지 기간이 너무 짧으면 상술한 2가지 단계가 충분히 진행되지 못해 우수한 특성을 가지는 박막이 형성되지 못하고, 자외선 조사 시간이 240분을 초과하는 경우에는 산화물의 변성 또는 기판의 변형을 일으킬 우려가 있기 때문이다. 한편, 산화물 박막을 박막 트랜지스터의 채널층 즉, 산화물 반도체층(400)으로 사용하는 경우, 자외선 조사는 약 90분 내지 120분인 경우 우수한 특성을 나타내었다.
또한, 상기 자외선 조사가 수행되는 동안, 게이트 절연막(300) 또는 기판(100)의 온도는 상온 내지 200도로 유지할 수 있다. 이와 같이, 상기 자외선 조사를 통해 불순물이 제거되고 나면 우수한 산화물 박막이 완성된다. 본 발명의 산화물 박막에는 자외선 램프를 조사하면서, 불활성 분위기를 유지하는 것이 주요한 특징 중 하나인 바, 이에 대해서는 동 출원인에 의해 출원된 PCT/KR2012/010275호의 관련 내용이 본 명세서에 병합된다.
선택적으로, 자외선 조사 이전에, 게이트 절연막(300) 상에 코팅된 산화물 용액을 열처리하여 안정화한다. 열처리는 코팅된 상기 산화물 용액의 박막 균일도 향상 및 두께 균일화를 위한 것으로, 상온 내지 200도의 온도로 약 1분 내지 60분 간 수행될 수 있다.
한편, 조사되는 자외선은 자외선 영역 및/또는 극자외선 영역의 파장을 가지며, 구체적으로는 약 150nm 내지 260nm일 수 있다. 파장이 150nm보다 짧을 경우에는 자외선에 의해 산화물이 파괴되는 문제가 있으며, 파장이 260nm보다 긴 경우에는 산화물 형성을 위한 충분한 에너지가 공급되지 못하는 문제가 있다.
도 2e를 참조하면, 게이트 절연막(300) 및 산화물 반도체층(400)의 일부분 상에 산화물 반도체층(400)의 적어도 일부와 각각 연결되도록 소오스/드레인 전극(500 및 600)을 형성한다.
(제2 실시예)
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 구조를 설명하기 위한 단면도로서, 탑 게이트(top gate) 구조로 이루어진 박막 트랜지스터를 나타낸 것이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 박막트랜지스터(Thin Film Transistor, TFT)는, 크게 기판(100), 반사구조물(Reflector)(110), 버퍼층(Buffer Layer)(120), 산화물 반도체층(130), 게이트 절연막(140), 게이트 전극(150), 보호막(160), 및 소오스/드레인 전극(170 및 180) 등을 포함하여 이루어진다.
여기서, 기판(100)은 특정 종류로 한정되지 않으며, 전술한 본 발명의 제1 실시예와 동일한 구성 요소로서, 이에 구체적인 설명은 전술한 본 발명의 제1 실시예를 참조하기로 한다.
반사구조물(110)은 채널 영역의 기판(100)의 상부면에 형성되는 바, 산화물 반도체층(130)의 하부에, 평면적으로 관찰할 때, 산화물 반도체층(130)을 포함하는 구조로 자외선을 반사하기 위한 것이다.
이러한 반사구조물(110)은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 형성된다.
버퍼층(120)은 반사구조물(110)을 포함한 기판(100)의 전면에 걸쳐 형성되어 있으며, 기판(100)을 보호하고, 후 공정의 불순물이 확산되는 것을 방지하기 위하여 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx)과 이들의 혼성 구조 중 어느 하나로 이루어질 수 있다. 이러한 버퍼층(120)은 공정에서 필수적인 요소가 아니어서 생략할 수도 있지만, 본 발명에서는 버퍼층(120)을 포함하여 증착하는 것이 더 바람직하다.
산화물 반도체층(130)은 통상의 채널층(channel layer) 또는 활성층(Active layer)의 역할을 수행하는 것으로서, 버퍼층(120) 상부면의 채널 영역에 형성되어 있으며, 불활성 가스 분위기 하에서 코팅된 산화물 용액에 자외선을 조사하여 형성될 수 있다.
한편, 산화물 반도체층(130)은 전술한 본 발명의 제1 실시예에 적용된 산화물 반도체층(400)과 동일하므로, 이에 대한 구체적인 설명은 전술한 본 발명의 제1 실시예를 참조하기로 한다. 이와 같이 구성된 산화물 반도체층(130) 상에는 게이트 전극(150)이 위치하게 될 채널 영역을 기준으로 양측에 소오스/드레인 영역이 각각 정의되어 있다.
게이트 절연막(140)은 산화물 반도체층(130)을 포함한 기판(100)의 전면에 소정두께로 형성되어 있으며, 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.
게이트 전극(150)은 채널 영역의 게이트 절연막(140)의 상부면에 형성되어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금계열의 금속재료로 형성된다.
보호막(160)은 게이트 전극(150)을 포함한 게이트 절연막(140)의 전면에 걸쳐 게이트 절연막(140)보다 두껍게 형성되어 있으며, 산화물 반도체층(130) 상에서 정의된 소오스/드레인 영역 즉, 산화물 반도체층(130)의 일부분을 각각 노출시키는 제1 및 제2 컨택홀(H1 및 H2)이 형성되어 있다.
이러한 보호막(160)은 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.
소오스/드레인 전극(170 및 180)은 제1 및 제2 컨택홀(H1 및 H2)을 통해 노출된 산화물 반도체층(130)과 각각 접촉하여 서로 이격되도록 형성되어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금계열의 금속재료로 형성된다.
이하에는 전술한 구성을 가지는 본 발명의 제2 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 먼저, 채널 영역으로 정의된 기판(100) 상에 반사구조물(110)을 형성하는데, 반사구조물(110)은 산화물 반도체층(130)의 하부에, 평면적으로 관찰할 때, 산화물 반도체층(130)을 포함하는 구조로 형성하여 자외선을 반사한다.
이러한 반사구조물(110)은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 형성된다.
도 4b 및 도 4c를 참조하면, 반사구조물(110)을 포함한 기판(100)의 전면에 걸쳐 버퍼층(120)을 형성한 후, 버퍼층(120) 상부면의 채널 영역에 산화물 반도체층(130)을 형성한다.
즉, 버퍼층(120)의 상부면에 산화물 용액(125)을 코팅하고, 불활성 가스 분위기 하에서 코팅된 산화물 용액(125)에 자외선 조사한 후, 활성층 형성용 마스크(미도시)를 통해 버퍼층(120)의 일부분이 노출되도록 자외선 조사된 산화물 용액(125)을 식각하여 버퍼층(120) 상에 산화물 반도체층(130)을 형성한다.
한편, 산화물 반도체층(130)을 형성하는 과정은 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 구체적인 설명은 전술한 본 발명의 제1 실시예를 참조하기로 한다.
도 4d를 참조하면, 산화물 반도체층(130)을 포함한 버퍼층(120)의 전체 상부면에 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등의 물질을 이용하여 소정두께의 게이트 절연막(Gate insulator)(140)을 증착한다.
도 4e를 참조하면, 채널 영역에 위치한 게이트 절연막(140)의 상부에 게이트 전극(150)을 형성한다. 즉, 게이트 절연막(140)의 전체 상부면에 게이트 전극(150) 형성을 위한 금속물질을 소정두께로 증착한 후, 게이트 형성용 마스크(미도시)를 통해 패터닝을 수행하여 게이트 전극(150)을 형성한다.
도 4f를 참조하면, 게이트 전극(150)을 포함한 게이트 절연막(140)의 전체 상부면에 무기재료인 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 화학기상증착(CVD) 방법으로 증착하여 보호막(160)을 형성한다.
이후에, 컨택홀 형성용 마스크(미도시)를 통해 정의된 소오스/드레인 영역의 산화물 반도체층(130)이 각각 노출되도록 보호막(160) 및 게이트 절연막(140)을 식각하여 제1 및 제2 컨택홀(H1 및 H2)을 형성한다.
도 4g를 참조하면, 제1 및 제2 컨택홀(H1 및 H2)을 통해 노출된 산화물 반도체층(130)과 각각 접촉되도록 소오스/드레인 전극(170 및 180)을 형성한다. 즉, 제1 및 제2 컨택홀(H1 및 H2)을 포함한 보호막(160)의 전체 상부면에 소오스/드레인 전극(170 및 180) 형성을 위한 금속물질을 소정두께로 증착한 후, 소오스/드레인 형성용 마스크(미도시)를 통해 패터닝을 수행하여 소오스/드레인 전극(170 및 180)을 형성한다.
전술한 본 발명에 따른 박막 트랜지스터 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100 : 기판, 110, 220 : 반사구조물
200 : 게이트 전극, 300 : 게이트 절연막,
400 : 산화물 반도체층, 500 및 600 : 소오스/드레인 전극

Claims (14)

  1. 기판 상에 적어도 2개의 게이트 물질이 적층되어 형성되는 게이트 전극;
    상기 게이트 전극의 상부에 형성되는 게이트 절연막;
    상기 게이트 절연막의 상부에 형성되는 산화물 반도체층; 및
    상기 산화물 반도체층의 적어도 일부와 각각 연결되는 소오스/드레인 전극이 포함되되,
    상기 게이트 전극의 상부에는 상기 게이트 전극의 물질 보다 자외선 반사율이 높은 반사구조물을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1 항에 있어서,
    상기 반사구조물은 금속, 반도체층, 또는 절연층인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1 항에 있어서,
    상기 반사구조물은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 이루어진 박막 트랜지스터.
  4. 제1 항에 있어서,
    상기 산화물 반도체층은, 불활성 가스 분위기 하에서 코팅된 산화물 용액에 자외선을 조사하여 형성되는 것을 특징으로 하는 박막 트랜지스터.
  5. 기판 상에 형성되는 산화물 반도체층;
    상기 산화물 반도체층의 상부에 순차적으로 형성되는 게이트 절연막과 게이트 전극; 및
    상기 게이트 전극의 상부에 보호막을 사이에 두고 상기 산화물 반도체층과 각각 연결되는 소오스/드레인 전극이 포함되되,
    상기 산화물 반도체층의 하부에, 평면적으로 관찰할 때, 상기 산화물 반도체층을 포함하는 구조로 자외선을 반사하기 위한 반사구조물이 형성되는 것을 특징으로 하는 박막 트랜지스터.
  6. 제5 항에 있어서,
    상기 반사구조물은 금속, 반도체층, 또는 절연층인 것을 특징으로 하는 박막 트랜지스터.
  7. 제5 항에 있어서,
    상기 반사구조물은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  8. 기판 상에 적어도 2개의 게이트 물질이 적층되도록 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계; 및
    상기 산화물 반도체층의 적어도 일부와 각각 연결되도록 소오스/드레인 전극을 형성하는 단계를 포함하되,
    상기 게이트 전극의 상부에는 상기 게이트 전극의 물질 보다 자외선 반사율이 높은 반사구조물을 구비하는 박막 트랜지스터의 제조방법.
  9. 기판 상에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층의 상부에 순차적으로 게이트 절연막과 게이트 전극을 형성하는 단계; 및
    상기 게이트 전극의 상부에 보호막을 사이에 두고 상기 산화물 반도체층과 각각 연결되도록 소오스/드레인 전극을 형성하는 단계를 포함하되,
    상기 산화물 반도체층의 하부에, 평면적으로 관찰할 때, 상기 산화물 반도체층을 포함하는 구조로 자외선을 반사하기 위한 반사구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제8 항 또는 제9 항에 있어서,
    상기 반사구조물은 금속, 반도체층, 또는 절연층인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제8 항 또는 제9 항에 있어서,
    상기 산화물 반도체층은 불활성 가스 분위기 하에서 코팅된 산화물 용액에 자외선을 조사하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제8 항 또는 제9 항에 있어서,
    상기 반사구조물은 서로 다른 굴절률을 갖는 두 반도체 물질층이 교번되게 적층되는 DBR(Distributed Bragg Reflector) 구조로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  13. 제11 항에 있어서,
    상기 불활성 가스 분위기는 별도로 진공 프로세스를 진행하지 않은 대기 상태에서 상기 코팅된 산화물 용액에 상기 불활성 가스가 유입되도록 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  14. 제11 항에 있어서,
    상기 불활성 가스 분위기는 질소 분위기, 아르곤 분위기, 또는 헬륨 분위기인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020120153257A 2012-12-26 2012-12-26 박막 트랜지스터 및 그 제조방법 KR101395906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120153257A KR101395906B1 (ko) 2012-12-26 2012-12-26 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120153257A KR101395906B1 (ko) 2012-12-26 2012-12-26 박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101395906B1 true KR101395906B1 (ko) 2014-05-19

Family

ID=50894348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153257A KR101395906B1 (ko) 2012-12-26 2012-12-26 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101395906B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087583A (ja) * 2002-08-23 2004-03-18 Seiko Epson Corp 半導体装置及びその製造方法並びに薄膜の熱処理方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法
KR20100120939A (ko) * 2009-05-07 2010-11-17 국민대학교산학협력단 자외선을 이용한 박막트랜지스터의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087583A (ja) * 2002-08-23 2004-03-18 Seiko Epson Corp 半導体装置及びその製造方法並びに薄膜の熱処理方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法
KR20100120939A (ko) * 2009-05-07 2010-11-17 국민대학교산학협력단 자외선을 이용한 박막트랜지스터의 제조 방법

Similar Documents

Publication Publication Date Title
US8778722B2 (en) TFT substrate and method for producing TFT substrate
US7982215B2 (en) TFT substrate and method for manufacturing TFT substrate
WO2015043169A1 (zh) 柔性显示基板及其制备方法、柔性显示装置
US20090001374A1 (en) Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP5797922B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、および表示装置
WO2013127180A1 (zh) Oled器件、amoled显示器件及其制造方法
TWI557894B (zh) 有機發光顯示裝置及其製造方法
JP2005202398A (ja) フレキシブルディスプレイおよびその製造方法
KR20150033155A (ko) 박막 트랜지스터 및 그 제조 방법
KR20150053078A (ko) 어레이기판 및 이의 제조방법
KR20110134685A (ko) 표시 장치 및 그 제조 방법
KR20170033965A (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP2017084846A (ja) 薄膜デバイスとその製造方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
US20070085090A1 (en) Active matrix driving display device and method of manufacturing the same
KR100899426B1 (ko) 유기 전계 발광표시장치 제조방법
US20050048706A1 (en) Method of manufacturing semiconductor device
EP3840077A1 (en) Package structure for display device and display device
CN106463407A (zh) 薄膜晶体管，薄膜晶体管阵列基板，显示器件，其制备方法
JP5445207B2 (ja) 薄膜トランジスタ及びその製造方法
KR101395906B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100795811B1 (ko) 편광자 및 그를 포함하는 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 6