KR101385758B1 - Apparatus and method for calculating average picture level - Google Patents
Apparatus and method for calculating average picture level Download PDFInfo
- Publication number
- KR101385758B1 KR101385758B1 KR1020090093224A KR20090093224A KR101385758B1 KR 101385758 B1 KR101385758 B1 KR 101385758B1 KR 1020090093224 A KR1020090093224 A KR 1020090093224A KR 20090093224 A KR20090093224 A KR 20090093224A KR 101385758 B1 KR101385758 B1 KR 101385758B1
- Authority
- KR
- South Korea
- Prior art keywords
- apl
- frame
- data amount
- screen
- received
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
평균 휘도 레벨(Average Picture Level: APL) 계산 장치는 분할된 화면에 대응되는 복수의 영상신호를 수신하는 수신기와, 수신된 상기 복수의 영상 신호의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구하는 합산기와, 상기 한 프레임의 데이터량을 이용하여 APL을 결정하는 APL 결정기 및 결정된 상기 APL을 송신하는 송신기를 포함하여 구성된다. APL 계산 방법은 분할된 화면에 대응되는 복수의 영상 신호를 수신하는 단계와, 수신된 상기 복수의 영상 신호의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구하는 단계와, 상기 한 프레임의 데이터량을 이용하여 APL을 결정하는 단계 및 결정된 상기 APL을 송신하는 단계를 포함하여 구성된다.An average picture level (APL) calculating device includes a receiver for receiving a plurality of video signals corresponding to a divided screen, and the number of display pixels in one frame of the plurality of received video signals, to add one frame of data. And a transmitter for transmitting the determined APL and an APL determiner for determining the APL using the data amount of the one frame. The APL calculation method includes receiving a plurality of video signals corresponding to a divided screen, calculating a data amount of one frame by summing the number of display pixels in one frame of the received plurality of video signals, and the one frame Determining the APL using the data amount of and transmitting the determined APL.
평균 휘도 레벨, APL, 멀티 비디오 프로세서, MVP, 플라즈마 디스플레이 패널, PDP Average Luminance Level, APL, Multi Video Processor, MVP, Plasma Display Panel, PDP
Description
본 발명의 일 측면은 평균 휘도 레벨 계산 장치 및 방법에 관한 것이다.One aspect of the invention relates to an apparatus and method for calculating average luminance levels.
최근 여러 가지의 표시장치에 대한 연구가 진행되고 있으며, 문자나 영상 등을 선명하게 표시할 수 있는 평면형 표시장치로서 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)이 주목되고 있다.Recently, researches on various display devices have been conducted, and a plasma display panel (PDP) has been attracting attention as a flat display device capable of displaying characters or images clearly.
PDP는 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 발생되는 가시광선을 이용하여 화상을 표시하게 된다. PDP는 지금까지 표시수단의 주종을 이루던 음극선관(Cathode Ray Tube: CRT)에 비해 두께가 얇고 가벼우며, 고선명/대형화면의 구현이 가능하다는 장점이 있다.The PDP displays an image using visible light generated from the phosphor when the ultraviolet rays generated by the gas discharge excite the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the dominant display device, and has the advantage of enabling high-definition / large screen.
그러나, 이러한 PDP도 현재까지는 60인치 정도의 크기가 구현되는 정도이며, 그 이상의 대형화가 어려운 실정이다. 이를 해결하기 위하여 최근에는 단위 PDP를 복수 개 연접하여 대형화면을 구성하는 멀티 PDP 방식이 많이 사용되고 있다.However, such a PDP is about 60 inches in size up to now, and it is difficult to enlarge more than that. In order to solve this problem, recently, a multi-PDP method in which a plurality of unit PDPs are connected to form a large screen has been widely used.
예를 들어, 해상도가 1365 x 768인 50인치 PDP를 3 x 3로 설치한다면, 가로로 1365 x 3 = 4095 픽셀, 세로로 768 x 3 = 2304 픽셀이 되어, 4095 x 2304의 해 상도를 가지는 150인치의 대형 화면을 구성할 수 있다.For example, if you install a 50-inch PDP with a resolution of 1365 x 768 at 3 x 3, you will have a resolution of 4095 x 2304 with 1365 x 3 = 4095 pixels horizontally and 768 x 3 = 2304 pixels vertically. You can configure a large screen of inches.
이렇게 복수의 PDP를 붙여 대형 화면을 구성하는 데에 있어서, 영상처리기로 멀티 비디오 프로세서(Multi Video Processor: MVP)가 많이 사용되고 있다. MVP는 큰 해상도를 가진 원본 화면을 처리하여 분할한 뒤 복수의 PDP로 전송하는 역할을 한다. 그러나, MVP를 사용하여 복수의 PDP를 구성시 각각의 PDP에 입력되는 화면이 상이해서 평균 휘도 레벨(Average Picture Level: APL)이 상이하게 된다. As described above, in constructing a large screen by attaching a plurality of PDPs, a multi video processor (MVP) is often used as an image processor. MVP processes and divides the original screen with large resolution and transmits it to multiple PDPs. However, when a plurality of PDPs are formed using MVP, the screens inputted to the respective PDPs are different, and thus the average luminance level (APL) is different.
PDP는 소비전력을 줄이기 위한 방편으로 APL에 따른 휘도변화를 적용하고 있는데, APL이 증가할수록, 즉 발광하는 화소의 개수가 많을수록 유지방전 펄스를 줄여 휘도를 낮추는 것이다. 이와 같은 방법으로 PDP는 상대적으로 많은 부분에 화상이 표시되는 경우 방전셀에 인가되는 서스테인 펄스의 개수를 감소시키고, 상대적으로 작은 부분에 화상이 표시되는 경우에는 방전셀에 인가되는 서스테인 펄스의 개수를 증가시킴으로써 화면상에 표시되는 화상의 절대 휘도의 감소를 방지함과 함께 전력소모를 줄일 수 있게 된다.In order to reduce power consumption, the PDP applies a change in luminance according to the APL. As the APL increases, that is, the number of pixels emitting light decreases the luminance by decreasing the sustain discharge pulse. In this way, the PDP reduces the number of sustain pulses applied to the discharge cells when the image is displayed in a relatively large portion, and the number of sustain pulses applied to the discharge cell when the image is displayed in the relatively small portion. By increasing the power consumption, the absolute brightness of the image displayed on the screen can be prevented and the power consumption can be reduced.
이러한 APL을 적용함에 있어서, 복수의 PDP로 구성된 멀티 PDP의 경우에는 각각의 패널에서 APL값이 상이하면, 복수의 PDP 화면에서의 휘도가 각각 달라지게 되어 전체 화면에서는 패널마다 휘도가 다르게 표현되어 화상의 휘도 균일성이 손상되는 결과를 초래한다. In applying the APL, in the case of a multi-PDP composed of a plurality of PDPs, if the APL values are different in each panel, the luminance on the plurality of PDP screens is different, and the luminance is different for each panel in the entire screen. This results in a loss of luminance uniformity.
이와 관련하여, MVP를 이용하지 아니하던 종래의 기술에서는, 원본 화면의 APL 값을 각 PDP로 보낸다. 즉, 원본 화면의 분할 전에 원본 화면의 APL을 계산해서 각 PDP에 보내어 전체 PDP가 동일한 휘도를 가질 수 있도록 한다.In this regard, in the related art, which does not use MVP, the APL value of the original screen is sent to each PDP. That is, the APL of the original screen is calculated and sent to each PDP before the original screen is divided so that the entire PDP has the same luminance.
그러나, MVP를 이용하는 경우에는, MVP가 이미 분할된 화면을 각 PDP로 직접 입력하기 때문에, 원본 화면을 받을 수 없으므로 상기와 같은 종래 기술을 이용할 수 없게 된다. 따라서, 종래 기술로는 APL을 동일하게 맞출 수 없는 문제가 있다.However, in case of using MVP, since the MVP directly inputs the divided screen directly into each PDP, the original screen cannot be received, and thus the above conventional technology cannot be used. Therefore, there is a problem in that the APL cannot be equally matched by the prior art.
상술한 바와 같은 종래의 기술의 문제점을 해결하기 위한 본 발명은, 복수의 영상 신호를 수신하고 한 프레임의 데이터량을 이용하여 평균 휘도 레벨(Average Picture Level: APL)을 계산한 다음, 이를 각 PDP로 보냄으로써, 각 PDP가 동일한 휘도를 갖도록 하는 APL 계산 장치 및 방법에 관한 것이다.In order to solve the problems of the prior art as described above, the present invention receives a plurality of video signals, calculates an average picture level (APL) using a data amount of one frame, and then calculates the average picture level (APL). The present invention relates to an APL calculating device and method for each PDP to have the same brightness.
본 발명의 일 측면에 따른 평균 휘도 레벨(Average Picture Level: APL) 계산 장치는 분할된 화면에 대응되는 복수의 영상 신호를 수신하는 수신기와, 수신된 상기 복수의 영상 신호의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구하는 합산기와, 상기 한 프레임의 데이터량을 이용하여 APL을 결정하는 APL 결정기 및 결정된 상기 APL을 송신하는 송신기를 포함하여 구성된다.According to an aspect of the present invention, an average picture level (APL) calculating device includes a receiver for receiving a plurality of image signals corresponding to a divided screen, and the number of display pixels in one frame of the received plurality of image signals. And a transmitter for transmitting the determined APL and an APL determiner for determining an APL using the data amount of one frame.
상기 수신기는 멀티 비디오 프로세서(Multi Video Processor: MVP)로부터 상기 복수의 영상 신호를 수신할 수 있고, 상기 송신기는 결정된 상기 APL을 복수의 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)로 송신할 수 있다.The receiver may receive the plurality of video signals from a multi video processor (MVP), and the transmitter may transmit the determined APL to a plurality of plasma display panels (PDPs).
본 발명의 다른 측면에 따른 APL 계산 장치는 분할된 화면에 대응되는 복수의 영상 신호를 수신하고, 수신된 상기 복수의 영상 신호의 한 프레임의 데이터량을 이용하여 제1 APL을 산출하는 복수의 제1 APL 처리부 및 상기 복수의 제1 APL 처리부로부터 수신된 상기 제1 APL을 이용하여 제2 APL을 산출하는 제2 APL 처리부를 포함하여 구성된다.According to another aspect of the present invention, an APL calculation apparatus receives a plurality of video signals corresponding to a divided screen and calculates a first APL using a data amount of one frame of the received plurality of video signals. And a second APL processing unit for calculating a second APL using the first APL received from the plurality of first APL processing units.
본 발명의 또 다른 측면에 따른 APL 계산 방법은 분할된 화면에 대응되는 복수의 영상 신호를 수신하는 단계와, 수신된 상기 복수의 영상 신호의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구하는 단계와, 상기 한 프레임의 데이터량을 이용하여 APL을 결정하는 단계 및 결정된 상기 APL을 송신하는 단계를 포함하여 구성된다.According to another aspect of the present invention, an APL calculation method includes receiving a plurality of image signals corresponding to a divided screen, adding the number of display pixels in one frame of the received plurality of image signals, and then storing the data amount of one frame. And determining the APL using the data amount of the one frame and transmitting the determined APL.
본 발명의 일 측면에 따른 APL 계산 장치 및 방법은 MVP로 분할된 화면을 보내는 경우, 분할된 화면을 원본 화면으로 재구성해서 APL을 계산하여 각 PDP에 보내주어, 각 PDP가 동일한 휘도를 가지도록 함으로써, 전체 화면의 휘도 균일성을 유지할 수 있게 된다.An apparatus and method for calculating an APL according to an aspect of the present invention, when sending a divided screen by MVP, reconstructs the divided screen into an original screen, calculates an APL, and sends the calculated APL to each PDP so that each PDP has the same luminance. Therefore, the luminance uniformity of the entire screen can be maintained.
이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 살펴본다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 평균 휘도 레벨(Average Picture Level: APL) 계산 장치(100)를 개략적으로 도시한 도면이다.FIG. 1 is a diagram schematically illustrating an average picture level (APL) calculating
도 1을 참조하면, 본 발명의 일 실시예에 따른 APL 계산 장치(100)는, 수신기(102), 합산기(103), APL 결정기(104) 및 송신기(105)로 이루어 진다.Referring to FIG. 1, an
수신기(102)는 분할된 화면에 대응되는 복수의 영상 신호를 수신한다. 예를 들어, 수신기(102)는 멀티 비디오 프로세서(Multi Video Processor: MVP)(101)가 원본 화면을 분할하여 송신한 화면을 수신할 수 있다. 상기 영상 신호는 디지털 비디오 인터페이스(Digital Video Interface: DVI) 신호 등의 신호가 될 수 있다.The
합산기(103)는 수신된 분할된 화면의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구한다. 본 명세서에서 표시 픽셀의 수란, 하나의 표시 화면에서 표시에 참여하는 픽셀의 개수를 말한다. 즉, 어떤 화면에서 켜지는(발광하는) 픽셀의 개수를 의미한다.The
또, 본 실시예에서는 프레임 단위로 데이터량을 계산하는 경우를 예로 들었으나, 프레임을 복수개로 분할한 서브필드(sub-field) 단위로 데이터량을 계산하는 경우도 본 발명에 포함됨은 자명하다.In the present embodiment, the data amount is calculated in units of frames, but the data amount is calculated in units of sub-fields in which a plurality of frames are divided.
합산기(103)에서의 합산은 수신기(102)에서 수신된 분할된 화면에 대응되는 복수의 영상 신호에서 각각의 표시 픽셀 수를 카운트하여 이를 합산함으로써, 전체 화면에서의 데이터량을 계산한다. The summation in the
상기와 같이 계산된 한 프레임의 데이터량은 APL 결정기(104)로 입력되게 된다. APL 결정기(104)는 한 프레임의 데이터량을 이용하여 APL을 결정한다. 예컨대, APL 결정기(104)는 정해진 APL 단계표에 맞춰 APL을 결정할 수도 있다. APL 단계표는 PDP의 종류에 따라 다르며, 그래프로 나타내면 도 2와 같이 나타난다.The data amount of one frame calculated as described above is input to the
도 2에 도시된 APL 단계표는 예시적인 것으로서, APL 단계표는 사용되는 PDP의 패널 특성에 따라 적절하게 미리 결정될 수 있다. The APL step table shown in FIG. 2 is exemplary, and the APL step table may be appropriately predetermined according to the panel characteristics of the PDP used.
APL 결정기(104)에서 APL이 결정되고 나면, 송신기(105)는 결정된 APL을 송신한다. 예컨대 송신기(105)는, 분할된 화면이 표시될 복수의 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)로 APL을 송신할 수 있다.After the APL is determined at the APL determiner 104, the
상기 실시예에서는 프레임 단위로 데이터량을 계산하는 경우를 예로 들었으나, 프레임을 복수개로 분할한 서브필드(sub-field) 단위로 데이터량을 계산하는 경우도 본 발명에 포함될 수 있다. 즉, 상기 합산기(103)는 상기 하나의 프레임을 복수 개의 서브필드(sub-field)로 분할하고 하나의 서브필드 내의 표시 픽셀 수를 합산하여 한 서브필드의 데이터량을 구할 수 있고, 상기 APL 결정기(104)는 상기 한 서브필드의 데이터량을 이용하여 APL을 결정할 수 있다.In the above embodiment, the data amount is calculated in units of frames, but the data amount is calculated in units of sub-fields in which a plurality of frames are divided. That is, the
APL 계산 장치는 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array: FPGA) 또는 마이컴을 이용할 수 있다. 다만 해상도별로 처리 속도가 상이하므로 클록이 높은 마이컴보다는 FPGA가 비용이 저렴한 장점이 있다.The APL calculation device may use a field programmable gate array (FPGA) or a microcomputer. However, because the processing speed varies depending on the resolution, FPGAs have a lower cost than microcomputers with high clocks.
도 3은 본 발명의 일 실시예에 따른 APL 계산 장치의 계산 과정 동안의 신호 변화를 나타낸 도면이다.3 is a view showing a signal change during the calculation process of the APL calculation apparatus according to an embodiment of the present invention.
도 3을 참조하면, 수직 동기 신호(Vsync)(301)가 시작(302)되면, 해상도 검출을 시작한다. Vsync(301)의 한 주기는 화면의 한 프레임을 나타내고, Vsinc(301) 의 주기가 바뀔 때마다 해상도 검출을 다시 시작한다.Referring to FIG. 3, when the vertical sync signal Vsync 301 starts 302, resolution detection starts. One period of the Vsync 301 represents one frame of the screen, and the resolution detection is restarted each time the period of the Vsinc 301 changes.
APL은 데이터량의 비율이므로 APL 결정 시간, 해상도 검출, 통신 시간을 확보하기 위해서, 화면의 일정 외곽 부분을 잘라내고 계산한다. 즉, 수평 동기 신호(Hsync)(303)에서는 앞부분과 뒷부분은 계산하지 않는다. 신호가 입력되면, 1, 2 프레임은 해상도 검출을 하고 3번째 프레임부터 계산을 하게 된다.Since APL is a ratio of data amount, in order to secure APL determination time, resolution detection, and communication time, a certain outer portion of the screen is cut out and calculated. That is, the front part and the rear part are not calculated in the horizontal sync signal Hsync 303. When the signal is input, the first and second frames detect the resolution and calculate from the third frame.
Vsync(301)가 시작(302)된 이후에, 데이터 이네이블(data enable: DE) 신호(304)의 개수를 카운트함으로써 유효 수직선(vertical line)의 수를 카운트한다(305). DE 신호(304)의 카운트는 DE 신호(304)의 폭이 이전의 폭보다 2배 이상 크면 완료된다(306).After the Vsync 301 starts 302, the number of valid vertical lines is counted by counting the number of data enable (DE) signals 304 (305). The count of the
표시 픽셀 개수의 카운트(307)는 DE 신호(304) 구간의 클록 신호(CLK)(308)를 카운트 함으로써 이루어진다. 이와 같이 픽셀의 데이터량의 계산이 완료되면, APL 결정 및 전송(309)은 Hsync(303)의 계산하지 않는 부분에서 진행하게 된다.The count 307 of the number of display pixels is made by counting the clock signal (CLK) 308 in the
도 4는 본 발명의 다른 일 실시예에 따른 APL 계산 장치(400)를 개략적으로 도시한 도면이다.4 is a diagram schematically showing an
MVP의 출력은 설치되는 PDP의 개수만큼 필요하다. 그런데 도 1에서 설명한 APL 계산 장치(100)는 처리할 수 있는 게이트의 수가 한정되어 있을 수 있다. 따라서, MVP의 출력의 수가 APL 계산 장치가 처리할 수 있는 게이트 수를 초과하게 되는 경우에는, 단일 APL 계산 장치만으로는 전체 APL을 계산할 수 없게 될 수 있다.The output of MVP is required as many as the number of PDPs installed. However, the
이러한 경우, 도 1에서 설명한 APL 계산 장치(100)와 동일한 구성을 가진 복 수의 제1 APL 처리부(402) 및 제2 APL 처리부(403)를 포함한 APL 계산 장치(400)를 통해 전체 APL을 계산할 수 있다. 본 실시예에서는 MVP(401)의 출력이 16개이고, APL 처리부(402, 403)가 처리할 수 있는 게이트 수가 4개인 경우를 가정한다. 그러나, 이는 발명의 내용을 한정하고자 하는 것은 아니며, MVP의 출력의 개수 또는 APL 처리부가 처리할 수 있는 게이트 수에 따라, APL 처리부의 개수가 변경되거나, APL 처리부의 단계도 제3, 4 APL 처리부 또는 제N APL 처리부까지 확장될 수 있다.In this case, the entire APL may be calculated through the
본 실시예에서, APL 계산 장치(400)는 MVP(401)의 출력을 4개씩 입력받아 처리하는 제1 APL 처리부(402) 및 제1 APL 처리부(402)의 APL을 수신하여 전체 APL을 산출하는 제2 APL 처리부(403)를 포함하여 구성된다.In the present embodiment, the
제1 APL 처리부(402)의 제1 수신기(도시 생략, 도 1 참조)는 원본 화면을 분할하여 송신한 화면을 수신하고, 제1 합산기(도시 생략)는 수신된 화면의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구하게 된다. 제1 APL 결정기(도시 생략)는 상기 한 프레임의 데이터량을 이용하여 제1 APL을 결정한다. 제1 APL은 MVP(401)의 출력으로서 제1 APL 처리부에 입력된 4개의 영상 신호의 APL이다. 즉, 원본 화면의 전체 APL이 아닌 분할된 화면 일부의 APL이다. 제1 APL이 결정되면, 제1 송신기는 결정된 상기 제1 APL을 상기 제2 APL 처리부(403)로 송신한다.A first receiver (not shown, see FIG. 1) of the first
제2 APL 처리부(403)의 제2 수신기(도시 생략, 도 1 참조)는 제1 APL 처리부(402)의 상기 제1 APL을 수신하고, 제2 합산기(도시 생략)는 수신된 상기 제1 APL을 합산하여 한 프레임의 데이터량을 구하게 된다. 제2 APL 결정기(도시 생략)는 상기 한 프레임의 데이터량을 이용하여 제2 APL을 결정한다. 제2 APL은 분할된 화면을 합친 원본 화면의 전체 APL이다. 제2 송신기는 결정된 상기 제2 APL을 복수의 PDP(404)로 송신한다.The second receiver of the second APL processing unit 403 (not shown, see FIG. 1) receives the first APL of the first
도 5는 본 발명의 일 실시예에 따른 APL 계산 방법을 개략적으로 도시한 도면이다.5 schematically illustrates an APL calculation method according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 일 실시예에 따른 APL 계산 방법은 먼저 분할된 화면에 대응되는 복수의 영상 신호를 수신한다(S501). 예컨대, MVP가 원본 화면을 분할하여 송신한 화면을 수신할 수 있다. 상기 영상 신호는 DVI 신호 등의 신호가 될 수 있다.Referring to FIG. 5, the APL calculation method according to an embodiment of the present invention first receives a plurality of image signals corresponding to a divided screen (S501). For example, an MVP may receive a screen transmitted by dividing an original screen. The video signal may be a signal such as a DVI signal.
그 다음은, 수신된 영상 신호의 한 프레임 내의 표시 픽셀 수를 합산하여 한 프레임의 데이터량을 구하게 된다(S502). 한 프레임 내의 표시 픽셀 수를 합산한 뒤 전술한 바와 같은 방식으로 한 프레임 내의 데이터량을 구할 수 있다.Next, the number of display pixels in one frame of the received video signal is summed to obtain the data amount of one frame (S502). After summing the number of display pixels in one frame, the amount of data in one frame can be obtained in the manner described above.
단계(S502)에서 구해진 한 프레임의 데이터량을 이용하여 APL을 결정(S503)하게 되는데, 예컨대, 정해진 APL 단계표에 맞춰 APL을 결정할 수도 있다. APL 단계표는 PDP의 패널 특성에 따라 다르다.An APL is determined using the data amount of one frame obtained in step S502 (S503). For example, the APL may be determined according to a predetermined APL step table. The APL stage table depends on the panel characteristics of the PDP.
APL이 결정(S503)되고 나면, 결정된 상기 APL을 송신(S504)하고 나면 APL 계산 방법은 완료된다. 예컨대, 결정된 상기 APL은 복수의 PDP로 송신될 수 있다.After the APL is determined (S503), the APL calculation method is completed after transmitting the determined APL (S504). For example, the determined APL may be transmitted to a plurality of PDPs.
이상 본 발명의 특정 실시예를 도시하고 설명하였으나, 본 발명의 기술사상은 첨부된 도면과 상기한 설명내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형이 가능함은 이 분야의 통상의 지식을 가진 자에게는 자명한 사실이며, 이러한 형태의 변형은, 본 발명의 정신에 위배되지 않는 범위 내에서 본 발명의 특허청구범위에 속한다고 볼 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken as limitations. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
도 1은 본 발명의 일 실시예에 따른 평균 휘도 레벨(Average Picture Level: APL) 계산 장치를 개략적으로 도시한 도면이다.1 is a diagram schematically illustrating an average picture level (APL) calculating apparatus according to an embodiment of the present invention.
도 2는 APL 단계표의 예시를 그래프로 표시한 도면이다.2 is a graph showing an example of the APL step table.
도 3은 본 발명의 일 실시예에 따른 APL 계산 장치의 계산 과정 동안의 신호 변화를 나타낸 도면이다.3 is a view showing a signal change during the calculation process of the APL calculation apparatus according to an embodiment of the present invention.
도 4는 본 발명의 다른 일 실시예에 따른 APL 계산 장치를 개략적으로 도시한 도면이다.4 is a diagram schematically illustrating an APL calculation device according to another embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 APL 계산 방법을 개략적으로 도시한 도면이다.5 schematically illustrates an APL calculation method according to an embodiment of the present invention.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090093224A KR101385758B1 (en) | 2009-09-30 | 2009-09-30 | Apparatus and method for calculating average picture level |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090093224A KR101385758B1 (en) | 2009-09-30 | 2009-09-30 | Apparatus and method for calculating average picture level |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110035485A KR20110035485A (en) | 2011-04-06 |
KR101385758B1 true KR101385758B1 (en) | 2014-04-17 |
Family
ID=44043830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090093224A KR101385758B1 (en) | 2009-09-30 | 2009-09-30 | Apparatus and method for calculating average picture level |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101385758B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124004A (en) * | 1996-10-18 | 1998-05-15 | Fujitsu General Ltd | Multi-screen plasma display device |
JP2003015623A (en) | 2001-06-29 | 2003-01-17 | Pioneer Electronic Corp | Multi-display video display system |
-
2009
- 2009-09-30 KR KR1020090093224A patent/KR101385758B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124004A (en) * | 1996-10-18 | 1998-05-15 | Fujitsu General Ltd | Multi-screen plasma display device |
JP2003015623A (en) | 2001-06-29 | 2003-01-17 | Pioneer Electronic Corp | Multi-display video display system |
Also Published As
Publication number | Publication date |
---|---|
KR20110035485A (en) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080186253A1 (en) | Display apparatus and image output method thereof | |
KR20110078292A (en) | System for displaying multi video | |
JP2004240405A (en) | Image display apparatus and image display method | |
US20200105180A1 (en) | Display device and driving method | |
US20040155891A1 (en) | Method and apparatus for displaying grayscale of plasma display panel | |
KR20090058822A (en) | Display apparatus for 3-dimensional image and method thereof | |
EP1406236A2 (en) | Driving method and apparatus of plasma display panel | |
KR100870686B1 (en) | Display device | |
KR101385758B1 (en) | Apparatus and method for calculating average picture level | |
US7486258B2 (en) | Method of driving plasma display panel | |
US20120306872A1 (en) | Stereoscopic Display Device and Stereoscopic Display Method | |
KR100573124B1 (en) | Driving method and apparatus of plasma display panel | |
US20080278412A1 (en) | Circuit and method for adjusting gray scale of plasma display panel | |
EP2291837B1 (en) | Plasma display apparatus | |
KR101070628B1 (en) | Image processing apparatus and controm method thereof | |
KR100543593B1 (en) | Apparatus for Driving Plasma Display Panel | |
JP2820036B2 (en) | Display device gradation correction circuit | |
KR20050049668A (en) | Driving method of plasma display panel | |
US20150029232A1 (en) | Display apparatus and control method thereof | |
US8675741B2 (en) | Method for improving image quality and display apparatus | |
KR100509762B1 (en) | Method and apparatus for eliminating pseudo contour noise of plasma display panel using selective dithering | |
KR100647706B1 (en) | Apparatus of driving plasma display panel | |
JP2820037B2 (en) | Error diffusion circuit of display device | |
KR100363678B1 (en) | Data Input System of Plasma Display Panel | |
KR100626085B1 (en) | Method of driving plasma display panel and apparatus thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170329 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190408 Year of fee payment: 6 |