KR101373101B1 - Method for manufacturing semiconductor device including plasmon layer - Google Patents

Method for manufacturing semiconductor device including plasmon layer Download PDF

Info

Publication number
KR101373101B1
KR101373101B1 KR1020120126848A KR20120126848A KR101373101B1 KR 101373101 B1 KR101373101 B1 KR 101373101B1 KR 1020120126848 A KR1020120126848 A KR 1020120126848A KR 20120126848 A KR20120126848 A KR 20120126848A KR 101373101 B1 KR101373101 B1 KR 101373101B1
Authority
KR
South Korea
Prior art keywords
layer
plasmon
semiconductor device
silver
semiconductor
Prior art date
Application number
KR1020120126848A
Other languages
Korean (ko)
Inventor
주진우
백종협
정태훈
이상헌
정탁
김자연
오화섭
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020120126848A priority Critical patent/KR101373101B1/en
Application granted granted Critical
Publication of KR101373101B1 publication Critical patent/KR101373101B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

Disclosed is a method for manufacturing a semiconductor device including a plasmon layer. The method includes the steps of: forming a lamination having at least one layer on a substrate; and forming a first plasmon layer on the lamination, wherein the first plasmon layer is in situ deposited in an MOCVD device after the topmost layer of the lamination is formed. In addition, an active layer is in situ deposited on the first plasmon layer in the MOCVD device, and sequentially, a second plasmon layer is in situ deposited on the active layer in the MOCVD device. The first and second plasmon layers are formed using an MO source containing silver thus can be in situ deposited on other semiconductor layers, whereby multiple plasmon layers can be efficiently formed. [Reference numerals] (100) Substrate; (200) Buffer layer; (300) First semiconductor layer; (310) N-type contact layer; (320) N-type plasmon layer; (410) First plasmon layer; (420) Third plasmon layer; (500) Active layer; (600) Second semiconductor layer; (610) P-type clad layer; (620) P-type contact layer; (700) N-type electrode; (800) P-type electrode

Description

플라즈몬층을 가지는 반도체소자 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE INCLUDING PLASMON LAYER}Method of manufacturing semiconductor device having plasmon layer {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE INCLUDING PLASMON LAYER}

본 발명은 반도체소자 제조방법에 관한 것으로서, 보다 상세하게는 플라즈몬층을 가지는 반도체소자 제조방법에 관한 것이다.
The present invention relates to a semiconductor device manufacturing method, and more particularly to a semiconductor device manufacturing method having a plasmon layer.

반도체 소자를 제조하기 위해 서셉터 상에 탑재된 기판에 기상 원료를 공급함으로써, 기판상에 반도체 박막을 성장시키는 방법 중에 하나인 금속 유기 화학 기상 증착(MOCVD: Metal Organic Chemical Vapor Deposition)공정이 알려져 있다. 이러한 MOCVD 장치 및 공정은 질화물 반도체 LED 등의 반도체소자 제조에 이용되고 있다.A metal organic chemical vapor deposition (MOCVD) process, which is one of methods for growing a semiconductor thin film on a substrate by supplying a gaseous raw material to a substrate mounted on a susceptor for manufacturing a semiconductor device, is known. . These MOCVD apparatuses and processes are used to manufacture semiconductor devices such as nitride semiconductor LEDs.

LED가 조명을 포함한 많은 분야에 이용됨에 따라, LED의 고효율화, 고용량화가 급속하게 요구되고 있으며 특히 백색 발광소자에 대한 효율을 높이는 것이 가장 중요한 문제로 인식되고 있다.As LEDs are used in many fields including lighting, high efficiency and high capacity of LEDs are rapidly required, and in particular, increasing efficiency for white light emitting devices is recognized as the most important problem.

기존 연구들은 다중양자 우물구조의 성장조건 및 장벽층과 우물층의 결정성의 최적화를 통해 재료 내에 적층 결함 등 비발광 영역으로 존재할 수 있는 결함을 최소한으로 줄임으로써, 발광특성의 향상을 기하고 있으나, 이는 장벽층과 우물층 사이에 밴드갭 내에 구속된 운반자에 의한 발광효과를 얻기 때문에 발광소자의 내부양자효율을 높이는 데는 한계가 있다. 따라서 기존의 구속된 운반자에 의한 발광효과 이외에 잉여발광을 얻기 위해서는 표면 플라즈몬 현상을 이용하는 것이 연구되어 왔다.Existing studies have tried to improve the luminescence properties by minimizing the defects that may exist in the non-luminescent region such as stacking defects in the material by optimizing the growth conditions of the multi-quantum well structure and the crystallinity of the barrier layer and the well layer. This has a limit in increasing the internal quantum efficiency of the light emitting device because the light emitting effect is obtained by the carrier constrained in the band gap between the barrier layer and the well layer. Therefore, in order to obtain excess light emission in addition to the light emission effect by the conventional constrained carriers, the use of surface plasmon phenomenon has been studied.

국내등록특허 제10-0915502호를 참고하면, 활성층과 금속의 표면 플라즈몬이 50nm 이내에 가까운 위치에 존재하게 되면 금속층의 표면 플라즈몬과 활성층의 양자 간의 공명을 일으켜서 활성층의 내부 양자 효율이 크게 향상됨을 이용하여, 활성층 상부 또는 하부에 은 또는 금으로 된 금속층을 구비시켜 상기 표면 플라즈몬 효과를 발생시키는 발명 등이 공개되었다. 도 1 은 종래의 플라즈몬층을 가지는 반도체 소자 제조방법에 관한 공정 플로우이다.Referring to Korean Patent No. 10-0915502, when the active layer and the surface plasmon of the metal is present in the near position within 50nm by causing the resonance between both the surface plasmon of the metal layer and the active layer to greatly improve the internal quantum efficiency of the active layer Invented to produce the surface plasmon effect by providing a metal layer of silver or gold above or below the active layer. 1 is a process flow related to a semiconductor device manufacturing method having a conventional plasmon layer.

반도체층을 증착하는 도중에 플라즈몬층을 위한 금속층을 삽입시킬 때마다 증착 장치에서 기판을 꺼내서 금속 유기 화학 증착 장치로 옮겨서 증착 공정을 진행하고 다시 반도체층의 증착을 수행하는 증착장치로 기판을 이동시켜야 하였다. 도 1에서 알 수 있는 바와 같이 단계 S1 내지 S5에서와 같이 적어도 약 4회의 장치 변경이 있어야 한다. 이와 같이 기판을 증착 공정 도중에 다른 증착 장치로 이동시키는 것은 생산효율을 매우 저하시키게 된다.Whenever the metal layer for the plasmon layer was inserted during the deposition of the semiconductor layer, the substrate was removed from the deposition apparatus, moved to the metal organic chemical vapor deposition apparatus, and the deposition process was performed. . As can be seen in FIG. 1 there must be at least about 4 device changes as in steps S1 to S5. As such, moving the substrate to another deposition apparatus during the deposition process greatly reduces production efficiency.

또한, 기존의 방법으로 금속층 형성시, 물리적 증착과정에서 비롯하는 활성층과 금속층과의 이격적 차이로 인해 표면 플라즈몬 효과가 저하되는 문제가 있었다.
In addition, when forming the metal layer by the conventional method, there was a problem that the surface plasmon effect is reduced due to the difference between the active layer and the metal layer resulting from the physical deposition process.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 반도체층의 증착과 플라즈몬층의 증착을 인시츄(in-situ)로 진행함으로써 생산효율이 높은 플라즈몬층을 가지는 반도체소자 제조방법을 제공한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides a semiconductor device manufacturing method having a plasmon layer having high production efficiency by proceeding in-situ deposition of a semiconductor layer and deposition of a plasmon layer.

본 발명은 반도체층의 증착공정과 인시츄로 진행할 수 있는 MO소스(금속유기물소스)를 이용하여 플라즈몬층을 가지는 반도체소자 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device having a plasmon layer by using a MO source (metal organic source) that can proceed in-situ with the deposition process of the semiconductor layer.

본 발명은 다수개의 플라즈몬층을 반도체층의 증착공정과 인시츄의 증착공정으로 형성할 수 있는 플라즈몬층을 가지는 반도체소자 제조방법을 제공한다.
The present invention provides a method of manufacturing a semiconductor device having a plasmon layer which can form a plurality of plasmon layers by a semiconductor layer deposition process and an in situ deposition process.

본 발명은 플라즈몬층을 가지는 반도체소자 제조방법을 제공하며, 이 방법은: (a) 기판 상에 하나 이상의 층을 포함하는 적층물을 형성하는 단계; 및 (b) 상기 적층물 상에 제1플라즈몬층을 형성하는 단계;를 포함하고, 상기 제1플라즈몬층은 상기 적층물의 최상층을 형성한 후 MOCVD 장치에서 인시츄(in-situ)로 증착 형성한다.The present invention provides a method of manufacturing a semiconductor device having a plasmon layer, the method comprising: (a) forming a laminate including one or more layers on a substrate; And (b) forming a first plasmon layer on the stack, wherein the first plasmon layer is deposited in-situ in a MOCVD apparatus after forming the top layer of the stack. .

상기 제1플라즈몬층 상에 활성층을 MOCVD 장치에서 인시츄(in-situ)로 증착 형성하는 단계를 더 포함한다.And depositing an active layer on the first plasmon layer in-situ in a MOCVD apparatus.

상기 활성층을 형성한 후 상기 활성층 상에 상기 MOCVD 장치에서 인시츄로 제2플라즈몬층을 형성하는 것을 더 포함한다.And forming a second plasmon layer in situ in the MOCVD apparatus on the active layer after forming the active layer.

상기 적층물의 최상층은 활성층일 수 있고, 이 경우 제1플라즈몬층이 상기 활성층 상에 인시츄로 형성될 수 있다.The top layer of the stack may be an active layer, in which case a first plasmon layer may be formed in situ on the active layer.

상기 제1 및 제2플라즈몬층의 증착 형성은, 플라즈몬 효과를 위한 금속 성분을 포함하는 MO소스를 이용하여 수행한다.Deposition formation of the first and second plasmon layers is performed using a MO source containing a metal component for the plasmon effect.

상기 플라즈몬 효과를 위한 금속 성분을 포함하는 MO소스는 Ag를 포함하는 MO소스이다.The MO source containing the metal component for the plasmon effect is an MO source containing Ag.

상기 플라즈몬을 위한 금속 성분을 포함하는 MO소스는: 트리에톡시포스핀실버(tri-ethoxy-phosphine-silver), 트리에틸포스핀실버(tri-ethyl-phosphine-silver), 트리메틸포스핀실버(tri-methyl-phosphine-silver), 헵테인디오나토실버(heptane-dionato-silver), 및 비닐트리에틸실레인실버(vinyl-tri-ethyl-silane-silver) 중 어느 하나를 포함한다.MO sources comprising metal components for the plasmon are: tri-ethoxy-phosphine-silver, triethylphosphine-silver, trimethylphosphine silver (tri -methyl-phosphine-silver, heptane-dionato-silver, and vinyl-tri-ethyl-silane-silver.

상기 기판 상에 형성되어 상기 적층물에 포함된 제1반도체층과, 상기 제2플라즈몬층 상에 형성된 제2반도체층을 포함하고, 상기 제1반도체층과 상기 제2반도체층은 MOCVD로 형성된 n형과 p형의 AlxGayInzN(0≤x,y,z≤1)일 수 있다.
A first semiconductor layer formed on the substrate and included in the stack, and a second semiconductor layer formed on the second plasmon layer, wherein the first semiconductor layer and the second semiconductor layer are formed by MOCVD. Type and p type Al x Ga y In z N (0 ≦ x, y, z ≦ 1).

본 발명에 따르면, 반도체소자를 위한 적층물들의 형성과 플라즈몬층의 형성이 MOCVD 장치에서 인시츄로 진행되기 때문에 생산효율이 높다. 기판을 장치에서 꺼내지 않은 상태로 연속하여 증착공정을 진행하기 때문에 공정 시간이 단축될 뿐만 아니라 양호한 증착 품질을 얻을 수 있다. 또한 플라즈몬 금속층을 형성하기 위해 증착장치를 변경하여야 했던 종래기술에 비해 상대적으로 다층의 플라즈몬층을 형성할 수 있게 된다. 또한 증착이 다른층과 인시츄로 이루어지기 때문에 제약없이 활성층과 접촉시키거나 더욱 가깝게 플라즈몬층을 형성할 수 있게 된다. 더불어, 은(Ag) 전구체를 사용함으로써 가시광선 특히 청색범위에서도 상기 플라즈몬 효과를 추출할 수 있기 때문에, 가시광선범위 내에서도 광추출율이 높은 반도체소자를 생성할 수 있다.
According to the present invention, the production efficiency is high because the formation of the stacks for the semiconductor device and the formation of the plasmon layer proceed in situ in the MOCVD apparatus. Since the deposition process is continuously performed without removing the substrate from the apparatus, the process time can be shortened and good deposition quality can be obtained. In addition, it is possible to form a relatively multi-layered plasmon layer compared to the prior art that had to change the deposition apparatus to form a plasmon metal layer. In addition, since the deposition is in situ with other layers, the plasmon layer can be formed in contact with the active layer more closely or without restriction. In addition, since the plasmon effect can be extracted even in visible light, especially in the blue range, by using a silver (Ag) precursor, a semiconductor device having a high light extraction rate can be generated even in the visible light range.

도 1은 종래의 플라즈몬층을 포함하는 반도체소자를 제조하는 공정 플로우를 보여주는 도면이다.
도 2는 본 발명의 반도체소자 제조방법에 따라 제조된 플라즈몬층을 가지는 반도체소자의 개략적인 단면도이다.
도 3은 본 발명의 플라즈몬층을 가지는 반도체소자 제조방법의 공정 플로우를 보여주는 도면이다.1 is a view illustrating a process flow of manufacturing a semiconductor device including a conventional plasmon layer.
2 is a schematic cross-sectional view of a semiconductor device having a plasmon layer manufactured according to the semiconductor device manufacturing method of the present invention.
3 is a view showing a process flow of a method of manufacturing a semiconductor device having a plasmon layer of the present invention.

본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.Specific features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings. It is to be noted that the detailed description of known functions and constructions related to the present invention is omitted when it is determined that the gist of the present invention may be unnecessarily blurred.

도 2는 본 발명의 반도체소자 제조방법에 따라 제조된 플라즈몬층을 가지는 반도체소자의 개략적인 단면도이다. 도 3은 본 발명의 플라즈몬층을 가지는 반도체소자 제조방법의 공정 플로우를 보여주는 도면이다.2 is a schematic cross-sectional view of a semiconductor device having a plasmon layer manufactured according to the semiconductor device manufacturing method of the present invention. 3 is a view showing a process flow of a method of manufacturing a semiconductor device having a plasmon layer of the present invention.

도 2 및 3을 참조하여, 본 발명의 플라즈몬층을 가지는 반도체소자 제조방법은 기판(100) 상에 제1반도체층(300)을 MOCVD를 이용하여 형성한다(단계 S10).2 and 3, in the method of manufacturing a semiconductor device having a plasmon layer of the present invention, a first semiconductor layer 300 is formed on a substrate 100 using MOCVD (step S10).

기판(100)은 질화갈륨, SiC, GaAs, Si 또는 ZnO 등을 사용할 수 있고, 현재 일반적으로 사파이어가 주로 사용되고 있다. 이는 사파이어 위에 성장한 질화갈륨 박막의 결정성이 양호하고 경제적이기 때문이다.The substrate 100 may be made of gallium nitride, SiC, GaAs, Si, or ZnO, and sapphire is generally used. This is because the crystallinity of the gallium nitride thin film grown on sapphire is good and economical.

제1반도체층(300)을 형성하기 앞서, 기판(100) 상에 버퍼층(200)을 형성할 수 있다. 버퍼층(200)은 Ga1-x-yInxAlyN(0≤x,y≤1, x+y<1)일 수 있다.Prior to forming the first semiconductor layer 300, the buffer layer 200 may be formed on the substrate 100. The buffer layer 200 may be Ga 1-xy In x Al y N (0 ≦ x, y ≦ 1, x + y <1).

제1반도체층(300)은 예를 들어 n형반도체층일 수 있으며, 접촉층(310)과 클래드층(320)을 포함할 수 있다.The first semiconductor layer 300 may be, for example, an n-type semiconductor layer, and may include a contact layer 310 and a cladding layer 320.

제1반도체층(300)의 n형접촉층(310)과 n형클래드층(320)은 상술한 바와 같이 MOCVD 증착으로 형성되며, 예를 들어 n형의 AlxGayInzN(0≤x,y,z≤1)으로 이루어질 수 있다.The n-type contact layer 310 and the n-type cladding layer 320 of the first semiconductor layer 300 are formed by MOCVD deposition as described above, for example, n-type Al x Ga y In z N (0≤ x, y, z ≤ 1).

본 발명의 플라즈몬층을 가지는 반도체소자 제조방법은 제1반도체층(300) 상에 인시츄로 제1플라즈몬층(410)을 형성한다(S20).In the method of manufacturing a semiconductor device having the plasmon layer of the present invention, the first plasmon layer 410 is formed on the first semiconductor layer 300 in situ (S20).

따라서 MOCVD 장치에 기판(100)을 그대로 안착시킨 상태에서 증착소스를 플라즈몬 효과를 위한 금속층을 위한 소스로 교체시킨다. 플라즈몬층을 위한 증착소스는 MO 소스로서 트리에톡시포스핀실버(tri-ethoxy-phosphine-silver : Ag(CF3COCHCOCH3)P(OCH2CH3)3), 트리에틸포스핀실버(tri-ethyl-phosphine-silver: Ag(C3F7COCHCOC4H9)P(CH2CH3)3), 트리메틸포스핀실버(tri-methyl-phosphine-silver: Ag(CF3COCHCOCF3)PCCH3)3), 2,2,6,6-테트라메틸-3(2,2,6,6-tetra-methyl-3), 헵테인디오나토실버 (heptane-dionato-silver; AgC11H19O2, Ag(TMHD)), 또는 비닐트리에틸실레인실버(vinyl-tri-ethyl-silane-silver; Ag(CF3COCHCOCF3)(C8H18Si)) 중 어느 하나를 포함하나, 상기 물질에 한정할 것은 아니다. 따라서 제1플라즈몬층(410)은 은(Ag)으로 된 금속층이 된다.Accordingly, the deposition source is replaced with the source for the metal layer for the plasmon effect while the substrate 100 is placed on the MOCVD apparatus. The deposition source for the plasmon layer is tri-ethoxy-phosphine-silver (Ag (CF 3 COCHCOCH 3 ) P (OCH 2 CH 3 ) 3 ), triethylphosphinesilver (tri-) as an MO source. ethyl-phosphine-silver: Ag (C 3 F 7 COCHCOC 4 H 9 ) P (CH 2 CH 3 ) 3 ), tri-methyl-phosphine-silver: Ag (CF 3 COCHCOCF 3 ) PCCH 3 ) 3 ), 2,2,6,6-tetramethyl-3 (2,2,6,6-tetra-methyl-3), heptane-dionato-silver; AgC 11 H 19 O 2 , Ag (TMHD)), or vinyl-tri-ethyl-silane-silver; Ag (CF 3 COCHCOCF 3 ) (C 8 H 18 Si)), but not limited to the above materials. It is not. Therefore, the first plasmon layer 410 is a metal layer made of silver (Ag).

이어, 제1플라즈몬층(410) 상에 마찬가지로 인시츄로 활성층(500)을 형성한다(단계 S30).Subsequently, the active layer 500 is similarly formed on the first plasmon layer 410 in step S30.

활성층(500)은 예를 들어 AlxGayInzN(0≤x,y,z≤1)으로 이루어지는 장벽층과 우물층의 단일 또는 다중양자 우물구조로 이루어질 수 있다.The active layer 500 may be formed of a single or multi-quantum well structure of, for example, a barrier layer made of Al x Ga y In z N (0 ≦ x, y, z ≦ 1) and a well layer.

또한 인시츄로 활성층(500) 상에 제2플라즈몬층(420)을 형성한다(단계 S40). 제1플라즈몬층(410)과 마찬가지로, 제2플라즈몬층(420)도 플라즈몬층을 위한 증착소스는 MO 소스로서 트리에톡시포스핀실버(tri-ethoxy-phosphine-silver : Ag(CF3COCHCOCH3)P(OCH2CH3)3), 트리에틸포스핀실버(tri-ethyl-phosphine-silver: Ag(C3F7COCHCOC4H9)P(CH2CH3)3), 트리메틸포스핀실버(tri-methyl-phosphine-silver: Ag(CF3COCHCOCF3)PCCH3)3), 2,2,6,6-테트라메틸-3(2,2,6,6-tetra-methyl-3), 헵테인디오나토실버 (heptane-dionato-silver; AgC11H19O2, Ag(TMHD)), 또는 비닐트리에틸실레인실버(vinyl-tri-ethyl-silane-silver; Ag(CF3COCHCOCF3)(C8H18Si)) 중 어느 하나를 포함한다. 따라서 제2플라즈몬층(420)도 은(Ag)으로 된 금속층이 된다.In addition, the second plasmon layer 420 is formed on the active layer 500 in situ (step S40). Like the first plasmon layer 410, the second plasmon layer 420 is a deposition source for the plasmon layer as a MO source tri-ethoxy-phosphine-silver: Ag (CF 3 COCHCOCH 3 ) P (OCH 2 CH 3 ) 3 ), triethylphosphine-silver: Ag (C 3 F 7 COCHCOC 4 H 9 ) P (CH 2 CH 3 ) 3 ), trimethylphosphine silver ( tri-methyl-phosphine-silver: Ag (CF 3 COCHCOCF 3 ) PCCH 3 ) 3 ), 2,2,6,6-tetramethyl-3 (2,2,6,6-tetra-methyl-3), hepte Indonato-silver (heptane-dionato-silver; AgC 11 H 19 O 2 , Ag (TMHD)), or vinyl-tri-ethyl-silane-silver; Ag (CF 3 COCHCOCF 3 ) (C 8 H 18 Si)). Therefore, the second plasmon layer 420 also becomes a metal layer made of silver (Ag).

제1 및 제2플라즈몬층(410, 420)은 위에서 기재한 것들 이외에 예를 들면 트리메틸실버(TMAg)나 트리에틸실버(TMAg)등도 향후 개발이 된다면 Ag 전구체를 사용한 MO 소스로 이용이 가능하다.The first and second plasmon layers 410 and 420 may be used as MO sources using Ag precursors, for example, trimethyl silver (TMAg) or triethyl silver (TMAg) in addition to those described above.

상술한 제1 및 제2플라즈몬층(420)의 형성 시에 성장된 에피텍셜층의 표면이 에칭되는 것을 억제하기 위해 NH3를 같이 챔버 내부로 투입할 수 있다.In order to suppress the etching of the surface of the epitaxial layer grown during the formation of the first and second plasmon layers 420 described above, NH 3 may be introduced into the chamber together.

계속하여, 제2플라즈몬층(420) 상에 제2반도체층(600) 역시 인시츄로 MOCVD 장치에서 증착 형성한다(S50). 제2반도체층(600)은 예를 들어 p형반도체층으로서 p형클래드층(610)과 p형접촉층(620)을 포함하며, 이들은 p형의 AlxGayInzN(0≤x,y,z≤1)으로 이루어질 수 있다.Subsequently, the second semiconductor layer 600 is also deposited in situ on the second plasmon layer 420 in the MOCVD apparatus (S50). The second semiconductor layer 600 includes, for example, a p-type cladding layer 610 and a p-type contact layer 620 as a p-type semiconductor layer, which are p-type Al x Ga y In z N (0≤x , y, z ≦ 1).

본 발명의 일실시예로서 은(Ag)에 한정하고는 있지만, 금속 플라즈몬 효과를 구현할 수 있는 물질이면 이를 이용한 MO소스 즉, 알루미늄(Al), 금(Au)을 함유한 MO소스를 사용할 수 있고, 이에 한정하는 것은 아니다. 다만, 본 발명의 일실시예에서 사용한 Ag 전구체를 포함한 MO 소스의 경우는 Al을 이용한 MO소스가 자외선영역에서 플라즈몬 효과를 활성화하는 것에 비해 가시광선 범위에서도 플라즈몬 효과를 활성화 할 수 있어 그 효과는 더 크다고 볼 수 있다.As an embodiment of the present invention, although limited to silver (Ag), a material capable of realizing a metal plasmon effect may be an MO source using the same, that is, an MO source containing aluminum (Al) and gold (Au). It is not limited to this. However, in the case of the MO source including the Ag precursor used in the embodiment of the present invention, the MO source using Al can activate the plasmon effect in the visible range, as compared to the activating the plasmon effect in the ultraviolet region. It can be seen as large.

이후, 상술한 적층 구조를 패터닝 및 식각을 수행하여 셀어레이 형태로 형성한 후, 전극(700, 800)들을 각각 제1반도체층(300)과 제2반도체층(600)에 형성할 수 있다.Subsequently, the stacked structure may be patterned and etched to form a cell array, and then electrodes 700 and 800 may be formed on the first semiconductor layer 300 and the second semiconductor layer 600, respectively.

이상에서 설명한 실시예는 활성층(500) 상하면에 모두 제1 및 제2플라즈몬층(410, 420)이 형성되는 과정을 설명하였으나, 플라즈몬층은 활성층(500)의 상하면 중 어느 하나에만 형성되는 것도 포함한다.The embodiment described above has described a process in which the first and second plasmon layers 410 and 420 are formed on the upper and lower surfaces of the active layer 500, but the plasmon layer includes only one of the upper and lower surfaces of the active layer 500. do.

상술한 바와 같은 플라즈몬층 형성을 위한 MO소스를 이용하여 MOCVD 장치에서 다른 적층물과 인시츄로 다수의 플라즈몬층을 형성하게 되면 기존의 방법에 비해서 생산효율이 대폭으로 높아질 수 있다. 이러한 방법은 활성층(500) 형성 전후에 동일한 증착장치 내에 기판이 안착된 상태에서 증착 소스의 교체에 의해 구현될 수 있다. 따라서, 공정 중에 기판을 꺼내서 다른 장치로 옮기고 재차 기판을 예열시켜야 하는 등의 많은 과정들이 생략될 수 있다. 일반적으로 활성층이 3개에서 많게는 7개 이상까지도 성장되는 것을 감안하면 기존과 같이 ex-situ로 플라즈몬층을 형성하는 것은 매우 비효율적인 것을 알 수 있다. 더구나 ex-situ 공정의 경우에 활성층이 상부에 노출되거나 약간의 장벽층이 있는 상태로 MOCVD 장치에서 꺼내기 때문에 공기중에 활성층이 노출되어 막질에 악영향을 주게 된다. ex-situ 공정에서는 장치를 옮길 때마다 기판을 가열하게 되는데 이 또한 막질에 악영향을 주게 된다.When a plurality of plasmon layers are formed in situ with other laminates in the MOCVD apparatus using the MO source for forming the plasmon layer as described above, the production efficiency may be significantly increased as compared with the conventional method. This method may be implemented by replacing the deposition source with the substrate seated in the same deposition apparatus before and after forming the active layer 500. Therefore, many processes, such as taking the substrate out of the process, transferring it to another device, and preheating the substrate again, can be omitted. In general, considering that the active layer is grown from three to as many as seven or more, it can be seen that forming a plasmon layer ex-situ as in the past is very inefficient. Moreover, in the ex-situ process, the active layer is exposed to the upper part or taken out of the MOCVD apparatus with a slight barrier layer, so that the active layer is exposed to air, which adversely affects the film quality. In the ex-situ process, the substrate is heated each time the device is moved, which also adversely affects the film quality.

반면에 본 발명의 인시츄로 형성되는 플라즈몬층은 어느 위치에나 형성을 할 수 있게 된다. 예를 들어, 플라즈몬층을 GaN barrier에도 삽입할 수 있다. 나아가 N-GaN이나 p-GaN 사이에 위치시킬 수도 있으며, 이는 빛의 산란효과로 인해 광추출효율이 향상될 수 있다.On the other hand, the plasmon layer formed by the in situ of the present invention can be formed at any position. For example, the plasmon layer can also be inserted into the GaN barrier. Furthermore, it may be located between N-GaN or p-GaN, which may improve the light extraction efficiency due to the light scattering effect.

또한 특별한 제약없이 활성층(500)과 직접 접촉하여 형성하여도 상대적으로 양호한 계면을 가질 수 있게 된다.
In addition, even if formed in direct contact with the active layer 500 without particular restriction it can have a relatively good interface.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
While the present invention has been particularly shown and described with reference to preferred embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It will be appreciated by those skilled in the art that numerous changes and modifications may be made without departing from the invention. And all such modifications and changes as fall within the scope of the present invention are therefore to be regarded as being within the scope of the present invention.

100; 기판 200; 버퍼층
300; 제1반도체층 310 n형접촉층
320; n형클래드층 410; 제1플라즈몬층
420: 제2플라즈몬층 500: 활성층
600: 제2반도체층 610: p형클래드층
620: p형접촉층 700; n형전극
800: p형전극100; Substrate 200; Buffer layer
300; First semiconductor layer 310 n-type contact layer
320; n-type cladding layer 410; First Plasmon Layer
420: second plasmon layer 500: active layer
600: second semiconductor layer 610: p-type cladding layer
620: p-type contact layer 700; n-type electrode
800: p-type electrode

Claims (8)

플라즈몬층을 가지는 반도체소자 제조방법으로서:
(a) 기판 상에 하나 이상의 층을 포함하는 적층물을 형성하는 단계; 및
(b) 상기 적층물 상에 제1플라즈몬층을 형성하는 단계;를 포함하고,
상기 제1플라즈몬층은 상기 적층물의 최상층을 형성한 후 MOCVD 장치에서 인시츄(in-situ)로 증착 형성하는 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
As a method of manufacturing a semiconductor device having a plasmon layer:
(a) forming a stack comprising one or more layers on the substrate; And
(b) forming a first plasmon layer on the laminate;
Wherein the first plasmon layer is to be formed in-situ deposition in the MOCVD apparatus after forming the top layer of the laminate,
A semiconductor device manufacturing method having a plasmon layer.
청구항 1에 있어서,
상기 제1플라즈몬층 상에 활성층을 MOCVD 장치에서 인시츄(in-situ)로 증착 형성하는 단계를 더 포함하는 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
The method according to claim 1,
Further comprising depositing an active layer in-situ in a MOCVD apparatus on the first plasmon layer,
A semiconductor device manufacturing method having a plasmon layer.
청구항 2에 있어서,
상기 활성층을 형성한 후 상기 활성층 상에 상기 MOCVD 장치에서 인시츄로 제2플라즈몬층을 형성하는 것을 더 포함하는 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
The method according to claim 2,
After forming the active layer further comprises forming a second plasmon layer in situ in the MOCVD apparatus on the active layer,
A semiconductor device manufacturing method having a plasmon layer.
청구항 1에 있어서,
상기 적층물의 최상층은 활성층인 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
The method according to claim 1,
The top layer of the laminate is an active layer,
A semiconductor device manufacturing method having a plasmon layer.
청구항 1에 있어서,
상기 제1플라즈몬층의 증착 형성은, 플라즈몬 효과를 위한 금속 성분을 포함하는 MO소스를 이용하여 수행하는 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
The method according to claim 1,
Deposition formation of the first plasmon layer is to be performed using a MO source containing a metal component for the plasmon effect,
A semiconductor device manufacturing method having a plasmon layer.
청구항 5에 있어서,
상기 플라즈몬 효과를 위한 금속 성분을 포함하는 MO소스는 Ag를 포함하는 MO소스인 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
The method according to claim 5,
MO source containing a metal component for the plasmon effect is MO source containing Ag,
A semiconductor device manufacturing method having a plasmon layer.
청구항 5에 있어서, 상기 플라즈몬을 위한 금속 성분을 포함하는 MO소스는:
트리에톡시포스핀실버(tri-ethoxy-phosphine-silver), 트리에틸포스핀실버(tri-ethyl-phosphine-silver), 트리메틸포스핀실버(tri-methyl-phosphine-silver), 헵테인디오나토실버(heptane-dionato-silver), 및 비닐트리에틸실레인실버(vinyl-tri-ethyl-silane-silver) 중 어느 하나를 포함하는 것인,
플라즈몬층을 가지는 반도체소자 제조방법.
The method of claim 5, wherein the MO source comprising a metal component for the plasmon is:
Tri-ethoxy-phosphine-silver, tri-ethyl-phosphine-silver, tri-methyl-phosphine-silver, heptanedioato silver heptane-dionato-silver, and vinyl triethyl silane silver (vinyl-tri-ethyl-silane-silver),
A semiconductor device manufacturing method having a plasmon layer.
청구항 3에 있어서,
상기 기판 상에 형성되어 상기 적층물에 포함된 제1반도체층과,
상기 제2플라즈몬층 상에 형성된 제2반도체층을 포함하고,
상기 제1반도체층과 상기 제2반도체층은 MOCVD로 형성된 n형과 p형의 AlxGayInzN(0≤x,y,z≤1)인 것인,
플라즈몬층을 가지는 반도체소자 제조방법.The method of claim 3,
A first semiconductor layer formed on the substrate and included in the laminate;
A second semiconductor layer formed on the second plasmon layer,
Wherein the first semiconductor layer and the second semiconductor layer is n- and p-type Al x Ga y In z N (0≤x, y, z≤1) formed by MOCVD,
A semiconductor device manufacturing method having a plasmon layer.
KR1020120126848A 2012-11-09 2012-11-09 Method for manufacturing semiconductor device including plasmon layer KR101373101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120126848A KR101373101B1 (en) 2012-11-09 2012-11-09 Method for manufacturing semiconductor device including plasmon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120126848A KR101373101B1 (en) 2012-11-09 2012-11-09 Method for manufacturing semiconductor device including plasmon layer

Publications (1)

Publication Number Publication Date
KR101373101B1 true KR101373101B1 (en) 2014-03-13

Family

ID=50648383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120126848A KR101373101B1 (en) 2012-11-09 2012-11-09 Method for manufacturing semiconductor device including plasmon layer

Country Status (1)

Country Link
KR (1) KR101373101B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098426A (en) * 2003-07-31 2006-09-18 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Supercritical fluid-assisted deposition of materials on semiconductor substrates
KR20100085329A (en) * 2009-01-20 2010-07-29 삼성엘이디 주식회사 Semiconductor light emitting device
KR101038923B1 (en) 2010-02-02 2011-06-03 전북대학교산학협력단 Light emitting diode having improved light emission efficiency and method for fabricating the same
KR101058243B1 (en) 2010-08-24 2011-08-22 (주)세미머티리얼즈 Nitride-based semiconductor light emitting device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098426A (en) * 2003-07-31 2006-09-18 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Supercritical fluid-assisted deposition of materials on semiconductor substrates
KR20100085329A (en) * 2009-01-20 2010-07-29 삼성엘이디 주식회사 Semiconductor light emitting device
KR101038923B1 (en) 2010-02-02 2011-06-03 전북대학교산학협력단 Light emitting diode having improved light emission efficiency and method for fabricating the same
KR101058243B1 (en) 2010-08-24 2011-08-22 (주)세미머티리얼즈 Nitride-based semiconductor light emitting device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
US7981775B2 (en) Nitride semiconductor light-emitting device having high light efficiency and method of manfacturing the same
CN106653970B (en) A kind of epitaxial wafer and its growing method of light emitting diode
TWI648872B (en) Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
CN102479900A (en) Group iii nitride semiconductor light-emitting device
TWI455352B (en) Method of manufacturing a semiconductor light emitting device, semiconductor light emitting device, electronic equipment and machinery
TWI593135B (en) Semiconductor stuctures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
CN103904177B (en) LED epitaxial slice and its manufacture method
CN109360871B (en) Patterned substrate, light-emitting diode epitaxial wafer and preparation method thereof
KR101781438B1 (en) Fabrication method of semiconductor light emitting device
CN109786530B (en) GaN-based light emitting diode epitaxial wafer and preparation method thereof
US20130075755A1 (en) Light emitting device and manufacturing method thereof
US20190304781A1 (en) Nitride-based semiconductor device and method for preparing the same
CN114388669B (en) Light emitting diode, light emitting device and preparation method of light emitting diode
CN110034213B (en) High-performance GaN-based light-emitting diode structure and preparation method thereof
KR20130122727A (en) Method for manufacturing optical element
CN109994580A (en) Epitaxial wafer of light emitting diode and preparation method thereof
CN113990989B (en) Ultraviolet light-emitting diode epitaxial wafer and manufacturing method thereof
KR101373101B1 (en) Method for manufacturing semiconductor device including plasmon layer
CN109671815A (en) Epitaxial wafer of light emitting diode and preparation method thereof, light emitting diode
CN106206869B (en) A kind of growing method of GaN base light emitting epitaxial wafer
CN111066158B (en) Method for roughening surface of light-emitting device and light-emitting device
CN107910411B (en) Light emitting diode and preparation method thereof
CN101872719A (en) Epitaxial growth method for improving In component uniformity of InGaN quantum well
KR102120682B1 (en) SEMICONDUCTOR LIGHT EMITTING STRUCTURE HAVING ACTIVE REGION COMPRISING InGaN AND METHOD OF ITS FABRICATION

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7