KR101365309B1 - 다수의 전류 제한들의 검출을 위한 시스템 및 방법 - Google Patents

다수의 전류 제한들의 검출을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101365309B1
KR101365309B1 KR1020097009743A KR20097009743A KR101365309B1 KR 101365309 B1 KR101365309 B1 KR 101365309B1 KR 1020097009743 A KR1020097009743 A KR 1020097009743A KR 20097009743 A KR20097009743 A KR 20097009743A KR 101365309 B1 KR101365309 B1 KR 101365309B1
Authority
KR
South Korea
Prior art keywords
current limit
current
detector
resistive
currents
Prior art date
Application number
KR1020097009743A
Other languages
English (en)
Other versions
KR20090084863A (ko
Inventor
존 성 코 소
Original Assignee
어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 filed Critical 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
Publication of KR20090084863A publication Critical patent/KR20090084863A/ko
Application granted granted Critical
Publication of KR101365309B1 publication Critical patent/KR101365309B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006—Calibration or setting of parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

모바일 디바이스들과 같은 디바이스들은 단락 회로 및 출력 과부하 이벤트에 노출될 수 있다. 그러한 이벤트들에 대해 보호하기 위해, 모바일 디바이스들은 전형적으로 전류 제한 회로들을 포함한다. 일부의 전류 제한 회로들은 사용자 프로그램가능한 기능을 포함할 수 있다. 사용자 프로그램가능한 기능은 정확한 전류 제한 검출기들을 요구할 수 있다. 본 발명의 다양한 실시예들은 하나 이상의 프로그램된 전류 제한들을 검출하기 위한 디바이스들 및 방법들을 포함한다. 일부 실시예들은 사용자 어플리케이션이 전류 검출 회로의 병렬 또는 직렬 구성들 사이에서 선택하도록 한다. 각각의 그러한 구성은 상이한 저항 값들의 다수의 저항성 디바이스들을 포함할 수 있다.
모바일 디바이스, 전류 제한, 전류 검출, 저항성 디바이스, 단계적

Description

다수의 전류 제한들의 검출을 위한 시스템 및 방법{SYSTEM AND METHOD FOR DETECTION OF MULTIPLE CURRENT LIMITS}
본 발명은 일반적으로 모바일 디바이스에서의 전력 관리에 관한 것으로, 보다 구체적으로 부하 스위치와 같은 디바이스들의 어플리케이션을 갖는 전류 제한 검출기들에 관한 것이다.
전류 제한은 부하로 전달될 수 있는 전류에 상한을 부과하는 것이다. 전류 제한의 전형적인 목적은 예를 들어 단락 회로로 인한 해로운 영향들로부터 회로 업 또는 다운스트림을 보호하는 것이다. 전원 및 어댑터에서 사용되는 부하 스위치 어플리케이션들에서, 전류는 부하 스위치 설정 아래로 제한될 수 있다. 부하 스위치 어플리케이션들은 USB(universal serial bus) 커넥터의 전원선을 각종 주변회로 디바이스들로 구동하는 것을 포함한다. 부하 스위치 디바이스들의 예들은, 휴대용 전자 제품들 내의 배터리 수명을 연장시키고 외부 전원 포트를 보호하도록 설계된 집적 회로(IC)들로서 어드밴스드 아날로직 테크놀로지즈 인크(캘리포니아주 서니베일)가 제조한 전류 제한 부하 스위치 디바이스들을 포함한다. 그러한 부하 스위치 디바이스들은, 예를 들어 공급이 조절되지 않게 할 수 있는 부하 전류의 큰 변화에 대해 입력 공급을 보호하는 집적된 전류 제한 회로와 함께 동작한다.
전류 제한 디바이스들과 같이, 부하 스위치들은 부하 스위치 설정까지 전류를 인출(draw)할 수 있다. 전류가 부하 스위치 설정을 넘으면, 부하 스위치 내의 전류 제한 회로는 부하 스위치를 통해 흐르는 전류를 제한한다. 전형적으로, 저항기(IC 외부 또는 내부)는 부하 스위치 전류 제한들을 설정하는데 사용된다. 일반적으로, 부하 스위치의 동작 전압 범위 내에서, 설계자가 선택한 저항 값에 기초하여 단일 전류 제한이 설정된다. 넓은 동작 전압 범위(이에 따라 넓은 부하 전류 범위)에 단일 저항기를 이용하는 한 단점은 정확성의 손실이다. 이러한 손실은, 저항 값 및 허용치(tolerence)가 일반적으로 검출가능한 전류 증가(increments)의 입도(granularity) 레벨을 결정하기 때문에 발생할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 시스템 설계시, 사용자는 저항 값 RSET를 갖는 저항기를 선택한다. 사용자는 또한 저항 값과 연관되는 전류 제한을 정의함으로써, 두 파라미터 간의 일대일 대응을 확립한다. 전류 제한은 설계자에 의해 임의로 선택가능하다. 이러한 예에서, 설계자는 저항 값 100Ω에 대응하도록 전류 제한 100mA를 정의하고 1㏀에 대응하도록 전류 제한 1A를 정의한다.
단일 저항기는 부하 스위치 어플리케이션이 단일 전류 제한을 선택하게 한다. 예를 들어, 동일한 전류 제한은 어플리케이션이 송신, 수신 또는 대기 모드에 있는 것에 관계없이 적용될 수 있다. 전류 제한 검출 회로는 2 이상의 전류 제한을 검출하는 것을 설계 능력에 포함시키기 위해 중복될 필요가 있다. 예를 들어, 하나의 전류 제한은 대기 모드에 대해 존재할 수 있고, 다른(예를 들어, 더 높은) 전류 제한이 동작 모드(예를 들어, 송신 및/또는 수신 모드)에 대해 존재할 수 있다.
따라서, 다수의 전류 제한에 대한 검출기들이 필요하다. 하나의 바람직한 양상은 다수의 사용자-정의된 전류 제한들을 검출하는 것을 가능하게 하는 것일 수 있다. 또 다른 바람직한 양상은, 가능하다면, 전류 제한 검출 회로의 중복을 최소화하는 것일 수 있다.
< 요 약 >
본 발명은 상기 연구(observations)에 적어도 기초하며, 그 목적에 따라 발명의 각종 실시예들은 전류 제한을 검출하기 위한 디바이스 및 방법을 포함한다. 일반적으로, 전류 제한 검출용 디바이스의 각종 구현은 대응하는 단일 사용자-정의된 전류 제한과 연관된 단일 저항성 디바이스를 이용할 수 있다. 다수의 전류 제한을 검출하기 위한 디바이스들의 다른 구현들은, 하나 이상의 전류 제한을 검출하기 위해 직렬 또는 병렬 구성으로 다수의 저항성 디바이스들에 연결된 하나 이상의 전류 제한 검출기들을 사용할 수 있다. 그러한 전류 제한들은 하나씩(예를 들어, 직렬로), 실질적으로 동시에(예를 들어, 병렬로), 또는 임의의 그 조합으로 검출될 수도 있다. 제안된 새로운 구현들은 전류 제한을 검출할 때 일반적으로 유연하고 효과적인 다수의 개별 컴포넌트들 또는 집적 회로(IC)를 사용할 수 있다. 설명을 위해, 다수의 실시예들이 더 후술된다.
일 실시예에 따르면, 하나 이상의 전류 제한들을 검출하기 위한 디바이스는 검출기, 전류 제한 검출기에 연결된 다수의 저항성 디바이스들 및 다수의 저항성 디바이스들에 연결된 선택 스위치를 포함한다. 검출기는 사용자-정의된 전류 제한을 검출하도록 동작한다. 각 저항성 디바이스는 그것에 걸리는 전압 강하를 생성하는 전류들의 합을 전도(conduct)하도록 구성된다. 각 저항성 디바이스는 각각의 사용자-정의된 전류 제한과 연관된다. 선택 스위치는 선택 신호에 응답하여 다수의 저항성 디바이스들 중 하나를 선택하도록 동작한다. 검출기는 전류 제한 검출기가 검출하도록 동작하는 임의의 사용자-정의된 전류 제한을 제공하도록 구성된다. 그러한 제공은 전류들의 합을 단계적으로 감소시킴으로써 행해지고 다수의 저항성 디바이스들 중 선택된 디바이스를 통해 전도된 전류들의 합에 기초한다.
그러한 디바이스에서, 다수의 저항성 디바이스들 각각은 접지 단자를 포함할 수도 있다. 선택 스위치는 다수의 저항성 디바이스들 각각의 접지 단자에 연결될 수도 있다. 선택 스위치는 또한 선택 신호의 변화에 응답하여 다수의 저항성 디바이스들 중 상이한 디바이스를 선택하도록 동작할 수도 있다. 전류 제한 검출기는 복수의 전류 경로, 하이 기준 전압 단자, 및 하이-레벨 비교기를 포함할 수 있다. 검출기는 또한 전류 제한 검출기에 연결되어 동작하고 검출된 사용자-정의된 전류 제한을 저장하도록 동작하는 메모리를 포함할 수도 있다.
다른 실시예에 따르면, 하나 이상의 전류 제한들을 검출하기 위한 디바이스는, 검출기, 다수의 저항성 디바이스, 및 선택 스위치를 포함한다. 검출기는 다수의 전류 제한 검출기를 포함한다. 각 전류 제한 검출기는 각각의 사용자-정의된 전류 제한을 검출하도록 동작한다. 다수의 저항성 디바이스들 각각은 다수의 전류 제한 검출기들의 각각의 검출기에 연결된다. 다수의 저항성 디바이스들 각각은 각각의 사용자-정의된 전류 제한과 연관된 저항 값을 갖고, 각각은 그것에 걸리는 전압 강하를 생성하는 전류들 각각의 합을 전도하도록 구성된다. 검출기는 다수의 전류 제한 검출기들이 검출하도록 동작하는 임의의 사용자-정의된 전류 제한을 제공하도록 구성된다. 그러한 제공은 전류들 각각의 합을 단계적으로(step-wise) 감소시킴으로써 행해지고, 다수의 전류 제한 검출기들 중 선택된 검출기의 저항성 디바이스를 통하여 전도되는 전류들 각각의 합에 기초한다.
이러한 실시예에서, 각 전류 제한 검출기는 선택 신호에 응답하여 검출된 각각의 사용자-정의된 전류 제한을 전류 제한 제어기에 전달하도록 더 동작할 수 있다. 다수의 저항성 디바이스들 각각은 접지 단자를 포함하는 단자들을 포함할 수 있다. 다수의 저항성 디바이스들 각각은 그 접지 단자에서 접지에 연결될 수 있고 그 다른 단자에서 다수의 전류 제한 검출기들 각각의 검출기에 연결될 수도 있다. 전류 제한 검출기들 각각은 복수의 전류 경로, 하이 기준 전압 단자 및 하이-레벨 비교기를 포함할 수 있다.
다른 실시예에 따르면, 하나 이상의 전류 제한을 검출하기 위한 방법은 저항성 디바이스를 선택하는 단계 및 선택된 저항성 디바이스와 연관된 사용자-정의된 전류 제한을 검출하는 단계를 포함한다. 검출하는 단계는 전류 제한 검출기에서 행해진다. 저항성 디바이스를 선택하는 단계는 선택 스위치로부터 수신된 선택 신호에 기초한다. 선택된 저항성 디바이스는 다수의 저항성 디바이스들 중 하나이다. 다수의 저항성 디바이스들 각각은 각각의 사용자-정의된 전류 제한과 연관된 저항 값을 갖는다. 각 저항성 디바이스는 각각의 전류들의 합을 전도하도록 구성된다. 사용자-정의된 전류 제한은 그러한 전류들의 합을 단계적으로 감소시킴으로써 선택된 저항성 디바이스를 통해 전도되는 전류들의 합에 기초하여 검출된다.
그러한 방법은 또한 검출된 사용자-정의된 전류 제한을 전류 제한 제어기에 전달하는 단계를 포함할 수 있다. 또한 선택 신호의 변화에 응답하여 다수의 저항성 디바이스 중 상이한 디바이스를 선택하는 단계를 포함할 수 있다. 상기 방법은 전압 강하와 하이 임계 전압을 비교하는 단계 및 전류들의 합과 연관된 선택된 저항성 디바이스의 사용자-정의된 전류 제한과 전류들의 합 사이의 관계를 확립하는 단계를 더 포함할 수 있다. 또한, 상기 방법은 전류 제한 검출기에 연결되어 동작하는 메모리에, 검출된 사용자-정의된 전류 제한을 저장하는 단계를 포함할 수 있다.
또 다른 실시예에 따르면, 하나 이상의 전류 제한을 검출하기 위한 방법은 전류 제한 검출기를 선택하는 단계 및 각각의 사용자-정의된 전류 제한을 검출하는 단계를 포함한다. 전류 제한 검출기를 선택하는 단계는 선택 스위치로부터 수신된 선택 신호에 기초한다. 선택된 전류 제한 검출기는 검출기 내의 다수의 전류 제한 검출기들 중 임의의 것일 수 있다. 다수의 전류 제한 검출기들 각각은 각각의 사용자-정의된 전류 제한과 연관된 미리 결정된(predetermined) 저항 값의 저항성 디바이스를 포함한다. 다수의 전류 제한 검출기들 각각은 각각의 전류들의 합을 전도하도록 구성된다. 검출하는 단계는 선택된 전류 제한 검출기에서 행해진다. 각각의 사용자-정의된 전류 제한은 그러한 전류들의 합을 단계적으로 감소시킴으로써 각각의 저항성 디바이스를 통해 전도되는 전류들의 합에 기초하여 검출된다.
그러한 방법은 또한 검출된 사용자-정의된 전류 제한을 전류 제한 제어기에 전달하는 단계를 포함할 수 있다. 또한 선택 신호의 변화에 응답하여 다수의 전류 제한 검출기들 중 상이한 검출기를 선택하는 단계를 포함할 수 있다. 상기 방법은 전압 강하와 하이 임계 전압을 비교하는 단계, 전류들의 합과 선택된 전류 제한 검출기의 사용자-정의된 전류 제한 사이의 관계를 확립하는 단계, 및 전류들의 합과 연관된 선택된 전류 제한 검출기의 사용자-정의된 전류 제한을 검출하는 단계를 더 포함할 수 있다. 비교하는 단계는 선택된 전류 제한 검출기에서 행해질 수 있다. 확립하는 단계는 선택된 전류 제한 검출기에서, 상기 비교에 응답하여 하나 이상의 전류 스위치들을 단계적으로 동작시킴으로써 행해질 수 있다.
다른 실시예에 따르면, 하나 이상의 전류 제한들을 검출하기 위한 장치는 검출기, 다수의 저항성 디바이스들, 선택 스위치, 및 전류 제한 제어기를 포함한다. 검출기는 사용자-정의된 전류 제한을 검출하도록 동작한다. 다수의 저항성 디바이스들 각각은 각각의 사용자-정의된 전류 제한과 연관된 저항 값을 갖는다. 다수의 저항성 디바이스들 각각은 그것에 걸리는 전압 강하를 생성하는 전류들의 합을 전도하도록 동작한다. 선택 스위치는 선택 신호에 응답하여 다수의 저항성 디바이스들 중 하나를 선택하도록 구성된다. 전류 제한 제어기는 검출기에 연결되어 동작하고 검출된 사용자-정의된 전류 제한을 초과하지 않도록 출력 전류를 제한하도록 동작한다. 검출기는 그러한 전류들의 합을 단계적으로 감소시킴으로써 다수의 저항성 디바이스들 중 선택된 것을 통해 전도되는 전류들의 합에 기초하여 사용자-정의된 전류 제한을 검출하도록 구성된다.
그러한 장치는 또한 검출기에 연결되어 동작하는 메모리를 포함할 수 있다. 메모리는 검출된 사용자-정의된 전류 제한을 저장하도록 동작할 수 있다. 장치는 전류 제한 제어기와 협력하여 버스트 전력을 제공할 수 있는 에너지 저장소를 제공하도록 구성된 전하 저장 디바이스를 더 포함할 수 있다.
그러한 장치에서, 검출기는 복수의 전류 경로, 하이 기준 전압 단자, 및 하이-레벨 비교기를 포함할 수 있다. 그러한 장치에서, 검출기는 다수의 전류 제한 검출기를 포함할 수도 있다. 출력 전류를 제한하는 것은 전류 제한 제어기에서 제어 신호들의 시퀀스를 출력하는 것을 포함할 수 있다. 각 제어 신호는 출력 전류의 제한의 하나의 단계와 연관될 수 있다. 상기 장치는 전류 제한 검출기와 전류 제한 제어기에 연결되어 동작하는 전류 제한부를 더 포함할 수 있다. 전류 제한부는 전류 제한 제어기로부터 수신된 제어 신호들의 시퀀스에 응답하여 출력 전류를 조정하도록 동작할 수 있다.
이러한 실시예들에서, 각종 가능한 속성들이 존재할 수 있다. 디바이스는 집적 회로(IC) 내에 구현될 수 있고 또는 IC 내의 기능 블럭(functional block)으로서 구현될 수 있다. IC는 모바일 디바이스에서 사용하도록 구성될 수도 있다. 검출기는 검출된 사용자-정의된 전류 제한을 전류 제한 제어기에 전달하도록 동작할 수 있다. 복수의 전류 경로들 각각은 전류를 전도하도록 구성될 수도 있다. 전류 경로들의 적어도 하나는 전류 전도(current conduction)를 차단하도록 동작가능한 전류 스위치를 포함할 수도 있다. 집합적으로, 복수의 전류 경로를 통해 흐르는 전류들은 전류들의 합을 생성하도록 결합될 수 있다. 하이 기준 전압 단자는 하이 임계 전압을 공급하도록 동작할 수 있다. 하이-레벨 비교기는 입력 및 출력을 포함할 수 있다. 입력들 중 하나는 하이 임계 전압을 수신하도록 동작할 수 있고, 입력들 중 다른 하나는 다수의 저항성 디바이스들 중 선택된 디바이스에 연결되어 동작할 수 있다. 하이-레벨 비교기는 전압 강하과 하이 임계 전압 사이의 비교에 응답하는 신호를 출력에서 제공할 수 있다. 출력은 그러한 전류들의 합을 단계적으로 감소시킴으로써 전류들의 합과 연관된 사용자-정의된 전류 제한을 단계적으로 검출하기 위해 전류 스위치를 동작시키도록 구성될 수도 있다. 전류 제한 검출기에 연결된 다수의 저항성 디바이스들 각각의 단자는 복수의 전류 경로에 연결될 수 있다. 각 전류 경로는 그것에 특정한 양의 전류를 전도하도록 더 구성될 수 있다. 각 전류 경로에 전도되는 전류의 양은 그 각각의 전류 스위치의 스케일(scale)에 기초할 수 있다.
전압 강하와 하이 임계 전압 사이의 비교는 전압 강하가 하이 임계 전압을 넘는지 여부를 결정하는 단계를 포함할 수 있다. 저항 값은 사용자-정의된 전류 제한에 기초하여 미리 결정될 수 있다. 전압 강하는 복수의 전류 경로들을 통해 흐르는 복수의 전류의 곱일 수 있고, 선택된 저항성 디바이스를 통해 흐르는 전류들의 합으로 결합된다. 선택된 저항성 디바이스들의 저항 값은 전류들의 합과 선택된 저항성 디바이스와 연관된 사용자-정의된 전류 제한 사이의 관계를 확립하도록 설정될 수 있다. 각 전류 경로는 전류를 전도하도록 구성될 수 있고, 전류 경로들 중 적어도 하나는 그를 통한 전류 전도를 차단하도록 동작가능한 전류 스위치를 포함할 수 있다. 다수의 저항성 디바이스들 각각은 저항기를 포함할 수 있다.
본 발명의 상기 및 다른 실시예들, 특징들, 양상들 및 이점들은 본원의 상세한 설명, 첨부된 청구범위 및 이하에 기술된 첨부 도면으로부터 더 잘 이해될 것이다.
첨부된 도면은 본 명세서의 일부에 포함되고 그 일부를 구성하며, 본 발명의 각종 양상들을 예시하고, 그 설명과 함께, 그것의 원리를 설명하는 역할을 한다. 편리를 위해, 도면 전체에 걸쳐 동일한 참조 번호는 동일하거나 유사한 요소들을 지칭하도록 사용될 것이다.
도 1은 종래의 전류 제한 검출기에서 사용자-정의된 전류 제한에 저항 값을 일대일 연관시키는 것을 도시하는 도면.
도 2A는 본 발명의 일 실시예에 따른 부하 스위치 어플리케이션의 블록도.
도 2B는 본 발명의 일 실시예에 따른 다른 부하 스위치 어프리케이션의 블록도.
도 3은 본 발명의 일 실시예에 따른 다수의 전류 제한들의 직렬 검출을 위한 부하 스위치 어플리케이션의 블록도.
도 4는 본 발명의 일 실시예에 따른 다수의 전류 제한들의 병렬 검출을 위한 부하 스위치 어플리케이션의 블록도.
도 5는 본 발명의 일 실시예에 따른, 활성화되는 선택 신호에 응답하여 2개의 병렬 저항성 디바이스들 중 선택된 디바이스로부터 출력되는 전류의 예시적인 그래프.
도 6은 본 발명의 일 실시예에 따른, 세그먼트화(segmentation)를 통해 실현가능한 전류 검출의 입도를 예시하는 도면.
도 7은 본 발명의 일 실시예에 따른 전류 제한 검출기의 개략적인 도면.
도 8은 본 발명의 일 실시예에 따른, 도 7의 전류 제한 검출기에 포함되는 전류 스위치들이 연속적으로 활성화될 때 1㏁의 RSET에 대한 시간에 따른 전류 ISET의 예시적인 그래프.
도 9는 본 발명의 일 실시예에 따른 전류 제한 검출기의 회로 상세를 나타내는 도면.
도 10은 본 발명의 일 실시예에 따른 부하 스위치 디바이스의 회로 상세를 나타내는 도면.
모바일 디바이스들과 같은 디바이스들은 단락 회로 및 출력 과부하 이벤트에 노출될 수 있다. 이러한 디바이스들은 다수의 모드에서 동작할 수 있고 각 모드는 상이한 사용자-정의된 전류 제한으로부터 이익을 얻을 수 있다. 따라서 다수의 전류 제한들을 검출할 수 있는 회로를 갖는 이러한 디바이스들을 보호하고 그러한 검출에 응답하여 그들의 공급 전류를 제한하는 것이 유리할 수 있다.
따라서, 본 발명의 각종 실시예들은 다수의 전류 제한들을 검출하기 위한 디바이스들 및 방법들을 포함한다. 그러한 디바이스들 및 방법들은 다수의 전류 제 한들을 검출하기 위해, 다수의 저항성 디바이스들, 다수의 전류 제한 검출기들, 또는 양자의 조합을 포함하는 것이 바람직하다.
도 2A는 본 발명의 일 실시예에 따른, 부하 스위치 디바이스(206)를 갖는 어플리케이션(200)의 구현을 도시하는 블록도이다. 도시된 바와 같이, 어플리케이션(200)은 USB 포트(204)를 통해 부하 스위치 디바이스(206)에 연결되어 동작하는 전원 공급기(202)를 포함한다. 부하 스위치 디바이스(206)는 차례로 시스템 부하(212)에 연결되어 동작한다.
전원 공급기(202)는 전기 에너지를 USB 포트(204)에 공급하도록 구성된 디바이스 또는 시스템이다. 전원 공급기(202)의 예는 배터리, 직류(DC) 전원 공급기, 화학 전지 셀, 태양 에너지, 및 다른 유형의 에너지 저장 시스템을 포함한다.
부하 스위치 디바이스(206)는 검출기(208) 및 전류 제한 제어기(210)를 포함한다. 각종 실시예에서, 검출기(208)는 다수의 전류 제한들의 검출기일 수 있다. 다수의 전류 제한들의 검출기(208)는 저항성 디바이스를 이용하여 전류 제한을 검출하고 검출된 전류 제한을 전류 제한 제어기(210)에 제공(예를 들어, 결정, 전달)하도록 동작한다. 저항성 디바이스는 저항기 또는 전기 저항을 제공할 수 있는(즉, 전류를 차단할 수 있는) 임의의 디바이스일 수 있다. 다수의 전류 제한들의 검출기(208)는 하나 이상의 전류 제한 검출기들을 포함할 수 있고, 이는 차례로 전류에 대한 제한을 검출하도록 기능하고 연결되어 동작하는 하나 이상의 비교기, 저항기 및 전류 스위치(예를 들어 트랜지스터)를 포함할 수 있다. 다수의 전류 제한들의 검출기(208)는 도 3 내지 도 5를 참조하여 상세히 설명된다.
전류 제한 제어기(210)는 다수의 전류 제한들의 검출기(208)로부터 검출된 전류 제한을 수신하고, 부하 스위치 디바이스(206)를 통해 흐르는 전류를 제한하도록 동작한다. 전류 제한 제어기(210)는 그에 연결되어 동작하는 전류 제한 컨버터, 연산 증폭기, 저항기(예를 들어 전류 감지 저항기) 및 트랜지스터들을 포함할 수 있다.
시스템 부하(212)는 스위치 디바이스(206)의 출력에 연결된 임의의 디바이스일 수 있다. 시스템 부하들(212)의 예는 PCMCIA 카드, 컴팩트 플래시 카드 및 카메라 플래시 LED를 포함한다.
도 2B는 본 발명의 일 실시예에 따른, 다른 부하 스위치 어플리케이션(216)의 블록도이다. 어플리케이션(216)은 전원 공급기(202), 부하 스위치 디바이스(206), 시스템 부하(212) 및 전하 저장 디바이스(214)를 포함한다. 전원 공급기(202)는 부하 스위치 디바이스(206)에 연결되어 동작하고, 부하 스위치 디바이스(206)는 시스템 부하(212) 및 전하 저장 디바이스(214) 모두에 연결되어 동작한다. 어플리케이션(200)에서와 같이, 부하 스위치 디바이스(206)는 다수의 전류 제한들의 검출기(208) 및 전류 제한 제어기(210)를 포함할 수 있다.
전하 저장 디바이스(214)는 버스트 전력(burst power)을 공급하도록 구성된 에너지 저장소(reservoir)로서 동작한다. 전하 저장 디바이스(214)의 예들은 부스트 컨버터 및 수퍼캐패시터와 같은 에너지 저장 디바이스를 포함한다. 일반적으로, 부스트 컨버터는 종종 스위칭 모드 전원 공급기로 여겨지는 전압 셋업 컨버터이다. 부스트 컨버터와 달리 에너지 저장 디바이스는 전하 저장에 기초하고 전원 으로서 사용될 수 있다. 수퍼캐패시터는 반복적으로 충전 및 재충전되어 방전 동작들 사이의 급속 재방전시 순간적인 고 방전(high discharge) 전류를 제공하도록 설계된 일종의 고-에너지(high-energy) 저장 디바이스이다. 충전 저장 디바이스(214)는 또한 부스트 컨버터, 수퍼캐패시터 및 임의의 다른 유형의 에너지 저장 디바이스의 조합을 포함할 수 있다. 일부 실시예들에서, 충전 저장 디바이스(214)는 부하 스위치 디바이스(206) 외부에 배치될 수 있다. 예를 들어, 그것은 부하 스위치 디바이스(206)에 탈착 가능하게 연결될 수도 있다. 그러한 실시예들에서, 전하 저장 디바이스(214)는 부하 스위치 디바이스(206)와 협력하여 그것에 버스트 전력을 공급하도록 구성된다.
각 전류 제한 검출기는 다수의 저항성 디바이스들로 구현될 수 있다. 일 구현은 도 3에 도시되어 있고, 도 3은 본 발명의 일 실시예에 따른, 다수의 전류 제한들의 직렬 검출을 위한 부하 스위치 어플리케이션(300)의 블록도를 도시한다. 부하 스위치 어플리케이션(300)은 사용자 어플리케이션(304)과 연결되어 동작하는 검출기(208)를 포함한다. 본 실시예에서, 검출기는 전류 제한 검출기(302), 저항성 디바이스 RSET1-RSET4, 선택 스위치 SW 및 옵션 메모리(306)를 포함하는 다수의 전류 제한들의 검출기(208)를 포함할 수 있다.
사용자 어플리케이션(304)은 선택 SEL 신호를 생성하여 출력하도록 동작한다. 선택 스위치 SW는 SEL 신호를 수신하고 그에 응답하여 저항성 디바이스 RSET1-RSET4 중 하나를 선택하도록 동작한다. 전류 제한 검출기(302)는 저항성 디바이스들 각각과 연결되어 동작하고 선택된 저항성 디바이스를 통해 흐르는 전류, 즉 ISET1-ISET4 중 하나를 수신하도록 동작한다. 전류 제한 검출기(302)는 임의 유형의 전류 제한 검출기를 포함할 수 있다. 전류 제한 검출기(302)는 전류 제한을 검출하여 검출된 전류 제한을 전류 제한 제어기(예를 들어, 도 2A, 2B의 전류 제한 제어기(210))에 출력하도록 동작한다.
옵션으로서, 검출된 전류 제한은 전류 제한 제어기에 전달(예를 들어, 출력)되기 전에 메모리(306)에 저장될 수 있다. 사용자 어플리케이션(304)의 설치시, 셋업시, 또는 재부팅시, 각 저항성 디바이스와 연관된 전류 제한은 사용자 어플리케이션(304)이 그 동작을 계속하기 전에 검출되어 메모리(306)에 저장될 수 있다. 그러한 실시예들에서, 사용자 어플리케이션(304)이 동작 동안 상이한 저항성 디바이스를 선택하면, 새로 선택된 저항성 디바이스에 대한 전류 제한은 새로 검출될 필요가 없다. 오히려, 새로 선택된 저항성 디바이스와 연관된 전류 제한은 메모리(306)로부터 검색된다. 그렇게 하는 것은 그렇게 하지 않을 경우 전류 제한 검출기(302)가 전류 제한을 검출하는데 필요한 시간을 절약한다. 그러한 시간 절약은 전류 제한 및 이에 따라 저항상 디바이스들을 빈번히 전환(switching)하는 사용자 어플리케이션들(304)에 있어서 유리할 수 있다. 하나의 예시적인 휴대폰 실시예에서, 더 낮은 전류 제한은 대기 모드와 연관될 수 있고, 중간 전류 레벨은 수신 모드와 연관될 수 있고, 최고 전류 제한은 송신 모드와 연관될 수 있다. 시간 절약은 또한, 사용자가 지연을 통지할 수 있을 때, 예를 들어 사용자가 디스플레이로 하여금 사용자 입력에 응답하도록 대기할 때, 사용자 상호작용을 포함하는 사용자 어플리케이션(304)에 있어서 유리할 수 있다.
그러나, 일부 사용자 어플리케이션들(304)은 최소 기동(sart-up) 시간을 요구할 수 있고 메모리(306) 없이 구현될 수도 있다. 그러한 사용자 어플리케이션들(304)에서, 단지 기동시 선택된 저항성 디바이스와 연관된 전류 제한만이 검출된다. 다른 저항성 디바이스들과 연관된 전류 제한들은 사용자 어플리케이션(304)이 SEL 신호를 출력하여 특정의 상이한 저항성 디바이스를 선택할 때까지 그리고 선택하지 않으면 검출되지 않는다. 그러한 시간에, 일부 실시예에서는, 단지 새로 선택된 저항성 디바이스와 연관된 전류 제한만이 검출된다. 이후에 사용자 어플리케이션(304)이 이전에 사용된 저항성 디바이스로 다시 전환하면, 이전에 저장된 검출된 전류 제한을 검색할 것으로부터 메모리(306)가 포함되지 않기 때문에 연관된 전류 제한은 새롭게 검출될 필요가 있다. 따라서, 메모리(306)를 포함할지 여부 및, 포함되는 경우, 기동시 2 이상의 전류 제한을 검출할지 여부는 사용자-정의형이고, 임의의 접근법의 장단점은 포함되는 사용자 어플리케이션(304)의 유형에 의존할 수 있다. 가능한 접근법들은 초기 전류 검출 시퀀스에서 하나, 다수, 또는 모든 전류 제한들을 검출하는 것 및/또는 검출된 전류 제한들의 하나 이상을, 부하 스위치 디바이스에 포함되는 경우, 메모리(306)에 저장하는 것을 포함할 수 있다.
사용자 어플리케이션(304)은 전류 제한 검출 및 전류 제한 제어로부터 이득을 얻을 수 있는 임의의 사용자 어플리케이션일 수 있다. 사용자 어플리케이션들(304)의 예들은 카메라 플래시 LED, PCMCIA 카드, 컴팩트 플래시 카드 어플리케 이션들을 포함한다. SEL 신호는 사용자 어플리케이션(304)의 상태(예를 들어, 모드)에 기초할 수 있다. 예를 들어, 카메라 플래시 LED 어플리케이션에서, 대기 및 준비 모드들에 대해 상이한 전류 제한들을 이용하는 것이 유리할 수 있다. 사용자 어플리케이션(304)은 그 후 선택 스위치 SW에 출력되는 선택 신호를 변경함으로써 전류 제한을 변경할 수 있다.
도시된 실시예에서, 사용자 어플리케이션(304)은 RSET1을 선택함으로써 개회로(open circuit)를 선택하고 RSET4를 선택함으로써 단락 회로(short circuit)를 선택할 수 있다. 저항성 디바이스들 RSET2 및 RSET3은 상이한, 0이 아닌 저항 값들을 가진다. 다른 실시예들도 가능하다. 예를 들어, 일부 실시예들은 개회로 및/또는 단락 회로를 포함하지 않을 수 있다. 다른 실시예들은 도 3에 도시된 것보다 많거나 적은 저항성 디바이스들을 포함할 수 있다.
동작시, 전류 제한 검출기(302)는 몇개의 저항성 디바이스들이 전류 제한 검출기(302)에 연결되어 있는지에 상관없이, 단지 한번 전류 제한 검출을 행한다. 그 이유는, 단지 하나의 저항성 디바이스가 어느 한 시간에 선택될 수 있기 때문이다. 도 3은 따라서 저항성 디바이스를 갖는 전류 제한 검출기의 직렬 구성을 도시한다.
저항성 디바이스들은 다수의 전류 제한들이 실질적으로 동시에 검출될 수 있도록 선택적으로 연결될 수도 있다. 그러한 병렬 구성은 도 4에 도시되어 있고, 도 4는 본 발명의 일 실시예에 따른, 부하 스위치 어플리케이션(400)의 블록도이 다. 부하 스위치 어플리케이션(400)은 다수의 전류 제한들의 검출기(208)에 연결되어 동작하는 사용자 어플리케이션(304)을 포함한다. 본 실시예에서, 다수의 전류 제한들의 검출기(208)는 선택 스위치 SW, 및 저항성 디바이스들 RSET1-RSET4를 포함한다. 또한 각 저항성 디바이스 RSET1-RSET4에 대해 하나의 전류 제한 검출기(302a-d)를 포함한다. 전류 제한 검출기들(302a-d)은 임의 유형의 전류 제한 검출기일 수 있다. 일 실시예에서, 각 전류 제한 검출기(302a-d)는, (예를 들어, 도 7에 도시된 바와 같이) 전류 경로에 대응하여 ON 및 OFF되는 전류 스위치(예를 들어, 트랜지스터)를 갖는, 그 자신의 전류 경로들의 세트를 포함한다. 도 3을 참조하여 기재된 바와 같이, 저항성 디바이스들은 개회로, 단락 회로, 0이 아닌 저항 값들을 갖는 하나 이상의 저항성 디바이스, 또는 임의의 그 조합을 포함할 수 있다.
동작시, 사용자 어플리케이션(304)은 SEL 신호를 출력하여 전류 제한 검출기(302a-d) 중 하나를 선택한다. 예를 들어, 전류 제한 검출기(302b)의 선택시, 이러한 전류 제한 검출기는 전류 제한을 검출하여 전류 제한 제어기에 출력한다. 도 4에 도시된 병렬 구성에서는, 각 전류 제한 검출기(302a-d)는 다른 전류 제한 검출기(302a-d)에 의해 행해지는 전류 제한 검출과 관계없이 기동시 그것의 연관된 전류 제한을 검출할 수 있다. 따라서, 사용자 어플리케이션(304)이 동작 동안, 상이한 전류 제한 검출기, 예를 들어 전류 제한 검출기(302c)를 선택하면, 이러한 전류 제한 검출기는 연관된 전류 제한을 이미 검출했을 수도 있고 이러한 검출된 전 류 제한을 전류 제한 제어기에 실질적으로 바로 출력하도록 구성된다. 따라서, 언급된 바와 같이, 병렬 구성의 하나의 이점은, 병렬 구성이 아닐 경우에 전류 제한 검출기(302a-d) 중 하나가 그것의 전류 제한을 검출하는데 걸리는 시간을 절약하는 것이다. 그러나, 도 3의 직렬 구성의 하나의 이점은, 저항성 디바이스 RSET1-RSET4가 동일한 전류 제한 검출기 회로를 공유할 수 있다는 것이다. 도 4의 병렬 구성에 의하면, 그러한 전류 제한 검출기 회로는 전형적으로 중복될 필요가 있다.
도 5는 활성화되는 SEL 신호에 응답하여 2개의 병렬 저항성 디바이스 중 선택된 하나로부터 출력되는 전류의 예시적인 그래프이다. 도시된 예에서, 하나의 저항성 디바이스 RSET는 1㏁의 저항 값을 갖고 전류 ISET를 전도하도록 동작한다. 다른 저항성 디바이스 RSETL은 낮은 저항 값 200㏀을 갖고 전류 ISETL을 전도하도록 동작한다. 선택 스위치는 2개의 저항성 디바이스들 사이에서 선택할 수 있기 때문에 SEL 신호에 응답하여 2개의 상이한 전류들 사이에서 선택할 수 있다.
도 4 및 도 5 사이의 비교를 위해, RSET는 RSET2에 대응할 수 있고 RSETL은 도 4의 RSET3에 대응할 수 있다. 각 병렬 저항성 디바이스 RSET, RSETL은 그 자신의 전류 제한 검출기(예를 들어, 도 4의 전류 제한 검출기(302b-c)와 연관된다. 기동시, 2개의 전류 제한 검출기들 각각은 전류 제한 검출을 행한다. 도 5의 그래프(b)는 RSET에 대응하는 전류 검출기(302b)의 전류 제한 검출 시퀀스를 나타낸다. 전류 제한 검출 시퀀스는 전류 제한이 검출되기 전에 전류 ISET의 4 단계적 감소를 포함한 다. 병렬로, 즉 실질적으로 동시에, 전류 제한 검출기(302c)는, 전류 제한 검출기(302c)의 전류 제한이 검출될 때까지 전류 제한 검출기(302c)를 통해 흐르는 전류 ISETL을 단계적으로 감소시킴으로써 RSETL의 시퀀스를 행한다. 이것은 그래프(c)에 도시된다. 초기에, 그래프(a)에 대해, 사용자 어플리케이션(304)은 ISETL 전류를 선택하도록 동작하는 로우(low) SEL 신호를 출력한다. 이에 의해 전류 제한 검출기(302b)에 의해 검출되고 이와 연관된 전류 제한이 전류 제한 제어기로 전달된다. 대략 2 밀리초에서, 사용자 어플리케이션(304)은 SEL 신호를 하이(high)로 변경함으로써, ISET 경로가 선택되고, 전류 제한 검출기(302c)와 연관된 전류 제한이 전류 제한 제어기로 전달된다. 전류 제한 검출 시퀀스는 도 7 및 도 8을 참고하여 설명된다.
언급된 바와 같이, 전류 제한 검출기들(302)은 임의 유형의 전류 제한 검출기들일 수 있다. 도 1을 다시 참조하면, 종래의 전류 제한 검출기에서는, 동작 전압 범위가 0.1V 내지 1.0V일 수 있고, 저항 값과 그것의 대응하는 사용자-정의된 전류 제한 사이에 일대일 관계가 존재한다. 단일의 저항성 디바이스를 이용하는 특정 동작 전압 범위에서 전류 제한 검출기(예를 들어 전류 제한 검출기(302))의 정확성을 향상시키는 하나의 접근법은, 전체 동작 전압 범위를 확대시키는 것이다. 그러한 전류 제한 검출기의 일 실시예에서, 도 6에 도시된 바와 같이, 동작 전압 범위는 0.75V 내지 1.5V이다. 범위는 다수의 세그먼트로 분할된다. 각 세그먼트에서, 사용자-정의된 저항 값 RSET은 사용자-정의된 전류 제한과 연관된다. 각각 동일한 동작 전압 범위를 갖는 다수의 세그먼트가 존재하지만, 선택된 저항 값과 정의된 전류 제한 사이에는 일대일 관계가 유지된다.
제1 세그먼트에서, 시스템 설계자는 75mA와 150mA 사이의 전류 제한과 연관되도록 93.75㏀의 저항 값을 선택했다. 제2 세그먼트에서는, 150mA와 300mA 사이의 전류 제한과 연관되도록 187.5㏀의 저항 값이 선택되었다. 저항 값들 및 연관된 전류 제한들은 사용자-정의형이고 세그먼트들 사이에 중첩이 없는 한, 즉, RSET와 전류 제한 사이에 일대일 관계가 유지되는 한 임의의 방식에 따라 선택될 수 있다. 이는 세그먼트들 사이에 적절한 변환(transition)을 가능하게 한다. 도 6에서, 각 세그먼트에 대해, 전류 제한뿐 아니라 저항 값이 배가 된다. 다른 실시예들에서, 세그먼트들 사이에서와 같이, 저항 값, 전류 제한 또는 양자는 대수적으로 또는 지수적으로 관련될 수 있다. 예를 들어, 제1 및 제2 세그먼트들은 ln(93750) 및 ln(187500)Ω의 RSET를 각각 포함할 수 있다. 연관된 전류 제한들은 대수 패턴, 임의의 다른 패턴에 따라 또는 심지어 임의적으로(randomly) 선택될 수 있다. 동작 전압 범위를 확대시키는 것에 의해,또한 이에 따라 동작 전류 범위를 확대시키는 것에 의해, 정확성이 증가될 수 있다.
동작시, 일반적으로 파워업(power-up)시, 도 6에 따른 전류 제한 검출기 방식을 포함하는 부하 스위치 디바이스는 전류 제한을 검출할 것이다. 예를 들어, 저항 값이 1.5㏁이라고 가정한다. 기동시, 전류 제한 검출기를 통해 흐르는 전류 ISET는 전압, VSET=RSETxISET이 상부(upper) 동작 전압보다 크도록, 즉, 1.5V보다 더 크 도록 될 수 있다. 그렇다면, 전류 제한 검출기는 전류 ISET를 감소시킴으로써 응답할 수 있다. 전류 제한 검출기를 통해 흐르는 그러한 감소된 전류는 그럼에도 불구하고 저항성 디바이스에 1.5V보다 큰 전압 VSET를 생성할 수 있다 그렇다면, 전류 ISET는 더 감소될 수 있다. 생성된 전압이 1.5V보다 낮으면, 전류는 더 감소되지 않는데, 그 이유는 전류 제한 검출기가 동작 전압 범위 내에서 동작하기 때문이다. 그러한 시간에, 전류 ISET는 대응하는 전류 제한이 무엇인지, 즉 ISET와 전류 제한 사이에 관계에 기초하여 나타내며 ISET의 결정이 전류 제한을 확립한다. 전류 제한은, 예를 들어 부하 스위치 디바이스 내의 메모리로 저장될 수도 있다. 이와 같이 검출된 전류 제한은 그 후 전류 제한 검출기에 연결된 전류 제한 제어기에 전달될 수 있다. 전류 제한 제어기는 그 후 전류 제한 아래로 전류를 제한할 수 있고 그 레벨 또는 그 아래로 전류를 유지할 수 있다.
전류 제한은 전형적으로 부하 스위치 디바이스가 포함되어 있거나 아니면 그것이 연결되어 동작하는 시스템이나 디바이스의 셋업 또는 설치 후에 한번 검출된다. 그 후, 전류 제한은 전형적으로 예를 들어 파워업, 웨이크업(wake-up) 등과 같이 부하 스위치 어플리케이션이 재기동되는 경우에, 전력이 재순환될 때까지 새롭게 검출되지 않는다. 그 후, 전류 제한 검출기는 전형적으로 휴지상태, 즉 그것의 전류 검출 기능을 행하지 않는다.
표 1은 저항성 디바이스의 저항 값 RSET, 및 대응하는 사용자-정의된 전류 제 한 사이의 관계를 나타낸다. 표 1의 숫자들은 도 6에 도시된 것들과 일치한다. 저항 값을 크기(magnitude)의 4승(24=16)만큼 93.75㏀에서 1.5㏁까지 증가시킴으로써, 전류 제한은 마찬가지로 4의 크기만큼 75mA에서 1.2A까지 증가된다.
Figure 112009028467594-pct00001
표 1. 저항 값과 대응하는 사용자-정의된 전류 제한 사이의 관계
부하 스위치 디바이스를 통해 흐르는 총 검출 전류 ISET는 하나 이상의 단계에서 변할 수 있다. 표 1에 도시된 실시예는 흐르는 총 전류를 단계적으로 감소시키는 것에 의해 전류 제한을 단계적으로 검출하는 것을 고려한다. 그러한 단계적 검출은 부하 스위치 디바이스에 다수의 전류 경로들을 포함하는 것에 의해 얻어질 수 있는데, 여기서 ISET는 전류 경로들 각각에 흐르는 전류들의 합을 포함한다. 또한, 각 전류 경로는 해당 경로 상의 전류가 각각의 트랜지스터가 ON 또는 OFF될 때 흐르는 것을 시작하거나 정지하게 할 수 있는 전류 스위치(예를 들어, 트랜지스터 T1, T2, T3, T4)를 포함할 수 있다. 표 1에 도시된 실시예는 4개의 전류 경로를 포함한다. 트랜지스터(T1, T2, T3 및 T4)를 ON시키기 위한 신호들은 S1, S2, S3 및 S4로 각각 표시된다. 부하 스위치 디바이스의 상태는 트랜지스터를 제어하는 신호들, 즉 세트{S1, S2, S3, S4}의 상태이다. 인에이블 신호(EN)는 개별적인 신호들이 활성화되는 상태를 정의한다. 트랜지스터 T1이 신호 S1에 의해 제어되는 전류 경로에 흐르는 전류 I1는 1㎂이다. 트랜지스터 T2, T3 및 T4를 각각 갖는 전류 경로들에 흐르는 전류 I2, I3, 및 I4는 각각 1㎂, 2㎂, 및 4㎂이다.
예를 들어, 제1 인에이블 신호(EN1)는 S1+S2+S3+S4로 정의될 수 있다. ON으로 되면, 트랜지스터들 T1-T4은 연관 전류 I1-I4가 흐르게 하고, OFF로 되면, 트랜지스터 T1-T4는 전류가 연관 전류 경로에 흐르는 것을 차단한다. 따라서, EN1은 모든 4개의 트랜지스터를 ON시킬 수 있다. 이 경우, 8㎂의 총 전류는 신호 S1-S4에 의해 ON으로 된 경우에 트랜지스터 T1-T4를 통해 흐르는 전류 I1, I2, I3 및 I4의 합으로 구성된다. 언급된 바와 같이, 전류 제한들은 사용자-정의형이다. 설계자가 저항 값 RSET를 93.75㏀으로 선택하면, 전류 제한은 표 1에 따라 75mA에서 설정된다. 설계자가 저항 값을 187.5㏀으로 선택하면, 전류 제한은 150mA에서 설정된다. 설계자는 예를 들어 전류 제한 검출기가 포함될 부하 스위치 디바이스에 대한 하나 이상의 어플리케이션에 기초하여 전류 제한을 설정할 수 있다.
단계적 전류 제한 검출은, 제1 단계에서, S1-S4 모두를 활성화하여 총 검출 전류 ISET를 초기에 8㎂가 되게 함으로써 얻어질 수 있다. 그 후, 제2 단계에서, S4가 비활성화되어 총 전류를 4㎂(즉, I1+I2+I3=1㎂+1㎂+2㎂)로 제한시킬 수 있다. 제3 단계에서, S3도 비활성화되어 총 전류를 I1+I2, 즉 2㎂로 제한시킬 수 있다. 또한 단계적 감소는 S2에 이어서 S1을 비활성화시켜 전류를 I1(즉, 1㎂)로 감소시킨 후 0㎂ 또는 실질적으로 0㎂까지 감소시킴으로써(예를 들어, 바이어스 전류만 있거나 또는 바이어스 전류 없이) 얻어질 수 있다. 다른 단계적 감소도 가능하다. 단계적 감소의 각종 다른 시퀀스들, 및 이에 따른 전류 제한의 단계적 검출도 가능하다. 그러한 단계적 검출은 단계 입도 또는 전류 증가의 각종 레벨들을 더 포함할 수 있다.
다른 인에이블 신호(EN8)가 S1으로 정의될 수 있다. EN8을 이용하여, 단지 하나의 전류 경로, 즉 I1이 ON 및 OFF될 수 있다. 따라서, 단계적 전류 제한 검출은 2단계로 제한될 수 있다. 또 다른 인에이블 신호들은 S1+S2+S3으로 정의된 EN2, 및 S1+S2로 정의된 EN4를 포함할 수 있다. 전류를 단계적으로 감소시킬 가능성의 수는 인에이블 신호에 포함된 신호들의 수(Sj,j=1, 2, 3, 4)가 감소함에 따라 감소한다. 그러나, S1만을 포함하는 EN8을 이용하더라도, 전류는 S1을 먼저 활성화시켜 전류를 1㎂로 제한한 후 S1을 비활성화시켜 전류를 0㎂로 제한(후술하는 바와 같이 바이어스 전류 없음)함으로써 단계적으로 제한될 수 있다.
전형적으로, 실시예는 단일 저항 값의 단일 저항성 디바이스를 포함한다. 따라서, 전형적으로 표 1의 행(row)들 중 하나의 파라미터들만이 임의의 일 실시예에 적용가능하다. 다른 실시예들도 가능하다. 예를 들어, 실시예는 병렬로 동작하는 2 이상의 저항성 디바이스들을 포함할 수도 있다. 그러한 실시예는 사용자 어플리케이션이 예를 들어 사용자 어플리케이션으로부터 출력되는 선택 신호를 통해 저항성 디바이스들 사이에서 선택하게 할 수 있다.
도 7은 본 발명의 일 실시예에 따른 전류 제한 검출기(700)의 개략도이다. 전류 제한 검출기(700)는 하이-레벨 비교기 COMP1, 로우-레벨 비교기 COMP2, 저항성 디바이스 RSET, 3개의 저항기 R1, R2, R3, 하이 기준 전압 단자 H, 로우 기준 전압 단자 L, 공급 단자 S, 접속점 A로 유도하는 단자 A, 4개의 전류 스위치(즉, 트랜지스터) T1-T4, 및 전류 I1-I4를 전도시키도록 구성된 4개의 전류 경로를 각각 포함한다. 공급 단자 S는 2.0V를 제공한다. 저항기 R1-R3의 값들은, 공급 단자 S에서의 전압에 대하여, 2개의 기준 전압 단자 H 및 L에서의 원하는(desired) 임계 전압들에 기초하여 설정된다. 저항기들의 값들을 설정하는 방법은 고정된 R값을 미리 선택하는 단계, 가변 저항기를 미리 선택하는 단계 등을 포함하는 다수의 적절한 방법들 중 어느 하나일 수 있다.
도시된 실시예에서, 하이 및 로우 임계 전압은 각각 1.5V 및 0.12V일 수 있다. 하이 기준 전압 단자 H는 (1.5V에서) 하이-레벨 비교기 COMP1의 하나의 입력에 연결되어 동작한다. 로우 기준 전압 단자 L은 0.12V에서 로우-레벨 비교기 COMP2의 하나의 입력에 연결되어 동작한다. COMP1 및 COMP2의 각각의 다른 입력은 단자 A를 통해 접속점 A(또는 간단히 점 A)에 연결되어 동작한다. 비교기들의 출력들은 점 A에서의 전압이 전압 범위 0.12V-1.5V 내에서 작동하는지 또는 이 범위 외부에서 작동하는지를 나타낸다. 점 A는 모든 전류 경로들이 만나고 모든 전류 경로로부터의 전류 I1-I4가 결합하여 합 ISET(ISET=I1+I2+I3+I4)을 형성하는 전류 제한 검출기 회로의 접합부(junction)를 나타낸다. 저항성 디바이스 RSET는 단자 A(또는 점 A)와 접지 사이에 접속된다. 단자 A에서의 전압은 저항성 디바이스에 걸리는 전압 강하, 즉 ISET x RSET이다.
하이-레벨 비교기 COMP1는 점 A에서의 전압 VSET와 하이 임계 전압 1.5V를 비교하여, VSET가 1.5V를 초과하는지에 응답하는 신호를 출력하도록 동작한다. 로우-레벨 비교기 COMP2는 VSET를 로우 임계 전압 0.12V와 비교하여, VSET가 0.12V 아래인지에 응답하는 신호를 출력한다. COMP1 및 COMP2 중 하나 또는 둘 다로부터의 출력 신호들은 S1-S4 중 어느 것이 활성화되는지를 결정하기 위해 사용된다. 표 1을 참조하여 설명된 바와 같이, S1-S4는 어떤 트랜지스터 T1-T4를 ON시키고 이에 따라 전류 I1-I4 중 어느 것이 각각의 전류 경로들을 통해 흐를 수 있는지를 결정한다. 비교기들은, 예를 들어 포지티브 피드백 연산 증폭기들일 수 있다.
도 7은 COMP1 및 COMP2 중 하나 또는 둘 다로부터의 출력들을 입력들로서 수용하고 S1-S4를 발생하도록 구성된 로직의 상세를 도시하지 않는다. 그러나, 그러한 로직의 다양한 구현들이 가능하고 그러한 구현들의 특징은 변할 수 있다. 그러한 변경은 예를 들어 인에이블 신호들이 정의되는 방식에 의존할 수 있다. 일부 실시예들에서, 인에이블 신호들은 트랜지스터들을 ON보다는 OFF시키는 신호들을 참조하여 정의될 수 있다. 예를 들어, S1-S4는 트랜지스터들을 ON시키는 신호들을 나타낼 수 있고, S1B-S4B는 트랜지스터들 T1-T4를 각각 OFF시키는 신호들을 나타낼 수 있다.
본 실시예에서, S1은 트랜지스터 T1에 연결되어 트랜지스터를 ON시키도록 동작하여 1㎂의 전류 I1이 흐르게 한다. 마찬가지로, S2, S3 및 S4는 각각 트랜지스터들 T2, T3 및 T4에 연결되어 각각 T2, T3 및 T4를 ON시키도록 동작하여 1㎂, 2㎂, 4㎂의 대응하는 전류 I2, I3 및 I4가 흐르게 한다. T1-T4는 트랜지스터들 또는 임의의 다른 유형의 전류 스위치를 포함할 수 있다. 트랜지스터들의 예들은 JFET(junction FET)들 및 MOSFET(metal oxide semiconductor FET)들과 같은 FET(field effect transistor)들, BJT(bipolar junction transistor)들 및 그들의 임의의 조합을 포함한다.
동작 시, 전류 제한 검출은 모든 4개의 전류 경로를 ON시키는 것(turning ON)으로부터 시작하고, 그리하여 전류 ISET는 8㎂이다. 예를 들어, 만약 RSET가 1.5㏁이면, 단자 A에서의 전압 VSET는 임계 전압 1.5V 보다 높은 12V(1.5㏁×8㎂=12V)이다. VSET>1.5V라는 조건이 만족되기 때문에, COMP1의 출력은 TRUE가 될 것이다. VSET<0.12V라는 조건이 만족되지 않기 때문에, COMP2의 출력은 또한 FALSE가 될 것이다. 인에이블(enable) 신호 및 S1-S4가 정의되는 방식에 따라, COMP1의 출력은 T1-T4 중 하나 이상이 ON되거나 OFF되게 할 것이다.
만약 표 1이 적용된다면, EN1은 S1+S2+S3+S4로 정의되고, EN2는 S1+S2+S3으로 정의된다. 이것은 전류 제한 검출기가 T4를 OFF하여 전류 ISET를 4㎂(I1+I2+I3=1㎂+1㎂+2㎂=4㎂)로 감소시키기 위해, S4를 비활성화(deactivating)함으로써 응답한다는 것을 의미한다. ISET에 있어서의 감소 후에, 단자 A에서의 전압 VSET는 여전히 임계 전압 1.5V보다 높은 6V(1.5㏁×4㎂=6V)이다. COMP1의 출력은 여전히 TRUE이고, 전류 제한 검출기는 EN4=S1+S2를 인에이블링함으로써, 즉 S3을 비활성화하여 T3을 끄고 ISET를 2㎂(I1+I2=1㎂+1㎂=2㎂)로 감소시킴으로써 응답한다. 이러한 감소 후에, VSET는 3V(1.5㏁×2㎂=3V)이다. 전류 제한 검출기는 다시, EN8=S1을 인에이블하기 위해 T2를 OFF하여 전류를 감소시켜 응답한다. 결과적인 전류 ISET는 1㎂(I1 단독)여서, VSET를 1.5V가 되게 한다.
이점에서, VSET는 동작 범위 내에 속하고, COMP1의 상태는 FALSE이다. 마찬가지로, COMP2의 상태도 FALSE인데, VSET(1.5V)가 0.12V보다 작지 않기 때문이다. 표 1에 따르면, 검출된 전류 제한은 1.2A이다. 전류 제한 검출기는 1.2A라는 전류 제한을 전류 제한 제어기에 전달한다.
ISET가 초기에 8㎂라고 가정할 때, RSET이 200㏀로 대신한다면, 저항성 디바이스(resistive device)에 걸리는 전압 강하 VSET는 1.6V이다. 이러한 전압 강하는 하이(high) 임계값을 초과, 즉 VSET(1.6V)>1.5V이기 때문에, COMP1 출력은 TRUE로 전환되고, 전류는 4㎂로 제한된다. 이러한 로우(low) 전류의 경우, RSET에 걸리는 전압 강하는 0.8V로 감소한다(점 A에서 200㏀×4㎂=0.8V). 응답 시, 조건 VSET>1.5V가 다시 FALSE가 되기 때문에, COMP1 출력은 FALSE로 변경될(즉, 그것의 이전 출력으로 돌아갈) 수 있다. 발진(oscillation)들을 회피 또는 완화하기 위해서, 하나의 비교기 또는 둘 개의 비교기가 히스테리시스를 사용할 수 있다. 히스테리시스는 잡음 또는 다른 형태들의 간섭으로 인한 발진들을 회피 또는 완화하기 위해 사용될 수도 있다.
FALSE에 대응하는 비교기(예를 들면, COMP1, COMP2)의 출력은 각각 +/- 또는 -/+로 설정되는 비교기에 대한 입력들에 따라 HIGH 또는 LOW가 될 수 있다. 예를 들면, +/-는 N 채널 트랜지스터(예를 들어, PNP 형의 BJT)와 상관되고, -/+는 P 채널 트랜지스터(예를 들어, NPN형의 BJT)와 상관될 수 있다. 비교기 출력과 그 입력들 사이의 다른 관계들도 가능하다.
일부 실시예들에서, 하나 이상의 전류 경로들이 전류 스위치를 포함하지 않을 수 있다. 예를 들어, S1 및 T1이 생략되고 전류 I1이 항상 흐를 수 있다. 그러나, 단계적인(step-wise) 전류 제한 검출을 얻기 위해 전류 스위치에 연결되어 동작하는 적어도 하나의 전류 경로가 필요하다. 일부 실시예들은 도 7에서 예시된 것보다 더 많은 또는 더 적은 Sj 신호들을 가지고 그리고/또는 더 많은 또는 더 적은 전류 스위치들 및 전류 경로들을 가지고 구현될 수 있다.
일부 실시예는 하이-레벨의 비교기, 즉 COMP1만을 포함할 수 있다. 그러한 실시예에서, 로우-레벨의 비교기 COMP2, 저항 R2 및 로우 기준 전압(reference voltage) 단자 L이 생략될 수 있다. 그러한 구성들에서, RSET이 접지에 대하여 사실상 0Ω와 같을 동안, 단락 회로(short circuit) 이벤트의 이벤트에서 전류의 제한이 없다. COMP2에 대한 로우 임계 전압의 선택은 잡음 면역성(noise immunity)을 포함하는 기준들(criteria)에 기초할 수 있다. 도 7에 도시된 실시예에서, 로우-레벨 비교기 COMP2에 대하여 선택된 로우 임계 전압은 0.12V이다. 대안적인 실시예들에서, 80㎷와 같은 다른 0이 아닌 값이 선택될 수 있다. 소정 레벨의 전자 잡음은 열 잡음(thermal noise)의 결과로서 모든 회로들 및 디바이스들에 존재한다. 전류 또는 전압에 있어서의 임의적인 변동(random variation)들은 전류를 전달하는 전자들의 임의적인 움직임에 의해 초래될 수 있는데 이는 전자들이 열 에너지에 의해 흔들리기(jolted around) 때문이다. 소정량의 열 잡음이 입력 회로들에서 일어날 수 있기 때문에 이러한 현상은 회로가 응답할 수 있는 최소 신호 레벨을 제한할 수 있다. 잡음 면역성 기준들은 그러한 현상을 참작할 수 있다.
일부 실시예들에서, 저항값이 실질적으로 0, 즉 RSET이 본질적으로 단락 회로(short circuit)일 수 있다. 그러한 실시예들에서, 단락 회로는 사실상 무한한 전류에 대응하기 때문에 전류 제한이 없다. 다른 실시예들은 저항성 디바이스 없이 설계될 수 있다. 그러한 실시예들에서, 개회로(open circuit)가 RSET 대신 존재한다. 전류 제한 검출기는, 개회로의 검출 시, 고정된 전류 제한이 적용된다고 결정한다. 고정된 전류 제한은 최고 또는 최저 전류 제한 또는 전류 제한 검출기의 설계 단계(design phase) 동안 결정된 임의의 다른 고정된 전류 제한일 수 있다. 개회로에서 RSET이 사실상 무한하기 때문에, 동작 시, 전류 제한 검출기는 COMP1의 상태가 언제나 TRUE인 것으로서 개회로를 검출할 수 있다. 그 후 전류 제한 검출기는 예를 들면, 부하 스위치 어플리케이션(load switch application)에 대해 보이지 않는(missing) 저항을 식별(identify)할 수 있다. 부하 스위치 어플리케이션은 그 결과 전류 제한을 설정할 수 있다. 다른 실시예들에서, 전류 검출기는 개회로를 식별하고 그것과 연관된 저장된 전류 제한을 전류 제한 제어기에 전달할 수 있다.
도 7에서 0.12V로 예시된 로우 임계 전압은 잡음 면역성 용도로 사용될 수 있다. 그리하여, 만약 COMP2에 대한 상태가 TRUE로서 검출되면, 전압 VSET은 0.12V보다 낮고 전류 제한 검출기는 전류 제한이 없다는 것을 전류 제한 제어기에 전달할 수 있다.
도 7은 단일 전류 제한 검출기(302) 및 단일 저항성 디바이스의 하나의 구현을 도시한다. 도 3 및 도 4를 참조하여 기술된 바와 같이, 다양한 실시예들이 상이한 저항값을 갖는 하나 이상의 저항성 디바이스, 하나 이상의 전류 저항 검출기(302), 또는 그들의 조합을 이용하여 구현될 수 있다.
도 8은 본 발명의 일 실시예에 따른, 도 7의 전류 제한 검출기에 포함된 전류 스위치들이 연속적으로 활성화됨에 따라 1㏁의 RSET을 갖는 전류 ISET의 시간에 따른 예시적인 그래프이다. 그래프 (a)는 8㎂의 초기값으로부터 ISET이 단계적으로 감소하는 방식을 예시한다. 개별적인 전류 스위치들이 한번에 하나씩 OFF됨에 따라, 그들은 전류 경로 상에서 전류가 흐르지 않게 한다. 도 7을 참조하여 기술된 바와 같이, S4B는 S4와 반대 극성이고, 그래프 (c)에서 S4B는 활성화된다. S4B가 활성화되면, T4는 OFF되어, I4가 흐르지 않게 한다. 전류 I1, I2 및 I3이 계속하여 흘러, 전체 전류 ISET는 4㎂(1㎂+1㎂+2㎂)로 제한된다. 그래프 (a)는 ISET이 4㎂로 떨어진 것을 도시한다.
그래프 (d)에 따르면, 그 후 S3B가 활성화되어, T3이 OFF되어 I3이 흐르지 않게 한다. 그래프 (a)는 그에 응답하여 ISET이 2㎂(I1+I2=1㎂+1㎂)로 떨어지는 것을 도시한다. 그래프 (e)는 그 후 S2B가 활성화되어, I2가 흐르지 않게 하고 (그래프 (a)의) ISET이 1㎂(즉, I1)로 떨어지는 것을 도시한다.
도 8에 도시된 실시예의 동작이 전류 I1을 ON시키고 OFF시키는 전류 스위치를 생략한다는 것을 주의한다. 그리하여, S1B 신호는 없고, 전류 OFF(COFF) 로직이 활성화(예를 들면, 인가, 삽입)될 때까지 ISET 전류(I1, 즉 1㎂)는 계속 ON이다. COFF의 실시예는 도 9의 하부에 도시된다. 일부 실시예들은 검출 시퀀스의 끝이 도달되었고(즉, 검출 시퀀스가 완료되었고) 전류 제한 검출기가 휴지상태(dormant)라는 것을 나타내도록 동작하는 COFF 로직을 포함할 수 있다. 도시된 실시예에서, 검출 시퀀스의 끝은 S2B-S4B가 모두 활성일 때, 즉 ISET가 1㎂일 때 도달된다. 그리하여, 그래프 (b) (도 8)는 전류 범위의 로우측(low end) 1㎂가 검출되어 COFF 로직을 활성(예를 들면, HIGH) 되게 하는 것을 예시한다. COFF 로직은 전류 제한 검출기가 휴지상태일 때, 전류 제한 검출기의 모든 바이어스 전류들을 실질적으로 끄도록 동작한다. 도시된 실시예에서, COFF 로직은 I1 전류 경로에 연결되고 1㎂의 I1도 끄도록 동작한다. 응답 시, 그래프 (a)의 ISET는 실질적으로 0과 동등한 전류로 감소된다. 다른 실시예들에서, 모든 전류 경로들은 전류 흐름을 끄도록 동작하는 전류 스위치들을 포함할 수 있다. 그러한 실시예들에서, COFF 로직은 실질적으로 모든 바이어스 전류를 끄지만 트랜지스터를 포함하지 않는 임의의 전류 경로들을 끄지 않도록 동작할 수 있다. 그러한 실시예(도시 안됨)에서, COFF 로직을 활성화할 때, 결과적인 총 전류는 마찬가지로 실질적으로 0이 될 것이다.
도 8은 (예를 들면, COFF 로직을 통하여 단순히 모든 전류들을 끄는 단일 단계와는 다른) 단계들로 전류 제한을 검출하기 위해, 그러한 트랜지스터가 ON시키거나 OFF시키는 것을 제어하는 대응하는 신호 SjB(또는 Sj) 및 부하 스위치 디바이스가 트랜지스터를 갖는 적어도 하나의 전류 경로를 포함할 필요가 있다는 것을 또한 예시한다.
전류 제한 검출기(예를 들면, 도 7의 전류 제한 검출기(700))는 다수의 방법들로 구현될 수 있다. 하나의 구현이 본 발명의 일 실시예에 따른 전류 제한 검출 회로를 예시하는 도 9에 도시된다. 도시된 바와 같이, 하이-레벨 비교기 COMP1은 내부 지연 소자(internal delay element)들(FF1-FF3으로 표시됨)에 접속되어 동작한다. 지연 소자들은 연속하여 서로 연결되어 동작하고 직렬로 일련의 상태들을 유지하도록 동작한다. 특정한 지연 소자(예를 들면, FF1)의 출력은 그것을 연속하여 따르는 지연 소자(예를 들면, FF2)의 상태를 변경하도록 구성된다. 각각의 상태는 하나 이상의 트랜지스터 중 어느 것이 ON될 것인지, OFF될 것인지를 정의한다. 지연 소자들은 플립플롭 레지스터(FF)들일 수 있다. FF들의 예들은 D FF들 및 JK FF들을 포함한다.
전류 제한 검출기에 내부 지연 소자들을 포함하는 것은 포함된 FF의 수에 기초한 길이의 시퀀스를 비교기(예를 들면, COMP1, COMP2, 또는 둘 다)가 기억하도록 한다. 도시된 실시예에서, 전류 제한 검출기는 COMP1에 연결되어 동작하는 3개의 FF(즉, FF1, FF2, 및 FF3)를 포함하고, 그리하여 전류 제한 검출기가 (COMP1의 동작에 대하여) 길이 3의 시퀀스를 기억하도록 구성된다. 대안적인 실시예들에서, 더 많은 또는 더 적은 지연 소자들이 포함될 수 있다. 지연 소자들의 수가 증가함에 따라, 기억될 수 있는 시퀀스들의 길이도 증가하고, 차례로 얻을 수 있는 전류 해상도(current resolution)도 증가한다. 예를 들면, 표 1과 같이 정의된 실시예에서, 상태들의 시퀀스는 8㎂(I1-I4 전부)가 흐르는 제1 상태로부터 4㎂(I1-I3, I4는 제외)가 흐르는 제2 상태로 그리고 제2 상태로부터 2㎂(I1 및 I2, I3 및 I4는 제외)가 흐르는 제3 상태로의, ISET의 단계적인 감소를 고려한다.
일 실시예에서, 지연 소자들은 경쟁 상태(race condition)들을 방지한다. 경쟁 상태들은 다른 경우, 예를 들면 시리즈 내의 하나의 지연 소자가 FF들과 같은 로직 게이트로의 입력들이 변화하는 때와 같은 다른 이벤트들의 시퀀싱 및/또는 타이밍에 결정적으로(critically) 의존하게 된다면 일어날 수 있다. 예를 들면, 도 9에서 FF2의 출력은 그것의 입력들의 상태에 의존한다. 입력들이 상태를 변경할 때, 출력 변경들 전에 유한한 지연(finite delay)이 발생할 수 있다. 잠시 동안, 설계된 상태로 다시 설정하기 전에 출력은 원치 않는 상태로 변경될 수 있다. 일반적으로, 소정의 전자 시스템들은 그러한 이상(glitch)들을 견딜 수 있다. 그러나, 만약 예를 들어 출력 신호가 메모리(예를 들어, FF3)를 포함하는 다른 요소들에 대한 클럭으로서 기능한다면, 전류 제한 검출기는 급속하게 그 설계된 동작(behavior)으로부터 멀어질 수 있다. 사실상, 일시적인 이상이 영구적인 것으로 될 수 있다.
유리하게도 지연 소자들은 상태 천이(state transition)들의 시퀀스가 클럭킹되도록 할 수 있다. 예를 들어, 동작 순(즉, FF1, 그리고 FF2, 및 그 후에 FF3)으로 지연 소자들을 활성화(예를 들면, 인에이블링)함으로써, FF1은 그 입력들이 안정될 때까지 활성화되지 않는다. FF2는 그 후 짧은 기간 활성화될 수 있고, 그러한 기간은 FF1의 출력이 안정되도록 하기에 충분하다. FF1의 출력이 또한 FF2의 입력들에 영향을 주기 때문에, FF2에 대한 입력들은 FF2가 활성화될 때 안정하다. 마찬가지로, FF3는 FF2의 출력에 의하여 영향받는 그 입력들이 안정해질 때까지 활성화되지 않을 수 있다. 이것은 리플 클럭(ripple clock)과 유사한 시퀀스의 클럭킹을 초래한다. 그리하여 전류 제한 검출기가 클럭 발진기(oscillator)를 포함할 필요가 없다. 그러한 3개 클럭 사이클 후에, 지연 소자들은 안정하고 지연 인에이블 입력(도 9에서 DEX로 표시됨)은 지연 소자들을 디스에이블하는 OFF 상태에 있다. 다른 실시예들은 지연 소자들 대신 상태 머신을 포함할 수 있다. 그러나, 그 동적 전류 소모가 0인 것 때문에 도 9에 도시된 회로가 바람직할 수 있다. 대안적인 실시예에서, 참조번호 902로 표시된 회로가 상태 머신을 사용하여 구현될 수 있다.
도 9는 또한 COFF 출력 신호를 생성하도록 구성된 COFF 로직의 구현을 도시한다. 도 8을 참조하여 기술된 바와 같이, 그러한 COFF 출력 신호는 모든 바이어스 전류들을 실질적으로 끄는데 사용될 수 있다.
1.5V 기준 전압과 같은 값들, 즉 COMP1과 연관된 하이 임계 전압(또는 상태 트립 포인트(state trip point))은 (예를 들어, 하나 이상의 저항 R1-R3의) 저항 허용값(resistor tolerance) 때문에 변화할 수 있다. 저항 허용값의 예들은 5%, 10%, 및 그보다 큰 값을 포함한다. 임계 전압값은 레일 전압(rail voltage)(즉, 전원 장치와 같은 서플라이에 의해 제공되는 전압)에 있어서의 변동들로 인해 더 변화할 수 있다. 마찬가지로, 0.12V 기준 전압, 즉, 로우 임계 전압은 저항 허용값, 레일 전압에 있어서의 변동들, 또는 둘 다에 의해 변화할 수 있다. 도 7 및 도 9의 실시예들에서, 레일 전압은 2.0V이다.
도 10은 본 발명의 일 실시예에 따른 전류 제한 검출기(1002)를 포함하는 전류 제한을 제어하기 위한 장치(1000)를 도시한다. 장치(1000)는 전류 제한 검출기(1002), 전류 제한부(1004), 전류 제한 제어기(1006), 시스템 부하(212) 및 전하 저장 디바이스(214)를 포함한다.
도 7의 실시예와 비교할 때 전류 제한 검출기(1002)가 트랜지스터 T1를 포함하지 않는다는 것을 제외하고, 전류 제한 검출기(1002)는 도 7 또는 도 9의 전류 제한 검출기와 실질적으로 유사하다. T1가 없을 때, 전류 I1은 항상 흐른다. 일부 실시예들에서, 단자 A는 저항성 디바이스에 직접 접속되지 않지만 오히려 전류 제한부(1004)에 포함된 전류 제한 변환기(1010)에 직접 접속된다. 전류 제한 변환기(1010)는 전압을 전류로 변환하도록 동작된다. 전류 제한 변환기(1010)는 도 10에 도시된 것과 같은 회로들 또는 임의의 부하 스위치 디바이스를 충전(charge)시키는 데 이용될 수 있다.
전류 제한 검출 제어 구성 요소(1012)는 전술된 도 9의 지연 소자들(FF1-FF3)을 포함한다. 전류 제한 제어기(1006)는 전류 제한 검출 제어 구성 요소(1012), 전류 제한부(1004) 뿐만 아니라, 시스템 부하(212) 및 전하 저장 디바이스(214)에 연결되어 동작한다. 지연 소자들의 출력들은 전류 제한 제어기(1006)에 공급된다. 일부 실시예들에서, 전하 저장 디바이스(214)는 외부에 있을 수 있고 장치(1000)와 협력하도록 구성될 수 있다.
전류 제한 제어기(1006)는 전류 제한 검출기(1002)로부터 검출된 전류 제한을 수신할 때 검출된 전류 제한을 초과하지 않도록 시스템 부하(212) 및 전하 저장 디바이스(214)에 출력된 전류, IOUT 출력을 제어하도록 동작한다. 그러한 제한은 제어되는 방식으로, 예를 들면 증가적 단계들로 수행될 수 있다. 그러한 방법은 예를 들면, 전류 제한 검출 및 제어 컴포넌트(1012)에 포함된 지연 소자들의 수에 따라 점진적이거나 빠를 수 있다. 전류 제한 제어기(1006)는 스케일링된(scaled) 트랜지스터들 T12, T13 및 T14를 포함할 수 있다. 이러한 실시예에서, T12는 4X로 스케일링되고, T13은 2X로 스케일링되고, T14는 1X로 스케일링된다. 스케일링된 트랜지스터들 사이의 크기 비율은 전류 스위치들 T1-T4 각각의 상대적인 비율들에 대응할 수 있다. 예를 들면, T12는 T1에 대한 T4의 스케일링(4㎂ 대 1㎂)에 대응하여 4X로 스케일링될 수 있다. 크기 맞춤(size matching)은 트랜지스터 스케일링(즉, 디바이스의 치수를 감소시키는 것)을 위하는 등의 이유로 트랜지스터 기준들을 맞추는 데 중요하다. 특정한 스케일(즉, 크기)의 트랜지스터는 통상적으로 IC 다이 상의 동일한 영역에 배치된다.
전류 제한부(1004)는 전류 제한 변환기(1010), 연산 증폭기(1014), 트랜지스터들(T10 및 T11) 및 전류 감지 저항 RS를 포함한다. 트랜지스터들(T10 및 T11)은 스케일링된다. 본 실시예에서, T10 은 1X로 스케일링되고 T11은 0.002X로 스케일링된다. 전류들(I 및 IOUT)은 그들 사이에서 T10과 T11의 크기 비율에 의해 결정되는 실질적으로 고정된 비율을 갖는다. 도시된 실시예에서, 크기 비율은 500(1/0.002=500)이다. 그리하여 T11은 T10에 대한 전류 미러(current mirror)이다.
만약 T11를 통하여 흐르는 전류 I가 전류 제한 변환기(1010)의 전류 제한 ILIM보다 크다면, 연산 증폭기(1014)는 I가 실질적으로 ILIM과 동등해질 때까지 전류를 감소시키도록 시도한다. 만약 I가 ILIM 아래(below)이면, 연산 증폭기(1014)는 실질적으로 I를 ILIM으로 또는 ILIM 아래로 유지한다. ILIM의 값은 예를 들면 500×I일 수 있다.
장치(1000) 또는 전류 제한 검출기(예를 들면, 전류 제한 검출기(1002) 또는 도 7 또는 도 9에 예시된 전류 제한 검출기)와 같은 그것의 일부분들은 다수의 방식으로 구현될 수 있다. 그것은 분리된 컴포넌트들을 이용하여, 또는 바람직하게, 집적 회로(integrated circuit, IC)에 또는 IC의 기능 블록으로서 구현될 수 있다. 그러한 IC는 모바일 디바이스에서 사용하도록 구성될 수 있다. 모바일 디바이스들의 예들은 랩탑들, 휴대폰들, PDA(personal digital assistant)들, 게임 보이(game boy)들, 다른 배터리로 동작하는(battery-operated) 장난감들 등을 포함한다.
결국, 본 발명이 소정의 바람직한 버전들을 참고하여 매우 상세하게 기술되었지만, 다른 버전들이 가능하다. 그리하여, 첨부된 청구범위의 사상 및 범위는 본 명세서에 포함된 바람직한 버전들에 대한 설명으로 제한되지 않아야 한다.

Claims (41)

  1. 전류 제한을 검출하기 위한 디바이스로서,
    전류 제한 검출기;
    상기 전류 제한 검출기에 각각 연결된 다수의 저항성 디바이스 - 각각의 저항성 디바이스는 전류들의 합을 전도(conduct)하도록 구성되고, 각각의 전류 제한과 연관됨 - ; 및
    선택 신호에 응답하여 상기 다수의 저항성 디바이스 중 하나를 선택하도록 동작하는 선택 스위치
    를 포함하고,
    상기 전류 제한 검출기는 선택된 저항성 디바이스에 의해 전도되는 상기 전류들의 합을 단계적으로 감소시킴으로써 상기 각각의 전류 제한을 검출하도록 구성되는 전류 제한 검출 디바이스.
  2. 제1항에 있어서,
    상기 전류 제한 검출기는 상기 각각의 전류 제한을 전류 제한 제어기에 전달하도록 동작하는 전류 제한 검출 디바이스.
  3. 제1항에 있어서,
    상기 선택 스위치는 상기 다수의 저항성 디바이스 각각의 접지 단자에 연결되는 전류 제한 검출 디바이스.
  4. 제1항에 있어서,
    상기 선택 스위치는 상기 선택 신호의 변화에 응답하여 상기 다수의 저항성 디바이스 중 상이한 디바이스를 선택하도록 동작하는 전류 제한 검출 디바이스.
  5. 제1항에 있어서,
    상기 다수의 저항성 디바이스 중 적어도 하나의 저항성 디바이스는 저항기를 포함하는 전류 제한 검출 디바이스.
  6. 제1항에 있어서,
    상기 전류 제한 검출기는 복수의 전류 경로를 포함하고, 상기 전류 경로들 중 적어도 하나는 그것을 통한 전류 전도(current conduction)를 차단하도록 동작가능한 전류 스위치를 포함하며, 상기 복수의 전류 경로는 상기 전류들의 합을 생성하기 위해 결합되는 전류 제한 검출 디바이스.
  7. 제6항에 있어서,
    각각의 전류 경로 상에 전도되는 전류의 양은 그것의 각각의 전류 스위치의 크기(scale)에 기초하는 전류 제한 검출 디바이스.
  8. 제6항에 있어서,
    상기 전류 제한 검출기는 상기 각각의 전류 제한을 단계적으로 검출하도록 상기 전류 스위치를 동작시키도록 구성된 출력 신호를 생성하기 위해 상기 선택된 저항성 디바이스에 걸리는 전압에 대하여 하이 임계값 전압을 비교하도록 동작하는 하이-레벨 비교기를 더 포함하는 전류 제한 검출 디바이스.
  9. 제8항에 있어서,
    상기 비교는 상기 저항성 디바이스에 걸리는 전압이 상기 하이 임계값 전압을 초과하는지 여부를 결정하는 것을 포함하는 전류 제한 검출 디바이스.
  10. 제6항에 있어서,
    각각의 전류 경로는 미리 결정된 양의 전류를 전도하도록 구성되는 전류 제한 검출 디바이스.
  11. 제1항에 있어서,
    상기 디바이스는 집적 회로(IC)에서 구현되거나 또는 상기 IC에서의 기능 블록으로서 구현되는 전류 제한 검출 디바이스.
  12. 제11항에 있어서,
    상기 IC는 모바일 디바이스에서의 사용을 위해 구성되는 전류 제한 검출 디바이스.
  13. 제1항에 있어서,
    상기 전류 제한 검출기에 동작가능하게 연결되고, 검출된 전류 제한을 저장하도록 동작하는 메모리를 더 포함하는 전류 제한 검출 디바이스.
  14. 전류 제한을 검출하기 위한 디바이스로서,
    다수의 전류 제한 검출기 - 각각의 전류 제한 검출기는 각각의 전류 제한을 검출하도록 동작함 - ;
    다수의 저항성 디바이스 - 각각의 저항성 디바이스는 각각의 전류 제한 검출기에 결합되고, 각각의 저항성 디바이스는 상기 각각의 전류 제한 검출기와 연관된 상기 각각의 전류 제한에 기초한 저항 값을 갖고, 각각의 저항성 디바이스는 각각의 전류들의 합을 전도하도록 구성됨 - ; 및
    선택 신호에 응답하여 상기 다수의 전류 제한 검출기 중 하나를 선택하도록 연결되는 선택 스위치
    를 포함하고,
    상기 선택된 전류 제한 검출기는, 선택된 전류 제한 검출기와 연관된 저항성 디바이스에 의해 전도되는 전류들의 합을 단계적으로 감소시킴으로써 상기 전류 제한을 검출하도록 구성되는 전류 제한 검출 디바이스.
  15. 제14항에 있어서,
    각각의 전류 제한 검출기는 상기 선택 신호에 응답하여 상기 각각의 전류 제한을 전류 제한 제어기에 전달하도록 더 동작하는 전류 제한 검출 디바이스.
  16. 제14항에 있어서,
    상기 다수의 저항성 디바이스 각각은 또한 접지에 연결되는 전류 제한 검출 디바이스.
  17. 제14항에 있어서,
    상기 다수의 저항성 디바이스 중 적어도 하나는 저항기를 포함하는 전류 제한 검출 디바이스.
  18. 제14항에 있어서,
    상기 다수의 전류 제한 검출기 각각은 복수의 전류 경로를 포함하고, 상기 전류 경로들 중 적어도 하나는 그것을 통한 전류 전도를 차단하도록 동작가능한 전류 스위치를 포함하고, 상기 복수의 전류 경로는 상기 각각의 전류들의 합을 생성하기 위해 결합되는 전류 제한 검출 디바이스.
  19. 제18항에 있어서,
    각각의 전류 경로 상에 전도되는 전류의 양은 그것의 각각의 전류 스위치의 크기에 기초하는 전류 제한 검출 디바이스.
  20. 제18항에 있어서,
    상기 다수의 전류 제한 검출기 각각은 상기 각각의 전류 제한을 단계적으로 검출하도록 상기 전류 스위치를 동작시키도록 구성된 출력 신호를 생성하기 위해 그것의 연관된 저항성 디바이스에 걸리는 전압에 대해 하이 임계값 전압을 비교하도록 동작하는 하이-레벨 비교기를 더 포함하는 전류 제한 검출 디바이스.
  21. 제20항에 있어서,
    상기 비교는 상기 저항성 디바이스에 걸리는 상기 전압이 상기 하이 임계값 전압을 초과하는지 여부를 결정하는 것을 포함하는 전류 제한 검출 디바이스.
  22. 제18항에 있어서,
    각각의 전류 경로는 미리 결정된 양의 전류를 전도하도록 구성되는 전류 제한 검출 디바이스.
  23. 제14항에 있어서,
    상기 디바이스는 집적 회로(IC)에서 구현되거나 또는 상기 IC에서의 기능 블록으로서 구현되는 전류 제한 검출 디바이스.
  24. 제23항에 있어서,
    상기 IC는 모바일 디바이스에서의 사용을 위해 구성되는 전류 제한 검출 디바이스.
  25. 전류 제한을 검출하기 위한 방법으로서,
    선택 스위치로부터 수신된 선택 신호에 기초하여 다수의 저항성 디바이스로부터 저항성 디바이스를 선택하는 단계 - 각각의 저항성 디바이스는 각각의 전류 제한에 기초한 저항 값을 갖고, 각각의 전류들의 합을 전도하도록 구성됨 - ; 및
    전류 제한 검출기에 의해, 선택된 저항성 디바이스에 의해 전도되는 상기 전류들의 합을 단계적으로 감소시킴으로써 상기 선택된 저항성 디바이스와 연관된 상기 각각의 전류 제한을 검출하는 단계
    를 포함하는 전류 제한 검출 방법.
  26. 제25항에 있어서,
    상기 저항 값은 상기 각각의 전류 제한에 기초하여 미리 결정되는 전류 제한 검출 방법.
  27. 제25항에 있어서,
    검출된 전류 제한을 전류 제한 제어기에 전달하는 단계를 더 포함하는 전류 제한 검출 방법.
  28. 제25항에 있어서,
    상기 선택 신호의 변화에 응답하여 상기 다수의 저항성 디바이스 중 상이한 디바이스를 선택하는 단계를 더 포함하는 전류 제한 검출 방법.
  29. 제25항에 있어서,
    하이 임계값 전압에 대하여 전압 강하를 비교하는 단계 - 상기 전압 강하는 복수의 전류 경로를 통해 흐르는 복수의 전류의 합에 기초함 - ; 및
    선택된 저항성 디바이스를 통해 흐르도록 결합하는 단계
    를 더 포함하는 전류 제한 검출 방법.
  30. 제29항에 있어서,
    상기 비교에 응답하여 전류 스위치들 중 하나 이상을 단계적으로 동작시킴으로써 상기 전류들의 합과 상기 선택된 저항성 디바이스의 상기 전류 제한 사이의 관계를 확립하는 단계를 더 포함하는 전류 제한 검출 방법.
  31. 제25항에 있어서,
    상기 전류 제한 검출기에 동작가능하게 연결되는 메모리에 검출된 전류 제한을 저장하는 단계를 더 포함하는 전류 제한 검출 방법.
  32. 전류 제한을 검출하기 위한 방법으로서,
    선택 스위치로부터 수신된 선택 신호에 기초하여 다수의 전류 제한 검출기로부터 전류 제한 검출기를 선택하는 단계 - 각각의 전류 제한 검출기는 상기 각각의 전류 제한 검출기와 연관된 각각의 전류 제한에 기초한 미리 결정된 저항 값의 저항성 디바이스에 연결되고, 각각의 저항성 디바이스는 각각의 전류들의 합을 전도하도록 구성됨 - ; 및
    선택된 전류 제한 검출기에 의해, 상기 선택된 전류 제한 검출기와 연관된 저항성 디바이스에 의해 전도되는 상기 전류들의 합을 단계적으로 감소시킴으로써 상기 각각의 전류 제한을 검출하는 단계
    를 포함하는 전류 제한 검출 방법.
  33. 제32항에 있어서,
    검출된 전류 제한을 전류 제한 제어기에 전달하는 단계를 더 포함하는 전류 제한 검출 방법.
  34. 제32항에 있어서,
    상기 선택 신호의 변화에 응답하여 상기 다수의 전류 제한 검출기 중 상이한 검출기를 선택하는 단계를 더 포함하는 전류 제한 검출 방법.
  35. 제32항에 있어서,
    상기 선택된 전류 제한 검출기에 의해, 그것의 연관된 저항성 디바이스에 걸쳐 전도되는 전류들의 합에 기초하는 전압 강하를 하이 임계값 전압에 대하여 비교하는 단계를 더 포함하는 전류 제한 검출 방법.
  36. 제35항에 있어서,
    상기 비교에 응답하여 상기 선택된 전류 제한 검출기에서 전류 스위치들 중 하나 이상을 단계적으로 동작시킴으로써 상기 전류들의 합과 상기 선택된 전류 제한 검출기의 전류 제한 사이의 관계를 확립하는 단계를 더 포함하는 전류 제한 검출 방법.
  37. 전류 제한을 검출하기 위한 장치로서,
    검출기;
    상기 검출기에 연결된 다수의 저항성 디바이스 - 각각의 저항성 디바이스는 각각의 전류 제한과 연관된 저항 값을 갖고, 전류들의 합을 전도하도록 구성됨 - ;
    선택 신호에 응답하여 상기 다수의 저항성 디바이스 중 하나를 선택하도록 동작하는 선택 스위치; 및
    검출된 전류 제한을 초과하지 않도록, 상기 검출기에 동작가능하게 연결되고, 출력 전류를 제한하도록 동작하는 전류 제한 제어기
    를 포함하고,
    상기 검출기는 선택된 저항성 디바이스에 의해 전도되는 상기 전류들의 합을 단계적으로 감소시킴으로써 상기 전류 제한을 검출하도록 구성되는 전류 제한 검출 장치.
  38. 제37항에 있어서,
    상기 검출기에 동작가능하게 연결되고, 상기 검출된 전류 제한을 저장하도록 동작하는 메모리를 더 포함하는 전류 제한 검출 장치.
  39. 제37항에 있어서,
    상기 검출기는 복수의 전류 경로를 포함하고, 상기 전류 경로들 중 적어도 하나는 그것을 통한 전류 전도를 차단하도록 동작가능한 전류 스위치를 포함하고, 복수의 전류 경로는 상기 전류들의 합의 각각의 전류를 생성하도록 결합되는 전류 제한 검출 장치.
  40. 제37항에 있어서,
    상기 출력 전류를 제한하는 것은, 상기 전류 제한 제어기에 의해 제어 신호들의 시퀀스를 출력하는 것을 포함하고, 각각의 제어 신호는 상기 출력 전류의 제한에서의 하나의 단계(step)와 연관되는 전류 제한 검출 장치.
  41. 제37항에 있어서,
    상기 전류 제한 제어기와 협력하고, 버스트 전력(burst power)을 제공할 수 있는 에너지 저장소(reservoir)를 제공하도록 구성되는 전하 저장 디바이스를 더 포함하는 전류 제한 검출 장치.
KR1020097009743A 2006-10-13 2007-10-12 다수의 전류 제한들의 검출을 위한 시스템 및 방법 KR101365309B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US82930706P 2006-10-13 2006-10-13
US60/829,307 2006-10-13
US91292107P 2007-04-19 2007-04-19
US60/912,921 2007-04-19
US11/752,101 2007-05-22
US11/752,101 US7957116B2 (en) 2006-10-13 2007-05-22 System and method for detection of multiple current limits
PCT/US2007/081300 WO2008046068A2 (en) 2006-10-13 2007-10-12 System and method for detection of multiple current limits

Publications (2)

Publication Number Publication Date
KR20090084863A KR20090084863A (ko) 2009-08-05
KR101365309B1 true KR101365309B1 (ko) 2014-02-19

Family

ID=39283665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097009743A KR101365309B1 (ko) 2006-10-13 2007-10-12 다수의 전류 제한들의 검출을 위한 시스템 및 방법

Country Status (7)

Country Link
US (3) US7957116B2 (ko)
EP (1) EP2076951B1 (ko)
JP (1) JP5358444B2 (ko)
KR (1) KR101365309B1 (ko)
CN (1) CN101675565B (ko)
TW (1) TWI352888B (ko)
WO (1) WO2008046068A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957116B2 (en) * 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
KR100855584B1 (ko) * 2006-12-26 2008-09-01 삼성전자주식회사 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
US8208237B2 (en) * 2008-09-30 2012-06-26 International Business Machines Corporation Administering offset voltage error in a current sensing circuit
US8164932B2 (en) * 2009-02-12 2012-04-24 Apple Inc. Power converter with automatic mode switching
US9142287B2 (en) * 2010-03-12 2015-09-22 Hewlett-Packard Development Company, L.P. Coding for crossbar architecture
CN102609065A (zh) * 2011-01-19 2012-07-25 鸿富锦精密工业（深圳）有限公司 过流保护装置
JP2014071819A (ja) * 2012-10-01 2014-04-21 Fujitsu Semiconductor Ltd 電源回路
JP5932680B2 (ja) 2013-02-21 2016-06-08 株式会社東芝 半導体装置
US9547348B2 (en) 2013-05-10 2017-01-17 Walter Kidde Portable Equipment Inc. Reactive power supply
US10003190B2 (en) 2013-07-12 2018-06-19 Linear Technology Corporation Inrush control with multiple switches
US9870011B2 (en) * 2015-01-30 2018-01-16 Infineon Technologies Ag Circuit arrangement and a method for operating a circuit arrangement
US10386876B2 (en) * 2015-08-07 2019-08-20 Texas Instruments Incorporated High current limit trim apparatus and methodology
KR102546246B1 (ko) * 2015-09-02 2023-06-22 삼성전자주식회사 전류 세기를 제한하여 전력 전달을 관리하도록 구성되는 전력 공급 관리 회로, 및 그것을 포함하는 스토리지 장치 및 통신 케이블
US20190079119A1 (en) * 2016-03-15 2019-03-14 Kabushiki Kaisha Toshiba Storage battery management device and storage battery management method
US10498131B2 (en) * 2016-12-30 2019-12-03 Infineon Technologies Ag Electronic switch and protection circuit
JP2019002760A (ja) * 2017-06-14 2019-01-10 オムロンオートモーティブエレクトロニクス株式会社 距離計測装置
CN111771129B (zh) * 2019-01-31 2022-04-22 华为技术有限公司 一种用于测量电流的装置、方法及设备
CN110045205B (zh) * 2019-04-26 2021-05-11 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 单粒子闩锁限制电流测试方法、装置和***
US11137419B2 (en) * 2019-12-17 2021-10-05 Analog Devices International Unlimited Company Mutiple range current sensor techniques
DE102020105094A1 (de) 2020-02-27 2021-09-02 Infineon Technologies Ag Intelligenter halbleiterschalter
US11269366B2 (en) * 2020-05-29 2022-03-08 Nxp B.V. Digital low-dropout regulator and method for operating a digital low-dropout regulator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892929A (en) * 1974-05-15 1975-07-01 Cook Electric Co Fault detector and current limiter
US20020030475A1 (en) 2000-02-11 2002-03-14 Advanced Analogic Technologies, Inc. Current-limited switch with fast transient response
US20030095368A1 (en) 2001-11-20 2003-05-22 Daniels David G. Inrush current control method using a dual current limit power switch
US20050059359A1 (en) 2003-09-15 2005-03-17 Dornbusch Andrew W. Antenna detection and diagnostic system and related method

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534353A (en) * 1967-07-11 1970-10-13 Bell Telephone Labor Inc Current limit detector
US3859591A (en) 1973-07-02 1975-01-07 Display Enterprises Inc Soft turn-on power switching circuit
US4783137A (en) 1983-11-15 1988-11-08 Kosman Karel J Fiber optic coupling system
AU580740B2 (en) * 1983-11-15 1989-02-02 Raycom Systems, Inc. Fiber optic coupling device
US4649455A (en) 1986-04-28 1987-03-10 General Electric Company Rating plug for molded case circuit breaker
US4788620A (en) 1987-11-09 1988-11-29 General Electric Company Static trip circuit breaker with automatic circuit trimming
FR2628217B1 (fr) 1988-03-07 1990-07-27 Sgs Thomson Microelectronics Circuit de mesure d'un courant
JPH02228217A (ja) 1989-02-27 1990-09-11 Fujitsu Ltd 突入電流制御回路
DE4107415C2 (de) 1991-03-08 1995-10-12 Telefunken Microelectron Schaltung zur Überwachung von Verbrauchern
US5254883A (en) 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
US5282125A (en) 1992-05-13 1994-01-25 Sundstrand Corporation Power generation system with soft-start circuit
US5506493A (en) 1992-11-10 1996-04-09 Motorola, Inc. Switching regulator and amplifier system
SE470530B (sv) * 1992-11-16 1994-07-04 Ericsson Telefon Ab L M Strömbegränsare
US5570060A (en) 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US6170241B1 (en) 1996-04-26 2001-01-09 Tecumseh Products Company Microprocessor controlled motor controller with current limiting protection
US6163708A (en) 1998-12-31 2000-12-19 Nokia Mobile Phones Limited Closed-loop power control method
US6130813A (en) * 1999-01-11 2000-10-10 Dell U.S.A., L.P. Protection circuit for electronic devices
US6462971B1 (en) 1999-09-24 2002-10-08 Power Integrations, Inc. Method and apparatus providing a multi-function terminal for a power supply controller
US6407894B1 (en) 1999-11-05 2002-06-18 Siemens Energy & Automation, Inc. Method and apparatus for differentially sensing ground fault and individual phases
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
JP2001327086A (ja) 2000-05-18 2001-11-22 Sony Corp 充電回路
DE10036413B4 (de) 2000-07-26 2007-05-24 Robert Bosch Gmbh Einrichtung zur Positionserfassung der Rotorlage eines sensorlosen Gleichstrommotors
JP3362027B2 (ja) 2000-07-26 2003-01-07 ローム株式会社 Ｕｓｂ装置
US6490142B1 (en) * 2000-10-06 2002-12-03 National Semiconductor Corporation Fuse protected shunt regulator having improved control characteristics
AT410867B (de) 2001-04-06 2003-08-25 Siemens Ag Oesterreich Spannungsversorgung mit abschaltsicherung
US6807040B2 (en) 2001-04-19 2004-10-19 Texas Instruments Incorporated Over-current protection circuit and method
JP4732617B2 (ja) 2001-06-08 2011-07-27 セイコーインスツル株式会社 ボルテージ・レギュレータ
US6762917B1 (en) 2001-06-12 2004-07-13 Novx Corporation Method of monitoring ESC levels and protective devices utilizing the method
US6657906B2 (en) 2001-11-28 2003-12-02 Micron Technology, Inc. Active termination circuit and method for controlling the impedance of external integrated circuit terminals
US6636025B1 (en) 2002-01-09 2003-10-21 Asic Advantage, Inc. Controller for switch mode power supply
JP2003208232A (ja) 2002-01-15 2003-07-25 Denso Corp 電源回路
US6617833B1 (en) 2002-04-01 2003-09-09 Texas Instruments Incorporated Self-initialized soft start for Miller compensated regulators
US6977492B2 (en) 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
JP4028779B2 (ja) 2002-08-19 2007-12-26 株式会社東芝 コンプレッサの冷媒漏れ検知装置
US6703885B1 (en) 2002-09-18 2004-03-09 Richtek Technology Corp. Trimmer method and device for circuits
US6809678B2 (en) 2002-10-16 2004-10-26 Perkinelmer Inc. Data processor controlled DC to DC converter system and method of operation
US6989981B2 (en) 2002-10-24 2006-01-24 02Micro International Limited Battery over voltage and over protection circuit and adjustable adapter current limit circuit
JP3761507B2 (ja) 2002-11-21 2006-03-29 ローム株式会社 直流安定化電源装置
US7342761B2 (en) 2003-12-16 2008-03-11 Rockwell Automation Technologies, Inc. Apparatus and method for limiting application of electrical power to a load
JP3889402B2 (ja) 2004-01-22 2007-03-07 ローム株式会社 過電流検出回路及びそれを備えたレギュレータ
US7362191B2 (en) * 2004-04-29 2008-04-22 Linear Technology Corporation Methods and circuits for frequency modulation that reduce the spectral noise of switching regulators
US7193474B2 (en) 2004-11-02 2007-03-20 Skyworks Solutions, Inc. Current limit circuit for power amplifiers
JP4927356B2 (ja) 2005-07-11 2012-05-09 エルピーダメモリ株式会社 半導体装置
US7248026B2 (en) 2005-11-28 2007-07-24 Micrel, Incorporated Single-pin tracking/soft-start function with timer control
US7459891B2 (en) 2006-03-15 2008-12-02 Texas Instruments Incorporated Soft-start circuit and method for low-dropout voltage regulators
US20080071489A1 (en) 2006-09-15 2008-03-20 International Business Machines Corporation Integrated circuit for measuring set-up and hold times for a latch element
US7957116B2 (en) * 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
US7672107B2 (en) 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892929A (en) * 1974-05-15 1975-07-01 Cook Electric Co Fault detector and current limiter
US20020030475A1 (en) 2000-02-11 2002-03-14 Advanced Analogic Technologies, Inc. Current-limited switch with fast transient response
US20030095368A1 (en) 2001-11-20 2003-05-22 Daniels David G. Inrush current control method using a dual current limit power switch
US20050059359A1 (en) 2003-09-15 2005-03-17 Dornbusch Andrew W. Antenna detection and diagnostic system and related method

Also Published As

Publication number Publication date
US20130038974A1 (en) 2013-02-14
KR20090084863A (ko) 2009-08-05
TWI352888B (en) 2011-11-21
JP2010507356A (ja) 2010-03-04
EP2076951A4 (en) 2011-12-07
US7957116B2 (en) 2011-06-07
CN101675565A (zh) 2010-03-17
JP5358444B2 (ja) 2013-12-04
US8295023B2 (en) 2012-10-23
EP2076951A2 (en) 2009-07-08
WO2008046068A2 (en) 2008-04-17
US8699195B2 (en) 2014-04-15
EP2076951B1 (en) 2017-02-22
CN101675565B (zh) 2012-08-29
US20080088290A1 (en) 2008-04-17
US20110273808A1 (en) 2011-11-10
WO2008046068A9 (en) 2009-05-14
TW200830079A (en) 2008-07-16
WO2008046068A8 (en) 2009-11-12
WO2008046068A3 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
KR101365309B1 (ko) 다수의 전류 제한들의 검출을 위한 시스템 및 방법
JP5371767B2 (ja) 電流制限検出器
KR101357969B1 (ko) 전류 제한 검출기를 이용한 전류 제한 제어
US6815938B2 (en) Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit
JP3852399B2 (ja) 電源切替回路
JPH07255168A (ja) 複数の信号を生成するためのｄｃ／ｄｃコンバータ
CN111130210B (zh) 主备电源管理***
US8988134B2 (en) System and method for operating low power circuits at high temperatures
JP2005174264A (ja) 電源切換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 7