KR101363835B1 - 표시장치 및 이의 제조 방법 - Google Patents

표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101363835B1
KR101363835B1 KR1020070011566A KR20070011566A KR101363835B1 KR 101363835 B1 KR101363835 B1 KR 101363835B1 KR 1020070011566 A KR1020070011566 A KR 1020070011566A KR 20070011566 A KR20070011566 A KR 20070011566A KR 101363835 B1 KR101363835 B1 KR 101363835B1
Authority
KR
South Korea
Prior art keywords
film
substrate
stress absorbing
display device
layer
Prior art date
Application number
KR1020070011566A
Other languages
English (en)
Other versions
KR20080073050A (ko
Inventor
백승한
김상수
박용인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070011566A priority Critical patent/KR101363835B1/ko
Priority to US11/979,459 priority patent/US7943932B2/en
Priority to CNB200710160688XA priority patent/CN100563014C/zh
Publication of KR20080073050A publication Critical patent/KR20080073050A/ko
Application granted granted Critical
Publication of KR101363835B1 publication Critical patent/KR101363835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치 및 이의 제조 방법이 개시되어 있다. 표시장치는 기판, 상기 기판상에 배치되며 게이트 전극, 상기 게이트 전극을 절연하는 게이트 절연막, 상기 게이트 절연막 상에 배치되며 상기 게이트 전극을 덮는 채널층, 상기 채널층과 접속된 소오스 전극 및 상기 채널층과 접속된 드레인 전극을 포함하는 박막 트랜지스터, 상기 기판 및 게이트 배선 사이에 개재되며, 상기 기판의 휨에 따라 상기 박막 트랜지스터에 인가되는 응력을 흡수하는 제1 응력 흡수막, 상기 기판상에 배치되어 상기 박막 트랜지스터를 덮으며, 상기 기판의 휨에 따른 상기 박막 트랜지스터에 인가된 상기 응력을 흡수하는 제2 응력 흡수막 및 상기 제2 응력 흡수막 상에 배치되며 상기 드레인 전극과 접속된 화소 전극을 포함한다.
박막 트랜지스터, 표시기판, 플랙시블, 응력, 응력 흡수

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예에 의한 표시장치의 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3은 도 2에 도시된 기판을 구부린 것을 도시한 단면도이다.
도 4는 본 발명의 제2 실시예에 의한 표시장치를 도시한 단면도이다.
도 5는 본 발명의 제3 실시예에 의한 표시장치를 도시한 단면도이다.
도 6은 본 발명의 제4 실시예에 의한 표시장치를 도시한 단면도이다.
도 7 내지 도 12는 본 발명의 제5 실시예에 의한 표시장치의 제조 방법을 도시한 단면도들이다.
본 발명은 표시장치 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 기판의 휨에 따라 영상을 표시하는 구동 소자 및 화소 전극의 크랙 및 손상을 방지한 표시장치 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 처리하는 정보처리장치 및 정보처리장치에서 처 리된 데이터를 표시하는 표시장치들이 개발되고 있다. 이에 더하여, 최근에는 영상을 표시하는 기능뿐만 아니라 접거나 구부리는 것이 가능한 플랙시블 표시장치도 개발되고 있다.
접거나 구부리는 것이 가능한 플랙시블 표시장치를 구현하기 위해서는 영상을 표시하는 구동 소자 및 화소가 배치되는 기판은 접거나 구부릴 수 있어야 한다. 이와 같은 이유로 플랙시블 표시장치는 주로 매우 얇은 두께를 갖는 기판 또는 플랙시블한 합성수지 기판 등을 포함한다.
그러나, 플랙시블 표시장치의 기판을 구부리거나 접을 경우, 기판상에 배치되는 구동소자 또는 화소에 과도한 응력이 인가된다. 특히, 박막 트랜지스터와 같은 구동소자 또는 화소가 딱딱한 무기막을 포함할 경우, 과도한 응력으로부터 구동 소자 또는 화소의 손상이 발생 될 수 있다.
본 발명의 하나의 목적은 플랙시블한 기판상에 배치된 구동소자 또는 화소의 손상을 방지한 표시장치를 제공함에 있다.
본 발명의 다른 목적은 상기 표시장치의 제조 방법을 제공함에 있다.
본 발명의 하나의 목적을 구현하기 위한 표시장치는 기판, 상기 기판상에 배치되며 게이트 전극, 상기 게이트 전극을 절연하는 게이트 절연막, 상기 게이트 절연막 상에 배치되며 상기 게이트 전극을 덮는 채널층, 상기 채널층과 접속된 소오스 전극 및 상기 채널층과 접속된 드레인 전극을 포함하는 박막 트랜지스터, 상기 기판 및 게이트 배선 사이에 개재되며, 상기 기판의 휨에 따라 상기 박막 트랜지스터에 인가되는 응력을 흡수하는 제1 응력 흡수막, 상기 기판상에 배치되어 상기 박막 트랜지스터를 덮으며, 상기 기판의 휨에 따른 상기 박막 트랜지스터에 인가된 상기 응력을 흡수하는 제2 응력 흡수막 및 상기 제2 응력 흡수막 상에 배치되며 상기 드레인 전극과 접속된 화소 전극을 포함한다.
본 발명의 다른 목적을 구현하기 위한 표시장치의 제조 방법은 기판상에 유기물을 포함하는 제1 응력 흡수막을 형성하는 단계, 상기 제1 응력 흡수막 상에 게이트 전극을 갖는 게이트 배선, 상기 게이트 배선을 덮는 게이트 절연막, 게이트 절연막 상에 상기 게이트 전극과 마주하는 채널층, 상기 채널층과 접속된 소오스 전극을 갖는 데이터 배선 및 상기 채널층과 접속된 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 기판상에 상기 박막 트랜지스터를 덮고 상기 드레인 전극을 노출하는 콘택홀이 형성된 제2 응력 흡수막을 형성하는 단계 및 상기 제2 응력 흡수막 상에 상기 드레인 전극과 연결된 화소전극을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 표시장치 및 표시장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 박막 트랜지스터, 제1 응력 흡수막, 제2 응력 흡수막, 화소 및 기타 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 기판, 박막 트랜지스터, 제1 응력 흡수막, 제2 응력 흡수막, 화소 및 기타 구조물들이 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 기판, 박막 트랜지스터, 제1 응력 흡수막, 제2 응력 흡수막, 화소 및 기타 구조물들이 직접 기판, 박막 트랜지스터, 제1 응력 흡수막, 제2 응력 흡수막, 화소 및 기타 구조물들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 기타 구조물들이 기판상에 추가로 형성될 수 있다. 또한, 본 발명의 구성요소들이, 예를 들어, "제1", "제2" 및" 제3" 등으로 언급되는 경우, 이는 이러한 부재들을 한정하기 위한 것이 아니라 단지 본 발명의 구성 요소들을 구분하기 위한 것이다. 따라서, 예를 들어, "제1", "제2" 및 "제3"과 같은 기재는 각 구성 요소에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
표시장치
실시예 1
도 1은 본 발명의 제1 실시예에 의한 표시장치의 평면도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표시장치(display device, 100)는 기판(substrate; 10), 박막 트랜지스터(thin film transistor; 20), 제1 응력 흡수막(first stress absorbing layer; 30), 제2 응력 흡수막(second absorbing layer; 40) 및 화소 전극(pixel electrode; 50)를 포함한다.
기판(10)은 플랙시블 기판을 포함할 수 있다. 기판(10)은 투명하면서 플랙시블한 합성수지 기판을 사용할 수 있다. 기판(10)으로 사용될 수 있는 물질의 예로 서는 폴리카보네이트(polycarbonate, PC), 폴리이미드(polyimide, PI), 폴레에스터술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴레에틸렌나프탈레이트(polyethylenenaphthelate ,PEN), 폴리에틸렌테레프탈레이트(polyethyleneterephehalate, PET) 등을 들 수 있다. 이와 다르게, 기판(10)은 매우 얇은 두께를 갖는 포일(foil) 등을 사용할 수 있다.
박막 트랜지스터(20)는 게이트 전극(21), 게이트 절연막(23), 채널층(25), 소오스 전극(27) 및 드레인 전극(29)을 포함한다.
게이트 전극(21)은 도 1에 도시된 제1 방향으로 연장된 게이트 라인(22)으로부터 기판(10)을 따라 연장된다. 본 실시예에서, 게이트 전극(21)은 게이트 라인(22)으로부터 제1 방향과 실질적으로 직교하는 제2 방향으로 연장된다. 본 실시예에서, 게이트 전극(21)을 포함하는 게이트 라인(22)은, 예를 들어, 알루미늄-네오디뮴 합금 패턴(21a) 및 알루미늄-네오디뮴 합금 패턴(21a) 상부에 배치된 몰리브덴 패턴(21b)으로 이루어질 수 있다.
게이트 절연막(23)은 기판(10) 상에 배치되어 게이트 전극(21)을 포함하는 게이트 라인(22)을 덮는다. 본 실시예에서, 게이트 절연막(23)은 질화막(SiNx)과 같은 무기막일 수 있다.
채널층(25)은 게이트 절연막(23) 상에 배치된다. 본 실시예에서, 채널층(25)은, 예를 들어, 아몰퍼스 실리콘 패턴(25a) 및 불순물들이 고농도 이온주입된 n+ 아몰퍼스 실리콘 패턴(25b)들을 포함할 수 있다. n+ 아몰퍼스 실리콘 패턴(25b)들은 아몰퍼스 실리콘 패턴(25a) 상에 2 개가 배치된다.
소오스 전극(27)은 채널층(25)의 n+ 아몰퍼스 실리콘 패턴(25b)들 중 어느 하나와 전기적으로 접속된다. 소오스 전극(27)은 도 1에 도시된 제2 방향으로 연장된 데이터 라인(28)으로부터 기판(10)을 따라 연장된다. 본 실시예에서, 소오스 전극(27)은 데이터 라인(28)으로부터 제2 방향과 실질적으로 직교하는 제1 방향으로 연장된다. 본 실시예에서, 소오스 전극(27)을 포함하는 데이터 라인(28)은, 예를 들어, 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다. 본 실시예에서, 소오스 전극(27)은, 평면상에서 보았을 때, 직사각형 형상 또는 말굽 형상을 가질 수 있다.
드레인 전극(29)은 채널층(25)의 n+ 아몰퍼스 실리콘 패턴(25b)들 중 나머지 하나와 전기적으로 접속된다. 드레인 전극(29)은 소오스 전극(27)과 평행한 제1 방향으로 형성될 수 있다.
도 1 및 도 2를 참조하면, 기판(10) 상에는 스토리지 커패시터 구조물(24)이 더 배치될 수 있다. 스토리지 커패시터 구조물(24)은 게이트 라인(22) 및 게이트 라인(22)을 덮는 스토리지 커패시터 전극(24a)을 포함한다.
제1 응력 흡수막(30)은 기판(10) 및 게이트 절연막(23)의 사이에 개재된다. 본 실시예에서, 제1 응력 흡수막(30)은 유기막일 수 있다. 제1 응력 흡수막(30)으로 사용될 수 있는 물질의 예로서는 OC(over coat material) 및 폴리이미드(polyimide) 등을 들 수 있다. 제1 응력 흡수막(30)은 기판(10)의 휨에 따라 박막 트랜지스터(20)의 게이트 전극(21) 및/또는 게이트 절연막(23)에 인가된 과도한 응력을 흡수하여 게이트 전극(21) 및/또는 게이트 절연막(23)의 손상을 방지한다.
제2 응력 흡수막(40)은 기판(10)에 형성된 박막 트랜지스터(20)를 덮는다. 제2 응력 흡수막(30)은 유기막일 수 있다. 제2 응력 흡수막(40)으로 사용될 수 있는 물질의 예로서는 포토 아크릴 및 BCB(Benzo Cyclo Butene)일 수 있다. 제2 응력 흡수막(40)은 기판(10)의 휨에 따라 박막 트랜지스터(20)의 소오스 전극(27), 드레인 전극(29) 및 후술될 화소 전극(50)에 인가된 과도한 응력을 흡수하여 소오스 전극(27), 드레인 전극(29) 및 화소 전극(50)의 손상을 방지한다.
도 1을 다시 참조하면, 제2 응력 흡수막(40)은 제1 콘택홀(29a) 및 제2 콘택홀(29b)을 포함할 수 있다. 제1 콘택홀(29a)은 드레인 전극(29)을 노출하며, 제2 콘택홀(29b)은 스토리지 커패시터 구조물(24)의 스토리지 커패시터 전극(24a)을 노출한다.
화소 전극(50)은 게이트 라인(28)들 및 데이터 라인(28)들에 의하여 형성된 화소 영역에 배치된다. 화소 전극(50)의 일부는 제1 콘택홀(29a)에 의하여 노출된 드레인 전극(29)과 전기적으로 접속된다. 또한, 화소전극(50)의 일부는 제2 콘택홀(29a)에 의하여 노출된 스토리지 커패시터 전극(24a)과 전기적으로 접속된다.
화소 전극(50)을 이루는 물질의 예로서는 투명하면서 도전성인 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO) 또는 아몰퍼스 산화 주석 인듐(amorphous Indium Tin Oxide, a-ITO) 등을 들 수 있다. 이와 다르게, 화소 전극(50)은 알루미늄 또는 알루미늄 합금과 같이 광 반사율이 높은 금속을 포함할 수 있다.
도 3은 도 2에 도시된 기판을 구부린 것을 도시한 단면도이다.
도 3을 참조하면, 기판(10)상에 형성된 박막 트랜지스터(20)의 게이트 전극(21), 게이트 절연막(23), 채널층(25), 소오스 전극(27), 드레인 전극(29) 및 화소 전극(50)에는 기판(10)의 휨에 따라 과도한 응력이 인가되고, 이 결과, 게이트 전극(21), 게이트 절연막(23), 채널층(25), 소오스 전극(27), 드레인 전극(29) 및 화소 전극(50)은 손상된다.
그러나, 게이트 절연막(23) 및 기판(10) 사이에 제1 응력 흡수막(30)을 개재하고, 박막 트랜지스터(20)상에 제2 응력 흡수막(40)을 형성할 경우, 기판(10)의 휨에 따라 게이트 전극(21), 게이트 절연막(23), 채널층(25), 소오스 전극(27), 드레인 전극(29) 및 화소 전극(50)에 인가된 과도한 응력의 일부 및/또는 전부는 제1 응력 흡수막(30) 및/또는 제2 응력 흡수막(40)에 흡수되어 게이트 전극(21), 게이트 절연막(23), 채널층(25), 소오스 전극(27), 드레인 전극(29) 및 화소 전극(50)의 손상을 방지할 수 있다.
특히, 박막 트랜지스터(20)를 이루는 게이트 전극(21), 게이트 절연막(23), 채널층(25), 소오스 전극(27), 드레인 전극(29) 및 화소 전극(50)의 손상은 박막 트랜지스터(20)의 하부 및 상부에 제1 및 제2 응력 흡수막(40)을 개재함으로써 크게 감소시킬 수 있다.
실시예 2
도 4는 본 발명의 제2 실시예에 의한 표시장치를 도시한 단면도이다. 본 발명의 제2 실시예에 의한 표시장치는 제1 응력 흡수막을 제외하면 앞서 설명한 제1 실시예에 의한 표시장치와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대해 서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.
표시장치(100)는 기판(10), 박막 트랜지스터(20), 제1 응력 흡수막(30), 제2 응력 흡수막(40) 및 화소 전극(50)을 포함한다.
본 실시예에서, 제1 응력 흡수막(30)은 복층(double layers)으로 형성될 수 있다. 예를 들어, 제1 응력 흡수막(30)은 유기막(31) 및 무기막(32)으로 이루어질 수 있다.
제1 응력 흡수막(30)의 유기막(31)은 OC 또는 폴리이미드를 포함할 수 있고, 무기막(32)은 산화막 또는 질화막일 수 있다.
본 실시예에서, 제1 응력 흡수막(30)의 유기막(31)은 기판(10)의 휨에 따라 제1 응력 흡수막(30) 상에 배치된 박막 트랜지스터(20)에 인가된 과도한 응력을 흡수하여 박막 트랜지스터(20)의 손상을 방지한다. 또한, 제1 응력 흡수막(30)의 유기막(31) 상에 배치된 무기막(32)은 유기막(31)으로부터 휘발된 솔벤트가 표시장치의 액정층(미도시) 내부로 유입되는 것을 방지한다.
실시예 3
도 5는 본 발명의 제3 실시예에 의한 표시장치를 도시한 단면도이다. 본 발명의 제3 실시예에 의한 표시장치는 제2 응력 흡수막을 제외하면 앞서 설명한 제1 실시예에 의한 표시장치와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.
도 5를 참조하면, 표시장치(100)는 기판(10), 박막 트랜지스터(20), 제1 응력 흡수막(30), 제2 응력 흡수막(40) 및 화소 전극(50)을 포함한다.
제2 응력 흡수막(40)은 여러개의 층들로 형성된다. 예를 들어, 제2 응력 흡수막(40)은 제1 무기막(41) 및 유기막(42) 및 제2 무기막(43)으로 이루어질 수 있다. 제2 응력 흡수막(40)의 제1 무기막(41)은 소오스 전극(27) 및 드레인 전극(29) 사이에 노출된 채널층(25)의 아몰퍼스 실리콘 패턴(25a)와 접촉되고, 제1 무기막(41) 상에는 유기막(42)이 배치되고, 유기막(42) 상에는 제2 무기막(43)이 배치된다.
본 실시예에서, 제2 응력 흡수막(40)의 제1 및 제2 무기막(41, 43)들은 산화막 또는 질화막일 수 있고, 유기막(42)은 포토 아크릴 또는 BCB일 수 있다.
제2 응력 흡수막(40)의 제1 무기막(41)은 제2 응력 흡수막(40)의 유기막(42)이 노출된 채널층(25)과 직접 접촉되는 것을 방지한다. 유기막(42)은 기판(10)의 휨에 따라 제2 응력 흡수막(40) 하부에 배치된 박막 트랜지스터(20)에 인가된 과도한 응력을 흡수하여 박막 트랜지스터(20)의 손상을 방지한다.
또한, 제2 응력 흡수막(40)의 제2 무기막(43)은 유기막(42)으로부터 휘발된 솔벤트 등이 표시장치의 액정층(미도시) 내부로 유입되는 것을 방지한다.
실시예 4
도 6은 본 발명의 제4 실시예에 의한 표시장치를 도시한 단면도이다. 본 발명의 제4 실시예에 의한 표시장치는 제3 응력 흡수막을 제외하면 앞서 설명한 제1 실시예에 의한 표시장치와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.
도 6을 참조하면, 표시장치(100)는 기판(10), 박막 트랜지스터(20), 제1 응 력 흡수막(30), 제2 응력 흡수막(40), 제3 응력 흡수막(60) 및 화소 전극(50)을 포함한다.
제3 응력 흡수막(60)은 화소 전극(50)을 덮는다. 본 실시예에서, 제3 응력 흡수막(60)은 유기막이고, 제3 응력 흡수막(60)으로 사용될 수 있는 물질의 예로서는 폴리이미드, OC, 포토 아크릴 또는 BCB일 수 있다.
제3 응력 흡수막(60)은 화소 전극(50)을 덮어 기판(10)의 휨에 따라 제3 응력 흡수막(60) 하부에 배치된 박막 트랜지스터(20)의 화소 전극(50)에 인가된 과도한 응력을 흡수하여 박막 트랜지스터(20)의 손상을 방지한다.
표시장치의 제조 방법
실시예 5
도 7 내지 도 12는 본 발명의 제5 실시예에 의한 표시장치의 제조 방법을 도시한 단면도들이다.
도 7을 참조하면, 기판(10) 상에는 제1 응력 흡수막(30)이 형성된다.
본 실시예에서, 기판(10)은 투명하면서 플랙시블한 합성수지 기판을 사용할 수 있다. 기판(10)으로 사용될 수 있는 물질의 예로서는 폴리카보네이트(PC), 폴리이미드(PI), 폴레에스터술폰(PES), 폴리아크릴레이트(PAR), 폴레에틸렌나프탈레이트(PEN), 폴리에틸렌테레프탈레이트(PET) 등을 들 수 있다. 이와 다르게, 기판(10)은 매우 얇은 두께를 갖는 포일(foil) 등을 사용할 수 있다.
제1 응력 흡수막(30)은 솔벤트에 용해된 유기물을 기판(10) 상에 코팅하여 유기막을 형성한 후 유기막에 포함된 솔벤트를 휘발시켜 형성된다.
제1 응력 흡수막(30)을 형성하기 위한 유기막으로 사용되는 물질의 예로서는 OC 및 폴리이미드 등을 들 수 있다. 제1 응력 흡수막(30)을 형성하기 위한 유기막은 스핀 코팅 공정 또는 슬릿 코팅 공정을 통해 형성된다.
본 실시예에서, 스핀 코팅 공정 또는 슬릿 코팅 공정을 통해 유기막이 기판(10) 상에 형성된 후, 유기막은 베이크 공정 등을 통해 유기막에 포함된 솔벤트트를 제거하여 제1 응력 흡수막(30)이 형성된다.
도 8을 참조하면, 제1 응력 흡수막(30)은 유기막(31) 및 무기막(32)을 포함할 수 있다. 본 실시예에서, 유기막(31)은 OC 또는 폴리이미드를 포함하고, 무기막(32)은 산화막 또는 질화막일 수 있다.
유기막(31) 및 무기막(32)을 포함하는 제1 응력 흡수막(30)을 형성하기 위해서, 기판(10) 상에는 유기막(31)이 형성되고, 유기막(31) 상에 무기막(32)이 형성된다. 이때, 무기막(32)을 유기막(31) 상에 형성하기 이전에 유기막(31)에 포함된 솔벤트를 제거하는 것이 바람직하다.
본 실시예에서, 제1 응력 흡수막(30)은 후술될 박막 트랜지스터에 인가된 과도한 응력의 일부 또는 전부를 흡수하여 박막 트랜지스터의 손상을 방지한다.
도 9를 참조하면, 기판(10) 상에 제1 응력 흡수막(30)을 형성한 후, 응력 흡수막(30) 상에는 박막 트랜지스터(20)가 형성된다.
박막 트랜지스터(20)를 형성하기 위해서, 제1 응력 흡수막(30) 상에는 게이트 금속층(미도시)이 형성된다. 게이트 금속층은, 예를 들어, 알루미늄-네오디뮴 합금층(미도시) 및 알루미늄-네오디뮴 합금층상에 배치된 몰리브덴층(미도시)을 포함할 수 있다. 본 실시예에서, 게이트 금속층은 화학 기상 증착 공정 또는 스퍼터링 공정에 의하여 제1 응력 흡수막(30) 상에 형성될 수 있다.
게이트 금속층이 형성된 후, 게이트 금속층은 포토 리소그라피 공정을 이용하여 패터닝되어 알루미늄-네오디뮴 합금 패턴(21a) 및 몰리브덴 패턴(21b)으로 이루어진 게이트 전극(21) 및 게이트 배선을 포함하는 게이트 라인이 제1 응력 흡수막(30) 상에 형성된다.
게이트 전극(21)을 포함하는 게이트 라인이 제1 응력 흡수막(30) 상에 형성된 후, 기판(10) 상에는 전면적에 걸쳐 게이트 절연막(23)이 형성되어 게이트 전극(21)을 포함하는 게이트 라인은 게이트 절연막(23)에 의하여 덮인다. 본 실시예에서, 게이트 절연막(23)은 산화막 또는 질화막과 같은 무기막일 수 있다. 또한, 게이트 절연막(23)은 화학 기상 증착 공정에 의하여 형성될 수 있다.
게이트 절연막(23)이 형성된 후, 게이트 절연막(23) 상에는 전면적에 걸쳐 아몰퍼스 실리콘층(미도시) 및 불순물들이 고농도 이온주입된 n+ 아몰퍼스 실리콘층(미도시)이 순차적으로 형성된다.
이어서, 아몰퍼스 실리콘층 및 n+ 아몰퍼스 실리콘층은 포토 리소그라피 공정을 이용하여 패터닝되어 게이트 절연막(23) 상에는 아몰퍼스 실리콘 패턴(25a) 및 n+ 아몰퍼스 실리콘 패턴(25b)를 포함하는 채널층(25)이 형성된다.
이어서, 게이트 절연막(23) 상에는 채널층(25)을 덮는 소오스/드레인 금속층(미도시)이 형성된다. 소오스/드레인 금속층이 형성된 후, 소오스/드레인 금속층 은 포토 리소그라피 공정에 의하여 패터닝 되어 게이트 절연막(23) 상에는 채널층(25)과 전기적으로 접속된 소오스 전극(27) 및 데이터 배선을 포함하는 데이터 라인이 형성되고, 채널층(25)에 전기적으로 접속되며 소오스 전극(27)과 이격된 드레인 전극(29)이 형성된다.
한편, 소오스/드레인 금속층을 패터닝하여 소오스 전극(27) 및 드레인 전극(29)을 형성할 때, 게이트 절연막(23) 중 게이트 배선의 일부를 덮는 스토리지 커패시터 전극(24b)을 포함할 수 있다.
도 10을 참조하면, 소오스 전극(27) 및 드레인 전극(29)이 형성된 후, 게이트 절연막(23) 상에는 전면적에 걸쳐 제2 응력 흡수층(40)이 형성된다. 제2 응력 흡수층(40)은 스핀 코팅 공정 또는 슬릿 코팅 공정 등에 의하여 형성될 수 있다. 제2 응력 흡수층(40)으로 사용될 수 있는 물질의 예로서는 포토 아크릴 또는 BCB 등을 들 수 있다.
제2 응력 흡수층(40)은 제1 응력 흡수층(30) 상에 형성된 박막 트랜지스터(20)에 인가된 과도한 응력의 일부 또는 전부를 흡수하여 박막 트랜지스터(20)의 손상을 방지한다.
제2 응력 흡수층(40)이 형성된 후, 제2 응력 흡수층(40)은 포토 리소그라피 공정에 의하여 패터닝되어 제2 응력 흡수층(40)에는 제1 콘택홀(29a) 및 제2 콘택홀(29b)가 형성된다.
제1 콘택홀(29a)는 드레인 전극(29)의 일부를 노출하고, 제2 콘택홀(29b)는 스토리지 커패시터 구조물(24)의 스토리지 커패시터 전극(24a)을 노출한다.
이어서, 제2 응력 흡수층(40) 상에는 전면적에 걸쳐 투명하면서 도전성인 투명 전극층(미도시)이 형성된다. 본 실시예에서, 투명 전극층은 스퍼터링 공정 또는 화학 기상 증착 공정에 의하여 형성되고, 투명 전극층으로 사용되는 물질의 예로서는 산화 주석 인듐, 산화 아연 인듐 및 아몰퍼스 산화 주석 인듐 등을 들 수 있다.
투명 전극층이 형성된 후, 투명 전극층은 포토 리소그라피 공정에 의하여 패터닝되어, 제2 응력 흡수층(40) 상에는 화소 전극(50)이 형성된다. 화소 전극(50)의 일부는 제1 콘택홀(29a)을 통해 드레인 전극(29)과 전기적으로 연결되며, 화소 전극(50)의 일부는 제2 콘택홀(29b)를 통해 스토리지 커패시터 전극(24a)와 전기적으로 연결된다.
실시예 6
도 11은 본 발명의 제6 실시예에 의한 표시장치의 제조 방법을 도시한 단면도이다. 본 발명의 제6 실시예에 의한 표시장치는 제2 응력 흡수막을 제외하면 앞서 설명한 제5 실시예에 의한 표시장치와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.
도 11을 참조하면, 제2 응력 흡수막(40)은 제1 무기막(41), 유기막(42) 및 제2 무기막(43)을 포함할 수 있다.
제2 응력 흡수막(40)을 형성하기 위해서, 소오스 전극(27) 및 드레인 전극(29)을 형성된 후, 제2 응력 흡수막(40) 상에는 제1 무기막(41)이 먼저 형성되고, 제1 무기막(41) 상에 유기막(42)을 형성하고, 유기막(42) 상에 제2 무기막(43)을 형성한다.
본 실시예에서, 제1 무기막(41)은 유기막(42)과 채널층(25)이 직접 접촉함으로써 발생 될 수 있는 계면 특성 저하를 방지하기 위해 채널층(25) 상에 형성되고, 유기막(42)은 박막 트랜지스터(20)에 인가된 과도한 응력의 일부 또는 전부를 흡수하여 박막 트랜지스터(20)의 파손을 방지하며, 제2 무기막(43)은 유기막(32)으로부터 솔벤트와 같은 가스가 표시장치의 내부로 유입되는 것을 방지한다.
실시예 7
도 12는 본 발명의 제7 실시예에 의한 표시장치의 제조 방법을 도시한 단면도이다. 본 발명의 제7 실시예에 의한 표시장치는 제3 응력 흡수막을 제외하면 앞서 설명한 제5 실시예에 의한 표시장치와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.
도 12를 참조하면, 화소전극(50)을 형성한 후, 화소 전극(50)이 덮이도록 기판(10) 상에는 제3 응력 흡수막(60)이 형성될 수 있다. 제3 응력 흡수막(60)으로 사용되는 물질은 포토 아크릴 또는 BCB를 들 수 있고, 제3 응력 흡수막(60)은 무기물로 이루어진 화소 전극(50)에 인가된 과도한 응력의 일부 또는 전부를 흡수하여 화소 전극(50)의 파손을 방지한다.
이상에서 상세하게 설명한 바에 의하면, 무기막을 포함하는 박막 트랜지스터에 인가된 과도한 응력에 의하여 박막 트랜지스터의 파손을 방지하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 기판;
    상기 기판상에 배치되며 게이트 전극, 상기 게이트 전극을 절연하는 게이트 절연막, 상기 게이트 절연막 상에 배치되며 상기 게이트 전극을 덮는 채널층, 상기 채널층과 접속된 소오스 전극 및 상기 채널층과 접속된 드레인 전극을 포함하는 박막 트랜지스터;
    상기 기판 및 게이트 배선 사이에 개재되며, 상기 기판의 휨에 따라 상기 박막 트랜지스터에 인가되는 응력을 흡수하는 제1 응력 흡수막;
    상기 기판상에 배치되어 상기 박막 트랜지스터를 덮으며, 상기 기판의 휨에 따른 상기 박막 트랜지스터에 인가된 상기 응력을 흡수하는 제2 응력 흡수막; 및
    상기 제2 응력 흡수막 상에 배치되며 상기 드레인 전극과 접속된 화소 전극을 포함하고,
    상기 제2 응력 흡수막은 상기 박막 트랜지스터의 노출된 채널층과 접촉되는 제1 무기막, 상기 제1 무기막 상에 형성된 유기막 및 상기 유기막 상에 형성된 제2 무기막으로 구성된 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 기판은 플랙시블한 합성수지 기판인 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서, 상기 게이트 절연막은 무기막인 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서, 상기 화소 전극은 산화 주석 인듐, 산화 아연 인듐 및 아몰퍼스 산화 주석 인듐으로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 제1 응력 흡수막은 유기막인 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서, 상기 제1 응력 흡수막은 OC 및 폴리이미드로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 상기 제2 응력 흡수막의 제1 및 제2 무기막은 산화막 또는 질화막인 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서, 상기 제2 응력 흡수막의 유기막은 포토 아크릴 및 BCB로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 표시장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020070011566A 2007-02-05 2007-02-05 표시장치 및 이의 제조 방법 KR101363835B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070011566A KR101363835B1 (ko) 2007-02-05 2007-02-05 표시장치 및 이의 제조 방법
US11/979,459 US7943932B2 (en) 2007-02-05 2007-11-02 Display substrate, display device and method of manufacturing the same
CNB200710160688XA CN100563014C (zh) 2007-02-05 2007-12-29 显示基板、显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011566A KR101363835B1 (ko) 2007-02-05 2007-02-05 표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080073050A KR20080073050A (ko) 2008-08-08
KR101363835B1 true KR101363835B1 (ko) 2014-02-17

Family

ID=39675381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011566A KR101363835B1 (ko) 2007-02-05 2007-02-05 표시장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US7943932B2 (ko)
KR (1) KR101363835B1 (ko)
CN (1) CN100563014C (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610155B2 (en) 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
KR101618157B1 (ko) * 2009-12-21 2016-05-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
TWI613709B (zh) 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
KR102052686B1 (ko) * 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
CN103489880B (zh) * 2013-10-12 2015-03-25 京东方科技集团股份有限公司 一种显示基板和含有该显示基板的柔性显示装置
KR102144432B1 (ko) * 2013-11-06 2020-08-13 엘지디스플레이 주식회사 플렉서블 표시 장치 및 커브드 표시 장치
KR102255852B1 (ko) * 2013-11-06 2021-05-24 엘지디스플레이 주식회사 플렉서블 표시 장치 및 커브드 표시 장치
CN103545320B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
CN103545321B (zh) * 2013-11-11 2017-03-15 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
CN103700320A (zh) * 2013-12-20 2014-04-02 京东方科技集团股份有限公司 柔性显示器及其制造方法
CN103700676B (zh) * 2013-12-31 2016-03-30 京东方科技集团股份有限公司 柔性阵列基板以及具有该柔性阵列基板的柔性显示装置
TWI555150B (zh) 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
TWI581436B (zh) * 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法
US9391208B2 (en) 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
CN104360535B (zh) * 2014-12-05 2017-02-22 京东方科技集团股份有限公司 曲面液晶显示面板及曲面液晶显示装置
CN104485351A (zh) * 2014-12-31 2015-04-01 深圳市华星光电技术有限公司 一种柔性有机发光显示器及其制作方法
KR102333759B1 (ko) * 2015-01-07 2021-12-01 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN107134496B (zh) * 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
US20190081077A1 (en) * 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
TWI621250B (zh) 2017-04-19 2018-04-11 友達光電股份有限公司 軟性面板及其製作方法
CN109427911B (zh) * 2017-08-31 2021-12-14 昆山国显光电有限公司 一种柔性薄膜晶体管及其制备方法
CN108258056B (zh) * 2018-01-16 2021-01-22 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示面板
CN111244111A (zh) * 2020-01-20 2020-06-05 京东方科技集团股份有限公司 阵列基板及显示装置
JP7115610B1 (ja) * 2021-03-15 2022-08-09 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252243A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1286326B1 (en) * 2000-05-26 2009-07-29 Seiko Epson Corporation Display and recorded medium
WO2005076359A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
KR101272336B1 (ko) * 2005-10-20 2013-06-07 삼성디스플레이 주식회사 평판표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252243A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN100563014C (zh) 2009-11-25
US20080185588A1 (en) 2008-08-07
KR20080073050A (ko) 2008-08-08
CN101241915A (zh) 2008-08-13
US7943932B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
KR101363835B1 (ko) 표시장치 및 이의 제조 방법
US11594692B2 (en) Display apparatus having inorganic insulating layers with contact holes and grooves
US11462714B2 (en) Organic light emitting diode display device
US10686148B2 (en) Organic light emitting display device having a bending region and method of manufacturing the same
US10371979B2 (en) Display panel and manufacturing method thereof
US9711542B2 (en) Method for fabricating display panel
KR102550693B1 (ko) 플렉시블 디스플레이 장치 및 제조 방법
JP5336005B2 (ja) 半導体装置および半導体装置の製造方法、ならびに液晶表示装置
US20070196964A1 (en) Thin film transistor array panel and method of manufacturing the same
US11864414B2 (en) Display device
US8658480B2 (en) Method for manufacturing active array substrate
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
US9741861B2 (en) Display device and method for manufacturing the same
KR20210131507A (ko) 디스플레이 장치 및 그 제조방법
KR102196335B1 (ko) 표시장치와 그 제조 방법
US20180004080A1 (en) Photomask layouts and methods of forming patterns using the same
US10203577B2 (en) Active element array substrate and display panel
JP2021097126A (ja) アクティブマトリクス基板およびその製造方法
US20190123206A1 (en) Oxide thin film transistor display substrate, manufacturing method thereof, and display device
US20060189054A1 (en) Thin film transistor array panel and manufacturing method thereof
US9947693B2 (en) Array substrate, method for manufacturing the same, and display device
JP4341054B2 (ja) 液晶表示装置及びその製造方法
US9318508B2 (en) Array substrate and method for producing the same, display
US9893198B2 (en) Thin film transistor utilized in array substrate and manufacturing method thereof
CN117832218A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7