KR101356849B1 - 결정질 실리콘 태양 전지 및 이의 제조방법 - Google Patents

결정질 실리콘 태양 전지 및 이의 제조방법 Download PDF

Info

Publication number
KR101356849B1
KR101356849B1 KR1020120026615A KR20120026615A KR101356849B1 KR 101356849 B1 KR101356849 B1 KR 101356849B1 KR 1020120026615 A KR1020120026615 A KR 1020120026615A KR 20120026615 A KR20120026615 A KR 20120026615A KR 101356849 B1 KR101356849 B1 KR 101356849B1
Authority
KR
South Korea
Prior art keywords
crystalline silicon
layer
aluminum
electrode structure
regions
Prior art date
Application number
KR1020120026615A
Other languages
English (en)
Other versions
KR20130104776A (ko
Inventor
김동환
탁성주
김수민
강민구
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020120026615A priority Critical patent/KR101356849B1/ko
Publication of KR20130104776A publication Critical patent/KR20130104776A/ko
Application granted granted Critical
Publication of KR101356849B1 publication Critical patent/KR101356849B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

결정질 실리콘 태양 전지는 제1 불순물이 도핑되며, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판, 상기 결정질 실리콘 기판 상에 배치되며, 상기 제1 불순물에 대응되는 제2 불순물이 도핑된 결정질 실리콘층, 상기 결정질 실리콘층의 상부에 배치되며, 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물, 상기 결정질 실리콘 기판의 아래에 배치되며, 상기 제1 및 제2 영역들에 걸쳐 형성된 후면 전계 효과층 및 상기 후면 전계 효과층의 아래에 배치되며, 상기 후면 전계 효과층과 전기적으로 연결된 하부 전극 구조물을 포함한다.

Description

결정질 실리콘 태양 전지 및 이의 제조방법{CRYSTALLINE-SILICON SOLAR CELLS AND METHODS OF MANUFACTURING THE CRYSTALLINE-SILICON SOLAR CELL }
본 발명은 결정질 실리콘 태양 전지 및 이의 제조방법에 관한 것이다. 보다 상세하게는 본 발명은 태양광을 이용하여 전력을 생산하는 결정질 실리콘 태양 전지 및 이의 제조방법에 관한 것이다.
기존의 화석 연료를 이용하여 전력 생산 방식은 화석 연료의 고갈 및 이산화탄소 배출과 같은 환경오염을 야기하고 있다. 따라서, 상기 화석 연료를 대체하여 환경 친화적인 연료로서 태양 전지가 각광받고 있다.
상기 태양 전지는 P-N 접합 다이오드 방식으로 캐리어(carrier)의 농도 구배에 의한 확산으로 전하(charge)의 불균형이 생기고 이에 따른 전기장(electric field)이 형성되어 더 이상 캐리어의 확산이 일어나지 않게 된다.
이러한 다이오드에 그 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy) 이상의 빛을 가했을 경우, 이 빛 에너지를 받아서 전자들은 가전자대에서 전도대로 여기(excited)된다.
이때 전도대로 여기된 전자들은 자유롭게 이동할 수 있게 되며, 가전자대에는 전자들이 빠져나간 자리에 정공이 생성된다. 이것을 잉여캐리어(excess carrier)라고 하며, 이 잉여 캐리어들은 전도대 또는 가전자대 내에서 농도 차이에 의해서 확산하게 된다. 이때 p-type 영역에서 여기된 전자들과, n-type 영역에서 만들어진 정공을 각각의 소수캐리어(minority carrier)라고 부르며, 기존 접합 전의 p-type 또는 n-type 반도체 내의 캐리어(p-type의 정공, n-type의 전자)는 이와 구분해 주요 캐리어(majority carrier)라고 부른다. 이때 주요 캐리어들은 전기장으로 생긴 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만 p-type의 소수 캐리어인 전자는 n-type 영역쪽으로, n-type의 소수 캐리어인 정공은 p-type영역 쪽으로 각각 이동할 수 있다. 이와 같은 소수 캐리어의 확산에 의해 재료 내부의 전기적 중성(charge neutrality)이 깨짐으로써 전압차(potential drop)가 생기고 이때 p-n접합 다이오드의 양극단에 발생된 기전력을 외부 회로에 연결하게 되면 태양전지로 작용하게 된다. 근래에는 상기 태양전지의 광전효율을 개선하기 위한 많이 연구가 진행되고 있다.
본 발명의 일 목적은 개선된 광전효율을 가질 수 있는 결정질 실리콘 태양전지를 제공하는 것이다.
본 발명의 다른 목적은 상기의 결정질 실리콘 태양전지의 제조 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예에 따른 결정질 실리콘 태양 전지는 제1 불순물이 도핑되며, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판, 상기 결정질 실리콘 기판 상에 배치되며, 상기 제1 불순물에 대응되는 제2 불순물이 도핑된 결정질 실리콘층, 상기 결정질 실리콘층의 상부에 배치되며, 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물, 상기 결정질 실리콘 기판의 아래에 배치되며, 상기 제1 및 제2 영역들에 걸쳐 형성된 후면 전계 효과층 및 상기 후면 전계 효과층의 아래에 배치되며, 상기 후면 전계 효과층과 전기적으로 연결된 하부 전극 구조물을 포함한다. 여기서, 상기 후면 전계 효과층은 상기 제1 및 제2 영역들에 걸쳐 균일한 두께를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 전극 구조물은 상기 제1 영역들에 형성된 버스바 전극들 및 상기 제2 영역에 형성된 후면 전극을 포함할 수 있다. 여기서, 상기 버스바 전극들 각각은 상기 후면 전계 효과층과 면접하는 알루미늄/은(Al/Ag)층 및 상기 알루미늄/은(Al/Ag) 층 아래에 형성된 은(Ag) 층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 후면 전극은 상기 후면 전계 효과층 아래에 균일하게 배치되며, 상기 버스바 전극들 각각은 상기 후면 전극과 면접하는 알루미늄/은(Al/Ag)층 및 상기 알루미늄/은(Al/Ag)층 아래에 형성된 은(Al)층을 포함할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예에 따른 결정질 실리콘 태양 전지의 제조 방법에 있어서, 제1 불순물을 내부로 도핑하여, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판을 준비한 후, 상기 결정질 실리콘 기판의 적어도 하나의 표면에 상기 제1 불순물에 대응되는 제2 불순물을 도핑하여 상기 결정질 실리콘 기판의 표면에 결정질 실리콘층을 형성한다. 상기 결정질 실리콘층의 상부에 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물을 형성하고, 상기 결정질 실리콘 기판 하부에 예비 하부전극구조물을 형성한 후, 상기 예비 하부전극구조물을 열처리하여, 상기 결정질 실리콘 기판 하부에 하부 전극 구조물 및 상기 하부 전극 구조물과 상기 제1 및 제2 영역들 사이에 후면 전계 효과층을 형성한다.
본 발명의 일 실시예에 있어서, 상기 예비 하부 전극 구조물은, 상기 제2 영역에 선택적으로 알루미늄 페이스트를 프린팅하여 알루미늄(Al) 층을 형성하고, 상기 제1 영역들에 선택적으로 알루미늄/은(Al/Ag) 페이스트를 프린팅하여 알루미늄/은(Al/Ag) 층을 형성함으로써 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 전극 구조물은, 상기 알루미늄(Al)층을 열처리하여 상기 제2 영역에 하부 전극을 형성하고, 상기 알루미늄/은(Al/Ag)층을 열처리하여, 상기 제1 영역들에 버스바 전극들을 형성하고, 상기 하부 전극 및 상기 버스바 전극들은 인시튜로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 예비 하부 전극 구조물은, 상기 제1 영역들 및 제2 영역에 전체적으로 알루미늄(Al) 페이스트를 프린팅하여 알루미늄(Al) 층을 형성하고, 상기 제1 영역에 대응되는 상기 알루미늄(Al)층 아래에 선택적으로 알루미늄/은(Al/Ag) 혼합 페이스트를 프린팅하여 알루미늄/은(Al/Ag) 층을 형성함으로써 형성될 수 있다. 여기서, 상기 예비 하부 전극 구조물은, 상기 알루미늄/은(Al/Ag) 층 아래에 은(Ag) 페이스트를 프린팅하여 은(Ag) 층을 형성함으로써 이루어질 수 있다.
여기서, 상기 하부 전극 구조물 및 상기 후면 전계 효과층은, 상기 알루미늄(Al) 층을 열처리하여 상기 제1 및 2 영역들에 상기 후면 전계 효과층 및 상기 하부 전극을 형성하고, 상기 알루미늄/은(Al/Ag)층을 열처리하여, 상기 제1 영역들에 해당하는 상기 하부 전극 상에 버스바 전극들을 형성함으로써 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 결정질 실리콘 기판의 양 표면들에 상기 결정질 실리콘층들이 형성될 경우 상기 결정질 실리콘 기판의 후면에 형성된 결정질 실리콘층을 추가적으로 제거할 수 있다.
본 발명의 실시예에 따른 결정질 실리콘 태양 전지 및 이의 제조 방법에 따르면, 알루미늄/은 혼합 페이스트를 이용하여 하부 전극 구조물을 형성함에 따라 결정질 실리콘 기판에 전체적으로 후면 전계 효과층을 형성되고 이에 따라 전자/전공의 재결합에 따른 광전류 손실이 억제될 수 있다. 또한 구리로 이루어진 표면 전극과 버스 바 전극이 안정적으로 접착됨에 따라 태양 전지의 불량이 억제될 수 있다.
도 1은 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지의 제조 방법을 설명하기 위한 순서도이다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예에 따라 알루미늄/은 페이스트에 대한 알루미늄의 함량에 따른 전류 밀도를 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 대상물들의 크기와 양은 본 발명의 명확성을 기하기 위하여 실제보다 확대 또는 축소하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 명세서 상에 기재된 특징, 단계, 기능, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 다른 특징들이나 단계, 기능, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지(100)는 결정질 실리콘 기판(110), 결정질 실리콘층(120), 상부 전극 구조물(150), 후면 전계 효과층(140) 및 하부 전극 구조물(130)을 포함한다.
상기 결정질 실리콘 기판(110)은 결정질 결정 구조를 갖는 실리콘 물질로 이루어진다. 상기 실리콘 물질은 예를 들면, 단결정 결정 구조 또는 다결정 결정 구조를 가질 수 있다. 상기 결정질 실리콘 기판(110)의 내부에는 제1 불순물이 도핑된다. 상기 제1 불순물은 예를 들면 붕소, 알루미늄, 갈륨, 인듐, 탄탈륨과 같은 P형 원소를 포함할 수 있다. 이와 다르게, 상기 제1 불순물은 인, 비소, 안티몬, 비스무트와 같은 N형 원소를 포함할 수 있다. 이하, 제1 불순물은 P형 원소에 해당하는 것으로 기술한다.
상기 결정질 실리콘 기판(110)은 제1방향으로 상호 이격되어 연장된 제1 영역들(101) 및 상기 제1 영역들(101) 사이에 해당하는 제2 영역(106)으로 구획될 수 있다. 상기 제1 영역들(101)은 각각 스트라이프 형상을 가질 수 있다.
상기 제1 영역(101)에는 후술하는 하부 전극 구조물(130) 중 버스 바들(133)이 각각 배치되는 영역에 해당하는 반면에, 상기 제2 영역(106)에는 후술하는 하부 전극 구조물(130) 중 후면 전극(134)이 배치되는 영역에 해당한다.
상기 결정질 실리콘층(120)은 상기 결정질 실리콘 기판(110) 상에 배치된다. 상기 결정질 실리콘층(120)은 상기 결정질 실리콘 기판(110)과 동일한 결정 구조를 가질 수 있다. 또한, 상기 결정질 실리콘층(120)에는 제1 불순물에 대응되는 제2 불순물이 도핑된다. 즉, 상기 제1 불순물이 P형 원소에 해당할 경우, 상기 제2 불순물은 N형 원소에 해당한다. 따라서, 상기 결정질 실리콘 기판(110) 및 상기 결정질 실리콘층(120)은 상호 면접하여 P-N 접합을 형성한다. 한편, 상기 결정질 실리콘층(120)은 10 내지 1,000 nm 의 두께를 가질 수 있다.
상기 상부 전극 구조물(150)은 상기 결정질 실리콘층(120) 상부에 배치된다. 상기 상부 전극 구조물(150)은 상호 이격된 전면 전극들을 포함한다. 상기 전면 전극은 상대적으로 우수한 전기 전도성을 갖는 물질로 이루어질 수 있다. 예를 들면, 상기 전면 전극은, 백금, 금, 은, 알루미늄 또는 구리 등을 이용하여 형성될 수 있다.
상기 후면 전계 효과층(140)은 상기 결정질 실리콘 기판(110)의 하부면 아래에 배치된다. 상기 후면 전계 효과층(140)은 상기 제1 영역들(101) 및 상기 제2 영역(106)에 걸쳐서 형성된다. 또한 상기 후면 전계 효과층(140)은 균일한 두께를 갖도록 형성될 수 있다. 따라서, 상기 후면 전계 효과층(140)이 상기 제1 영역들(101) 및 상기 제2 영역(106)에 걸쳐서 형성됨에 따라 태양 전지의 구동시 상기 제2 영역(106) 뿐만 아니라 상기 제1 영역들(101)에서도 전자 및 전공의 재결합에 의한 광전류 손실이 억제될 수 있다. 결과적으로 본 발명에 따른 결정질 실리콘 태양 전지(100)가 개선된 광변환 효율을 가질 수 있다.
상기 후면 전계 효과층(140)은 상기 하부 전극 구조물(130)에 포함된 알루미늄이 상기 결정질 실리콘 기판(110)의 후면으로 확산됨으로써 알루미늄(Al)을 포함할 수 있다.
상기 하부 전극 구조물(130)은 상기 후면 전계 효과층(140) 아래에 배치된다. 상기 하부 전극 구조물(130)은 상기 후면 전계 효과층(140)에 전기적으로 연결된다. 예를 들면, 상기 하부 전극 구조물(130)은 제1 영역들(101)에 형성된 버스바 전극들(133) 및 상기 제2 영역(106)에 형성된 후면 전극(134)을 포함한다.
본 발명의 일 실시예에 있어서, 상기 버스바 전극들(133) 각각은 상기 후면 전계 효과층(140)과 면접하는 알루미늄/은(Al/Ag)층(131) 및 상기 알루미늄/은(Al/Ag)층(131) 아래에 배치된 은(Ag)층(132)을 포함할 수 있다.
상기 알루미늄/은(Al/Ag)층(131)은 상기 후면 전계 효과층(140) 및 상기 은(Ag)층(132) 사이에 개재됨으로써 상기 은(Ag)층을 견고하게 상기 후면 전계 효과층(140)에 고정될 수 있도록 한다.
상기 은(Ag)층(132)은 태양전지의 표면 전극(미도시)과 전기적으로 연결될 수 있다. 상기 표면 전극이 구리로 이루어 질 경우, 상기 표면 전극 및 상기 은(Ag)층(132)은 상대적으로 높은 접착성을 가진다. 따라서, 상기 표면 전극 및 상기 은(Ag)층(132)이 안정적인 연결될 수 있다.
본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지(100)는 반사 방지층(160)을 더 포함할 수 있다.
상기 반사 방지층(160)은 상기 상부 전극 구조물(150) 및 상기 결정질 실리콘층(120) 사이에 개재된다. 상기 반사 방지층(160)은 외부광이 태양 전지로부터 반사되는 것을 억제하여 태양전지의 광전 효율을 개선한다. 상기 반사 방지층(160)은 예를 들면, 실리콘 질화막, 인듐 주석 산화물, 인듐 아연 산화물 또는 아연 산화물 등으로 이루어질 수 있다.
도 2는 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지(200)는 결정질 실리콘 기판(210), 결정질 실리콘층(220), 상부 전극 구조물(250), 후면 전계 효과층(240) 및 하부 전극 구조물(230)을 포함한다. 상기 결정질 실리콘 기판(210), 상기 결정질 실리콘층(220), 상기 상부 전극 구조물(250) 및 상기 후면 전계 효과층(240)을 도1을 참고로 전술하였으므로 이하 하부 전극 구조물에 대하여 상술하기로 한다.
상기 하부 전극 구조물(230)은 상기 후면 전계 효과층(240) 아래에 배치된다. 상기 하부 전극 구조물(230)은 상기 후면 전계 효과층(240)에 전기적으로 연결된다. 예를 들면, 상기 하부 전극 구조물(230)은 제1 영역들에 형성된 버스바 전극들(233) 및 상기 제1 영역들(201)과 상기 제2 영역(206)에 형성된 후면 전극(234)을 포함한다.
상기 후면 전극(234)은 상기 후면 전계 효과층(240) 아래에 상기 제1 영역들(201) 및 제2 영역(206)에 걸쳐서 전체적으로 배치된다. 또한, 상기 버스바 전극들(233) 각각은 상기 후면 전극(234)과 면접하는 알루미늄/은(Al/Ag)층(231) 및 상기 알루미늄/은(Al/Ag)층(231) 아래에 배치된 은(Ag)층(232)을 포함할 수 있다.
상기 알루미늄/은(Al/Ag)층(231)은 상기 후면 전극(234) 및 상기 은(Ag)층 (232)사이에 개재됨으로써 상기 은(Ag)층(232)을 견고하게 상기 후면 전극(234)에 고정될 수 있도록 한다.
상기 은(Ag)층(232)은 태양전지의 표면 전극(미도시)과 전기적으로 연결될 수 있다. 상기 표면 전극이 구리로 이루어 질 경우, 상기 표면 전극 및 상기 은(Ag)층(232)은 상대적으로 높은 접착성을 가진다. 따라서, 상기 표면 전극 및 상기 은(Ag)층(232)이 안정적으로 연결될 수 있다.
도 3은 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지의 제조 방법을 설명하기 위한 순서도이다. 도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 3 및 도 4a를 참조하면, 본 발명의 일 실시예에 따른 결정질 실리콘 태양 전지의 제조 방법에 있어서, 결정질 실리콘 기판(110)을 준비한다.(S100) 상기 결정질 실리콘 기판(110)에는 그 내부에 제1 불순물이 도핑된다. 상기 제1 불순물은 예를 들면 붕소, 알루미늄, 갈륨, 인듐, 탄탈륨과 같은 P형 원소를 포함할 수 있다. 이와 다르게, 상기 제1 불순물은 인, 비소, 안티몬, 비스무트와 같은 N형 원소를 포함할 수 있다. 이하, 제1 불순물은 P형 원소에 해당하는 것으로 기술한다.
상기 결정질 실리콘 기판(110)은 제1방향으로 상호 이격되어 연장된 제1 영역들(101) 및 상기 제1 영역들(101) 사이에 해당하는 제2 영역(106)으로 구획될 수 있다. 상기 제1 영역들(101)은 각각 스트라이프 형상을 가질 수 있다. 상기 제1 영역들(101)에는 후술하는 하부 전극 구조물(130, 도 1 참조) 중 버스 바들(133, 도 1 참조)이 각각 배치되는 영역에 해당하는 반면에, 상기 제2 영역(106)에는 후술하는 하부 전극 구조물 중 후면 전극(134, 도 1 참조)이 배치되는 영역에 해당에 해당한다.
도 3 및 도 4b를 참조하면, 상기 결정질 실리콘 기판(110)의 적어도 하나의 표면에 제2 불순물을 도핑하여 상기 결정질 실리콘 기판(110)의 표면에 결정질 실리콘층(120)을 형성한다.(S200)
상기 제1 불순물이 P형 원소에 해당할 경우, 상기 제2 불순물은 인, 비소, 안티몬, 비스무트와 같은 N형 원소에 해당한다. 따라서, 상기 결정질 실리콘 기판(110) 및 상기 결정질 실리콘층(120)은 상호 면접하여 P-N 접합을 형성한다. 한편, 상기 결정질 실리콘층(120)은 10 내지 1,000 nm 의 두께를 가지도록 형성할 수 있다.
상기 결정질 실리콘층(120)은 예를 들면, POCl3 를 함께 공급하여 약 800℃의 온도에서 약 25분간 확산 공정을 통하여 상기 제2 불순물을 도핑하여 형성될 수 있다. 이때 상기 확산 공정 공정에서 형성되는 PSG(phosphorous silicate glass)를 제거하는 공정이 추가적으로 수행될 수 있다. 이때, 상기 결정질 실리콘 기판의 하부 표면에 결정질 실리콘층(121)이 추가적으로 형성될 수 있다.
도 3 및 도 4c를 참조하면, 상기 결정질 실리콘층(120) 상에 반사 방지층(160)을 형성한다. 상기 반사 방지층(160)은 예를 들면 실리콘 질화물로 이루어질 수 있다. 상기 반사 방지층(160)은 플라즈마 증대 화학기상증착(plasma enhanced chemical vapor deposition) 공정을 통하여 형성될 수 있다.
도 3 및 도 4d를 참조하면, 상기 결정질 실리콘층(120) 상부에 상부 전극 구조물(150)을 형성한다.(S300) 즉, 상기 반사 방지층(160) 상에 상부 전극 구조물(150)을 형성한다. 상기 상부 전극 구조물(150)은 상대적으로 우수한 전기 전도성을 갖는 금속으로 이루어질 수 있다. 예를 들면, 상기 상부 전극 구조물(150)은 백금, 금, 은, 알루미늄 또는 구리 등을 이용하여 형성될 수 있다.
상기 상부 전극 구조물(150)은 직접 인쇄 공정을 통하여 형성될 수 있다. 이 경우, 도전성 페이스트가 이용될 수 있다. 상기 도전성 페이스트는 금속 입자, 바인더 및 용매로 이루어질 수 있다. 상기 직접 인쇄 공정은 예를 들면, 스크린 인쇄, 프렉소 인쇄, 로터리 인쇄, 그라비어 인쇄, 옵셋 인쇄 등을 들 수 있다. 상기 직접 인쇄 공정에 이용되는 도전성 페이스트는 유기물을 포함하므로 상기 유기물을 제거하기 위한 열처리 공정이 후속하여 수행될 수 있다.
도 3 및 도 4e를 참조하면, 상기 결정질 실리콘 기판(110) 하부에 예비 하부 전극 구조물(138)을 형성한다.(S400) 예를 들면, 상기 예비 전극 구조물(138)을 형성하기 위하여, 상기 제2 영역에 선택적으로 알루미늄 페이스트를 프린팅하여 상기 제2 영역에 알루미늄층(137)을 형성한다. 상기 알루미늄 페이스트는 알루미늄 입자, 바인더 및 용매로 이루어질 수 있다. 또한, 제1 영역들에 알루미늄/은 혼합 페이스트를 선택적으로 프린팅하여 상기 알루미늄/은(Al/Ag)층(136)을 형성한다. 상기 알루미늄/은 혼합 페이스트는 알루미늄 입자, 은 입자, 바인더 및 용매로 이루어질 수 있다.
본 발명의 다른 실시예에 있어서, 상기 예비 전극 구조물(138)을 형성하기 위하여, 제1 영역들 및 제2 영역에 알루미늄 페이스트를 프린팅하여 상기 결정질 실리콘 기판 하부에 알루미늄층을 형성한다. 상기 알루미늄 페이스트는 알루미늄 입자, 바인더 및 용매로 이루어질 수 있다. 또한, 상기 제1 영역들에 알루미늄/은 혼합 페이스트를 선택적으로 프린팅하여 상기 알루미늄층 상에 상기 알루미늄/은(Al/Ag)층을 형성한다. 상기 알루미늄/은 혼합 페이스트는 알루미늄 입자, 은 입자, 바인더 및 용매로 이루어질 수 있다.
도 3 및 도 1을 참조하면, 상기 예비 하부 전극 구조물(138)을 열처리 공정을 통하여, 상기 결정질 실리콘 기판(110) 하부에 하부 전극 구조물(130) 및 상기 하부 전극 구조물(130)과 상기 제1 및 제2 영역들에 후면 전계 효과층(140)을 형성한다(S500).
상기 열처리 공정에서, 상기 알루미늄(Al)층(137)에서 유기물이 제거되어 상기 제2 영역(106)에 하부 전극(134)을 형성하고, 상기 알루미늄/은(Al/Ag)층(136)에서 유기물이 제거되어 상기 제1 영역들(101)에 버스바 전극들(133)을 형성한다. 여기서, 상기 하부 전극(134) 및 상기 버스바 전극들(133)은 인시튜로 형성될 수 있다. 또한, 상기 열처리 공정에서, 상기 알루미늄(Al)층(137) 및 상기 알루미늄/은(Al/Ag)층(136)의 알류미늄이 상기 결정질 실리콘 기판(110) 내부로 확산되어 상기 후면 전계 효과층(140)이 상기 제1 및 제2 영역들(101, 106)에 걸쳐서 상기 결정질 실리콘 기판(110) 하부에 형성될 수 있다.
본 발명의 다른 실시예에 있어서, 상기 예비 전극 구조물을 형성하기 위하여, 제1 영역들 및 제2 영역(도 1 참조)에 알루미늄(Al)층이 형성되고, 상기 알루미늄(Al)층 아래에 상기 알루미늄/은(Al/Ag)층이 형성될 경우, 상기 열처리 공정에서 상기 알루미늄(Al)층에서 유기물이 제거되어 상기 제1 영역들 및 상기 제2 영역에 하부 전극(234; 도 2 참조)을 형성하고, 상기 알루미늄/은(Al/Ag)층에서 유기물이 제거되어 상기 제1 영역들에 버스바 전극들(233; 도 2 참조)을 상기 하부 전극 아래에 형성한다. 여기서, 상기 하부 전극(234) 및 상기 버스바 전극들(233)은 인시튜로 형성될 수 있다. 또한, 상기 열처리 공정에서, 상기 후면 전계 효과층(240; 도 2 참조)은 상기 제1 및 제2 영역들에 걸쳐서 상기 결정질 실리콘 기판(210; 도 2 참조) 하부에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 열처리 공정 전에, 상기 알루미늄/은(A/Ag)층 아래에 추가적으로 은(Ag) 페이스트를 프린팅하여 은(Ag)층을 형성할 수 있다. 상기 은(Ag)은 후속하는 열처리 공정에서 경화되어 상기 버스바 전극의 일부를 이룰 수 있다. 따라서, 상기 버스바 전극이 은(Ag)층을 포함함에 따라 상기 버스바 전극이 구리로 이루어 진 표면 전극과 상대적으로 안정적인 연결을 가능하게 한다.
본 발명의 일 실시예에 있어서, 상기 결정질 실리콘 기판(110)의 양 표면들에 상기 결정질 실리콘층들(120, 121)이 형성될 경우, 상기 결정질 실리콘 기판(110)의 후면에 형성된 결정질 실리콘층(121)을 제거하는 공정이 추가적으로 수행될 수 있다. 상기 결정질 실리콘층(121)은 에치백 공정을 통하여 제거될 수 있다. 후속하는 열처리 공정에서 상기 후면 전계 효과층(140)이 상기 결정질 실리콘 기판 아래에 균일하게 형성됨에 따라 광변환 효율이 개선될 수 있다.
상기 제1 영역들에 알루미늄/은 혼합 페이스트를 선택적으로 프린팅하여 상기 알루미늄/은(Al/Ag)층(136)을 형성할 경우, 상기 알루미늄/은 혼합 페이스트는 알루미늄 입자, 은 입자, 바인더 및 용매로 이루어질 수 있다. 상기 알루미늄 입자 및 은 입자의 비율은 조절될 수 있다. 알루미늄 입자 및 은 입자의 비율에 따른 회로 전류(Jsc), 개방 회로 전압(Voc), 필팩터(fill factor; FF) 및 효율(η)는 아래 표1을 참조로 설명하기로 한다. 또한, 도 5는 본 발명의 실시예에 따라 알루미늄/은 페이스트에 대한 알루미늄의 함량에 따른 전류 밀도를 나타내는 그래프이다.
Al 함량(%) 0 1 3 5 10 30 50 90 100
Jsc(mA/cm2) 32.7 33.9 33.9 33.7 33.3 33.3 33.3 36 36.3
Voc(mV) 583 585 585 584 583 581 584 608 623
FF(%) 25.7 62.1 71 75.8 76.8 78.1 78.6 78.5 77.8
효율(η, %) 4.9 12.3 14.1 14.9 14.9 14.1 15.3 17.5 17.6
도 5 및 표1을 참조하면, 알루미늄/은 혼합 페이스트를 선택적으로 프린팅하여 상기 알루미늄/은(Al/Ag)층을 형성한 후 이를 열처리하여 버스바 전극을 형성할 경우 알루미늄 함량이 증가할수록 태양전지의 효율이 개선됨을 확인할 수 있다.
상술한 본 발명에 따르면, 알루미늄/은 혼합 페이스트를 이용하여 하부 전극 구조물을 형성함에 따라 결정질 실리콘 기판에 전체적으로 후면 전계 효과층을 형성되고 이에 따라 전자/전공의 재결합에 따른 광전류 손실이 억제될 수 있다. 또한 구리로 이루어진 표면 전극과 버스 바 전극이 안정적으로 접착됨에 따라 태양 전지의 불량이 억제될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 제1 불순물이 도핑되며, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판;
    상기 결정질 실리콘 기판 상에 배치되며, 상기 제1 불순물에 반대되는 타입의 제2 불순물이 도핑된 결정질 실리콘층;
    상기 결정질 실리콘층의 상부에 배치되며, 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물;
    상기 결정질 실리콘 기판의 아래에 배치되며, 상기 제1 및 제2 영역들에 걸쳐 형성된 후면 전계 효과층; 및
    상기 후면 전계 효과층의 아래에 배치되며, 상기 후면 전계 효과층과 전기적으로 연결된 하부 전극 구조물을 포함하고,
    상기 하부 전극 구조물은 상기 제1 영역들에 선택적으로 형성된 버스바 전극들 및 상기 제2 영역에 선택적으로 형성된 후면 전극을 포함하고,
    상기 버스바 전극들 각각은 상기 후면 전계 효과층과 면접하는 알루미늄/은(Al/Ag)층 및 상기 알루미늄/은(Al/Ag) 층 아래에 형성된 은(Ag) 층을 포함하는 것을 특징으로 하는 결정질 실리콘 태양 전지.
  5. 제1 불순물이 도핑되며, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판;
    상기 결정질 실리콘 기판 상에 배치되며, 상기 제1 불순물에 반대되는 타입의 제2 불순물이 도핑된 결정질 실리콘층;
    상기 결정질 실리콘층의 상부에 배치되며, 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물;
    상기 결정질 실리콘 기판의 아래에 배치되며, 상기 제1 및 제2 영역들에 걸쳐 형성된 후면 전계 효과층; 및
    상기 후면 전계 효과층의 아래에 배치되며, 상기 후면 전계 효과층과 전기적으로 연결된 하부 전극 구조물을 포함하고,
    상기 하부 전극 구조물은 상기 제1 영역 및 제2 영역들에 걸쳐서 상기 후면 전계 효과층 아래에 균일하게 배치된 후면 전극 및 상기 제1 영역들에 선택적으로 형성된 버스바 전극들을 포함하고,
    상기 버스바 전극들 각각은 상기 후면 전극과 면접하는 알루미늄/은(Al/Ag)층 및 상기 알루미늄/은(Al/Ag)층 아래에 형성된 은(Ag)층을 포함하는 것을 특징으로 하는 결정질 실리콘 태양 전지.
  6. 삭제
  7. 삭제
  8. 제1 불순물을 내부로 도핑하여, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판을 준비하는 단계;
    상기 결정질 실리콘 기판의 적어도 하나의 표면에 상기 제1 불순물에 반대되는 타입의 제2 불순물을 도핑하여 상기 결정질 실리콘 기판의 표면에 결정질 실리콘층을 형성하는 단계;
    상기 결정질 실리콘층의 상부에, 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물을 형성하는 단계;
    상기 결정질 실리콘 기판 하부에 예비 하부전극구조물을 형성하는 단계; 및
    상기 예비 하부전극구조물을 열처리하여, 상기 결정질 실리콘 기판 하부에 하부 전극 구조물 및 상기 하부 전극 구조물과 상기 제1 및 제2 영역들 사이에 후면 전계 효과층을 형성하는 단계를 포함하고,
    상기 결정질 실리콘 기판의 하부에 예비 하부전극구조물을 형성하는 단계는,
    상기 제2 영역에 선택적으로 알루미늄 페이스트를 프린팅하여 알루미늄(Al) 층을 형성하는 단계; 및
    상기 제1 영역들에 선택적으로 알루미늄/은(Al/Ag) 페이스트를 프린팅하여 알루미늄/은(Al/Ag) 층을 형성하는 단계를 포함하고,
    상기 하부 전극 구조물 및 상기 후면 전계 효과층을 형성하는 단계는,
    상기 알루미늄(Al)층을 열처리하여 상기 제2 영역에 하부 전극을 형성하는 단계; 및
    상기 알루미늄/은(Al/Ag)층을 열처리하여, 상기 제1 영역들에 버스바 전극들을 형성하는 단계를 포함하는 것을 특징으로 하는 결정질 실리콘 태양 전지의 제조 방법.
  9. 제1 불순물을 내부로 도핑하여, 제1 방향으로 각각 이격되어 연장된 적어도 두 개의 제1 영역들 및 상기 제1 영역들 사이에 해당하는 제2 영역으로 구획되는 결정질 실리콘 기판을 준비하는 단계;
    상기 결정질 실리콘 기판의 적어도 하나의 표면에 상기 제1 불순물에 반대되는 타입의 제2 불순물을 도핑하여 상기 결정질 실리콘 기판의 표면에 결정질 실리콘층을 형성하는 단계;
    상기 결정질 실리콘층의 상부에, 상기 결정질 실리콘층과 전기적으로 연결된 상부 전극 구조물을 형성하는 단계;
    상기 결정질 실리콘 기판 하부에 예비 하부전극구조물을 형성하는 단계; 및
    상기 예비 하부전극구조물을 열처리하여, 상기 결정질 실리콘 기판 하부에 하부 전극 구조물 및 상기 하부 전극 구조물과 상기 제1 및 제2 영역들 사이에 후면 전계 효과층을 형성하는 단계를 포함하고,
    상기 결정질 실리콘 기판의 하부에 예비 하부전극구조물을 형성하는 단계는,
    상기 제1 영역들 및 제2 영역에 전체적으로 알루미늄(Al) 페이스트를 프린팅하여 알루미늄(Al) 층을 형성하는 단계; 및
    상기 제1 영역에 대응되는 상기 알루미늄(Al)층 아래에 선택적으로 알루미늄/은(Al/Ag) 혼합 페이스트를 프린팅하여 알루미늄/은(Al/Ag) 층을 형성하는 단계를 포함하고,
    상기 하부 전극 구조물 및 상기 후면 전계 효과층을 형성하는 단계는,
    상기 알루미늄(Al) 층을 열처리하여 상기 제1 및 2 영역들에 걸쳐 상기 후면 전계 효과층 및 상기 하부 전극을 형성하는 단계; 및
    상기 알루미늄/은(Al/Ag)층을 열처리하여, 상기 제1 영역들에 해당하는 상기 하부 전극 아래에 버스바 전극들을 형성하는 단계를 포함하는 것을 특징으로 하는 결정질 실리콘 태양 전지의 제조 방법.
  10. 제9항에 있어서, 상기 결정질 실리콘 기판의 하부에 예비 하부 전극 구조물을 형성하는 단계는, 상기 알루미늄/은(Al/Ag) 층 아래에 은(Ag) 페이스트를 프린팅하여 은(Ag) 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 결정질 실리콘 태양 전지의 제조 방법.
  11. 삭제
  12. 제8항 및 제9항 중 어느 하나의 항에 있어서, 상기 결정질 실리콘 기판의 양 표면들에 상기 결정질 실리콘층들이 형성될 경우, 상기 결정질 실리콘 기판의 후면에 형성된 결정질 실리콘층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 결정질 실리콘 태양 전지의 제조 방법.
KR1020120026615A 2012-03-15 2012-03-15 결정질 실리콘 태양 전지 및 이의 제조방법 KR101356849B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120026615A KR101356849B1 (ko) 2012-03-15 2012-03-15 결정질 실리콘 태양 전지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120026615A KR101356849B1 (ko) 2012-03-15 2012-03-15 결정질 실리콘 태양 전지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130104776A KR20130104776A (ko) 2013-09-25
KR101356849B1 true KR101356849B1 (ko) 2014-02-03

Family

ID=49453549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026615A KR101356849B1 (ko) 2012-03-15 2012-03-15 결정질 실리콘 태양 전지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101356849B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741626B2 (ja) 2017-06-26 2020-08-19 信越化学工業株式会社 高効率裏面電極型太陽電池及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040100207A (ko) * 2003-05-22 2004-12-02 준 신 이 황화아연 반사방지막을 갖는 실리콘 태양전지 및 그제조방법
KR20050045047A (ko) * 2003-11-10 2005-05-17 준 신 이 친산화성 금속박막을 이용한 낮은 접촉저항과 반사방지막실리콘 태양전지 및 그 제조방법
KR20100023508A (ko) * 2008-08-22 2010-03-04 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040100207A (ko) * 2003-05-22 2004-12-02 준 신 이 황화아연 반사방지막을 갖는 실리콘 태양전지 및 그제조방법
KR20050045047A (ko) * 2003-11-10 2005-05-17 준 신 이 친산화성 금속박막을 이용한 낮은 접촉저항과 반사방지막실리콘 태양전지 및 그 제조방법
KR20100023508A (ko) * 2008-08-22 2010-03-04 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Also Published As

Publication number Publication date
KR20130104776A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
KR101144810B1 (ko) 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
KR101225978B1 (ko) 태양전지 및 그 제조방법
JP2009164544A (ja) 太陽電池のパッシベーション層構造およびその製造方法
JP2015130527A (ja) 太陽電池及びその製造方法
EP2595196B1 (en) Solar cell element
KR100953618B1 (ko) 태양 전지
CN102487102A (zh) 太阳能电池及其制备方法
WO2015114922A1 (ja) 光電変換装置および光電変換装置の製造方法
KR101356849B1 (ko) 결정질 실리콘 태양 전지 및 이의 제조방법
EP3340316B1 (en) Solar cell having high photoelectric conversion efficiency, and method for manufacturing solar cell having high photoelectric conversion efficiency
KR101300803B1 (ko) 고상성장을 이용한 태양전지 도핑층 형성방법
KR101223061B1 (ko) 태양전지의 제조방법 및 그를 이용하여 제조된 태양전지
KR20130057285A (ko) 광전변환소자 및 그 제조 방법
KR101338642B1 (ko) 결정질 실리콘 태양 전지의 제조방법
KR102065595B1 (ko) 태양 전지의 제조 방법
KR101909821B1 (ko) 태양전지의 전극 제조방법
KR20090019600A (ko) 고효율 태양전지 및 그의 제조방법
CN105070789B (zh) 一种晶体硅太阳能电池发射极的制备方法
TWI481060B (zh) 太陽能電池的製作方法
KR101223055B1 (ko) 태양전지의 제조방법 및 그를 이용하여 제조되는 태양전지
CN110800114B (zh) 高效背面电极型太阳能电池及其制造方法
KR101176133B1 (ko) 얼라인 마크를 포함하는 스크린 마스크, 태양전지 및 태양전지 제조방법
KR20130008913A (ko) 고상성장을 이용한 태양전지 도핑층 형성방법
KR101162162B1 (ko) 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
KR101274423B1 (ko) 태양전지의 선택적 에미터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 7