KR101351203B1 - 표시 제어 구동 장치 및 표시 시스템 - Google Patents

표시 제어 구동 장치 및 표시 시스템 Download PDF

Info

Publication number
KR101351203B1
KR101351203B1 KR1020060092905A KR20060092905A KR101351203B1 KR 101351203 B1 KR101351203 B1 KR 101351203B1 KR 1020060092905 A KR1020060092905 A KR 1020060092905A KR 20060092905 A KR20060092905 A KR 20060092905A KR 101351203 B1 KR101351203 B1 KR 101351203B1
Authority
KR
South Korea
Prior art keywords
signal
liquid crystal
display
period
circuit
Prior art date
Application number
KR1020060092905A
Other languages
English (en)
Other versions
KR20070034956A (ko
Inventor
가즈히로 오까무라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20070034956A publication Critical patent/KR20070034956A/ko
Application granted granted Critical
Publication of KR101351203B1 publication Critical patent/KR101351203B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Nonlinear Science (AREA)
  • Computer Graphics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 피크 전류를 줄여 EMI의 발생을 억제할 수 있는 표시 구동 장치(액정 드라이버, 액정 구동용 반도체 집적 회로)를 제공한다. 표시 화상 데이터를 받아 컬러 액정 패널(100)의 신호선(SL1∼SL720)에 인가될 화상 신호를 생성하고, 1라인의 동일색의 화소의 구동 신호를 통합해서 출력하는 액정 표시 제어 구동 장치(200)에서, 동일색의 화소의 화상 신호를 복수의 그룹으로 나눈다. 그리고, 실질적인 프레임 주기를 떨어뜨릴 수 있는 기간에서는, 1 수평 기간에 대응한 주기를 갖는 라인 클록의 주기를 늘리고, 화상 신호의 출력 타이밍을 상기 그룹마다 조금씩 어긋나게 함과 함께, 각 그룹의 출력 순서를 주기적으로 변화시키도록 하였다.
액정 패널, TFT, 진동자, 셀렉터, 휴대 전화기

Description

표시 제어 구동 장치 및 표시 시스템{DISPLAY CONTROL/DRIVE DEVICE AND DISPLAY SYSTEM}
도 1은 본 발명을 적용한 액정 컨트롤러 드라이버의 개략적인 구성을 도시하는 블록도.
도 2는 본 발명을 적용한 액정 컨트롤러 드라이버에 의해 구동되는 LTPS 액정 패널의 구성예를 도시하는 회로 구성도.
도 3은 본 발명을 적용한 액정 컨트롤러 드라이버로부터 출력되는 통상 모드에서의 소스선 구동 신호의 출력 타이밍을 도시하는 타이밍차트.
도 4는 본 발명을 적용한 액정 컨트롤러 드라이버에서의 타이밍 발생 회로 내의 주요부의 회로 구성예를 도시하는 블록도.
도 5는 본 발명을 적용한 액정 컨트롤러 드라이버로부터 출력되는 실질적인 프레임 주기가 느린 모드에서의 소스선 구동 신호의 출력 타이밍을 도시하는 타이밍차트.
도 6은 실시예의 액정 컨트롤 드라이버를 적용한 시스템에서 파셜 표시를 행하는 경우의 표시 화면과 표시 에리어의 관계를 도시하는 설명도.
도 7은 실시예의 액정 드라이버에서, 파셜 표시 모드에서의 게이트 인에이블 신호와 라인 클록의 관계를 도시하는 타이밍차트.
도 8은 본 발명의 액정 컨트롤러 드라이버를 사용한 휴대 전화기의 시스템 구성예를 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
100: 액정 패널
200: 액정 표시 제어 구동 장치(액정 컨트롤러 드라이버 IC)
201: 발진 회로
210: 타이밍 발생 회로
211: 분위 회로
214: 클록 선택 절환 회로
220: 제어부
222: 컨트롤 레지스터
222a: 모드 레지스터
230: 표시 RAM
241, 243: 표시 화상 데이터 래치 회로
244: 소스선 구동 회로
245: 계조 전압 생성 회로
S1∼S240: 소스선 구동 신호
SL1∼SL240: 액정 패널의 소스선
CK0: 기준 클록 신호
LCK0, LCK1: 1 수평 기간을 나타내는 라인 클록
FLM: 1프레임 기간을 나타내는 클록
[특허 문헌 1] 일본 특개 2003-233358호 공보
[특허 문헌 2] 일본 특개 2004-029540호 공보
본 발명은, 표시 패널을 구동하는 표시 제어 구동 장치 및 반도체 집적 회로화된 표시 제어 구동 장치의 구동 신호의 출력 방식에 적용하기에 유효한 기술에 관한 것으로, 예를 들면 LTPS(저온 폴리실리콘) 액정 패널을 구동하는 액정 표시 제어 구동 장치 및 그것을 이용한 액정 표시 시스템에 이용하기에 유효한 기술에 관한 것이다.
근년, 휴대 전화기나 PDA(personal digital assistant) 등의 휴대용 전자 기기의 표시 장치로서는, 일반적으로 복수의 표시 화소가 매트릭스 형상으로 2차원 배열된 도트 매트릭스형 액정 패널이 이용되고 있고, 기기 내부에는 이 액정 패널의 표시 제어를 행하는 반도체 집적 회로화된 표시 제어 장치(액정 컨트롤러)나 액정 패널을 구동하는 액정 드라이버 혹은 드라이버를 내장한 표시 제어 구동 장치(액정 컨트롤러 드라이버)가 탑재되어 있다.
액정 드라이버는, 소스선에의 인가 타이밍을 부여하기 위해 입력된 라인 출력 신호에 동기해서 액정 패널의 구동 신호를 출력한다. 종래의 액정 드라이버에 서는, 모든 출력 단자로부터 동일한 타이밍에서 구동 신호가 출력되기 때문에, 액정 패널을 구동하기 위한 전류가 집중되어, 순간적으로 대전류가 흐르고, 이 대전류에 의해 전원 라인이나 신호 라인에 스파이크 형상의 노이즈가 발생하거나, 전원전압이 저하되거나 한다고 하는 과제가 있다.
일반적으로, 전자 기기는, 전파 환경이 복잡화됨에 따라, 기기 단체뿐만 아니고, 구성되는 시스템에서의 EMI(전기 자기 장해)를 고려할 필요가 있는데, 상기 종래의 액정 드라이버를 이용한 액정 모니터 장치에서는, 액정 패널의 소스선을 동시에 구동하기 때문에, 순간적으로 대전류가 흘러 전원 라인이나 신호 라인에 스파이크 형상의 노이즈가 발생함으로써, EMI가 발생될 우려가 있다. 이 EMI의 저감을 꾀하기 위해서도, 액정 패널을 구동하기 위한 전류가 집중되어 있는 것을 방지할 필요가 있다. 그래서, 복수의 소스 출력을 예를 들면 우절반과 좌절반과 같이 2 그룹으로 분할하여, 각각 출력 타이밍을 어긋나게 함으로써 전류의 집중을 회피하여, EMI의 발생을 억제하도록 한 소스 드라이버에 관한 발명이 제안되어 있다(특허 문헌 1).
한편, 근년, 액정 패널에는 저온 폴리실리콘을 사용한 LTPS 액정 패널이라고 불리는 것이 있다. 액정 패널은 글래스 기판을 사용하기 위해 제조 프로세스에서 고온의 공정을 이용할 수 없다. LTPS 액정 패널은, 아몰퍼스 실리콘을 레이저 어닐링 등에 의해 다결정화해서 폴리실리콘으로 변질시킨 것으로, 아몰퍼스 실리콘에 비해 트랜지스터의 고속 동작이 가능하다고 하는 이점이 있다.
그런데, 컬러 액정 패널은 R(적), G(녹), B(청)의 3원색의 화소를 포함하고 있고, 각 화소에는 화소 전극과 상기 화소 전극을 충방전하는 TFT(박막 트랜지스터)로 이루어지는 스위치 소자가 설치되고, 동일 열의 화소의 스위치 소자의 소스는 화상 신호를 전달하는 공통의 배선(소스선 혹은 데이터선이라고 불림)에 접속되어 있다.
종래의 컬러 액정 패널은 소스선마다 외부 단자가 설치되어 있기 때문에, 패널의 크기 즉 표시 도트수가 커질수록 외부 단자수가 많아진다. 액정 패널은 이 패널을 구동하는 반도체 집적 회로화된 표시 제어 구동 장치에 비하면 크기 때문에, 패널의 대형화에 수반하여 외부 단자수가 증가하여도 그다지 문제는 없지만, 반도체집적 회로화되는 표시 제어 구동 장치는 외부 단자수의 증가에 의해 칩 면적 및 패키지의 용적이 커지기 때문에, 가능한 한 외부 단자수는 적게 하고자 하는 요망이 있다.
LTPS 액정 패널은, 트랜지스터가 고속 동작 가능하기 때문에, 액정 패널측에 트랜지스터로 이루어지는 셀렉터를 설치하여 3색의 화소의 신호를 공통의 외부 단자로부터 시분할로 입력시키도록 구성할 수 있다. 이와 같이 3색의 화소의 신호를 공통의 외부 단자로부터 시분할로 입력시키도록 한 액정 컨트롤러 드라이버에 관한 발명으로서는, 예를 들면 특허 문헌 2에 개시된 것이 있다.
상기 특허 문헌 1에 기재된 발명에서는, 그룹화한 단위로 소스선을 구동하는 경우, 예를 들면 우절반의 소스선을 구동한 뒤 좌절만의 소스선을 구동한다고 하는 바와 같이, 타이밍은 어긋나지만 분할한 소스선 간의 구동 순서는 고정된 상태 그 대로이다. 그 때문에, EMI 대책으로서는 어느 정도의 효과를 얻을 수 있지만, 그룹화한 소스선간의 구동 순서가 동일한 상태 그대로이면, 소스선에 인가된 전압은 게이트선의 신호에 의해 온, 오프되는 TFT(박막 트랜지스터)를 통하여 화소 전극에 인가되기 때문에, 게이트선의 전압이 하강함으로써, 소스선의 전압이 화소 전극에 인가되지 않게 된다. 그 결과, 좌우의 소스선에서 실효 전압이 조금이기는 하지만 어긋나버려, 그에 의해서 액정 패널의 표시 화질이 저하될 우려가 있다.
또한, 상기 특허 문헌 2에 기재된 LTPS 액정 패널용의 드라이버에서는, 동일 라인의 동일색의 화소의 구동 신호는 동일한 타이밍에서 변화시키도록 하고 있다. 그 때문에 피크 전류에 의한 EMI의 발생이 충분히 억제되어 있지 않다고 하는 과제가 있다. 그래서, LTPS 액정 패널용의 드라이버에 특허 문헌 1에 기재된 발명을 적용하여, 동일 라인의 동일색의 화소의 구동 신호를 복수의 그룹으로 나누어 그룹마다 타이밍을 어긋나게 하여 구동하는 방식이 고려된다.
그러나, LTPS 액정 패널용의 드라이버에서, 3색의 화소의 신호를 공통의 외부 단자로부터 시분할로 입력시키도록 하는 경우, 1 수평 기간을 3분할해서 각 기간마다 다른 화소의 신호를 입력하면, 각 화소 전극을 충전하는데 할당되는 시간이 1/3로 감소한다. 게다가, 각 색의 화소의 구동 신호를 복수의 그룹으로 나누어 타이밍을 어긋나게 하여 구동하면, 각 화소 전극을 충전하는데 할당되는 시간이 더욱 감소한다. 그 때문에 액정 표시 제어 구동 장치측의 드라이버 내지는 앰프의 구동력을 높게 할 필요가 있어, 피크 전류를 유효하게 줄일 수 없다고 하는 과제가 있다.
본 발명의 목적은, 피크 전류를 줄여 EMI의 발생을 억제할 수 있는 표시 제어 구동 장치(액정 컨트롤러 드라이버, 액정 구동용 반도체 집적 회로)를 제공하는 것에 있다.
본 발명의 다른 목적은, 피크 전류를 줄여 전원 공급 능력을 낮춰 비용 절감을 도모할 수 있는 표시 제어 구동 장치를 제공하는 것에 있다.
본 발명의 또 다른 목적은, 피크 전류를 줄여 EMI의 발생을 억제하면서 고화질의 표시 구동을 행할 수 있는 표시 모드를 갖는 사용하기 편한 표시 제어 구동 장치를 제공하는 것에 있다.
본 발명의 상기 및 그 외의 목적과 신규한 특징에 대해서는, 본 명세서의 기술 및 첨부된 도면으로부터 명확해질 것이다.
본원에서 개시되는 발명 중 대표적인 것의 개요를 설명하면, 하기와 같다.
즉, 표시 화상 데이터를 받아 컬러 액정 패널의 신호선에 인가될 화상 신호를 생성하고, 1라인의 동일색의 화소의 구동 신호를 통합해서 출력하는 액정 표시 제어 구동 장치에 있어서, 동일색의 화소의 화상 신호를 복수의 그룹으로 나눈다. 그리고, 실질적인 프레임 주기를 떨어뜨릴 수 있는 기간에서는, 1 수평 기간에 대응한 주기를 갖는 라인 클록의 주기를 늘리어, 화상 신호의 출력 타이밍을 상기 그룹마다 조금씩 어긋나게 함과 함께, 각 그룹의 출력 순서를 주기적으로 변화시키도록 한 것이다.
상기한 수단에 의하면, 화상 신호의 출력 타이밍이 각 그룹마다 조금씩 어긋 나 있기 때문에, 전류가 집중해서 표시 패널에 흐르는 것을 방지할 수가 있고, 그에 의해 EMI를 저감시킬 수 있다. 또한, 1 수평 기간을 나타내는 라인 클록의 주기를 늘리어, 화상 신호의 출력 타이밍을 상기 그룹마다 조금씩 어긋나게 하기 때문에, 각 화소 전극을 충전하는데 할당되는 시간이 감소하는 일이 없기 때문에, 액정 표시 제어 구동 장치측의 드라이버 또는 앰프의 구동력을 높게 할 필요도 없어, 피크 전류를 줄일 수 있다. 그 결과, EMI의 발생을 억제할 수 있음과 함께, 내부 전원 회로의 전원 공급 능력을 낮춰 코스트 다운을 도모할 수 있다.
또한, 각 그룹의 출력 순서가 주기적으로 변화됨으로써, 평균하면 각 화소 전극에 화상 신호가 인가되는 시간이 동일해지고, 그에 의해 실효 전압이 균일해져 표시 화질의 저하를 회피할 수 있게 된다. 이에 의해, EMI 대책을 위해 표시 패널의 복수의 신호선(소스선)을 복수의 그룹으로 나누어 그룹 간에서 시간차를 두고 구동하도록 한 경우에도 표시 화질을 저하시키는 일이 없는 표시 제어 구동 장치(액정 컨트롤러 드라이버)를 얻을 수 있다.
여기서, 상기 실질적인 프레임 주기를 떨어뜨릴 수 있는 기간으로서는, 예를 들면 표시 화면의 일부의 영역에 표시(이하, 파셜 표시라고 칭함)를 행함으로써, 소비 전력을 저감시키도록 제어가 가능한 모드를 갖는 액정 표시 제어 구동 장치에서의 파셜 표시 모드 설정 기간이 있다.
또한, 바람직하게는, 그룹화한 화상 신호의 출력 순서를 주기적으로 변화시키는 절환 회로를 설치하고, 그 절환 회로의 제어 신호는 액정 패널의 화소를 교류 구동하기 위한 주기를 부여하는 교류화 신호에 기초하여 생성하고, 그 교류화 신호 의 주기에 따라 각 그룹의 출력 앰프의 출력 순서를 변화시키도록 한다. 교류화 신호는 액정 드라이버에 반드시 필요로 되는 신호이다. 그 때문에, 절환 회로의 제어 신호를 교류화 신호에 기초하여 생성함으로써, 입력 신호수나 단자수를 증가시키거나 시스템 구성을 크게 변경하거나 하는 일 없이 액정 패널에 흐르는 전류의 집중을 회피해서 EMI의 발생을 억제할 수가 있고, 또한 고화질의 표시 구동을 행할 수 있는 액정 표시 제어 구동 장치를 얻을 수 있다.
또한, 동일 라인, 동일색의 화상 신호를 복수의 그룹으로 나누고, 화상 신호의 출력 타이밍을 각 그룹마다 조금씩 어긋나게 함과 함께, 각 그룹 출력 순서를 주기적으로 변화시키고, 또한 이러한 시간차 출력 제어의 기능을, 유효하게 하거나 무효로 하거나 하여 설정하기 위한 레지스터를 설치하도록 한다.
액정 패널을 사용하는 시스템에 의해서는 라인 출력 타이밍의 주기가 짧고 화소 전극의 충전 시간을 충분히 취할 수 없는 것이 있고, 그러한 액정 패널은 시간차 출력 제어의 기능을 유효로 하면 표시 화질이 저하될 우려가 있다. 상기한 수단에 의하면, 사용하는 액정 패널의 특성에 따라 시간차 출력 제어의 기능을 발현시키거나 그 기능이 발현되지 않도록 하거나 할 수 있는 사용 편이성이 양호한 액정 표시 제어 구동 장치를 얻을 수 있다. 출력 앰프를 복수의 그룹으로 나누는 방법으로서는 좌우로 2분하여 그룹화하는 방법이 바람직하지만, 홀수번째의 출력 앰프와 짝수번째의 출력 앰프를 각각 그룹화하는 방법이어도 된다.
<실시예>
이하, 본 발명의 적절한 실시예를 도면에 기초하여 설명한다.
도 1은, 본 발명을 적용한 액정 컨트롤러 드라이버(200)의 일 실시예를 도시한다. 특히 제한되어 있는 것이 아니지만, 도 1에 도시되어 있는 각 회로 블록은, 공지의 반도체 제조 기술에 의해 단결정 실리콘과 같은 1개의 반도체칩 상에 반도체 집적 회로로서 구성된다.
본 실시예의 액정 컨트롤러 드라이버(200)는, 외부로부터의 발진 신호 혹은 외부 단자에 접속된 진동자로부터의 발진 신호에 기초하여 칩 내부의 기준 클록 신호 CK0을 생성하는 발진 회로(201), 생성된 기준 클록 신호 CK0에 기초하여 칩 내부의 각종 타이밍 제어 신호나 주기나 위상이 서로 다른 복수의 클록 신호를 발생하는 타이밍 제어 회로(210)를 포함한다.
또한, 액정 컨트롤러 드라이버(200)는, 외부의 마이크로프로세서 혹은 마이크로컴퓨터로부터의 명령에 기초하여 칩 내부 전체를 제어하는 제어부(220), 시스템 버스를 통하여 마이크로컴퓨터와의 사이에서 레지스터에의 설정 데이터나 화상 데이터 등의 데이터의 송수신을 행하는 시스템 인터페이스(203)를 포함한다. 또한, 액정 컨트롤러 드라이버(200)는, 외부의 불휘발성 메모리(EEPROM)에 대하여 시리얼로 데이터의 기입이나 판독을 행하기 위한 제어 신호 SCS나 클록 신호 SCL 등을 생성하는 EEPROM 제어 회로(205)를 포함하고 있다.
또한, 본 실시예의 액정 컨트롤러 드라이버(200)에는, 표시 데이터를 비트맵 방식으로 기억하는 표시 메모리로서의 표시 RAM(Random Access Memory)(230), 그 표시 RAM(230)에 대한 어드레스를 생성하는 어드레스 카운터(231)를 포함한다. 또한, 표시 RAM(230)에 기입하는 라이트 데이터를 유지하는 라이트 데이터 래치 회 로(232), 표시 RAM(230)으로부터 판독된 데이터를 유지하는 리드 데이터 래치 회로(233)를 포함한다. 라이트 데이터 래치 회로(232)와 상기 시스템 인터페이스(203) 사이에는, 시스템 인터페이스(203)에 입력된 12비트 혹은 16비트, 18비트와 같은 라이트 데이터를 일단 유지하고, 표시 RAM(230)의 리드/라이트 단위에 적합한 24비트와 같은 데이터로서 표시 RAM(230)에 전달하는 버퍼용 래치 회로(234)가 설치되어 있다.
상기 제어부(220)에는, 이 액정 컨트롤러 드라이버(200)의 동작 모드 등 칩 전체의 동작 상태를 제어하기 위한 컨트롤 레지스터(222)나, 그 컨트롤 레지스터(222)의 참조를 위한 인덱스 정보를 기억하는 인덱스 레지스터(221) 등이 설치되어 있다. 컨트롤 레지스터(222)에는, 도 4의 모드 레지스터(222a)가 포함된다. 그리고, 외부의 마이크로컴퓨터가 인덱스 레지스터(221)에 기입을 행함으로써 실행하는 인스트럭션을 지정하면, 제어부(220)가 지정된 인스트럭션에 대응한 제어 신호를 생성해 출력하는 제어 방식을 채용하고 있다. 제어부(220)의 제어 방식으로서, 외부의 마이크로컴퓨터로부터 커맨드 모드를 받으면, 이 커맨드를 디코드해서 제어 신호를 생성하는 방식을 채용하여도 된다.
이와 같이 구성된 제어부(220)에 의한 제어에 의해, 액정 컨트롤러 드라이버(200)는, 마이크로컴퓨터로부터의 명령 및 데이터에 기초하여 액정 패널에 표시를 행할 때에, 표시 데이터를 표시 RAM(230)에 순차적으로 기입해 가는 묘화 처리를 행한다. 이와 함께, 표시 RAM(230)으로부터 주기적으로 표시 데이터를 판독하는 판독 처리를 행하여 액정 패널의 소스선에 인가하는 전압 신호(화상 신호, 소스 선 구동 신호)를 생성해서 출력한다. 표시 RAM(230)의 후단에는, 표시를 위해 판독된 화상 데이터를 래치하는 제1 래치 회로(241), 액정의 열화를 방지하는 교류 구동을 위한 데이터로 변환하는 M 교류화 회로(242), 제2 래치 회로(243), 화상 데이터에 따라 액정 패널의 소스선에 인가해야 할 전압 신호를 생성해서 출력하는 소스선 구동 회로(244) 등이 설치되어 있다.
또한, 본 실시예의 액정 컨트롤러 드라이버(200)에는, 컬러 표시나 계조 표시에 적합한 파형 신호를 생성하는데 필요한 계조 전압을 생성하는 계조 전압 생성 회로(245), 액정 패널의 γ특성에 맞춘 계조 전압을 설정하는 γ조정 회로(246), 외부의 액정 패널의 동작을 제어하는데 필요한 제어 신호나 클록 신호를 생성하는 패널 인터페이스 회로(247) 등이 설치되어 있다. 소스선 구동 회로(244)는, 상기계조 전압 생성 회로(245)로부터 공급되는 복수의 계조 전압 중에서 표시 화상 데이터에 따른 전압을 선택해서 액정 패널의 소스선에 인가되는 전압 신호 S1∼S240을 출력한다.
또한, 본 실시예의 액정 컨트롤러 드라이버(200)는, 액정 패널의 구성에 따라 소스선 구동 회로(244)로부터 각 화소의 RGB의 구동 신호를 공통의 단자로부터 시분할로 출력하도록 구성되어 있다. 이와 함께, 액정 패널에 대하여 어느쪽의 색의 화소 구동 신호를 출력하고 있는지 또한 출력하고 있는 기간을 나타내는 RGB지정 신호 MP_R, MP_G, MP_B 및 그들의 반전 신호 /MP_R, /MP_G, /MP_B와 1라인의 기간에 상당하는 클록 LCK 등을 상기 패널 인터페이스 회로(247)에 의해 생성해서 출력하도록 구성되어 있다.
또한, 액정 컨트롤러 드라이버(200)는, 외부로부터 공급되는 예를 들면 3.3V나 2.5V와 같은 전압 IOVCC에 기초하여 1.5V와 같은 내부 회로의 동작에 필요한 내부 전원 전압 Vdd를 생성하는 전압 레귤레이터(251), 그 레귤레이터에 필요한 기준 전압을 생성하는 기준 전압 생성 회로(252), 계조 전압 생성 회로(245)나 패널 인터페이스 회로(247)에 필요한 전압을 생성하는 액정 구동 레벨 발생 회로(253) 등이 설치되어 있다.
본 실시예의 액정 컨트롤러 드라이버(200)에 의해 구동하는 액정 패널은, 표시 화소가 매트릭스 형상으로 배열된 도트 매트릭스 방식의 컬러 저온 폴리실리콘(LTPS) TFT 액정 패널로서, 1화소는 적, 청, 녹의 3도트로 구성되어 있다. 도 2에 LTPS 액정 패널의 개략적인 구성이 도시되어 있다.
액정 패널(100)은, 특히 제한되어 있는 것은 아니지만, 본 실시예에서는, 각 라인(행)마다 적색(R), 녹색(G), 청색(B)의 각 색의 화소가 순서대로 반복 배치되어, 열방향에는 동일색의 화소가 배열되도록 배치되어 있다. 각 화소는, TFT로 이루어지는 스위치 소자 SW와, 화소 전극 EL로 구성되고, 화소 전극과 액정을 사이에 두고 대항하는 공통 전극과의 사이에 형성되는 화소 용량에 대하여 화상 신호에 따른 전하가 축적된다.
도 2에서, GL1∼GL320은 동일 라인의 화소의 스위치 소자의 게이트가 공통적으로 접속된 게이트 선으로, 각 게이트선은 1프레임 주기로 1회씩 선택 레벨로 되고, 선택 레벨의 게이트 선에 접속되어 있는 스위치 소자가 온 상태로 되고, 그 외의 것은 전부 오프 상태로 된다. 또한, SL1∼SL720은 동일 열의 화소의 스위치 소 자의 소스가 공통적으로 접속된 소스선으로, 이 소스선을 통하여 각 화소에 화상 신호가 전달되어 화소 전극에 화상 신호에 따른 전하가 충전된다.
본 실시예의 액정 패널(100)에는, 소스선 SL1∼SL720의 수의 1/3의 수의 세그먼트 단자 T1∼T240이 설치되고, 각 세그먼트 단자 T1∼T240에는 각각 3개로 1세트의 RGB 선택용 스위치 소자 Q1∼Q3, Q4∼Q6, ……, Q718∼Q720을 통하여 RGB의 각 화소열에 대응한 3개의 소스선군 SL1∼SL3, SL4∼SL6, ……, SL718∼SL720 중 1개가 접속 가능하게 구성되어 있다.
RGB 선택용 스위치 소자 Q1∼Q3, Q4∼Q6, ……, Q718∼Q720은, 액정 컨트롤러 드라이버(200)의 패널 인터페이스 회로(247)로부터 출력되는 RGB 지정 신호MP_R, MP_G, MP_B와 그들의 반전 신호 /MP_R, /MP_G, /MP_B에 의해 순차적으로 온, 오프 제어된다. RGB 지정 신호가 차동의 신호인 것은, 선택용 스위치 소자 Q1∼Q3, Q4∼Q6, ……, Q718∼Q720으로서, 각각 P채널 MOSFET와 N채널 MOSFET를 병렬로 결합한 트랜스미션 게이트를 사용하고 있기 때문이다. 도 2에서는, 지면의 형편 상, 한쪽의 MOSFET와 한쪽의 신호만이 도시되어 있다.
또한, 본 실시예의 액정 패널(100)에는, 게이트선 GL1∼GL320에 대응해서 이들을 구동하는 게이트 드라이버 DRV1∼DRV320이 각각 설치되어 있음과 함께, 게이트선 GL1∼GL320과 직교하는 방향을 따라 시프트 레지스터(120)가 설치되어 있다. 또한, 액정 패널(100)에는, 액정 컨트롤러 드라이버(200)로부터 공급되는 1프레임 기간을 나타내는 신호 FLM이나 시프트 레지스터 SFR의 시프트 방향을 나타내는 제어 신호 UD 등에 기초하여 패널 내부의 제어 신호를 생성하는 제어 회로(110)가 설 치되어 있다.
상기 시프트 레지스터(120)를 구성하는 각 단의 플립플롭의 출력은, 상기 게이트 드라이버 DRV1∼DRV320의 입력 단자에 공급되어 있고, 시프트 레지스터(120)가 액정 컨트롤러 드라이버(200)로부터 출력되는 인에이블 신호 GEN이 유의한 레벨로 되면 상기 라인 클록 LCK1에 의해 1프레임 주기를 걸쳐 “1”을 일순시킨다. 이에 의해, 각 게이트선이 1프레임 주기로 1회씩 선택 레벨로 된다.
또한, 1개의 게이트선이 선택 레벨로 되어 있는 1 수평 기간에 RGB 지정 신호 MP_R, MP_G, MP_B가 순서대로 하이 레벨로 변화된다. 그렇게 하면, 액정 컨트롤러 드라이버(200)로부터 공급되는 화상 신호가 스위치 소자 Q1∼Q720에 의해 3개 1세트의 소스선 중에서 1개의 소스선에 화상 신호가 전달된다. 또한, 액정 컨트롤러 드라이버(200)로부터는, 도 3에 도시한 바와 같이 라인 클록 LCK1에 동기해서 1 수평 기간 내에 RGB의 각 화상 신호 S1∼S240이 각각 시분할로 출력된다. 이에 의해, 액정 패널에서는, RGB의 각 화소순으로 선택 게이트선에 접속되어 있는 화소의 전극에 화상 신호가 인가되어 화소 용량이 충전되게 된다.
또한, 본 실시예의 액정 컨트롤러 드라이버(200)에서는, 컨트롤 레지스터(222) 내에, 라인 클록 LCK1의 주기를 늘려 실질적인 프레임 주기를 느리게 하여도 되는 표시 모드를 설정하기 위한 모드 레지스터(222a)가 설치되어 있다. 본 실시예에서는, 이와 같은 모드의 예로서 표시 화면(액정 패널)의 일부의 영역에 표시를 행하는 파셜 표시를 상정하고 있다.
도 4에는, 상기 모드 레지스터(222a)에 「1」이 설정된 경우에, 라인 클록의 주기를 늘림과 함께, 소스선 구동 회로(244)로부터 출력되는 화상 신호 S1∼S240의 출력 타이밍을 변화시키기 위한 구체적인 회로의 일례가 도시되어 있다.
도 4에서, 참조 부호 211은 발진 회로(201)에 의해 생성된 기준 클록 신호 CK0을 분주하는 분주 회로, 참조 부호 212는 분주 회로(211)에 의해 분주된 클록 중에서 소정의 주파수의 클록을 선택하는 셀렉터이다. 참조 부호 213은 지연 회로나 논리 게이트 회로 등으로 이루어지고 상기 셀렉터(212)에 의해 선택된 클록에 기초하여 라인 클록 LCK0이나 화상 신호 S1∼S240의 출력 타이밍을 부여하는 클록 CK1, CK2를 생성하는 펄스 생성 회로이다. 또한, 참조 부호 214는 클록 CK1, CK2를 적절하게 선택해서 소스선 구동 회로(244)의 전단의 래치 회로(243)에 공급하는 클록 선택 절환 회로, 참조 부호 215는 라인 클록 LCK0을 분주해서 상기 클록 선택 절환 회로(214)의 제어 신호 SCS를 생성하는 분주 회로로서, 이들 회로는 도 1의 타이밍 발생 회로(210) 내에 설치되어 있다.
클록 CK2는 클록 CK1보다도 위상이 조금 늦어 있는 신호이다. 도 4에는 도시되어 있지 않지만, 분주 회로(211)에 의해 분주된 클록을 더 분주해서 프레임 동기 신호 FLM을 생성하는 회로나 분주 회로(211) 등에 의해 취출된 클록에 기초하여 표시 RAM(230)이나 래치 회로(241), M 교류화 회로(242) 등에 대한 타이밍 신호를 생성하는 회로가 설치되어 있다.
본 실시예에서는, 모드 레지스터(222a)에 프레임 주기를 늘려도 되는 표시 모드가 설정되어 있으면, 해당 레지스터의 출력을 인에이블 신호 EN으로서, 클록 선택 절환 회로(214)가 분주 회로(215)로부터의 제어 신호 SCS에 의해 소정의 주기 에서 클록 CK1, CK2를 스루 또는 교차시켜 래치 회로(243)에 공급한다. 소정의 주기는 분주 회로(215)의 분주비에 의해 결정된다. 도 4의 실시예와 같이 분주 회로(215)가 시리즈로 접속된 3개의 플립플롭으로 이루어지는 경우, 소정의 주기는 라인 클록 LCK0의 4주기에 상당하는 시간으로 된다.
래치 회로(243)는 240개의 화상 데이터를 유지 가능하고, 그 중 반수씩 데이터 출력 타이밍을 바뀌도록 구성되어 있다. 구체적으로는, 모드 레지스터(222a)가 통상 모드로 설정되어 있는 경우, 인에이블 신호 EN이 로우 레벨로 되고, 클록 선택 절환 회로(214)는 클록 CK1을 래치 회로(243)의 2개의 그룹으로 공통적으로 공급한다. 이에 의해, 래치 회로(243)는 240개의 화상 데이터를 동시에 소스선 구동 회로(244)에 출력하고, 소스선 구동 회로(244)의 출력 신호는 240개 동시에 변화되어 있는 것으로 된다.
한편, 모드 레지스터(222a)에 프레임 주기를 늘려도 되는 표시 모드가 설정 되면, 인에이블 신호 EN이 하이 레벨로 되고, 클록 선택 절환 회로(214)가 소정의 주기에서 클록 CK1, CK2을 스루 또는 교차시켜 래치 회로(243)에 공급한다. 이에 의해, 래치 회로(243)는, 240개의 화상 데이터 중 반수(좌측 절반 S1∼S120)를 우선 클록 CK1에 동기해서 출력하고, 이어서 나머지 반수의 화상 데이터(우측 절반 S121∼S240)를 클록 CK2에 동기해서 출력한다. 이를 라인 클록 LCK0의 4주기 동안 계속하면, 즉 4라인분의 화상 데이터(240×3×4)를 출력하면, 클록 CK1, CK2가 교차되어 래치 회로(243)에 공급된다.
그렇게 하면, 래치 회로(243)는, 좌우의 화상 데이터의 출력 순서를 반대로 하여, 우선 240개의 화상 데이터 중 우측 절반(S121∼S240)을 클록 CK1에 동기해서 출력하고, 이어서 좌측 절반의 화상 데이터(S1∼S120)를 클록 CK2에 동기해서 출력한다. 이를 라인 클록 LCK0의 4주기 동안 계속하면 다시 데이터의 출력 순서를 교체해서 반수씩 출력한다. 그리고, 래치 회로(243)로부터 출력된 화상 데이터에 따른 구동 신호가 소스선 구동 회로(244)에 의해 생성되어 출력되기 때문에, 소스선 구동 신호의 출력 타이밍도 반수씩 어긋나게 된다.
이와 같이, 화상 데이터의 출력 타이밍을 반수씩 어긋나게 함과 함께, 클록 CK1, CK2에 동기해서 액정 패널측의 RGB 선택용 스위치 Q1∼Q720의 제어 펄스 MP_R, MP_G, MP_B를 순서대로 출력함으로써, 도 5과 같이, 소스선 SL∼SL120의 시작 타이밍을 반수씩 어긋나게 할 수 있다. 이에 의해, 액정 패널 전체에 흐르는 전류의 피크를 억제할 수 있다. 또한, 분주 회로(215)로부터의 신호와 교류화 신호 M을 조합하여, 클록 선택 절환 회로(214)에서의 절환 타이밍을 제어하도록 구성하여도 된다. 이에 의해, 표시 영역의 소정의 부분만이 지연한 소스 신호에서 구동되어 있는 것을 회피하여, 타이밍을 어긋나게 하는 것에 따른 화질의 저하를 방지할 수 있다.
또한, 프레임 주기를 늘려도 되는 모드에서만 출력 타이밍을 어긋나게 하고 있는 것은, 통상 모드에서는, 1 수평 기간의 주기가 짧기 때문에, 클록 CK1과 CK2의 시간의 어긋남을 크게 하면 화소의 충전 시간이 충분히 얻어지지 않게 되기 때문이다. 이하, 그 이유를 설명한다. 상술한 바와 같이, 소스선 구동 신호는, 액정 패널측에서, 라인마다 RGB 선택용 스위치 Q1∼Q720을 통하여 각 소스선 SL1∼ SL720에 순차적으로 받아들여진다. 그리고, 소스선의 전압이 화소 전극에 인가되는 것은, 패널의 신호 입력 단자 T1∼T240과 소스선 S1∼S720이 RGB 선택용 스위치 Q1∼Q720에 의해 접속되고 게이트 드라이버 DRV1∼DRV320에 의해 화소의 스위치가 온 상태로 되어 있는 기간뿐이다.
따라서, RGB 선택용 스위치 Q1∼Q720이 오프로 되면 소스선에의 구동 신호의 인가가 종료되고, 화소의 스위치가 오프로 되면 화소 용량의 충전이 종료된다. 즉, 소스선 구동 신호의 출력 타이밍을 반수만큼 늦추면, RGB 선택용 스위치 Q1∼Q720의 절환과 게이트선의 레벨 변화는 1라인마다 동시이기 때문에, 충전 시간이 짧아짐으로써 표시 화질이 저하될 우려가 있다. 한편, 화소의 충전 시간을 충분히 확보하기 위해, 클록 CK1과 CK2의 시간의 어긋남을 작게 하면 피크 전류를 충분히 억제할 수 없다.
그래서, 본 실시예에서는, 프레임 주기를 늘려도 되는 모드에서만 출력 타이밍을 어긋나게 하고 있다. 단, 1라인의 절반의 화소끼리에서 충전 시간의 차이가 발생하는 것은 회피할 수 없기 때문에, 수십 프레임에 걸친 긴 시간에서는, 화면의 우절반과 좌절반에서 실효 전압이 상이하기 때문에 표시 화질이 저하될 우려가 있다. 한편, 본 실시예에서는, 라인 클록 LCK0의 4주기마다 반수의 데이터의 출력 순서를 교체하도록 하고 있기 때문에, 복수 프레임에 걸친 긴 시간에서는 각 화소에 인가되는 실효 전압이 평균화되어 표시 화질의 저하를 억제할 수 있다. 그런데, 래치 회로(243)가 전단의 교류화 회로(242)로부터 출력되는 화상 데이터를 래치하는 타이밍은, 표시 모드의 여하에 관계없이 240개가 동시이기 때문에, 그 래치 타이밍을 부여하는 신호는 펄스 생성 회로(213)에서 1 수평 기간을 나타내는 신호(라인 클록 LCK0)에 동기해서 생성된다.
또한, 본 실시예의 액정 컨트롤러 드라이버는, 모드 레지스터(222a)에, 저소비 전력화를 위해 도 6에 도시하고 있는 바와 같은 표시 영역 FLD의 일부의 영역 PDT에 표시를 행하는 파셜 표시 모드가 설정되어 있으면, 도 7에 도시되어 있는 바와 같이 주사 라인이 파셜 표시 개시 위치 PSP에 올 때까지는 라인 클록 LCK0의 주파수를 높인다. 즉, 셀렉터(212)를 절환해서 분주 회로(211)로부터 주파수가 높은 클록 φ1을 펄스 생성 회로(213)에 공급시켜 라인 클록 LCK0을 생성시킨다. 그리고, 주사 라인이 파셜 표시 개시 위치 PSP에 오면, 셀렉터(212)를 절환해서 분주 회로(211)로부터 주파수가 낮은 클록 φ3을 펄스 생성 회로(213)에 공급시켜 라인 클록 LCK0의 주파수를 낮게 한다. 즉, 라인 클록 LCK0의 주기를 길게 하도록 되어 있다.
그리고, 주사 라인이 파셜 표시 종료 위치 PEP에 오면, 셀렉터(212)를 절환해서 분주 회로(211)로부터 다시 주파수가 높은 클록 φ1을 펄스 생성 회로(213)에 공급시켜 라인 클록 LCK0의 주파수를 높게 한다. 또한, 통상 모드에서는, 셀렉터(212)에 의해 φ1과 φ3의 중간의 주파수의 클록 φ2가 선택되어 펄스 생성 회로(213)에 계속해서 공급되고, 도 7의 기간 T1과 같이, 1프레임 주기 동안 계속해서 동일한 주파수의 라인 클록 LCK0이 생성된다. 이에 의해, 파셜 표시 모드의 1프레임의 기간과 통상 모드의 1프레임의 기간은 거의 동일한 길이로 된다.
여기서, 파셜 표시 개시 위치 PSP과 종료 위치 PEP는, 모드 개시 전에 미리 소정의 레지스터에 설정해 두도록 할 수 있다. 도 6에서, BP는 백 포치, FP은 프론트 포치로서, 프레임 주기는 백 포치 BP과 표시 영역 FLD와 프론트 포치 FP의 길이에 의해 바꿀 수 있다. 또한 파셜 표시 시에는, 패널 상의 게이트 드라이버에 의한 게이트 선택 시간도 늘릴 필요가 있기 때문에, 시프트 레지스터(120)에 공급되는 라인 클록 LCK1의 주기도 타이밍 발생 회로(210) 내의 라인 클록 LCK0의 주기와 마찬가지로 늘려진다. 또한, 파셜 표시 시의 라인 클록 LCK0, LCK1의 주기를 설정하기 위해, 예를 들면 컨트롤 레지스터(222) 내에 라인 클록 LCK0을 생성하는 분주기(도시 생략)의 분주비를 설정할 수 있도록 구성된다.
도 8에는, 본 발명에 따른 액정 표시 제어 구동 장치(액정 컨트롤러 드라이버)를 포함한 휴대 전화기의 전체 구성을 도시하는 블록도가 도시되어 있다. 본 실시예의 휴대 전화기는, 표시부로서의 액정 패널(100), 송수신용의 안테나(120), 음성 출력용의 스피커(130), 음성 입력용의 마이크로폰(140), CCD(charge coupled device)나 MOS 센서 등으로 이루어지는 고체 촬상 소자(150)를 포함한다. 또한, 상기 고체 촬상 소자(150)로부터의 화상 신호를 처리하는 DSP 등으로 이루어지는 화상 신호 처리 회로(260), 본 발명에 따른 액정 컨트롤 드라이버(200), 스피커(130)나 마이크로폰(140)의 신호의 입출력을 행하는 음성 인터페이스(261), 안테나(120)와의 사이의 신호의 입출력을 행하는 고주파 인터페이스(262)를 포함한다. 또한, 음성 신호나 송수신 신호에 따른 신호 처리 등을 행하는 베이스밴드부(270), MPEG 방식 등을 따른 동화상 처리 등 멀티미디어 처리 기능이나 해상도 조정 기능, 자바 고속 처리 기능 등을 갖는 마이크로프로세서 등으로 이루어지는 동화상 처리 회로(애플리케이션 프로세서)(280), 전원용 IC(281) 및 데이터 기억용의 메모리(282) 등을 포함하여 이루어진다. 애플리케이션 프로세서(280)는, 고체 촬상 소자(150)로부터의 화상 신호 외에, 고주파 인터페이스(262)를 통하여 다른 휴대 전화기로부터 수신한 동화상 데이터도 처리하는 기능을 갖는다.
일점 쇄선 A로 둘러싸인 부분의 IC나 부품은 프린트 배선 기판과 같은 1매의 기판 상에 탑재된다. 지금까지 액정 컨트롤 드라이버(200)는 동일한 기판 상에 실장되는 것이 많았지만, 최근에서는 휴대 전화기 등의 휴대 단말기의 소형화 및 박형화를 위해, 액정 컨트롤 드라이버(200) 및 전원용 IC(281)는 액정 패널(100)의 글래스 상에 COG(Chip on Glass) 실장되는 것이 늘고 있다. 화상 신호 처리 회로(260)와 액정 컨트롤 드라이버(200)와 베이스밴드부(270)와 애플리케이션 프로세서(280) 및 메모리(282)는 시스템 버스(291)를 통하여 접속되고, 액정 컨트롤 드라이버(200)와 애플리케이션 프로세서(280) 및 메모리(282)는 또한 표시 데이터 버스(292)에 접속되어 있다.
또한, 상기 베이스밴드부(270)는, 예를 들면 DSP 등으로 이루어져 음성 신호 처리를 행하는 음성 신호 처리 회로(271), 커스텀 기능(유저 논리)을 제공하는 ASIC(272), 전용선 접속 시스템 신호의 생성이나 표시 제어, 시스템 전체의 제어 등을 행하는 데이터 처리 장치로서의 마이크로프로세서 혹은 마이크로컴퓨터(273) 등으로 구성된다.
소정의 블록 단위로 일괄 소거 가능한 플래시 메모리(283)는, 표시 제어를 포함하는 휴대 전화기 시스템 전체의 제어 프로그램이나 제어 데이터가 기억된다. 메모리(282)는, 다양한 화상 처리를 행한 화상 데이터 등이 보존되는 프레임 버퍼 등으로서 이용되고, 통상적으로 SRAM이나 SDRAM이 이용된다. 액정 컨트롤러 드라이버(200)에 접속된 EEPROM에는, 사용하는 액정 패널의 γ특성, 프레임 주파수 등의 사양이 저장된다.
이상, 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되어 있는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능함은 물론이다. 예를 들면, 상기 실시예에서는, 실질적인 프레임 주파수를 낮출 수 있는 표시 모드의 예로서, 액정 패널의 표시 화면의 일부에 표시를 행하는 파셜 표시 모드를 들었지만, 그에 한정되어 있는 것은 아니고, 표시 화면 전체에 표시를 행하는 경우에도 시스템에 따라서는 프레임 주파수를 낮출 수 있는 경우가 있으면, 그러한 경우에도 적용할 수 있다.
또한, 상기 실시예에서는, 화소 데이터를 유지하는 래치 회로(243)로부터 소스선 구동 회로(244)에 데이터를 전송하는 타이밍을 1라인의 절반씩 어긋나게 한 경우를 설명했는데, 회로 형식에 따라서는 소스선 구동 회로(244)로부터 액정 패널에 출력하는 타이밍을 1라인의 절반씩 어긋나게 구성하는 것도 가능하다.
또한, 상기 실시예에서는, 1라인의 동일색의 우절반과 좌절반의 소스선에 대응한 화상 데이터의 전송 타이밍을 어긋나도록 하였지만, 1라인 중 동일색의 홀수번째의 소스선의 데이터와 짝수번째의 소스선의 데이터로 나누어 타이밍을 어긋나게 구성하는 것도 가능하다. 또한, 실시예에서는, 동일색의 소스선을 2개의 그룹으로 나누어 출력 타이밍을 어긋나도록 하고 있지만, 주기적으로 여유가 있으면, 3 개이상의 그룹으로 나누어 출력 타이밍을 어긋나도록 하여도 된다.
또한, 상기 실시예에서는, 라인 클록 LCK0을 분주해서 클록 선택 절환 회로(214)의 제어 신호 SCS를 생성하는 분주 회로(215)를 설치해서 복수 라인마다 타이밍을 느리게 하는 그룹을 절환하고 있지만, 분주 회로(215)에 프레임 주기를 나타내는 신호(FLM 등)를 입력하여 복수 프레임마다 타이밍을 느리게 하는 그룹을 절환하여도 된다. 또한, 상기 실시예에서는, 래치 회로(243)에 공급하는 출력 타이밍을 부여하는 클록 CK1, CK2를 절환하여, 화상 데이터의 전송 타이밍을 어긋나게도록 하고 있지만, 래치 회로(243)의 출력측에 소스선의 절반의 수의 지연 회로를 설치하고, 해당 지연 회로를 통과시키는 화상 데이터를, 제어 신호 SCS에서 절환하도록 구성하여도 된다. 이 경우, 클록 CK1, CK2는 불필요해진다.
또한, 상기 실시예에서는, 실질적인 프레임 주파수를 낮출 수 있는 표시 모드를 설정하기 위한 레지스터를 설치하고, 이 레지스터에의 설정이 행해진 경우에 출력 타이밍을 어긋나도록 있지만, 모드 레지스터 대신에 프레임 주기를 감시하는 회로를 액정 컨트롤러 드라이버 내에 설치한다. 그리고, 실질적인 프레임 주파수를 낮췄다고 간주할 수 있는 경우에 자동적으로 출력 타이밍을 어긋나도록 구성하는 것도 가능하다. 또한, 프레임 주기의 길이에 따라 출력 타이밍을 어긋나도록 하는 그룹의 수를 바꾸도록 하여도 된다. 즉, 프레임 주기가 긴 만큼 그룹의 수를 많이 할 수 있다.
<산업상 이용 가능성>
이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 된 이용 분야인 LTPS 컬러 액정 패널을 구동하는 액정 컨트롤러 드라이버에 적용한 것에 대해 설명했지만, 본 발명은 그에 한정되어 있는 것은 아니고, LTPS 이외의 액정 패널이나 유기 EL 표시 패널을 구동하는 액정 컨트롤러 드라이버에도 적용할 수 있다. 또한, 본 발명의 액정 컨트롤러 드라이버는, 휴대 전화기용 액정 디스플레이를 구동하는 경우는 물론, 노트북이나 PDA의 액정 모니터를 구동하는 액정 컨트롤러 드라이버에도 적용할 수 있다.
본원에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 하기와 같다.
즉, 본 출원의 발명에 따르면, 피크 전류를 줄여 EMI의 발생을 억제하면서 고화질의 표시 구동을 행할 수 있는 표시 제어 구동 장치(액정 컨트롤러 드라이버, 액정 구동용 반도체 집적 회로)를 실현할 수 있다.

Claims (10)

  1. 복수의 주사선과 그 주사선과 교차하도록 배치된 복수의 신호선을 포함하는 컬러 표시 패널의 상기 신호선에 대응하여 복수의 외부 단자로부터 전압 신호를 출력하는 구동 회로를 포함하고,
    상기 구동 회로는 소정의 타이밍 신호에 따라 각 색마다 시분할로 상기 외부 단자로부터 상기 전압 신호를 출력하고,
    상기 외부 단자는 복수의 그룹으로 분할되고,
    상기 시분할에 의한 전압 신호의 출력 타이밍은 상기 그룹 간에 상위 가능하게 되고,
    표시 모드를 설정하기 위한 레지스터를 포함하고, 상기 레지스터에 제1 값이 설정된 경우에는 상기 시분할에 의한 전압 신호의 출력 타이밍이 상기 그룹 간에 동일하게 되고, 상기 레지스터에 제2 값이 설정된 경우에는 상기 시분할에 의한 전압 신호의 출력 타이밍이 상기 그룹 간에 서로 상위하고, 또한 상위하는 출력 타이밍이 주기적으로 변화하도록 제어되고 있는 것을 특징으로 하는 표시 제어 구동 장치.
  2. 제1항에 있어서,
    상기 컬러 표시 패널의 표시 영역의 일부에 표시를 행하는 기능을 포함하고, 그 기능이 유효화된 경우에, 표시가 행해질 영역의 주사 기간에서 상기 주사선의 선택 타이밍을 부여하는 동기 신호의 주기가 늘어나, 상기 시분할에 의한 전압 신호의 출력 타이밍이 상기 그룹 간에 서로 상위하는 것을 특징으로 하는 표시 제어 구동 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 외부 단자는 2개의 그룹으로 분할되고, 상기 2개의 그룹 중 하나는 상기 컬러 표시 패널의 중심선의 한쪽에 배치되어 있는 상기 신호선에 상기 전압 신호를 공급하기 위한 상기 외부 단자를 포함하고, 상기 2개의 그룹 중 다른 하나는 상기 중심선의 다른 쪽에 배치되어 있는 상기 신호선에 상기 전압 신호를 공급하기 위한 상기 외부 단자를 포함하는 것을 특징으로 하는 표시 제어 구동 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 구동 회로의 전단에 표시될 화상 데이터를 유지하는 래치 회로가 설치되고, 그 래치 회로로부터 상기 구동 회로에 전송되는 화상 데이터가, 서로 타이밍이 다른 클록 신호에 동기해서 전송됨으로써 상기 시분할에 의한 전압 신호의 출력 타이밍이 상기 그룹 간에 어긋나도록 되어 있는 것을 특징으로 하는 표시 제어 구동 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 컬러 표시 패널의 1 수평 기간에 대응한 신호에 따라, 복수 수평 기간마다 상기 출력 순서가 변화하도록 구성되어 있는 것을 특징으로 하는 표시 제어 구동 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 컬러 표시 패널의 1 화면의 표시 기간을 나타내는 프레임 주기 신호에 따라, 1 프레임 주기 또는 복수 프레임 주기마다 상기 출력 순서가 변화하도록 구성되어 있는 것을 특징으로 하는 표시 제어 구동 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 컬러 표시 패널은 컬러 액정 패널이고, 상기 출력 순서는 액정 패널의 화소를 교류 구동하기 위한 주기를 부여하기 위해 생성되는 교류화(交流化) 신호에 따라 주기적으로 변화하도록 구성되어 있는 것을 특징으로 하는 표시 제어 구동 장치.
  8. 제1항에 있어서,
    상기 레지스터에 설정되는 표시 모드 중 1개는 상기 컬러 표시 패널의 표시 영역의 일부에 표시를 행하는 모드이고, 상기 레지스터에 그 표시 모드를 지정하는 값이 설정된 경우에, 상기 표시 영역의 일부 이외의 영역의 주사 기간 동안은 1 수평 기간을 나타내는 신호의 주기가 단축되고, 상기 표시 영역의 일부의 주사 기간 동안은 1 수평 기간을 나타내는 신호의 주기가 늘어나고, 상기 소정의 타이밍 신호는 상기 1 수평 기간을 나타내는 신호에 따라 생성되는 것을 특징으로 하는 표시 제어 구동 장치.
  9. 제1항, 제2항, 또는 제8항 중 어느 한 항의 표시 제어 구동 장치와, 복수의 주사선과 그 주사선과 교차하도록 배치된 복수의 신호선을 포함해서 상기 표시 제어 구동 장치의 상기 구동 회로로부터 출력되는 상기 전압 신호를 입력 단자에 받아 표시를 행하는 컬러 표시 패널을 포함한 표시 시스템으로서,
    상기 컬러 표시 패널은,
    상기 복수의 주사선을 순차적으로 구동하는 주사선 구동 회로와, 상기 입력 단자와 상기 복수의 신호선 사이에 설치되고 상기 구동 회로로부터 출력되는 상기 전압 신호를 상기 복수의 신호선 중 어느 하나에 선택적으로 공급하는 스위치 수단을 포함하고, 상기 주사선 구동 회로의 타이밍 제어 신호 및 상기 스위치 수단의 타이밍 제어 신호가 상기 표시 제어 구동 장치로부터 상기 컬러 표시 패널에 공급되는 것을 특징으로 하는 표시 시스템.
  10. 삭제
KR1020060092905A 2005-09-26 2006-09-25 표시 제어 구동 장치 및 표시 시스템 KR101351203B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00277311 2005-09-26
JP2005277311A JP4822406B2 (ja) 2005-09-26 2005-09-26 表示制御駆動装置および表示システム

Publications (2)

Publication Number Publication Date
KR20070034956A KR20070034956A (ko) 2007-03-29
KR101351203B1 true KR101351203B1 (ko) 2014-01-14

Family

ID=37893226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092905A KR101351203B1 (ko) 2005-09-26 2006-09-25 표시 제어 구동 장치 및 표시 시스템

Country Status (5)

Country Link
US (2) US7728832B2 (ko)
JP (1) JP4822406B2 (ko)
KR (1) KR101351203B1 (ko)
CN (1) CN1941058B (ko)
TW (1) TW200713184A (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8023037B2 (en) * 2006-12-28 2011-09-20 Victor Company Of Japan, Ltd. Focus-adjustment signal generating apparatus and method, and imaging apparatus and method with manual focus adjustments
TWI376672B (en) * 2007-06-21 2012-11-11 Novatek Microelectronics Corp Memory-control device for display device
KR101432717B1 (ko) * 2007-07-20 2014-08-21 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN101349820B (zh) * 2007-07-20 2012-01-11 胜华科技股份有限公司 数据驱动器及应用其的液晶显示器
JP2009037074A (ja) * 2007-08-02 2009-02-19 Nec Electronics Corp 表示装置
US20090040326A1 (en) * 2007-08-09 2009-02-12 Micron Technology, Inc Methods and apparatuses for supplying current using a digital sequence
JP2009109652A (ja) * 2007-10-29 2009-05-21 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2009115936A (ja) * 2007-11-05 2009-05-28 Sharp Corp 駆動制御方法、駆動制御装置及び表示装置
JP2009145814A (ja) * 2007-12-18 2009-07-02 Renesas Technology Corp 半導体集積回路装置及び表示装置
TW200943258A (en) * 2008-04-03 2009-10-16 Novatek Microelectronics Corp Method and related device for reducing power noise in an LCD device
CN101556770B (zh) * 2008-04-10 2011-09-21 联咏科技股份有限公司 用于一液晶显示器降低电源噪声的驱动方法及其相关装置
JP5260141B2 (ja) * 2008-05-22 2013-08-14 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
WO2010073447A1 (ja) 2008-12-25 2010-07-01 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
US8344996B2 (en) 2009-07-27 2013-01-01 Seiko Epson Corporation Line addressing methods and apparatus for partial display updates
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
US9099026B2 (en) 2012-09-27 2015-08-04 Lapis Semiconductor Co., Ltd. Source driver IC chip
US9520169B2 (en) * 2013-02-25 2016-12-13 Longitude Semiconductor S.A.R.L. Semiconductor device
CN104376809B (zh) * 2013-08-14 2017-06-06 联咏科技股份有限公司 源极驱动器与降低其中峰值电流的方法
MA41253A (fr) 2014-12-23 2017-10-31 Proteostasis Therapeutics Inc Composés, compositions et procédés pour augmenter l'activité du cftr
CN104952408B (zh) * 2015-07-06 2018-11-23 深圳市华星光电技术有限公司 源极驱动模块以及液晶面板
MA42488A (fr) 2015-07-24 2018-05-30 Proteostasis Therapeutics Inc Composés, compositions et procédés pour augmenter l'activité du cftr
CN105096860B (zh) * 2015-07-31 2017-08-25 深圳市华星光电技术有限公司 一种tftlcd驱动电路通信方法、通信装置以及***
CN105304017A (zh) * 2015-10-26 2016-02-03 惠州市德赛智能科技有限公司 提高led显示屏电磁兼容性的电路
CN109563047A (zh) 2016-04-07 2019-04-02 蛋白质平衡治疗股份有限公司 含有硅原子的依伐卡托类似物
CN109379166B (zh) * 2018-09-29 2021-06-29 上海芯爱智能科技有限公司 一种干扰检测方法、装置、服务器及存储介质
US11495174B1 (en) * 2021-11-07 2022-11-08 Himax Technologies Limited Display device and driving method thereof
CN114509903B (zh) * 2022-02-10 2024-02-13 武汉华星光电技术有限公司 显示面板
CN114550671B (zh) * 2022-03-09 2022-11-22 深圳市科金明电子股份有限公司 基于输出图像格式配置的lcd驱动方法、装置和控制器
CN115171622A (zh) * 2022-08-04 2022-10-11 广西显沛光电科技有限公司 一种液晶显示器同步信号处理方法
CN116312374B (zh) * 2023-05-19 2023-07-21 苇创微电子(上海)有限公司 一种改善显示驱动芯片emi干扰的时序调制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611000B2 (en) 2001-03-14 2003-08-26 Matsushita Electric Industrial Co., Ltd. Lighting device
JP2005092176A (ja) * 2003-08-14 2005-04-07 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US20050140633A1 (en) 2003-10-11 2005-06-30 Nec Electronics Corporation Common inversion driving type liquid crystal display device and its driving method capable of suppressing color errors
JP2005197078A (ja) 2004-01-07 2005-07-21 Toyota Motor Corp 蓄電機構の搭載構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187393B1 (en) * 1999-03-24 2007-03-06 Avix Inc. Method and device for displaying bit-map multi-colored image data on dot matrix type display screen on which three-primary-color lamps are dispersedly arrayed
JP4615174B2 (ja) * 2000-01-21 2011-01-19 シチズンホールディングス株式会社 液晶表示装置
JP3710728B2 (ja) * 2001-06-29 2005-10-26 シャープ株式会社 液晶駆動装置
CN1431644A (zh) * 2002-01-10 2003-07-23 英业达股份有限公司 液晶显示装置的驱动电路
JP2003233358A (ja) 2002-02-12 2003-08-22 Hitachi Ltd 液晶ドライバ及び液晶ディスプレイ装置
JP4409152B2 (ja) * 2002-06-27 2010-02-03 株式会社ルネサステクノロジ 表示制御駆動装置および表示システム
JP3783686B2 (ja) * 2003-01-31 2006-06-07 セイコーエプソン株式会社 表示ドライバ、表示装置及び表示駆動方法
KR100917008B1 (ko) * 2003-06-10 2009-09-10 삼성전자주식회사 액정표시장치
JP2005115092A (ja) * 2003-10-08 2005-04-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネルの駆動装置、液晶表示パネルの駆動方法、プログラム、および記録媒体
JP5011788B2 (ja) 2005-06-17 2012-08-29 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
JP2007017564A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 電気光学装置、駆動方法および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611000B2 (en) 2001-03-14 2003-08-26 Matsushita Electric Industrial Co., Ltd. Lighting device
JP2005092176A (ja) * 2003-08-14 2005-04-07 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US20050140633A1 (en) 2003-10-11 2005-06-30 Nec Electronics Corporation Common inversion driving type liquid crystal display device and its driving method capable of suppressing color errors
JP2005197078A (ja) 2004-01-07 2005-07-21 Toyota Motor Corp 蓄電機構の搭載構造

Also Published As

Publication number Publication date
US8614702B2 (en) 2013-12-24
US20070070005A1 (en) 2007-03-29
CN1941058A (zh) 2007-04-04
TW200713184A (en) 2007-04-01
CN1941058B (zh) 2010-11-03
US20100194737A1 (en) 2010-08-05
US7728832B2 (en) 2010-06-01
JP2007086584A (ja) 2007-04-05
JP4822406B2 (ja) 2011-11-24
KR20070034956A (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
KR101351203B1 (ko) 표시 제어 구동 장치 및 표시 시스템
JP4409152B2 (ja) 表示制御駆動装置および表示システム
JP4713246B2 (ja) 液晶表示素子
US7683873B2 (en) Liquid crystal display driver device and liquid crystal display system
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
US20060193002A1 (en) Drive circuit chip and display device
JP4059180B2 (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
KR20050002428A (ko) 액정표시장치와 그 구동방법
US20060227628A1 (en) Display driver and display driving method
US20020196247A1 (en) Display device
EP1980897A1 (en) Display device and electronic apparatus
US9111499B2 (en) Liquid crystal display device
JP2010250029A (ja) 表示装置
JP4845154B2 (ja) 液晶表示駆動装置および表示システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5