KR101349550B1 - 발광다이오드 제조방법 - Google Patents

발광다이오드 제조방법 Download PDF

Info

Publication number
KR101349550B1
KR101349550B1 KR1020080001807A KR20080001807A KR101349550B1 KR 101349550 B1 KR101349550 B1 KR 101349550B1 KR 1020080001807 A KR1020080001807 A KR 1020080001807A KR 20080001807 A KR20080001807 A KR 20080001807A KR 101349550 B1 KR101349550 B1 KR 101349550B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
forming
reverse phase
polarized
Prior art date
Application number
KR1020080001807A
Other languages
English (en)
Other versions
KR20090076064A (ko
Inventor
문용태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080001807A priority Critical patent/KR101349550B1/ko
Publication of KR20090076064A publication Critical patent/KR20090076064A/ko
Application granted granted Critical
Publication of KR101349550B1 publication Critical patent/KR101349550B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

발광 다이오드 제조방법이 개시된다. 본 발광 다이오드 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계, 제1 도전형 반도체층 상부에 활성층을 형성하는 단계, 활성층의 상부에 질소 분극형 역상 구역들을 다수 포함하는 제2 도전형 반도체층을 형성하는 단계, 및 제2 도전형 반도체층에서 질소 분극형 역상 구역들을 선택적으로 제거하여 요철 형상을 구현하는 단계를 포함한다.
발광 다이오드, 표면 요철, 내부 양자 효율, 광 추출 효율

Description

발광다이오드 제조방법{METHOD OF FABRICATING LIGHT EMITTING DIODE}
본 발명은 발광 다이오드 제조방법에 관한 것이다.
질화갈륨 계열의 발광 다이오드(Light Emitting Diode: LED)는, 높은 열적 안정성과 폭넓은 밴드갭(Energy Band Gap)으로 인해 광소자 분야에서 각광받고 있으며, 질화갈륨 계열의 발광 다이오드로 고출력 청색, 녹색, UV(Ultra Violet)과 같은 다양한 색상의 LED가 개발되어 상용화되고 있다.
특히 고효율 백색 발광 다이오드와 같은 고출력 발광 다이오드의 경우 타 발광 소자를 대체할 수 있을 정도의 효율(efficency)에 도달하고 있으며, 발광 효율을 더욱 개선하기 위한 연구가 더욱 활발히 진행되고 있다.
현재, 발광 효율을 개선하기 위해서는 결정질(crystal quality) 및 에피층 구조를 개선하여 고품위 박막을 구현함으로써 내부 양자 효율(internal quantum efficiency)을 증가시키거나, 내부에서 발광된 빛이 효율적으로 외부로 방출될 수 있도록 광 추출 효율(light extraction efficiency)을 증가시켜야 한다.
최근, 광 추출 효율 개선을 위해 발광 다이오드 소자의 기하학적 형상을 제어하기 위한 연구가 진행되고 있으며, 대표적으로 사파이어 기판의 표면을 거칠게 하여 내부 광 손실을 감소시키는 방식이 제안되고 있다.
그러나 이와 같이 거칠어진 표면의 사파이어 기판을 채택하는 경우 광 추출 효율은 증가하나, 그 상부에 성장되는 에피층의 결정질이 저하됨에 따라 내부 양자 효율이 개선되지 못하거나 오히려 저하되는 문제점이 있다.
이에 따라, 내부 광 손실을 감소시키기 위해 P형 질화갈륨 층의 표면을 거칠게 하는 방법이 다수 제안되고 있다. 그러나, 이 경우에도 에피층의 결정질이 저하되는 등의 문제점이 여전히 나타나고 있다.
본 발명의 목적은 발광 효율을 개선할 수 있는 발광 다이오드 및 그 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 일 측면에 따른 발광 다이오드 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상부에 활성층을 형성하는 단계; 상기 활성층의 상부에 질소 분극형 역상 구역들을 다수 포함하는 제2 도전형 반도체층을 형성하는 단계; 및 상기 제2 도전형 반도체층에서 상기 질소 분극형 역상 구역들을 선택적으로 제거하여 요철 형상을 구현하는 단계;를 포함한다.
한편, 상기 제2 도전형 반도체층 형성 단계는, 갈륨 분극형 박막 사이에 질소 분극형 역상 구역들을 다수 개 포함하는 역상 구역 생성층을 형성하는 단계를 포함할 수 있다.
또한, 상기 역상 구역 생성층 형성 단계는, P형 불순물을 다량 도핑하여 상기 역상 구역 생성층을 형성할 수 있다.
그리고, 상기 역상 구역 생성층 형성 단계는, 마그네슘(Mg)을 상기 P형 불순물로서 다량 도핑할 수 있다.
또한, 상기 제2 도전형 반도체층 형성 단계는, 상기 역상 구역 생성층의 상부에, 상기 갈륨 분극 박막층의 성장에 따라 상기 질소 분극 역상 구역을 요철 형 상으로 성장시켜 요철 형상층을 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 제2 도전형 반도체층 형성 단계는, 상기 역상 구역 생성층의 하부에, 결정 결함을 최소화한 갈륨 분극 박막층을 고품위로 성장시켜 제2 도전형 반도체 1차 형성층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 역상 구역 생성층 형성 단계는, 알루미늄 또는 인듐의 조성을 조절하여 상기 질소 분극형 역상 구역들의 형성을 조절할 수 있다.
그리고, 상기 요철 형상 구현 단계는, 습식 식각(wet etching) 방식에 의해 상기 질소 분극형 역상 구역들을 선택적으로 제거할 수 있다.
이에 따라, 발광 다이오드의 발광 효율이 개선될 수 있다.
본 발명에 따르면 발광 다이오드의 발광 효율이 향상될 수 있다.
또한, 발광 다이오드의 에피층이 요철 형상을 갖게 됨에 따라 광 추출 효율이 개선된다.
또한, 본 발명에 따르면 발광 다이오드의 에피층에 요철 형상을 구현하면서도 고품위 결정 성장이 가능하여 내부 양자 효율 또한 개선된다.
또한, 본 발명에 따르면 에피층 성장 이후 간단한 공정으로 요철 형상을 구현하여 생산 공정이 간단하므로 대량 생산이 용이하고 가격 경쟁력이 뛰어난 발광 다이오드를 제조할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다 음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 기판(1), 제1 도전형 반도체층(3), 활성층(5) 및 제2 도전형 반도체층(7, 9, 11)을 포함한다.
상기 기판(1)은 절연성 재질의 사파이어를 사용할 수 있으며, 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 산화리튬알루미늄(LiAlO2) 또는 산화리튬갈륨(LiGaO2) 등 전도성이나 반도체 기판도 사용가능하다.
또한, 도시하지는 않았으나 기판(1)과 제1 도전형 반도체층(3) 사이의 격자 부정합을 줄이기 위해 기판(1) 상에 일정한 두께로 버퍼층(미도시)이 게재될 수 있다. 이러한 버퍼층은 AlN, InGaN, GaN 또는 AlGaN 등으로 구성할 수 있다.
제1 도전형 반도체층(3)은 Si, Ge, Se, S, 또는 Te 등의 N형 불순물을 도핑하여 형성할 수 있다.
활성층(5)은, InGaN, AlGaN 또는 GaN를 포함하는 양자우물(QW, Quantum Well)구조 또는 다중양자우물(MQW, Multi Quntum Well) 구조로 구성할 수 있다.
제2 도전형 반도체층(7, 9, 11)은, 3개의 서로 다른 제2 도전형 반도체층들로서 1차 형성층(7), 2차 형성층(9) 및 3차 형성층(11)을 포함할 수 있다.
제2 도전형 반도체층들(7, 9, 11)은, 예를 들어 마그네슘(Mg)과 같은 P형 불순물을 도핑하여 형성할 수 있다.
특히, 제2 도전형 반도체층 중 2번째로 형성되는 반도체층(9)은 P형 불순물을 과량 도핑시켜 형성함으로써 P형 질화갈륨 계열의 박막 속에 질소 분극형 역상 구역들이 무질서하게 형성되는 역상 구역 생성층(9)이 된다.
이에 따라, 제2 도전형 반도체층 중 3번째 형성되는 3차 형성층(11)의 형성시 상기 질소 분극형 역상 구역들은 그 크기가 점차 커지게 되어 3차 형성층(11)은 다수의 질소 분극형 역상 구역들을 포함하는 요철 형상층(11)으로서 형성된다.
그리고, 제2 도전형 반도체 역상 구역 형성층(9) 및 요철 형상층(11)에 형성된 질소 분극형 역상 구역들은 습식 식각에 의해 선택적으로 제거되어 제2 도전형 반도체층(7, 9, 11)은 그 표면에 다수의 요철 형상을 포함하게 된다.
제2 도전형 반도체층(11)의 표면에 구성된 다수의 요철 형상은 질소 분극형 역상 구역들이 선택적으로 제거됨에 따라, 그 표면의 개구부의 형태가 육각형의 형태를 나타낼 수 있으며 그 배열이 불규칙적일 수 있다.
따라서, 활성층(5)에서 방출되어 반도체층들 내부로 방사된 빛은 제2 도전형 반도체층(11)의 요철 형상에 의해 반사각이 변화되거나 난반사됨에 따라 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
또한, 발광 다이오드(100)는 제2 도전형 반도체층(7, 9, 11), 활성층(5) 및 제1 도전형 반도체층(3)의 일부를 부분적으로 에칭하여, 제1 도전형 반도체층(3)의 일부가 외부에 노출되어 있다. 이 경우, 제1 도전형 반도체층(3)의 노출된 부분 또한 에칭에 의해 상기 제2 도전형 반도체층(11)의 요철된 형상을 그대로 전사하여 요철된 형상으로 형성될 수 있다.
또한, 노출된 제1 도전형 반도체층(3)과 제2 도전형 반도체층(11) 상에는 전극패드들(13, 14)이 각각 형성된다. 한편, 도면에는 도시하지 않았으나 제2 도전형 반도체층(11) 상에는 반도체와 금속간의 접촉저항을 줄이는 오믹 접촉(Ohmic Contact) 및/또는 활성층(5)에서 발생되는 광을 효율적으로 외부에 발산시키기 위해 예를 들면 투명 전극(미도시)이 얇은 두께로 형성될 수 있다.
도 2 내지 도 5는 본 발명의 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 도면들이다.
도 2를 참조하면, 기판(1) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 반도체층(3)이 형성된다.
한편, 제1 도전형 반도체층(3)을 형성하기 전에 상기 기판(1) 상에 언도프트 질화물 반도체층인 버퍼층(미도시)을 형성할 수 있다. 이 경우, 버퍼층(미도시)은 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 통상적 으로 AlN, GaN 또는 AlGaN 등이 사용된다.
상술한 그리고 후술할 반도체층들은 각각 금속유기화학기상증착(metalorganic chemical vapor deposition; MOCVD), 수소화물 기상성장(hydride vapor phase epitaxy; HVPE), 분자선 성장(molecular beam epitaxy; MBE) 기술 등을 사용하여 동일 챔버 내에서 형성될 수 있다.
상기 제1 도전형 반도체층(3)의 상부에는 활성층(5)이 형성된다. 상기 활성층(5)은 단일 양자웰 또는 다중 양자웰 구조를 갖도록 형성될 수 있다. 활성층(5)은 InGaN, AlGaN 또는 GaN 물질막으로 형성될 수 있으며, 요구되는 발광 파장에 따라 각 금속원소의 조성비가 결정된다.
이 후, 상기 활성층(5) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체 1차 형성층(7)이 형성되며, 단일층 또는 다중층으로 형설될 수 있다. 상기 제1 도전형 반도체층(3)은 n형인 경우, 제2 도전형 반도체 1차 형성층(7)은 p형이며, 마그네슘(Mg)을 도핑하여 형성될 수 있다. 제2 도전형 반도체 1차 형성층(7)은 질소 분극형 역상 구역과 같은 박막의 결정결함이 최소화될 수 있도록 물질 조성을 조정하는 외에도 고온에서 고품위로 성장시켜 발광 소자의 내부 양자 효율을 제고할 수 있다.
이어서, P형 불순물이 과량 도핑된(Heavily-Doped) 질화갈륨 계열의 제2 도전형 반도체 2차 형성층(9)을 예를 들어 1 내지 100 나노미터(nm) 정도로 얇게 형성한다. 이 경우 P형 불순물, 예를 들면 마그네슘(Mg)은 예를 들어 1cm2 당 원자 개수가 1×1020 개 이상 정도로 과량 도핑될 수 있다. 또한, 2차 형성층(9)은 1차 형성층(7)과 동일하게 고온에서 고품위로 성장시켜 저온 성장에 따른 결정결함을 최소화할 수 있다.
이때, 과량 도핑된 P형 질화갈륨 계열의 막으로 형성되는 제2 도전형 반도체 2차 형성층(9)에는 질소 분극형(N-polar) 역상 구역(inversion domain)들이 무질서하게 자발적으로 형성된다. 이러한 역상 구역들은 본질적으로, 마그네슘(Mg) 불순물이 과다하게 도핑될 경우 갈륨 분극형(Ga-Polar)의 질화갈륨 계열의 박막 성장 표면의 화학적 속성을 국부적으로 변화시켜 발생되는 일종의 결정 성장 결함들에 해당한다. 또한, 이러한 질소 분극형 역상 구역들은 주변의 갈륨 분극형 박막 속에서 박막 성장 방향으로 성장하는 속성을 갖는다. 또한, 이러한 질소 분극형 역상 구역의 성장속도는 갈륨 분극형 박막의 성장 속도와 차이가 있어 박막 표면에 요철 형상을 구현하게 된다.
본 실시예에 따르면, 제2 도전형 반도체 2차 형성층(9)의 물질 조성을 조정함으로써 이러한 질소 분극형 역상 구역의 형성을 조절할 수 있다. 즉, 제2 도전형 반도체 2차 형성층(11) 내의 알루미늄(Al)의 조성을 증가시킴으로써 질소 분극형 역상 구역의 형성을 촉진할 수 있으며, 인듐(In)의 조성을 증가시킴으로써 질소 분극형 역상 구역의 형성을 억제할 수 있다.
이 후, 도 3에 도시된 바와 같이 제2 도전형 반도체 3차 형성층(11)을 고온에서 고품위로 형성한다. 제2 도전형 반도체 2차 형성층(7) 내에 형성된 질소 분 극형 역상 구역들은 제2 도전형 반도체 3차 형성층(11) 내부로 침투하여 박막 성장에 따라 함께 성장하여 그 크기가 커지며, 상술한 바와 같이 질소 분극형 역상 구역들은 갈륨 분극형 박막과는 그 성장 속도가 달라 도 3에 도시된 바와 같이 3차 형성층(11) 표면에 요철을 형성한다.
이어서, 제2 도전형 반도체 3차 형성층(11) 표면에 습식 식각(Wet etching)을 실시하여 질소 북극형 역상 구역들을 선택적으로 제거함으로써, 도 4에 도시된 바와 같이 제2 도전형 반도체 3차 형성층(11)의 표면에 다수의 요철이 형성된 질화물 반도체가 형성될 수 있다.
질소 분극형 역상 구역과 갈륨 분극형 박막은 상술한 바와 같이 본질적으로 그 화학적 속성이 다르다. 따라서, 갈륨 분극형 박막 표면은 질소 분극형 역상 구역에 비해 에너지적으로 상당히 안정하여 에칭액에 대한 반응속도가 매우 느리다. 그러나, 질소 분극형 역상 구역들은 에너지적으로 그 표면이 상대적으로 매우 불안정하여 에칭액에 대한 반응속도가 매우 빠르다.
이에 따라, 습식 식각시 에칭액, 농도, 시간 등 에칭 조건을 조정함으로써 제2 도전형 반도체 3차 형성층(11) 표면으로부터 질소 분극형 역상 구역들을 선택적으로 제거할 수 있다. 이 경우, 에칭액으로는 예를 들면 수산화칼륨(KOH) 용액을 사용할 수 있다.
이 후, 상기 제2 도전형 반도체층(7, 9, 11) 및 활성층(5)을 패터닝하여 상기 제1 도전형 반도체층(3)의 일 영역이 노출되도록 한다. 이러한 패터닝은 사진 및 식각 공정을 사용하여 수행될 수 있다. 이 경우, 제1 도전형 반도체층(3)의 노 출된 부분 또한 식각 공정에 의해 상기 제2 도전형 반도체층(11)의 요철된 형상을 그대로 전사하여 요철된 형상으로 형성될 수 있다.
그 후, 노출된 제1 도전형 반도체층(3) 상에 전극패드(13)가 형성되고, 상기 제2 도전형 반도체층(11) 상에 전극패드(14)가 형성된다. 한편, 상기 제2 도전형 반도체층(11)의 상부면 중 상기 전극패드(14)가 형성될 영역은, 상기 제2 도전형 반도체층(11)의 요철된 표면 중 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(14)를 형성할 수 있다. 한편, 상기 제1 도전형 반도체층(3)의 노출된 부분 중 상기 전극패드(13)가 형성될 영역의 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(14)를 형성할 수 있다.
한편, 도면에는 도시하지 않았으나 제2 도전형 반도체층(11) 상에는 상술한 바와 같이 투명 전극(미도시)이 얇은 두께로 형성될 수 있다. 상기 제2 도전형 반도체층(11)의 요철 형상이 상기 투명 전극(미도시)에도 전사되어 상기 투명 전극(미도시)은 요철 형상을 갖도록 형성될 수 있다.
상기 투명 전극(미도시)은 제1 도전형 반도체층(3)의 일영역을 노출시킨 후에 전극패드(14)를 형성하기 전 상기 제2 도전형 반도체층(11) 상에 형성될 수 있으나, 상기 제1 도전형 반도체층(3)을 노출시키기 전, 전자빔 증착(e-beam evaporation) 기술을 사용하여 전극층을 형성한 후, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성될 수도 있다.
본 발명의 실시예에 따라 질소 분극형 역상 구역을 이용한 P형 질화갈륨 형상 제어 방법에 따르면, 고온에서 고품위로 질화갈륨 계열의 박막을 성장하게 되어 발광 소자의 결정성이 뛰어나 내부 발광 효율이 높고 발광 소자의 신뢰성이 증대될 수 있다. 또한, 박막에 별도의 잔류물이 남지않아 전기 저장 증가 등의 문제가 없을 뿐만 아니라, 박막의 표면에 고품위의 다수의 요철이 형성됨에 따라 전기 저장이 오히려 낮아지는 효과가 있다.
도 5는 본 발명의 일 실시예에 따라 발광 다이오드를 제조하기 위해 형성된 반도체층들의 다른 예를 나타낸다.
제2 도전형 반도체 2차 형성층(9) 내에서의 질소 분극형 역상 구역의 형성을 촉진함에 따라 다수의 요철 형상이 제2 도전형 반도체층 표면에 형성되도록 한 후, 상술한 바와 같이 제2 도전형 반도체 3차 형성층(11)을 적층하고 질소 분극형 역상 구역들을 선택적으로 제거함에 따라 도 5에 도시된 바와 같이 제2 도젼형 반도체층의 표면에 다수의 요철을 갖는 질화갈륨 계열의 반도체층이 형성될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 6의 본 발명의 다른 실시예에 따른 발광 다이오드에 대한 설명에 있어서 상술한 본 발명의 실시예에 따른 발광 다이오드와 유사하거나 동일한 부분에 대한 설명은 생략한다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 전도성 홀더(19) 상부에 제2 도전형 반도체층(11, 9, 7), 활성층(5) 및 제1 도전형 반도체층(3)이 적층되어 있다. 한편, 제2 도전형 반도체층(11)의 하부면에는 다수의 요철 형상이 형성되어 있다. 요철 형상은 제2 도전형 반도체층(11)의 하부면에 불규칙적으로 다수가 배열될 수 있다. 또한, 상기 전도성 홀더(19)와 제2 도전형 반 도체층(11) 사이에는 반사막(17)과 금속 박막(18)이 게재될 수 있다.
또한, 전도성 홀더(19)의 상부에는 제1 전극(20)이 적층되고, 노출된 제1 도전형 반도체층(3) 하부에 제2 전극(21) 및 전극패드(22)가 순차적으로 적층될 수 있다.
또한, 도시되지는 않았으나, 상기 제2 도전형 반도체층(11)과 상기 반사막(17) 사이에는 TCO(transparent conductive oxide)와 같은 오믹 접촉(Ohmic Contact) 물질층이 게재될 수 있다.
이에 따라, 활성층(5)에서 방출되어 반도체층들 내부로 방사된 빛은 제1 도전형 반도체층의 요철 형상에 의해 반사각이 변화되어 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
한편, 도시하지는 않았으나 도 5에 도시된 질화갈륨 계열의 반도체층들의 다른 예를 본 실시예에 적용하면, 도시된 바와 같이 보다 다수의 요철 형상이 제2 도전형 반도체층(11)의 표면에 형성되어 발광 소자의 발광 효율을 더욱 높일 수 있다.
도 7은 도 6에 도시된 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 이하, 도 2 내지 도 5 및 도 7을 참조하여, 상술한 바와 같은 구조를 갖는 발광 다이오드를 형성하는 방법을 간략히 설명한다.
도 2에 도시된 바와 같이 우선 희생 기판(1) 상부에 제1 도전형 반도체층(3), 활성층(5), 제2 도전형 반도체 1차 형성층(7)을 순서대로 형성한 후, 마그네슘(Mg)이 과량 도핑된 질화갈륨 계열의 제2 도전형 반도체 2차 형성층(9)을 얇게 형성한다. 이때, 상술한 바와 같이 알루미늄(Al) 또는 인듐(In)의 조성을 조정함으로써 질소 분극형 역상 구역의 형성 정도를 조정할 수 있다.
그리고 도 3에 도시된 바와 같이 제2 도전형 반도체 2차 형성층(9)의 상부에 제2 도전형 반도체 3차 형성층(11)을 형성함에 따라 갈륨 분극형 박막 내에서 질소 분극형 역상 구역을 크게 성장시킨다.
그 후, 도 4에 도시된 바와 같이 습식 에칭을 수행하여 제2 도전형 반도체 3차 형성층(11)의 표면으로부터 질소 분극형 역상 구역을 선택적으로 제거한다.
그리고 도 7에 도시된 바와 같이 반사막(17), 그리고 금속 박막(18)과 전도성 홀더(19)를 순차적으로 형성한다. 이후 상기 희생 기판(1)을 반도체층들로부터 분리하고 상기 제1 도전형 반도체층(3)의 하부에 전극(20) 및 전극패드(21)를 순차적으로 형성한다.
희생 기판(1)으로는 상술한 바와 같은 모든 종류의 기판을 사용할 수 있고, 사파이어나 기타 기판에 질화갈륨(GaN) 템플레이트(Template)를 성장한 기판을 사용할 수도 있다. 한편, 상기 희생 기판(1) 상부에는 상기 제1 도전형 반도체층(3)을 형성하기 전에, Ti, W 등의 금속을 사용하여 질소화 메탈과 같은 메탈층(미도시)을 형성할 수 있다. 또한, 도면에는 도시되지 않았으나, 상기 메탈층(미도시) 또는 상기 희생 기판(1) 상부에는 제1 도전형 반도체층(3)을 형성하기 전에 후속으로 형성되는 반도체층들의 결정 결함을 줄이기 위해 언도프트(Un-Dopped) GaN의 버퍼층(미도시)을 더 형성할 수 있다.
상기 전도성 홀더(19)를 형성하는 것은, 후속 공정에서 희생 기판(미도시)의 제거 후 발광 다이오드 반도체층들을 지지하며, 전극 형성을 용이하게 하기 위한 것이다. 이러한 전도성 홀더(19)는 상기 반사막(17) 상부에 금속 박막(18)을 증착 한 후 상기 금속 박막(18)을 시드(seed metal)로 이용하여 전해 도금(electroplating) 방식으로 형성될 수 있다. 그러나 전도성 홀더(19)는 이러한 방식에 한정되지 않고 다양한 방식으로 형성될 수 있다.
또한, 도면에는 도시되지 않았으나, 상기 제2 도전형 반도체층(11) 상부에 상기 반사막(17)을 형성하기 전에, TCO와 같은 오믹 접촉(Ohmic Contact) 물질(미도시)을 먼저 형성시킬 수 있다.
그리고 레이저 리프트 오프 또는 습식 식각과 같은 기계적 또는 화학적 방식으로 희생 기판(1)과 메탈층(미도시)을 제1 도전형 반도체층(3) 하부로부터 제거하여 제1 도전형 반도체층(3)의 하부를 노출시킨다.
이 후, 도 7에 도시된 바와 같이 전도성 홀더(19)의 상부에 제1 전극(20)을 형성하고, 노출된 제1 도전형 반도체층(3) 하부에 제2 전극(21) 및 전극패드(22)를 순차적으로 형성할 수 있다. 상기 제1 전극(20) 및 전극패드(22)는 오믹 접촉(Ohmic Contact)용 메탈로 이루어지는 것이 바람직하다.
한편, 도시하지는 않았으나 제2 도전형 반도체 2차 형성층(9) 형성시 예를 들어 마그네슘(Mg)의 조성을 증가시켜 질소 분극형 역상 구역의 형성을 촉진함으로써 결과적으로 제2 도전형 반도체 3차 형성층(11) 내에 질소 분극형 역상 구역이 증가하고 이에 따라 도 5에 도시된 바와 같이 제2 도전형 반도체 3차 형성층(11) 표면이 상당히 다수의 요철 형상이 형성되도록 할 수 있다.
이러한 방법으로 형성된 발광 다이오드는 제2 도전형 반도체층(11)의 요철 형상에 따라 광 추출 효율이 크게 개선될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 8의 본 발명의 다른 실시예에 따른 발광 다이오드에 대한 설명에 있어서 상술한 본 발명의 실시예에 따른 발광 다이오드와 유사하거나 동일한 부분에 대한 설명은 생략한다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 전도성 홀더(19) 상부에 제1 전도성 반도체층(3), 활성층(5) 및 제2 도전형 반도체층(7, 9, 11)이 적층되어 있다. 한편, 제2 도전형 반도체층(11)의 상부면에는 다수의 요철 형상이 형성되어 있다. 요철 형상은 제2 도전형 반도체층(11)의 상부면에 불규칙적으로 다수가 배열될 수 있다. 또한, 상기 전도성 홀더(19)와 제1 도전형 반도체층(3) 사이에는 반사막(17)이 게재될 수 있다.
또한, 전도성 홀더(19)의 상부에는 제1 전극(20)이 적층되고, 상기 제2 도전형 반도체층(11) 상부에는 Ni/Au 또는 ITO와 같은 물질로 형성된 제2 전극(21)이 위치하며, 그 상부에 전극패드(22)가 위치한다.
도 9는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
이하, 도 2 내지 도 5와 도 9를 참조하여, 상술한 바와 같은 구조를 갖는 발광 다이오드를 제조하는 방법을 설명한다.
도 2에 도시된 바와 같이 우선 희생 기판(1) 상부에 제1 도전형 반도체 층(3), 활성층(5), 제2 도전형 반도체 1차 형성층(7)을 순서대로 형성한 후, 마그네슘(Mg)이 과량 도핑된 질화갈륨 계열의 제2 도전형 반도체 2차 형성층(9)을 얇게 형성한다. 이때, 상술한 바와 같이 알루미늄(Al) 또는 인듐(In)의 조성을 조정함으로써 질소 분극형 역상 구역의 형성 정도를 조정할 수 있다.
그리고 도 3에 도시된 바와 같이 제2 도전형 반도체 2차 형성층(9)의 상부에 제2 도전형 반도체 3차 형성층(11)을 형성함에 따라 갈륨 분극형 박막 내에서 질소 분극형 역상 구역을 크게 성장시킨다.
그 후, 도 4에 도시된 바와 같이 습식 에칭을 수행하여 제2 도전형 반도체 3차 형성층(11)의 표면으로부터 질소 분극형 역상 구역을 선택적으로 제거한다.
희생 기판(1)의 상부에는 상기 제1 도전형 반도체층(3)을 형성하기 전에 상기 희생 기판(1)의 제거 공정을 용이하게 하기 위해, Ti, W 등의 금속을 사용하여 질소화 메탈과 같은 메탈층(미도시)을 형성할 수 있다. 또한, 도면에는 도시되지 않았으나, 상기 메탈층(미도시) 또는 상기 희생 기판(1) 상부에는 제1 도전형 반도체층(3)을 형성하기 전에 후속으로 형성되는 반도체층들의 결정 결함을 줄이기 위해 언도프트(Un-Dopped) GaN의 버퍼층(미도시)을 더 형성할 수 있다.
희생 기판(1)으로는 상술한 바와 같이 모든 종류의 기판을 사용할 수 있고, 사파이어나 기타 기판에 질화갈륨(GaN) 템플레이트(Template)를 성장한 기판을 사용할 수도 있다.
이 후, 도 9에 도시된 바와 같이 희생 기판(1)의 반대편 제2 도전형 반도체층(11) 상부에 보조 기판(16)을 형성한다. 보조 기판(16)은 제2 도전형 반도체 층(11) 상면에 접착제를 도포하고 유리, 사파이어, 실리콘 기판과 같이 다양한 종류의 기판을 부착하여 형성될 수 있다. 보조 기판(16)을 형성함에 따라 상기 희생 기판(1)을 제거하는 후속 공정 및 이후 전극, 반사막 등의 형성시 반도체층들의 손상을 방지하여 발광 다이오드의 광, 전 특성 및 소자의 신뢰성을 보다 향상시킬 수 있다.
보조 기판(16)을 형성한 후, 레이저 리프트 오프(Laser Lift Off)를 이용하여 상기 반도체층들이 상기 희생 기판(1)으로부터 분리되도록 하거나, 진공 척(Vacuum Chuck) 등을 이용한 기계적 공정 또는 습식 식각(Wet Etching)과 같은 화학적 방식으로 상기 메탈층(미도시)을 제거하여 상기 희생 기판(1)을 분리하고 제1 도전형 반도체층(3)의 하부를 노출시킬 수 있다. 희생 기판(1) 상부에 버퍼층(미도시)이 형성되어 있는 경우에는, 희생 기판(1) 제거시 상기 메탈층(미도시) 및 상기 버퍼층(미도시)의 하부를 제거하여 상기 희생 기판(1)을 상기 반도체층들로부터 분리할 수 있다.
그리고 도 9에 도시된 바와 같이 노출된 제1 도전형 반도체층(3)의 하부에 반사막(17)과 전도성 홀더(19)를 순차적으로 형성한다. 상기 반사막(17)은 필요한 경우 오믹 접촉(Ohmic Contact) 물질을 제1 도전형 반도체층(3)의 하부에 게재한 후 형성될 수 있다. 상기 전도성 홀더(19)는, 후속 공정에서 보조 기판(16)의 제거 후 발광 다이오드 반도체층들을 지지하며, 전극 형성을 용이하게 할 수 있다.
이러한 전도성 홀더(19)는 상기 반사막(17) 상부에 솔더(Solder)와 같은 접착제(미도시)를 도포한 후, 도금(Plating)을 통해 형성하거나, 양면에 메탈이 형성 된 실리콘(Si), 실리콘 카바이드(SiC) 기판을 부착하여 형성할 수 있다. 또한, 전도성 홀더(19)는 상기 반사막(17) 상부에 금속 박막(미도시)을 증착 한 후 상기 금속 박막(미도시)을 시드(seed metal)로 이용하여 전해 도금(electroplating) 방식으로 형성될 수도 있다.
이후 상기 보조 기판(16)을 제2 도전형 반도체층(11)으로부터 분리하고 상기 제2 도전형 반도체층(11)의 상부에 투명 전극인 제1 전극(15) 및 전극 패드(19)를 순차적으로 형성하고 전도성 홀더(19) 하부 전면에 제2 전극(20)을 형성한다.
상기 보조기판(16)은, 보조 기판(16)을 상기 제2 도전형 반도체층(11) 위에 부착시키기 위해 사용한 접착제를 습식 식각(Wet Etching)을 통해 제거함으로써 상기 제2 도전형 반도체층(11)으로부터 분리할 수 있다.
한편, 상기 제2 도전형 반도체층(11)의 상부면 중 상기 전극패드(19)가 형성될 영역은, 상기 제2 도전형 반도체층(11)의 요철된 표면 중 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(19)를 형성할 수 있다.
한편, 상술한 실시예는 상기한 구조와 반대로 제2 도전형 반도체층(11) 상부에 반사막과 전도성 홀더를 형성시킴으로써, 상기한 공정을 통해 만들어진 발광소자와 광 방출 방향이 반대가 되도록 변형되어 실시될 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 발광 다이오드 및 그 제조방법을 설명하기 위한 단면도이다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드 및 그 제조방법을 설명하기 위한 단면도이다.

Claims (8)

  1. 기판상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상부에 활성층을 형성하는 단계;
    상기 활성층의 상부에 질소 분극형 역상 구역들을 다수 포함하는 제2 도전형 반도체층을 형성하는 단계; 및
    상기 제2 도전형 반도체층에서 상기 질소 분극형 역상 구역들을 선택적으로 제거하여 요철 형상을 구현하는 단계;를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  2. 제 1 항에 있어서,
    상기 제2 도전형 반도체층 형성 단계는,
    갈륨 분극형 박막 사이에 질소 분극형 역상 구역들을 다수 개 포함하는 역상 구역 생성층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  3. 제 2 항에 있어서,
    상기 역상 구역 생성층 형성 단계는,
    P형 불순물을 다량 도핑하여 상기 역상 구역 생성층을 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
  4. 제 3 항에 있어서,
    상기 역상 구역 생성층 형성 단계는,
    마그네슘(Mg)을 상기 P형 불순물로서 다량 도핑하는 것을 특징으로 하는 발광 다이오드 제조방법.
  5. 제 2 항에 있어서,
    상기 제2 도전형 반도체층 형성 단계는,
    상기 역상 구역 생성층의 상부에, 상기 갈륨 분극 박막층의 성장에 따라 상기 질소 분극 역상 구역을 요철 형상으로 성장시켜 요철 형상층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  6. 제 2 항 또는 제 5 항에 있어서,
    상기 제2 도전형 반도체층 형성 단계는,
    상기 역상 구역 생성층의 하부에, 결정 결함을 최소화한 갈륨 분극 박막층을 고품위로 성장시켜 제2 도전형 반도체 1차 형성층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  7. 제 2 항에 있어서,
    상기 역상 구역 생성층 형성 단계는,
    알루미늄 또는 인듐의 조성을 조절하여 상기 질소 분극형 역상 구역들의 형성을 조절하는 것을 특징으로 하는 발광 다이오드 제조방법.
  8. 제 1 항에 있어서,
    상기 요철 형상 구현 단계는,
    습식 식각(wet etching) 방식에 의해 상기 질소 분극형 역상 구역들을 선택적으로 제거하는 것을 특징으로 하는 발광 다이오드 제조방법.
KR1020080001807A 2008-01-07 2008-01-07 발광다이오드 제조방법 KR101349550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001807A KR101349550B1 (ko) 2008-01-07 2008-01-07 발광다이오드 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001807A KR101349550B1 (ko) 2008-01-07 2008-01-07 발광다이오드 제조방법

Publications (2)

Publication Number Publication Date
KR20090076064A KR20090076064A (ko) 2009-07-13
KR101349550B1 true KR101349550B1 (ko) 2014-01-08

Family

ID=41333223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001807A KR101349550B1 (ko) 2008-01-07 2008-01-07 발광다이오드 제조방법

Country Status (1)

Country Link
KR (1) KR101349550B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007140B1 (ko) 2009-07-28 2011-01-10 엘지이노텍 주식회사 발광 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200364707Y1 (ko) 2004-06-08 2004-10-12 슈퍼노바 옵토일렉트로닉스 코포레이션 질화 갈륨계 발광 다이오드 구조
KR100691277B1 (ko) 2005-08-26 2007-03-12 삼성전기주식회사 질화갈륨계 발광소자 및 제조방법
KR100722818B1 (ko) 2006-02-13 2007-05-30 서울옵토디바이스주식회사 발광 다이오드의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200364707Y1 (ko) 2004-06-08 2004-10-12 슈퍼노바 옵토일렉트로닉스 코포레이션 질화 갈륨계 발광 다이오드 구조
KR100691277B1 (ko) 2005-08-26 2007-03-12 삼성전기주식회사 질화갈륨계 발광소자 및 제조방법
KR100722818B1 (ko) 2006-02-13 2007-05-30 서울옵토디바이스주식회사 발광 다이오드의 제조 방법

Also Published As

Publication number Publication date
KR20090076064A (ko) 2009-07-13

Similar Documents

Publication Publication Date Title
US7812357B2 (en) LED having vertical structure and method for fabricating the same
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
JP2007305999A (ja) 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
KR20060121413A (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
WO2007089089A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
KR20130042784A (ko) 질화물 반도체 발광소자
JP7461079B2 (ja) 窒化インジウムガリウム構造およびデバイス
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
KR101081129B1 (ko) 발광소자 및 그 제조방법
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
KR101731862B1 (ko) 반도체 광전자 소자 및 그 제조방법
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
KR101349550B1 (ko) 발광다이오드 제조방법
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
KR101417051B1 (ko) 발광다이오드 및 그 제조방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR20090112854A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR102453545B1 (ko) 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치
US20220231186A1 (en) Preparation method for resonant cavity light-emitting diode
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
KR20090002165A (ko) 반도체 발광소자 및 그 제조 방법
KR102185686B1 (ko) 에피택셜층의 성장 방법 및 반도체 구조물

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 7