KR101348484B1 - 엘이디 패키지 및 그 제조방법 - Google Patents

엘이디 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101348484B1
KR101348484B1 KR1020120110194A KR20120110194A KR101348484B1 KR 101348484 B1 KR101348484 B1 KR 101348484B1 KR 1020120110194 A KR1020120110194 A KR 1020120110194A KR 20120110194 A KR20120110194 A KR 20120110194A KR 101348484 B1 KR101348484 B1 KR 101348484B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
ceramic substrate
substrate
led
manufacturing
Prior art date
Application number
KR1020120110194A
Other languages
English (en)
Inventor
박종원
이중희
권영훈
오준규
백상훈
장자순
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020120110194A priority Critical patent/KR101348484B1/ko
Application granted granted Critical
Publication of KR101348484B1 publication Critical patent/KR101348484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 엘이디(LED) 칩(Chip)을 실장할 수 있는 패턴이 상부에 형성된 세라믹 기판; 상기 세라믹 기판의 하부에 위치하는 피부착물; 상기 피부착물의 상부에 위치하는 상기 세라믹 기판을 외부에서 감싸며, 하부면에는 상기 세라믹 기판이 삽입되고, 삽입된 상기 세라믹 기판이 상부로 이탈되는 것을 방지하도록 고정하는 삽입홈이 형성되며, 상기 삽입홈의 상부에는 상기 엘이디 칩이 외부로 노출되는 관통홀이 형성되는 절연기판; 및 상기 절연기판의 상부면에 구비되며, 상기 절연기판에 삽입된 세라믹 기판에 전류를 인가하는 전극패드를 포함하되, 상기 절연기판은 치수변화나 흡수성이 적은 FR-4(EpoxyResin) 또는 방열효과가 좋은 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것을 특징으로 하는 엘이디(LED) 패키지를 제공한다.
또한, 본 발명은 엘이디(LED) 칩(Chip)을 실장할 수 있는 패턴이 상부에 형성된 세라믹 기판을 제작하는 단계; 제작된 세라믹 기판이 하부로 삽입되고, 삽입된 상기 세라믹 기판이 상부로 이탈되는 것을 방지하도록 고정하는 삽입홈과, 패턴의 상부에 실장된 엘이디(LED) 칩(Chip)이 외부로 노출되는 관통홀이 형성되는 절연기판을 제작하는 단계; 제작된 절연기판에 전기적 도통을 위한 쓰루홀을 형성하는 단계; 제작된 세라믹 기판과 절연기판을 피부착물의 상부에 적층시키는 단계; 피부착물과 내부에 세라믹 기판이 삽입된 절연기판을 접합시키는 단계; 및 절연기판에 형성된 쓰루홀의 상부에 절연기판의 내부에 삽입된 세라믹 기판에 전류를 인가하는 전극패드를 부착하는 단계를 포함하되, 상기 절연기판은 치수변화나 흡수성이 적은 FR-4(EpoxyResin) 또는 방열효과가 좋은 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것을 특징으로 하는 엘이디(LED) 패키지 제조방법을 제공한다.
따라서, 피부착물에 기계적 접합이 불가능한 세라믹 기판을 절연기판을 이용하여 피부착물에 기계적 접합이 가능하도록 하여 열저항층을 최소화할 수 있고, 열저항층을 최소화시킴으로 인해 열저항을 낮출 수 있으며, 세라믹 기판의 장점인 고방열성, 높은 온도에 변하지 않는 물리적 특성을 활용하여 엘이디 패키지의 신뢰성을 확보할 수 있고, 메탈 PCB에 비해 제조단가를 낮출 수 있다.

Description

엘이디 패키지 및 그 제조방법{LED package and method for manufacturing the same}
본 발명은 엘이디 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 엘이디(LED) 칩(Chip)이 실장된 세라믹 기판을 피부착물의 상부에 부착하여 고출력 엘이디(LED)에 적용할 수 있도록 하는 엘이디 패키지 및 그 제조방법에 관한 것이다.
대한민국 등록특허 제1049698호에 기재된 배경기술을 참조하면, 발광 다이오드(Light Emitting Diode: LED)는 긴 수명과 낮은 소비전력으로 인해 다양한 용도로 각광받고 있으며, 특히 옥내외 조명용으로 유망하다.
일반적으로, LED는 PCB(Printed Circuit Board: PCB) 기판에 직접 장착하기 위하여 표면실장소자(Surface Mount Device: SMD) 구조로 제조되며, 이러한 구조에서 LED의 수명과 조도 개선을 위한 방열기술이 주된 이슈로 된다. 예를 들어, 가로등의 경우 적어도 50W 이상, 바람직하게는 100~150W급의 고출력 파워 LED 패키지가 요구되는데, 일반적으로 LED 패키지 구조상 접합온도가 120℃에 도달하면 LED 칩이 손상되므로, 이렇게 고전류를 인가하는 파워 패키지의 경우, 발생하는 열을 방출하는 기술이 최대 핵심과제로 된다.
최근 저전력, 고수명 등의 장점과 이에 따른 친환경 조명으로서 LED 조명이 각광받고 있는 실정이다. 이에 따라 자동차, 일반 조명 등에 LED를 채택한 제품이 출시되고 있으며 이를 위한 고출력 엘이디의 수요도 급증하고 있는 상황이다.
그러나, 이러한 고출력 LED 사양은 단위 면적당 발열량이 높아 온도에 따른 신뢰성의 문제가 가장 큰 이슈로 대두되고 있다. 이러한 문제를 해결하기 위해서 기존에는 세라믹 기반의 패키지를 이용하여 고출력 LED를 제품화하고 있다.
그러나, 이러한 세라믹 기판의 패키지는 메탈이나 FR-4 등의 PCB 위에 솔더링 등의 방법으로 실장하여야 하며 필연적으로 열저항층을 2개 또는 그 이상이 추가되는 단점을 가진다.
또한, COB(Chip On Board) 등의 기술을 세라믹에 도입하여 다수의 칩을 어레이하고 이를 직접적으로 방열기구에 접합하는 시도도 있었으나 이는 세라믹의 취성으로 인해 기계적인 접합 등에 문제가 있었다.
메탈 기반의 COB 기반의 고출력 LED의 경우에는 열적인 문제, 접합 등의 문제는 해결할 수 있으나 LED 칩과 메탈 기판 간의 기계적인 물성의 차이로 인한 신뢰성의 문제가 대두되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 세라믹 기판의 장점과 절연기판의 장점을 동시에 충족할 수 있도록 세라믹 기판을 절연기판의 내부에 삽입한 후 절연기판과 피부착물을 접합하여 세라믹 기판을 일반적인 방열기구물에 솔더링 또는 브레이징을 이용하여 손쉽게 부착할 수 있도록 하는 엘이디(LED) 패키지와 그의 제조방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 발명에 의하면, 엘이디(LED) 칩(Chip)을 실장할 수 있는 패턴이 상부에 형성된 세라믹 기판; 상기 세라믹 기판의 하부에 위치하는 피부착물; 상기 피부착물의 상부에 위치하는 상기 세라믹 기판을 외부에서 감싸며, 하부면에는 상기 세라믹 기판이 삽입되고, 삽입된 상기 세라믹 기판이 상부로 이탈되는 것을 방지하도록 고정하는 삽입홈이 형성되며, 상기 삽입홈의 상부에는 상기 엘이디 칩이 외부로 노출되는 관통홀이 형성되는 절연기판; 및 상기 절연기판의 상부면에 구비되며, 상기 절연기판에 삽입된 세라믹 기판에 전류를 인가하는 전극패드를 포함하되, 상기 절연기판은 치수변화나 흡수성이 적은 FR-4(EpoxyResin) 또는 방열효과가 좋은 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것을 특징으로 하는 엘이디(LED) 패키지가 제공된다.
상기 엘이디 패키지에 있어서, 상기 절연기판과 상기 피부착물의 접합은 솔더링(Soldering) 또는 브레이징(brazing)을 이용할 수 있고, 상기 절연기판에는 상기 절연기판의 삽입홈에 삽입되는 상기 세라믹 기판과 상기 전극패드의 전기적 도통을 위한 쓰루홀이 형성될 수 있다.
또한, 본 발명은 엘이디(LED) 칩(Chip)을 실장할 수 있는 패턴이 상부에 형성된 세라믹 기판을 제작하는 단계; 제작된 세라믹 기판이 하부로 삽입되고, 삽입된 상기 세라믹 기판이 상부로 이탈되는 것을 방지하도록 고정하는 삽입홈과, 패턴의 상부에 실장된 엘이디(LED) 칩(Chip)이 외부로 노출되는 관통홀이 형성되는 절연기판을 제작하는 단계; 제작된 절연기판에 전기적 도통을 위한 쓰루홀을 형성하는 단계; 제작된 세라믹 기판과 절연기판을 피부착물의 상부에 적층시키는 단계; 피부착물과 내부에 세라믹 기판이 삽입된 절연기판을 접합시키는 단계; 및 절연기판에 형성된 쓰루홀의 상부에 절연기판의 내부에 삽입된 세라믹 기판에 전류를 인가하는 전극패드를 부착하는 단계를 포함하되, 상기 절연기판은 치수변화나 흡수성이 적은 FR-4(EpoxyResin) 또는 방열효과가 좋은 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것을 특징으로 하는 엘이디(LED) 패키지 제조방법을 제공한다.
상기 엘이디 패키지 제조방법에 있어서, 상기 피부착물과 상기 절연기판의 접합은 솔더링(Soldering) 또는 브레이징(brazing) 방식을 이용할 수 있다.
본 발명에 따른 엘이디(LED) 패키지 및 그 제조방법은 다음과 같은 효과를 가진다.
첫째, 피부착물에 기계적 접합이 불가능한 세라믹 기판을 절연기판을 이용하여 피부착물에 기계적 접합이 가능하도록 하여 열저항층을 최소화할 수 있다.
둘째, 열저항층을 최소화시킴으로 인해 열저항을 낮출 수 있으며, 세라믹 기판의 장점인 고방열성, 높은 온도에 변하지 않는 물리적 특성을 활용하여 엘이디 패키지의 신뢰성을 확보할 수 있고, 메탈 PCB에 비해 제조단가를 낮출 수 있다.
도 1은 본 발명의 실시 예에 따른 엘이디 패지지를 도시한 분해 사시도이다.
도 2는 도 1에 도시된 엘이디 패지지의 결합된 상태를 도시한 사시도이다.
도 3은 도 1에 도시된 절연기판을 도시한 사시도이다.
도 4는 도 2에 도시된 절연기판의 A-A선 단면도이다.
도 5는 도 1에 도시된 세라믹 기판을 도시한 사시도이다.
도 6은 본 발명에 따른 엘이디 패키지를 제조하는 순서를 도시한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 실시 예에 따른 엘이디 패지지를 도시한 분해 사시도, 도 2는 도 1에 도시된 엘이디 패지지의 결합된 상태를 도시한 사시도, 도 3은 도 1에 도시된 절연기판을 도시한 사시도, 도 4는 도 2에 도시된 절연기판의 A-A선 단면도, 도 5는 도 1에 도시된 세라믹 기판을 도시한 사시도, 도 6은 본 발명에 따른 엘이디 패키지를 제조하는 순서를 도시한 순서도이다.
도 1 내지 도 5를 참조하면, 본 발명의 실시 예에 따른 엘이디(LED) 패키지(100)는, 세라믹 기판(110)과, 피부착물(120)과, 절연기판(130)과, 전극패드(140)를 포함한다.
상기 세라믹 기판(110)은 세라믹 재료를 사용한 프린트 배선판 및 기판이며, 상기 세라믹 기판(110)에는 엘이디 칩(LED Chip;112)을 실장할 수 있는 패턴(114)이 상부에 형성된다.
상기 세라믹 기판(110)은 기계적 접합이 불가능하다는 단점을 가지고 있으나 방열성이 높고, 높은 온도에도 변하지 않는 물리적 특성을 가지며, 엘이디 칩(112)를 기판에 바로 실장할 수 있는 장점을 가진다.
상기 세라믹 기판(110)은 피부착물(120)의 상부에 위치하게 된다. 상기 세라믹 기판(110)은 기계적 접합이 불가능하므로 상기 피부착물(120)의 상부에서 피부착물(120)과 접합되지 않으며, 상기 세라믹 기판(110)을 상기 피부착물(120)의 상부에 접합하기 위해 절연기판(130)이 사용된다.
상기 피부착물(120)은 상기 절연기판(130)과 동일한 재질을 가지는 것이 바람직하며, 상기 절연기판(130)은 FR-4(EpoxyResin) 또는 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것이 바람직하다.
상기 절연기판(130)를 이루는 메탈 PCB는 발열효과가 좋은 장점을 가지며, FR-4(EpoxyResin)는 에폭시 레진이 합침된 유리 섬유가 여러겹으로 쌓여 있는 것으로, 치수변화나 흡수성이 적으며 열과 강도 등이 기타 물질과 비교 시, 가장 평균치에 가까운 재질로, 가격대비 성능이 우수한 장점을 가진다.
상기 FR-4(EpoxyResin) 또는 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 상기 절연기판(130)의 하부면에는 상기 세라믹 기판(110)이 삽입되는 삽입홈(132)이 형성되고, 상기 삽입홈(132)의 상부에는 상기 세라믹 기판(110)에 실장되는 엘이디 칩(112)을 외부로 노출시키는 관통홀(134)이 형성된다. 상기 관통홀(134)은 상기 삽입홈(132)의 상부 중앙부에 형성되는 것이 바람직하다.
상기 절연기판(130)의 하부면에 형성된 상기 삽입홈(132)으로 엘이디 칩(112)이 상부에 실장된 상기 세라믹 기판(110)이 삽입되면, 상기 관통홀(134)을 통하여 상기 세라믹 기판(110)의 상부면에 실장된 엘이디 칩(112)이 상기 절연기판(130)의 상부로 노출되게 된다.
상기 절연기판(130)의 상부에는 상기 세라믹 기판(110)에 전류를 인가하는 전극패드(140)가 구비되는 것이 바람직하며, 상기 절연기판(130)에는 상기 세라믹 기판(110)과 상기 전극패드(140)의 전기적 도통을 위해 쓰루홀(136)이 형성된다.
상기 쓰루홀(136)이 상기 절연기판(130)에 형성됨으로 인하여 상기 쓰루홀(136)을 통해 상기 절연기판(130)의 내부에 삽입되는 상기 세라믹 기판(110)과 상기 절연기판(130)의 상부에 구비되는 전극패드(140)가 간편하게 전기적으로 도통되게 된다. 상기 절연기판(130)에 상기 쓰루홀(136)을 형성함으로 인하여 다층간의 배선이나 부품의 취부가 용이하며, 다수의 부품 접속을 동시에 달성할 수 있는 장점을 갖는다.
상기 피부착물(120)과 상기 세라믹 기판(110)이 내부에 삽입되는 상기 절연기판(130)은 솔더링(Soldering) 또는 브레이징(Brazing)을 이용하는 것이 바람직하다.
상기 솔더링(Soldering)은 전자기기 제조에 필수적인 접합법이며, 브레이징(Brazing)의 일종으로서, 450℃ 이하의 온도에서 두 이종재료를 저융점 삽입 금속을 녹여서 접합하는 방식이며, 상기 브레이징(Brazing)은 450℃ 이상에서 접합하고자 하는 모재 용융점 이하에서 모재는 상하지 않고 용가재와 열을 가하여 두 모재를 접합하는 기술이다.
따라서, 피부착물(120)에 기계적 접합이 불가능한 세라믹 기판(110)을 절연기판(130)을 이용하여 피부착물(120)에 기계적 접합이 가능하도록 하여 열저항층을 최소화할 수 있고, 열저항층을 최소화시킴으로 인해 열저항을 낮출 수 있으며, 세라믹 기판(110)의 장점인 고방열성, 높은 온도에 변하지 않는 물리적 특성을 활용하여 엘이디 패키지(100)의 신뢰성을 확보할 수 있고, 메탈 PCB에 비해 제조단가를 낮출 수 있다.
도 6을 참조하면, 본 발명에 따른 엘이디(LED) 패키지의 제조방법은 세라믹 기판을 제작하는 단계(S10)와, 절연기판을 제작하는 단계(S20)와, 제작된 절연기판에 쓰루홀을 형성하는 단계(S30)와, 제작된 세라믹 기판과 절연기판을 피부착물의 상부에 적층시키는 단계(S40)와, 쓰루홀의 상부에 전극패드를 부착하는 단계(S50)와, 피부착물과 절연기판을 접합시키는 단계(S60)를 포함한다.
상기 세라믹 기판(110)을 제작하는 단계(S10)는 세라믹 기판을 이용하여 엘이디 칩(112)을 실장할 수 있는 패턴(114)이 상부에 형성된 프린트 배선판 및 기판을 제작하는 단계이다.
상기 엘이디 칩(112)은 상기 패턴(114)에 실장되는 것이 바람직하며, 상기 세라믹 기판(110)은 상기 엘이디 칩(112)에 전류를 인가하는 후술되는 전극패드(140)와 전기적으로 도통된다. 상기 전극패드(140)와 엘이디 칩(112)은 와이어 본딩 등과 같은 방식을 이용하여 도통되게 된다.
상기 세라믹 기판(110)이 제작되면, 제작된 세라믹 기판(110)이 내부에 삽입되는 절연기판(130)을 제작하는 단계(S20)를 거치게 된다. 상기 절연기판(130)을 제작하는 단계는 판형상의 절연기판(130)에 상기 세라믹 기판(110)이 삽입되는 삽입홈(132)과, 제작된 세라믹 기판(110)의 상부에 실장된 엘이디 칩(112)을 외부로 노출시키는 관통홀(134)을 형성하는 단계이다.
상기 삽입홈(132)은 프레스 가공에 의해 형성할 수 있으며, 상기 관통홀(134)의 형성은 펀치를 이용하는 것이 바람직하다.
상기의 방법으로 절연기판(130)을 제작한 후, 제작된 절연기판(130)에 쓰루홀(136)을 형성하는 단계(S30)를 거치게 된다. 상기 쓰루홀(136)을 형성하는 단계는 상기 절연기판(130)의 상부에 위치하는 후술되는 전극패드(140)와 상기 절연기판(130)의 내부에 삽입되는 세라믹 기판(110)의 전기적 도통을 위한 단계이다.
상기의 방법으로 제작된 세라믹 기판(110)과 절연기판(130)을 피부착물(120)의 상부에 적층시키는 단계(S40)를 거치게 된다. 상기 피부착물(120)의 상부에 상기 세라믹 기판(110)과 상기 절연기판(130)을 적층시키는 이유는 기계적 접합이 불가능한 상기 세라믹 기판(110)을 피부착물(120)의 상부에 용이하게 접합하기 위함이다.
상기의 단계에서 상기 피부착물(120)의 상부에 상기 세라믹 기판(110)과 상기 절연기판(120)을 적층시킨 후, 상기 피부착물(120)과 상기 절연기판(130)을 접합시키는 단계(S50)를 거치게 된다. 상기 피부착물(120)과 상기 절연기판(130)의 접합은 솔더링(Soldering) 또는 브레이징(Brazing)을 이용하는 것이 바람직하다.
상기 솔더링(Soldering)은 전자기기 제조에 필수적인 접합법이며, 브레이징(Brazing)의 일종으로서, 450℃ 이하의 온도에서 두 이종재료를 저융점 삽입 금속을 녹여서 접합하는 방식이며, 상기 브레이징(Brazing)은 450℃ 이상에서 접합하고자 하는 모재 용융점 이하에서 모재는 상하지 않고 용가재와 열을 가하여 두 모재를 접합하는 기술이다.
상기 피부착물(120)의 상부에 상기 절연기판(130)을 접합시킨 후에는 절연기판(130)에 형성된 쓰루홀(136)의 상부에 전극패드(140)를 부착하는 단계(S60)를 거치게 된다. 상기 쓰루홀(136)의 상부에 전극패드(140)를 부착하는 이유는 상기 절연기판(130)의 내부에 삽입되는 상기 세라믹 기판(110)에 전류를 인가하기 위함이다. 상기 절연기판(130)의 상부에 상기 전극패드(140)가 부착됨으로 인하여 상기 절연기판(130)의 내부에 삽입된 상기 세라믹 기판(110)의 상부에 실장된 엘이디 칩(112)에 전류가 공급되게 된다.
따라서, 피부착물(120)에 기계적 접합이 불가능한 세라믹 기판(110)을 절연기판(130)을 이용하여 피부착물(120)에 기계적 접합이 가능하도록 하여 열저항층을 최소화할 수 있고, 열저항층을 최소화시킴으로 인해 열저항을 낮출 수 있으며, 세라믹 기판(110)의 장점인 고방열성, 높은 온도에 변하지 않는 물리적 특성을 활용하여 엘이디 패키지(100)의 신뢰성을 확보할 수 있고, 메탈 PCB에 비해 제조단가를 낮출 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 엘이디 패키지 110 : 세라믹 기판
112 : 엘이디 칩 114 : 패턴
120 : 피부착물 130 : 절연기판
132 : 삽입홈 134 : 관통홀
136 : 쓰루홀 140 : 전극패드

Claims (7)

  1. 엘이디(LED) 칩(Chip)을 실장할 수 있는 패턴이 상부에 형성된 세라믹 기판;
    상기 세라믹 기판의 하부에 위치하는 피부착물;
    상기 피부착물의 상부에 위치하는 상기 세라믹 기판을 외부에서 감싸며, 하부면에는 상기 세라믹 기판이 삽입되고, 삽입된 상기 세라믹 기판이 상부로 이탈되는 것을 방지하도록 고정하는 삽입홈이 형성되며, 상기 삽입홈의 상부에는 상기 엘이디 칩이 외부로 노출되는 관통홀이 형성되는 절연기판; 및
    상기 절연기판의 상부면에 구비되며, 상기 절연기판에 삽입된 세라믹 기판에 전류를 인가하는 전극패드를 포함하되,
    상기 절연기판은 치수변화나 흡수성이 적은 FR-4(EpoxyResin) 또는 방열효과가 좋은 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것을 특징으로 하는 엘이디(LED) 패키지.
  2. 청구항 1에 있어서,
    상기 절연기판과 상기 피부착물의 접합은 솔더링(Soldering) 또는 브레이징(brazing)을 이용하는 것을 특징으로 하는 엘이디(LED) 패키지.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 절연기판에는,
    상기 절연기판의 삽입홈에 삽입되는 상기 세라믹 기판과 상기 전극패드의 전기적 도통을 위한 쓰루홀이 형성되는 것을 특징으로 하는 엘이디(LED) 패키지.
  5. 엘이디(LED) 칩(Chip)을 실장할 수 있는 패턴이 상부에 형성된 세라믹 기판을 제작하는 단계;
    제작된 세라믹 기판이 하부로 삽입되고, 삽입된 상기 세라믹 기판이 상부로 이탈되는 것을 방지하도록 고정하는 삽입홈과, 패턴의 상부에 실장된 엘이디(LED) 칩(Chip)이 외부로 노출되는 관통홀이 형성되는 절연기판을 제작하는 단계;
    제작된 절연기판에 전기적 도통을 위한 쓰루홀을 형성하는 단계;
    제작된 세라믹 기판과 절연기판을 피부착물의 상부에 적층시키는 단계;
    피부착물과 내부에 세라믹 기판이 삽입된 절연기판을 접합시키는 단계; 및
    절연기판에 형성된 쓰루홀의 상부에 절연기판의 내부에 삽입된 세라믹 기판에 전류를 인가하는 전극패드를 부착하는 단계를 포함하되,
    상기 절연기판은 치수변화나 흡수성이 적은 FR-4(EpoxyResin) 또는 방열효과가 좋은 메탈 PCB(Poly Chlorinated Biphenyl)로 이루어지는 것을 특징으로 하는 엘이디(LED) 패키지 제조방법.
  6. 청구항 5에 있어서,
    상기 피부착물과 상기 절연기판의 접합은 솔더링(Soldering) 또는 브레이징(brazing) 방식을 이용하는 것을 특징으로 하는 엘이디(LED) 패키지 제조방법.
  7. 삭제
KR1020120110194A 2012-10-04 2012-10-04 엘이디 패키지 및 그 제조방법 KR101348484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120110194A KR101348484B1 (ko) 2012-10-04 2012-10-04 엘이디 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120110194A KR101348484B1 (ko) 2012-10-04 2012-10-04 엘이디 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101348484B1 true KR101348484B1 (ko) 2014-01-16

Family

ID=50144780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120110194A KR101348484B1 (ko) 2012-10-04 2012-10-04 엘이디 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101348484B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158242A (ja) * 2005-12-08 2007-06-21 Stanley Electric Co Ltd Ｌｅｄ光源装置
KR20110080548A (ko) * 2010-01-06 2011-07-13 서울반도체 주식회사 발광 장치
JP2011151112A (ja) 2010-01-20 2011-08-04 Seiwa Electric Mfg Co Ltd 発光装置及び発光装置の製造方法
JP2012119624A (ja) * 2010-12-03 2012-06-21 Stanley Electric Co Ltd 発光モジュールおよび発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158242A (ja) * 2005-12-08 2007-06-21 Stanley Electric Co Ltd Ｌｅｄ光源装置
KR20110080548A (ko) * 2010-01-06 2011-07-13 서울반도체 주식회사 발광 장치
JP2011151112A (ja) 2010-01-20 2011-08-04 Seiwa Electric Mfg Co Ltd 発光装置及び発光装置の製造方法
JP2012119624A (ja) * 2010-12-03 2012-06-21 Stanley Electric Co Ltd 発光モジュールおよび発光装置

Similar Documents

Publication Publication Date Title
JP5283750B2 (ja) プリント回路基板をヒートシンクに取り付けるための熱伝導取り付け素子
KR101389241B1 (ko) Ｌｅｄ 모듈 및 이러한 모듈의 본딩 방법
US8803183B2 (en) LED heat-conducting substrate and its thermal module
US8587021B2 (en) Mounting structure for solid state light sources
US7642563B2 (en) LED package with metal PCB
KR101134671B1 (ko) Ｌｅｄ 램프 모듈의 방열구조체
US9508905B2 (en) Circuit for a light emitting component and method of manufacturing the same
WO2011057433A1 (zh) 发光二极管灯条及其制作方法、发光二极管灯管
RU2008108713A (ru) Монтажная панель для электронного компонента
KR101115403B1 (ko) 발광 장치
GB2480428A (en) PCB with metal core having extended heatsink bosses for mounting LEDs
KR101348484B1 (ko) 엘이디 패키지 및 그 제조방법
TWI424593B (zh) Light - emitting diodes of the thermal substrate and thermal module structure
KR101278835B1 (ko) 엘이디용 회로기판원판, 회로기판, 엘이디유닛, 조명기구 및 제조방법
KR101523000B1 (ko) 3차원 조명장치
KR101308090B1 (ko) 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판
US20140209957A1 (en) Light-emitting element and manufacturing method thereof
KR101145209B1 (ko) 발광장치
KR101220940B1 (ko) 방열 회로 기판 및 그의 제조 방법
KR101216936B1 (ko) 발광 다이오드
TW201347616A (zh) 發光二極體封裝及所使用之ｐｃｂ式散熱基板與其製法
KR20110107134A (ko) 발광 유닛 및 형광등형 조명 기구
JP2010287749A (ja) 発光体および照明器具
KR101944756B1 (ko) 전자부품 방열 기판
KR100646630B1 (ko) 발광다이오드용 인쇄회로기판 제조방법 및 이를 이용한발광다이오드용 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee