KR101346861B1 - Liquid crystal display device and method of fabricating the same - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 화소 개구율을 향상시키면서, 마스크 수를 저감할 수 있는 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 액정표시장치는, 기판; 상기 기판 상에 교차 배열되어 화소 영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 콘택되고, 화소 영역에 배치된 화소 전극; 및 상기 화소 전극과 소정 부분 오버랩되어 스토리지 커패시터를 형성하는 투명 금속으로된 스토리지 전극을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, which can reduce the number of masks while improving the pixel aperture ratio. The disclosed liquid crystal display device includes a substrate; Gate wiring and data wiring intersecting on the substrate to define a pixel region; A thin film transistor disposed at a crossing region of the gate wiring and the data wiring; A pixel electrode in contact with the drain electrode of the thin film transistor and disposed in the pixel region; And a storage electrode made of a transparent metal overlapping a predetermined portion of the pixel electrode to form a storage capacitor.

본 발명은 스토리지 커패시턴스 형성을 위한 스토리지 전극을 투명금속으로 형성함으로써, 스토리지 커패시턴스를 확보하면서 개구율을 개선한 효과가 있다.The present invention has the effect of improving the aperture ratio while securing the storage capacitance by forming the storage electrode for forming the storage capacitance made of a transparent metal.

액정표시장치, 스토리지 전극, 개구율, 화소전극, 하프톤 LCD, Storage Electrode, Aperture Ratio, Pixel Electrode, Halftone

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 도면이다.1 is a diagram illustrating a pixel structure of a liquid crystal display according to the related art.

도 2는 도 1의 Ⅰ-Ⅰ'선과 Ⅱ-Ⅱ'선을 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 1.

도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 도면이다.3 is a diagram illustrating a pixel structure of a liquid crystal display according to the present invention.

도 4a 내지 도 4g는 도 3의 Ⅲ-Ⅲ'선과 Ⅳ-Ⅳ'선의 공정 단면도이다.4A to 4G are cross-sectional views illustrating a line III-III ′ and IV-IV ′ of FIG. 3.

도 5는 본 발명의 다른 실시예에 따라 4마스크 공정으로 제조한 액정표시장치 화소 영역 단면도이다.FIG. 5 is a cross-sectional view of a pixel area of a liquid crystal display manufactured by using a four mask process according to another exemplary embodiment of the present invention. FIG.

도 6은 본 발명의 또 다른 실시예에 따른 액정표시장치의 화소 구조를 도시한 도면이다.6 is a diagram illustrating a pixel structure of a liquid crystal display according to another exemplary embodiment of the present invention.

도 7은 도 6의 Ⅴ-Ⅴ'선과 Ⅵ-Ⅵ'선을 절단한 단면도이다.FIG. 7 is a cross-sectional view taken along line VV 'and VIV' of FIG. 6.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치의 화소 구조를 도시한 도면이다.8 is a diagram illustrating a pixel structure of a liquid crystal display according to another exemplary embodiment of the present invention.

도 9는 도 8의 Ⅶ-Ⅶ'선, Ⅷ-Ⅷ'선 및 Ⅸ-Ⅸ'선을 절단한 단면도이다.FIG. 9 is a cross-sectional view taken along line XVIII ', XVIII-XVI and XVII-XVII in FIG. 8.

*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]

101,111: 게이트 배선 103a, 103b: 데이터 배선101, 111: gate wiring 103a, 103b: data wiring

109: 화소전극 121: 스토리지 전극109: pixel electrode 121: storage electrode

102: 게이트 절연막 104: 채널층102 gate insulating film 104 channel layer

107a,107b: 소스/드레인 전극 108: 보호막107a and 107b: source / drain electrodes 108: protective film

111a: 제 2 게이트 배선층 111b: 제 1 게이트 배선층111a: second gate wiring layer 111b: first gate wiring layer

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 화소 개구율을 향상시키면서, 마스크 수를 저감할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which can reduce the number of masks while improving the pixel aperture ratio.

일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점이 있다.In general, as the modern society changes to the information socialization, the importance of the liquid crystal display module, which is one of the information display devices, is gradually increasing. Cathode ray tube (CRT), which is widely used so far, has many advantages in terms of performance and cost, but has many disadvantages in terms of miniaturization or portability.

이와 같이 CRT의 단점을 보완하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 수 있는 액정표시장치가 개발되었다.In order to compensate for the shortcomings of the CRT, a liquid crystal display device capable of realizing light and small, high brightness, large screen, low power consumption, and low cost has been developed.

상기 액정표시장치(LCD: Liquid Crystal Display)는 표시 해상도가 다른 평판 표시장치보다 뛰어날 뿐만 아니라, 동화상을 구현할 때에도 그 품질이 브라운관에 비할 만큼 빠른 응답 특성을 가지고 있다.The liquid crystal display (LCD) not only has a superior display resolution than other flat panel displays, but also has a response characteristic that is faster than that of a CRT when implementing a moving image.

상기와 같은 액정표시장치는 상부기판에 형성된 공통전극과, 하부기판에 형성된 화소 전극 사이에 전계를 형성하여, 기판사이에 개재되어 있는 액정을 트위스 트 시킴으로써, 화상을 디스플레이한다.Such a liquid crystal display device displays an image by forming an electric field between the common electrode formed on the upper substrate and the pixel electrode formed on the lower substrate, and twisting the liquid crystal interposed between the substrates.

도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 도면이다.1 is a diagram illustrating a pixel structure of a liquid crystal display according to the related art.

도 1을 참조하면, 게이트 배선(1, 11)과 데이터 배선(3a, 3b)이 수직으로 교차되어 단위 화소 영역을 정의하고, 그 교차 영역에는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor: 이하'TFT'라 함)가 배치되어 있다.Referring to FIG. 1, the gate wirings 1 and 11 and the data wirings 3a and 3b vertically intersect to define a unit pixel region, and a thin film transistor serving as a switching element is formed in the crossing region. 'Is placed.

상기 단위 화소 영역에는 데이터 배선(3a, 3b)과 평행한 방향으로 화소전극(9)이 형성되어 있고, 화소전극(9)은 인접한 게이트 배선(11)과 소정부분 오버랩되어 스토리지 커패시터를 형성한다. 따라서, 스토리지 커패시터 형성을 위하여 게이트 배선(11)과 일체로 형성되면서, 단위 화소 영역 방향으로 돌출된 스토리지 전극(21)이 형성되어 있다.The pixel electrode 9 is formed in the unit pixel area in a direction parallel to the data lines 3a and 3b, and the pixel electrode 9 overlaps a predetermined portion with the adjacent gate line 11 to form a storage capacitor. Accordingly, the storage electrode 21 is formed integrally with the gate wiring 11 to form the storage capacitor, and protrudes in the unit pixel region direction.

도 2는 도 1의 Ⅰ-Ⅰ'선과 Ⅱ-Ⅱ'선을 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 1.

도 2에 도시된 바와 같이, Ⅰ-Ⅰ' 영역에서는 투명성 절연기판(10) 상에 게이트 배선(1)으로부터 돌출된 게이트 전극(1a)이 형성되어 있고, 게이트 전극(1a) 상에는 게이트 절연막(2), 채널층(4), 오믹접촉층(5) 및 소스/드레인 전극(7a, 7b)로 구성된 TFT가 형성되어 있다.As shown in FIG. 2, in the region II ′, a gate electrode 1a protruding from the gate wiring 1 is formed on the transparent insulating substrate 10, and a gate insulating film 2 is formed on the gate electrode 1a. ), A TFT composed of the channel layer 4, the ohmic contact layer 5 and the source / drain electrodes 7a and 7b are formed.

상기 소스/드레인 전극(7a, 7b) 상에는 보호막(8)이 형성되어 있고, 보호막(8) 상에는 드레인 전극(7b)과 전기적으로 콘택된 화소전극(9)이 형성되어 있다.또한, 상기 소스전극(7a)은 데이터 배선(3a)과 일체로 형성되고, 드레인 전극(7b)과 서로 대향하도록 되어 있다.A passivation film 8 is formed on the source / drain electrodes 7a and 7b, and a pixel electrode 9 electrically contacting the drain electrode 7b is formed on the passivation film 8. 7a is formed integrally with the data line 3a and faces the drain electrode 7b.

이와 대응되는 Ⅱ-Ⅱ' 영역은 절연기판(10) 상에 TFT가 형성된 단위 화소 영 역과 인접한 영역에 형성된 게이트 배선(11)이 화소전극(9)과 게이트 절연막(2) 및 보호막(8)을 사이에 두고 소정부분 오버랩되어 있다. 또한, 화소전극(9)과의 스토리지 커패시턴스 확보를 위해 인접한 단위 화소 영역의 게이트 배선(11)으로부터 화소전극(9)이 형성된 단위 화소 영역 방향으로 돌출된 스토리지 전극(21)을 형성하여 화소전극(9)과의 사이에서 스토리지 커패시턴스를 형성하도록 하였다.In the corresponding II-II 'region, the gate wiring 11 formed in the region adjacent to the unit pixel region where the TFT is formed on the insulating substrate 10 forms the pixel electrode 9, the gate insulating film 2, and the protective film 8. The predetermined portion overlaps with each other. In addition, in order to secure storage capacitance with the pixel electrode 9, the storage electrode 21 protruding from the gate wiring 11 of the adjacent unit pixel region toward the unit pixel region where the pixel electrode 9 is formed is formed to form a pixel electrode ( Storage capacitance is formed between 9).

상기 스토리지 전극(21)은 게이트 전극(1a) 및 게이트 배선(1, 11)과 동일한 물질로 형성된다.The storage electrode 21 is formed of the same material as the gate electrode 1a and the gate lines 1 and 11.

하지만, 상기와 같은 종래 액정표시장치는 스토리지 전극(21)이 게이트 배선(1, 11)과 동일한 불투명 금속으로 형성되기 때문에 화소 영역의 개구율을 저하시키는 원인이 된다.However, in the conventional liquid crystal display device as described above, since the storage electrode 21 is formed of the same opaque metal as the gate lines 1 and 11, it causes a decrease in the aperture ratio of the pixel region.

즉, 게이트 배선(1, 11)과 일체로 스토리지 전극(21)을 형성함으로써, 화소전극(9)과의 스토리지 커패시턴스는 어느정도 확보할 수 있지만, 화소 영역에 스토리지 전극(21)이 위치하기 때문에 개구율이 떨어지는 문제가 있다.That is, by forming the storage electrode 21 integrally with the gate wirings 1 and 11, the storage capacitance with the pixel electrode 9 can be secured to a certain extent, but since the storage electrode 21 is located in the pixel region, the aperture ratio There is a problem with this falling.

본 발명은, 스토리지 커패시턴스 형성을 위한 스토리지 전극을 투명금속으로 형성함으로써, 스토리지 커패시턴스를 확보하면서 개구율을 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, by forming a storage electrode for forming a storage capacitance by using a transparent metal, thereby improving the aperture ratio while securing the storage capacitance.

또한, 게이트 배선과 스토리지 전극을 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법으로 형성함으로써, 추가 마스크 공정 없이 투명 금속으로된 스토리지 전극을 형성할 수 있는 액정표시장치 및 그 제조방법을 제공함에 또 다른 목적이 있다.In addition, by forming the gate wiring and the storage electrode by a photolithography method including a halftone mask or a diffraction mask, to provide a liquid crystal display device and a method for manufacturing the storage electrode made of a transparent metal without an additional mask process There is another purpose.

상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,In order to achieve the above object, the liquid crystal display device according to the present invention,

기판;Board;

상기 기판 상에 교차 배열되어 화소 영역을 정의하는 게이트 배선과 데이터 배선;Gate wiring and data wiring intersecting on the substrate to define a pixel region;

상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;A thin film transistor disposed at a crossing region of the gate wiring and the data wiring;

상기 박막 트랜지스터의 드레인 전극과 콘택되고, 화소 영역에 배치된 화소 전극; 및A pixel electrode in contact with the drain electrode of the thin film transistor and disposed in the pixel region; And

상기 화소 전극과 소정 부분 오버랩되어 스토리지 커패시터를 형성하는 투명 금속으로된 스토리지 전극을 포함한다.And a storage electrode made of a transparent metal overlapping the pixel electrode with a predetermined portion to form a storage capacitor.

본 발명의 다른 실시예에 의한 액정표시장치는,According to another embodiment of the present invention,

기판;Board;

상기 기판 상에 교차 배열되어 화소 영역을 정의하는 게이트 배선과 데이터 배선;Gate wiring and data wiring intersecting on the substrate to define a pixel region;

상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;A thin film transistor disposed at a crossing region of the gate wiring and the data wiring;

상기 게이트 배선과 평행하면서, 화소 영역을 횡단하도록 형성된 공통배선; 및A common wiring parallel to the gate wiring and formed to cross the pixel region; And

상기 박막 트랜지스터의 드레인 전극과 콘택되고, 상기 공통배선과 오버랩되도록 배치된 화소 전극을 포함하고,A pixel electrode in contact with the drain electrode of the thin film transistor and disposed to overlap the common wiring;

상기 공통 배선은 상기 화소 전극과 오버랩되는 영역에서는 투명 금속으로된 스토리지 전극인 것을 특징으로 한다.The common wiring may be a storage electrode made of a transparent metal in an area overlapping the pixel electrode.

본 발명의 또 다른 실시예에 의한 액정표시장치는,According to another embodiment of the present invention,

기판;Board;

상기 기판 상에 교차 배열되어 화소 영역을 정의하는 게이트 배선과 데이터 배선;Gate wiring and data wiring intersecting on the substrate to define a pixel region;

상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;A thin film transistor disposed at a crossing region of the gate wiring and the data wiring;

상기 박막 트랜지스터의 드레인 전극과 콘택되고, 화소 영역에 배치된 화소 전극;A pixel electrode in contact with the drain electrode of the thin film transistor and disposed in the pixel region;

상기 화소 전극과 소정 부분 오버랩되어 제 1 스토리지 커패시터를 형성하는 투명 금속으로된 제 1 스토리지 전극; 및A first storage electrode made of a transparent metal overlapping the pixel electrode with a predetermined portion to form a first storage capacitor; And

상기 데이터 배선과 오버랩되도록 형성되고, 상기 화소전극과 각각 소정부분 오버랩되어 제 2 스토리지 커패시터와 제 3 스토리지 커패시터를 형성하는 제 2 스토리지 전극 및 제 3 스토리지 전극을 포함한다.And a second storage electrode and a third storage electrode which are formed to overlap the data line and overlap a predetermined portion of the pixel electrode to form a second storage capacitor and a third storage capacitor.

본 발명의 또 다른 실시예에 의한 액정표시장치 제조방법은,According to still another embodiment of the present invention, a method of manufacturing a liquid crystal display device is provided.

기판 상에 투명한 금속층과 금속층을 순차적으로 형성하는 단계;Sequentially forming a transparent metal layer and a metal layer on the substrate;

상기 금속층이 형성된 기판 상에 포토레지스트를 형성한 다음, 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 투명한 금속층과 금속층을 식각하여 게이트 전극, 게이트 배선 및 투명 금속층으로된 스토리지 전극을 형성하는 단계;Forming a photoresist on the substrate on which the metal layer is formed, and then etching the transparent metal layer and the metal layer by a photolithography method including a diffraction mask or a halftone mask to form a gate electrode, a gate wiring, and a storage electrode formed of the transparent metal layer. step;

상기 게이트 전극과 게이트 배선이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 채널층을 포함하는 액티브층을 형성하는 단계;Sequentially forming a gate insulating film, an amorphous silicon film, and a doped amorphous silicon film on the substrate on which the gate electrode and the gate wiring are formed, and then forming an active layer including a channel layer;

상기 액티브층이 형성된 기판 상에 금속박막을 형성한 다음, 식각 하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;Forming a metal thin film on the substrate on which the active layer is formed and then etching to form source / drain electrodes and data lines;

상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 상기 드레인 전극 일부를 노출시키는 콘택홀을 형성하는 단계; 및Forming a protective film on the substrate on which the source / drain electrodes are formed, and then forming a contact hole exposing a portion of the drain electrode; And

상기 보호막이 형성된 기판 상에 투명 금속층을 형성한 다음, 식각하여 노출된 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함한다.Forming a transparent metal layer on the substrate on which the passivation layer is formed, and then etching and forming a pixel electrode in contact with the exposed drain electrode.

본 발명의 또 다른 실시예에 의한 액정표시장치 제조방법은,According to another embodiment of the present invention, a method of manufacturing a liquid crystal display device is provided.

기판 상에 투명한 금속층과 금속층을 순차적으로 형성하는 단계;Sequentially forming a transparent metal layer and a metal layer on the substrate;

상기 금속층이 형성된 기판 상에 포토레지스트를 형성한 다음, 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 투명한 금속층과 금속층을 식각하여 게이트 전극, 게이트 배선 및 투명 금속층으로된 스토리지 전극을 형성하는 단계;Forming a photoresist on the substrate on which the metal layer is formed, and then etching the transparent metal layer and the metal layer by a photolithography method including a diffraction mask or a halftone mask to form a gate electrode, a gate wiring, and a storage electrode formed of the transparent metal layer. step;

상기 게이트 전극과 게이트 배선이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막 및 금속박막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법으로 채널층, 오믹접촉층, 소스/드레인 전극 및 데이터 배선을 동시에 형성하는 단계;A channel layer is formed on the substrate on which the gate electrode and the gate wiring are formed by sequentially forming a gate insulating film, an amorphous silicon film, a doped amorphous silicon film, and a metal thin film, and then using a photolithography method including a halftone mask or a diffraction mask. Simultaneously forming an ohmic contact layer, a source / drain electrode and a data line;

상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 상기 드 레인 전극 일부를 노출시키는 콘택홀을 형성하는 단계; 및Forming a protective film on the substrate on which the source / drain electrodes are formed, and then forming a contact hole exposing a portion of the drain electrode; And

상기 보호막이 형성된 기판 상에 투명 금속층을 형성한 다음, 식각하여 노출된 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함한다.Forming a transparent metal layer on the substrate on which the passivation layer is formed, and then etching and forming a pixel electrode in contact with the exposed drain electrode.

본 발명에 의하면, 스토리지 커패시턴스 형성을 위한 스토리지 전극을 투명금속으로 형성함으로써, 스토리지 커패시턴스를 확보하면서 개구율을 개선하였다.According to the present invention, by forming the storage electrode for forming the storage capacitance made of a transparent metal, the aperture ratio was improved while securing the storage capacitance.

또한, 게이트 배선과 스토리지 전극을 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법으로 형성함으로써, 추가 마스크 공정 없이 투명 금속으로된 스토리지 전극을 형성할 수 있다.In addition, by forming the gate wiring and the storage electrode by a photolithography method including a halftone mask or a diffraction mask, a storage electrode made of a transparent metal can be formed without an additional mask process.

이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 도면이다.3 is a diagram illustrating a pixel structure of a liquid crystal display according to the present invention.

도 3에 도시된 바와 같이, 게이트 배선(101, 111)과 데이터 배선(103a, 103b)이 수직으로 교차되어 단위 화소 영역을 정의하고, 그 교차 영역에 스위칭 소자인 TFT가 배치되어 있다.As shown in Fig. 3, the gate wirings 101 and 111 and the data wirings 103a and 103b vertically intersect to define a unit pixel region, and TFTs, which are switching elements, are disposed in the crossing regions.

상기 단위 화소 영역에는 데이터 배선(103a, 103b)과 평행한 방향으로 화소전극(109)이 형성되어 있고, 화소전극(109)은 인접한 단위 화소 영역에 형성된 게이트 배선(111)과 소정부분 오버랩되어 스토리지 커패시터를 형성한다. 본 발명에서는 스토리지 커패시터 형성과 개구율 향상을 위해 게이트 배선(101, 111)을 투명금속층과 불투명 금속층으로 구성된 이중배선층으로 형성하였다.(도 4a 내지 도 4g 참조)The pixel electrode 109 is formed in the unit pixel area in a direction parallel to the data lines 103a and 103b, and the pixel electrode 109 overlaps the gate line 111 formed in the adjacent unit pixel area by a predetermined portion and is stored. Form a capacitor. In the present invention, the gate wirings 101 and 111 are formed of a double wiring layer composed of a transparent metal layer and an opaque metal layer to form a storage capacitor and improve an opening ratio. (See FIGS. 4A to 4G.)

또한, 화소전극(109)과 오버랩되는 인접한 단위 화소 영역의 게이트 배선(111)은 투명금속으로 형성된 스토리지 전극(121)이 단위 화소 영역 방향으로 돌출되도록 하여 스토리지 커패시터를 형성하도록 하였다. 또한, TFT 영역에서는 게이트 배선(101)으로부터 게이트 전극(133)이 단위 화소 영역 방향으로 돌출되어 있다.In addition, the gate wiring 111 of the adjacent unit pixel region overlapping the pixel electrode 109 allows the storage electrode 121 formed of a transparent metal to protrude toward the unit pixel region to form a storage capacitor. In the TFT region, the gate electrode 133 protrudes from the gate wiring 101 in the unit pixel region direction.

따라서, 본 발명에서는 종래 단위 화소 영역 방향으로 돌출된 스토리지 전극을 투명금속으로 형성함으로써, 스토리지 커패서턴스를 확보하면서 개구율을 개선한 효과가 있다.Accordingly, in the present invention, the storage electrode protruding in the unit pixel region direction is formed of a transparent metal, thereby improving the aperture ratio while securing the storage capacitance.

도 4a 내지 도 4g는 도 3의 Ⅲ-Ⅲ'선과 Ⅳ-Ⅳ'선의 공정 단면도이다.4A to 4G are cross-sectional views illustrating a line III-III ′ and IV-IV ′ of FIG. 3.

도 4a에 도시한 바와 같이, Ⅲ-Ⅲ' 영역에서는 투명성 절연기판(110) 상에 스퍼터링(sputtering) 등의 방법으로 인듐-옥사이드(Indium-Tin-Oxide ; 이하" ITO" 라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하" IZO" 라 함), 인듐-틴-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하" ITZO" 라함) 등의 투명 금속층(131)을 형성하고, 계속하여 알루미늄(Al), 구리(Cu) 또는 알미네리윰(AlNd) 등의 금속층(132)을 형성한다.As shown in FIG. 4A, in the III-III 'region, indium-oxide (hereinafter referred to as "ITO") or indium- is formed on the transparent insulating substrate 110 by sputtering or the like. Forming a transparent metal layer 131 such as zinc-oxide (hereinafter referred to as "IZO") and indium-tin-zinc-oxide (hereinafter referred to as "ITZO") Subsequently, a metal layer 132 such as aluminum (Al), copper (Cu) or almineri (AlNd) is formed.

그런 다음, 감광성 물질인 포토레지스트(Photo Resist)를 절연기판(110) 상에 형성한 다음, 마스크(200)를 이용하여 노광 및 현상하여 포토레지스트 패턴(250)을 형성한다. 상기 마스크(200)는 광을 완전차단하는 차단영역(200a)과, 광을 완전투과하는 투과영역(200b)과 광의 일부 광량만을 투과시키는 반투과영역(200c)으로 구성된 회절 마스크 또는 하프톤 마스크를 이용한다.Then, a photoresist, which is a photosensitive material, is formed on the insulating substrate 110, and then exposed and developed using the mask 200 to form a photoresist pattern 250. The mask 200 may include a diffraction mask or a halftone mask including a blocking region 200a for completely blocking light, a transmissive region 200b for completely transmitting light, and a semi-transmissive region 200c for transmitting only a partial amount of light. I use it.

따라서, 노광 및 현상 공정을 진행한 포토레지스트 패턴(250)은 투과영역(200b)과 대응되는 부분은 포토레지스트가 완전히 제거되어 있고, 차단영역(200a)과 대응되는 부분은 포토레지스트가 그대로 존재하며, 반투과영역(200c)과 대응되는 부분은 포토레지스트의 일부만 남아 있다.Therefore, in the photoresist pattern 250 which has undergone the exposure and development process, the portion corresponding to the transmission region 200b is completely removed, and the portion corresponding to the blocking region 200a is left as it is. The portion corresponding to the transflective region 200c remains only part of the photoresist.

본 발명에서는, Ⅳ-Ⅳ' 영역에서 스토리지 전극이 형성될 영역을 마스크(200)의 반투과영역(200c)과 대응시켜 투명금속으로된 스토리지 전극을 형성할 수 있도록 하였다.In the present invention, a storage electrode made of a transparent metal may be formed by matching the region where the storage electrode is to be formed in the region IV-IV 'with the transflective region 200c of the mask 200.

이와 같이, 회절 마스크 또는 하프톤 마스크를 이용하여 포토레지스트 패턴(250)이 형성되면, 습식각 공정을 진행하여, 도 4b에 도시한 바와 같이 Ⅲ-Ⅲ' 영역에서는 투명 금속층(131)과 금속층(132)으로 구성된 게이트 전극(133)을 형성한다.As described above, when the photoresist pattern 250 is formed using a diffraction mask or a halftone mask, a wet etching process is performed, and as shown in FIG. 4B, the transparent metal layer 131 and the metal layer ( A gate electrode 133 composed of 132 is formed.

이때, Ⅳ-Ⅳ' 영역에서는 투명 금속층으로된 제 1 게이트 배선층(111b)과 금속층으로된 제 2 게이트 배선층(111a)의 이중 배선층으로된 게이트 배선(111)이 형성된다. 또한, 제 1 게이트 배선층(111b)과 일체로 단위 화소 영역 방향으로 돌출되도록 스토리지 전극(121)이 형성된다.At this time, in the region IV-IV ', the gate wiring 111 formed of the double wiring layer of the first gate wiring layer 111b made of the transparent metal layer and the second gate wiring layer 111a made of the metal layer is formed. In addition, the storage electrode 121 is formed to protrude in the unit pixel region direction integrally with the first gate wiring layer 111b.

따라서, 단위 화소 영역 방향으로 돌출된 스토리지 전극(121)은 투명 금속층으로 형성되어, 이후 형성될 화소전극과 스토리지 커패시터를 형성한다.Therefore, the storage electrode 121 protruding in the unit pixel region direction is formed of a transparent metal layer to form a pixel electrode and a storage capacitor to be formed later.

상기에서와 같이 게이트 전극(133)과 게이트 배선(111) 및 스토리지 전극(121)이 형성되면 도 4c 및 도 4d에 도시한 바와 같이, 절연기판(110) 상에 게이트 절연막(102), 비정질실리콘막, 도핑된 비정질실리콘막(105a)을 순차적으로 형성 한다. As described above, when the gate electrode 133, the gate wiring 111, and the storage electrode 121 are formed, as shown in FIGS. 4C and 4D, the gate insulating layer 102 and the amorphous silicon are formed on the insulating substrate 110. A film and a doped amorphous silicon film 105a are sequentially formed.

그런 다음, 포토리쏘그래피방법에 따라 패터닝하여 상기 게이트 전극(133) 상부에 채널층(104)과 비정질실리콘막(105a)으로 구성된 액티브층을 패터닝한다. 상기 비정질실리콘막 대신 다결정실리콘막을 사용할 수 있으며, 도핑된 비정질실리콘막의 도핑물질은 N형 또는 P형의 도핑물질을 사용한다.Then, the photolithography method is used to pattern the active layer including the channel layer 104 and the amorphous silicon film 105a on the gate electrode 133. A polysilicon film may be used instead of the amorphous silicon film, and the doping material of the doped amorphous silicon film uses an N-type or P-type doping material.

이때, 게이트 전극(133) 상부 이외의 영역에서는 비정질실리콘막과 도핑된 비정질실리콘막(105a)이 제거되기 때문에 Ⅳ-Ⅳ' 영역에서는 게이트 절연막(102) 만 남아 있다.At this time, since the amorphous silicon film and the doped amorphous silicon film 105a are removed in regions other than the upper portion of the gate electrode 133, only the gate insulating film 102 remains in the region IV-IV ′.

상기와 같이, 채널층(104)이 형성되면 도 4e에 도시한 바와 같이 절연기판(110) 전 영역 상에 금속박막을 증착한 다음, 습식각 방법을 포함하는 포토리소그래피방법에 따라 소스/드레인 전극(107a, 107b) 및 데이터 배선(103a)을 동시에 형성한다.(Ⅲ-Ⅲ' 영역)As described above, when the channel layer 104 is formed, a metal thin film is deposited on the entire region of the insulating substrate 110 as shown in FIG. 4E, and then the source / drain electrodes are fabricated according to a photolithography method including a wet etching method. 107a and 107b and data wiring 103a are formed at the same time. (III-III 'region)

상기 소스/드레인 전극(107a, 107b) 형성을 위한 금속은 몰리브덴(Mo), MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 사용하거나 경우에 따라서는 알루미늄 또는 구리(Cu)와 같은 저저항 금속을 사용할 수 있다.The metal for forming the source / drain electrodes 107a and 107b uses a molybdenum alloy such as molybdenum (Mo), MoW, MoTa or MoNb, or in some cases low resistance such as aluminum or copper (Cu) Metals can be used.

상기와 같이 소스/드레인 전극(107a, 107b) 및 데이터 배선(103a)이 형성되면, 도 4f에 도시한 바와 같이, 절연기판(110) 전 영역 상에 보호막(108)을 형성한 다음, 드레인 전극(107b)의 일부를 노출시키는 콘택홀(118)을 형성한다.When the source / drain electrodes 107a and 107b and the data wiring 103a are formed as described above, as shown in FIG. 4F, the passivation layer 108 is formed on the entire region of the insulating substrate 110 and then the drain electrode. A contact hole 118 exposing a part of 107b is formed.

상기 보호막(108)은 질화실리콘 또는 산화실리콘 등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다. The protective layer 108 may have a low dielectric constant such as an inorganic insulating material such as silicon nitride or silicon oxide, or an acryl organic compound, Teflon, BCB (benzocyclobutene), cytotope, or perfluorocyclobutane (PFCB). It is formed of an organic insulator.

상기와 같이 보호막(108)이 투명기판(110) 상에 형성되면, 도 4g에 도시한 바와 같이, 투명기판(110) 전영역에 ITO, IZO, ITZO 등의 투명한 도전성 물질을 형성한 다음 포토리쏘그래피방법과 식각공정을 진행하여 화소전극(109)을 형성한다.If the protective film 108 is formed on the transparent substrate 110 as described above, as shown in FIG. The pixel electrode 109 is formed by performing a etching method and an etching process.

Ⅲ-Ⅲ' 영역에서는 콘택홀(118)을 통해서 화소전극(109)이 드레인 전극(107b)과 전기적으로 콘택되고, Ⅳ-Ⅳ' 영역에서는 화소전극(109)과 게이트 배선(111)의 제 1 게이트 배선층(111b)으로부터 단위 화소 영역 방향으로 돌출된 스토리지 전극(121)이 게이트 절연막(102)과 보호막((108)을 사이에 두고 오버랩된다.In the III-III 'region, the pixel electrode 109 is electrically contacted with the drain electrode 107b through the contact hole 118. In the IV-IV' region, the pixel electrode 109 and the first gate wiring 111 are formed. The storage electrodes 121 protruding from the gate wiring layer 111b in the unit pixel region direction overlap with the gate insulating layer 102 and the passivation layer 108 therebetween.

따라서, 본 발명에서는 스토리지 커패시턴스를 확보하면서 화소 영역의 개구율을 향상시킬 수 있다.Therefore, in the present invention, the aperture ratio of the pixel region can be improved while securing the storage capacitance.

또한, 스토리지 전극(121)이 투명금속으로 형성되기 때문에 스토리지 전극(121)을 다양한 크기로 설계함으로써, 스토리지 커패시턴스 값을 다양하게 조절할 수 있어 액정표시장치의 설계 마진을 확보할 수 있다.In addition, since the storage electrode 121 is formed of a transparent metal, by designing the storage electrode 121 to various sizes, the storage capacitance value can be adjusted in various ways to secure a design margin of the liquid crystal display device.

도 5는 본 발명의 다른 실시예에 따라 4마스크 공정으로 제조한 액정표시장치의 화소 영역 단면도이다.5 is a cross-sectional view of a pixel area of a liquid crystal display device manufactured by using a four mask process according to another exemplary embodiment of the present invention.

도 5에 도시한 바와 같이, 투명성 절연기판(210) 상에 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법에 따라 투명 금속층(231)과 금속층(232)로 구성된 게이트 전극(233)과, 투명 금속층으로된 제 1 게이트 배선 층(211b)와 금속층으로된 제 2 게이트 배선층(211a)로 구성된 게이트 배선(211)을 형성한다. 이때, 제 1 게이트 배선층(211b)로부터 단위 화소 영역 방향으로 돌출된 스토리지 전극(221)을 함께 형성한다.As shown in FIG. 5, the gate electrode 233 composed of the transparent metal layer 231 and the metal layer 232 according to a photolithography method including a halftone mask or a diffraction mask on the transparent insulating substrate 210, and A gate wiring 211 composed of a first gate wiring layer 211b made of a transparent metal layer and a second gate wiring layer 211a made of a metal layer is formed. In this case, the storage electrode 221 protruding from the first gate wiring layer 211b toward the unit pixel region is formed together.

그런 다음, 절연기판(210) 상에 게이트 절연막(202), 비정질실리콘막 및 도핑된 비정질실리콘막을 순차적으로 형성한 다음, 회절마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 소스/드레인 전극(207a, 207b), 채널층(204), 오믹접촉층(205) 및 데이터 배선(203a)을 동시에 형성한다.(TFT 영역)Next, the gate insulating film 202, the amorphous silicon film, and the doped amorphous silicon film are sequentially formed on the insulating substrate 210, and then the source / drain electrodes are formed by a photolithography method including a diffraction mask or a halftone mask. 207a and 207b, the channel layer 204, the ohmic contact layer 205 and the data wiring 203a are simultaneously formed. (TFT region)

상기와 같이 소스/드레인 전극(207a, 207b)이 절연기판(210) 상에 형성되면, 보호막(208)을 형성한 다음, 드레인 전극(207b)의 일부를 노출시키는 콘택홀(218)을 형성한다. 상기와 같이 보호막(208)이 형성되면, 투명 금속막을 형성한 다음 식각하여 화소전극(209)을 형성한다.When the source / drain electrodes 207a and 207b are formed on the insulating substrate 210 as described above, the protective layer 208 is formed, and then a contact hole 218 is formed to expose a portion of the drain electrode 207b. . When the passivation layer 208 is formed as described above, the transparent metal layer is formed and then etched to form the pixel electrode 209.

스토리지 커패시터 형성 영역에서는 화소전극(209)과 스토리지 전극(221)이 게이트 절연막(202) 및 보호막(208)을 사이에 두고 오버랩되어 스토리지 커패시터를 형성한다.In the storage capacitor formation region, the pixel electrode 209 and the storage electrode 221 overlap with the gate insulating layer 202 and the passivation layer 208 therebetween to form a storage capacitor.

위에서 언급한 게이트 배선(111), 채널층(204), 오믹접촉층(205), 보호막(208) 및 화소전극(209)의 물질은 도 4a 내지 도 4g에서 설명한 물질을 사용한다.The materials of the gate wiring 111, the channel layer 204, the ohmic contact layer 205, the passivation layer 208, and the pixel electrode 209 mentioned above use the materials described with reference to FIGS. 4A to 4G.

도 6은 본 발명의 또 다른 실시예에 따른 액정표시장치의 화소 구조를 도시한 도면이다.6 is a diagram illustrating a pixel structure of a liquid crystal display according to another exemplary embodiment of the present invention.

도 6에 도시된 바와 같이, 스토리지 커먼(Common) 구조를 갖는 액정표시장치 화소 구조가 도시되어 있다.As shown in FIG. 6, a liquid crystal display pixel structure having a storage common structure is illustrated.

먼저, 게이트 배선(301, 311)과 데이터 배선(303a, 303b)이 교차되어 단위 화소 영역을 정의하고, 그 교차 영역에 스위칭 소자인 TFT가 배치되어 있다. 또한, 단위 화소 영역을 중심으로 게이트 배선(301, 311)과 평행한 방향으로 공통 배선(322)이 형성되어 있다.First, the gate wirings 301 and 311 and the data wirings 303a and 303b cross each other to define a unit pixel region, and a TFT, which is a switching element, is disposed in the crossing region. The common wiring 322 is formed in a direction parallel to the gate wirings 301 and 311 around the unit pixel region.

상기 단위 화소 영역에는 데이터 배선(303a, 303b)과 평행한 방향으로 화소전극(309)이 형성되어 있고, 화소전극(309)은 단위 화소 영역을 횡단하는 스토리지 전극(321)과 오버랩되어 스토리지 커패시터를 형성한다.The pixel electrode 309 is formed in the unit pixel area in a direction parallel to the data lines 303a and 303b, and the pixel electrode 309 overlaps the storage electrode 321 crossing the unit pixel area to form a storage capacitor. Form.

본 발명의 공통 배선(322), 게이트 배선(301, 311)은 투명금속층과 불투명 금속층으로 구성된 이중배선으로 형성되어 있고, 상기 공통 배선(322)은 단위 화소 영역에서는 불투명 금속층이 제거되어 스토리지 전극(321)으로 사용된다.The common wiring 322 and the gate wirings 301 and 311 of the present invention are formed of a double wiring composed of a transparent metal layer and an opaque metal layer. The common wiring 322 is formed by removing an opaque metal layer in a unit pixel area so that the storage electrode ( 321).

즉, 단위 화소 영역 내에서는 공통배선(322)의 불투명 금속층이 제거되고, 노출된 투명금속층이 스토리지 전극(321)이 된다.That is, in the unit pixel region, the opaque metal layer of the common wiring 322 is removed, and the exposed transparent metal layer becomes the storage electrode 321.

또한, 게이트 배선(301, 311)과 데이터 배선(303a, 303b)의 교차 영역에는 TFT가 형성되어 있고, 게이트 배선(301)으로부터 TFT 영역으로 게이트 전극(333)이 돌출되어 있다.Further, a TFT is formed in the intersection region of the gate wirings 301 and 311 and the data wirings 303a and 303b, and the gate electrode 333 protrudes from the gate wiring 301 to the TFT region.

따라서, 본 발명에서의 스토리지 커먼 구조는 단위 화소 영역 내에서 공통배선(322)에 의한 개구율 손실 없이 스토리지 커패시턴스를 확보할 수 있는 이점이 있다.Therefore, the storage common structure of the present invention has an advantage of ensuring storage capacitance without loss of aperture ratio due to the common wiring 322 in the unit pixel area.

도 7은 도 6의 Ⅴ-Ⅴ'선과 Ⅵ-Ⅵ'선을 절단한 단면도이다.FIG. 7 is a cross-sectional view taken along line VV 'and VIV' of FIG. 6.

도 7에 도시된 바와 같이, Ⅴ-Ⅴ' 영역은 투명성 절연기판(310) 상에 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법에 따라 투명 금속층(331)과 금속층(332)로 구성된 게이트 전극(333)과, 게이트 전극(333) 상부에 게이트 절연막(302), 채널층(304), 오믹접촉층(305) 및 소스/드레인 전극(307a, 307b)이 형성되어 있다.As shown in FIG. 7, the V-V ′ region includes a gate including a transparent metal layer 331 and a metal layer 332 according to a photolithography method including a halftone mask or a diffraction mask on the transparent insulating substrate 310. The gate insulating film 302, the channel layer 304, the ohmic contact layer 305, and the source / drain electrodes 307a and 307b are formed on the electrode 333 and the gate electrode 333.

그리고 소스/드레인 전극(307a, 307b) 상에 보호막(308)이 형성되어 있고, 보호막(308) 상에 드레인 전극(307b)과 콘택홀(318)에 의해 전기적으로 연결된 화소전극(309)이 형성되어 있다.A passivation layer 308 is formed on the source / drain electrodes 307a and 307b, and a pixel electrode 309 electrically connected to the drain electrode 307b and the contact hole 318 is formed on the passivation layer 308. It is.

본 발명에서는 스토리지 커먼 구조를 4 마스크에 따라 제조하였지만, 경우에 따라서는 5 마스크 공정으로 제조할 수 있다.In the present invention, the storage common structure is manufactured by four masks, but in some cases, the storage common structure may be manufactured by a five mask process.

Ⅵ-Ⅵ' 영역에서는 절연기판(310) 상에 공통 배선의 일부인 스토리지 전극(321)이 형성되고, 스토리지 전극(321) 상에는 게이트 절연막(302), 보호막(308) 및 화소전극(309)이 형성되어 있다.In the VI-VI 'region, the storage electrode 321, which is part of the common wiring, is formed on the insulating substrate 310, and the gate insulating layer 302, the passivation layer 308, and the pixel electrode 309 are formed on the storage electrode 321. It is.

구체적인 제조공정은 도 5의 4마스크 공정과 유사하므로 구별되는 부분을 중심으로 설명하면 다음과 같다.Since a specific manufacturing process is similar to the four mask process of FIG. 5, the following description will focus on the distinct parts.

먼저, 절연기판(310) 상에 투명 금속층(331)과 금속층(332)를 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법으로 게이트 배선, 게이트 전극(333), 공통배선을 형성한다. 이때, 단위 화소 영역을 횡단하는 공통 배선 영역과 마스크의 반투과영역을 대응시킨다.First, the transparent metal layer 331 and the metal layer 332 are sequentially formed on the insulating substrate 310, and then the gate wiring, the gate electrode 333, and the common are formed by a photolithography method including a halftone mask or a diffraction mask. Form the wiring. At this time, the common wiring region crossing the unit pixel region and the transflective region of the mask are made to correspond.

따라서, 게이트 배선 형성시 단위 화소 영역에서 공통 배선의 금속층을 제거 하여 투명 금속층이 노출되도록 한다. 노출된 투명 금속층은 스토리지 전극(321)이 된다.Therefore, the metal layer of the common line is removed in the unit pixel area when forming the gate line so that the transparent metal layer is exposed. The exposed transparent metal layer becomes the storage electrode 321.

이후 게이트 절연막(302), 채널층(304), 오믹접촉층(305), 소스/드레인 전극(307a, 307b) 형성을 위해 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피방법을 적용하는점, 보호막(308) 형성후 콘택홀(318) 형성 공정 및 화소전극(309) 형성 공정은 도 5의 4마스크 공정과 동일하므로 설명은 생략한다.Thereafter, a photolithography method including a halftone mask or a diffraction mask is applied to form the gate insulating layer 302, the channel layer 304, the ohmic contact layer 305, and the source / drain electrodes 307a and 307b. Since the process of forming the contact hole 318 and the process of forming the pixel electrode 309 after forming the passivation layer 308 is the same as the process of FIG. 5, the description thereof will be omitted.

본 발명에서는 스토리지 커먼 구조이지만 단위 화소 영역 내에는 불투명 금속층으로된 공통배선이 존재하지 않아 개구율을 개선할 수 있다. 뿐만 아니라 스토리지 전극(321)이 투명 금속층이므로 공통배선의 배선 폭보다 넓게 확장 형성하여 스토리지 커패시터의 커패시턴스 값을 다양하게 조절할 수 있다.In the present invention, although the storage common structure, the common wiring of the opaque metal layer does not exist in the unit pixel region, and thus the aperture ratio may be improved. In addition, since the storage electrode 321 is a transparent metal layer, the storage electrode 321 may be formed to extend wider than the wiring width of the common wiring to variously adjust the capacitance value of the storage capacitor.

예를 들어 도 6에서 화소 영역을 횡단하는 스토리지 전극(321)의 배선폭을 공통배선(322)보다 넓게 형성하거나, 스토리지 전극(321)의 양측 가장자리 영역을 요철 패턴으로 형성함으로써 화소전극(309)과의 스토리지 커패시턴스 값을 다양하게 조절할 수 있다.For example, in FIG. 6, the wiring width of the storage electrode 321 crossing the pixel region is wider than that of the common wiring 322, or both edge regions of the storage electrode 321 are formed in an uneven pattern to form the pixel electrode 309. You can adjust the storage capacitance value of the controller to various values.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치의 화소 구조를 도시한 도면이다.8 is a diagram illustrating a pixel structure of a liquid crystal display according to another exemplary embodiment of the present invention.

도 8에 도시된 바와 같이, 게이트 배선(401, 411)과 데이터 배선(403a, 403b)이 교차되어 단위 화소 영역을 정의하고, 그 교차 영역에 스위칭 소자인 TFT가 배치되어 있다.As shown in Fig. 8, the gate wirings 401 and 411 and the data wirings 403a and 403b cross each other to define a unit pixel region, and TFTs, which are switching elements, are disposed in the crossing regions.

상기 단위 화소 영역에는 데이터 배선(403a, 403b)과 평행한 방향으로 화소 전극(409, 509, 609)이 형성되어 있고, 화소전극(409)은 인접한 단위 화소 영역에 형성된 게이트 배선(411)과 소정부분 오버랩되어 스토리지 커패시터를 형성한다.The pixel electrodes 409, 509, and 609 are formed in the unit pixel area in a direction parallel to the data lines 403a and 403b, and the pixel electrode 409 is predetermined with the gate wiring 411 formed in the adjacent unit pixel area. It partially overlaps to form a storage capacitor.

본 발명에서는 게이트 배선(401, 411)을 투명금속층과 불투명 금속층으로 구성된 이중배선층으로 형성하였고, 화소전극(409)과 오버랩되는 인접한 단위 화소 영역의 게이트 배선(411) 영역에 게이트 배선(411)의 투명 금속층으로된 된 제 1 스토리지 전극(451), 화소전극(409) 양측에 인접한 데이터 배선(403a, 403b) 영역에 데이터 배선(403a, 403b)과 화소전극(409, 509, 609)과 각각 소정 부분 오버랩되도록 제 2 스토리지 전극(421a) 및 제 3 스토리지 전극(421b)을 형성하였다.In the present invention, the gate wirings 401 and 411 are formed of a double wiring layer composed of a transparent metal layer and an opaque metal layer, and the gate wiring 411 is formed in a region of the gate wiring 411 of an adjacent unit pixel region overlapping the pixel electrode 409. The first storage electrode 451 made of a transparent metal layer, and the data wirings 403a and 403b and the pixel electrodes 409, 509, and 609 are respectively defined in regions of the data wirings 403a and 403b adjacent to both sides of the pixel electrode 409. The second storage electrode 421a and the third storage electrode 421b are formed to partially overlap.

상기 제 1 스토리지 전극(451), 제 2 스토리지 전극(421a) 및 제 3 스토리지 전극(421b)는 모두 투명 금속층으로 형성되고, 게이트 배선(401, 411) 형성시 동시에 형성된다. 뿐만 아니라, 제 1 스토리지 전극(451), 제 2 스토리지 전극(421a) 및 제 3 스토리지 전극(421c)는 서로 일체로 형성되며, 게이트 배선(411)의 투명 금속층과 일체로 형성되어 있다.The first storage electrode 451, the second storage electrode 421a, and the third storage electrode 421b are all formed of a transparent metal layer, and are simultaneously formed when the gate lines 401 and 411 are formed. In addition, the first storage electrode 451, the second storage electrode 421a, and the third storage electrode 421c are integrally formed with each other and integrally formed with the transparent metal layer of the gate wiring 411.

따라서, 데이터 배선(403a, 403b) 영역에 형성된 제 2 스토리지 전극(421a)과 제 3 스토리지 전극(421b)은 인접한 단위 화소 영역의 게이트 배선(411)으로부터 돌출되어 데이터 배선(403a, 403b) 하부로 평행하게 돌출되도록 형성된다.Accordingly, the second storage electrode 421a and the third storage electrode 421b formed in the data wirings 403a and 403b are protruded from the gate wiring 411 of the adjacent unit pixel region to be below the data wirings 403a and 403b. It is formed to protrude in parallel.

또한, 데이터 배선(403a)를 중심으로 제 2 스토리지 전극(421a)는 양측 화소전극(509, 409)과 소정부분 오버랩되어 스토리지 커패시터를 형성하고, 데이터 배선(403b)를 중심으로 제 3 스토리지 전극(421b)는 양측 화소 전극(409, 609)과 소정부분 오버랩되어 스토리지 커패시터를 형성한다.In addition, the second storage electrode 421a is formed to overlap the pixel electrodes 509 and 409 at a predetermined portion with respect to the data line 403a to form a storage capacitor, and the third storage electrode (centered around the data line 403b). 421b overlaps both pixel electrodes 409 and 609 with a predetermined portion to form a storage capacitor.

본 발명에서는 인전한 단위 화소 영역에 형성된 게이트 배선(411)으로부터 돌출된 제 1 스토리지 전극(451)과 화소전극(409)이 제 1 스토리지 커패시터를 형성하고, 제 2 스토리지 전극(421a)과 화소전극(409)이 제 2 스토리지 커패시터를 형성하며, 제 3 스토리지 전극(421b)과 화소전극(409)이 제 3 스토리지 커패시터를 형성한다.In the present invention, the first storage electrode 451 and the pixel electrode 409 protruding from the gate wiring 411 formed in the unit pixel region which are in an intact state form a first storage capacitor, and the second storage electrode 421a and the pixel electrode are formed. 409 forms a second storage capacitor, and the third storage electrode 421b and the pixel electrode 409 form a third storage capacitor.

따라서, 본 발명에서는 여러개의 스토리지 전극을 형성하여 단위 화소 영역당 스토리지 커패시턴스를 충분히 확보하도록 하면서, 개구율을 개선한 효과가 있다.Therefore, the present invention has the effect of improving the aperture ratio while forming a plurality of storage electrodes to ensure sufficient storage capacitance per unit pixel area.

도 9는 도 8의 Ⅶ-Ⅶ'선, Ⅷ-Ⅷ'선 및 Ⅸ-Ⅸ'선을 절단한 단면도이다.FIG. 9 is a cross-sectional view taken along line XVIII ', XVIII-XVI and XVII-XVII in FIG. 8.

도 9에 도시된 바와 같이, 투명성 절연기판(410) 상에 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법에 따라 투명 금속층(431)과 금속층(432)로 구성된 게이트 전극(433)과, 투명 금속층으로된 제 1 게이트 배선층(411b)과 금속층으로된 제 2 게이트 배선층(411a)로 구성된 게이트 배선(411)을 형성한다.As shown in FIG. 9, a gate electrode 433 composed of a transparent metal layer 431 and a metal layer 432 according to a photolithography method including a halftone mask or a diffraction mask on the transparent insulating substrate 410, A gate wiring 411 composed of a first gate wiring layer 411b made of a transparent metal layer and a second gate wiring layer 411a made of a metal layer is formed.

그런 다음, 절연기판(410) 상에 게이트 절연막(402), 비정질실리콘막 및 도핑된 비정질실리콘막을 순차적으로 형성한 다음, 회절마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 소스/드레인 전극(407a, 407b), 채널층(404), 오믹접촉층(405) 및 데이터 배선(403a)을 동시에 형성한다.(Ⅶ-Ⅶ' 영역)Next, the gate insulating film 402, the amorphous silicon film, and the doped amorphous silicon film are sequentially formed on the insulating substrate 410, and then the source / drain electrodes are formed by a photolithography method including a diffraction mask or a halftone mask. 407a and 407b, the channel layer 404, the ohmic contact layer 405 and the data wiring 403a are formed simultaneously. ('-' Region)

상기와 같이 소스/드레인 전극(407a, 407b)이 절연기판(410) 상에 형성되면, 보호막(408)을 형성한 다음, 드레인 전극(407b)의 일부를 노출시키는 콘택홀(418) 을 형성한다. 상기와 같이 보호막(408)이 형성되면, 투명 금속막을 형성한 다음 식각하여 화소전극(409)을 형성한다.(Ⅶ-Ⅶ' 영역)When the source / drain electrodes 407a and 407b are formed on the insulating substrate 410 as described above, the protective film 408 is formed, and then a contact hole 418 is formed to expose a portion of the drain electrode 407b. . When the passivation layer 408 is formed as described above, the transparent metal layer is formed and then etched to form the pixel electrode 409 ('-' region).

Ⅷ-Ⅷ' 영역에서는 게이트 배선(411)의 제 1 게이트 배선층(411b)으로부터 인출된 제 1 스토리지 전극(451)이 형성되어, 화소전극(409)과 게이트 절연막(402) 및 보호막(408)을 사이에 두고 스토리지 커패시터를 형성한다.In the VIII-VIII region, the first storage electrode 451 drawn from the first gate wiring layer 411b of the gate wiring 411 is formed to form the pixel electrode 409, the gate insulating film 402, and the protective film 408. Form a storage capacitor in between.

Ⅸ-Ⅸ' 영역에서는 데이터 배선(403a) 하부를 따라 제 2 스토리지 전극(421a)이 게이트 배선(411)의 제 1 게이트 배선층(411b)으로부터 연장되어 형성되어 있다. 제 2 스토리지 전극(421a) 상에는 게이트 절연막(402)과 데이터 배선(403a)이 형성되어 있다. 4마스크 공정에 따라 형성되기 때문에 데이터 배선(403a) 하부에는 오믹접촉층 패턴(405a)과 채널층 패턴(404a)이 존재한다.In the region '-', the second storage electrode 421a extends from the first gate wiring layer 411b of the gate wiring 411 along the lower portion of the data wiring 403a. The gate insulating layer 402 and the data line 403a are formed on the second storage electrode 421a. The ohmic contact layer pattern 405a and the channel layer pattern 404a are formed under the data line 403a because they are formed by a four-mask process.

상기 데이터 배선(403a) 상에는 보호막(408)이 형성되어 있고, 데이터 배선(403a)을 중심으로 양측에는 화소전극(409, 509)이 각각 제 2 스토리지 전극(421a)과 소정 부분 오버랩되도록 형성되어 있다.A passivation layer 408 is formed on the data line 403a, and pixel electrodes 409 and 509 are formed on both sides of the data line 403a so as to overlap a predetermined portion with the second storage electrode 421a, respectively. .

도면에서는 도시하지 않았지만, 제 3 스토리지 전극 역시 제 2 스토리지 전극(421a) 영역과 동일한 구조로 형성된다. 따라서, 제 1 스토리지 전극(451)을 단위 화소 영역으로 돌출되도록 연장 형성하거나, 제 2 , 제 3 스토리지 전극(421a, 도 8의 421b)을 양측 화소 영역으로 연장 형성하여 화소전극(409, 509)과의 스토리지 커패시턴스 값을 크게 하거나 작게 형성할 수 있다.Although not shown in the figure, the third storage electrode is also formed in the same structure as the region of the second storage electrode 421a. Accordingly, the first storage electrode 451 extends to protrude into the unit pixel region, or the second and third storage electrodes 421a and 421b of FIG. 8 extend to both pixel regions to form the pixel electrodes 409 and 509. The storage capacitance can be made larger or smaller.

위에서 언급한 게이트 배선(411), 채널층(404), 오믹접촉층(405), 보호막(408) 및 화소전극(409, 509)의 물질은 도 4a 내지 도 4g에서 설명한 물질을 사 용한다.The materials of the gate wiring 411, the channel layer 404, the ohmic contact layer 405, the passivation layer 408, and the pixel electrodes 409 and 509 mentioned above use the materials described with reference to FIGS. 4A to 4G.

이상에서 자세히 설명된 바와 같이, 본 발명은 스토리지 커패시턴스 형성을 위한 스토리지 전극을 투명금속으로 형성함으로써, 스토리지 커패시턴스를 확보하면서 개구율을 개선한 효과가 있다.As described in detail above, the present invention has an effect of improving the opening ratio while securing the storage capacitance by forming the storage electrode for forming the storage capacitance with a transparent metal.

또한, 게이트 배선과 스토리지 전극을 하프톤 마스크 또는 회절 마스크를 포함하는 포토리쏘그래피 방법으로 형성함으로써, 추가 마스크 공정 없이 투명 금속으로된 스토리지 전극을 형성할 수 있는 효과가 있다.In addition, by forming the gate wiring and the storage electrode by a photolithography method including a halftone mask or a diffraction mask, there is an effect that a storage metal made of a transparent metal can be formed without an additional mask process.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

Claims (25)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판;Board; 상기 기판 상에 교차 배열되어 화소 영역을 정의하는 게이트 배선과 데이터 배선;Gate wiring and data wiring intersecting on the substrate to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;A thin film transistor disposed at a crossing region of the gate wiring and the data wiring; 상기 박막 트랜지스터의 드레인 전극과 콘택되고, 화소 영역에 배치된 화소 전극;A pixel electrode in contact with the drain electrode of the thin film transistor and disposed in the pixel region; 상기 화소 전극과 소정 부분 오버랩되어 제 1 스토리지 커패시터를 형성하는 투명 금속으로된 제 1 스토리지 전극; 및A first storage electrode made of a transparent metal overlapping the pixel electrode with a predetermined portion to form a first storage capacitor; And 상기 데이터 배선과 오버랩되도록 형성되고, 상기 화소전극과 각각 소정부분 오버랩되어 제 2 스토리지 커패시터와 제 3 스토리지 커패시터를 형성하는 제 2 스토리지 전극 및 제 3 스토리지 전극을 포함하며, A second storage electrode and a third storage electrode which are formed to overlap with the data line, and overlap a predetermined portion of the pixel electrode to form a second storage capacitor and a third storage capacitor, 상기 게이트 배선, 박막 트랜지스터의 게이트 전극은 투명 금속층과 금속층으로 구성된 이중 구조이며, The gate electrode of the gate wiring and the thin film transistor has a double structure composed of a transparent metal layer and a metal layer, 상기 제 1, 2, 3 스토리지 전극은 인접한 화소 영역의 게이트 배선의 투명 금속층과 일체로 형성되며 The first, second and third storage electrodes are integrally formed with the transparent metal layer of the gate wiring of the adjacent pixel region. 상기 제 1, 2, 3 스토리지 전극은 인접한 화소 영역의 게이트 배선으로부터 돌출 형성된 것을 특징으로 하는 액정표시장치.And the first, second and third storage electrodes protrude from gate lines of adjacent pixel regions. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 11 항에 있어서, 상기 제 1, 2, 3 스토리지 전극은 ITO, IZO, ITZO중 어 느 하나의 금속으로 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 11, wherein the first, second, and third storage electrodes are formed of any one metal of ITO, IZO, and ITZO. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete

Images