KR101343760B1 - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR101343760B1
KR101343760B1 KR1020120015224A KR20120015224A KR101343760B1 KR 101343760 B1 KR101343760 B1 KR 101343760B1 KR 1020120015224 A KR1020120015224 A KR 1020120015224A KR 20120015224 A KR20120015224 A KR 20120015224A KR 101343760 B1 KR101343760 B1 KR 101343760B1
Authority
KR
South Korea
Prior art keywords
block
pattern
substrate
polymer film
forming
Prior art date
Application number
KR1020120015224A
Other languages
English (en)
Other versions
KR20120096888A (ko
Inventor
사또시 미꼬시바
고지 아사까와
히로꼬 나까무라
시게끼 하또리
아쯔시 히에노
쯔까사 아즈마
유리꼬 세이노
마사히로 간노
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120096888A publication Critical patent/KR20120096888A/ko
Application granted granted Critical
Publication of KR101343760B1 publication Critical patent/KR101343760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

블록 공중합체의 마이크로 상분리를 이용하여, 적은 공정으로, 또한 저렴하게 패턴을 형성할 수 있는 패턴 형성 방법을 제공한다.
실시 형태에 따르면, 기판(11) 상에 고분자막(12)을 형성하고, 상기 고분자막(12)에 대하여 선택적으로 제1 및 제2 조건에서 에너지선을 조사함으로써, 상기 고분자막(12) 표면에, 표면 자유 에너지가 상이한 제1 및 제2 영역을 형성하고, 상기 고분자막(12) 상에 제1 및 제2 블록 체인을 포함하는 블록 공중합체층(14)을 형성하고, 상기 블록 공중합체를 마이크로 상분리시키는 것을 특징으로 하는 패턴 형성 방법이 제공된다.

Description

패턴 형성 방법{PATTERN FORMING METHOD}
<관련 출원>
본 출원은, 일본 특허 출원 제2011-037273(출원일: 2011년 2월 23일)을 기초로 하고, 이 출원으로부터 우선의 이익을 향수한다. 본 출원은, 이 출원을 참조함으로써, 동일 출원의 내용 모두를 포함한다.
본 발명의 실시 형태는, 반도체 디바이스 등의 미세 가공에 응용할 수 있는 패턴 형성 방법에 관한 것이다.
종래, LSI를 비롯한 반도체 디바이스의 제조 프로세스에서는, 리소그래피에 의한 미세 가공 기술이 채용되고 있다. 앞으로, 더 미세한 가공이 요구되는 것은 확실하며, 리소그래피에 있어서의 광원의 단파장화 및 레지스트의 고성능화가 진행되고 있다. 그러나, 이들 대책에 의한 해상도의 향상은 곤란했다.
이에 대해, 블록 공중합체의 상분리를 이용하는 미세 가공 기술이 주목받고 있다. 이 미세 가공 기술에서는, 블록 공중합체의 상분리 구조를 규칙적으로 배향시키는 것이 요구되며, 그로 인하여 다양한 고안이 이루어지고 있다.
그러나, 반도체 디바이스에는, 미세 패턴을 형성해야 할 부분뿐만 아니라, 넓은 면적에서 패턴을 형성하면 안 되는 부분도 존재한다. 이로 인해, 블록 공중합체의 마이크로 상분리를 이용한 가공 방법을 사용하는 경우, 패턴이 존재하지 않는 부분을 형성하기 위해서는, 미세 패턴 형성 전에 레지스트 등에 의해 패턴이 존재하지 않는 부분을 마스크할 필요가 있었다.
블록 공중합체를 수식하거나 하여, 보다 적은 공정으로 패턴을 형성하기 위한 여러 고안도 이루어지고 있지만, 그러한 블록 공중합체의 합성에는 다수의 공정을 필요로 하기 때문에, 오히려 비용이 높아진다는 문제가 있다.
미국 특허 제6,746,825호 명세서 일본 특허 공개 제2009-298911호 공보
S.O.Kim et al., Nature, Vol. 424, pp.411-414(2004) R.Ruiz et al., Science, Vol. 321, pp.936-939(2008)
본 발명이 해결하고자 하는 과제는, 블록 공중합체의 마이크로 상분리를 이용하여, 적은 공정으로, 또한 저렴하게 패턴을 형성할 수 있는 패턴 형성 방법을 제공하는 것이다.
실시 형태에 따르면, 기판 상에 고분자막을 형성하고, 상기 고분자막에 대하여 선택적으로 제1 및 제2 조건에서 에너지선을 조사함으로써, 상기 고분자막 표면에, 표면 자유 에너지가 상이한 제1 및 제2 영역을 형성하고, 상기 고분자막 상에, 제1 및 제2 블록 체인을 포함하는 블록 공중합체층을 형성하고, 상기 블록 공중합체를 마이크로 상분리시키는 것을 특징으로 하는 패턴 형성 방법이 제공된다. 상기 제1 및 제2 영역의 표면 자유 에너지에 기초하여, 상기 제1 및 제2 블록 체인을 상기 기판에 대하여 수직 또는 평행하게 배향시킴으로써, 상기 제1 영역 상의 블록 공중합체층과 상기 제2 영역 상의 블록 공중합체층에서 상이한 마이크로 상분리 패턴을 동시에 형성할 수 있다.
도 1은 실시 형태에 관한 패턴 형성 방법을 설명하는 단면도.
도 2는 실시예에 있어서의 블록 공중합체의 마이크로 상분리 패턴을 도시하는 평면도.
이하, 실시 형태에 대해서, 도면을 참조하면서 설명한다.
도 1은, 실시 형태에 관한 패턴 형성 방법을 도시하는 단면도이다. 도 1을 참조하여, 실시 형태에 관한 패턴 형성 방법의 개략에 대하여 설명한다.
도 1의 (a)에 도시한 바와 같이, 기판(11) 상에 에너지선의 조사에 의해 표면 자유 에너지가 변화하는 고분자막(12)을 형성한다. 그 후, 형성한 고분자막(12) 상에 선택적으로 제1 및 제2 조건에서 에너지선을 조사한다. 「선택적으로 제1 및 제2 조건에서 에너지선을 조사한다」란, 영역마다 상이한 조건에서 에너지선을 조사하는 것 외에, 도 1의 (a)에 도시한 바와 같이 에너지선을 조사하고 싶지 않은 부분을 마스크(13)로 차폐하고, 일부의 영역에만 에너지선을 조사하는 것을 포함한다. 그 결과, 도 1의 (b)에 도시한 바와 같이, 고분자막(12)에 표면 자유 에너지가 상이한 제1 영역(12a) 및 제2 영역(12b)이 형성된다. 계속해서, 고분자막(12) 상에 블록 공중합체층(14)을 형성한다(도 1의 (c)). 블록 공중합체는, 성질이 상이한 제1 블록 체인 및 제2 블록 체인을 포함한다. 블록 공중합체층(14)의 형성 후, 가열하여 어닐링함으로써, 블록 공중합체를 마이크로 상분리시킨다. 그 결과, 도 1의 (d)에 도시한 바와 같이, 고분자막(12) 표면의 자유 에너지에 따라 제1 블록 체인 및 제2 블록 체인이 기판(11)에 대하여 수직 또는 평행하게 배향하여, 블록 공중합체의 마이크로 상분리 패턴이 형성된다.
도 1의 (d)에 있어서는, 고분자막의 제1 영역(12a) 상의 블록 공중합체는, 제1 블록 체인 및 제2 블록 체인이 기판(11)에 대하여 평행하게 배향한 것을 도시하고 있다. 그 결과로서, 제1 블록 체인의 층(14a) 및 제2 블록 체인의 층(14b)이 기판(11)에 대하여 평행하게 교대로 적층된 라멜라상이 형성되어 있다. 한편, 고분자막의 제2 영역(12b) 상의 블록 공중합체는, 제1 블록 체인 및 제2 블록 체인이 기판(11)에 대하여 수직으로 배향하고 있다. 그 결과로서, 제1 블록 체인의 층(14a) 및 제2 블록 체인(14b)의 층이, 기판(11)에 대하여 수직으로 교대로 적층된 라멜라상이 형성되어 있다.
상술한 패턴 형성 방법의 각 공정 및 각 부재에 대하여, 더욱 상세하게 설명한다.
기판(11)으로서는, 반도체 디바이스에 사용되는 임의의 기판을 사용할 수 있다. 이러한 기판의 예로서는, 실리콘 웨이퍼, 도핑된 실리콘 웨이퍼, 표면에 절연층 또는 전극 혹은 배선이 되는 금속층이 형성된 실리콘 웨이퍼, 마스크 블랭크, GaAs, AlGaAs 등의 III-V족 화합물 반도체 웨이퍼를 들 수 있다. 다른 기판의 예로서, 크롬 또는 산화크롬 증착 기판, 알루미늄 증착 기판, 포스포실리케이트 글래스(PSG) 코트 등의 패시베이션 산화막 기판, 스핀 온 글래스(SOG) 코트 기판, SiN 코트 기판도 들 수 있다.
또한, 기판(11)의 표면에 부착된 유기 불순물을 제거하기 위해, 기판(11)에 대한 자외선 조사 등의 전처리를 행하는 것이 바람직하다.
고분자막(12)을 형성하는 재료는, 에너지선의 조사에 의해 표면 자유 에너지가 변화하는 재료이면 특별히 한정되지 않지만, 표면 자유 에너지의 변화에 있어서 체적 수축을 수반하지 않는 재료가 바람직하다. Si-Si 결합을 갖는 분자는, 에너지선의 조사에 의해 결합이 개열되어, 가교 반응이나 산화 반응에 의해 표면 자유 에너지를 변화시킨다. 그로 인해, 고분자막(12)을 형성하는 재료는, Si-Si 결합을 갖는 규소계 재료인 것이 바람직하다. 제막성의 관점에서, Si-Si 결합으로 이루어지는 올리고머 및/또는 중합체인 폴리실란이 특히 바람직하다. 폴리실란을 사용하는 경우, 폴리실란 주쇄가 가교한 고분자이든, 가교하지 않은 쇄상 고분자이든 상관없다. 사용하는 폴리실란은, 도포 특성, 고분자막(12)을 제막한 후에 블록 공중합체층(14)을 제막할 때의 용제 내성 등에 의해 적절히 선택할 수 있다. 폴리실란의 치환기는 특별히 한정되지 않지만, 용해성의 관점에서, 수소 원자, 메틸기, 페닐기, 페놀기 등인 것이 바람직하다.
고분자막(12)의 제막 방법으로서는, 스핀 코팅, 딥 코팅, 기상 성장 등을 사용할 수 있다.
스핀 코팅에서는, 고분자막(12)의 재료를 용제로 희석하여 기판(11) 상에 스핀 코트하고, 필요에 따라 핫 플레이트 등 상에서 베이크하여 형성한다.
딥 코팅에서는, 고분자막(12)의 재료를 용제로 희석하고, 그 희석 용액 중에 기판(11)을 일정 시간 침지하여, 고분자막(12)을 형성한다.
기상 성장에서는, 기압을 내리거나 온도를 올리거나 또는 그 양쪽에 의해 고분자막(12)을 형성하는 재료를 기체 상태로 하고, 그 사이에 기판(11)을 도입하고, 일정 시간 폭로하여 기판(11) 표면에 고분자막(12)을 형성한다.
스핀 코팅에 있어서, 고분자막(12)을 형성하는 재료를 용제로 희석하는 농도는 0.5 내지 30wt%인 것이 바람직하지만, 특별히 한정되지 않는다. 기판(11)에 대한 도포 확장의 정도에 따라 그 농도를 조정하는 것이 바람직하다. 사용하는 용제는, 고분자막(12) 형성 재료에 따라서도 상이하지만, 고분자막(12) 형성 재료와 반응을 일으키지 않는 것이 바람직하다. 이러한 용제로서는, 톨루엔, 크실렌, 메시틸렌 등의 방향족 탄화수소류, 시클로헥산, 시클로헵탄, 시클로옥탄, 시클로노난 등의 시클로알칸류, 헥산, 헵탄, 옥탄, 노난, 데칸 등의 알칸류, 메탄올, 에탄올, 1-프로판올, 2-프로판올 등의 알킬알코올류 등을 들 수 있다. 상술한 용제 이외에도, 반응성, 기판과의 습윤성, 휘발성의 관점에서, 일반적인 포토레지스트의 용제에 사용되는 케톤류, 셀로솔브류 및 에스테르류라고 한 유기 용매도 사용할 수 있다. 케톤류로서는, 시클로헥사논, 아세톤, 에틸메틸케톤, 메틸이소부틸케톤 등을 들 수 있다. 셀로솔브류로서는, 메틸셀로솔브, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 부틸셀로솔브아세테이트 등을 들 수 있다. 에스테르류로서는, 아세트산에틸, 아세트산부틸, 아세트산이소아밀, γ-부티로락톤, 3-메톡시프로피온산메틸 등을 들 수 있다. 용제는, 필요에 따라 2종 이상을 조합하여 사용할 수 있다. 기판(11) 표면의 관능기와의 반응성의 관점에서, 탈수 용제를 사용하는 것이 바람직하다. 핫 플레이트 등 위에서 베이크할 때의 온도는, 사용한 용제를 기화시켜, 유동성을 없애는 관점에서 100 내지 200℃인 것이 바람직하다.
딥 코팅에 있어서, 고분자막(12) 형성 재료를 용제로 희석하는 농도는 1 내지 30wt%인 것이 바람직하다. 사용하는 용제는, 스핀 코팅에서 사용하는 용제와 마찬가지로, 고분자막(12) 형성 재료와 반응을 일으키지 않는 것이 바람직하다. 이러한 용제로서는, 톨루엔, 크실렌, 메시틸렌 등의 방향족 탄화수소류, 시클로헥산, 시클로헵탄, 시클로옥탄, 시클로노난 등의 시클로알칸류, 헥산, 헵탄, 옥탄, 노난, 데칸 등의 알칸류, 메탄올, 에탄올, 1-프로판올, 2-프로판올 등의 알킬알코올류 등을 들 수 있다. 기판(11) 표면의 관능기와의 반응성의 관점에서, 탈수 용제를 사용하는 것이 바람직하다. 희석 용액에 대한 기판(11)의 침지 후에, 질소나 아르곤 등의 불활성 가스를 분사하여 용제를 날려 버리고, 경우에 따라서는 핫 플레이트 상에서 가열하여 용제를 제거하는 것이 바람직하다.
기상 성장에서는, 고분자막(12) 형성 재료를 기체 상태로 하기 위해, 그 재료의 증기압 특성에 따라, 기압을 내리거나 온도를 올리거나 또는 그 양쪽을 행한다. 사용하는 고분자막(12) 형성 재료의 비점에 의존하지만, 재료의 안정성의 관점에서, 감압하여 기체 상태로 변할 때까지 온도를 올리는 것이 바람직하다. 기체 상태의 고분자막(12) 형성 재료가 존재하는 공간에 기판(11)을 넣거나 또는 미리 넣어 두고, 1 내지 5시간 기판(11) 표면을 폭로하는 것이 바람직하다. 기판(11)을 폭로한 후, 필요에 따라, 고분자막(12)의 범위를 초과하여 흡착되어 있는 여분의 고분자막(12) 형성 재료를 용제로 씻어 버려도 좋다. 사용하는 용제는, 상기 스핀 코팅에 관련하여 기재한 것이 바람직하다.
고분자막(12)에 조사하는 에너지선은, 고분자막(12)을 형성하는 재료가 감도를 갖는 파장을 갖는 것이면 특별히 한정되지 않는다. 구체적으로는, 자외선, 수은 램프의 i선, h선 또는 g선, 크세논 램프광, 심자외광(예를 들어, KrF 혹은 ArF 등의 엑시머 레이저광), X선, 싱크로트론 오비탈 라디에이션(SR), 전자선, γ선 및 이온 빔 등을 들 수 있다.
고분자막(12) 표면의 자유 에너지는, 고분자막(12)에 대한 에너지선의 조사에 의해 조정한다. 에너지선의 조사는, 고분자막(12) 상에 형성하는 블록 공중합체층(14)에 포함되는 블록 공중합체가, 목적으로 하는 마이크로 상분리 패턴에 따라 배향하도록 조정한다. 예를 들어, 표면 자유 에너지를 낮게 유지하려는 영역을 마스크로 덮어 에너지선을 부분적으로 차폐하거나, 에너지선의 조사 시간을 변화시키거나, 영역에 의해 사용하는 에너지선을 바꿈으로써, 고분자막(12) 표면의 자유 에너지를 조정할 수 있다.
표면 자유 에너지를 낮게 유지하려는 영역을 마스크로 덮고, 표면 자유 에너지를 크게 하려는 영역에만 에너지선을 조사한 경우, 에너지선 조사부의 표면 자유 에너지가 선택적으로 상승한다. 그 결과, 조사부 및 미조사부에서 표면 자유 에너지가 상이한 것에 의한 패턴이 고분자막(12) 상에 형성된다. 표면 자유 에너지를 작게 할수록 고분자막(12) 표면은 소수성이 되고, 표면 자유 에너지를 크게 할수록 고분자막(12) 표면은 친수성이 된다.
고분자막(12) 상에 형성하는 블록 공중합체층(14)에 포함되는 블록 공중합체는, 제1 블록 체인과 제2 블록 체인이 상이한 반응성 이온 에칭(RIE) 내성을 갖도록, 어느 한 방법으로 한쪽의 블록 체인을 제거할 수 있는 것이다. 예를 들어, 폴리스티렌과 폴리부타디엔의 블록 공중합체를 사용한 경우에는, 오존 처리에 의해 폴리스티렌 블록만을 남길 수 있다. 또한, 폴리스티렌과 폴리메틸메타크릴레이트의 블록 공중합체를 사용한 경우에는, O2, CF4 등의 반응성 가스를 사용한 RIE에 의해 폴리스티렌 블록만을 남길 수 있다(K.Asakawa et al., APS March Meeting, 2000).
기판(11) 상에 형성된 고분자막(12) 상에 블록 공중합체를 도포하는 방법은 특별히 한정되지 않는다. 예를 들어, 스핀 코팅, 딥 코팅, 닥터 블레이드법, 커튼 코팅, 그 밖의 방법이 사용된다. 블록 공중합체 용액을 도포한 후, 필요에 따라, 핫 플레이트 상에서 가열하여 용제를 제거해도 좋다. 이때의 가열 온도는 70 내지 120℃가 바람직하다.
블록 공중합체를 상분리시키기 위해서는, 일반적으로 블록 공중합체의 유리 전이점 온도 이상의 온도에서 어닐한다. 블록 공중합체의 상분리 속도는 어닐 온도에 대하여 상관성이 있는 것이 알려져 있다(A.M.Welander et al., Macromolecules, 41, 2759-2761, 2008). 어닐 온도가 질서·무질서 전이 온도(ODT)를 초과하여 높아지면, 무질서 구조가 되어, 상분리 구조를 얻지 못한다. 이로 인해, 적당한 상분리 속도가 얻어지는 적당한 온도에서 어닐하는 것이 바람직하다. 블록 공중합체의 분자량이나 종류에도 의하지만, 어닐 온도는 130 내지 280℃인 것이 바람직하다. 어닐은 오븐이나 핫 플레이트를 사용하여 행한다. 오븐을 사용하는 경우에는 저온에서 장시간 어닐한다. 핫 플레이트를 사용하는 경우에는 고온에서 단시간 어닐한다.
또한, 산소 등의 반응성 가스가 미량으로 존재하는 분위기에서 어닐하는 경우, 어닐 온도가 고온이 되면 블록 공중합체가 분해되는 경우가 있다. 따라서, 블록 공중합체의 분해를 방지하는 관점에서, 아르곤, 질소 등의 불활성 가스 분위기에서 어닐하는 것이 바람직하다. 필요에 따라, 약 3%의 수소를 포함하는 포밍 가스 분위기에서 어닐해도 좋다.
블록 공중합체에 있어서의 제1 블록 체인과 제2 블록 체인의 자유 에너지의 차이에 의해, 상분리에 의한 미세 구조나 배향을 제어할 수 있다. 친수성 블록과 소수성 블록으로 이루어지는 블록 공중합체에서는, 친수성 블록은 친수성 재료와 친화하고, 소수성 블록은 소수성 재료와 친화한다. 그로 인해, 에너지선의 조사에 의해 고분자막(12) 표면에 친수성의 영역과 소수성의 영역의 패턴을 형성함으로써, 블록 공중합체의 상분리 패턴을 컨트롤할 수 있다.
고분자막(12) 상의 표면 자유 에너지가 높은 영역, 즉 친수성의 영역에서는, 블록 공중합체를 마이크로 상분리시키면, 블록 공중합체의 친수성 부분이 고분자막(12)과 친화하고, 소수성 부분이 고분자막(12)으로부터 이격되도록 배향한다. 한편, 고분자막(12) 상의 표면 자유 에너지가 낮은 영역, 즉 소수성의 영역에서는, 블록 공중합체의 소수성 부분이 고분자막(12)과 친화하고, 친수성 부분은 고분자막(12)으로부터 이격되도록 배향한다. 따라서, 고분자막(12) 표면을 친수성 또는 소수성으로 한 경우, 그 상에 형성되는 블록 공중합체층(14)을 마이크로 상분리시키면, 블록 공중합체의 제1 블록 체인 및 제2 블록 체인은 기판(11)에 대하여 평행하게 배향한다. 그 결과, 블록 공중합체의 제1 블록 체인의 층(14a) 및 제2 블록 체인의 층(14b)이 기판(11)에 대하여 평행하게 교대로 적층된 라멜라상이 형성된다 (이하, 기판에 대하여 평행한 라멜라상이라고도 칭한다). 중합체의 상분리에는 흔들림이 존재하기 때문에, 실제로는 완전한 평행이 되지 않아도 상관없다.
이러한 상분리 패턴을 얻기 위해서는, 고분자막(12)의 표면 자유 에너지를, 블록 중합체의 제1 블록 체인이 갖는 표면 자유 에너지 또는 제2 블록 체인이 갖는 표면 자유 에너지의 어느 한쪽과 가까운 표면 자유 에너지로 하는 것이 바람직하다.
예를 들어, 폴리스티렌과 폴리메틸메타크릴레이트의 블록 공중합체를 사용하는 경우, 고분자막(12) 표면을 물의 접촉각이 예를 들어 90°로 되는 에너지 상태로 하면, 폴리스티렌층이 고분자막(12)과 접하고, 폴리스티렌층과 폴리메틸메타크릴레이트층이 기판(11)에 대하여 평행하게 교대로 적층된 라멜라상이 형성된다. 이것은, 고분자막(12)에 있어서의 표면 에너지를 폴리스티렌의 표면 자유 에너지와 가까운 상태로 한 것에 의한다. 또한, 고분자막(12) 표면을 물의 접촉각이, 예를 들어 75°로 되는 에너지 상태로 하면, 폴리메틸메타크릴레이트층이 고분자막(12)과 접하고, 폴리메틸메타크릴레이트층과 폴리스티렌층이 기판(11)에 대하여 평행하게 교대로 적층된 라멜라상이 형성된다. 이것은, 고분자막(12)에 있어서의 표면 에너지를 폴리메틸메타크릴레이트의 표면 자유 에너지와 가까운 상태로 한 것에 의한다.
폴리스티렌과 폴리메틸메타크릴레이트의 블록 공중합체를 사용하는 경우, 고분자막(12) 표면의 소정의 영역을 물의 접촉각이 75 내지 80° 또는 90° 이상으로 되는 에너지 상태로 함으로써, 그 영역에 적층된 블록 공중합체를 기판(11)에 대하여 평행하게 배향시킬 수 있다.
또한, 고분자막(12) 표면을 친수성과 소수성의 중간 에너지 상태로 하면, 블록 공중합체의 제1 및 제2 블록 체인은, 모두 동일한 조건에서 고분자막(12)과 접하게 된다. 이 상태를 이용하면, 블록 공중합체의 제1 블록 체인 및 제2 블록 체인은 기판(11)에 대하여 수직으로 배향한다. 그 결과, 블록 공중합체의 제1 블록 체인의 층(14a) 및 제2 블록 체인의 층(14b)이, 기판(11)에 대하여 수직으로 배열한 마이크로 상분리 패턴이 형성된다. 중합체의 상분리에는 흔들림이 존재하기 때문에, 실제로는 완전한 수직이 되지 않아도 상관없다.
이러한 상분리 패턴을 얻기 위해서는, 고분자막(12)의 표면 자유 에너지를, 블록 공중합체의 제1 블록 체인이 갖는 표면 자유 에너지와 제2 블록 체인이 갖는 표면 자유 에너지의 중간 에너지 상태로 하는 것이 바람직하다. 이러한 에너지 상태의 영역에서는, 제1 블록 체인과 고분자막(12) 표면의 에너지 관계와, 제2 블록 체인과 고분자막(12) 표면의 에너지 관계가 동등해져, 블록 체인이 기판(11)에 대하여 수직으로 배향하기 쉬워진다.
예를 들어, 폴리스티렌과 폴리메틸메타크릴레이트의 블록 공중합체를 사용하는 경우, 고분자막(12) 표면의 소정의 영역을 물의 접촉각이 80°보다 크고 90° 미만이 되는 에너지 상태로 함으로써, 그 영역에 적층된 블록 공중합체를 기판(11)에 대하여 수직으로 배향시킬 수 있다.
여기에서 형성되는 기판(11)에 대하여 수직인 마이크로 상분리 패턴은, 블록 공중합체의 제1 블록 체인의 층(14a) 및 제2 블록 체인의 층(14b)이 기판(11)에 대하여 수직으로 교대로 적층된 라멜라상(이하, 기판에 대하여 수직인 라멜라상이라고도 칭한다)이거나, 혹은 실린더상인 것이 바람직하다.
블록 공중합체의 마이크로 상분리에 의해 라멜라상이 형성되는 경우, 기판(11)에 대하여 수직인 라멜라상에 있어서의 제1 및 제2 블록 체인의 층은, 기판(11)에 대하여 평행한 라멜라상과 기판(11)에 대하여 수직인 라멜라상의 계면에 대하여 수직으로 배열하는 것이 바람직하다. 혹은, 기판(11)에 대하여 수직인 라멜라상에 있어서의 제1 및 제2 블록 체인의 층은, 기판(11)에 대하여 평행한 라멜라상과 기판(11)에 대하여 수직인 라멜라상의 계면에 대하여 평행하게 배열하는 것이 바람직하다.
이상과 같이, 고분자막(12) 표면의 자유 에너지를 제어하는, 즉 고분자막(12) 표면에 소수성, 친수성 및/또는 그 중간 에너지 상태의 영역을 만듦으로써, 블록 공중합체의 제1 및 제2 블록 체인의 층이 기판(11)에 대하여 수직으로 배열한 마이크로 상분리 패턴과 기판(11)에 대하여 평행하게 배열한 마이크로 상분리 패턴을 동시에 형성할 수 있다.
블록 공중합체를 상기와 같이 상분리시킨 후, 제1 및 제2 블록 체인 중 한쪽을 제거하고 다른 쪽을 남기면, 라인 앤드 스페이스 패턴을 형성할 수 있다. 또한, 남은 패턴을 마스크로 하고, 하지층, 즉 기판(11) 자체 또는 기판(11) 상에 형성된 금속층 혹은 절연층을 에칭하여, 미세한 라인 앤드 스페이스 패턴을 형성할 수도 있다.
제1 블록 체인의 층(14a)과 제2 블록 체인의 층(14b)이 기판(11)에 대하여 평행하게 적층된 마이크로 상분리 패턴을 나타내는 영역에 대해서는, 에칭 내성이 상이한 블록 체인의 층이 기판(11)과 평행하게 교대로 적층되게 된다. 에칭에 의해 한쪽의 블록 체인을 제거하면, 이 영역에서는, 에칭 내성이 강한 블록 체인의 층이 표면에 나타난 지점에서 에칭이 멈춘다. 따라서, 이 영역에는 미세 패턴은 형성되지 않는다. 한편, 제1 블록 체인의 층(14a)과 제2 블록 체인의 층(14b)이 기판(11)에 대하여 수직으로 배열한 마이크로 상분리 패턴을 나타내는 영역에 대해서는, 에칭에 의해 한쪽의 블록 체인을 제거하면, 나노 구조의 패턴이 형성된다.
본 실시 형태의 방법에 의하면, 미세 패턴을 형성하는 영역과 형성하지 않는 영역의 블록 공중합체의 마이크로 상분리 패턴을 동시에 형성할 수 있다. 따라서, 적은 공정으로 패턴을 형성할 수 있다. 또한, 종래의 방법에 의하면, 미세 패턴을 형성하지 않는 영역을 미리 레지스트에 의해 마스크할 필요가 있었다. 그러나, 본 실시 형태의 방법에서는, 미세 패턴을 형성하지 않는 영역에, 블록 공중합체의 제1 블록 체인의 층과 제2 블록 체인의 층이 기판에 대하여 평행하게 적층되도록 마이크로 상분리 패턴을 형성할 수 있다. 그로 인해, 제1 또는 제2 블록 체인 중 어느 하나를 제거하는 공정 후에, 이 영역에는 기판과 평행한 블록 체인의 층이 남는다. 따라서, 미세 패턴을 형성하지 않는 영역을 레지스트에 의해 마스크할 필요가 없다. 또한, 미세 패턴을 형성하지 않는 영역에 기판과 평행한 블록 체인의 층을 남김으로써, 이 영역의 블록 공중합체를 상분리시키지 않는 종래의 방법과 비교하여, 에칭 콘트라스트가 높아진다. 상분리시키지 않고 혼합 상태인 채로 형성한 블록 공중합체층으로부터 제1 또는 제2 블록 체인 중 어느 한쪽을 제거한 경우, 블록 공중합체층의 표면에 요철이 생겨 버리기 때문이다. 또한, 본 실시 형태의 방법에 의하면 블록 공중합체를 보호기 등에 의해 수식할 필요도 없기 때문에, 저렴하면서 또한 용이하게 패턴을 형성할 수 있다.
<실시예>
이하, 실시예에 기초하여 본 발명을 설명한다. 이하의 실시예에 있어서는, 에너지선의 노광 시간을 바꿈으로써, 고분자막 표면에 있어서의 물의 접촉각을 85°로부터 60°의 범위에서 임의로 변화시킬 수 있었다. 물방울의 접촉각이 커지는 것은, 고분자막 표면의 자유 에너지가 낮아지는, 즉 소수화된 것을 의미한다. 한편, 접촉각이 작아지는 것은, 고분자막 표면의 자유 에너지가 높아지는, 즉 친수화된 것을 의미한다.
(실시예 1)
실리콘 웨이퍼의 표면을 UV 세정기로 5분간 처리했다. 실란올 치환 가교형 폴리실란(오사까 가스 케미컬사제 오그솔 SI-20)을 프로필렌글리콜모노메틸에테르 아세테이트에 용해하여 1w/w% 용액을 제조하고, 이 용액을 스핀 코트에 의해 실리콘 웨이퍼 상에 도포함으로써 고분자막을 형성했다. 수은 램프를 30분간 조사하여, 고분자막 상에 노광부 및 미노광부의 패턴을 형성한 후, 250℃에서 30분, 베이커에 의해 가열했다.
이어서, 상기 노광부 및 미노광부에 있어서의 물방울의 접촉각을 측정하여, 노광부가 친수성이 되는 것을 확인했다. 노광부에 있어서의 물의 접촉각은 76°이며, 미노광부에 있어서의 물의 접촉각은 83°이었다. 물의 접촉각은, θ/2법으로 측정했다. 중력의 영향을 받지 않도록, 직경 1.4mm 정도의 물방울을 고분자막 상에 낙하시킨 후, 30초 후의 각도를 측정했다.
별도로, 블록 공중합체의 용액을 제조했다. 블록 공중합체로서, 폴리머 소스(Polymer Source)사로부터 구입한 폴리스티렌(PS)과 폴리메틸메타크릴레이트(PMMA)의 블록 공중합체(PS-b-PMMA)인 P189-SMMA를 사용했다.
P189-SMMA는, PS 블록과 PMMA 블록의 수 평균 분자량(Mn)이 각각 46900 및 39600이며, 분산도(Mw/Mn)는 1.08이다.
블록 공중합체의 프로필렌글리콜모노메틸에테르아세테이트 용액을 0.2㎛의 멤브레인 필터에 의해 여과하고, 그것을 폴리실란막 상에 도포하고, 핫 플레이트 상에 있어서 110℃에서 90초간 베이크하여 블록 공중합체층을 형성했다.
계속해서, 질소 분위기의 오븐 중에 있어서 180℃에서 10시간 어닐 처리함으로써, 블록 공중합체를 마이크로 상분리시켰다. 각각의 샘플 표면의 500nm×500nm의 영역에 대해서, 형성된 마이크로 상분리 패턴을 원자간력 현미경(AFM)(Nanoscope III)을 사용하여 평가했다. 캔틸레버에 수퍼 샤프 실리콘 칩[SSS-NCH-50]을 사용하여, 태핑 모드에서 측정하고, 얻어진 위상상으로부터 패턴을 평가했다. 그 결과, 폴리실란의 노광 부분에서는, PS 블록의 층과 PMMA 블록의 층이 기판에 대하여 평행하게 교대로 적층된 상분리 패턴(이하, 기판에 평행한 라멜라상이라고도 칭한다)을 형성하고 있으며, 미노광 부분에서는, PS 블록의 층과 PMMA 블록의 층이 기판에 대하여 수직으로 교대로 배열한 상분리 패턴(이하, 기판에 수직인 라멜라상이라고도 칭한다)을 형성하고 있었다.
얻어진 샘플을 RIE 장치에 넣고, 파워 50W, 산소 가스 압력 1.0Pa, 유량 50sccm의 조건에서 에칭함으로써, PMMA 블록이 선택적으로 에칭되어, PS 블록이 남고, 패턴이 형성된다.
(실시예 2)
실리콘 웨이퍼의 표면을 UV 세정기로 5분간 처리했다. 실란올 치환 가교형 폴리실란(오사까 가스 케미컬사제 오그솔 SI-20)을 프로필렌글리콜모노메틸에테르아세테이트에 용해하여 1% 용액을 제조하고, 이 용액을 스핀 코트에 의해 실리콘 웨리퍼 상에 도포하고, 110℃에서 90초 가열했다. 그 후, 한 변의 길이가 10 및 100㎛인 마스크부를 배치한 레티클을 폴리실란막 상에 배치하고, 수은 램프에 의해 10초 노광하여, 노광부 및 미노광부의 패턴을 형성했다. 노광부에 있어서의 물의 접촉각은 80°이며, 미노광부에 있어서의 물의 접촉각은 83°이었다. 그 후, 250℃에서 30분, 베이커에 의해 가열했다.
별도로, 블록 공중합체의 용액을 제조했다. 블록 공중합체로서, 폴리머 소스사로부터 구입한 폴리스티렌(PS)과 폴리메틸메타크릴레이트(PMMA)의 블록 공중합체(PS-b-PMMA)인 P189-SMMA를 사용했다.
P189-SMMA는, PS 블록과 PMMA 블록의 수 평균 분자량(Mn)이 각각 46900 및 39600이며, 분산도(Mw/Mn)가 1.08이다.
블록 공중합체의 프로필렌글리콜모노메틸에테르아세테이트 용액을 0.2㎛의 멤브레인 필터에 의해 여과하여 폴리실란 상에 도포하고, 핫 플레이트 상에 있어서 110℃에서 90초간 베이크하여 블록 공중합체층을 형성했다.
계속해서, 질소 분위기의 오븐 중에 있어서 180℃에서 10시간 어닐 처리함으로써, 블록 공중합체를 마이크로 상분리시켰다. 각각의 샘플 표면의 500nm×500nm의 영역에 대해서, 형성된 마이크로 상분리 패턴을 원자간력 현미경(Nanoscope III)을 사용하여 평가했다. 캔틸레버에 수퍼 샤프 실리콘 칩[SSS-NCH-50]을 사용하여, 태핑 모드에서 측정하고, 얻어진 위상상으로부터 패턴을 평가했다. 마스크에 의해 차광된 부분에서는, 기판에 수직인 라멜라상이 관찰되고, 노광부에서는 기판에 평행한 라멜라상이 관찰되었다.
(실시예 3)
노광 시간을 120초로 한 것 이외는, 실시예 2와 마찬가지로 실험을 행했다. 노광부에 있어서의 물의 접촉각은 79°이며, 미노광부에 있어서의 물의 접촉각은 83°이었다. 그 결과, 마스크에 의해 차광된 부분에서는, 기판에 수직인 라멜라상이 관찰되고, 노광부에서는 기판에 평행한 라멜라상이 관찰되었다.
(실시예 4)
사용하는 블록 공중합체를 P2813-SMMA로 한 것 이외는, 실시예 3과 마찬가지로 실험을 행했다. P2813-SMMA는, PS 블록과 PMMA 블록의 수 평균 분자량(Mn)이 각각 130000 및 133000이며, 분산도(Mw/Mn)는 1.1이다. 노광부에 있어서의 물의 접촉각은 79°이며, 미노광부에 있어서의 물의 접촉각은 83°이었다. 이렇게 실험을 행하면, 마스크에 차광된 부분에서는, 기판에 수직인 라멜라상이 관찰되고, 노광부에서는 기판에 평행한 라멜라상이 관찰된다.
(실시예 5)
사용하는 블록 공중합체를 P3964-SMMA로 한 것 이외는, 실시예 3과 마찬가지로 실험을 행했다.
P3964-SMMA는, PS 블록과 PMMA 블록의 Mn이 각각 21000 및 21000이며, Mw/Mn은 1.07이다. 노광부에 있어서의 물의 접촉각은 79°이며, 미노광부에 있어서의 물의 접촉각은 83°이었다. 그 결과, 마스크에 차광된 부분은, 수직 배향의 라멜라상이 관측되고, 노광부는 평행 배향의 라멜라상이 관찰된다.
(실시예 6)
수은 램프에서의 노광 대신 ArF 엑시머 레이저 스테퍼를 사용하여, 투과부와 불투과부가 1㎛의 간격으로 교대로 또한 라인 형상으로 형성된 마스크를 통하여 노광량 500mJ/㎠로 노광하는 것 이외는, 실시예 2와 마찬가지로 실험을 행하면, 노광부에 있어서의 물의 접촉각은 76°이며, 미노광부에 있어서의 물의 접촉각은 83°로 된다. 실시예 2와 마찬가지로 블록 공중합체를 마이크로 상분리시키면, 도 2의 (a)에 평면도로서 도시한 바와 같이, 마스크에 차광된 미노광 부분(22)에서는 기판에 수직인 라멜라상이 형성되고, PS 블록의 층(22a)과 PMMA 블록의 층(22b)이 교대로 배열되어 있는 것을 확인할 수 있었다. 한편, 노광부(21)에서는 기판에 평행한 라멜라상이 형성된다.
기판에 수직인 라멜라상은, 인접하는 기판에 평행한 라멜라상의 에너지 상태에 따라 안정 구조가 변화한다. 그 모습을 도시하는 평면도를 도 2에 도시한다. 노광부(21)에 있어서의 기판에 평행한 라멜라상의 측면의 자유 에너지가, PS 블록의 층(22a)의 자유 에너지와 PMMA 블록의 층(22b)의 자유 에너지의 중간 에너지인 경우에는, 도 2의 (a)에 도시한 바와 같은 구조로 된다. 노광부(21)에 있어서의 기판에 평행한 라멜라상의 측면의 자유 에너지가, PS 블록의 층(22a)의 자유 에너지와 동등한 경우에는, 도 2의 (b)에 도시한 바와 같은 구조로 된다. 노광부(21)에 있어서의 기판에 평행한 라멜라상의 측면의 자유 에너지가, PMMA 블록의 층(22b)의 자유 에너지와 동등한 경우에는, 도 2의 (b)에 있어서, PS 블록의 층(22a)과 PMMA 블록의 층(22b)이 반대로 배열한 구조로 된다. 또한, 노광부(21)에 있어서의 기판에 평행한 라멜라상의 측면의 자유 에너지가, PS 블록의 층(22a) 및 PMMA 블록의 층(22b)에 영향을 주지 않는 경우에는, 배향이 제어되지 않아, 도 2의 (c)에 도시한 바와 같은 마이크로 상분리 구조로 된다.
(실시예 7)
수은 램프에서의 노광 대신 KrF 엑시머 레이저 스테퍼를 사용하여, 투과부와 불투과부가 1㎛의 간격으로 교대로 또한 라인 형상으로 형성된 마스크를 통하여 노광량 500mJ/㎠로 노광한 것 이외는, 실시예 2와 마찬가지로 실험을 행하면, 노광부에 있어서의 물의 접촉각은 76°이며, 미노광부에 있어서의 물의 접촉각은 83°로 된다. 그 결과, 도 2의 (a)에 도시한 바와 같은 상분리 패턴으로 된다.
상기 실시 형태 또는 실시예에 의하면, 블록 공중합체의 마이크로 상분리를 이용하여, 적은 공정으로, 또한 저렴하게 패턴을 형성할 수 있는 패턴 형성 방법을 제공할 수 있다. 또한, 에칭 콘트라스트의 개선된 패턴 형성 방법을 제공할 수 있다.
본 발명의 몇 개의 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않고 있다. 이들 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함되면 마찬가지로, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함되는 것이다.
11: 기판
12: 고분자막
12a: 고분자막의 제1 영역
12b: 고분자막의 제2 영역
13: 마스크
14: 블록 공중합체층
14a: 제1 블록 체인의 층
14b: 제2 블록 체인의 층
21: 노광 부분
22: 미노광 부분
22a: PS 블록의 층
22b: PMMA 블록의 층

Claims (12)

  1. 기판 상에 고분자막을 형성하고,
    상기 고분자막에 대하여 선택적으로 제1 및 제2 조건에서 에너지선을 조사함으로써, 상기 고분자막에, 표면 자유 에너지가 상이한 제1 및 제2 영역을 형성하고,
    상기 고분자막 상에, 제1 및 제2 블록 체인을 포함하는 블록 공중합체층을 형성하고,
    상기 블록 공중합체를 마이크로 상분리시키고, 상기 제1 및 제2 영역의 표면 자유 에너지에 기초하여, 상기 제1 및 제2 블록 체인을 상기 기판에 대하여 수직 또는 평행하게 배향시킴으로써, 상기 제1 영역 상의 블록 공중합체층과 상기 제2 영역 상의 블록 공중합체층에서 상이한 마이크로 상분리 패턴을 동시에 형성하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 마이크로 상분리 패턴은, 상기 제1 및 제2 블록 체인의 배향에 의해 형성되는 라멜라상 또는 실린더 상인 것을 특징으로 하는 패턴 형성 방법.
  3. 제2항에 있어서, 상기 마이크로 상분리 패턴은, 상기 제1 영역 상에서는, 상기 제1 및 제2 블록 체인의 층이 상기 기판에 대하여 수직으로 교대로 적층된 라멜라상이며, 상기 제2 영역 상에서는, 상기 제1 및 제2 블록 체인의 층이 상기 기판에 대하여 평행하게 교대로 적층된 라멜라상인 것을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서, 상기 제1 블록 체인은 폴리스티렌으로 이루어지고, 상기 제2 블록 체인은 폴리메틸메타크릴레이트로 이루어지고, 상기 제1 영역 상에 있어서의 물의 접촉각은 80°보다 크고 90° 미만이고, 상기 제2 영역 상에 있어서의 물의 접촉각은 75 내지 80° 또는 90° 이상인 것을 특징으로 하는, 패턴 형성 방법.
  5. 제1항에 있어서, 상기 제1 또는 제2 블록 체인의 패턴을 선택적으로 제거하고, 잔존한 상기 제2 또는 제1 블록 체인의 패턴을 에칭 마스크로서 사용하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서, 상기 고분자는, 규소계 재료인 것을 특징으로 하는 패턴 형성 방법.
  7. 제6항에 있어서, 상기 규소계 재료는, 폴리실란인 것을 특징으로 하는 패턴 형성 방법.
  8. 반도체 디바이스의 패턴을 형성하기 위한 구조체로서,
    기판과,
    기판 상에 형성된 고분자막 - 상기 고분자막은 선택적으로 제1 및 제2 조건에서 에너지선이 조사됨으로써 표면 자유 에너지가 상이한 제1 및 제2 영역으로 형성됨 - 과,
    상기 고분자막 상에 형성된 제1 및 제2 블록 체인을 포함하는 블록 공중합체층
    을 포함하고,
    상기 블록 공중합체는 마이크로 상분리되어 있으며, 상기 마이크로 상분리 패턴은, 상기 제1 및 제2 영역의 표면 자유 에너지에 기초하여 상기 제1 및 제2 블록 체인을 상기 기판에 대하여 수직 또는 평행하게 배향시킴으로써 형성되어, 상기 제1 영역 상에서는 상기 제1 및 제2 블록 체인의 층이 상기 기판에 대하여 수직으로 교대로 적층된 제1 라멜라상이며, 상기 제2 영역 상에서는 상기 제1 및 제2 블록 체인의 층이 상기 기판에 대하여 평행하게 교대로 적층된 제2 라멜라상인 것을 특징으로 하는 반도체 디바이스의 패턴을 형성하기 위한 구조체.
  9. 제8항에 있어서, 상기 제1 라멜라상에 있어서의 상기 제1 및 제2 블록 체인의 층은, 상기 제1 라멜라상과 상기 제2 라멜라상의 계면에 대하여 수직으로 배열하는 것을 특징으로 하는 반도체 디바이스의 패턴을 형성하기 위한 구조체.
  10. 제8항에 있어서, 상기 제1 라멜라상에 있어서의 상기 제1 및 제2 블록 체인의 층은, 상기 제1 라멜라상과 상기 제2 라멜라상의 계면에 대하여 평행하게 배열하는 것을 특징으로 하는 반도체 디바이스의 패턴을 형성하기 위한 구조체.
  11. 제8항에 있어서, 상기 고분자는 규소계 재료인 것을 특징으로 하는 반도체 디바이스의 패턴을 형성하기 위한 구조체.
  12. 제11항에 있어서, 상기 규소계 재료는 폴리실란인 것을 특징으로 하는 반도체 디바이스의 패턴을 형성하기 위한 구조체.
KR1020120015224A 2011-02-23 2012-02-15 패턴 형성 방법 KR101343760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-037273 2011-02-23
JP2011037273A JP5254381B2 (ja) 2011-02-23 2011-02-23 パターン形成方法

Publications (2)

Publication Number Publication Date
KR20120096888A KR20120096888A (ko) 2012-08-31
KR101343760B1 true KR101343760B1 (ko) 2013-12-19

Family

ID=46653015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120015224A KR101343760B1 (ko) 2011-02-23 2012-02-15 패턴 형성 방법

Country Status (4)

Country Link
US (1) US8808973B2 (ko)
JP (1) JP5254381B2 (ko)
KR (1) KR101343760B1 (ko)
TW (1) TWI464544B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076097A (ko) * 2013-12-26 2015-07-06 제이에스알 가부시끼가이샤 하지막 형성용 조성물 및 자기 조직화 리소그래피 방법
WO2019054814A1 (ko) * 2017-09-15 2019-03-21 주식회사 엘지화학 적층체
WO2021247195A1 (en) * 2020-06-02 2021-12-09 Intel Corporation Directed self-assembly structures and techniques
US12002678B2 (en) 2020-09-25 2024-06-04 Intel Corporation Gate spacing in integrated circuit structures

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484817B2 (ja) * 2009-08-04 2014-05-07 株式会社東芝 パターン形成方法及び半導体装置の製造方法
JP2014120526A (ja) * 2012-12-13 2014-06-30 Toshiba Corp パターン形成方法及びインプリント用テンプレートの製造方法
JP6002056B2 (ja) * 2013-02-18 2016-10-05 株式会社東芝 ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
US9209014B2 (en) * 2013-03-15 2015-12-08 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
JP6094311B2 (ja) * 2013-03-27 2017-03-15 Jsr株式会社 パターン形成方法
JP5802233B2 (ja) 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
WO2014188806A1 (ja) * 2013-05-21 2014-11-27 Jsr株式会社 自己組織化リソグラフィープロセス及び下層膜形成用組成物
JP6023010B2 (ja) * 2013-06-26 2016-11-09 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
EP3078689B1 (en) 2013-12-06 2020-12-02 LG Chem, Ltd. Block copolymer
CN105899558B (zh) 2013-12-06 2018-09-18 株式会社Lg化学 嵌段共聚物
WO2015084127A1 (ko) 2013-12-06 2015-06-11 주식회사 엘지화학 블록 공중합체
EP3078695B1 (en) 2013-12-06 2020-11-04 LG Chem, Ltd. Block copolymer
CN105873969B (zh) 2013-12-06 2018-09-04 株式会社Lg化学 嵌段共聚物
JP6402867B2 (ja) 2013-12-06 2018-10-10 エルジー・ケム・リミテッド ブロック共重合体
WO2015084132A1 (ko) 2013-12-06 2015-06-11 주식회사 엘지화학 블록 공중합체
WO2015084133A1 (ko) * 2013-12-06 2015-06-11 주식회사 엘지화학 블록 공중합체
EP3078654B1 (en) 2013-12-06 2021-07-07 LG Chem, Ltd. Monomer and block copolymer
JP6483693B2 (ja) 2013-12-06 2019-03-13 エルジー・ケム・リミテッド ブロック共重合体
EP3078690B1 (en) 2013-12-06 2021-01-27 LG Chem, Ltd. Block copolymer
US10239980B2 (en) 2013-12-06 2019-03-26 Lg Chem, Ltd. Block copolymer
JP6521974B2 (ja) 2013-12-06 2019-05-29 エルジー・ケム・リミテッド ブロック共重合体
JP6521975B2 (ja) 2013-12-06 2019-05-29 エルジー・ケム・リミテッド ブロック共重合体
JP6398695B2 (ja) 2013-12-26 2018-10-03 Jsr株式会社 下地膜形成用組成物及び自己組織化リソグラフィープロセス
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
JP2015170723A (ja) * 2014-03-06 2015-09-28 Jsr株式会社 パターン形成方法及び自己組織化組成物
JP6129773B2 (ja) * 2014-03-14 2017-05-17 株式会社東芝 パターン形成方法
JP6237423B2 (ja) * 2014-04-08 2017-11-29 株式会社デンソー 機能膜を有する構造体の製造方法
US9690192B2 (en) 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
JP6357054B2 (ja) * 2014-08-26 2018-07-11 東京応化工業株式会社 相分離構造を含む構造体の製造方法
EP3202799B1 (en) 2014-09-30 2021-08-25 LG Chem, Ltd. Block copolymer
WO2016053011A1 (ko) 2014-09-30 2016-04-07 주식회사 엘지화학 블록 공중합체
WO2016053010A1 (ko) 2014-09-30 2016-04-07 주식회사 엘지화학 블록 공중합체
JP6505212B2 (ja) 2014-09-30 2019-04-24 エルジー・ケム・リミテッド ブロック共重合体
CN107077066B9 (zh) 2014-09-30 2021-05-14 株式会社Lg化学 制造图案化基底的方法
CN107078026B (zh) 2014-09-30 2020-03-27 株式会社Lg化学 图案化基底的制备方法
EP3202798B1 (en) 2014-09-30 2022-01-12 LG Chem, Ltd. Block copolymer
CN107075053B (zh) 2014-09-30 2019-05-21 株式会社Lg化学 嵌段共聚物
US10703897B2 (en) 2014-09-30 2020-07-07 Lg Chem, Ltd. Block copolymer
EP3202802B1 (en) 2014-09-30 2022-11-23 LG Chem, Ltd. Block copolymer
JP6928764B2 (ja) * 2016-01-28 2021-09-01 東京エレクトロン株式会社 金属酸化物のスピンオン堆積の方法
KR102443384B1 (ko) 2016-07-06 2022-09-16 제이에스알 가부시끼가이샤 막 형성용 조성물, 막 형성 방법 및 자기 조직화 리소그래피 프로세스
US11174360B2 (en) * 2016-11-30 2021-11-16 Lg Chem, Ltd. Laminate for patterned substrates
KR102399191B1 (ko) * 2017-11-09 2022-05-18 주식회사 엘지화학 적층체
CN108100989B (zh) * 2017-12-20 2019-12-10 武汉大学 一种微凹坑阵列结构加工方法
JP7135554B2 (ja) 2018-08-03 2022-09-13 Jsr株式会社 下層膜形成用組成物、自己組織化膜の下層膜及びその形成方法並びに自己組織化リソグラフィープロセス
US11462405B2 (en) 2018-10-10 2022-10-04 Jsr Corporation Pattern-forming method and patterned substrate
KR20200040668A (ko) 2018-10-10 2020-04-20 제이에스알 가부시끼가이샤 패턴 형성 방법 및 패턴화된 기판
WO2020188681A1 (ja) * 2019-03-18 2020-09-24 株式会社ニコン 露光システム、露光装置、及び露光方法
US20210375745A1 (en) * 2020-06-02 2021-12-02 Intel Corporation, Santa Clara, CA Directed self-assembly structures and techniques
KR102595510B1 (ko) * 2021-04-30 2023-10-27 포항공과대학교 산학협력단 기판의 표면장력을 조절하여 형성된 이중 나노 중공 패턴을 포함하는 이중 나노 중공 패턴 공중합체 박막 적층체 및 그의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127682B2 (ja) * 1999-06-07 2008-07-30 株式会社東芝 パターン形成方法
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US8287957B2 (en) * 2004-11-22 2012-10-16 Wisconsin Alumni Research Foundation Methods and compositions for forming aperiodic patterned copolymer films
US8163460B2 (en) * 2005-05-24 2012-04-24 Nissan Chemical Industries, Ltd. Underlayer coating forming composition for lithography containing polysilane compound
JP5414011B2 (ja) * 2006-05-23 2014-02-12 国立大学法人京都大学 微細構造体、パターン媒体、及びそれらの製造方法
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
JP5340530B2 (ja) * 2006-09-01 2013-11-13 リンテック株式会社 ミクロ相分離構造物の製造方法
JP5132117B2 (ja) * 2006-10-10 2013-01-30 キヤノン株式会社 パターン形成方法
US8404124B2 (en) * 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
KR101355167B1 (ko) 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
US8999492B2 (en) * 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
JP5651288B2 (ja) * 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
US8114300B2 (en) * 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
JP2009298911A (ja) 2008-06-12 2009-12-24 Canon Inc ブロック共重合体および基板の加工方法
US8349203B2 (en) * 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
JP5112562B2 (ja) * 2009-09-29 2013-01-09 株式会社東芝 パターン形成方法
JP2012004434A (ja) * 2010-06-18 2012-01-05 Toshiba Corp パターン形成方法およびパターン形成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076097A (ko) * 2013-12-26 2015-07-06 제이에스알 가부시끼가이샤 하지막 형성용 조성물 및 자기 조직화 리소그래피 방법
KR102238922B1 (ko) * 2013-12-26 2021-04-12 제이에스알 가부시끼가이샤 하지막 형성용 조성물 및 자기 조직화 리소그래피 방법
WO2019054814A1 (ko) * 2017-09-15 2019-03-21 주식회사 엘지화학 적층체
US11530283B2 (en) 2017-09-15 2022-12-20 Lg Chem, Ltd. Laminate
WO2021247195A1 (en) * 2020-06-02 2021-12-09 Intel Corporation Directed self-assembly structures and techniques
US12002678B2 (en) 2020-09-25 2024-06-04 Intel Corporation Gate spacing in integrated circuit structures

Also Published As

Publication number Publication date
TW201250409A (en) 2012-12-16
US20120214094A1 (en) 2012-08-23
TWI464544B (zh) 2014-12-11
JP2012174984A (ja) 2012-09-10
JP5254381B2 (ja) 2013-08-07
US8808973B2 (en) 2014-08-19
KR20120096888A (ko) 2012-08-31

Similar Documents

Publication Publication Date Title
KR101343760B1 (ko) 패턴 형성 방법
JP5300799B2 (ja) パターン形成方法及びポリマーアロイ下地材料
US9152053B2 (en) Method of forming pattern
KR101563057B1 (ko) 패턴 형성 방법 및 블록 공중합체
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US8636914B2 (en) Method of forming pattern
US8828493B2 (en) Methods of directed self-assembly and layered structures formed therefrom
WO2010055601A1 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
US9040123B2 (en) Pattern formation method
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
JP4815010B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP4815011B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
WO2011080016A2 (en) Methods of directed self-assembly and layered structures formed therefrom
WO2011073013A1 (en) Methods of directed self-assembly with 193 - nm immersion lithography and layered structures formed therefrom
JP2006013216A (ja) 近接場露光によるレジストパターンの形成方法、及び該レジストパターンの形成方法を用いた基板の加工方法、デバイスの作製方法
JP2016173415A (ja) パターン形成方法
US9891522B2 (en) Method and composition of a chemically amplified copolymer resist
JP6129773B2 (ja) パターン形成方法
US9514938B2 (en) Method of forming pattern
KR102500721B1 (ko) 패턴화된 탄소층을 형성하기 위한 방법 및 장치, 패턴화된 물질층을 형성하는 방법
KR20110047872A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 6