KR101326442B1 - 저잡음 증폭기 - Google Patents

Abstract

본 발명은 저잡음 증폭기를 개시한다. 본 발명은 제1 트랜지스터, 상기 제1 트랜지스터의 게이트와 연결되는 제1 코일 및 상기 제1 트랜지스터의 소스에 연결되는 제2 코일을 포함하는 제1 트랜스포머를 구비한 제1 공통 소스부 및 제2 트랜지스터, 상기 제2 트랜지스터의 게이트와 연결되는 커패시터, 상기 제2 트랜지스터의 소스 및 상기 제1 트랜지스터의 드레인과 연결되는 제3 코일 및 상기 커패시터와 연결되는 제4 코일을 포함하는 제2 트랜스포머를 구비한 제2 공통 소스부를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 본 발명에 따르면, 종래의 공통 게이트 구조를 트랜스 포머를 이용하여 공통 소스 구조로 대체함으로써 전압 이득을 높일 수 있으며, 종래의 공통 소스 구조의 인덕터 구성을 트랜스포머를 이용하여 구성함으로써 저전압 증폭기의 칩 사이즈를 줄일 수 있는 장점이 있다.

Description

저잡음 증폭기{LOW NOISE AMPLIFIER}

본 발명의 실시예들은 저잡음 증폭기에 관한 것으로서, 더욱 상세하게는 트랜스포머를 이용한 저잡음 증폭기에 관한 것이다.

저잡음 증폭기(Low Noise Amplifier, LNA)는 수신기 전체의 잡음 지수를 낮출 목적으로 만들어진 고주파 증폭기로서, 안테나로 들어오는 작은 신호를 적은 노이즈로 큰 증폭을 얻어내는 역할을 한다.

저잡음 증폭기는 센서의 특성상 작은 사이즈와 고효율 즉, 작은 전류를 사용해서 오랜 시간을 작동해야 하는 라이프 타임(Life Time)의 극대화가 요구된다.

도 1은 종래 많이 사용되고 있는 저잡음 증폭기의 구조를 도시한 도면이다. 도 1에 도시된 저잡음 증폭기는 밀러 효과(miller effect) 를 줄이기 위해서 CS(Common Source)-CG(Common Gate) 구조를 사용한다. 하지만 공통 게이트(Common Gate) 구조(120)의 트랜지스터의 소스와 공통 소스(Common Source) 구조(110)의 트랜지스터의 드레인의 연결부위에서 발생하는 기생 캐패시터 성분에 의해 노이즈 특성이 저하되는 문제가 있다.

또한, 공통 게이트 구조(120)는 공통 소스 구조(110)에서 얻을 수 있는 이득 보다 효과적이지 못하므로 높은 이득을 얻기 위해 기존에는 더 많은 전류를 사용해서 도 1(b)와 같이 스테이지 수를 증가시키는 방법을 이용하였다.

하지만 높은 전압 이득을 얻기 위해 스테이지 수를 증가시키는 경우 사이즈가 증가되며, 스테이지의 수가 증가될수록 스테이지에 인가되는 전류가 증가하는 문제가 있었다.

상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 트랜스포머를 이용한 저잡음 증폭기를 제안하고자 한다.

본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 제1 트랜지스터, 상기 제1 트랜지스터의 게이트와 연결되는 제1 코일 및 상기 제1 트랜지스터의 소스에 연결되는 제2 코일을 포함하는 제1 트랜스포머를 구비한 제1 공통 소스부 및 제2 트랜지스터, 상기 제2 트랜지스터의 게이트와 연결되는 커패시터, 상기 제2 트랜지스터의 소스 및 상기 제1 트랜지스터의 드레인과 연결되는 제3 코일 및 상기 커패시터와 연결되는 제4 코일을 포함하는 제2 트랜스포머를 구비한 제2 공통 소스부를 포함하는 것을 특징으로 하는 저잡음 증폭기가 제공된다.

상기 제1 트랜지스터의 게이트와 상기 제1 코일 사이에 연결되는 커패시터를 더 포함할 수 있다.

상기 저잡음 증폭기는 상기 제1 코일과 접지단 사이에 연결되는 커패시터를 더 포함할 수 있다.

상기 제1 트랜지스터의 게이트를 통해 신호가 입력되며, 상기 제2 트랜지스터의 드레인을 통해 신호가 증폭되어 출력될 수 있다.

여기서, 상기 제2 트랜지스터를 구동 시키기 위해 상기 제2 트랜지스터의 드레인에 전류를 공급하는 전원부를 더 포함하되, 상기 제2 트랜지스터의 드레인에 공급된 전류는 상기 제2 트랜지스터의 드레인으로 입력되어 상기 제2 트랜지스터를 구동 시킬 수 있다.

본 발명에 따르면, 종래의 공통 게이트 구조를 트랜스 포머를 이용하여 공통 소스 구조로 대체함으로써 전압 이득을 높일 수 있으며, 종래의 공통 소스 구조의 인덕터 구성을 트랜스포머를 이용하여 구성함으로써 저전압 증폭기의 칩 사이즈를 줄일 수 있는 장점이 있다.

도 1은 종래의 저잡음 증폭기의 회로 구성도
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로 구성도.
도 3는 본 발명의 일 실시예에 따른 제1 트랜스포머의 임피던스 매칭 회로 구성도.
도 4는 종래의 공통 게이트 구조 회로 구성도.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기를 통과한 신호의 전압 이득을 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 저잡음 증폭기를 통과한 신호의 잡음 지수를 도시한 도면.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.

도 2는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로 구성도를 도시한 도면이다.

도 2를 참조하면 본 발명의 실시 예에 따른 저잡음 증폭기(200)는 제1 공통 소스부(210) 제2 공통 소스부(220) 및 전원부(230)를 포함한다.

여기서, 저잡음 증폭기(200)에 입력되는 신호는 제1 공통 소스부(210)를 통해 입력되어 1차 증폭되며, 제2 공통 소스부(220)를 통해 2차 증폭되어 출력된다.

보다 상세하게, 제1 공통 소스부(210)는 제1 트랜지스터(TR1), 제1 코일(TRX1a) 및 제2 코일(TRX1b)을 포함하는 제1 트랜스포머(TX1), 복수의 커패시터(Cin, Cb1)를 포함할 수 있으며, 제2 공통 소스부(220)는 제2 트랜지스터(TR2), 제3 코일(TRX2a) 및 제4 코일(TRX2b)을 포함하는 제2 트랜스포머(TX2), 복수의 커패시터(Cf, Cb2)를 포함할 수 있다.

도 2에서는 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으나, NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 스위치가 사용될 수도 있다.

안테나로부터 들어오는 신호는 제1 트랜지스터(TR1)의 게이트로 입력되며, 이때 안테나로부터 넘어오는 DC 전압을 블로킹(blocking) 하기 위해 제1 트랜지스터(TR1)의 게이트에는 제1 DC 블로킹 커패시터(Cin)가 연결될 수 있다.

또한 안테나로부터 입력된 신호는 제1 코일(TRX1a)로 입력되고, 제1 코일(TRX1a)로 입력된 신호는 제1 코일(TRX1a)과 제2 코일(TRX1b)간의 상호작용으로 제2 코일로 넘어가며, 이는 제1 트랜지스터(TR1)의 소스로 입력되어 광 대역 밴드를 형성하게 된다.

이때, 제1 트랜지스터(TR1)에 인가되는 바이어스 전압의 유실을 막기 위해 제1 코일(TRX1a)과 접지 사이에 제2 DC 블로킹 커패시터(Cg)가 연결될 수 있다.

제1 트랜지스터(TR1)의 게이트로 입력되는 신호를 최대한 손실 없이 최대 파워로 전송하기 위해 제1 코일(TRX1a)과 제2 코일(TRX1b)간에 입력 매칭이 이루어진다. 본 발명의 일 실시예에 따르면, 제1 코일(TRX1a)과 제2 코일(TRX1b)간의 입력 매칭은 보통의 RF 소자에 적용되는 50

매칭이 이루어질 수 있다.

도 3는 본 발명의 일 실시예에 따른 제1 트랜스포머의 임피던스 매칭 회로 구성도를 도시한 도면이다.

도 3을 참조하면, 제1 공통 소스부(210)는 인덕터(Lg, Ls)로 이루어진 회로로 변환할 수 있으며, 이때 제1 코일(TRX1a)와 제2 코일(TRX2a)간의 상호 인덕턴스의 영향으로 매칭에 사용되는 실제 인덕터(Lg, Ls)의 값보다 작은 인덕턴스의 값을 사용할 수 있다. 따라서, 기존의 저잡음 증폭기보다 더 작은 칩 사이즈를 얻을 수 있다. 또한, 제1 공통 소스부(210)는 2개의 하이패스 구조의 필터가 사용됨으로써 Skirt는 샤프해지지만 넓은 대역폭을 획득할 수 있는 장점이 있다.

즉, 제1 공통 소스부(210)는 종래의 저잡음 증폭기(100)의 공통 소스 구조(110)가 복수의 인덕터를 이용하여 입력 매칭을 하는 것과는 달리 제1 트랜스포머(TX1)를 이용하여 입력 매칭을 한다. 따라서, 전체 칩의 사이즈에 가장 큰 비중을 차지하는 요소는 수동 소자 중에서도 인덕터이므로 이 인덕터를 트랜스포머로 대체함으로써 전체 칩의 사이즈를 줄일 수 있다.

제1 트랜지스터(TR1)의 드레인을 통해 1차 증폭되어 출력된 신호는 제2 트랜스포머(TX2)의 제3 코일(TRX2b)로 입력되며, 제3 코일(TRX2b)로 입력된 신호는 제3 코일(TRX2b)와 제4 코일(TRX2a)의 상호작용으로 인해 제4 코일(TRX2a)로 넘어간다. 이때, 제3 코일(TRX2b)에 입력된 신호의 AC 전압이 제2 트랜지스터(TR2)의 소스로 입력되는 것을 방지하기 위해 제2 트랜지스터(TR2)와 제3 코일(TRX2b) 사이에 AC 블로킹 커패시터(Cb)가 연결될 수 있다.

제4 코일(TRX2a)과 커패시터(Cf)는 필요한 대역의 신호만을 잘 통과시키기 위해 밴드 패스 필터 역할을 하며, 제 4코일(TRX2a)로 넘어온 신호는 커패시터(Cf)를 통과하여 제2 트랜지스터(TR2)의 게이트로 입력되며 이 신호는 증폭되어 드레인을 통해 출력된다.

상기와 같이 제2 트랜스포머(TX2)를 사용하여 제2 공통 소스부(220)를 구성함으로써 제1 트랜지스터에서 발생할 수 있는 전압 헤드룸(headroom)의 영향을 최소화 할 수 있다.

또한 상호 인덕턴스(Mutual Inductance)의 효과로 커패시터(Cf2)와 제4 코일(TRX2a)을 포함하는 밴드 패스 필터에 사용되는 인덕턴스는 종래의 공통 게이트 구조(120)에서의 인덕턴스보다 더 작은 값을 필요로 한다. 즉 인덕턴스를 줄임으로써 저잡음 증폭기(200)의 칩 사이즈를 줄일 수 있다.

또한, 본 발명은 종래의 저잡음 증폭기에서의 공통 게이트 구조(120)를 제2 공통 소스부(220)로 대체함으로써 고전압 이득을 실현할 수 있다.

도 4는 종래의 공통 게이트 구조 회로 구성도를 도시한 도면이다.

도 4를 참조하면, 공통 게이트 구조(120)의 전압 이득은 하기의 수학식 1과 같이 표현할 수 있다.

[수학식 1]

여기서

은 트랜지스터에 인가되는 전압이며,

은 트랜지스터의 출력 전압이다.

은 트랜지스터의 상호 컨덕턴스이며,

는 입력 임피던스,

는 출력 임피던스를 각각 의미한다.

공통 소스 구조(110)의 전압 이득은

이며 따라서, 공통 게이트 구조(120)의 전압 이득은

만큼 손실을 보게 되므로, 공통 게이트 구조(120)를 트랜스포머를 사용하여 공통 소스 구조로 대체함으로써 전압 이득 면에서 효율을 높일 수 있다.

또한, 본 발명의 저잡음 증폭기(200)의 제2 트랜지스터(TR2)의 구동을 위해 전원부(230)에서 제2 트랜지스터(TR2)의 드레인으로 전류가 공급되며, 이 전류는 제1 트랜지스터(TR1)의 드레인으로 공급되어 재 사용된다. 따라서 종래의 저잡음 증폭기(200)에서 전압 이득을 높이기 위해 스테이지 수를 증가시키는 경우 스테이지 별로 전류를 공급해줘야 하는 문제를 해결할 수 있어 저 전류로 높은 전압 이득을 얻을 수 있는 장점이 있다.

도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기의 전압 이득을 도시한 도면이며 도 6은 본 발명의 일 실시예에 따른 저잡음 증폭기를 통과한 신호의 잡음 지수를 도시한 도면이다.

도 5를 참조하면, 저잡음 증폭기(200)를 통과한 신호의 전압 이득이 증가됨을 확인할 수 있으며, 도 6을 참조하면, 저잡음 증폭기를 통과한 신호의 잡음 지수가 낮아 짐을 확인할 수 있다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

110: 공통 소스 구조 120: 공통 게이트 구조
200: 저잡음 증폭기 210: 제1 공통 소스부
220: 제2 공통 소스부

Claims (6)

1. 제1 트랜지스터, 상기 제1 트랜지스터의 게이트와 연결되는 제1 코일 및 상기 제1 트랜지스터의 소스에 연결되는 제2 코일을 포함하는 제1 트랜스포머를 구비한 제1 공통 소스부; 및
   제2 트랜지스터, 상기 제2 트랜지스터의 게이트와 연결되는 커패시터, 상기 제2 트랜지스터의 소스 및 상기 제1 트랜지스터의 드레인과 연결되는 제3 코일 및 상기 커패시터와 연결되는 제4 코일을 포함하는 제2 트랜스포머를 구비한 제2 공통 소스부를 포함하되,
   상기 제1 트랜지스터의 게이트를 통해 신호가 입력되며, 상기 제2 트랜지스터의 드레인을 통해 신호가 증폭되어 출력되는 것을 특징으로 하는 저잡음 증폭기.
2. 제1 항에 있어서,
   상기 제1 트랜지스터의 게이트와 상기 제1 코일 사이에 연결되는 커패시터를 더 포함하는 것을 특징으로 하는 저잡음 증폭기.
3. 제1항에 있어서,
   상기 제1 코일과 접지단 사이에 연결되는 커패시터를 더 포함하는 것을 특징으로 하는 저잡음 증폭기.
4. 제1항에 있어서,
   상기 제2 트랜지스터의 소스와 접지단 사이에 연결되는 커패시터를 더 포함하는 것을 특징으로 하는 저잡음 증폭기.
5. 삭제
6. 제1항에 있어서,
   상기 제2 트랜지스터를 구동 시키기 위해 상기 제2 트랜지스터의 드레인에 전류를 공급하는 전원부를 더 포함하되,
   상기 제2 트랜지스터의 드레인에 공급된 전류는 상기 제2 트랜지스터의 드레인으로 입력되어 상기 제2 트랜지스터를 구동 시키는 것을 특징으로 하는 저잡음 증폭기.

Images