KR101435342B1 - 이득을 부스팅하는 증폭기 - Google Patents

이득을 부스팅하는 증폭기 Download PDF

Info

Publication number
KR101435342B1
KR101435342B1 KR1020130123337A KR20130123337A KR101435342B1 KR 101435342 B1 KR101435342 B1 KR 101435342B1 KR 1020130123337 A KR1020130123337 A KR 1020130123337A KR 20130123337 A KR20130123337 A KR 20130123337A KR 101435342 B1 KR101435342 B1 KR 101435342B1
Authority
KR
South Korea
Prior art keywords
transistor
inductor
unit
input
frequency mixer
Prior art date
Application number
KR1020130123337A
Other languages
English (en)
Other versions
KR20130135210A (ko
Inventor
윤태열
이지영
임원규
최승운
Original Assignee
한양대학교 산학협력단
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 한국항공우주연구원 filed Critical 한양대학교 산학협력단
Priority to KR1020130123337A priority Critical patent/KR101435342B1/ko
Publication of KR20130135210A publication Critical patent/KR20130135210A/ko
Application granted granted Critical
Publication of KR101435342B1 publication Critical patent/KR101435342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

이득을 부스팅하는 증폭기가 개시된다. 상기 증폭기는 제 1 인덕터를 포함한다. 여기서, 바이어스 전압이 상기 제 1 인덕터를 통하여 입력된다.

Description

이득을 부스팅하는 증폭기{AMPLIFIER FOR BOOSTING GAIN}
본 발명은 이득을 부스팅하는 증폭기에 관한 것이다.
주파수 혼합기는 입력된 신호의 주파수를 변환하는 장치로서, 주로 통신 시스템에서 안테나를 통하여 입력된 RF 신호의 주파수를 변환하기 위하여 사용된다.
일반적으로, 주파수 혼합기는 한국공개특허공보 제2010-60880호에 개시된 바와 같이 엔-모스 트랜지스터들(N-MOS Transistors)을 캐스코드 구조로 형성하여 이득을 증가시킨다. 그러나, 이러한 주파수 혼합기는 이득은 향상되나 잡음이 증가하는 문제점이 존재한다.
또한, 주파수 혼합기의 이득은 일반적으로 약 12㏈로서 고이득을 요구하는 최신 기술에 부합되지 못하는 문제점이 있었다.
따라서, 잡음을 증가시키지 않으면서도 고이득을 구현할 수 있는 주파수 혼합기가 요구된다.
본 발명은 저잡음 및 고이득을 구현하는 증폭기를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 증폭기는 제 1 인덕터를 포함한다. 여기서, 바이어스 전압이 상기 제 1 인덕터를 통하여 입력되며, 상기 제 1 인덕터는 커런트 블리딩부에 사용된다.
본 발명의 다른 실시예에 따른 증폭기는 제 1 인덕터; 제 1 트랜지스터를 가지는 입력부; 상기 제 1 트랜지스터와 직렬로 연결된 제 2 트랜지스터를 가지며, 이득을 부스팅하는 이득 부스팅부; 및 상기 제 2 트랜지스터의 일단에 연결된 출력부를 포함한다. 여기서, 바이어스 전압이 상기 제 1 인덕터를 통하여 입력되며, 상기 제 2 트랜지스터의 게이트단에 상기 제 1 인덕터가 연결되고, 상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 각기 엔-모스 트랜지스터로서 캐스코드 구조를 가지며, 전원부와 상기 제 2 트랜지스터의 드레인단 사이에 제 2 인덕터가 연결되고, 상기 제 1 인덕터는 상기 제 2 트랜지스터의 게이트단과 바이어스단 사이에 연결된다.
본 발명에 따른 증폭기 및 이를 이용하는 주파수 혼합기는 발진 신호인 LO 신호가 입력되는 스위칭부의 트랜지스터를 피-모스 트랜지스터로 구현하여 저잡음 특성을 실현할 수 있다.
또한, 상기 주파수 혼합기는 트랜지스터의 게이트단에 인덕터가 연결되는 커런트 블리딩부를 사용하여 고이득을 구현할 수 있다. 일반적인 주파수 혼합기가 약 12㏈의 변환 이득을 구현하는 반면에, 본 발명의 주파수 혼합기는 스마트폰 주파수 대역 등 다양한 주파수 대역에서 25㏈ 이상의 변환 이득을 구현할 수 있다. 특히, 일반적인 주파수 혼합기는 이득을 향상시키기 위하여 잡음 특성이 저하되나, 본 발명의 주파수 혼합기는 고이득을 구현하면서도 저잡음 및 저전력 특성을 가질 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 주파수 혼합기의 회로 구조를 도시한 도면이다.
도 2는 본 발명의 제 2 실시예에 따른 주파수 혼합기의 회로 구조를 도시한 도면이다.
도 3은 본 발명의 제 3 실시예에 따른 주파수 혼합기의 회로 구성을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 주파수 혼합기의 임피던스 정합 특성을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 주파수 혼합기의 변환 이득 특성을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 주파수 혼합기의 잡음 지수를 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 캐스코드 증폭기의 회로 구조를 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
본 발명의 주파수 혼합기는 입력된 신호의 정보를 그대로 유지하면서 주파수만을 변환하는 회로로서, 예를 들어 X 밴드 통신 시스템의 RF front-end단에 사용되어 안테나를 통하여 입력된 RF 신호의 주파수를 하향 변환하는 소자로서 사용될 수 있다.
또한, 본 발명의 증폭기 및 이를 이용하는 주파수 혼합기는 후술하는 바와 같이 저잡음, 고이득 및 저전력 특성을 가지므로 이러한 특성들을 필요로 하는 다양한 무선 통신 시스템, 예를 들어 우주 통신 시스템, Bluetooth, WLAN, 이동통신단말기 등에 사용될 수 있다.
이하, 본 발명의 주파수 혼합기의 다양한 실시예들을 첨부된 도면들을 참조하여 상술하겠다.
도 1은 본 발명의 제 1 실시예에 따른 주파수 혼합기의 회로 구조를 도시한 도면이다.
도 1을 참조하면, 본 실시예의 주파수 혼합기는 입력부(100), 스위칭부(102), 출력부(104), 커런트 블리딩부(Current bleeding section, 106) 및 인덕터(L)를 포함한다.
입력부(100)는 예를 들어 안테나를 통하여 특정 주파수를 가지는 RF 신호를 입력받는 부분으로서, 제 1 트랜지스터(M1), 예를 들어 엔-모스 트랜지스터(N-MOS Transistor)를 포함한다. 상기 RF 신호는 제 1 트랜지스터(M1)의 게이트단으로 입력되며, 제 1 트랜지스터(M1)에 의해 상기 주파수 혼합기의 이득이 부스팅될 수 있다.
스위칭부(102)는 발진 신호인 LO 신호를 입력받아 IF 신호를 생성하는 부분으로서, 전원부(Vdd)에 상호 병렬로 연결된 제 2 트랜지스터(M2) 및 제 3 트랜지스터(M3)를 포함한다. 여기서, LO+ 신호는 제 2 트랜지스터(M2)의 게이트단으로 입력되고, LO- 신호는 제 3 트랜지스터(M3)의 게이트단으로 입력된다.
본 발명의 일 실시예에 따르면, 제 2 트랜지스터(M2) 및 제 3 트랜지스터(M3) 중 적어도 하나는 피-모스 트랜지스터(P-MOS Transistor)이며, 바람직하게는 모두 피-모스 트랜지스터이다. 이와 같이 스위칭부(102)의 트랜지스터들(M2 및 M3)을 피-모스 트랜지스터로 구현하면, 상기 주파수 혼합기의 잡음이 감소할 수 있다. 구체적으로는, LO+ 신호와 LO- 신호가 완벽하게 스위칭되면서 트랜지스터들(M2 및 M3)의 게이트단들로 입력되므로, 1/f 잡음이 낮아진다.
본 발명의 다른 실시예에 따르면, LO+ 신호 및 LO- 신호가 트랜지스터들(M2 및 M3)의 벌크로 입력될 수도 있다.
입력부(100) 및 스위칭부(102)를 전체적으로 고려하면, 입력부(100)를 높은 트랜스컨덕턴스(transconductance) 특성을 가지는 엔-모스 트랜지스터(M1)로 사용하여 이득을 향상시키면서 스위칭부(102)를 피-모스 트랜지스터들(M2 및 M3)로 구현하여 잡음을 감소시킨다. 결과적으로, 본 실시예의 주파수 혼합기는 이득을 향상시키면서도 저잡음을 실현시킬 수 있다.
출력부(104)는 스위칭부(102)의 트랜지스터들(M2 및 M3)과 각기 연결된 부하 저항들(RL)을 포함하며, 스위칭부(102)에 의해 생성된 IF+ 신호 및 IF- 신호를 출력시킨다. 여기서, IF+ 신호 및 IF- 신호는 RF 신호에 해당하는 제 1 주파수와 LO 신호에 해당하는 제 2 주파수 사이의 제 3 주파수를 가질 수 있다. 예를 들어, 상기 주파수 혼합기는 제 1 주파수의 RF 신호를 변환하여 상기 제 1 주파수보다 낮은 제 3 주파수의 IF 신호를 출력시킨다. 다만, 상기 IF 신호는 상기 RF 신호와 동일한 정보를 포함한다.
커런트 블리딩부(106)는 제 1 트랜지스터(M1)의 드레인단과 만나는 노드(n1)와 트랜지스터들(M2 및 M3)의 소스단들이 만나는 노드(n4) 사이에 연결된다. 결과적으로, 전원부(전원전압단, Vdd)로부터 출력된 전류가 노드(n4)에서 제 2 트랜지스터(M2), 커런트 블리딩부(106) 및 제 3 트랜지스터(M3)로 분기된다. 한편, 커런트 블리딩부(106)는 전류를 분기시킬 수 있는 한 다양한 구조로 구현될 수 있다.
커런트 블리딩부(106)가 존재할 경우와 존재하지 않을 경우를 비교하면, 커런트 블리딩부(106)가 존재하는 경우 트랜지스터들(M2 및 M3)로 흐르는 전류의 양이 커런트 블리딩부(106)가 존재하지 않을 경우보다 작아진다. 따라서, 커런트 블리딩부(106)가 존재하는 경우 부하 저항(RL)을 커런트 블리딩부(106)가 존재하지 않을 경우의 부하 저항(RL)보다 크게 설정할 수 있다. 여기서, 주파수 혼합기의 이득은 부하 저항(RL)의 값에 비례하므로, 커런트 블리딩부(106)가 존재하는 경우의 주파수 혼합기의 이득이 커런트 블리딩부(106)가 존재하지 않는 경우의 주파수 혼합기의 이득보다 높을 수 있다. 즉, 본 실시예의 주파수 혼합기는 커런트 블리딩부(106)를 사용하여 전체 변환 이득을 향상시킨다.
인덕터(L)는 상기 전원부와 노드(n4) 사이에 연결되고, 상기 전원부로 신호가 누설되는 것을 방지하여 잡음을 감소시키며, 원하는 사용 주파수를 구현하는 역할을 수행한다. 물론, 전원부와 노드(n4) 사이에 인덕터가 아닌 저항이 사용될 수도 있지만, 저항을 사용하는 경우 신호의 누설이 발생되어 잡음이 증가할 수 있다. 따라서, 상기 전원부와 노드(n4) 사이에는 인덕터(L)를 사용하는 것이 효율적이다.
정리하면, 본 실시예의 주파수 혼합기는 스위칭부(102)의 트랜지스터들(M2 및 M3)을 피-모스 트랜지스터들로 구현하여 잡음을 낮추고 커런트 블리딩부(106)를 사용하여 이득을 증가시킨다. 결과적으로, 상기 주파수 혼합기는 저잡음 및 고이득 특성을 구현할 수 있다. 즉, 본 발명의 주파수 혼합기는 증폭 회로를 이용하여 이득을 증가시킨다. 물론, 인덕터를 이용하는 증폭 회로가 도 7에 도시된 바와 같이 별도의 증폭기로서 이용될 수도 있다.
도 2는 본 발명의 제 2 실시예에 따른 주파수 혼합기의 회로 구조를 도시한 도면이다.
도 2를 참조하면, 본 실시예의 주파수 혼합기는 입력부(200), 스위칭부(202), 출력부(204), 커런트 블리딩부(206) 및 제 2 인덕터(L2)를 포함한다.
커런트 블리딩부(206)를 제외한 나머지 구성요소들은 제 1 실시예에서와 동일하므로, 이하 동일한 구성요소들에 대한 설명은 생략한다.
커런트 블리딩부(206)는 제 4 트랜지스터(M4), 예를 들어 엔-모스 트랜지스터 및 제 1 인덕터(L1)를 포함한다.
제 4 트랜지스터(M4)의 드레인단은 스위칭부(202)의 트랜지스터들(M2 및 M3)이 만나는 노드(n4)에 연결되며, 소스단는 입력부(200)의 제 1 트랜지스터(M1)의 드레인단과 연결된다. 결과적으로, 전원부(Vdd)로부터 출력된 전력이 제 4 트랜지스터(M4)를 통하여 제 1 트랜지스터(M1)로 흐른다.
제 1 인덕터(L1)의 일단은 제 4 트랜지스터(M4)의 게이트단에 연결되며, 타단은 예를 들어 바이어스단 등에 연결된다. 이러한 제 1 인덕터(L1)는 이득을 부스팅하는 역할을 수행한다. 구체적으로는, 제 1 인덕터(L1)는 제 4 트랜지스터(M4)의 게이트단와 소스단 사이에 생성되는 기생 캐패시터(Cp)와 공진하여 이득을 부스팅시킨다. 또한, 제 1 인덕터(L1)는 입력 임피던스를 정합시키는 역할도 수행한다. 결과적으로, 입력부(200)에 임피던스 정합을 위한 인덕터를 추가적으로 사용하지 않아도 되므로, 고이득을 구현하면서도 주파수 혼합기의 전체 사이즈를 증가시키지 않을 수 있다.
본 발명의 일 실시예에 따르면, 입력부(200)의 제 1 트랜지스터(M1)와 커런트 블리딩부(206)의 제 4 트랜지스터(M4)는 모두 엔-모스 트랜지스터들로서 캐스코드 구조를 형성할 수 있다.
정리하면, 본 실시예의 주파수 혼합기는 커런트 블리딩부(206)의 제 4 트랜지스터(M4)의 게이트단에 제 1 인덕터(L1)를 연결하여 고이득 및 입력 임피던스 정합을 구현한다. 한편, 제 1 인덕터(L1)는 제 2 인덕터(L2)와 함께 상기 주파수 혼합기의 사용 주파수를 제어하는 역할도 수행한다.
전력 측면에서 살펴보면, 제 2 트랜지스터(M2)로 흐르는 전류, 제 3 트랜지스터(M3)로 흐르는 전류 및 제 4 트랜지스터(M4)로 흐르는 전류가 합하여져 제 1 트랜지스터(M1)로 흐른다. 즉, 제 1 트랜지스터(M1)에서 전류가 재사용되며, 따라서 상기 주파수 혼합기를 저전력으로 구현할 수 있다.
잡음 측면에서 살펴보면, 스위칭부(202)의 트랜지스터들(M2 및 M3)을 피-모스 트랜지스터들로 구현하여 잡음을 감소시킨다. 또한, 제 2 인덕터(L2) 및 입력부(200)로 입력된 RF 신호가 전달되는 경로에 존재하는 트랜지스터들(M4, M2 및 M3)의 기생 캐패시터들에 의해 잠음이 감소한다. 따라서, 본 실시예의 주파수 혼합기를 저잡음으로 구현할 수 있다.
도 3은 본 발명의 제 3 실시예에 따른 주파수 혼합기의 회로 구성을 도시한 도면이다.
도 3을 참조하면, 본 실시예의 주파수 혼합기는 입력부(300), 스위칭부(302), 출력부(304), 커런트 블리딩부(306) 및 제 2 인덕터(L2)를 포함한다.
스위칭부(302)를 제외한 나머지 구성요소들은 제 2 실시예에서와 유사하므로, 이하 유사한 구성요소들에 대한 자세한 설명은 생략한다.
스위칭부(302)는 엔-모스 트랜지스터인 제 2 트랜지스터(M2) 및 제 3 트랜지스터(M3)로 구현된다. 여기서, 각 트랜지스터들(M2 및 M3)은 입력부(300)의 제 1 트랜지스터(M1)와 캐스코드 구조를 형성하여 이득을 향상시킨다.
물론, 본 실시예의 주파수 혼합기에서도 커런트 블리딩부(306)가 제 4 트랜지스터(M4) 및 제 4 트랜지스터(M4)의 게이트단에 연결된 제 1 인덕터(L1)로 구현되므로, 상기 주파수 혼합기의 이득이 향상되고 입력 임피던스가 정합될 수 있다.
이하, 본 발명의 주파수 혼합기의 실험 결과를 첨부된 도면들을 참조하여 상술하겠다. 다만, 제 2 실시예의 주파수 혼합기를 이용하여 실험하였다.
도 4는 본 발명의 일 실시예에 따른 주파수 혼합기의 임피던스 정합 특성을 도시한 도면이다. 도 4에서 도면부호 400은 커런트 블리딩부(206)에 제 1 인덕터(L1)가 존재할 때의 임피던스 정합 특성을 도시한 그래프이고, 도면부호 402는 제 1 인덕터(L1)가 존재하지 않을 경우의 임피던스 정합 특성을 도시한 그래프이다.
도 4를 참조하면, 본 실시예의 주파수 혼합기는 그래프(400)에 도시된 바와 같이 약 7㎓ 내지 약 7.4㎓에서 임피던스 정합이 이루어지는 반면에, 제 1 인덕터(L1)가 없는 경우는 그래프(402)에 보여지는 바와 같이 임피던스 정합이 거의 이루어지지 않았음을 확인할 수 있다.
특히, 본 실시예의 주파수 혼합기는 약 7㎓ 내지 약 7.4㎓에서 -10㏈ 이하의 S11값을 가지면서 날카롭게 곡선이 형성되어 있으며, 즉 우수한 임피던스 정합 특성을 가진다.
도 5는 본 발명의 일 실시예에 따른 주파수 혼합기의 변환 이득 특성을 도시한 도면이다. 도 5에서 도면부호 500은 제 1 인덕터(L1)가 존재할 때의 변환 이득 특성을 도시한 그래프이고, 도면부호 502는 제 1 인덕터(L1)가 존재하지 않을 경우의 변환 이득 특성을 도시한 그래프이다.
본 발명의 주파수 혼합기는 그래프(500)에 도시된 바와 같이 약 27㏈ 내지 약 28㏈의 변환 이득을 가지는 반면에, 제 1 인덕터(L1)가 존재하지 않는 주파수 혼합기는 약 6㏈의 변환 이득을 가진다. 도시하지는 않았지만, 일반적인 주파수 혼합기는 높은 경우 약 12㏈의 변환 이득을 가진다. 즉, 본 발명의 주파수 혼합기는 일반적인 주파수 혼합기에 비하여 최소 2배 이상의 변환 이득을 가짐을 확인할 수 있다.
도 6은 본 발명의 일 실시예에 따른 주파수 혼합기의 잡음 지수를 도시한 도면이다.
도 6에 도시된 바와 같이, 본 발명의 주파수 혼합기의 잡음 지수(Noise Figure)는 사용 주파수(약 7㎓ 내지 약 7.4㎓)에서 약 3.5㏈이다. 일반적인 주파수 혼합기의 잡음 지수가 약 10㏈임을 감안하면 본 발명의 주파수 혼합기의 잡음 지수가 상당히 낮음을 확인할 수 있다.
또한, 도시하지는 않았지만, 본 발명의 주파수 혼합기는 1.2V의 공급전압(전원부의 전압)에 대하여 3.9㎽ 전력 소모를 가지며, 즉 저전력 특성을 가진다.
도 4 내지 도 6을 참조하여 본 발명의 주파수 혼합기의 특징을 정리하면, 본 발명의 주파수 혼합기는 저잡음 및 저전력 특성을 가지면서도 고이득을 구현하며, 우수한 임피던스 정합 특성을 가진다.
도 4 내지 도 6의 실험 외에 이동통신단말기 대역에서도 추가적으로 실험을 하였으며, 실험 결과는 아래의 표 1과 같다. 물론, 사용 주파수의 변화에 맞춰서 다른 인덕턴스를 가지는 인덕터를 사용하였다.
사용 주파수 임피던스 정합 대역(㎓) 변환 이득(㏈) 잡음 지수(㏈) 전력 소모(㎽)
1.8㎓ (3G) 1.75-1.85 26.06-26.12 2.47-2.65 3.5
2.1㎓ (3G) 2.05-2.15 25.00-26.70 2.37-2.30 3.7
2.4-2.48㎓ (WLAN) 2.38-2.47 28.10-30.00 2.60-2.65 3.7
위 표 1에서 보여지는 바와 같이, 본 발명의 주파수 혼합기가 원하는 주파수 대역을 구현하고, 최소 25㏈의 높은 변환 이득을 가지며, 3㏈ 이하의 저잡음 특성을 가지고, 약 3.5㎽의 저전력 특성을 가짐을 확인할 수 있다.
도 4 내지 도 6 및 표 1을 참조하여 정리하면, 본 발명의 주파수 혼합기는 다양한 주파수 대역(3G 대역, WLAN 대역, X 밴드 우주통신 대역 등)에서 저잡음, 저전력 및 고이득 특성을 가질 수 있다. 특히, 본 발명의 주파수 혼합기는 일반적인 주파수 혼합기에 비하여 낮은 잡음 특성을 가지면서도 상당히 높은 변환 이득을 구현할 수 있다.
도 7은 본 발명의 일 실시예에 따른 캐스코드 증폭기의 회로 구조를 도시한 도면이다.
도 7을 참조하면, 본 실시예의 캐스코드 증폭기는 입력부(700), 이득 부스팅부(702) 및 제 2 인덕터(L2)를 포함한다.
입력부(700)는 입력 신호가 입력되는 부분으로서, 제 1 트랜지스터(M1), 예를 들어 엔-모스 트랜지스터로 이루어질 수 있다.
이득 부스팅부(702)는 이득을 부스팅하며, 제 2 트랜지스터(M2), 예를 들어 엔-모스 트랜지스터 및 제 1 인덕터(L1)로 구현될 수 있다.
제 2 트랜지스터(M2)는 제 1 트랜지스터(M1)와 캐스코드 구조를 형성하여 고이득을 구현한다.
제 1 인덕터(L1)는 예를 들어 바이어스단과 제 2 트랜지스터(M2)의 게이트단 사이에 연결되며, 제 2 트랜지스터(M2)의 기생 캐패시터(Cp)와 공진하여 이득을 부스팅하는 역할을 수행한다. 결과적으로, 부스팅된 신호가 출력단을 통하여 출력된다.
제 2 인덕터(L2)는 전원부(Vdd)와 제 2 트랜지스터(M2) 사이에 연결되고, 상기 전원부로 신호가 누설되는 것을 방지하여 잡음을 감소시키며, 원하는 사용 주파수를 구현하는 역할을 수행한다.
정리하면, 본 발명의 캐스코드 증폭기는 제 2 트랜지스터(M2)의 게이트단에 인덕터(L1)를 연결시켜 고이득을 구현한다. 물론, 이러한 증폭기의 증폭 회로는 위에 상술한 것처럼 주파수 혼합기에 이용될 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 입력부 102 : 스위칭부
104 : 출력부 106 : 커런트 블리딩부
200 : 입력부 202 : 스위칭부
204 : 출력부 206 : 커런트 블리딩부
300 : 입력부 302 : 스위칭부
304 : 출력부 306 : 커런트 블리딩부
700 : 입력부 702 : 이득 부스팅부

Claims (6)

  1. 제 1 인덕터를 포함하되,
    바이어스 전압이 상기 제 1 인덕터를 통하여 입력되며, 상기 제 1 인덕터는 커런트 블리딩부에 사용되는 것을 특징으로 하는 증폭기.
  2. 제1항에 있어서, 상기 증폭기는,
    RF 신호가 입력되는 입력부;
    전원을 공급하는 전원부; 및
    상기 입력부와 상기 전원부 사이에 연결되는 커런트 블리딩부를 포함하되,
    상기 커런트 블리딩부는 상기 입력부와 상기 전원부 사이에 연결되는 트랜지스터 및 상기 트랜지스터에 연결되는 상기 제 1 인덕터를 가지는 것을 특징으로 하는 증폭기.
  3. 제1항에 있어서, 상기 증폭기는,
    제 1 트랜지스터를 가지는 입력부; 및
    제 2 트랜지스터 및 제 3 트랜지스터를 가지는 스위칭부를 포함하되,
    상기 제 1 트랜지스터는 엔-모스 트랜지스터이며, 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터는 피-모스 트랜지스터이고, 상호 병렬로 연결된 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터가 상기 제 1 트랜지스터에 연결되는 것을 특징으로 하는 증폭기.
  4. 제3항에 있어서, 상기 증폭기는 주파수 혼합기로서,
    상기 스위칭부에 연결되는 출력부; 및
    제 4 트랜지스터 및 상기 제 4 트랜지스터의 게이트단에 연결된 상기 제 1 인덕터를 가지는 커런트 블리딩부를 더 포함하되,
    상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 전원부에 상호 병렬로 연결되고, 상기 제 1 인덕터는 상기 제 4 트랜지스터에 형성된 기생 캐패시터와 공진하여 상기 주파수 혼합기의 변환 이득을 부스팅하는 것을 특징으로 하는 증폭기.
  5. 제4항에 있어서, 상기 증폭기는 전원부와 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터가 만나는 제 2 노드 사이에 연결된 제 2 인덕터를 더 포함하고, 상기 출력부는 상기 제 2 트랜지스터와 상기 제 1 트랜지스터 사이에 연결되는 제 1 부하 저항 및 상기 제 3 트랜지스터와 상기 제 1 트랜지스터 사이에 연결되는 제 2 부하 저항을 가지며, 상기 제 1 트랜지스터의 드레인단은 상기 제 1 부하 저항, 상기 제 2 부하 저항 및 상기 제 4 트랜지스터가 만나는 제 1 노드에 연결되고, 상기 제 1 트랜지스터와 상기 제 4 트랜지스터는 캐스코드 구조를 형성하며, 상기 제 2 노드는 상기 4 트랜지스터의 일단에 연결되고, 상기 제 1 노드는 상기 제 4 트랜지스터의 타단에 연결되는 것을 특징으로 하는 증폭기.
  6. 제 1 인덕터;
    제 1 트랜지스터를 가지는 입력부;
    상기 제 1 트랜지스터와 직렬로 연결된 제 2 트랜지스터를 가지며, 이득을 부스팅하는 이득 부스팅부; 및
    상기 제 2 트랜지스터의 일단에 연결된 출력부를 포함하되,
    바이어스 전압이 상기 제 1 인덕터를 통하여 입력되며, 상기 제 2 트랜지스터의 게이트단에 상기 제 1 인덕터가 연결되고, 상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 각기 엔-모스 트랜지스터로서 캐스코드 구조를 가지며, 전원부와 상기 제 2 트랜지스터의 드레인단 사이에 제 2 인덕터가 연결되고, 상기 제 1 인덕터는 상기 제 2 트랜지스터의 게이트단과 바이어스단 사이에 연결되는 것을 특징으로 하는 증폭기.
KR1020130123337A 2013-10-16 2013-10-16 이득을 부스팅하는 증폭기 KR101435342B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130123337A KR101435342B1 (ko) 2013-10-16 2013-10-16 이득을 부스팅하는 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130123337A KR101435342B1 (ko) 2013-10-16 2013-10-16 이득을 부스팅하는 증폭기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095148A Division KR20130031522A (ko) 2011-09-21 2011-09-21 이득을 부스팅하는 증폭기 및 이를 이용하는 주파수 혼합기

Publications (2)

Publication Number Publication Date
KR20130135210A KR20130135210A (ko) 2013-12-10
KR101435342B1 true KR101435342B1 (ko) 2014-08-29

Family

ID=49982624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130123337A KR101435342B1 (ko) 2013-10-16 2013-10-16 이득을 부스팅하는 증폭기

Country Status (1)

Country Link
KR (1) KR101435342B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024188A (ko) 2017-08-31 2019-03-08 한양대학교 산학협력단 안정적으로 이득을 부스팅하는 주파수 혼합기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814322B1 (ko) * 2006-12-22 2008-03-18 성균관대학교산학협력단 선형성이 개선된 능동 스위칭 주파수 혼합기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814322B1 (ko) * 2006-12-22 2008-03-18 성균관대학교산학협력단 선형성이 개선된 능동 스위칭 주파수 혼합기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024188A (ko) 2017-08-31 2019-03-08 한양대학교 산학협력단 안정적으로 이득을 부스팅하는 주파수 혼합기

Also Published As

Publication number Publication date
KR20130135210A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
US7768350B2 (en) Output gain stage for a power amplifier
US20080079499A1 (en) Power amplifier and method thereof
US7667541B2 (en) Amplifier circuit and wireless communication device
US20070296501A1 (en) Variable-gain amplifier
US20110043287A1 (en) Adaptive bias circuit and system thereof
US9419563B2 (en) RF amplifier
US20150280672A1 (en) Low noise amplifier and receiver
WO2017008750A1 (zh) 一种用于gsm/dcs的共源共栅射频功率放大器
US8040188B2 (en) Low noise cascode amplifier
WO2018179088A1 (ja) 電流再利用型電界効果トランジスタ増幅器
US20210067104A1 (en) Amplifier circuit
CN116232238A (zh) 低噪声放大器及射频芯片
CN114362681A (zh) 两级宽带低噪声高线性放大器
US8269561B1 (en) Systems and methods for CMOS power amplifiers with power mode control
US9160285B2 (en) Signal amplifier having inverted topology
KR101435342B1 (ko) 이득을 부스팅하는 증폭기
JP2008103889A (ja) 低雑音増幅器
JP2013074590A (ja) 増幅器
JP2019201290A (ja) 電力増幅器
CN109586674B (zh) 功率放大电路
KR101298800B1 (ko) 주파수 혼합기
US20080297262A1 (en) Increased gain high-frequency amplifier
JP2007243830A (ja) 利得可変型増幅器
CN110661494A (zh) 高频放大电路及半导体设备
US20190140592A1 (en) Low voltage amplifier with gain boost circuit

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 6