KR101319613B1 - Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same - Google Patents

Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same Download PDF

Info

Publication number
KR101319613B1
KR101319613B1 KR1020120014561A KR20120014561A KR101319613B1 KR 101319613 B1 KR101319613 B1 KR 101319613B1 KR 1020120014561 A KR1020120014561 A KR 1020120014561A KR 20120014561 A KR20120014561 A KR 20120014561A KR 101319613 B1 KR101319613 B1 KR 101319613B1
Authority
KR
South Korea
Prior art keywords
carbon nanotubes
sacrificial layer
wiring
horizontal
forming
Prior art date
Application number
KR1020120014561A
Other languages
Korean (ko)
Other versions
KR20130084198A (en
Inventor
이선우
이붕주
Original Assignee
남서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남서울대학교 산학협력단 filed Critical 남서울대학교 산학협력단
Priority to KR1020120014561A priority Critical patent/KR101319613B1/en
Priority to US13/409,513 priority patent/US20130181352A1/en
Priority to JP2012048263A priority patent/JP2013144627A/en
Priority to EP12158392.6A priority patent/EP2615062A2/en
Publication of KR20130084198A publication Critical patent/KR20130084198A/en
Application granted granted Critical
Publication of KR101319613B1 publication Critical patent/KR101319613B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

본 발명은 (가)기판상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계, (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계 및 (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하는 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선에 관한 것이다.The present invention includes the steps of (a) forming a catalyst dot for growing carbon nanotubes on a substrate, (b) forming a sacrificial layer including a plurality of nanochannels including a region where the catalyst dot is formed; C) relates to a horizontal growth method of carbon nanotubes including growing the carbon nanotubes through the nanochannels and a horizontal wiring formed using the same.

Description

탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선{Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same}Method for horizontal growth of carbon nanotubes and horizontal wiring formed using the same {Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same}

본 발명은 탄소나노튜브 수평성장방법, 이를 이용한 수평배선 및 이를 이용한 전계 효과 트랜지스터에 관한 것으로, 보다 구체적으로 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 이용하여 탄소나노튜브를 수평성장시키는 방법 및 이를 이용하여 형성된 수평배선 및 전계 효과 트랜지스터에 관한 것이다.
The present invention relates to a carbon nanotube horizontal growth method, a horizontal wiring using the same, and a field effect transistor using the same. More specifically, a method of horizontally growing carbon nanotubes using a plurality of nanochannels including a region where a catalyst dot is formed. And a horizontal wiring and a field effect transistor formed using the same.

탄소나노튜브(carbon nano tube, CNT)는 흑연 판상을 둥글게 감아 형성된 것과 같은 모양을 가지며, 보다 구체적으로는 육각형 고리로 연결된 탄소들이 수 nm 내지 수십 nm 직경과 수 내지 수백 ㎛ 길이의 장형 튜브 형상 구조로 형성된 일차원 양자세선(one-dimensional Quantum Wire) 구조를 가진다.
Carbon nanotubes (CNTs) have a shape similar to that formed by rounding a graphite plate, and more specifically, a long tube-shaped structure in which carbons connected by hexagonal rings are several nm to several tens of nm in diameter and several to several hundreds of μm in length. It has a one-dimensional quantum wire structure formed.

이러한 탄소나노튜브는 기계적, 화학적 특성이 우수하고, 일차원적 양자 수송(quantum transport) 현상을 보이는 등 특이한 전기적 특성을 가진다. 특히, 탄소나노튜브는 강한 강도를 가지면서도 파괴되지 않고 휘어짐이 가능하고, 다시 본래의 모양으로 돌아오는 복원력을 가지며, 계속적인 사용에도 마모나 손상이 거의 없는 특성을 가진다. 또한, 탄소나노튜브는 직경대비 길이비가 매우 크므로, 구조의 비등방성이 크며, 감은 형태와 구조 및 직경에 따라 전기적 성질이 달라지는 특성이 있어, 이에 따라 도전체적 또는 반도체적 성질을 가진다. 이외에도 높은 열전도도, 높은 전자 방출 특성 및 우수한 화학적 반응성을 가지므로, 다양한 산업분야에서의 응용이 기대된다.
Such carbon nanotubes have unusual electrical characteristics such as excellent mechanical and chemical properties and one-dimensional quantum transport phenomenon. In particular, the carbon nanotubes have strong strength and can be bent without breaking, have a restoring force to return to their original shape, and have almost no wear or damage even in continuous use. In addition, carbon nanotubes have a very large ratio of length to diameter, so that the anisotropy of the structure is large and the electrical properties vary depending on the shape, structure, and diameter of the wound, and thus have conductive or semiconductor properties. In addition, since it has high thermal conductivity, high electron emission characteristics and excellent chemical reactivity, it is expected to be applied in various industrial fields.

이러한 탄소나노튜브의 반도체 분야에서 가능한 응용 중의 하나는 금속배선을 대체하는 것이다. 이러한 가능성을 실현하기 위해서는 재현성을 가지는 탄소나노튜브 제조 공정의 개발이 선행되어야 하나, 현재 기술수준에서는 나노튜브를 제조한 후 하나씩 일일이 조작하며 원하는 위치에 가져다 놓는 방법을 택하므로 전자소자나 고집적소자를 구현하기 어렵다.
One of the possible applications in the semiconductor field of such carbon nanotubes is to replace metallization. In order to realize this possibility, development of a carbon nanotube manufacturing process having reproducibility must be preceded. However, in the current technology level, an electronic device or a highly integrated device is selected since nanotubes are manufactured and manipulated one by one and placed in a desired position. Difficult to implement

또한, 현재 기술수준에서 탄소나노튜브 합성기술은 탄소나노튜브를 수직으로 성장시키는 기술이며, 이는 촉매 패턴이 형성된 기판상에 기판 표면에 수직한 방향으로 나노튜브를 성장시키는 것이다. 그러나 수직으로 성장된 탄소나노튜브의 경우 우수한 정렬을 가지더라도, 탄소나노튜브의 길이 및 간격 등을 균일하게 제어하기 어려운 한계가 있다. 또한, 반도체 제조공정상 수직방향으로 성장한 탄소나노튜브를 적용하기가 어려운 문제점이 있다.
In addition, at the current technology level, carbon nanotube synthesis technology is a technique for growing carbon nanotubes vertically, which is to grow nanotubes in a direction perpendicular to the substrate surface on a substrate on which a catalyst pattern is formed. However, even in the case of vertically grown carbon nanotubes, there is a limit in that it is difficult to uniformly control the length and spacing of carbon nanotubes even though they have excellent alignment. In addition, it is difficult to apply the carbon nanotubes grown in the vertical direction in the semiconductor manufacturing process.

본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 재현성을 가지고, 고집적 소자에 적용될 수 있으며, 길이 및 간격을 균일하게 제어할 수 있고, 반도체 제조공정에 용이하게 적용할 수 있는 탄소나노튜브의 수평성장방법, 이를 이용한 수평배선 및 전계 효과 트랜지스터를 제공하고자 한다.
The present invention is to solve the above problems, the reproducibility of the carbon nanotubes, which can be applied to a highly integrated device, uniformly control the length and spacing, and can be easily applied to the semiconductor manufacturing process A horizontal growth method, a horizontal wiring and a field effect transistor using the same are provided.

본 발명의 제1태양은, (가)기판 상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계, (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계 및 (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하는 탄소나노튜브 수평성장방법을 제공한다.
According to a first aspect of the present invention, (a) forming a catalyst dot for growing carbon nanotubes on a substrate, and (b) providing a sacrificial layer including a plurality of nanochannels including a region where the catalyst dot is formed. Forming and (C) It provides a carbon nanotube horizontal growth method comprising the step of growing carbon nanotubes through the nanochannel.

본 발명의 제2태양은, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 수평배선을 제공한다.
The second aspect of the present invention includes a plurality of wirings arranged in parallel, wherein the wirings are formed of horizontally grown carbon nanotubes using the carbon nanotube horizontal growth method.

본 발명의 제3태양은, 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브의 양 끝단에 전극을 형성하는 단계 및 상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계를 포함하는 전계 효과 트랜지스터(FET) 제조방법을 제공한다.
According to a third aspect of the present invention, forming electrodes on both ends of horizontally grown carbon nanotubes by using the horizontal growth method of carbon nanotubes and removing metallic carbon nanotubes by flowing a current through the electrodes. It provides a field effect transistor (FET) manufacturing method comprising the.

본 발명의 제4태양은, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 전계 효과 트랜지스터(FET)를 제공한다.
A fourth aspect of the present invention provides a field effect transistor (FET) comprising a plurality of wirings arranged in parallel, wherein the wirings are formed of carbon nanotubes horizontally grown using the carbon nanotube horizontal growth method. do.

덧붙여, 상기한 과제의 해결수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
In addition, the solution of the above-mentioned problems does not list all the features of the present invention. The various features of the present invention and the advantages and effects thereof will be more fully understood by reference to the following specific embodiments.

본 발명에 따른 탄소나노튜브 수평성장방법을 이용하는 경우 탄소나노튜브의 수직 성장 특성 및 배선 저항으로 인한 수평배선 형성이 어려운 문제점을 해결할 수 있으며, 재현성을 가지고 고집적 소자에 적용될 수 있다. 또한, 반도체 소자의 금속배선을 대체할 수 있는 탄소나노튜브로 형성된 수평배선을 제공할 수 있다.
In the case of using the horizontal growth method of carbon nanotubes according to the present invention, it is possible to solve a problem that it is difficult to form a horizontal wiring due to the vertical growth characteristics and wiring resistance of the carbon nanotubes, and can be applied to a highly integrated device with reproducibility. In addition, it is possible to provide a horizontal wiring formed of carbon nanotubes that can replace the metal wiring of the semiconductor device.

또한, 본 발명에 따른 탄소나노튜브 수평성장방법을 이용하는 경우, 배선 길이 및 간격을 용이하게 제어할 수 있어 미세소자 제조에 유리하고, 반도체 제조 공정에 용이하게 적용하여 제조공정을 단순화함으로써 생산성을 향상시킬 수 있으며, 소형화 및 고성능화된 탄소나노튜브를 이용한 전계 효과 트랜지스터를 제공할 수 있다.
In addition, when using the carbon nanotube horizontal growth method according to the present invention, it is possible to easily control the length and spacing of the wiring, which is advantageous for the production of micro devices, and easily applied to the semiconductor manufacturing process to improve the productivity by simplifying the manufacturing process In addition, it is possible to provide a field effect transistor using carbon nanotubes that have been miniaturized and improved in performance.

나아가, 상기와 같은 수평배선 및 전계 효과 트랜지스터를 이용하여 반도체를 제조하는 경우, 메모리 분야에 국한된 종래 반도체 영역을 비메모리 분야까지 확대 가능하므로 높은 경제성을 가지는 장점이 있다.
Furthermore, in the case of manufacturing a semiconductor using the horizontal wiring and the field effect transistor as described above, the conventional semiconductor region limited to the memory field can be extended to the non-memory field, which has the advantage of having high economical efficiency.

도 1은 본 발명에 따른 탄소나노튜브 수평성장방법의 일 실시예를 나타낸 것이다. Figure 1 shows an embodiment of a carbon nanotube horizontal growth method according to the present invention.

이하, 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다.
Hereinafter, with reference to the drawings, the present invention will be described in more detail.

본 발명의 발명자들은 탄소나노튜브를 이용하여 반도체 소자의 금속배선을 대체할 수 있고, 재현성을 가지며, 길이, 간격을 균일하게 제어할 수 있는 수평배선 및 반도체 제조공정에 용이하게 적용할 수 있고 소형화, 고성능화가 가능한 트랜지스터를 개발하기 위해, 연구를 거듭한 결과 나노 채널을 이용하여 탄소나노튜브를 수평성장시키는 방법을 알아내고 본 발명을 완성하였다.
The inventors of the present invention can replace the metal wiring of the semiconductor device using carbon nanotubes, have reproducibility, can be easily applied to the horizontal wiring and semiconductor manufacturing process that can uniformly control the length and spacing and miniaturization In order to develop a transistor capable of high performance, the results of the research have been found to find a method of horizontally growing carbon nanotubes using nanochannels and completed the present invention.

즉, 본 발명의 발명자들은 다수의 나노 채널을 형성시키고 이를 따라 탄소나노튜브를 촉매 도트로부터 성장시키는 방법을 개발함으로써, 탄소나노튜브의 수직 성장 특성으로 인한 수평배선형성의 어려움을 획기적으로 개선하여, 재현성이 우수하고, 탄소나노튜브의 길이 및 간격도 용이하게 제어할 수 있는 탄소나노튜브 수평성장방법에 관한 본 발명을 완성하였다.
That is, the inventors of the present invention by developing a method of forming a plurality of nanochannels and thereby grow carbon nanotubes from the catalyst dots, thereby dramatically improving the difficulty of forming horizontal wiring due to the vertical growth characteristics of carbon nanotubes, The present invention relates to a carbon nanotube horizontal growth method which is excellent in reproducibility and can easily control the length and spacing of carbon nanotubes.

또한, 상기와 같은 탄소나노튜브 수평성장방법을 이용하여 수평배선 및 전계 효과 트랜지스터(FET)를 제조할 수 있으며, 이를 활용하는 경우 반도체 제조공정을 현저하게 단순화시키고 생산성을 월등히 향상시킬 수 있음을 확인하였다.
In addition, it is possible to manufacture horizontal wiring and field effect transistors (FETs) using the carbon nanotube horizontal growth method as described above, and when using them, the semiconductor manufacturing process can be significantly simplified and the productivity can be greatly improved. It was.

본 발명의 제1태양에 따르면, (가)기판상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계, (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계 및 (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하는 탄소나노튜브 수평성장방법을 제공할 수 있다.
According to the first aspect of the present invention, (a) forming a catalyst dot for growing carbon nanotubes on a substrate, (b) a sacrificial layer comprising a plurality of nanochannels including a region where the catalyst dot is formed Forming and (C) it can provide a carbon nanotube horizontal growth method comprising the step of growing carbon nanotubes through the nanochannel.

이하, 도 1을 참조하여 본 발명의 탄소나노튜브 수평성장 방법을 보다 구체적으로 설명한다.
Hereinafter, the carbon nanotube horizontal growth method of the present invention will be described in more detail with reference to FIG. 1.

먼저, (가)기판(100)상에 탄소나노튜브를 성장시키기 위한 촉매 도트(110)를 형성한다. 이때, 상기 촉매 도트(110)는 형성하고자 하는 배선의 수, 간격 등을 고려하여 적절한 개수 및 간격으로 형성될 수 있다. 예를 들면, 상기 촉매 도트(110)는 기판(100) 상에 소정의 간격으로 일방향으로 정렬될 수 있다. 참고로, 도 1 (a)에는 두 줄로 정렬된 촉매 도트(110)를 도시하였지만 본 발명의 실시예는 반드시 이에 제한되는 것은 아니다. 예를 들면, 촉매 도트들(110)을 대략 10nm 내지 100nm 간격에 포함되도록 복수의 촉매 도트들(110)을 배치할 수도 있다. 상기와 같은 촉매 도트(110)들의 간격은 형성하고자 하는 배선의 간격에 따라 달라질 수 있다.
First, (a) a catalyst dot 110 for growing carbon nanotubes is formed on the substrate 100. In this case, the catalyst dots 110 may be formed in an appropriate number and spacing in consideration of the number, spacing, etc. of wirings to be formed. For example, the catalyst dots 110 may be aligned in one direction at predetermined intervals on the substrate 100. For reference, although FIG. 1 (a) shows the catalyst dots 110 arranged in two lines, embodiments of the present invention are not necessarily limited thereto. For example, the plurality of catalyst dots 110 may be disposed to include the catalyst dots 110 at intervals of approximately 10 nm to 100 nm. The spacing of the catalyst dots 110 as described above may vary depending on the spacing of the wiring to be formed.

또한, 상기 촉매 도트(110)는 0.1nm 내지 5nm, 0.5nm 내지 3nm 또는 1nm 내지 4nm의 직경을 가지도록 형성될 수 있다. 상기 촉매 도트(110)의 크기에 따라 탄소나노튜브의 직경이 결정되므로 미세한 배선을 구현하기 위해서는 촉매의 직경은 작을수록 바람직하다.
In addition, the catalyst dot 110 may be formed to have a diameter of 0.1nm to 5nm, 0.5nm to 3nm or 1nm to 4nm. Since the diameter of the carbon nanotubes is determined according to the size of the catalyst dot 110, the smaller the diameter of the catalyst is, the more preferable to realize fine wiring.

이때, 상기 촉매 도트(110)의 형성방법은 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 포토 리소그래피에 의해 수행될 수 있다. 상기 포토 리소그래피에 의해 촉매 도트(110)를 형성하는 방법은 예를 들면, 기판(100)상에 포토레지스트를 도포하고, 마스크를 이용하여 촉매 도트(110) 형성 위치를 선택적으로 노광한 후 에칭한 다음, 물리기상증착법(PVD) 또는 화학기상증착법(CVD) 등을 통해 촉매를 증착하는 방법으로 수행될 수 있다.
In this case, the method of forming the catalyst dot 110 may be used without limitation as long as it is well known in the art, but may be performed by, for example, photolithography. In the method of forming the catalyst dots 110 by the photolithography, for example, a photoresist is applied on the substrate 100, and the catalyst dots 110 are selectively exposed by using a mask and then etched. Next, the method may be performed by depositing a catalyst through physical vapor deposition (PVD) or chemical vapor deposition (CVD).

여기서, 상기 기판(100)은 당해 기술분야에 잘 알려진 것이면 제한 없이 이용할 수 있으며, 예를 들면, 실리콘 기판을 이용할 수 있다.
Here, the substrate 100 may be used without limitation as long as it is well known in the art, for example, a silicon substrate may be used.

또한, 상기 기판(100)에는 절연층이 되는 산화막이 형성되며, 상기 산화막은 당해 기술분야에 잘 알려진 것이면 제한 없이 이용할 수 있으나, 예를 들면 실리콘 산화막(SiO2)인 것이 바람직하다. 이때, 상기 산화막의 형성은 당해 기술분야에 잘 알려진 방법에 의해 수행될 수 있으며, 예를 들면 산소를 함유하는 실리콘 전구체의 열분해 증착 또는 산소가 존재하는 분위기에서의 실리콘 전구체의 열분해 증착에 의해 수행될 수 있다.
In addition, an oxide film serving as an insulating layer is formed on the substrate 100, and the oxide film may be used without limitation as long as it is well known in the art, for example, preferably, a silicon oxide film (SiO 2 ). At this time, the formation of the oxide film may be carried out by a method well known in the art, for example, by pyrolytic deposition of oxygen-containing silicon precursor or pyrolysis deposition of silicon precursor in the presence of oxygen. Can be.

한편, 상기 촉매는 당해 기술 분야에 잘 알려진 것을 제한 없이 사용할 수 있으나, 예를 들면 Ni, Co, Fe, Pd, Au, 이들을 포함하는 합금 및 이들을 포함하는 유기물로 이루어진 그룹에서 선택된 1종 이상일 수 있다.
Meanwhile, the catalyst may be any one well known in the art without limitation, and may be, for example, one or more selected from the group consisting of Ni, Co, Fe, Pd, Au, alloys containing them, and organic materials containing them. .

다음으로, (나)상기 촉매 도트(110)가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성한다. 이때, 상기 (나)단계는 예를 들면, 상기 촉매 도트(110)가 형성된 영역을 포함하는 다수의 나노 채널을 형성하기 위해 제1희생층(120)을 형성하는 단계, 상기 제1희생층(120) 상부에 제2희생층(130)을 형성하는 단계 및 상기 제1희생층(120)을 제거하여 나노채널을 형성하는 단계를 포함하여 구현될 수 있다.
Next, (b) a sacrificial layer including a plurality of nanochannels including a region in which the catalyst dot 110 is formed is formed. In this case, the step (b) may include, for example, forming the first sacrificial layer 120 to form a plurality of nanochannels including the region where the catalyst dot 110 is formed, and the first sacrificial layer ( 120) the second sacrificial layer 130 may be formed on the upper portion and the first sacrificial layer 120 may be removed to form a nanochannel.

여기서, 상기 촉매 도트(110)가 형성된 영역을 포함하는 다수의 나노 채널을 형성하기 위한 제1희생층(120)을 형성하는 단계는 당해 기술 분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 포토 레지스트를 이용하는 포토 리소그래피, 프린팅 또는 스탬프를 이용하는 패턴 전사방법 등에 의해 수행될 수 있다. 특히, 본 발명에 있어서, 상기 제1희생층(120)을 형성하는 방법은 오염 방지 측면에서 포토 리소그래피에 의해 수행되는 것이 바람직하다.
Here, the forming of the first sacrificial layer 120 for forming a plurality of nanochannels including the region where the catalyst dot 110 is formed may be used without limitation as long as it is well known in the art. For example, photolithography using a photoresist, printing, or a pattern transfer method using a stamp. In particular, in the present invention, the method of forming the first sacrificial layer 120 is preferably performed by photolithography in terms of pollution prevention.

이때, 상기 제1희생층(120)은 다수의 나노 채널을 형성하기 위한 것이므로 형성하고자 하는 배선의 형태에 따라 다양한 형태로 형성될 수 있다. 예를 들면 상기 제1희생층(120)은 도 1(b)에 도시된 바와 같이, 스트라이프 형태로 형성될 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 제1희생층(120)은 상기 촉매 도트(110)를 하나 또는 둘 이상 포함할 수 있으며, 상기 촉매 도트(110)에 따라 폭이나 간격 등이 조절될 수 있다.
In this case, since the first sacrificial layer 120 is for forming a plurality of nanochannels, the first sacrificial layer 120 may be formed in various shapes according to the shape of the wiring to be formed. For example, the first sacrificial layer 120 may be formed in a stripe shape as shown in FIG. 1B, but is not limited thereto. In addition, the first sacrificial layer 120 may include one or two or more catalyst dots 110, and a width or an interval may be adjusted according to the catalyst dots 110.

한편, 상기 제1희생층(120)은 후술할 제2희생층(130)과의 관계에서 선택적인 제거가 가능한 물질인 것이 바람직하며, 예를 들면 포토 레지스트 또는 이를 포함하는 유기물 등일 수 있다. 한편, 상기 포토 레지스트는 시판되는 제품을 사용할 수 있으며, 예를 들면 AZ1512 또는 AZ9260(AZ Electric Materials Co.) 등을 사용할 수 있으나, 이로써 한정되는 것은 아니다.
On the other hand, the first sacrificial layer 120 is preferably a material that can be selectively removed in relation to the second sacrificial layer 130 to be described later, for example, may be a photoresist or an organic material including the same. Meanwhile, the photoresist may use a commercially available product, and for example, AZ1512 or AZ9260 (AZ Electric Materials Co.) may be used, but is not limited thereto.

다음으로, 도 1의 (c)에 나타낸 바와 같이, 상기 제1희생층(120) 상부에 제2희생층(130)을 형성하는 단계가 수행될 수 있다. 제2희생층(130)을 형성하는 방법은 당해 기술 분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 화학기상증착법(Chemical vapor deposition, CVD), 열 화학기상증착법(Thermal Chemical vapor deposition, Thermal CVD), 플라즈마 화학기상증착법 (Plasma enhanced chemical vapor deposition, PECVD), 물리기상증착법(Pyhsical vapor deposition, PVD), 열 증착법(Thermal evaporation) 또는 스퍼터링(Sputtering)에 의해 수행될 수 있다. 본 발명에 있어서, 상기 제2희생층(130)을 형성하는 방법은 공정의 용이성을 위하여 PECVD에 의해 수행되는 것이 바람직하다.
Next, as shown in FIG. 1C, the forming of the second sacrificial layer 130 on the first sacrificial layer 120 may be performed. The method of forming the second sacrificial layer 130 can be used without limitation as long as it is well known in the art, and for example, chemical vapor deposition (CVD), thermal chemical vapor deposition (Thermal Chemical vapor deposition, Thermal CVD), plasma enhanced chemical vapor deposition (PECVD), physical vapor deposition (Pyhsical vapor deposition, PVD), thermal evaporation (Thermal evaporation) or sputtering (Sputtering). In the present invention, the method of forming the second sacrificial layer 130 is preferably performed by PECVD for ease of processing.

여기서, 제2희생층(130)은 상기 기판(100)상에 형성된 산화막과 선택적인 제거가 가능한 물질이면 제한 없이 이용할 수 있으며, 예를 들면 Si3N4, SiGe 또는 이들의 조합으로 이루어진 그룹에서 선택된 1종 이상일 수 있다. 특히, 본 발명에 있어서, 상기 제2희생층(130)은 제1희생층(120)과 선택적인 제거가 용이한 Si3N4인 것이 바람직하다.
Here, the second sacrificial layer 130 may be used without limitation as long as it is a material capable of selectively removing the oxide film formed on the substrate 100, for example, in a group consisting of Si 3 N 4 , SiGe, or a combination thereof. It may be one or more selected. In particular, in the present invention, the second sacrificial layer 130 is preferably Si 3 N 4 easy to selectively remove the first sacrificial layer 120.

다음으로, 상기 제2희생층(130) 형성 후에 제1희생층(120)을 제거하여 나노채널을 형성하는 단계가 수행될 수 있다. 이때, 상기 제1희생층(120)을 제거하는 방법은 당해 기술분야에 잘 알려진 방법이면 제한 없이 이용할 수 있으나, 예를 들면 포토 레지스트 등의 유기물을 제거할 수 있는 유기용제에 녹여서 제거하는 방법에 의해 수행될 수 있다. 이때, 상기 유기용제로는 포토 레지스트를 제거하는데 사용되는 식각액이 제한 없이 사용될 수 있으며, 예를 들면 아세톤 등을 이용하여 제거할 수 있다. 도 1의 (e)는 상기와 같은 방법으로 제1희생층(120)이 제거되고 나노채널이 형성된 상태를 나타낸 것이다.
Next, after forming the second sacrificial layer 130, the step of removing the first sacrificial layer 120 to form a nanochannel may be performed. In this case, the method of removing the first sacrificial layer 120 may be used without limitation as long as it is well known in the art, but for example, in a method of removing by dissolving in an organic solvent capable of removing organic substances such as photoresist. Can be performed by In this case, as the organic solvent, an etchant used to remove the photoresist may be used without limitation, and may be removed using, for example, acetone. 1 (e) shows a state in which the first sacrificial layer 120 is removed and a nanochannel is formed in the same manner as described above.

상기 제1희생층(120)과 제2희생층(130) 사이의 선택비는 수치상으로 100:1 이상이며, 상기 선택비는 용매에 의해 식각되는 두 가지 이상의 물질 사이의 식각 속도비이다. 본 명세서상에서 언급한 100:1 이상의 식각 속도비는 제1희생층(120)의 식각 속도를 100이라고 할 때, 제2희생층(130)의 식각 속도가 1인 것을 의미한다. 즉, 용매에 의해 제1희생층(120)은 용해되나 제2희생층(130)은 거의 용해되지 않는 것이다.
The selectivity ratio between the first sacrificial layer 120 and the second sacrificial layer 130 is 100: 1 or more numerically, and the selectivity ratio is an etching rate ratio between two or more materials etched by a solvent. The etching rate ratio of 100: 1 or more mentioned in the present specification means that when the etching rate of the first sacrificial layer 120 is 100, the etching rate of the second sacrificial layer 130 is 1. That is, the first sacrificial layer 120 is dissolved by the solvent, but the second sacrificial layer 130 is hardly dissolved.

한편, 필수적인 것은 아니나, 필요에 따라, 상기 제2희생층(130)을 형성하는 단계는, 상기 제1희생층(120)상에 제2희생층(130)을 형성하는 단계 이후에, 제2희생층(130)의 패터닝하는 단계를 추가로 포함할 수 있다. 여기서, 제2희생층(130)을 패터닝하는 방법은 필요에 따라 적절히 조절될 수 있으며, 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있다. 예를 들면 포토 리소그래피에 의해 수행될 수 있다. 이와 같이, 제2희생층(130)을 패터닝할 경우, 탄소나노튜브의 성장 길이를 제어할 수 있으므로 배선 길이를 조절할 수 있는 장점이 있다. 도 1의 (d)는 상기와 같은 방법으로 패터닝된 제2희생층(130')의 일 예를 나타낸 것이다.
Meanwhile, although not essential, the forming of the second sacrificial layer 130 may be performed after the forming of the second sacrificial layer 130 on the first sacrificial layer 120. The method may further include patterning the sacrificial layer 130. Here, the method for patterning the second sacrificial layer 130 may be appropriately adjusted as necessary, and any method well known in the art may be used without limitation. For example by photolithography. As such, when the second sacrificial layer 130 is patterned, the growth length of the carbon nanotubes can be controlled, thereby controlling the wiring length. FIG. 1D illustrates an example of the second sacrificial layer 130 'patterned by the above method.

본 발명에 따른 탄소나노튜브 수평성장방법에 있어서, 상기와 같은 방법으로 수행되는 (가)단계 및 (나)단계 후에, (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계가 수행된다. 여기서, 상기 탄소나노튜브를 성장시키는 방법은 당해 기술 분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 화학기상증착법(Chemical vapor deposition, CVD), 열 화학기상증착법(Thermal Chemical vapor deposition, Thermal CVD), 플라즈마 화학기상증착법 (Plasma enhanced chemical vapor deposition, PECVD), 촉매열분해법(catalyst thermal reduction) 또는 핫-필라멘트 기상 증착법(hot-filament vapor deposition)에 의해 수행될 수 있다.
In the horizontal growth method of carbon nanotubes according to the present invention, after the steps (a) and (b) performed by the above method, (c) growing the carbon nanotubes through the nanochannels is performed. Here, the method of growing the carbon nanotubes can be used without limitation as long as it is well known in the art, for example, chemical vapor deposition (CVD), thermal chemical vapor deposition (Thermal Chemical vapor deposition, Thermal) CVD), plasma enhanced chemical vapor deposition (PECVD), catalytic thermal reduction or hot-filament vapor deposition.

선택적으로, 상기 (다)단계 후에 상기 희생층을 제거하는 단계를 추가로 포함할 수 있다. 상기 희생층의 제거는 당해 기술분야에 잘 알려진 방법이면 제한되는 것은 아니나, 예를 들면 인산(H3PO4) 용액에 침지시켜 제2희생층(130)을 제거하는 방법으로 수행될 수 있다.
Optionally, the method may further include removing the sacrificial layer after the step (c). The removal of the sacrificial layer is not limited as long as it is well known in the art, but may be performed by, for example, removing the second sacrificial layer 130 by immersing in a phosphoric acid (H 3 PO 4 ) solution.

상기와 같은 방법으로 수행되는 본 발명에 따른 탄소나노튜브 수평성장방법에 따르면, 탄소나노튜브를 이용한 수평배선 형성의 어려움을 획기적으로 개선할 수 있다.
According to the carbon nanotubes horizontal growth method according to the present invention carried out by the above method, it is possible to significantly improve the difficulty of forming horizontal wiring using carbon nanotubes.

본 발명의 제2태양에 따르면, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 수평배선을 제공한다.
According to a second aspect of the present invention, there is provided a plurality of wirings arranged in parallel, wherein the wirings are provided by horizontally growing carbon nanotubes using the carbon nanotubes horizontal growth method.

본 발명의 수평배선(140)에 있어서, 상기 탄소나노튜브는 다중벽(Multi-wall)일 수 있다. 여기서 상기 다중벽 탄소나노튜브는 동심원상에 여러 겹의 나노튜브가 존재하는 것을 의미한다. 이와 같은 다중벽 탄소나노튜브는 전기전도성이 매우 높고 결합강도가 우수하여 일렉트로 마이그레이션(electromigration, EM)에 대한 내성이 매우 높은 장점이 있다.
In the horizontal wiring 140 of the present invention, the carbon nanotubes may be a multi-wall. Here, the multi-walled carbon nanotubes mean that multiple layers of nanotubes exist on concentric circles. Such multi-walled carbon nanotubes have very high electrical conductivity and excellent bonding strength, and thus have high resistance to electromigration (EM).

또한, 상기 배선의 수평배선은 그 폭이 1nm 내지 10㎛, 2nm 내지 30nm, 5nm 내지 80nm 또는 50nm 내지 1㎛일 수 있다.
In addition, the horizontal wiring may have a width of 1 nm to 10 μm, 2 nm to 30 nm, 5 nm to 80 nm, or 50 nm to 1 μm.

나아가, 상기 배선의 수평배선은 그 높이가 1nm 내지 1㎛, 2nm 내지 10nm, 5nm 내지 50nm 또는 20nm 내지 100nm일 수 있다.
Further, the horizontal wiring may have a height of 1 nm to 1 μm, 2 nm to 10 nm, 5 nm to 50 nm, or 20 nm to 100 nm.

한편, 상기 배선의 수평배선은 그 간격이 1nm 내지 1mm, 5nm 내지 50nm, 10nm 내지 100nm 또는 80nm 내지 1㎛일 수 있다.
On the other hand, the horizontal wiring of the wiring may be 1nm to 1mm, 5nm to 50nm, 10nm to 100nm or 80nm to 1㎛.

본 발명에 있어서, 수평배선의 폭, 높이 또는 간격이 상기 수치 범위를 만족하는 경우 수 nm에서 수십 nm 정도의 배선폭, 높이 또는 간격이 요구되는 로컬(Local) 영역 및 수백 nm에서 수 ㎛의 배선폭, 높이 또는 간격이 요구되는 글로벌(Global) 영역에서 다양하게 이용할 수 있다.
In the present invention, when the width, height, or spacing of the horizontal wiring satisfies the above numerical range, a wiring region having a width, height, or spacing of several nm to tens of nm, and a wiring of several hundred nm to several micrometers are required. Various applications are available in the global area where width, height or spacing is required.

상기와 같은 본 발명에 따른 수평배선은, 탄소나노튜브로 형성된 것으로 길이 및 간격을 균일하게 제어할 수 있고, 재현성을 가지며, 반도체 설계에 있어서 금속배선의 대체가 가능하므로 고집적 소자의 구현이 가능한 장점이 있다.
The horizontal wiring according to the present invention as described above is formed of carbon nanotubes, which can uniformly control the length and spacing, has reproducibility, and can replace the metal wiring in the semiconductor design, thereby enabling the implementation of highly integrated devices. There is this.

본 발명의 제3태양에 따르면, 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브의 양 끝단에 전극을 형성하는 단계 및 상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계를 포함하는 전계 효과 트랜지스터(FET) 제조방법을 제공한다.
According to the third aspect of the present invention, forming electrodes on both ends of the horizontally grown carbon nanotubes by using the carbon nanotubes horizontal growth method, and removing metallic carbon nanotubes by flowing a current through the electrodes. It provides a field effect transistor (FET) manufacturing method comprising a.

이때, 상기 전극(150)을 형성하는 단계는 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 화학기상증착법(Chemical vapor deposition, CVD) 또는 물리기상증착법(Pyhsical vapor deposition, PVD)에 의해 수행될 수 있다.
At this time, the step of forming the electrode 150 can be used without limitation if it is a method well known in the art, for example, chemical vapor deposition (Chemical vapor deposition, CVD) or physical vapor deposition (Pyhsical vapor deposition, PVD) It can be performed by.

다음으로, 상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계는 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 양단의 전극 사이에 전원을 연결하여 탄소나노튜브가 연소될 수 있을 정도의 큰 전류를 흘려주는 방법으로 수행될 수 있다.
Next, the step of removing the metallic carbon nanotubes by flowing a current through the electrode can be used without limitation if it is a method well known in the art, for example, by connecting a power source between the electrodes of both ends to burn the carbon nanotubes This can be done by passing a current as large as possible.

상기와 같은 방법으로 전계 효과 트랜지스터를 제조하는 경우, 금속성 나노튜브만을 선택적으로 용이하게 제거할 수 있으므로, 어레이를 형성한 반도체성 탄소나노튜브를 형성하는 것이 가능하여 소형화 및 고집적화된 전계 효과 트랜지스터를 얻을 수 있다.
In the case of manufacturing the field effect transistor as described above, since only the metallic nanotubes can be selectively removed easily, it is possible to form the semiconducting carbon nanotubes in which the array is formed to obtain a miniaturized and highly integrated field effect transistor. Can be.

본 발명의 제4태양에 따르면, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 본 발명에 따른 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 전계 효과 트랜지스터(FET)를 제공한다.
According to the fourth aspect of the present invention, a field effect transistor includes a plurality of wirings arranged in parallel, wherein the wirings are formed of carbon nanotubes horizontally grown by using the carbon nanotubes horizontal growth method according to the present invention. FET).

본 발명의 전계 효과 트랜지스터에 있어서, 상기 탄소나노튜브는 단일벽(Single-wall)일 수 있다. 상기와 같은 단일벽 탄소나노튜브는 금속성과 반도체성이 혼재하고 있으며, 트랜지스터에 응용하고자 하는 경우에는 반드시 반도체성 탄소 나노튜브만을 선별하여 사용하여야 한다. 반도체성 탄소나노튜브는 게이트 전압에 의해 채널의 전기전도도의 조절이 가능(gating)하면서도 탄소나노튜브의 일반적인 특징인 우수한 전기전도성과 일렉트로 마이그레이션(electromigration, EM) 내성을 갖는 장점이 있다.
In the field effect transistor of the present invention, the carbon nanotubes may be a single-wall. Single-walled carbon nanotubes as described above are mixed with metallic and semiconducting properties, and in order to be applied to transistors, only semiconducting carbon nanotubes should be used. Semiconducting carbon nanotubes have the advantage of having excellent electrical conductivity and electromigration (EM) resistance, which are general characteristics of carbon nanotubes, while controlling the electrical conductivity of the channel by the gate voltage.

상기와 본 발명에 따른 전계 효과 트랜지스터를 이용하면 소형화 및 고성능화된 반도체를 제조할 수 있고, 반도체 제조 공정에 용이하게 적용할 수 있으므로 공정의 단순화가 가능하고 생산성을 현저하게 향상시킬 수 있는 효과가 있다.
By using the field effect transistor according to the above and the present invention it is possible to manufacture a miniaturized and high-performance semiconductor, and can be easily applied to the semiconductor manufacturing process it is possible to simplify the process and to significantly improve productivity. .

100 : 기판
110 : 촉매 도트
120 : 제1희생층
130, 130' : 제2희생층
140 : 탄소나노튜브 수평배선
150 : 전극100: substrate
110: catalyst dot
120: first victim
130, 130 ': second victim
140: horizontal carbon nanotube wiring
150 electrode

Claims (13)

(가)기판상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계;
(나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계; 및
(다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하고,
상기 (나) 단계는,
상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 형성하기 위해 제1희생층을 형성하는 단계;
상기 제1희생층 상부에 제2희생층을 형성하는 단계; 및
상기 제1희생층을 제거하여 나노 채널을 형성하는 단계를 포함하는 탄소나노튜브 수평성장방법.
(A) forming a catalyst dot for growing carbon nanotubes on the substrate;
(B) forming a sacrificial layer including a plurality of nanochannels including a region where the catalyst dot is formed; And
(C) growing carbon nanotubes through the nanochannels,
The (b) step,
Forming a first sacrificial layer to form a plurality of nanochannels including a region where the catalyst dots are formed;
Forming a second sacrificial layer on the first sacrificial layer; And
Removing the first sacrificial layer to form nanochannels.
삭제delete 제1항에 있어서,
상기 제2희생층을 형성하는 단계 후에 제2희생층을 패터닝하는 단계를 추가로 포함하는 탄소나노튜브 수평성장방법.
The method of claim 1,
And further comprising patterning the second sacrificial layer after the forming of the second sacrificial layer.
제1항에 있어서,
상기 (다) 단계는 화학기상증착법, 열 화학기상증착법, 플라즈마 화학기상증착법, 촉매열분해법 또는 핫-필라멘트 기상 증착법에 의해 수행되는 탄소나노튜브 수평성장방법.
The method of claim 1,
The step (c) is a carbon nanotube horizontal growth method performed by chemical vapor deposition, thermal chemical vapor deposition, plasma chemical vapor deposition, catalytic pyrolysis or hot-filament vapor deposition.
제1항에 있어서,
상기 (다)단계 후에 상기 희생층을 제거하는 단계를 추가로 포함하는 탄소나노튜브 수평성장방법.
The method of claim 1,
Carbon nanotubes horizontal growth method further comprising the step of removing the sacrificial layer after the step (c).
제1항에 있어서,
상기 촉매 도트는 Ni, Co, Fe, Pd, Au 및 이들을 포함하는 합금으로 이루어진 그룹에서 선택된 1종 이상인 탄소나노튜브 수평성장방법.
The method of claim 1,
The catalyst dot is one or more carbon nanotubes horizontal growth method selected from the group consisting of Ni, Co, Fe, Pd, Au and alloys containing them.
제1항에 있어서,
상기 제1희생층은 포토 레지스트 또는 이를 포함하는 유기물로 이루어지는 탄소나노튜브 수평성장방법.
The method of claim 1,
The first sacrificial layer is a carbon nanotube horizontal growth method comprising a photoresist or an organic material containing the same.
제1항에 있어서,
상기 제2희생층은 Si3N4, SiGe 또는 이들의 조합인 탄소나노튜브 수평성장방법.
The method of claim 1,
The second sacrificial layer is Si 3 N 4 , SiGe or a combination of carbon nanotubes horizontal growth method.
평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 제1항 및 제3항 내지 제8항 중 어느 한 항을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 수평배선.
A plurality of wirings arranged in parallel, wherein the wiring is a horizontal wiring formed of carbon nanotubes horizontally grown using any one of claims 1 and 3 to 8.
제9항에 있어서,
상기 탄소나노튜브는 다중벽(Multi-wall)인 수평배선.
10. The method of claim 9,
The carbon nanotubes are multi-walled horizontal wiring.
제9항에 있어서,
상기 배선은 그 폭이 1nm 내지 10㎛인 수평배선.
10. The method of claim 9,
The wiring has a width of 1nm to 10㎛ horizontal wiring.
제9항에 있어서,
상기 배선은 그 높이가 1nm 내지 1㎛ 인 수평배선.
10. The method of claim 9,
The wiring is a horizontal wiring whose height is 1nm to 1㎛.
제9항에 있어서,
상기 배선은 그 간격이 1nm 내지 1mm 인 수평배선. 10. The method of claim 9,
The wiring is a horizontal wiring whose interval is 1nm to 1mm.
KR1020120014561A 2012-01-16 2012-02-14 Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same KR101319613B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120014561A KR101319613B1 (en) 2012-02-14 2012-02-14 Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same
US13/409,513 US20130181352A1 (en) 2012-01-16 2012-03-01 Method of Growing Carbon Nanotubes Laterally, and Lateral Interconnections and Effect Transistor Using the Same
JP2012048263A JP2013144627A (en) 2012-01-16 2012-03-05 Method of growing carbon nanotube laterally, and lateral interconnection using the same and field effect transistor using the same
EP12158392.6A EP2615062A2 (en) 2012-01-16 2012-03-07 Method of growing carbon nanotubes laterally, and lateral interconnections and field effect transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120014561A KR101319613B1 (en) 2012-02-14 2012-02-14 Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004946A Division KR101319612B1 (en) 2012-01-16 2012-01-16 Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same

Publications (2)

Publication Number Publication Date
KR20130084198A KR20130084198A (en) 2013-07-24
KR101319613B1 true KR101319613B1 (en) 2013-10-23

Family

ID=48994932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014561A KR101319613B1 (en) 2012-01-16 2012-02-14 Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same

Country Status (1)

Country Link
KR (1) KR101319613B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102307470B1 (en) * 2013-10-08 2021-09-29 한양대학교 산학협력단 Method for manufacturing flexible device, flexible device manufactured thereby, and junction device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010116303A (en) * 2008-11-13 2010-05-27 Ulvac Japan Ltd Substrate for growing carbon nanotube, transistor, and method for manufacturing substrate for growing carbon nanotube

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010116303A (en) * 2008-11-13 2010-05-27 Ulvac Japan Ltd Substrate for growing carbon nanotube, transistor, and method for manufacturing substrate for growing carbon nanotube

Also Published As

Publication number Publication date
KR20130084198A (en) 2013-07-24

Similar Documents

Publication Publication Date Title
Wei et al. Controllable synthesis of graphene and its applications
Xu et al. Recent progress in fabrication techniques of graphene nanoribbons
JP5353009B2 (en) Semiconductor device manufacturing method and semiconductor device
Liu et al. Aligned, ultralong single‐walled carbon nanotubes: from synthesis, sorting, to electronic devices
EP2586744B1 (en) Nanostructure and precursor formation on conducting substrate
US6689674B2 (en) Method for selective chemical vapor deposition of nanotubes
Liu et al. Aligned carbon nanotubes: from controlled synthesis to electronic applications
WO2006072538A1 (en) Self-aligned process for nanotube/nanowire fets
JP2006508523A (en) Self-aligned nanotube field effect transistor and method of manufacturing the same
Wang et al. Fabrication techniques of graphene nanostructures
EP2587514B1 (en) Nanostructure-based electron beam writer
KR101062240B1 (en) Electronic device and manufacturing method thereof
JP2013144627A (en) Method of growing carbon nanotube laterally, and lateral interconnection using the same and field effect transistor using the same
Tang et al. High-performance carbon nanotube complementary logic with end-bonded contacts
KR101319612B1 (en) Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same
KR101319613B1 (en) Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same
KR101173115B1 (en) Semiconductor device using carbon nano material, and fabricationg method for the device
US20100068828A1 (en) Method of forming a structure having a giant resistance anisotropy or low-k dielectric
KR20110032466A (en) Selective assembled method of nano-materials by using only photolithography and fabrication method of nano-structure multichannel fet devices using thereof
Franklin et al. Vertical carbon nanotube devices with nanoscale lengths controlled without lithography
US7294560B1 (en) Method of assembling one-dimensional nanostructures
KR100434271B1 (en) Fabrication Method for Carbon Nanotube
WO2007067838A2 (en) One dimensional nanostructure spiral inductors
KR20050006634A (en) Manufacturing Method of anoelectronic Device with Cylindrical Gate And Nanoelectronic Device
US8048785B2 (en) Method of fabricating nanosized filamentary carbon devices over a relatively large-area

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7