KR101319277B1 - 평판 표시장치와 그의 구동방법 - Google Patents

평판 표시장치와 그의 구동방법 Download PDF

Info

Publication number
KR101319277B1
KR101319277B1 KR1020060103858A KR20060103858A KR101319277B1 KR 101319277 B1 KR101319277 B1 KR 101319277B1 KR 1020060103858 A KR1020060103858 A KR 1020060103858A KR 20060103858 A KR20060103858 A KR 20060103858A KR 101319277 B1 KR101319277 B1 KR 101319277B1
Authority
KR
South Korea
Prior art keywords
signal
gate
afterimage removal
data
supplied
Prior art date
Application number
KR1020060103858A
Other languages
English (en)
Other versions
KR20080037164A (ko
Inventor
김홍재
박준호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060103858A priority Critical patent/KR101319277B1/ko
Priority to US11/812,178 priority patent/US8102356B2/en
Publication of KR20080037164A publication Critical patent/KR20080037164A/ko
Application granted granted Critical
Publication of KR101319277B1 publication Critical patent/KR101319277B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전원 오프시 잔상을 방지할 수 있도록 한 평판 표시장치와 그의 구동방법에 관한 것이다.
본 발명에 따른 평판 표시장치는 표시패널에 형성된 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와; 상기 각 게이트 라인에 접속되도록 상기 표시패널에 형성되어 MPS(Mass Production System) 검사공정을 진행하거나 시스템 전원의 오프(Off)시 상기 화상 표시부에 충전된 전하를 방전시키는 MPS 검사부를 포함하여 구성되는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 시스템 전원의 오프시 표시패널에 형성된 MPS 검사회로를 이용하여 화상 표시부에 충전된 전하를 방전시킴으로써 화상 표시부의 잔상을 제거할 수 있다.
전원 오프, 잔상, 제거회로, MPS

Description

평판 표시장치와 그의 구동방법{FLAT PANEL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 평판 표시장치를 개략적으로 나타내는 도면.
도 2는 도 1에 도시된 타이밍 컨트롤러를 개략적으로 나타내는 블록도.
도 3은 도 1에 도시된 MPS 검사부를 개략적으로 나타내는 회로도.
< 도면의 주요 부분에 대한 부호설명 >
10 : 표시패널 12 : 화상 표시부
14 : MPS 검사부 16 : 게이트 구동부
20 : 전원 검출부 40 : 데이터 구동부
40 : 타이밍 컨트롤러 60 : 레벨 쉬프터부
본 발명은 평판 표시장치에 관한 것으로, 특히 전원 오프시 잔상을 방지할 수 있도록 한 평판 표시장치와 그의 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각 종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판 표시장치 중 액정 표시장치는 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor)를 이용하여 동영상을 표시하고 있다. 이러한 액정 표시장치는 음극선관에 비하여 소형화가 가능하여 퍼스널 컴퓨터(Personal Computer)와 노트북 컴퓨터(Note Book Computer)는 물론, 복사기 등의 사무자동화기기, 휴대전화기 등의 휴대기기까지 광범위하게 이용되고 있다.
이러한, 액정 표시장치를 포함하는 평판 표시장치에서는 시스템 전원이 오프(OFF)될 경우 전원 오프 이전의 영상이 전원 오프 후에도 잠시 동안 잔상으로 표시된다. 즉, 평판 표시장치에서는 시스템 전원이 오프되는 경우 화소셀들에 충전된 전하가 서서히 사라짐에 따라 화면상에 잔상이 표시되는 문제점이 있다.
따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 전원 오프시 잔상을 방지할 수 있도록 한 평판 표시장치와 그의 구동방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 평판 표시장치는 표시패널에 형성된 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와; 상기 각 게이트 라인에 접속되 도록 상기 표시패널에 형성되어 MPS(Mass Production System) 검사공정을 진행하거나 시스템 전원의 오프(Off)시 상기 화상 표시부에 충전된 전하를 방전시키는 MPS 검사부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 평판 표시장치의 구동방법은 표시패널에 형성된 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부를 포함하며; 시스템 전원의 오프(Off)시 MPS(Mass Production System) 검사공정을 진행하기 위하여 상기 각 게이트 라인에 접속되도록 상기 표시패널에 형성된 MPS 검사부를 이용하여 상기 화상 표시부에 충전된 전하를 방전시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 평판 표시장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 평판 표시장치는 표시패널(10)과; 표시패널(10)에 형성된 n개의 게이트 라인(GL)과 m개의 데이터 라인(DL)에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부(12)와; 각 게이트 라인(GL)에 접속되도록 표시패널(10)에 형성되어 MPS(Mass Production System) 검사공정을 진행하거나 시스템 전원 오프시 화상 표시부(12)에 충전된 전하를 방전시키는 MPS 검사부(14)를 포함하여 구성된다.
또한, 본 발명의 실시 예에 따른 평판 표시장치는 시스템 전원(Vcc)의 오 프(Off) 시점을 검출하여 전원 상태신호(DV)를 생성하는 전원 검출부(20)와; 데이터 라인들(DL)에 데이터 신호를 공급하는 데이터 구동부(30)와; 게이트 라인들(GL)에 스캔 신호를 순차적으로 공급하는 게이트 구동부(16)와; 외부로부터의 입력 데이터(Data)를 데이터 구동부(30)에 공급하고, 전원 상태신호(DV)에 따라 화상 표시부(12)에 충전된 전하를 방전시키기 위한 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성함과 아울러 게이트 및 데이터 구동부(16, 30)를 제어하기 위한 제어신호(DCS, GSP, GSCi)를 생성하는 타이밍 컨트롤러(40)와; 시스템 전원(Vcc)을 이용하여 평판 표시장치의 구동에 필요한 전압(VGH, VGL, VDD 등)을 생성하는 전원 생성부(50)와; 게이트 제어신호들(GSP, GSCi)의 전압레벨을 승압시켜 게이트 구동부(16)에 공급함과 아울러 제 1 및 제 2 잔상 제거신호(DS1, DS2)의 전압레벨을 승압시켜 MPS 검사부(14)에 공급하는 레벨 쉬프터부(70)를 더 포함하여 구성된다.
화상 표시부(12)는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역에 형성된 도시하지 않은 박막 트랜지스터와, 박막 트랜지스터에 접속된 화소셀들(P)을 포함하여 구성된다.
박막 트랜지스터 각각은 게이트 라인(GL)에 공급되는 스캔 신호에 따라 데이터 라인(DL)으로부터 공급되는 데이터 신호를 화소셀들(P)로 공급한다. 여기서, 화소셀들(P)은 등가적으로 액정 커패시터로 표시될 수 있는 액정셀이거나 등가적으로 발광 다이오드로 표시될 수 있는 발광셀이 될 수 있다. 이러한 화소셀들(P) 각각은 박막 트랜지스터를 통해 공급된 데이터 신호를 다음 데이터 신호가 공급될 때까지 유지시키기 위한 스토리지 커패시터를 포함하여 구성된다.
전원 생성부(50)는 외부로부터 공급되는 시스템 전원(Vcc)을 이용하여 화상 표시부(12), 타이밍 컨트롤러(40), 게이트 및 데이터 구동부(16, 30), 전원 검출부(20) 등의 구동에 필요한 게이트 하이전압 및 로우전압(VGH, VGL) 및 구동전압(VDD)을 포함하는 각종 전압을 생성한다.
전원 검출부(20)는 외부로부터 공급되는 시스템 전원(Vcc)의 전압레벨을 검출하여 시스템 전원(Vcc)의 오프 시점을 검출하여 전원 상태신호(DV)를 생성한다. 즉, 전원 검출부(20)는 시스템 전원(Vcc)의 전압레벨이 일정전압 이상인 전원 온(On) 상태일 경우 하이 상태의 전원 상태신호(DV)를 생성하고, 시스템 전원(Vcc)의 전압레벨이 일정전압 이하인 전원 오프 상태일 경우 로우 상태의 전원 상태신호(DV)를 생성한다.
타이밍 컨트롤러(40)는 외부로부터의 입력 데이터(Data)를 정렬하고 정렬된 데이터 신호(RGB)를 데이터 구동부(30)에 공급함과 아울러 게이트 및 데이터 구동부(16, 30)를 제어하기 위한 제어신호(DCS, GSP, GSCi)를 생성하고, 전원 검출부(20)로부터의 전원 상태신호(DV)에 따라 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성한다.
이를 위해, 타이밍 컨트롤러(40)는 도 2에 도시된 바와 같이 데이터 처리부(42), 데이터 제어신호 생성부(44), 게이트 제어신호 생성부(46), 및 잔상 제거신호 생성부(48)를 포함하여 구성된다.
데이터 처리부(42)는 외부로부터의 입력 데이터(Data)를 화상 표시부(12)의 구동에 알맞도록 정렬하여 데이터 구동부(30)에 공급한다.
데이터 제어신호 생성부(44)는 외부로부터의 데이터 인에이블 신호(DE), 도트클럭(DCLK), 수직 및 수평 동기신호(Vsync, Hsync)를 이용하여 데이터 구동부(30)를 제어하기 위한 데이터 제어신호(DCS)를 생성하여 데이터 구동부(30)에 공급한다. 여기서, 데이터 제어신호(DCS)는 소스 출력 인에이블(SOE), 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP) 등을 포함한다.
게이트 제어신호 생성부(46)는 외부로부터의 데이터 인에이블 신호(DE), 도트클럭(DCLK), 수직 및 수평 동기신호(Vsync, Hsync)를 이용하여 게이트 스타트 펄스(GSP) 및 위상이 순차적으로 지연되는 복수의 게이트 쉬프트 클럭(GSCi)을 생성하여 레벨 쉬프터부(60)에 공급한다. 여기서, 게이트 제어신호 생성부(46)는 프레임 단위로 게이트 스타트 펄스(GSP)를 생성하고, 게이트 구동부(16)의 구동조건에 따라 적어도 2개의 게이트 쉬프트 클럭(GSCi)을 생성할 수 있다.
잔상 제거신호 생성부(48)는 전원 검출부(20)로부터 공급되는 로우 상태의 전원 상태신호(DV)에 따라 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성한다. 이때, 잔상 제거신호 생성부(48)는 전원 상태신호(DV)의 논리 상태를 반전시켜 동일한 전압레벨을 가지는 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성한다. 한편, 잔상 제거신호 생성부(48)는 전원 상태신호(DV)의 논리 상태를 반전시켜 서로 반전된 형태를 가지는 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성할 수 있다.
도 1에서, 데이터 구동부(30)는 타이밍 컨트롤러(40)로부터의 데이터 제어신호(DCS)에 따라 타이밍 컨트롤러(40)로부터의 데이터 신호(RGB)를 아날로그 신호인 화상 신호로 변환하여 게이트 라인들(GL)에 스캔 신호가 공급되는 1수평 주기마다 1수평 라인분의 화상 신호를 데이터 라인들(DL)로 공급한다. 이때, 데이터 구동부(30)는 테이프 캐리어 패키지(Tape Carrier Package) 또는 칩 온 필름(Chip On Film)에 실장되어 표시패널(10)에 접속되거나 칩 온 글라스(Chip On Glass) 방식에 의해 표시패널(10)에 실장될 수 있다.
레벨 쉬프터부(60)는 타이밍 컨트롤러(40)로부터 공급되는 게이트 스타트 펄스(GSP), 복수의 게이트 쉬프트 클럭(GSCi), 제 1 및 제 2 잔상 제거신호(DS1, DS2) 각각의 전압레벨을 승압시키기 위한 복수의 레벨 쉬프터를 포함하여 구성된다.
구체적으로, 레벨 쉬프터부(60)는 전원 생성부(50)로부터의 게이트 하이전압(VGH) 및 게이트 로우전압(VGL)을 이용하여 복수의 게이트 쉬프트 클럭(GSCi)의 전압레벨을 승압하여 게이트 구동부(16)에 공급함과 아울러 제 1 및 제 2 잔상 제거신호(DS1, DS2)의 전압레벨을 승압하여 MPS 검사부(14)에 공급한다. 또한, 레벨 쉬프터부(60)는 전원 생성부(50)로부터의 구동전압(VDD)을 이용하여 게이트 스타트 펄스(GSP)의 전압레벨을 승압하여 게이트 구동부(16)에 공급한다.
한편, 타이밍 컨트롤러(40)는 게이트 스타트 펄스(GSP)를 게이트 구동부(16)에 직접 공급함과 아울러 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 MPS 검사부(14)에 직접 공급할 수 있다.
게이트 구동부(16)는 n개의 게이트 라인(GL) 각각에 접속되도록 표시패널(10)의 일측에 형성된다. 이때, 게이트 구동부(16)는 화상 표시부(12)의 박막 트랜지스터의 제조공정에 의해 형성된다. 이러한, 게이트 구동부(16)는 게이트 스 타트 펄스(GSP)에 의해 구동이 개시되어 복수의 게이트 쉬프트 클럭(GSCi)의 위상을 순차적으로 쉬프트시켜 게이트 하이전압(VGH)의 전압레벨을 가지는 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 이 스캔 신호에 응답하여 박막 트랜지스터(TFT)는 턴-온된다.
MPS 검사부(14)는 n개의 게이트 라인(GL) 각각에 접속되도록 화상 표시부(12)와 게이트 구동부(16) 사이의 표시패널(10)에 형성되어 시스템 전원의 오프시 화상 표시부(12)에 충전된 전하를 방전시킨다.
이를 위해, MPS 검사부(14)는 도 3에 도시된 바와 같이 제 1 입력패드(120)에 접속되는 제 1 신호라인(122)과; 제 2 입력패드(124)에 접속되는 제 2 신호라인(126)과; 제 1 및 제 2 신호라인(122, 126)으로부터의 전압에 따라 시스템 전원(Vcc)의 오프시 각 게이트 라인(GL)에 접속된 박막 트랜지스터를 동시에 턴-온시키기 위한 n개의 스위칭 회로(1281 내지 128n)를 포함하여 구성된다.
제 1 입력패드(120)에는 시스템 전원(Vcc)이 온(On) 상태일 경우에는 하이 상태의 전원 상태신호(DV)에 따라 로우 상태의 제 1 잔상 제거신호(DS1)가 공급되고, 시스템 전원(Vcc)의 오프시 로우 상태의 전원 상태신호(DV)에 따라 하이 상태의 제 1 잔상 제거신호(DS1)가 공급된다. 또한, 제 1 입력패드(120)에는 MPS 검사공정시 도시하지 않은 MPS의 검사신호 발생부로부터의 제 1 검사신호가 공급된다.
제 2 입력패드(124)에는 시스템 전원(Vcc)이 온(On) 상태일 경우에는 하이 상태의 전원 상태신호(DV)에 따라 로우 상태의 제 2 잔상 제거신호(DS2)가 공급되고, 시스템 전원(Vcc)의 오프시 로우 상태의 전원 상태신호(DV)에 따라 제 1 잔상 제거신호(DS1)과 동일하거나 다른 제 2 잔상 제거신호(DS2)가 공급된다. 또한, 제 2 입력패드(124)에는 MPS 검사공정시 도시하지 않은 MPS의 검사신호 발생부로부터 제 1 검사신호와 다른 제 2 검사신호가 공급된다. 이때, 제 2 검사신호와 제 1 검사신호는 서로 반전된 형태를 갖는다.
n개의 스위칭 회로(1281 내지 128n) 각각은 제 1 신호라인(122)에 공급되는 하이 상태의 제 1 잔상 제거신호(DS1)에 의해 턴-온되어 하이 상태의 제 1 잔상 제거신호(DS1)를 게이트 라인(GL)에 공급하는 제 1 트랜지스터(Q1)와, 제 2 신호라인(126)에 공급되는 하이 상태의 제 2 잔상 제거신호(DS2)에 의해 턴-온되어 제 1 신호라인(122)에 공급되는 제 1 잔상 제거신호(DS1)를 게이트 라인(GL)에 공급하는 제 2 트랜지스터(Q2)를 포함하여 구성된다.
제 1 트랜지스터(Q1)는 제 1 신호라인(122)에 다이오드 형태로 접속되는 게이트 및 소스 전극과 게이트 라인(GL)에 접속되는 드레인 전극을 포함하여 구성된다. 이러한, 제 1 트랜지스터(Q1)는 하이 상태의 제 1 잔상 제거신호(DS1)에 따라 턴-온되어 하이 상태의 제 1 잔상 제거신호(DS1)를 게이트 라인(GL)에 공급함으로써 게이트 라인에 접속된 박막 트랜지스터들을 동시에 턴-온시킨다.
제 2 트랜지스터(Q2)는 제 2 신호라인(126)에 접속된 게이트 전극과 제 1 신호라인(122)에 접속된 소스 전극 및 게이트 라인(GL)에 접속된 드레인 전극을 포함하여 구성된다. 이러한, 제 2 트랜지스터(Q2)는 하이 상태의 제 2 잔상 제거신호(DS2)에 따라 턴-온되어 제 1 신호라인(122)에 공급되는 제 1 잔상 제거신호(DS1)를 게이트 라인에 공급함으로써 게이트 라인에 접속된 박막 트랜지스터들을 동시에 턴-오프시킨다.
시스템 전원(Vcc)의 오프 시 상술한 MPS 검사부(14)의 동작을 설명하면 다음과 같다.
먼저, 타이밍 컨트롤러(40)에서 시스템 전원(Vcc)의 오프 시점에 대응되는 전원 상태신호(DV)에 따라 동일한 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성할 경우에 있어서, MPS 검사부(14)의 제 1 입력패드(120)에는 하이 상태의 제 1 잔상 제거신호(DS1)가 공급됨과 동시에 제 2 입력패드(124)에는 하이 상태의 제 2 잔상 제거신호(DS2)가 공급된다.
이에 따라, MPS 검사부(14)의 각 스위칭 회로(1281 내지 128n)는 시스템 전원의 오프시 제 1 및 제 2 입력패드(120, 124)에 공급되는 하이 상태의 제 1 및 제 2 잔상 제거신호(DS1, DS2)에 의해 제 1 트랜지스터(Q1)가 턴-온됨으로써 하이 상태의 제 1 잔상 제거신호(DS1)를 각 게이트 라인에 공급한다. 이때, 각 스위칭 회로(1281 내지 128n)의 제 2 트랜지스터(Q2)는 게이트-소스간의 전압이 동일하므로 오프 상태를 유지하게 된다. 따라서, 각 스위칭 회로(1281 내지 128n)는 각 게이트 라인에 접속된 박막 트랜지스터를 동시에 턴-온시킴으로써 화상 표시부(12)에 충전된 전하를 방전시켜 시스템 전원의 오프시 발생되는 잔상을 제거하게 된다.
한편, 타이밍 컨트롤러(40)에서 시스템 전원(Vcc)의 오프 시점에 대응되는 전원 상태신호(DV)에 따라 서로 다른 제 1 및 제 2 잔상 제거신호(DS1, DS2)를 생성할 경우에 있어서, MPS 검사부(14)의 제 1 입력패드(120)에는 하이 상태의 제 1 잔상 제거신호(DS1)가 공급됨과 동시에 제 2 입력패드(124)에는 로우 상태의 제 2 잔상 제거신호(DS2)가 공급된다.
이에 따라, 각 스위칭 회로(1281 내지 128n)는 시스템 전원(Vcc)의 오프시 제 1 입력패드(120)에 공급되는 하이 상태의 제 1 잔상 제거신호(DS1)에 의해 제 1 트랜지스터(Q1)가 턴-온됨으로써 하이 상태의 제 1 잔상 제거신호(DS1)를 각 게이트 라인에 공급한다. 이때, 각 스위칭 회로(1281 내지 128n)의 제 2 트랜지스터(Q2)는 로우 상태의 제 2 잔상 제거신호(DS2)에 의해 오프 상태를 유지한다. 따라서, 각 스위칭 회로(1281 내지 128n)는 각 게이트 라인에 접속된 박막 트랜지스터를 동시에 턴-온시킴으로써 화상 표시부(12)에 충전된 전하를 방전시켜 시스템 전원의 오프시 발생되는 잔상을 제거하게 된다.
그런 다음, MPS 검사부(14)의 제 1 입력패드(120)에는 로우 상태의 제 1 잔상 제거신호(DS1)가 공급됨과 동시에 제 2 입력패드(124)에는 하이 상태의 제 2 잔상 제거신호(DS2)가 공급된다. 이에 따라, 각 스위칭 회로(1281 내지 128n)는 하이 상태의 제 2 잔상 제거신호(DS2)에 의해 제 2 트랜지스터(Q2)가 턴-온됨으로써 각 게이트 라인에 제 1 신호라인(122)에 공급되는 로우 상태의 제 1 잔상 제거신호(DS1)를 각 게이트 라인에 공급한다. 따라서, 각 스위칭 회로(1281 내지 128n)는 각 게이트 라인에 접속된 박막 트랜지스터를 동시에 턴-오프시킨다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 평판 표시장치와 그의 구동방법은 시스템 전원의 오프시 표시패널에 형성된 MPS 검사회로를 이용하여 화상 표시부에 충전된 전하를 방전시킴으로써 화상 표시부의 잔상을 제거할 수 있다.

Claims (14)

  1. 표시패널에 형성된 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와;
    상기 각 게이트 라인에 접속되도록 상기 표시패널에 형성되어 MPS(Mass Production System) 검사공정을 진행하거나 시스템 전원의 오프(Off)시 상기 화상 표시부에 충전된 전하를 방전시키는 MPS 검사부를 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
  2. 제 1 항에 있어서,
    상기 시스템 전원의 오프 시점을 검출하여 전원 상태신호를 생성하는 전원 검출부와;
    상기 데이터 라인들에 데이터 신호를 공급하는 데이터 구동부와;
    상기 게이트 라인들에 스캔 신호를 순차적으로 공급하는 게이트 구동부와;
    입력 데이터를 상기 데이터 구동부에 공급하고, 상기 게이트 및 데이터 구동부를 제어하기 위한 제어신호를 생성함과 아울러, 상기 전원 상태신호에 따라 상기 화상 표시부에 충전된 전하를 방전시키기 위한 제 1 및 제 2 잔상 제거신호를 생성하는 타이밍 컨트롤러와;
    상기 시스템 전원을 이용하여 상기 평판 표시장치의 구동에 필요한 전압을 생성하는 전원 생성부를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
  3. 제 2 항에 있어서,
    상기 타이밍 컨트롤러는;
    입력 데이터를 정렬하고 정렬된 데이터 신호를 상기 데이터 구동부에 공급하는 데이터 처리부와;
    상기 데이터 구동부를 제어하기 위한 데이터 제어신호를 생성하는 데이터 제어신호 생성부와;
    상기 게이트 구동부를 제어하기 위한 게이트 스타트 펄스 및 복수의 게이트 쉬프트 클럭을 포함하는 게이트 제어신호를 생성하는 게이트 제어신호 생성부와;
    상기 전원 상태신호에 따라 상기 제 1 및 제 2 잔상 제거신호를 생성하는 잔상 제거신호 생성부를 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
  4. 제 3 항에 있어서,
    상기 잔상 제거신호 생성부는 상기 전원 상태신호를 반전시켜 동일한 제 1 및 제 2 잔상 제거신호 또는 서로 반전된 제 1 및 제 2 잔상 제거신호를 생성하는 것을 특징으로 하는 평판 표시장치.
  5. 제 2 항에 있어서,
    상기 MPS 검사부는;
    상기 제 1 잔상 제거신호가 공급되는 제 1 신호라인과;
    상기 제 2 잔상 제거신호가 공급되는 제 2 신호라인과;
    상기 각 게이트 라인에 접속되어 상기 제 1 및 제 2 신호라인에 공급되는 상기 제 1 및 제 2 잔상 제거신호에 따라 상기 각 게이트 라인에 접속된 박막 트랜지스터들을 동시에 턴-온시키는 복수의 스위칭 회로를 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
  6. 제 5 항에 있어서,
    상기 스위칭 회로 각각은;
    상기 제 1 신호라인에 다이오드 형태로 접속되어 상기 제 1 잔상 제거신호에 따라 상기 제 1 잔상 제거신호를 상기 게이트 라인에 공급하는 제 1 트랜지스터와;
    상기 제 2 신호라인에 공급되는 상기 제 2 잔상 제거신호에 따라 상기 제 1 신호라인에 공급되는 상기 제 1 잔상 제거신호를 상기 게이트 라인에 공급하는 제 2 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
  7. 제 2 항에 있어서,
    상기 게이트 제어신호를 승압하여 상기 게이트 구동부에 공급함과 아울러 상기 제 1 및 제 2 잔상 제거신호를 승압하여 상기 MPS 검사부에 공급하는 레벨 쉬프터부를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
  8. 제 2 항에 있어서,
    상기 게이트 구동부는 상기 화상 표시부의 각 게이트 라인에 접속되도록 상기 표시패널에 직접 형성되는 것을 특징으로 하는 평판 표시장치.
  9. 표시패널에 형성된 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부를 포함하며;
    시스템 전원의 오프(Off)시 MPS(Mass Production System) 검사공정을 진행하기 위하여 상기 각 게이트 라인에 접속되도록 상기 표시패널에 형성된 MPS 검사부를 이용하여 상기 화상 표시부에 충전된 전하를 방전시키는 단계를 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 시스템 전원의 오프 시점을 검출하여 전원 상태신호를 생성하는 단계와;
    상기 시스템 전원을 이용하여 상기 평판 표시장치의 구동에 필요한 구동전압들을 생성하는 단계와;
    상기 전원 상태신호에 따라 상기 화상 표시부에 충전된 전하를 방전시키기 위한 제 1 및 제 2 잔상 제거신호를 생성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 제 1 및 제 2 잔상 제거신호를 생성하는 단계는 상기 전원 상태신호를 반전시켜 동일한 제 1 및 제 2 잔상 제거신호 또는 서로 반전된 제 1 및 제 2 잔상 제거신호를 생성하는 것을 특징으로 하는 평판 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 MPS 검사부를 이용하여 상기 화상 표시부에 충전된 전하를 방전시키는 단계는 상기 동일한 제 1 및 제 2 잔상 제거신호가 공급되는 제 1 및 제 2 신호라인 중 상기 제 1 신호라인에 다이오드 형태로 접속됨과 아울러 각 게이트 라인에 접속된 제 1 트랜지스터들을 이용하여 상기 각 게이트 라인에 접속된 박막 트랜지스터들을 동시에 턴-온시키는 것을 특징으로 하는 평판 표시장치의 구동방법.
  13. 제 11 항에 있어서,
    상기 MPS 검사부를 이용하여 상기 화상 표시부에 충전된 전하를 방전시키는 단계는;
    상기 서로 반전된 제 1 및 제 2 잔상 제거신호가 공급되는 제 1 및 제 2 신호라인 중 상기 제 1 신호라인에 다이오드 형태로 접속됨과 아울러 각 게이트 라인에 접속된 제 1 트랜지스터들을 이용하여 상기 각 게이트 라인에 접속된 박막 트랜지스터들을 동시에 턴-온시키는 단계와,
    상기 제 1 및 제 2 신호라인에 접속됨과 아울러 각 게이트 라인에 접속된 제 2 트랜지스터들을 이용하여 상기 제 1 잔상 제거신호를 상기 각 게이트 라인에 공 급하여 상기 각 게이트 라인에 접속된 박막 트랜지스터들을 동시에 턴-오프시키는 단계를 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 구동방법.
  14. 제 10 항에 있어서,
    상기 구동전압들을 이용하여 상기 제 1 및 제 2 잔상 제거신호를 승압하여 상기 MPS 검사부에 공급하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 구동방법.
KR1020060103858A 2006-08-24 2006-10-25 평판 표시장치와 그의 구동방법 KR101319277B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060103858A KR101319277B1 (ko) 2006-10-25 2006-10-25 평판 표시장치와 그의 구동방법
US11/812,178 US8102356B2 (en) 2006-08-24 2007-06-15 Apparatus and method of driving flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060103858A KR101319277B1 (ko) 2006-10-25 2006-10-25 평판 표시장치와 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20080037164A KR20080037164A (ko) 2008-04-30
KR101319277B1 true KR101319277B1 (ko) 2013-10-16

Family

ID=39575208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060103858A KR101319277B1 (ko) 2006-08-24 2006-10-25 평판 표시장치와 그의 구동방법

Country Status (1)

Country Link
KR (1) KR101319277B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066097B1 (ko) * 2013-12-30 2020-01-14 엘지디스플레이 주식회사 유기발광표시장치 및 이의 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039369A (ko) * 1996-11-27 1998-08-17 김광호 액정표시장치의 파워 오프 방전 회로
JPH11271707A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 液晶表示装置
KR20030075343A (ko) * 2002-03-18 2003-09-26 삼성전자주식회사 액정표시패널 구동회로 및 이의 구동 방법
KR20050108754A (ko) * 2004-05-13 2005-11-17 삼성전자주식회사 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039369A (ko) * 1996-11-27 1998-08-17 김광호 액정표시장치의 파워 오프 방전 회로
JPH11271707A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 液晶表示装置
KR20030075343A (ko) * 2002-03-18 2003-09-26 삼성전자주식회사 액정표시패널 구동회로 및 이의 구동 방법
KR20050108754A (ko) * 2004-05-13 2005-11-17 삼성전자주식회사 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법

Also Published As

Publication number Publication date
KR20080037164A (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
US8102356B2 (en) Apparatus and method of driving flat panel display device
KR101471553B1 (ko) 게이트 구동 회로 및 이를 갖는 표시 장치
TWI407443B (zh) 移位暫存器
US9997112B2 (en) Display device
US8344991B2 (en) Display device and driving method thereof
KR101617215B1 (ko) 액정 표시 장치 및 그의 구동 방법
US8199095B2 (en) Display device and method for driving the same
KR101281926B1 (ko) 액정표시장치
US20080278467A1 (en) Liquid crystal display having progressive and interlaced modes, and driving method of the liquid crystal display
US8797251B2 (en) Gate driving circuit and display device including the same
US8624819B2 (en) Driving circuit of liquid crystal display
KR20040023901A (ko) 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치
JP4982349B2 (ja) 液晶表示装置及びその駆動方法
US20110128279A1 (en) Device and method for driving liquid crystal display device
KR20140067472A (ko) 액정표시장치
KR101610002B1 (ko) 액정 표시장치 및 그의 구동방법
KR101319277B1 (ko) 평판 표시장치와 그의 구동방법
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
JP2008070880A (ja) 表示装置及びそのストレージ駆動回路
KR101255266B1 (ko) 평판 표시장치의 구동장치 및 구동방법
US9311879B2 (en) Liquid crystal display device and driving method thereof
CN110164379B (zh) 显示装置
KR20180062185A (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR20090058054A (ko) 액정표시장치 구동방법
KR20080064930A (ko) 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7