KR101293567B1 - 표시장치의 제조방법 - Google Patents

표시장치의 제조방법 Download PDF

Info

Publication number
KR101293567B1
KR101293567B1 KR1020060016623A KR20060016623A KR101293567B1 KR 101293567 B1 KR101293567 B1 KR 101293567B1 KR 1020060016623 A KR1020060016623 A KR 1020060016623A KR 20060016623 A KR20060016623 A KR 20060016623A KR 101293567 B1 KR101293567 B1 KR 101293567B1
Authority
KR
South Korea
Prior art keywords
plastic substrate
barrier layer
layer
display device
amorphous silicon
Prior art date
Application number
KR1020060016623A
Other languages
English (en)
Other versions
KR20070083363A (ko
Inventor
김병준
양성훈
최재호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060016623A priority Critical patent/KR101293567B1/ko
Priority to US11/677,353 priority patent/US7964250B2/en
Priority to CN2007101292308A priority patent/CN101097854B/zh
Publication of KR20070083363A publication Critical patent/KR20070083363A/ko
Application granted granted Critical
Publication of KR101293567B1 publication Critical patent/KR101293567B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/02—Access restriction performed under specific conditions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/04—Key management, e.g. using generic bootstrapping architecture [GBA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/06—Authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Security & Cryptography (AREA)
  • General Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 플렉서블 표시장치의 제조방법에 관한 것으로 보다 자세하게는 플렉서블 기판이 적용된 플라스틱 표시장치에 관한 것이다. 본 발명은, 더미 유리기판 상에 지지되어 있는 플라스틱 기판을 마련하는 단계와; 플라스틱 기판의 일면에 영상신호에 따라 영상을 표시하기 위한 소정의 패턴을 형성하는 단계; 및 상기 패턴이 형성되어 있는 플라스틱 기판의 일면에 급속 열처리하는 단계를 포함한다.

Description

표시장치의 제조방법{MANUFACTURING METHOD OF DISPLAY DEVICE}
도 1은 본 발명의 제1실시예에 따른 플라스틱 액정표시장치의 단면도이고,
도 2a 내지 도2e는 본 발명의 제1실시예에 따른 플라스틱 액정표시장치의 제조방법을 순서대로 나타낸 단면도이고,
도3a와 도3c는 본 발명의 제2실시예에 따른 플라스틱 액정표시장치의 제조방법을 설명하기 위한 단면도이며,
도 4는 SiH4 = Si + 2H2 반응에 있어서, 온도에 따른 반응 자유에너지 변화를 나타낸 그래프이고,
도 5 는 저온 화학기상증착법에 의하여 증착된 3층막(게이트 절연막/비정질 규소층/n+ 비정질 규소층)에 급속 열처리 공정을 적용한 후, 박막트랜지스터의 게이트 전압에 따른 소스와 드레인 전극간에 흐르는 전류 특성을 측정한 그래프이다.
* 도면의 주요부분의 부호에 대한 설명 *
10 : 플라스틱 액정표시장치 100 : 더미 유리기판
105 : 추가의 더미 유리기판 110 : 플라스틱 기판 115 : 배리어층 116 : 추가의 배리어층
117 : 버퍼층 210 : 상부기판
300 : RF스퍼터링 장치
본 발명은, 플라스틱 표시장치 및 이의 제조방법에 관한 것으로서, 특히, 플라스틱 기판위에 저온에서 비정질 실리콘(amorphous silicon)으로 액티브 층을 형성한 플라스틱 표시장치 및 이의 제조방법에 관한 것이다.
최근, 유비쿼터스(Ubiquitous) 시대가 도래함에 따라, 유비쿼터스 네트워크의 단말기에 사용되는 표시장치 중에서 휴대성, 소형, 박형, 경량화할 수 있는 플렉서블 평판표시장치(flexible flat display device)가 주목을 받고 있다.
이러한 플렉서블 평판표시장치로서, 액정표시장치(LCD)와 OLED 등을 예를 들 수 있는데, 소형, 박형, 경량화되면서 충격에 강하며 낮은 제조비용으로 표시장치를 제조하기 위하여 유리기판 대신에 플라스틱 기판 등을 사용하여 액정표시장치와 OLED를 제조하고 있다.
그러나, 플라스틱 기판은 열에 약하여 고온공정에 적합하지 않으며, 고온공정을 적용할 때, 열에 의하여 플라스틱 기판이 변형되는 문제점이 있다. 따라서, 저온에서 플라스틱 기판 위에 표시소자를 형성하는 기술이 개발되고 있으나, 현재 저온 공정은 신뢰할 만한 품질의 박막 또는 패턴이 형성되지 않는 문제점이 있다.
따라서 본 발명의 목적은 플라스틱 기판의 변형을 방지하면서도, 표시 품질 및 전기적 특성이 좋은 플라스틱 표시장치 및 이의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 플라스틱 기판을 마련하는 단계와, 플라스틱 기판에 RF스퍼터링을 통하여 배리어층을 형성하는 단계, 플라스틱 기판의 일면에 영상신호에 따라 영상을 표시하기 위한 소정의 패턴을 형성하는 단계를 포함하고, 상기 영상을 표시하기 위한 소정의 패턴은 비정질 규소층을 포함하고 있으며, 상기 비정질 규소층이 형성된 기판을 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 플라스틱 표시장치의 제조방법에 의하여 달성된다.
여기서, 플라스틱 기판을 지지하기 위한 지지용 기판을 더 사용할 수 있으며, 지지용 기판은 유리기판을 사용할 수 있다. 배리어층은 산화질화규소(SiON)를 포함할 수 있고, 배리어층의 원소농도비 O/(N+O)는 0.35 내지 0.85일 수 있다. 또한, 소정의 패턴은 배리어층 상에 형성되며, 소정의 패턴 형성 후에, 지지용 기판을 제거하는 단계를 더 포함할 수 있다.
여기서, 배리어층의 형성 후에, 지지용 기판을 제거하는 단계, 또 다른 지지용 기판에 배리어층이 지지되도록 플라스틱 기판을 마련하는 단계, 및 배리어층이 형성된 플라스틱 기판의 다른 면에 추가의 배리어층을 형성하는 단계를 더 포함할 수 있으며, 소정의 패턴은 상기 추가의 배리어 층 상에 형성할 수 있다.
그리고, 플라스틱 기판과 배리어 층 사이에 버퍼 층이 더 형성되어 있을 수 있고, 플라스틱 기판과 추가의 배리어 층 사이에 버퍼 층이 더 형성될 수 있다.
여기서, 플라스틱 기판의 두께는 100㎛ 내지 300㎛일 수 있고, 배리어층과 추가의 배리어층의 두께는 10nm 내지 30nm일 수 있으며, RF 스퍼터링은 Si3N4를 타겟(target)으로 이용할 수 있다.
그리고, RF스퍼터링은 10MHz 내지 15MHz의 고주파 전원을 이용할 수 있고, RF스퍼터링은 산소와 아르곤을 반응가스로 이용할 수 있으며, RF스퍼터링은 100℃ 이하의 온도에서 진행될 수 있다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하기로한다. 이하에서, 본 발명이 적용될 수 있는 평판표시장치 중에서 액정표시장치를 예를 들어 설명하나, 이에 한정되지 않고 OLED와 PDP 등 다른 평판표시장치에도 적용될 수 있으며, 태양전지 등 비정질 실리콘을 이용하는 다른 제품에도 적용될 수 있음은 당연하다.
그리고, 어떤 막(층)이 다른 막(층)의 '상에' 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함하며, 두 막(층) 사이에 다른 층(막)이 없을 경우에는 어떤 막(층)이 다른 막(층) 바로 위에 형성되어(위치하고) 있다고 표현 하겠다.
도1은 본 발명의 제1실시 예에 따른 플렉서블 액정표시장치(10)의 요부 단면도이다. 이후로, 플렉서블 액정표시장치의 대표적인 예로 플라스틱 액정표시장치에 대하여 설명하겠다. 유연한 플라스틱 액정표시장치(10)는 대개 플라스틱 기판(110)과 플라스틱 기판(110)에 대항하여 결합되어 있는 상부기판(210) 및 플라스틱 기판(110)과 상부기판(210) 사이에 위치하는 액정 층(300)으로 이루어진다. 여기 서, 상부기판(210) 또한 플라스틱으로 이루어질 수 있다.
플라스틱 기판(110) 상에는 영상신호에 따라 영상을 표시하기 위한 소정의 패턴이 형성되어 있다. 소정의 패턴에는 후술할 여러 배선들, 박막트랜지스터(T) 및 여러 전극들을 포함한다. 이하에서는 플라스틱 기판(110) 상에 형성된 소정의 패턴를 포함하는 액정표시장치를 하나의 예로 설명한다. 그러나, 본 발명의 내용은 액정표시장치에 한정되지 않고 플라스틱 기판이 적용된 OLED에도 적용될 수 있으며, 비정질 규소를 사용하는 태양열 전지 등 다른 제품에도 적용될 수 있다. 이 경우 상기 소정의 패턴은 여러 배선들, 전극들, 박막트랜지스터, 유기 발광 층, 정공 주입 층, 유지 전극 용량 등을 포함할 수 있다.
먼저, 플라스틱 기판(110)은 박형, 경량, 내충격성 및 저렴한 제조비용의 관점에서 그 적용범위가 확대되고 있다. 플라스틱 기판(110)은 폴리카본(polycarbon), 폴리이미드(polyimide), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌테레프탈레이트(PET) 등으로 만들어 질 수 있다. 본 발명에 따른 플라스틱 기판(110)의 두께(d1)는 약 100㎛ 내지 약 300㎛일 수 있다.
이러한 플라스틱 기판(110)의 미세한 공극을 통하여 수분 또는 가스가 투과되어, 투과된 수분이나 가스 또는 이들과 반응한 화학물질 등의 불순물이 기판에 형성된 배선 등의 특성에 나쁜 영향을 미친다. 따라서, 플라스틱 기판(110)을 통하여 가스와 수분이 투과되지 않도록, 플라스틱 기판(110) 상에 배리어 층(115)이 형성되는 것이 바람직하다.
배리어 층은 SiO2, SiNx, Al2O3, 산화질화규소(SiON) 등으로 형성할 수 있으며, 배리어층의 두께(d2)는 10nm 내지 30nm인 것이 바람직하다. 산화질화규소(SiON)로 배리어 층 형성될 경우, 배리어층(115)의 원소농도비 O/(N+O)는 0.35 내지 0.85이 바람직하다. 이와 같은 배리어 층(115)은 절연체인 플라스틱 기판(110) 상에 저온공정이 가능한 RF스퍼터링으로 형성되는 것이 바람직하다. 산화질화규소 층은 CVD(화학기상증착)법이나, 스퍼터링 방법으로 증착한다. 스퍼터링법을 적용할 경우, DC(Direct Current), RF(Resonance Frequency), 마그네트론(Magnetron), 리액티브(Reactive) 스퍼터링을 적용할 수 있다. RF스퍼터링은 낮은 아르곤(Ar) 압력에서도 플라즈마가 유지되는 장점이 있다. 타겟(target, 330)이 절연체 또는 산화물인 경우에, RF 스퍼터링이 유리할 수 있다.
그리고, 플라스틱 기판(110)과 배리어층(115) 사이에 버퍼층(117)이 더 형성될 수 있다. 플라스틱 기판(110)은 일반적으로 열에 약하여, 소정온도 이상에서는 분자구조가 흐트러져 형상의 변형을 야기할 수 있다. 특히, 서로 다른 재질의 두 층이 접합된 경우, 두 층의 팽창 비율의 차이로 인하여 플라스틱 기판이 변형되어 박막 패턴이 안정적으로 형성될 수 없다. 즉, 소정 온도 이상에서 플라스틱 기판(110) 위에 다른 재질의 배리어 층(115)이 형성되는 경우, 플라스틱 기판이 변형되어 배리어 층(115)의 불량을 야기시킬 수 있고, 이로 인하여, 배리어 층(115)이 가스 또는 수분을 차단할 수 없게 된다. 이를 방지하기 위하여 플라스틱 기판(110)과 배리어 층(115) 사이에서 버퍼역할을 하는 수지(resin)로 이루진 버퍼 층(117) 을 추가적으로 형성할 수 있다. 이러한 버퍼 층(117)은 배리어 층(115)이 플라스틱 기판(110)상에 안정적으로 증착되게 하는 역할을 한다. 이러한 버퍼 층(117)은 다양한 수지를 이용하여 증착될 수 있으며, 이러한 수지는 아크릴계수지, 우레탄계수지, 폴리에스테르 계 수지 등을 예를 들 수 있다.
플라스틱 액정표시장치(10)는 플라스틱 기판(110) 상에 매트릭스 형태로 형성된 복수의 게이트 배선(미 도시) 및 복수의 데이터 배선(미 도시)과, 게이트 배선 및 데이터 배선의 교차점에 형성된 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)(T)와, 박막 트랜지스터(T)와 연결된 화소 전극(175)을 포함한다. 박막 트랜지스터(T)를 통해 화소 전극(175)과 후술할 상부기판(210)의 공통전극(245) 사이의 액정 층(300)에 신호전압이 인가되며, 액정층(300)은 이 신호전압에 따라 정렬되어 광 투과율을 정하게 된다.
상기 박막 트랜지스터는 게이트 배선 층에 형성된 게이트 전극과, 데이터 배선 층에 형성된 소스 전극과 드레인 전극, 그리고 상기 게이트 배선 층과 데이터 배선 층 사이에 형성된 비정질 규소 층을 포함하며, 상기 비정질 규소 층은 저온 화학 기상 증착 법(CVD; Chemical Vapor Deposition)으로 형성된다.
박막트랜지스터의 비정질 규소 층은 실레인(silane, SiH4)과 H2 가스를 반응 가스로 사용하여 플라즈마 화학 기상 증착 법(PECVD; Plasma Enhanced Chemical Vapor Deposition)으로 증착될 수 있다. 이 경우, 수소 가스를 촉매제로 실레인 가스가 고온에서 분해 반응을 일으키며 비정질 규소층이 증착된다.
이 때, 반응에 대한 깁스 프리에너지는 도 4에서 보는 바와 같이 온도가 높아지면서 점점 큰 음의 값을 가진다.
SiH4(g) = Si(s) + 2H2(g)↑
따라서, 온도가 높을수록 반응은 활발해 지고, 온도가 낮을 경우에는 SiH4 가스의 불완전 분해로 인하여 수소를 과다하게 함유한 규소층이 형성된다. 플라스틱 기판이 변형되지 않으면서 배선, 반도체 층, 절연막 등을 증착하기 위해서, 증착 공정이 200 ℃ 이하, 바람직하게는 약 180 ℃ 이하의 온도로 진행되므로, 유리 기판이나 석영 기판위에 형성되는 박막보다 좋은 특성의 박막이나, 절연막을 형성하기가 어렵다.
저온 화학 기상 증착법(CVD)을 적용한 플렉서블 표시 장치의 경우, 비정질 실리콘 층인 a-Si:H 및 SiNx 박막은 그 내부에 다량의 수소를 포함하며 아울러 미결합(dangling bond)도 많으므로 다공성(porous) 구조를 가진다. 따라서, CVD 공정이 끝난 후 플라스틱 기판에는 영향을 주지 않고 박막의 온도만을 높일 수 있는 급속 열처리(RTA: Rapid Thermal Application) 공정을 도입하여 증착된 박막으로부터 불필요한 수소를 제거하고 미결합을 패시베이션(passivation)시키는 것이 필요하다.
도 5는 본 실시예에 따른 저온CVD 공정에 의하여 형성된 TFT 특성을 도시한 것이다. 도 5에 도시된 I-V curve의 경우, 공통적으로 극저온 CVD 공정을 100℃에서 TFT를 형성한 후 RTA를 실시한 것과 실시하지 않은 특성의 차이를 보여주고 있다. 제 1선은100℃ 정도에서 저온 CVD 공정으로 박막을 증착한 후 별도의 열처리를 행하지 않은 경우의 TFT 특성을 보여주고, 제 2선은 100℃ 정도에서 저온 CVD공정으로 박막을 증착한 후 250℃에서 급속열처리를 행한 경우의 TFT 특성을 보여주며, 제 3 선은100℃ 정도에서 저온 CVD공정으로 박막을 증착한 후 300℃에서 급속열처리를 행한 경우의 TFT 특성을 보여주고 있다. 도 5에서 보는 바와 같이, LTCVD 공정 진행 후 RTA 공정을 적용하면 RTA 온도가 높아짐에 따라 TFT 특성이 향상됨을 알 수 있다. 따라서, 기판으로 사용하는 플라스틱의 휨이 일어나지 않을 정도의 온도와 시간을 조절하여 고온 급속 열처리 공정을 적용하면 극저온 CVD 공정에 의해 나쁜 특성을 지닌 SiNx 및 a-Si:H의 특성을 크게 향상시킬 수 있다.
이러한 급속 열처리(RTA) 공정은 오븐에서 가열하거나 제논 램프나 할로겐 램프로 가열하거나 레이저로 가열하여 수행할 수 있다.
오븐에서 가열하는 경우, 상온에서 시작하여 180℃ 내지300℃로 약 1분 내지 5분동안 가열한 후 냉각시킨다.
제논 램프나 할로겐 램프로 가열하는 경우, 500℃ 내지 800℃로 가열된 일정 영역에 박막이 형성된 플라스틱 기판(110)을 수초 내지 수십초 동안 통과시켜 박막에 포함된 수소 원자를 제거한다.
또한, 레이저 빔을 이용하여 급속 열처리 공정을 수행할 수도 있으며, 예를 들어 엑시머 레이저(Eximer Laser)의 경우, 파장이280 내지320 nm이고 에너지 밀도가 190 내지240 mJ/cm2인 레이저로 박막이 형성된 플라스틱 기판 표면을 가열한다.
게이트 배선(미도시)은 가로방향으로 뻗어 있는 복수의 게이트 라인(미도 시), 게이트 라인(미도시)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트 라인(미도시)으로 전달하는 게이트 패드(미도시) 및 게이트 라인(미도시)의 일부인 게이트 전극(120)을 포함한다.
데이터 배선(미도시)은 세로방향으로 뻗어 있는 데이터 라인(미도시)과 데이터 라인(미도시)의 한쪽 끝에 연결되어 있으며 외부로부터 화상신호를 인가 받는 데이터 패드(미도시), 데이터 라인(미도시)으로부터 분기된 소스전극(162), 소스전극(162)의 반대쪽에 대향하여 위치하는 드레인 전극(163)을 포함한다.
박막 트랜지스터(T)는 게이트 전극(120), 게이트 절연막(130), 반도체층(140), 저항성 접촉층(151, 152), 소스전극(162) 및 드레인 전극(163)을 포함한다.
게이트 절연막(130)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 절연물질로 이루어지며 게이트 라인(미도시) 및 게이트 전극(120)이 형성된 플라스틱 기판(110) 위에 적층되어 있다. 그리고, 게이트 전극(120)이 위치한 게이트 절연막(130) 상에는 비정질 실리콘으로 이루어진 반도체층(140)과 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(151, 152)이 순차적으로 형성되어 있다. 여기서, 저항성 접촉층(151, 152)은 게이트 전극(120)을 중심으로 양쪽이 분리되어 있다.
데이터 라인(미도시)과 데이터 라인(미도시)에서 분기된 소스전극(162) 및 드레인 전극(163)은 저항성 접촉층(151, 152) 상에 형성된다.
보호막(170)은 질화규소(SiNx), PECVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:C:F 막(저유전율 CVD 막) 및 아크릴계 유기막 등으로 이루어진다. 보호막(170)에는 박막 트랜지스터(T)의 드레인 전극(163)을 노출시키기 위한 접촉구(171)가 형성되어 있다.
보호막(170) 및 접촉구(171) 상에는 화소전극(175)이 형성된다. 화소전극(175)은 접촉구(171)을 통해 드레인 전극(163)에 접촉되며, 이에 의해 박막 트랜지스터(T)와 화소전극(175)이 전기적으로 연결된다. 화소전극(175)은 반사형 액정 표시 패널의 경우에는 알루미늄(Al)이나 은(Ag)과 같은 고반사율을 갖는 반사 도전막으로 형성되며, 투과형 액정 표시 패널의 경우에는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전막으로 형성된다. 반사-투과형 액정 표시 패널의 경우에는 화소전극(175)이 상기한 투명 도전막 및 반사 도전막이 적층된 구조로 형성된다.
다음, 상부기판(210)에 대하여 설명하면, 플라스틱 기판(110)과 마찬가지로, 상부기판(210)은 플라스틱 소재를 이용하여 마련될 수 있으며, 상부기판(210) 상에 적색, 녹색 및 청색 또는 청록색, 자홍색 및 노란색의 3원색을 갖는 컬러필터(230)와 컬러필터(230) 사이의 영역에 형성된 블랙매트릭스(220)와, 블랙매트릭스(220) 및 컬러필터(230) 상에 형성된 공통전극(245)을 포함한다.
그리고, 블랙 매트릭스(220) 및 컬러필터(230)와 공통전극(245) 사이에 오버코트층(240)이 더 포함될 수 있다.
블랙 매트릭스(220)는 적색, 녹색 및 청색(RGB)의 3원색 또는 청록색, 자홍색 및 노랑색의 3원색을 갖는 컬러필터(230)의 색 사이를 구분하여 인접한 화소 사이의 빛샘 현상을 막고, 박막 트랜지스터(T)에 빛이 입사되는 것을 막아 화질의 불 량을 방지한다. 이러한 블랙 매트릭스(220)는 크롬, 크롬 옥사이드 및 크롬 나이트라이드 등의 단일 또는 이들이 조합된 다중의 금속층으로 만들어 지거나, 빛을 차단하기 위해 검은색 계통의 안료가 첨가된 감광성 유기물질로 만들 수 있다. 여기서, 검은색 계통의 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있다.
컬러필터(230)는 블랙매트릭스(220)를 경계로 하여 적색, 녹색 및 청색 또는 청록색, 자홍색 및 노랑색이 반복되어 형성되며, 백라이트 어셈블리(미도시)로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(230)는 감광성 유기물질로 이루어질 수 있다. 이러한 컬러필터(230)는 착색 감광성 유기물질로 공지의 안료 분산법을 이용하여 만들어 지며, 염색을 이용하여 칼라 필터 층을 형성할 수도 있다.
오버코트층(240)은 컬러필터(230)를 보호하고, 컬러필터(230)를 평탄화 하며, 주로 아크릴계 에폭시 재료를 이용하여 만들어진다.
공통전극(245)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전성 물질로 이루어진다. 이러한 공통전극(245)은 플라스틱 기판(110)의 화소전극(175)과 함께 액정층(300)에 직접 신호전압을 인가하게 된다.
본 발명에 의하여 마련된 플라스틱 기판(110)과 상부기판(210)은 실런트(250)를 이용하여 상호 결합된다. 그리고, 양 기판(110, 210) 사이의 공간에 진공주입 방법으로 액정을 주입하여 액정층(300)을 형성할 수도 있고, 액정 적하 방식을 통해 액정층(300)을 형성할 수도 있다. 그리고, 실런트(250)는 양 기판(110, 210) 사이 공간으로 유입되는 가스 또는 수분을 최소화한다. 이러한 실런트(250)는 빛이나 열에 의하여 경화될 수 있다.
한편, 도시되지 않았으나, 상기 상부기판(210)의 일면 또는 양면에도 상술한 산화질화규소를 포함하는 배리어 층이 더 형성될 수 있다.
이하에서는, 도2a 내지 도2e를 참고하여 본 발명의 제1실시예에 따른 플라스틱 액정표시장치의 제조방법을 설명한다.
우선, 도2a에 도시된 바와 같이, 더미 유리기판(100) 상에 플라스틱 기판(110)을 지지하여 준비한다. 플라스틱 기판(110)을 더미 유리기판(100) 상에 지지하여 준비하는 이유는, 플라스틱 기판(110)의 두께(d1)가 얇고 유연성이 좋아 공정상 취급이 어렵기 때문에 더미 유리기판(100)에 접착시켜 소정의 패턴을 형성하는 공정을 진행시킨다. 그리고, 공정 진행시 플라스틱 기판(110)의 형상이 변형되는 것을 최소화 하기 위한 것이다. 플라스틱 기판(110)은 폴리카본(polycarbon), 폴리이미드(polyimide), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌테레프탈레이트(PET) 등으로 만들어 질 수 있다. 본 발명에 따른 플라스틱 기판(110)의 두께(d1)는 100㎛ 내지 300㎛일 수 있다.
다음, 플라스틱 기판(110) 상에 수지(resin)로 이루어진 버퍼층(117)을 형성한다. 버퍼층(117)의 형성은 선택적인 것으로, 공정 진행시 플라스틱 기판(110)과 배리어층(115)의 형상 변형을 최소화하기 위한 것이다. 또한, 배리어층(115)이 플라스틱 기판(110) 상에 밀착시키는 역할도 한다. 버퍼층(117)은 코팅법, 스크린 프린팅법 등에 의하여 형성될 수 있다. 그리고, 버퍼층(117)으로는 아크릴계수지, 우레탄계수지, 폴리에스테르계 수지 등이 사용될 수 있다.
이어, 도2b에 도시된 RF스퍼터링 장치(300)를 이용하여 플라스틱 기판(110) 상에 배리어층(115)을 형성한다. 더욱 자세하게는 버퍼층(117) 상에 배리어층(115)을 형성한다. 이와 같은 배리어층(115)은 절연체인 플라스틱 기판(110) 상에 형성됨을 감안하여 저온공정이 가능한 RF스퍼터링을 통하여 제조되는 것이 바람직하다. 산화질화규소를 형성하는 공정으로는 주로 CVD(화학기상증착)법을 사용할 수 있으며, 스퍼터링 방법을 사용할 경우, DC, RF, 마그네트론, 리액티브 스퍼터링 중에서도 타겟(target, 330)이 산화물이나 절연체임으로 RF스퍼터링을 사용할 수 있다. RF스퍼터링은 낮은 아르곤(Ar) 압력에서도 플라즈마가 유지되는 장점이 있다.
도2b에 도시된 바와 같은 RF스퍼터링 장치(300)는 반응공간을 형성하는 진공챔버(310)와 상기 진공챔버(310) 내부의 위쪽에 위치하는 상부전극(320), 상부전극(320)에 부착된 타겟(target, 330), 진공챔버(310)의 내부의 아래쪽에 상기 상부전극(320)과 마주하고 있는 하부전극(340), 상부전극(320)으로 고주파 전원을 공급하는 RF전원(350) 및 RF전원(350)과 상부전극(320) 사이에는 임피던스 매칭 유닛(impedence matching unit, 360)이 마련되어 있다. 그리고, 진공챔버(310)에는 아르곤(Ar) 및 가스의 반응가스가 유입되는 유입구(370)와, 진공펌프와 연결되어 내부의 진공을 유지하기 위한 유출구(380)가 마련되어 있다. 하부전극(340)에 더미 유리기판(100)에 지지된 플라스틱 기판(110)이 안착되며, 상부전극(320)과 하부전극(340) 사이의 전압차에 의하여 플라즈마 방전이 발생된다. 상부전극(320)은 RF전원(350)에 연결되어 있으며, 하부전극(340)은 접지되어 있다. 플라즈마 방전에 의 하여 이온화된 아르곤은 타겟(target, 330)에 물리적으로 충돌하게 되고, Si3N4의 타겟(330)은 이온화 되어, 플라스틱 기판(110) 상에 가스와 결합하여, 도2c에 도시된 바와 같이, 산화질화규소(SiON)의 배리어층(115)이 형성된다. RF스퍼터링은 10MHz 내지 15MHz의 고주파 전원을 이용하며, 더 자세하게는, 13.56MHz의 고주파 전원을 이용한다. 그리고, 타겟으로는 Si3N4를 사용하며, 90 내지200 ℃ 이하의 온도에서 진행된다.
도2c에 도시된 바와 같이, 배리어층(115)의 두께(d2)는 10nm 내지 30nm일 수 있다. 배리어층(115)의 원소농도비 O/(N+O)는 0.35 내지 0.85일 수 있다. 본 발명에 따른, 산화질화규소로 이루어진 배리어층(115)에 의하여 플라스틱 기판(110)을 통하여 유입가능한 가스 또는 수분이 최소화 되어, 플라스틱 액정표시장치(10)의 불량이 미연에 방지된다. 또한, 공정진행시 발생가능한 플라스틱 기판(110)의 변형을 최소화 할 수 있다.
이어, 도2d에 도시된 바와 같이, 배리어층(115) 상에 영상신호에 따라 영상을 표시하기 위한 소정의 패턴을 형성한다. 소정의 패턴에는 상술한 바와 같은 여러 배선들, 박막트랜지스터(T) 및 여러 전극들을 포함한다.
박막트랜지스터(T)에 사용되는 반도체 층은 비정질 규소로 형성하며, 저온 화학기상증착법을 이용하여 형성한다. 비정질 규소층은 90℃ 내지200 ℃에서 증착하는 것이 바람직하며, 바람직하게 100℃ 내지180 ℃에서 증착하고, 본 발명의 실시예에서는 100 ℃에서 증착하였다. 비정질 규소층을 형성한 후에 급속열처리를 실 시하며, 이는 비정질 규소층의 패턴 형성이 되기 전이나 패턴 형성 후, 그리고 후속 공정인 전극과 배선 및 보호막이 형성된 후에 실시할 수도 있다.
이러한 급속 열처리(RTA) 공정은 오븐에서 가열하거나 제논 램프나 할로겐 램프로 가열하거나 레이저로 가열하여 수행할 수 있다.
오븐에서 가열하는 경우, 상온에서 시작하여 180℃ 내지 300℃로 약 1분 내지 5분동안 가열하여 목표 온도에 도달한 후 냉각시킨다.
제논 램프나 할로겐 램프로 가열하는 경우, 500℃ 내지 800℃로 가열된 일정 영역에 박막이 형성된 플라스틱 기판(110)을 수초 내지 수십초 동안 통과시켜 박막에 포함된 수소 원자를 제거한다.
또한, 레이저 빔을 이용하여 급속 열처리 공정을 수행할 수도 있으며, 예를 들어 엑시머 레이저(Eximer Laser)의 경우, 파장이 280 내지 320nm이고 에너지 밀도가 190 내지 240 mJ/cm2인 레이저로 박막이 형성된 플라스틱 기판 표면을 가열한다.
다음, 도2e에 도시된 바와 같이, 별도로 준비된 상부기판(210)을 실런트(250)를 이용하여 플라스틱 기판(110)에 대항하여 접합시킨다. 그리고, 마지막으로 더미 유리기판(100)을 플라스틱 기판(110)으로부터 제거함으로써 플라스틱 액정표시장치(10)가 완성된다.
이하, 도 3a와 도 3b를 참조하여 본 발명의 제2실시예에 따른 플라스틱 액정표시장치의 제조방법에 대하여 설명한다. 제2실시예에서는 제1실시예와 다른 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 상기 제1실시예에 따른 다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 참조번호를 부여하여 설명한다.
도 3a에 도시된 바와 같이, 제1실시예와 유사하게 플라스틱 기판(110) 상에 배리어층(115)을 형성한다.
그 후, 도3b에 도시된 바와 같이, 더미 유리기판(210)으로부터 배리어층(115)이 형성된 플라스틱 기판(110)을 분리시킨 후, 별도로 마련된 추가의 더미 유리기판(105)에 상기 배리어층(115)이 지지되도록 플라스틱 기판(110)을 마련한다.
이어, 도3c에 도시된 바와 같이, 제1실시예에서 설명한 배리어층(115)과 동일한 방법을 이용하여 추가의 배리어층(116)을 배리어층(115)이 형성되지 않은 플라스틱 기판(110)의 면에 형성한다. 그리고, 추가의 배리어층(116) 상에 상술한 바와 같은 구조의 소정의 패턴을 공지의 방법을 따라 형성하고, 게이트 배선과 게이트 절연막을 형성한 후, 저온 화학기상증착법을 사용하여 비정질 규소층을 형성하고, 기타 배선 및 전극을 더 형성한다.
그 후 실시예 1과 유사한 방법으로 급속 열처리 공정을 통하여 비정질 규소층과 절연막의 수소 원자를 일부 제거하고 댕글링본드를 안정화시킴으로써, 기판의 전기적 특성 향상을 꾀한다. 저온 화학기상증착 공정은 플라스틱 기판의 종류에 따라 약 90 ℃ 이상, 약 200 ℃ 이하에서 진행할 수 있으며, 130 ℃ 이상에서 변형이 되는 플라스틱 기판을 사용할 경우에는 약 90 ℃ 이상, 약 130 ℃ 이하에서 진행하는 것이 바람직하다. 급속 열처리 공정은 약 180 ℃ 내지 약 800 ℃에서 진행할 수 있다. 약 800 ℃ 이상에서는 비정질 규소가 결정화가 될 수 있으므로, 비정질 규소 층을 이용하는 제품의 경우에, 800 ℃ 이상에서 열처리 하는 것은 부적절하다.
도시되지 않았으나, 추가의 배리어층(116)과 플라스틱 기판(110) 사이에도 상술한 버퍼층이 더 형성될 수 있고, 플라스틱 기판(110)의 양면에 배리어층(115)과 추가의 배리어층(116)이 마련됨으로써, 제1실시예의 경우에 비하여 외부로부터 유입되는 가스 또는 수분의 투과율은 더욱 최소화할 수 있고, 이에 따라 플라스틱 액정표시장치의 불량을 미연에 방지할 수 있다. 또한, 배리어층(115)의 형성과 버퍼층(117)을 마련함에 의하여 플라스틱 기판(110)의 변형이 최소화 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 저온 화학기상증착법을 이용하여 형성된 비정질 실리콘이나 절연막의 특성을 개선할 수 있는 방법을 제공하며, 플라스틱 기판으로 유입되는 가스 및 수분을 최소화 할 수 있는 플라스틱 액정표시장치의 제조방법이 제공된다.

Claims (18)

  1. 플라스틱 기판상에 화학기상증착법으로 비정질 규소층을 형성하는 단계; 및
    상기 비정질 규소층을 급속 가열하는 단계를 포함하고,
    상기 급속 가열하는 단계는 오븐에서 상온에서 시작하여 180℃ 내지 300℃로 1분 내지 5분 동안 가열하여 목표 온도에 도달한 후 냉각하는 것을 특징으로 하는 표시장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 비정질 규소층을 형성하는 단계 전에 배리어 층을 형성하는 단계를 더 포함하는 표시장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 배리어 층은 산화질화규소(SiON)를 포함하는 것을 특징으로 하는 표시장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 화학기상증착은 90 ℃ 내지 180 ℃에서 수행되는 것을 특징으로 하는 표시장치의 제조 방법.
  5. 삭제
  6. 플라스틱 기판상에 화학기상증착법으로 비정질 규소층을 형성하는 단계; 및
    상기 비정질 규소층을 급속 가열하는 단계를 포함하고,
    상기 급속 가열은 제논 램프나 할로겐 램프로 500℃ 내지 800℃로 가열된 영역에 수초 내지 수십초 동안 플라스틱 기판을 통과시키는 것을 특징으로 하는 표시장치의 제조 방법.
  7. 플라스틱 기판상에 화학기상증착법으로 비정질 규소층을 형성하는 단계; 및
    상기 비정질 규소층을 급속 가열하는 단계를 포함하고,
    상기 급속 가열은 파장이 280nm 내지 320nm이고 에너지 밀도가 190mJ/cm2 내지 240mJ/cm2인 레이저로 박막이 형성된 플라스틱 기판 표면을 가열하는 것을 특징으로 하는 표시장치의 제조 방법.
  8. 제 3 항에 있어서,
    상기 배리어 층의 원소 농도비 O/(N+O)는 0.35 내지 0.85인 것을 특징으로 하는 표시장치의 제조 방법.
  9. 제 3 항에 있어서,
    상기 플라스틱 기판과 상기 배리어층 사이에 버퍼층을 형성되는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조 방법.
  10. 제 3 항에 있어서,
    상기 플라스틱 기판의 두께는 100㎛ 내지 300㎛인 것을 특징으로 하는 표시장치의 제조 방법.
  11. 제 3 항에 있어서,
    상기 배리어층의 두께는 10nm 내지 30nm인 것을 특징을 하는 표시장치의 제조 방법.
  12. 제 3 항에 있어서,
    상기 배리어 층은 Si3N4를 타겟(target)을 사용하여 RF 스퍼터링으로 형성하는 것을 특징으로 하는 표시장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 RF스퍼터링은 10MHz 내지 15MHz의 고주파 전원으로 수행하는 것을 특징을 하는 표시장치의 제조 방법.
  14. 제 12 항에 있어서,
    상기 RF스퍼터링은 산소와 아르곤을 반응가스로 이용하는 것을 특징으로 하는 표시장치의 제조 방법.
  15. 제 12 항에 있어서,
    상기 RF스퍼터링은 100℃ 이하의 온도에서 진행되는 것을 특징으로 하는 표시장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 삭제
KR1020060016623A 2006-02-21 2006-02-21 표시장치의 제조방법 KR101293567B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060016623A KR101293567B1 (ko) 2006-02-21 2006-02-21 표시장치의 제조방법
US11/677,353 US7964250B2 (en) 2006-02-21 2007-02-21 Flexible display device having enhanced thin film semiconductive layer and method of manufacture
CN2007101292308A CN101097854B (zh) 2006-02-21 2007-02-25 具有增强的薄膜半导体层的柔性显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016623A KR101293567B1 (ko) 2006-02-21 2006-02-21 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20070083363A KR20070083363A (ko) 2007-08-24
KR101293567B1 true KR101293567B1 (ko) 2013-08-06

Family

ID=38428541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016623A KR101293567B1 (ko) 2006-02-21 2006-02-21 표시장치의 제조방법

Country Status (3)

Country Link
US (1) US7964250B2 (ko)
KR (1) KR101293567B1 (ko)
CN (1) CN101097854B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8465795B2 (en) * 2008-05-20 2013-06-18 Palo Alto Research Center Incorporated Annealing a buffer layer for fabricating electronic devices on compliant substrates
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102650772B (zh) * 2011-11-15 2014-08-27 北京京东方光电科技有限公司 一种液晶面板及其制造方法和显示器
CN102394223A (zh) * 2011-12-08 2012-03-28 北京大学 一种塑料衬底上制备薄膜晶体管的制备方法
KR101292948B1 (ko) * 2012-03-05 2013-08-02 최도현 플라스틱 디스플레이 기판의 제조방법
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
CN104091535B (zh) * 2014-06-30 2016-05-11 京东方科技集团股份有限公司 一种柔性显示面板母板及柔性显示面板的制作方法
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6921575B2 (ja) * 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
CN107993918A (zh) * 2017-11-09 2018-05-04 信利半导体有限公司 一种柔性显示器的制备方法
KR102299988B1 (ko) 2018-01-16 2021-09-09 주식회사 엘지에너지솔루션 이차전지용 노칭장치 및 노칭방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084143A (ja) * 2001-09-07 2003-03-19 Samsung Electronics Co Ltd 輝度強化導光板及びこれを適用した液晶表示装置
KR20040010186A (ko) * 2002-07-16 2004-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0598410B1 (en) * 1989-02-14 2001-05-23 Seiko Epson Corporation A method of manufacturing a semiconductor device
SG46344A1 (en) * 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals
US5738909A (en) * 1996-01-10 1998-04-14 Micron Technology, Inc. Method of forming high-integrity ultrathin oxides
JP2000081642A (ja) 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
JP4174862B2 (ja) 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
JP2000068518A (ja) 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法
US7098884B2 (en) * 2000-02-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving semiconductor display device
JP2001332734A (ja) 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US6429097B1 (en) * 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
KR20020036916A (ko) 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR20030047571A (ko) 2001-12-11 2003-06-18 삼성에스디아이 주식회사 실리콘박막 형성방법
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP2004311895A (ja) 2003-04-10 2004-11-04 Advanced Display Inc 薄膜トランジスタを用いた液晶表示装置およびその製造方法
JP2004342753A (ja) 2003-05-14 2004-12-02 Canon Inc 半導体装置
KR100618614B1 (ko) 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
GB0327093D0 (en) * 2003-11-21 2003-12-24 Koninkl Philips Electronics Nv Active matrix displays and other electronic devices having plastic substrates
KR100611749B1 (ko) 2004-04-27 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084143A (ja) * 2001-09-07 2003-03-19 Samsung Electronics Co Ltd 輝度強化導光板及びこれを適用した液晶表示装置
KR20040010186A (ko) * 2002-07-16 2004-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법

Also Published As

Publication number Publication date
KR20070083363A (ko) 2007-08-24
CN101097854A (zh) 2008-01-02
CN101097854B (zh) 2012-08-29
US7964250B2 (en) 2011-06-21
US20070196576A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR101293567B1 (ko) 표시장치의 제조방법
US6420282B1 (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US7623204B2 (en) Reflection type liquid crystal display device with half tone exposure and method for making same
US9159805B2 (en) TFT array substrate and a method for manufacturing the same graphene based display device
US20030219934A1 (en) Method of manufacturing device, device, electro-optical device, and electronic apparatus
US20130215352A1 (en) Liquid crystal display device and manufacturing method thereof
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
US9933673B2 (en) Liquid crystal display panel, array substrate and manufacturing for the same
KR20090088575A (ko) 박막 트랜지스터 기판의 제조 방법
US7733451B2 (en) Liquid crystal display, method of manufacturing the same, and apparatus manufacturing the same
US20080315188A1 (en) Apparatus and method for depositing thin film
KR101380876B1 (ko) 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치
KR20070042233A (ko) 플라스틱 액정표시장치의 제조방법
WO2016061995A1 (zh) 阵列基板的制备方法、阵列基板和显示装置
JP2002299264A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2007138301A (ja) 薄膜成膜装置
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
JP3521737B2 (ja) 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置
US20050157226A1 (en) Integrated color filter and fabricating method thereof
JP3747828B2 (ja) 電気光学装置及びその製造方法
JP4190259B2 (ja) アクティブマトリクス基板、その製造方法および表示装置
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR101317903B1 (ko) 스퍼터 장치와 이를 이용한 어레이 기판의 제조 방법
JPH04299866A (ja) アクティブマトリクス液晶ディスプレイの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6