JP2007138301A - 薄膜成膜装置 - Google Patents
薄膜成膜装置 Download PDFInfo
- Publication number
- JP2007138301A JP2007138301A JP2006334701A JP2006334701A JP2007138301A JP 2007138301 A JP2007138301 A JP 2007138301A JP 2006334701 A JP2006334701 A JP 2006334701A JP 2006334701 A JP2006334701 A JP 2006334701A JP 2007138301 A JP2007138301 A JP 2007138301A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate insulating
- insulating film
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】内部を真空雰囲気に維持することが可能な成膜チャンバー35と、プラズマを発生させるための高周波電界を生成する高周波電極32およびサセプタ電極34と、所定の周波数の高周波電力を供給するプラズマ励起電源31およびバイアス電源33と、図示されない加熱手段と、成膜チャンバー35内部にガス導入管36を介して所望のガスを供給するガス供給手段37と、成膜チャンバー35内を所望の圧力とするよう排気を行うガス排気手段38と、各部を制御する制御部39とを有する構成となっている。
【選択図】 図3
Description
(1)基板バイアス電力を第1のゲート絶縁膜形成時、第2のゲート絶縁膜形成時ともに無印加状態とし、励起電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくする、
(2)基板バイアス電力を第1のゲート絶縁膜形成時、第2のゲート絶縁膜形成時ともに同一とし、励起電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくする、
(3)基板バイアス電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくし、励起電力を第1のゲート絶縁膜形成時、第2のゲート絶縁膜形成時ともに同一とする、
(4) 基板バイアス電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくし、励起電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくする。
上記のうち、基板バイアス電力および励起電力をともに印加する場合には、2周波励起プラズマCVD装置を用いる必要がある。
2 透明電極
3 ゲート電極
4 ゲート絶縁膜
5 第1のゲート絶縁膜
6 第2のゲート絶縁膜
7 半導体能動膜
8 オーミックコンタクト層
9 ソース電極
10 ドレイン電極
13 画素電極
29 基板
30 2周波励起プラズマCVD装置(薄膜成膜装置)
32 高周波電極
34 サセプタ電極
35 成膜チャンバー
Claims (4)
- 成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内に反応ガスを供給するとともに、該反応ガスを前記高周波電極と前記サセプタ電極との間に形成される第1の高周波電界によってプラズマ化して前記基板上に第1の被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記反応ガスを前記第1の高周波電界より大きな第2の高周波電界によってプラズマ化して前記第1の被膜の表面に第2の被膜を形成する工程とを順次行わせる制御部とを有することを特徴とする薄膜成膜装置。
- 前記高周波電極に所望のプラズマ励起電力を印加するとともに、前記第1の被膜を形成する際に前記サセプタ電極に印加する第1の基板バイアス電力より、前記第2の被膜を形成する際に前記サセプタ電極に印加する第2の基板バイアス電力の方を大きくすることにより、前記第1の高周波電界より前記第2の高周波電界を大きくすることを特徴とする請求項1記載の薄膜成膜装置。
- 前記第1の被膜を形成する際に前記高周波電極に印加する第1のプラズマ励起電力より、前記第2の被膜を形成する際に前記高周波電極に印加する第2のプラズマ励起電力の方を大きくすることにより、前記第1の高周波電界より前記第2の高周波電界を大きくすることを特徴とする請求項1記載の薄膜成膜装置。
- 成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内にシランガスとアンモニアガスとが第1の混合割合で混合された第1の混合ガスを供給する工程と、該第1の混合ガスを前記高周波電極と前記サセプタ電極との間に形成される高周波電界によってプラズマ化して前記基板上に第1の窒化珪素被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記第1の混合割合よりアンモニアガスの割合が大きな第2の混合割合でシランガスとアンモニアガスとが混合された第2の混合ガスを前記成膜チャンバー内に供給するとともに、前記第2の混合ガスをプラズマ化して前記第1の窒化珪素被膜の表面に第2の窒化珪素被膜を形成する工程とを順次行わせる制御部とを有することを特徴とする薄膜成膜装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334701A JP4693759B2 (ja) | 1998-10-07 | 2006-12-12 | 薄膜成膜装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1998285776 | 1998-10-07 | ||
JP28577698 | 1998-10-07 | ||
JP2006334701A JP4693759B2 (ja) | 1998-10-07 | 2006-12-12 | 薄膜成膜装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24236099A Division JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007138301A true JP2007138301A (ja) | 2007-06-07 |
JP4693759B2 JP4693759B2 (ja) | 2011-06-01 |
Family
ID=38201519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334701A Expired - Lifetime JP4693759B2 (ja) | 1998-10-07 | 2006-12-12 | 薄膜成膜装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4693759B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246211A (ja) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | Mos型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 |
WO2010038886A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 |
WO2010143609A1 (ja) * | 2009-06-12 | 2010-12-16 | 株式会社アルバック | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ |
US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
JP2021504939A (ja) * | 2017-11-21 | 2021-02-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 窒化ケイ素膜のドライエッチング速度の低減 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6350877U (ja) * | 1986-09-18 | 1988-04-06 | ||
JPS63117469A (ja) * | 1986-11-05 | 1988-05-21 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
JPH02244676A (ja) * | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 薄膜トランジスタ |
JPH046820A (ja) * | 1990-04-25 | 1992-01-10 | Casio Comput Co Ltd | 薄膜トランジスタ |
JPH04120733A (ja) * | 1990-09-12 | 1992-04-21 | Casio Comput Co Ltd | シリコン窒化膜の成膜方法 |
JPH07115062A (ja) * | 1993-08-24 | 1995-05-02 | Alps Electric Co Ltd | 薄膜の製造方法および製造装置 |
JPH09326387A (ja) * | 1996-06-06 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 薄膜形成方法及びその装置 |
-
2006
- 2006-12-12 JP JP2006334701A patent/JP4693759B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6350877U (ja) * | 1986-09-18 | 1988-04-06 | ||
JPS63117469A (ja) * | 1986-11-05 | 1988-05-21 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
JPH02244676A (ja) * | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 薄膜トランジスタ |
JPH046820A (ja) * | 1990-04-25 | 1992-01-10 | Casio Comput Co Ltd | 薄膜トランジスタ |
JPH04120733A (ja) * | 1990-09-12 | 1992-04-21 | Casio Comput Co Ltd | シリコン窒化膜の成膜方法 |
JPH07115062A (ja) * | 1993-08-24 | 1995-05-02 | Alps Electric Co Ltd | 薄膜の製造方法および製造装置 |
JPH09326387A (ja) * | 1996-06-06 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 薄膜形成方法及びその装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
JP2009246211A (ja) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | Mos型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 |
WO2010038886A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 |
WO2010143609A1 (ja) * | 2009-06-12 | 2010-12-16 | 株式会社アルバック | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ |
JPWO2010143609A1 (ja) * | 2009-06-12 | 2012-11-22 | 株式会社アルバック | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ |
JP2021504939A (ja) * | 2017-11-21 | 2021-02-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 窒化ケイ素膜のドライエッチング速度の低減 |
JP7299887B2 (ja) | 2017-11-21 | 2023-06-28 | アプライド マテリアルズ インコーポレイテッド | 窒化ケイ素膜のドライエッチング速度の低減 |
Also Published As
Publication number | Publication date |
---|---|
JP4693759B2 (ja) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4332263B2 (ja) | 薄膜トランジスタの製造方法 | |
US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
JP5308019B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
KR101199007B1 (ko) | 박막 트랜지스터 제조를 위한 저온 프로세스 | |
JP4018625B2 (ja) | 薄膜トランジスタのための多段階cvd法 | |
US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
US8178398B2 (en) | Manufacturing method of display device | |
US20070164284A1 (en) | Thin film transistor array substrate and method for manufacturing the same | |
WO2017124686A1 (zh) | Tft阵列基板结构及其制作方法 | |
WO2011056710A2 (en) | Thin film transistors having multiple doped silicon layers | |
JP4693759B2 (ja) | 薄膜成膜装置 | |
JP4243401B2 (ja) | 銅配線基板およびその製造方法ならびに液晶表示装置 | |
US8174660B2 (en) | Metal line, method of forming the same, and a display using the same | |
US20120129303A1 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
JPH08288223A (ja) | 薄膜の製造方法 | |
JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
JP4190259B2 (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
KR100351220B1 (ko) | 액티브매트릭스기판의접촉홀형성방법 | |
JP2000349292A (ja) | 薄膜トランジスタ | |
JPH0653505A (ja) | 逆スタッガ型薄膜トランジスタ及びその製造方法 | |
KR100687318B1 (ko) | Ips 모드 액정 표시 소자의 제조방법 | |
KR20020059082A (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH04299866A (ja) | アクティブマトリクス液晶ディスプレイの製造方法 | |
JP2003257991A (ja) | 半導体装置の製造方法 | |
JPH03222369A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4693759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |