KR101285903B1 - 3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same - Google Patents
3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same Download PDFInfo
- Publication number
- KR101285903B1 KR101285903B1 KR1020110097548A KR20110097548A KR101285903B1 KR 101285903 B1 KR101285903 B1 KR 101285903B1 KR 1020110097548 A KR1020110097548 A KR 1020110097548A KR 20110097548 A KR20110097548 A KR 20110097548A KR 101285903 B1 KR101285903 B1 KR 101285903B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- nitride
- oxide film
- oxygen
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 97
- 230000015654 memory Effects 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims description 153
- 229910052760 oxygen Inorganic materials 0.000 claims description 153
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 134
- 150000004767 nitrides Chemical class 0.000 claims description 78
- 230000002950 deficient Effects 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 26
- -1 oxygen ions Chemical class 0.000 claims description 19
- 239000007772 electrode material Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000008034 disappearance Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 134
- 230000008569 process Effects 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 229910002367 SrTiO Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000877463 Lanio Species 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 2
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 206010002660 Anoxia Diseases 0.000 description 1
- 241000976983 Anoxia Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007953 anoxia Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법을 제공한다. 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법은 기판; 상기 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성되고, 이종 재질로 구성되고 전도성 채널의 형성과 소멸에 따른 상태변화와 상기 상태변화에 따른 자체 선택 특성을 가지는 저항 변화층; 및 상기 저항 변화층 상부에 형성되는 상부 전극을 포함하는 저항변화 메모리를 포함한다. 따라서, 상기 저항변화 메모리는 다이오드의 선택소자가 필요 없는 자체 선택 특성과 저항변화 특성을 동시에 가진다. 이를 통해 소자의 선택성과 신뢰성 있는 데이터의 쓰기와 읽기 동작이 수행된다.Provided is a three-layer resistive change memory having a self-selective characteristic and a method of manufacturing the same. A three-layer resistive change memory having a self-selective characteristic and a manufacturing method thereof include a substrate; A lower electrode formed on the substrate; A resistance change layer formed on the lower electrode and composed of different materials and having a state change according to formation and disappearance of a conductive channel and a self-selection characteristic according to the state change; And a resistance change memory including an upper electrode formed on the resistance change layer. Accordingly, the resistance change memory has both a self-selection characteristic and a resistance change characteristic without requiring a diode selection element. This enables device selectivity and reliable write and read operations.
Description
본 발명은 비휘발성 메모리에 관한 것으로, 보다 상세하게는 다이오드의 선택소자가 필요 없는 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조 방법에 관한 것이다.The present invention relates to a nonvolatile memory, and more particularly, to a three-layer resistive change memory having a self-selection characteristic that does not require a diode selection element and a manufacturing method thereof.
최근, 디지털 정보통신 및 가전산업의 발달로 인해 기존의 전하 제어를 기반으로 한 소자의 연구는 한계점에 이른 것으로 알려지고 있다. 이러한 한계점을 극복하기 위해 상변화 및 자기장의 변화 등을 이용한 새로운 메모리 소자에 관한 연구가 진행되고 있다. 연구가 진행되는 새로운 메모리 소자들의 정보저장방식은 물질의 상태변화를 유도하여 물질 자체가 가지는 저항을 변화시키는 원리를 이용한다.Recently, due to the development of the digital information communication and home appliance industry, the research of the device based on the existing charge control is known to reach the limit. In order to overcome these limitations, researches on new memory devices using phase change and magnetic field change have been conducted. The information storage method of new memory devices under study uses the principle of changing the resistance of the material itself by inducing a change of state of the material.
비휘발성 메모리의 대표소자인 플래시 메모리의 경우, 데이터의 프로그램 및 소거 동작을 위해 높은 동작전압이 요구된다. 따라서, 45nm 이하의 선폭으로 스케일 다운(scale down)시, 인접하는 셀들 사이의 간섭으로 인해 오동작이 발생할 수 있으며, 느린 동작속도 및 과도한 소비전력이 문제가 되고 있다.In the case of a flash memory which is a representative device of a nonvolatile memory, a high operating voltage is required for program and erase operations of data. Therefore, when scaled down to a line width of 45 nm or less, malfunction may occur due to interference between adjacent cells, and a slow operation speed and excessive power consumption become a problem.
다른 비휘발성 메모리인 MRAM(Magnetic RAM)은 복잡한 제조공정 및 다층 구조, 읽기/쓰기 동작의 작은 마진으로 인해 상용화에 일정한 문제가 있다. 따라서, 이들을 대체할 수 있는 차세대 비휘발성 메모리 소자의 개발은 필수적인 연구 분야라 할 수 있다.Magnetic RAM (MRAM), another nonvolatile memory, has certain problems in commercialization due to complicated manufacturing process, multilayer structure, and small margin of read / write operation. Therefore, the development of the next generation nonvolatile memory devices that can replace them is an essential research field.
ReRAM(Resistive RAM) 소자는 박막에 상/하부 전극이 배치되고, 상/하부 전극 사이에 산화물 박막 재질의 저항변화층이 포함되는 구조를 가진다. 메모리 동작은 저항변화층에 인가되는 전압에 따라 저항변화층의 저항 상태가 변화되는 현상을 이용하여 구현된다.A resistive RAM (ReRAM) device has a structure in which upper and lower electrodes are disposed on a thin film, and a resistance change layer made of an oxide thin film is included between upper and lower electrodes. The memory operation is implemented using a phenomenon in which the resistance state of the resistance change layer is changed according to the voltage applied to the resistance change layer.
ReRAM은 이론적으로 무한대의 기록 및 재생에 따른 열화가 없고, 고속 동작이 가능하며, 비휘발성의 특징을 가진다. 따라서, 데이터의 안정성 측면에서 다른 종류의 메모리 소자에 비해 탁월한 이점을 가진다.ReRAM is theoretically free from deterioration due to infinite recording and playback, enables high speed operation, and has a non-volatile characteristic. Therefore, it has an advantage over other types of memory devices in terms of data stability.
또한, 입력펄스 인가시, 1000배 이상의 저항변화에 10ns 내지 20ns 정도의 고속동작이 가능하다. 상기 ReRAM 소자의 저항변화층은 제조공정상 단일막 구조를 갖는 경우가 대부분이므로 고집적화 및 고속화가 가능하고, 기존의 CMOS 공정과 집적공정 기술의 적용이 가능하다는 장점을 가진다. 상기 저항변화층의 재질로는 주로 이원계 산화물 또는 페로브스카이트 산화물이 이용된다.In addition, when an input pulse is applied, a high speed operation of about 10 ns to 20 ns is possible for a resistance change of 1000 times or more. Since the resistive change layer of the ReRAM device has a single film structure in the manufacturing process, it is possible to achieve high integration and high speed, and to apply the conventional CMOS process and integrated process technology. As the material of the resistance change layer, a binary oxide or a perovskite oxide is mainly used.
통상적으로 이원계 산화물 ReRAM 소자는 초기에 소정의 전압이 인가되는 과정(Electroforming: 이하 포밍)을 거치면 이원계 산화물 내부에 전도성 필라멘트(전도성 채널)가 형성되며, 이후에 전압조절을 통해 파괴 및 재생성(reset/set)의 과정을 겪게 된다. 이를 통해 이원계 산화물 내부의 필라멘트를 흐르는 전류는 제어되고 비휘발성 메모리 소자로서의 동작이 이루어진다.In general, a binary oxide ReRAM device has a conductive filament (conductive channel) formed inside a binary oxide after a process of applying a predetermined voltage (Electroforming: hereinafter), and then breaks and regenerates through voltage control. go through the process of set). This controls the current flowing through the filament inside the binary oxide and operates as a nonvolatile memory device.
대한민국 공개특허 제2006-0083368호는 저항변화층으로 조성비가 서로 다른 금속산화물이 포함된 다층막을 이용하는 ReRAM을 개시한다. 상기 금속산화물로는 ZrOx, NiOx, HfOx, TiOx, Ta2Ox, Al2Ox, La2Ox, Nb2Ox, SrTiOx, Cr 도핑된 SrTiOx 또는 Cr 도핑된 SrZrOx(x는 1.5~1.9)가 이용된다.Korean Laid-Open Patent Publication No. 2006-0083368 discloses a ReRAM using a multilayer film including metal oxides having different composition ratios as a resistance change layer. The metal oxide may be ZrO x , NiO x , HfO x , TiO x , Ta 2 O x , Al 2 O x , La 2 O x , Nb 2 O x , SrTiO x , Cr doped SrTiO x or Cr doped SrZrO x (x is 1.5-1.9) is used.
대한민국 공개특허 제2006-0106035호는 저항층으로 Cr이 도핑된 SrZr3의 페로브스카이트 산화물을 포함하는 저항변화 메모리를 개시하고 있다.Korean Patent Laid-Open Publication No. 2006-0106035 discloses a resistance change memory including a perovskite oxide of SrZr 3 doped with Cr as a resistive layer.
또한, 대한민국 공개특허 제2004-0063600호는 Ir 기판 상에 Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl 또는 TiAlN의 장벽층을 형성하고, 상기 장벽층 상에 저항층으로 Pr0 .7Ca0 .3MnO3(이하 'PCMO'라 한다) 박막을 형성하는 저항변화 메모리를 언급하고 있다. 상기 ReRAM 소자는 여러 번의 PCMO 층이 원하는 두께가 될 때까지 코팅, 베이킹 및 어닐링 공정을 반복하고 있어 전체 공정이 매우 복잡하다. 또한, 주요 공정이 대기 상태에서 이루어지므로 산화 및 표면 오염으로 인해 메모리의 특성에 영향으로 줄 수 있으며, 박막의 안정화에 한계를 가지게 되며, 상기 발명들과 같이 제작된 산화물 박막내 점결함 구조의 안정성의 제어의 한계로 인한 동작 전압 및 저항 상태의 불안정성으로 인하여 우수한 재현성을 확보하기 어려울 뿐만 아니라, 공정상의 한계로 소자 동작의 안정화에 한계를 가져오게 된다.In addition, Korean Patent Laid-Open Publication No. 2004-0063600 discloses forming a barrier layer of Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl or TiAlN on an Ir substrate, and using Pr 0 . 7 Ca 0 .3 (hereinafter referred to as 'PCMO') MnO 3 mentions the resistance RAM to form a thin film. The ReRAM device repeats the coating, baking and annealing process until several layers of PCMO have the desired thickness, which makes the overall process very complex. In addition, since the main process is performed in the atmospheric state, it may affect the characteristics of the memory due to oxidation and surface contamination, there is a limit to the stabilization of the thin film, the stability of the point defect structure in the oxide thin film manufactured as described above The instability of the operating voltage and the resistance state due to the limitation of the control makes it difficult to ensure excellent reproducibility, and the limitation of the process leads to the stabilization of device operation.
또한, 상술한 특허들은 직교막대 어레이 구조를 구현하기 위하여 필연적으로 발생하는 누설전류의 문제를 해결하기 위해 추가적인 선택소자가 필요하며, 이는 소자 scale down 관점에서 불리한 요소로 작용한다. 이를 개선하기 위해 트랜지스터 대신에 다이오드를 채용하고 있으며, 1D(Diode) 1R(Resistance)의 구조를 이루게 된다. 그러나, 1D 1R 구조라 하더라도 소정의 면적에 다수의 기능성 소자가 이식되어야 하며, 칩의 면적을 감소시켜야 하는 당면과제를 해결하는데 여전한 문제점으로 나타난다.In addition, the above-described patents require an additional selection device to solve the problem of leakage current inevitably in order to implement the cross-bar array structure, which is a disadvantage in terms of device scale down. To improve this problem, diodes are used instead of transistors, and a structure of 1D (Diode) and 1R (Resistance) is achieved. However, even in the 1D 1R structure, a number of functional devices must be implanted in a predetermined area, and still appear as a problem to solve the problem of reducing the area of the chip.
본 발명이 해결하고자 하는 기술적 과제는 다이오드의 선택소자가 필요 없는 3층 저항변화 메모리 및 이의 제조방법을 제공함에 있다.The technical problem to be solved by the present invention is to provide a three-layer resistive change memory and a method of manufacturing the same that does not require a diode selection element.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 기판; 상기 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성되고, 이종 재질로 구성되고 전도성 채널의 형성과 소멸에 따른 상태변화와 상기 상태변화에 따른 자체 선택 특성을 가지는 저항 변화층; 및 상기 저항 변화층 상부에 형성되는 상부 전극을 포함하는 저항변화 메모리를 제공한다.One aspect of the present invention to achieve the above technical problem is a substrate; A lower electrode formed on the substrate; A resistance change layer formed on the lower electrode and composed of different materials and having a state change according to formation and disappearance of a conductive channel and a self-selection characteristic according to the state change; And an upper electrode formed on the resistance change layer.
상기 전도성 채널은 산소 공공에 의해 형성되는 것을 특징으로 한다.The conductive channel is formed by oxygen vacancy.
상기 저항 변화층은, 상기 하부 전극 상에 형성된 제1 산소 결핍 산화막; 상기 제1 산소 결핍 산화막 상부에 형성된 도전막; 및 상기 도전막 상에 형성된 제2 산소 결핍 산화막을 포함하고, 상기 도전막은 산소이온의 흡수 및 방출을 통해 상기 제1 산소 결핍 산화막 및 제2 산소 결핍 산화막 내부에 전도성 채널을 생성 및 소멸시키는 것을 특징으로 한다.The resistance change layer may include a first oxygen deficient oxide film formed on the lower electrode; A conductive film formed on the first oxygen depleted oxide film; And a second oxygen deficient oxide film formed on the conductive film, wherein the conductive film generates and dissipates a conductive channel in the first oxygen depleted oxide film and the second oxygen deficient oxide film through absorption and release of oxygen ions. It is done.
상기 제1 산소 결핍 산화막 또는 상기 제2 산소 결핍 산화막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다.The first oxygen deficient oxide film or the second oxygen deficient oxide film may include Ti oxide, Mg oxide, Ni oxide, Zn oxide, Hf oxide, Ta oxide, Al oxide, W oxide, Cu oxide, or Ce oxide.
상기 도전막은 도전성 산화막, 도전성 질화막 또는 도전성 질산화막을 포함할 수 있다.The conductive film may include a conductive oxide film, a conductive nitride film, or a conductive nitride oxide film.
상기 도전성 산화막은 상기 제1 산소 결핍 산화막 및 상기 제2 산소 결핍 산화막보다 낮은 산소 분율을 가지는 것을 특징으로 한다.The conductive oxide film has a lower oxygen fraction than the first oxygen deficient oxide film and the second oxygen deficient oxide film.
상기 도전성 산화막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함하고, 상기 도전성 질화막은 Ti 질화물, Mg 질화물, Ni 질화물, Zn 질화물, Hf 질화물, Ta 질화물, Al 질화물, W 질화물, Cu 질화물 또는 Ce 질화물을 포함하고, 상기 도전성 질산화막은 Ti 질산화물, Mg 질산화물, Ni 질산화물, Zn 질산화물, Hf 질산화물, Ta 질산화물, Al 질산화물, W 질산화물, Cu 질산화물 또는 Ce 질산화물을 포함할 수 있다.The conductive oxide film includes Ti oxide, Mg oxide, Ni oxide, Zn oxide, Hf oxide, Ta oxide, Al oxide, W oxide, Cu oxide or Ce oxide, and the conductive nitride film includes Ti nitride, Mg nitride, Ni nitride, Zn nitride, Hf nitride, Ta nitride, Al nitride, W nitride, Cu nitride or Ce nitride, wherein the conductive nitride oxide film includes Ti nitride, Mg nitride, Ni nitride, Zn nitride, Hf nitride, Ta nitride, Al nitride, W Nitride, Cu nitrate or Ce nitrate.
상기 제1 산소 결핍 산화막 및 상기 제2 산소 결핍 산화막은 Ti 산화물을 포함하고, 상기 도전막은 TiOyN1 -y(0≤y≤0.5)를 포함할 수 있다.The first oxygen deficient oxide film and the second oxygen deficient oxide film may include Ti oxide, and the conductive film may include TiO y N 1 -y (0 ≦ y ≦ 0.5).
상기 하부 전극은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 어느 하나 또는 TiN 또는 WN을 포함하는 질화물 전극물질을 포함할 수 있다.The lower electrode may include a nitride electrode material including TiN or WN or at least one selected from the group consisting of Pt, Au, Al, Cu, Ti, and alloys thereof.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 제1 산소 결핍 산화막을 형성하는 단계; 상기 제1 산소 결핍 산화막 상에 도전막을 형성하는 단계; 상기 도전막 상에 제2 산소 결핍 산화막을 형성하는 단계; 및 상기 제2 산소 결핍 산화막 상에 상부 전극을 형성하는 단계를 포함하고, 상기 도전막은 산소이온의 흡수 및 방출을 통해 상기 제1 산소 결핍 산화막 및 제2 산소 결핍 산화막 내부에 전도성 채널을 생성 및 소멸시키는 것을 특징으로 하는 저항변화 메모리의 제조방법을 제공한다.Another aspect of the present invention to achieve the above technical problem is to form a lower electrode on the substrate; Forming a first oxygen deficient oxide film on the lower electrode; Forming a conductive film on the first oxygen deficient oxide film; Forming a second oxygen deficient oxide film on the conductive film; And forming an upper electrode on the second oxygen depleted oxide film, wherein the conductive film generates and dissipates a conductive channel in the first oxygen depleted oxide film and the second oxygen deficient oxide film through absorption and release of oxygen ions. It provides a method of manufacturing a resistance change memory characterized in that.
상기 상부 전극을 형성하는 단계 이후에, 열처리하는 단계를 더 포함할 수 있다.After the forming of the upper electrode, the method may further include a heat treatment.
상술한 바와 같이 본 발명에 따르면, 저항 변화층은 이종의 재질로 구성된다. 또한, 상기 저항 변화층은 2개의 산소 결핍 산화막과 상기 2개의 산소 결핍 산화막 사이에 형성된 도전막으로 구성된다. 포밍 동작을 통해 산소 결핍 산화막들은 산소의 공공이 연결되게 배치된 전도성 채널을 가진다.As described above, according to the present invention, the resistance change layer is composed of different materials. Further, the resistance change layer is composed of a conductive film formed between two oxygen deficient oxide films and the two oxygen deficient oxide films. Through the forming operation, the oxygen depleted oxide films have a conductive channel arranged to connect the vacancies of oxygen.
상부 전극을 기준으로 정바이어스를 인가시 제1 산소 결핍 산화막과 전도성 질화막 사이의 계면에서 전도성 채널의 형성에 의해 특정 전압 이상에서 전류가 급격히 증가하는데, 이는 고 저항 상태에서 저 저항 상태로 물질의 저항 상태가 변화하는데 기인한다.When positive bias is applied with respect to the upper electrode, the current sharply increases above a certain voltage by the formation of a conductive channel at the interface between the first oxygen depleted oxide film and the conductive nitride film. This is due to a change in state.
그 이후에 계속 전압을 증가시킬 경우, 전도성 질화막과 제2 산소 결핍 산화막 사이의 계면에서 전도성 채널의 단절에 의해 전류가 감소하는데, 이는 저 저항 상태에서 고 저항 상태로의 물질의 저항 상태가 변화하는데 기인한다.Subsequent voltage increases thereafter result in a decrease in current due to the disconnection of the conductive channel at the interface between the conductive nitride film and the second oxygen depleted oxide film, which changes the resistance state of the material from the low resistance state to the high resistance state. Is caused.
상술한 저항변화 메모리는 다이오드의 선택소자가 필요 없는 자체 선택 특성과 저항변화 특성을 동시에 가진다. 이를 통해 소자의 선택성과 신뢰성 있는 데이터의 쓰기와 읽기 동작이 수행된다.The resistance change memory described above has both a self-selection characteristic and a resistance change characteristic without the need for a diode selection element. This enables device selectivity and reliable write and read operations.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1은 본 발명의 일 실시예에 따른 저항변화 메모리를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따라 제조된 메모리의 동작을 설명하기 위한 전압-전류 특성 그래프이다.
도 3 내지 도 7은 상기 도 2의 특성 그래프에 따른 저항변화 메모리의 물리적 거동을 설명하기 위한 개념도들이다.
도 8은 본 발명의 일 실시예에 따라 제조된 저항변화 메모리의 제1 및 제2 산소 결핍 산화막의 두께를 조절하여 전압-전류 특성을 비교한 그래프이다.
도 9는 본 발명의 일 실시예에 따라 제조된 이종접합 구조의 저항변화층을 포함하는 저항변화 메모리와 동종접합 구조의 저항변화층을 포함하는 저항변화 메모리의 전압-전류 특성을 비교한 그래프이다.1 is a cross-sectional view illustrating a resistance change memory according to an exemplary embodiment of the present invention.
2 is a graph illustrating a voltage-current characteristic for describing an operation of a memory manufactured according to an embodiment of the present invention.
3 to 7 are conceptual diagrams for describing physical behavior of the resistance change memory according to the characteristic graph of FIG. 2.
FIG. 8 is a graph comparing voltage-current characteristics by adjusting thicknesses of first and second oxygen depleted oxide layers of a resistance change memory manufactured according to an exemplary embodiment of the present invention.
FIG. 9 is a graph comparing voltage-current characteristics of a resistance change memory including a resistance change layer of a heterojunction structure and a resistance change memory including a resistance change layer of a homojunction structure according to an embodiment of the present invention. .
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like reference numerals designate like elements throughout the specification. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
실시예Example
도 1은 본 발명의 일 실시예에 따른 저항변화 메모리를 도시한 단면도이다.1 is a cross-sectional view illustrating a resistance change memory according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 실시예에 따른 저항변화 메모리는 기판(100), 상기 기판(100) 상에 위치한 하부 전극(110), 상기 하부 전극(110) 상에 위치한 저항 변화층(120) 및 상기 저항 변화층(120) 상에 위치한 상부 전극(130)을 가진다.Referring to FIG. 1, the resistance change memory according to the present embodiment includes a
상기 기판(100)은 통상의 반도체 소자 등에 적용되는 것이라면 어느 것이나 가능한 것으로 재질에 대한 특별한 한정은 불필요하다. 대표적으로 사용될 수 있는 기판(100)으로는 Si, SiO2, Si/SiO2 다층 기판 또는 폴리실리콘 기판 등이 가능할 것이다.As long as the
상기 하부 전극(110)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 하부 전극(110)은 질화물 전극 물질 또는 산화물 전극 물질일 수 있다. 질화물 전극 물질로는 TiN 또는 WN이 있으며, 산화물 전극 물질로는 In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 또는 LaNiO3 이 있다. 또한, 전극 물질의 종류에 따라 상기 하부 전극(110)은 5nm 내지 500nm의 두께로 형성될 수 있다.The
상기 하부 전극(110)은 통상의 증착 방법을 통해 형성될 수 있다. 따라서, 물리적 기상 증착법(physical vapor deposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(sputtering), 펄스 레이저 증착법(pulsed laser deposition), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착법(atomic layer deposition) 또는 분자선 에피택시 증착법(molecular beam epitaxy)이 가능하다.The
상기 저항 변화층(120)은 제1 산소 결핍 산화막(121), 도전막(123) 및 제2 산소 결핍 산화막(125)을 가진다.The
상기 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)은 내부에 산소 공공을 가지는 비화학양론 구조를 가진다.The first oxygen depleted
제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)은 상호간에 동일한 산소 비율을 가지거나, 상이한 산소 비율을 가질 수 있다.The first oxygen depleted
즉. 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)은 상호간에 동일한 산소 공공 밀도(Oxygen Vacancy Density)를 가지거나, 상이한 산소 공공 밀도를 가질 수 있다.In other words. The first oxygen depleted
상기 제1 산소 결핍 산화막(121) 또는 상기 제2 산소 결핍 산화막(125)은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다. 다만, 이는 특정 물질에만 국한된 것이 아니라 본 특허의 저항변화 원리를 따르는 모든 산화물에 적용 가능할 것이다.The first oxygen depleted
상기 도전막(123)은 도전성 산화막, 도전성 질화막 또는 도전성 질산화막을 포함할 수 있다. 다만, 이에 한정되지 않고 산소이온을 흡수 및 방출하여 전도성 채널을 생성 및 소멸시킬 수 있는 모든 도전막이 적용가능하다.The
상기 도전성 산화막은 상기 제1 산소 결핍 산화막 및 상기 제2 산소 결핍 산화막보다 낮은 산소 분율을 가진다. 즉 상기 도전성 산화막은 상기 제1 산소 결핍 산화막 및 상기 제2 산소 결핍 산화막보다 높은 산소 공공밀도를 가진다.The conductive oxide film has a lower oxygen fraction than the first oxygen deficient oxide film and the second oxygen deficient oxide film. That is, the conductive oxide film has a higher oxygen vacancy density than the first oxygen deficient oxide film and the second oxygen deficient oxide film.
상기 도전성 산화막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다.The conductive oxide film may include Ti oxide, Mg oxide, Ni oxide, Zn oxide, Hf oxide, Ta oxide, Al oxide, W oxide, Cu oxide, or Ce oxide.
상기 도전성 산화막은 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)과 동종물질 또는 이종물질일 수 있다. 따라서, 저항변화층(120)은 동종접합구조 또는 이종접합구조 모두 가능하다.The conductive oxide film may be the same kind or different material as the first oxygen depleted
또한, 상기 도전성 질화막은 Ti 질화물, Mg 질화물, Ni 질화물, Zn 질화물, Hf 질화물, Ta 질화물, Al 질화물, W 질화물, Cu 질화물 또는 Ce 질화물을 포함할 수 있다.In addition, the conductive nitride film may include Ti nitride, Mg nitride, Ni nitride, Zn nitride, Hf nitride, Ta nitride, Al nitride, W nitride, Cu nitride or Ce nitride.
또한, 상기 도전성 질산화막은 Ti 질산화물, Mg 질산화물, Ni 질산화물, Zn 질산화물, Hf 질산화물, Ta 질산화물, Al 질산화물, W 질산화물, Cu 질산화물 또는 Ce 질산화물을 포함할 수 있다.In addition, the conductive nitride oxide film may include Ti nitride, Mg nitride, Ni nitride, Zn nitride, Hf nitride, Ta nitride, Al nitride, W nitride, Cu nitride or Ce nitride.
바람직하게, 상기 제1 산소 결핍 산화막(121) 및 상기 제2 산소 결핍 산화막(125)은 Ti 산화물을 포함하고, 상기 도전막(123)은 TiOyN1 -y(0≤y≤0.5)를 포함할 수 있다.Preferably, the first oxygen depleted
만일, y가 0.5를 초과할 경우, TiOyN1 -y막이 충분하게 산소이온을 흡수 또는 방출할 수 없어 저항 변화가 원활하게 동작되기 곤란할 수 있다.If y exceeds 0.5, the TiO y N 1 -y film may not sufficiently absorb or release oxygen ions and thus it may be difficult for the resistance change to operate smoothly.
상기 저항 변화층(120)은 2개의 산화막들(121, 125)과 상기 2개의 산화막 사이에 위치하는 도전막(123)으로 구성되어 인가되는 바이어스에 따라 저항변화 동작이 수행된다. 동시에 상기 저항 변화층(120)은 특정 전압 이상의 바이어스의 인가에 따라 전류가 급격히 증가한다. 즉, 저항 변화층(120)의 급격한 저항변화로 인해 전류가 증가하는 현상이 발생된다.The
상술한 저항 변화는 산소 결핍 산화막(121, 125)과 도전막(123)의 계면에서 산소이온의 이동에 의해 형성된 산소 공공에 기인한다. 산소 공공은 전도성 채널(140)을 형성하고, 특정 전압 이상에서 전류가 급격히 증가하는 현상을 유발한다.The above-described resistance change is due to oxygen vacancies formed by the movement of oxygen ions at the interface between the oxygen
즉, 도전막(123)은 산소 결핍 산화막(121, 125) 내부의 산소 이온을 흡수하고 방출하는 역할을 한다. 따라서, 도전막(123)이 산소 결핍 산화막(121, 125) 내부의 산소이온을 흡수하는 경우, 산소 공공의 발생에 의한 전도성 채널이 생성된다. 또한, 도전막(123)이 산소 결핍 산화막(121, 125) 내부로 산소이온을 방출하는 경우, 산소 공공의 소멸에 의한 전도성 채널이 소멸된다.That is, the
상기 저항 변화층(120)의 형성은 통상의 증착 방법을 통해 수행된다.The
예를 들어, Ti 산화물 박막을 스퍼터링을 이용하여 증착할 경우, 원하는 산소 분율을 가진 산화막으로 형성하기 위하여 Ar 기체 대비 산소 기체의 분압비를 조절하여 수행될 수 있다.For example, when the Ti oxide thin film is deposited by sputtering, it may be performed by adjusting a partial pressure ratio of oxygen gas to Ar gas to form an oxide film having a desired oxygen fraction.
상부 전극(130)은 하부 전극(110)과 동일하거나 다른 재질을 사용한다. 따라서, 상기 상부 전극(130)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택될 수 있다.The
또한, 상기 상부 전극(130)은 질화물 전극 물질 또는 산화물 전극 물질일 수 있다. 질화물 전극 물질로는 TiN 또는 WN이 있으며, 산화물 전극 물질로는 In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 또는 LaNiO3이 있다.In addition, the
또한, 전극 물질의 종류에 따라 상기 상부 전극(130)은 5nm 내지 500nm의 두께로 형성될 수 있다.In addition, the
이러한 상부 전극(130)은 새도우 마스크 또는 드라이 에칭 공정 또는 통상의 포토리소그래피 공정을 통해 미세 패턴화된 구조를 가질 수 있다.The
상기 상부 전극(130)은 상술한 하부 전극(110)과 동일한 방법으로 형성될 수도 있다.The
상술한 단계를 거쳐 제조된 저항변화 메모리 소자는 필요에 따라 열처리가 추가적으로 수행될 수 있다. 이를 통해 저항 변화층(120) 내의 격자의 재배열이 수행된다.The resistance change memory device manufactured through the above-described steps may be additionally heat treated as necessary. Through this, rearrangement of the lattice in the
상기 열처리는 100℃ 내지 1000℃에서 수행되며, 바람직하기로는 200℃ 내지 500℃의 온도 범위에서 1분 내지 24시간, 바람직하기로는 30분 내지 1시간 동안 수행된다.The heat treatment is carried out at 100 ℃ to 1000 ℃, preferably in the temperature range of 200 ℃ to 500
이때, 상기 열처리는 100Torr 내지 500Torr의 질소 분압 또는 산소 분압이 인가되는 가스 분위기에서 수행되거나 진공 하에서 수행된다.At this time, the heat treatment is performed in a gas atmosphere to which a nitrogen partial pressure or an oxygen partial pressure of 100 Torr to 500 Torr is applied or under vacuum.
상기 열처리를 통하여 산소 결핍 산화막들(121, 125)을 포함하는 저항 변화층(120) 내의 격자들은 재배열된다.The lattice in the
만일 열처리가 상술한 범위 미만에서 수행되면 산화막들(121, 125)을 포함하는 저항 변화층(120) 내의 격자의 재배열이 원활하지 못하는 문제가 발생하고, 이와 반대로 상술한 범위를 상회하면 저항 변화층(120) 내의 각 산화막의 조성이 틀려지거나 산소가 외부로 빠져나오는 문제가 발생한다.
If the heat treatment is performed within the above-described range, the rearrangement of the lattice in the
제조예Manufacturing example 1 One
하부 전극은 백금으로 구성되며 약 100nm의 두께를 가진다. 또한, 하부 전극 상에는 저항 변화층이 형성된다.The lower electrode consists of platinum and has a thickness of about 100 nm. In addition, a resistance change layer is formed on the lower electrode.
저항 변화층을 구성하는 제1 산소 결핍 산화막은 TiO1 .8로 구성되며, 약 5nm의 두께를 가진다. 제1 산소 결핍 산화막 상부에 형성되는 도전막은 TiO0 .1N0 .9로 구성되며, 약 10nm의 두께를 가진다. 또한, 제2 산소 결핍 산화막은 상기 제1 산소 결핍 산화막과 실질적으로 동일한 조성과 두께를 가진다. 따라서, 제2 산소 결핍 산화막은 TiO1 .8로 구성되며, 약 5nm의 두께를 가진다.The first oxygen-deficient oxide layer constituting the resistance change layer is composed of TiO 1 .8, it has a thickness of about 5nm. The first conductive layer is composed of TiO 0 N 0 .1 .9 formed in the oxygen-deficient oxide layer thereon, having a thickness of about 10nm. Further, the second oxygen deficient oxide film has a composition and thickness substantially the same as that of the first oxygen deficient oxide film. Thus, the second consists of an oxygen-deficient oxide is TiO 1 .8, has a thickness of about 5nm.
또한, 저항 변화층 상부에는 상부 전극이 형성된다. 상부 전극의 재질은 백금이며, 약 100nm의 두께를 가진다.In addition, an upper electrode is formed on the resistance change layer. The material of the upper electrode is platinum and has a thickness of about 100 nm.
상술한 구성을 가지는 저항변화 메모리의 상/하부 전극에 전압을 인가하고 흐르는 전류를 측정한다.
The voltage is applied to the upper and lower electrodes of the resistance change memory having the above-described configuration, and the current flowing therein is measured.
제조예Manufacturing example 2 2
제1 산소 결핍 산화막 및 제2 산소 결핍 산화막의 두께를 20nm로 형성한 것을 제외하고, 상기 제조예 1과 동일하게 수행하여 저항변화 메모리를 제조한다.
A resistance change memory was fabricated in the same manner as in Preparation Example 1, except that the thicknesses of the first oxygen deficient oxide film and the second oxygen deficient oxide film were 20 nm.
제조예Manufacturing example 3 3
제1 산소 결핍 산화막 및 제2 산소 결핍 산화막의 두께를 30nm로 형성한 것을 제외하고, 상기 제조예 1과 동일하게 수행하여 저항변화 메모리를 제조한다.
A resistance change memory was fabricated in the same manner as in Preparation Example 1 except that the thicknesses of the first oxygen deficient oxide film and the second oxygen deficient oxide film were formed to be 30 nm.
비교예Comparative example 1 One
Ti00 .1N0 .9 도전막 대신 제1 산소 결핍 산화막 및 제2 산소 결핍 산화막보다 산소분율이 낮은 TiO1 .39 산소 결핍 산화막을 30nm의 두께로 형성한 것을 제외하고, 상기 제조예 3과 동일하게 수행하여 저항변화 메모리를 제조한다.
Ti0 0 .1 N 0 .9 conductive film instead of the first oxygen-deficient oxide layer and a second oxygen fraction is lower than the oxygen-deficient oxide TiO 1 .39 anoxia oxide layer except that formed in a thickness of 30nm, and Preparative Example 3 Do the same to manufacture a resistance change memory.
실험예Experimental Example 1 One
상기 제조예 1에서 얻어진 저항변화 메모리의 전압-전류 특성을 측정하여 도 2에 나타내었다.The voltage-current characteristics of the resistance change memory obtained in Preparation Example 1 were measured and shown in FIG. 2.
도 2는 본 발명의 일 실시예에 따라 제조된 저항변화 메모리의 동작을 설명하기 위한 전압-전류 특성 그래프이다.2 is a graph illustrating a voltage-current characteristic for describing an operation of a resistance change memory manufactured according to an exemplary embodiment of the present invention.
도 2를 참조하면, 상기 제조예 1에서 제조된 저항변화 메모리 소자를 음전압에서 출발하여 양전압까지 서서히 단계별로 인가하거나, 양전압에서 출발하여 음전압까지 서서히 단계별로 인가한다.Referring to FIG. 2, the resistance change memory device manufactured in Preparation Example 1 is gradually applied to a negative voltage starting from a negative voltage or gradually applied to a negative voltage starting from a positive voltage.
도 3 내지 도 7은 상기 도 2의 특성 그래프에 따른 저항변화 메모리의 물리적 거동을 설명하기 위한 개념도들이다.3 to 7 are conceptual diagrams for describing physical behavior of the resistance change memory according to the characteristic graph of FIG. 2.
먼저, 도 2 및 도 3을 참조하면, 포밍 동작의 수행을 통해 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)은 산소 공공으로 구성된 다수의 전도성 채널(140)이 형성한다.First, referring to FIGS. 2 and 3, a plurality of
포밍 동작은 초기에 저항변화 메모리가 형성된 이후에 수행된다. 이는 펄스 또는 특정 레벨 이상의 바이어스를 인가하여 산소 결핍 산화막들(121, 125)에 산재해 있는 산소 공공을 전계의 방향에 따라 정렬하는 과정이다. 이를 통해 산소 공공의 전도성 채널(140)이 형성된다.The forming operation is performed after the resistance change memory is initially formed. This is a process of aligning the oxygen vacancy scattered in the oxygen
계속해서 상부 전극(130)으로부터 하부 전극(110)으로 정 바이어스를 인가하면, 특정 전압 이상에서 전류는 급격히 증가한다. 이는 산소 공공에 의해 형성된 전도성 채널(140)을 통해 전하가 이동하는 현상으로 설명된다.Subsequently, when a positive bias is applied from the
이는 제1 산소 결핍 산화막(121) 내부의 산소이온이 도전막(123) 쪽으로 이동하여 전류 경로(current path)가 형성되어 전도성 채널(140)이 생성되는 셋(set) 과정이 나타나게 된다. 즉, 도전막(123)이 제1 산소 결핍 산화막(121) 내부의 산소이온을 흡수하여 발생된 산소공공에 의해 전류 경로가 형성된다.This results in a set process in which oxygen ions in the first oxygen depleted
도 2 및 도 4를 참조하면, 다시, 제1 문턱 전압(Vth1) 이상의 전압을 인가하는 경우, 전압의 증가에 따라 전류가 감소하는 현상이 발생한다. 이후 제1 문턱 접압과 제2 문턴 전압(Vth2) 사이의 전압(Vth1< V ≤ Vth2)을 인가하는 경우, 저항값이 증가하는 현상은 저 저항 상태(LRS)에서 고 저항 상태(HRS)로의 전환을 의미한다.Referring to FIGS. 2 and 4, when a voltage equal to or greater than the first threshold voltage V th1 is applied again, a phenomenon in which the current decreases with increasing voltage occurs. Since the first threshold contact pressure and the second munteon voltage (V th2) When applying a voltage (V th1 <V ≤ V th2 ) between, a phenomenon that the resistance value is increased, the high resistance state (HRS in the low resistance state (LRS) Means a conversion to).
이는 도전막(123)에 흡수되었던 산소 이온이 방출되어 제2 산소 결핍 산화막(125) 내부로 이동하며 기 형성된 전류 경로를 단절시켜 전도성 채널(140)을 파괴하는 리셋(reset) 과정이 나타나게 된다.This results in a reset process in which oxygen ions that have been absorbed by the
계속해서 상부 전극(130) 및 하부 전극(110) 사이에 인가되는 정바이어스의 레벨을 감소시킨다. 지속적인 감소는 상부 전극(130)과 하부 전극(110) 사이에 부바이어스가 인가될 때까지 진행된다. 특히, 특정 레벨 이하로 부바이어스가 인가되면, 전류가 음의 값으로 급격히 증가한다.Subsequently, the level of positive bias applied between the
도 2 및 도 5를 참조하면, 이는 부바이어스가 인가되는 동안, 전도성 채널(140)이 회복된 것으로 설명된다. 즉, 부바이어스의 인가에 의해 상부 전극(110)에는 음의 전압이 인가되고 제2 산소 결핍 산화막(125) 내부의 산소이온이 도전막(123) 쪽으로 이동한다. 이는 도전막(123)과 제2 산소 결핍 산화막(125) 사이의 계면에 단절되었던 전류 경로가 산소 이온이 도전막(123)에 흡수됨으로써 다시 형성됨을 의미한다. 따라서, 계면의 전도성 채널(140)은 회복된다.2 and 5, this is described as the
이를 근거로 특정 레벨 이하의 부바이어스가 인가되면, 전류가 음의 값으로 급격히 증가하는 현상이 발생한다. 이는 회복된 채널을 통해 전하가 이동하는 현상에 기인한 것이다. 이를 셋(set) 상태라 지칭한다.Based on this, when a sub-bias below a certain level is applied, a phenomenon in which the current rapidly increases to a negative value occurs. This is due to the movement of charge through the recovered channel. This is called a set state.
도 2 및 도 6을 참조하면, 계속해서 부바이어스의 인가를 심화시켜서 제3 문턱 전압 Vth3 이하의 레벨로 진입시킨다. 즉, 상부 전극(130)에는 음의 전압이 인가되고, 하부 전극(110)에는 양의 전압이 인가된다.2 and 6, the application of the sub bias is further deepened to enter the level below the third threshold voltage V th3 . That is, a negative voltage is applied to the
음의 전압이 인가되는 제2 산소 결핍 산화막(125)과 도전막(123)의 계면에서 제2 산소 결핍 산화막(125) 내부로 산소 이온의 이동은 발생하지 않는다.At the interface between the second oxygen
반면, 양의 전압이 인가되는 제1 산소 결핍 산화막(121)과 도전막(123)의 계면으로부터 제1 산소 결핍 산화막(121) 내부로 산소 이온들이 이동한다. 따라서, 전도성 채널(140)은 순차적으로 단절된다.On the other hand, oxygen ions move into the first oxygen depleted
따라서, 음의 바이어스 값이 감소할수록 전류량이 감소하는 부저항 상태로 진입한다. 이는 음의 바이어스 값의 절대 값이 증가 할수록 전류량이 감소하는 부저항 상태이며, 저항변화 메모리가 리셋(reset) 과정이다.Therefore, as the negative bias value decreases, the current enters the negative resistance state where the amount of current decreases. This is a negative resistance state where the amount of current decreases as the absolute value of the negative bias value increases, and the resistance change memory is a reset process.
인가되는 부바이어스의 레벨이 제4 문턱전압(Vth4) 이하로 감소하면, 제1 산소 결핍 산화막(121)과 도전막(123)의 계면에서 대부분의 전도성 채널(140)은 단절된다.When the level of the applied sub bias decreases below the fourth threshold voltage V th4 , most of the
즉, 도전막(123)에 흡수되었던 산소 이온들이 제1 산소 결핍 산화막(121)의 내부로 방출되면서 전류 경로가 대부분 단절된다. 따라서 형성된 다수의 전도성 채널들(140)은 상기 계면에서 단절된다. 이는 저항 변화층(120)이 높은 저항 상태로 진입함을 의미한다. 이를 리셋(reset) 상태라 지칭한다.That is, as oxygen ions absorbed in the
도 2 및 도 7을 참조하면, 상부 전극(130)과 하부 전극(110) 사이에 인가되는 바이어스를 서서히 증가시킨다.2 and 7, the bias applied between the
바이어스가 서서히 증가되는 경우, 단절된 제1 산소 결핍 산화막(121)과 도전막(123)의 전도성 채널(140)은 서서히 회복된다. 특히, 상부 전극(130)과 하부 전극(110) 사이에 정바이어스가 인가되면, 특정 전압 이상에서 전류는 급격히 증가한다. 즉, 제1 산소 결핍 산화막(121)의 내부에 있던 산소 이온이 도전막(123) 쪽으로 이동하며 전류 경로를 형성한다. 따라서, 계면에서 단절된 전도성 채널(140)은 다시 회복되는 셋(set) 과정이 나타나게 된다.When the bias is gradually increased, the disconnected first oxygen depleted
즉, 본 발명의 3층 구조가 메모리로 동작할 수 있는 것은 도 4 및 도 6에서 개시된 바와 같이 서로 다른 고 저항 상태가 Vth1과 Vth2 사이의 동일한 읽기 전압에 의해 측정되는 전류값이 다르기 때문이다.That is, the three-layer structure of the present invention can operate as a memory because different high resistance states as described in FIGS. 4 and 6 have different current values measured by the same read voltage between V th1 and V th2. to be.
도 4의 고 저항 상태의 경우는 상기 읽기 전압에 의해도 변화가 발생하지 않아 상대적으로 전류가 흐르지 않게 된다.In the case of the high resistance state of FIG. 4, no change occurs due to the read voltage, such that current does not flow relatively.
도 6의 고 저항 상태의 경우 상기 읽기 전압에 의해 제1 산소 결핍 산화층(121)과 도성막(123) 사이의 전도성 채널(140)이 도 2의 set 과정을 통해 회복되어 저 저항 상태로 전환이 발생하고 이는 상대적으로 전류가 잘 흐르는 것으로 나타나게 된다.In the high resistance state of FIG. 6, the
따라서 읽기 전압을 인가하였을 때, 측정되는 전류의 높낮이를 가지고 저항변화 메모리의 상태를 판단할 수 있게 되고 이를 디지털 신호로 사용하여 메모리 동작을 가능하게 한다.Therefore, when the read voltage is applied, the state of the resistance change memory can be determined with the height of the measured current, and the memory operation can be used by using this as a digital signal.
본 발명에서 저항 변화층(120)은 일정 읽기 전압에 의해 자체 선택 특성을 가지고 있다. 또한, 실제로 데이터를 저장하는 상태는 도 4 및 도 6의 상태에서와 같이 고 저항 상태를 유지한다. In the present invention, the
즉, 고 저항 상태를 유지하는 메모리 셀로 인해 누설 전류 차단 및 인접 셀 간의 간섭을 차단된다. 이는 기존의 저항변화 메모리의 구조에서 낮은 저항 상태로 전환된 인접 셀의 간섭에 의해 기생 경로(path)가 발생하여 누설 전류 증가 및 메모리 오작동이 발생 하는 것을 원천적으로 차단할 수 있게 되는 것이다.That is, the memory cell maintaining a high resistance state blocks the leakage current and the interference between adjacent cells. In this structure, parasitic paths are generated due to interference of adjacent cells that are converted to low resistance states in the structure of the conventional resistance change memory, thereby preventing leakage current increases and memory malfunctions.
따라서, 쓰기 또는 읽기 동작을 원하는 특정의 메모리 셀에 대한 선택성을 향상시킬 수 있으며, 이를 통해 인접한 메모리 셀들 사이의 간섭 현상 또는 누설 전류에 의한 오동작이 효율적으로 방지될 수 있다.
Therefore, the selectivity of a specific memory cell for which a write or read operation is desired can be improved, and thus, a malfunction due to interference or leakage current between adjacent memory cells can be effectively prevented.
실험예Experimental Example 2 2
상기 제조예 1, 제조예 2 및 제조예 3에서 얻어진 저항변화 메모리의 전압-전류 특성을 측정하여 도 8에 나타내었다.The voltage-current characteristics of the resistance change memories obtained in Preparation Examples 1, 2 and 3 were measured and shown in FIG. 8.
도 8은 본 발명의 일 실시예에 따라 제조된 저항변화 메모리의 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)의 두께를 조절하여 전압-전류 특성을 비교한 그래프이다.8 is a graph comparing voltage-current characteristics by controlling the thicknesses of the first oxygen depleted
도 8을 참조하면, 도전막(123)의 두께는 고정시키고, 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)의 두께를 높일수록 동작 전류는 낮아짐을 알 수 있다.Referring to FIG. 8, it can be seen that as the thickness of the
따라서, 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)의 두께를 조절하여 메모리 동작 전류를 손쉽게 조절할 수 있다.Therefore, the memory operating current can be easily adjusted by controlling the thicknesses of the first oxygen depleted
또한, 제1 산소 결핍 산화막(121) 및 제2 산소 결핍 산화막(125)의 두께를 다르게 하여 전압의 극성에 따른 비대칭 특성을 보여 줄 수 있다.
In addition, the thickness of the first oxygen depleted
실험예Experimental Example 3 3
상기 제조예 3 및 비교예 1에서 얻어진 저항변화 메모리의 전압-전류 특성을 측정하여 도 9에 나타내었다.The voltage-current characteristics of the resistance change memories obtained in Preparation Example 3 and Comparative Example 1 were measured and shown in FIG. 9.
도 9는 본 발명의 일 실시예에 따라 제조된 이종접합 구조의 저항변화층을 포함하는 저항변화 메모리와 동종접합 구조의 저항변화층을 포함하는 저항변화 메모리의 전압-전류 특성을 비교한 그래프이다.FIG. 9 is a graph comparing voltage-current characteristics of a resistance change memory including a resistance change layer of a heterojunction structure and a resistance change memory including a resistance change layer of a homojunction structure according to an embodiment of the present invention. .
도 9를 참조하면, TiO1.8/TiO1.39/TiO1.8의 동종 접합으로 이루어진 저항 변화층을 포함하는 저항변화 메모리(비교예 1)에 비하여 TiO1.8/TiO0.1N0.9/TiO1.8의 이종 접합으로 이루어진 저항 변화층을 포함하는 저항변화 메모리(제조예 3)의 동작 전류값이 낮음을 보여준다.Referring to FIG. 9, a heterojunction of TiO 1.8 / TiO 0.1 N 0.9 / TiO 1.8 is made compared to a resistance change memory including a resistance change layer including a homogeneous junction of TiO 1.8 / TiO 1.39 / TiO 1.8 (Comparative Example 1). It shows that the operating current value of the resistance change memory (Production Example 3) including the resistance change layer is low.
이는 초기 상태에서의 포밍과 반복적인 스위칭 set 과정에서 전도성 채널이 형성될 때, 전도성 질산화막이 산소 이온의 이동을 방해하여 과도한 전류밀도 용량을 가지는 전도성 채널의 형성을 제한하기 때문이다.
This is because, when the conductive channel is formed during the initial forming and the repetitive switching set, the conductive nitric oxide blocks the movement of oxygen ions to limit the formation of the conductive channel having excessive current density capacity.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the present invention is not limited to the disclosed exemplary embodiments, and various changes and modifications may be made by those skilled in the art without departing from the scope and spirit of the invention. Change is possible.
100: 기판 110: 하부 전극
120: 저항 변화층 121: 제1 산소 결핍 산화막
123: 도전막 125: 제2 산소 결핍 산화막
130: 상부 전극 140: 전도성 채널100: substrate 110: lower electrode
120: resistance change layer 121: first oxygen depleted oxide film
123: conductive film 125: second oxygen depleted oxide film
130: upper electrode 140: conductive channel
Claims (11)
상기 기판 상에 형성된 하부 전극;
상기 하부 전극 상에 형성되고, 제1 산소 결핍 산화막; 제2 산소 결핍 산화막; 및 상기 제1 산소 결핍 산화막과 상기 제2 산소 결핍 산화막 사이에 개재된 도전막을 포함하는 저항 변화층; 및
상기 저항 변화층 상부에 형성된 상부 전극을 포함하되,
상기 저항 변화층은 상기 도전막의 재질이 상기 제1 산소 결핍 산화막 및 제2 산소 결핍 산화막과 다른 이종 재질로 구성된 이종접합 구조이고,
상기 저항 변화층은 상기 도전막의 산소이온의 흡수 및 방출을 통해 상기 제1 산소 결핍 산화막 및 제2 산소 결핍 산화막 내부에 산소 공공에 의한 전도성 채널을 생성 및 소멸시킴으로써 저항상태가 변화하며, 상기 저항상태의 변화에 따라 자체 선택 특성을 가지는 저항변화 메모리.Board;
A lower electrode formed on the substrate;
A first oxygen deficient oxide film formed on the lower electrode; A second oxygen deficient oxide film; And a conductive film interposed between the first oxygen deficient oxide film and the second oxygen deficient oxide film. And
Including an upper electrode formed on the resistance change layer,
The resistance change layer is a heterojunction structure in which the material of the conductive film is made of a heterogeneous material different from the first oxygen depleted oxide film and the second oxygen deficient oxide film,
The resistance change layer may change a resistance state by generating and dissipating a conductive channel by oxygen vacancies in the first oxygen depleted oxide film and the second oxygen deficient oxide film through absorption and release of oxygen ions of the conductive film. Resistance change memory that has its own selection characteristics according to the change of.
상기 제1산소 결핍 산화막과 제2산소 결핍 산화막은 서로 동일하거나, 상이한 산소 공공 밀도를 가지는 금속 산화물막인 것을 특징으로 하는 저항변화 메모리.The method of claim 1,
And the first oxygen deficient oxide film and the second oxygen deficient oxide film are metal oxide films having the same or different oxygen vacancy densities.
상기 제1 산소 결핍 산화막 또는 상기 제2 산소 결핍 산화막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함하는 저항변화 메모리.The method of claim 1,
And the first oxygen depleted oxide film or the second oxygen deficient oxide film includes Ti oxide, Mg oxide, Ni oxide, Zn oxide, Hf oxide, Ta oxide, Al oxide, W oxide, Cu oxide, or Ce oxide.
상기 도전막은 도전성 산화막, 도전성 질화막 또는 도전성 질산화막을 포함하는 저항변화 메모리.The method of claim 1,
The conductive film may include a conductive oxide film, a conductive nitride film, or a conductive nitride oxide film.
상기 도전성 산화막은 상기 제1 산소 결핍 산화막 및 상기 제2 산소 결핍 산화막보다 높은 산소 공공 밀도를 가지는 금속 산화물막인 것을 특징으로 하는 저항변화 메모리.The method of claim 5,
And the conductive oxide film is a metal oxide film having a higher oxygen vacancy density than the first oxygen deficient oxide film and the second oxygen deficient oxide film.
상기 도전성 산화막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함하고,
상기 도전성 질화막은 Ti 질화물, Mg 질화물, Ni 질화물, Zn 질화물, Hf 질화물, Ta 질화물, Al 질화물, W 질화물, Cu 질화물 또는 Ce 질화물을 포함하고,
상기 도전성 질산화막은 Ti 질산화물, Mg 질산화물, Ni 질산화물, Zn 질산화물, Hf 질산화물, Ta 질산화물, Al 질산화물, W 질산화물, Cu 질산화물 또는 Ce 질산화물을 포함하는 저항변화 메모리.The method according to claim 6,
The conductive oxide film includes Ti oxide, Mg oxide, Ni oxide, Zn oxide, Hf oxide, Ta oxide, Al oxide, W oxide, Cu oxide or Ce oxide,
The conductive nitride film includes Ti nitride, Mg nitride, Ni nitride, Zn nitride, Hf nitride, Ta nitride, Al nitride, W nitride, Cu nitride or Ce nitride,
The conductive nitride oxide film includes Ti nitride, Mg nitride, Ni nitride, Zn nitride, Hf nitride, Ta nitride, Al nitride, W nitride, Cu nitride or Ce nitride.
상기 제1 산소 결핍 산화막 및 상기 제2 산소 결핍 산화막은 Ti 산화물을 포함하고, 상기 도전막은 TiOyN1-y(0≤y≤0.5)를 포함하는 저항변화 메모리.The method of claim 1,
And the first oxygen depleted oxide film and the second oxygen depleted oxide film include Ti oxide, and the conductive film includes TiO y N 1-y (0 ≦ y ≦ 0.5).
상기 하부 전극은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 어느 하나 또는 TiN 또는 WN을 포함하는 질화물 전극물질을 포함하는 저항변화 메모리.The method of claim 1,
The lower electrode includes a nitride electrode material including TiN or WN or at least one selected from the group consisting of Pt, Au, Al, Cu, Ti, and alloys thereof.
상기 하부 전극 상에 제1 산소 결핍 산화막, 도전막 및 제2 산소 결핍 산화막을 순차로 형성하는 단계; 및
상기 제2 산소 결핍 산화막 상에 상부 전극을 형성하는 단계를 포함하되,
상기 도전막의 재질이 상기 제1 산소 결핍 산화막 및 제2 산소 결핍 산화막과 다른 이종 재질로 구성되고,
상기 제1산소 결핍 산화막과 제2산소 결핍 산화막은 서로 동일하거나, 상이한 산소 공공 밀도를 가지는 금속 산화물막인 저항변화 메모리의 제조방법.Forming a lower electrode on the substrate;
Sequentially forming a first oxygen deficient oxide film, a conductive film, and a second oxygen deficient oxide film on the lower electrode; And
Forming an upper electrode on the second oxygen deficient oxide film,
The conductive film is made of a different material from the first oxygen deficient oxide film and the second oxygen deficient oxide film,
And the first oxygen deficient oxide film and the second oxygen deficient oxide film are metal oxide films having the same or different oxygen vacancy densities.
상기 상부 전극을 형성하는 단계 이후에,
열처리하는 단계를 더 포함하는 저항변화 메모리의 제조방법.The method of claim 10,
After forming the upper electrode,
The method of manufacturing a resistance change memory further comprising the step of heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110097548A KR101285903B1 (en) | 2011-09-27 | 2011-09-27 | 3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110097548A KR101285903B1 (en) | 2011-09-27 | 2011-09-27 | 3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130033707A KR20130033707A (en) | 2013-04-04 |
| KR101285903B1 true KR101285903B1 (en) | 2013-07-23 |
Family
ID=48436029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110097548A KR101285903B1 (en) | 2011-09-27 | 2011-09-27 | 3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101285903B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11329220B2 (en) | 2019-09-03 | 2022-05-10 | SK Hynix Inc. | Non-volatile memory device and method of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102074942B1 (en) | 2013-07-29 | 2020-02-10 | 삼성전자 주식회사 | Nonvolatile memory transistor and device including the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100118341A (en) * | 2009-04-28 | 2010-11-05 | 한양대학교 산학협력단 | Resistive ram and method of fabricating the same |
| KR20100133761A (en) * | 2009-06-12 | 2010-12-22 | 광주과학기술원 | Resistive random access memory device and method for fabricating the same |
| US20110006275A1 (en) * | 2009-07-13 | 2011-01-13 | Seagate Technology Llc | Non-volatile resistive sense memory |
| KR20110081490A (en) * | 2010-01-08 | 2011-07-14 | 광주과학기술원 | Nonvolatile resistance random access memory device |
-
2011
- 2011-09-27 KR KR1020110097548A patent/KR101285903B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100118341A (en) * | 2009-04-28 | 2010-11-05 | 한양대학교 산학협력단 | Resistive ram and method of fabricating the same |
| KR20100133761A (en) * | 2009-06-12 | 2010-12-22 | 광주과학기술원 | Resistive random access memory device and method for fabricating the same |
| US20110006275A1 (en) * | 2009-07-13 | 2011-01-13 | Seagate Technology Llc | Non-volatile resistive sense memory |
| KR20110081490A (en) * | 2010-01-08 | 2011-07-14 | 광주과학기술원 | Nonvolatile resistance random access memory device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11329220B2 (en) | 2019-09-03 | 2022-05-10 | SK Hynix Inc. | Non-volatile memory device and method of fabricating the same |
| US11825755B2 (en) | 2019-09-03 | 2023-11-21 | SK Hynix Inc. | Non-volatile memory device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130033707A (en) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101350979B1 (en) | Resistive memory device and Manufacturing Method for the same | |
| JP5213370B2 (en) | Nonvolatile memory device including variable resistance material | |
| KR101159075B1 (en) | Variable resistance random access memory device comprising n+ interfacial layer | |
| KR101176542B1 (en) | Nonvolatile memory device and memory array | |
| KR101338360B1 (en) | Selection device and nonvolatile memory cell including the same and method of fabricating the same | |
| US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
| KR101783086B1 (en) | Composition of memory cell with resistance-switching layers | |
| KR101457812B1 (en) | 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same | |
| KR20130097139A (en) | Composition of memory cell with resistance-switching layers | |
| JP5648126B2 (en) | Resistance change element and manufacturing method thereof | |
| Tran et al. | Self-Selection Unipolar $\hbox {HfO} _ {x} $-Based RRAM | |
| JP2017055082A (en) | Manufacturing method for nonvolatile storage device | |
| US20110233509A1 (en) | Nonvolatile memory device | |
| KR102464065B1 (en) | switching device and method of fabricating the same, and resistive random access memory having the switching device as selection device | |
| TW201212319A (en) | Composition of memory cell with resistance-switching layers | |
| KR20190055660A (en) | cross-point array device and method of fabricating the same | |
| KR101481920B1 (en) | Using metal-insulator transition selection device and nonvolatile memory cell including the same | |
| US11482667B2 (en) | Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers | |
| KR101285903B1 (en) | 3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same | |
| KR20120059195A (en) | 3-layer Resistive RAM of having self selective characteristics | |
| KR101152437B1 (en) | ReRAM of having Buffer Layer and Method of fabricating the same | |
| KR101787751B1 (en) | Resistive RAM of having Ohmic Contact Layer | |
| KR20120043343A (en) | Reram of having rectifying characteristics | |
| KR20140073679A (en) | Resistance random access memory and method for forming the same | |
| KR101039191B1 (en) | Nonvolatile memory device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160705 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |