KR101283724B1

KR101283724B1 - 무선 통신 시스템에서 다단 순환 중복 검사 코드

Info

Publication number: KR101283724B1
Application number: KR1020127012397A
Authority: KR
Inventors: 마이클 이. 버클리; 유페이 더블유. 블랭켄쉽; 브라이언 케이. 클래슨; 아지트 님밸커; 케네쓰 에이. 스튜어트
Original assignee: 모토로라 모빌리티 엘엘씨
Priority date: 2007-09-14
Filing date: 2008-09-10
Publication date: 2013-07-08
Also published as: KR101490543B1; ES2735147T3; CA2698533A1; MX2010002845A; WO2009036004A3; US20120246548A1; KR101275962B1; EP2181505A2; CN101803208B; US20120079359A1; CN101803208A; KR20120068977A; US7853857B2; US20110066927A1; CA2698533C; JP2012195956A; JP2010539797A; JP5481759B2; WO2009036004A2; US20090077447A1

Abstract

무선 통신 장치(200)는 트랜스포트 블록에 대해 제1 블록의 CRC 패리티 비트을 생성하고, 상기 제1 블록의 CRC 패리티 비트를 상기 트랜스포트 블록에 결합시키는 제1 CRC 코더, 결합 후 상기 트랜스포트 블록을 다수의 코드 블록으로 분할하는 분할 엔티티, 및 각각의 코드 블록에 대해 제2 블록의 CRC 패리티 비트를 생성하고 제2 블록의 CRC 패리티 비트를 각각의 코드 블록에 결합시키는 제2 코더를 포함한다. 상기 제1 및 제2 블록의 CRC 패리티 비트는 제1 및 제2 생성기 다항식을 기반으로 한다. 일 실시예에서, 상기 제1 및 제2 생성기 다항식은 상이하다. 다른 실시예에서, 상기 생성기 다항식들은 동일하며 상기 트랜스포트 블록은 인터리브된 다음 분할되거나 또는 상기 코드 블록은 인터리브된 다음 제2 블록의 CRC 패리티 비트를 이용하여 인코딩된다.

Description

무선 통신 시스템에서 다단 순환 중복 검사 코드{MULTI-LAYER CYCLIC REDUNDANCY CHECK CODE IN WIRELESS COMMUNICATION SYSTEM}

본 발명은 일반적으로 무선 통신에 관한 것으로, 특히, 순환 중복 검사(cyclic redundancy check: CRC) 코드를 이용하여 데이터를 코딩하는 것에 관한 것이다.

일반적으로 CRC 코딩은 무선 통신 시스템에서 전송된 데이터에서 에러를 검출하는데 사용된다. 진화 3GPP LTE 규격에서, 예를 들어, 24 CRC 패리티 비트는 전체 트랜스포트 블록(transport block: TB)을 기반으로 하여 생성하도록 제안되어 있다. 24 CRC 패리티 비트는 TB에 첨부되고, 그 이후 TB는 다수의 코드 블록들(CBs)로 분할된다. LTE 제안에서, 24 CRC 패리티 비트 또한 각 코드 블록(CB)을 기반으로 하여 계산되며 그리고 나서 24 CRC 패리티 비트는 대응하는 CB에 첨부된다. LTE 제안에서, 트랜스포트 블록을 기반으로 하여 CRC 패리티 비트를 생성할 때 그리고 코드 블록을 기반으로 하여 CRC 패리티 비트를 생성할 때 동일한 생성기 다항식(polynomial)이 사용된다. 제1 트랜스포트 CRC 인코딩은 수신 장치가 나머지 에러를 검출하는데 도움을 준다. 코드 블록의 CRC 인코딩은 터보 디코딩 프로세스의 수를 줄이거나, 터보 디코딩 반복 횟수를 줄이거나, 또는 터보 디코더의 메모리 사용을 줄이기 위해 수신 장치에 의해 사용될 수 있다고 제안되어 있다. 그런 다음 코드 블록은, 예를 들어, 터보 코드를 이용하여 채널 인코드된 다음 전송된다.

본 발명의 여러 양태, 특징 및 장점은 아래에 기술한 첨부 도면과 함께 다음의 상세한 설명을 주의 깊게 숙고하여 볼 때 본 기술 분야에서 통상의 지식을 가진 자들에게 충분히 자명해질 것이다. 도면은 명료성을 기하기 위해 간략하게 그려질 수 있으며 반드시 축척대로 도시되지 않는다.

도 1은 무선 통신 시스템을 예시한다.
도 2는 송신기를 포함하는 무선 통신 장치의 개략적인 블록도이다.
도 3은 수신기를 포함하는 무선 통신 장치의 개략적인 블록도이다.

도 1에서, 무선 통신 시스템(100)은 지리적 영역에 걸쳐 분산되어 있는 네트워크를 형성하는 하나 이상의 고정형 베이스 인프라스트럭처 유닛(base infrastructure units)을 포함한다. 베이스 유닛은 또한 액세스 포인트, 액세스 터미널, 노드-B, e노드-B, 또는 본 기술 분야에서 사용된 다른 용어로도 지칭될 수 있다. 하나 이상의 베이스 유닛(101 및 102)은 서빙 영역, 예를 들어, 셀 내에 있는 또는 셀 섹터 내에 있는 다수의 원격 유닛(103 및 110)을 위해 동작한다. 원격 유닛은 고정 유닛 또는 이동 단말일 수 있다. 원격 유닛은 또한 가입자 유닛, 이동국, 사용자, 단말, 가입자국, 사용자 장비(user equipment: UE), 터미널, 또는 본 기술 분야에서 사용된 다른 용어로도 지칭될 수 있다.

일반적으로, 베이스 유닛(101 및 102)은 시간 도메인 및/또는 주파수 도메인에서 다운링크 통신 신호(104 및 105)를 서빙 원격 유닛으로 전송한다. 원격 유닛(103 및 110)은 업링크 통신 신호(106 및 113)를 통해 하나 이상의 베이스 유닛(101 및 102)과 통신한다. 하나 이상의 베이스 유닛은 원격 유닛을 위해 동작하는 하나 이상의 송신기 및 하나 이상의 수신기를 포함할 수 있다. 원격 유닛은 또한 하나 이상의 송신기 및 하나 이상의 수신기를 포함할 수 있다.

일 실시예에서, 통신 시스템은 업링크 전송을 위한 OFDMA 또는 차세대 싱글-캐리어(single-carrier: SC) 기반 FDMA 아키텍쳐, 이를 테면, 인터리브드 FDMA (interleaved FDMA: IFDMA), 로컬라이즈드 FDMA(Localized FDMA: LFDMA), IFDMA 또는 LFDMA를 이용한 DFT-확산 OFDM(DFT-spread OFDM: DFT-SOFDM)를 이용한다. OFDM 기반 시스템에서, 무선 자원은 OFDM 심볼을 포함하고, 이 OFDM 심볼은 슬롯으로 나누어질 수 있고, 이들 슬롯은 서브-캐리어들의 그룹이다. 예시적인 OFDM 기반 프로토콜은 진화 3GPP LTE 프로토콜이다.

에러 검출은 순환 중복 검사(Cyclic Redundancy Check: CRC)를 통해 프로토콜 데이터 유닛(protocol data units), 예를 들어, 트랜스포트 블록에 대해 이루어진다. 도 2는 무선 통신 시스템에서 전송을 위해 코드 데이터를 CRC하도록 구성된 무선 통신 장치(200) 또는 무선 통신 장치의 부분이다. 도 1에서, 이러한 데이터는 기지국(101)과 원격 유닛(103) 사이에서 전송된다. 3GPP LTE 구현예에서, 데이터 또는 프로토콜 데이터 유닛은 트랜스포트 블록이다. CRC 코딩은 일반적으로 베이스 유닛 및 원격 유닛 양쪽 모두의 송신기에서 이루어진다. 도 2에서, 송신기는 트랜스포트 블록(202)에 대해 제1 블록의 CRC 패리티 비트를 생성하도록 구성된 제1 CRC 코더 엔티티(210)를 포함한다.

일반적으로 전체 트랜스포트 블록은 CRC 패리티 비트를 계산 또는 생성하는데 사용된다. 계층 1로 전달된 트랜스포트 블록에서 비트들은 a₀, a₁, a₂, a₃, ..., a_A-1 로 표시되며, 패리티 비트들은 p₀,p₁, p₂, p₃, ..., p_L _- ₁ 로 표시된다. A는 트랜스포트 블록의 크기이고 L은 패리티 비트의 개수이다. 3GPP LTE의 일 구현예에서, 제1 블록은 24 CRC 패리티 비트를 포함하는데, 즉, 더 일반적으로 말해서 블록이 몇 개의 다른 패리티 비트를 포함할 수 있을지라도 L은 24 비트로 설정된다. 패리티 비트는 제1 CRC 생성기 다항식(212)을 기반으로 하여 계산된다. 제1 블록의 CRC 패리티 비트는 일반적으로 트랜스포트 블록에 결합된다. 도 2에서, 제1 블록의 CRC 패리티 비트(204)는 트랜스포트 블록(202)에 첨부된다. 다른 실시예에서, 제1 블록의 CRC 패리티 비트는 트랜스포트 블록의 어떤 다른 부분에 첨부된다.

도 2에서, 무선 통신 장치(200)는 분할 엔티티(segmentation entity)(214)를 더 포함한다. 제1 CRC 패리티 비트가 첨부된 트랜스포트 블록은 분할 엔티티에 전달된다. 코드 블록 분할부에 입력된 비트 시퀀스는 b₀, b₁, b₂, b₃, ..., b_B _- ₁ 로 표시되며, 여기서 B > 0이다. 분할 엔티티는 제1 블록의 CRC 패리티 비트가 결합된 트랜스포트 블록(202)을 다수의 코드 블록들(206, 207, 208)로 분할한다. 제2 CRC 코더 엔티티(216)는 다수의 코드 블록들(206, 207, 208) 각각 마다 제2 블록의 CRC 패리티 비트를 생성하도록 구성된다. 각각의 제2 블록의 CRC 패리티 비트는 제2 생성기 다항식(218)을 기준으로 하여 계산된다. 3GPP LTE의 일 구현예에서, 제2 블록의 CRC 패리티 비트도 마찬가지로 24 CRC 패리티 비트를 포함한다. 그런 다음, 각각의 제2 블록의 CRC 패리티 비트는 제2 블록의 CRC 패리티 비트가 기반으로 하는 대응 코드 블록과 결합된다. 도 2에서, 제2 블록의 CRC 패리티 비트(230, 232, 234)는 대응하는 코드 블록(206, 207 및 208)에 첨부된다. 이러한 프로세스는 분할된 각 코드 블록마다 계속하여 수행될 수 있다. 소정 구현예에서, 분할은 조건부이다. 예를 들어, 만일 B가 코드 블록의 최대 크기보다 크다면, 예를 들어, Z=6144 이면, 입력 비트 시퀀스가 분할되며 L = 24 비트인 추가 CRC 시퀀스가 각 코드 블록에 첨부되며, 이 경우 CRC 비트는 제2 CRC 생성기 다항식을 기반으로 하여 계산된다. 만일 B가 코드 블록의 최대 크기보다 작거나 같으면, 코드 블록 분할부(214)는 분할하지 않으며, 어떠한 제2 블록의 CRC 패리티 비트도 필요하지 않다.

본 발명자들은 도 2의 제1 및 제2 CRC 코더(210 및 216)에서 동일한 생성기 다항식을 사용하면 CRC 검사의 일측 또는 양측 레벨에서 에러 이벤트가 검출되지 않은 채로 남아 있게 되는 것을 인식하였다. 만일 에러 이벤트가 CRC 검사의 양측 레벨에서 검출되지 않은 채로 남아있으면, 수신기는 부정확한 블록을 정확한 블록으로 받아들일 것이다. 그러므로, CRC 검사의 양측 레벨에서 검출되지 않은 채로 남아있을 수 있는 에러 이벤트를 줄이는 것이 바람직하다. CRC 코드의 경우, 넌-제로(non-zero) 코드워드와 같은 에러 이벤트는 CRC 디코더에 의해 검출될 수 없다. 이것은 또한 순환없이 시프트된(non-cyclic shifted) 코드워드의 버전이 여전히 코드워드라는 것을 뜻한다. 그러므로, 제1 및 제2 CRC 코더의 생성기 다항식이 동일하게 선택될 때, 코드 블록의 체계적인 부분에서 검출 불가능한 에러 이벤트가 CRC 검사의 양측 레벨에서 검출되지 않은 채로 남아 있을 것이며 수신기는 부정확한 블록을 받아들일 수 있다.

또한, 본 발명자들은 2-단계 CRC의 에러 검출 성능은 트랜스포트 블록 및 분할된 코드 블록을 CRC 인코딩하기 위한 생성기 다항식을 달리 사용함으로써 개선될 수 있음을 인식하게 되었다. 그래서, 소정 실시예에서, 제1 및 제2 생성기 다항식은 상이하다. 일 실시예에서, 예를 들어, 제1 및 제2 생성기 다항식은 적어도 하나의 상이한 인수(factor)를 가지고 있다. 다른 실시예에서, 제1 및 제2 생성기 다항식은 어떠한 공통 인수도 공유하지 않는다. 다른 실시예에서, 제1 및 제2 생성기 다항식은 상이한 집합의 다항식 계수를 가지고 있다. 또 다른 실시예에서, 제1 및 제2 생성기 다항식은 다른 특징에 의해 구별된다. 좀더 일반적으로 말하면, 제1 및 제2 생성기 다항식은 이러한 특징들 및/또는 다른 특징들의 조합에 의해 구별될 수 있다. 일 실시예에서, 제1 및 제2 생성기 다항식은 (D + 1)이라는 인수 및/또는 공통의 차수(common degree)의 인수를 공유한다. 그러나, 다른 실시예에서, 제1 및 제2 생성기 다항식은 아래에서 추가로 설명되는 바와 같이 동일하다.

일 구현예에서, 제1차 및 제2차 생성기 다항식은 단지 (D + 1)이라는 인수를 공유하는 아래와 같은 차수의 24 CRC 생성기 다항식을 포함하는 그룹으로부터 선택된다.

g_CRC24 _,a(D) = D²⁴ + D²³ + D⁶ + D⁵ + D + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+1)(D²³ + D⁵+1).

g_CRC24 _,b(D) = D²⁴ + D²¹ + D²⁰ + D¹⁷ + D¹⁵ + D¹¹ + D⁹ + D⁸ + D⁶ + D⁵ + D + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: g_CRC24 _,b(D) = (D+1)(D²³ + D²² + D²¹ + D¹⁹ + D¹⁸ + D¹⁷ + D¹⁴ + D¹³ + D¹² + D¹¹ + D⁸ + D⁵ + 1).

g_CRC24 _,c(D) = D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴ + D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+1)(D²³ + D¹⁷ + D¹³+ D¹² + D¹¹ + D⁹ + D⁸ + D⁷ + D⁵ + D³ + 1).

g_CRC24 _,d(D) = D²⁴ + D²³ + D¹⁴ + D¹² + D⁸ + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+1)(D³ + D² + 1)(D¹⁰ + D⁸ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1)(D¹⁰+ D⁹ + D⁶ + D⁴ + 1).

g_CRC24 _,e(D) = D²⁴ + D²¹ + D²⁰ + D¹⁶ + D¹⁵ + D¹⁴ + D¹³ + D¹² + D¹¹ + D¹⁰ + D⁹ + D⁸ + D⁴ + D³ + 1.

g_CRC24 _,f(D) = D²⁴ + D²² + D²⁰ + D¹⁹ + D¹⁸ + D¹⁶ + D¹⁴ + D¹³ + D¹¹ + D¹⁰ + D⁸ + D⁷ + D⁶ + D³ + D + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+ 1)²(D¹¹ + D⁹ + D⁸ + D⁷ + D⁶ + D³ + 1)(D¹¹ + D⁹ +D⁸ + D⁷ + D⁵ + D³ + D² + D + 1).

g_CRC24 _,g(D) = D²⁴ + D²² + D²¹ + D²⁰ + D¹⁹ + D¹⁷ + D¹⁶ + D⁸ + D⁷ + D⁵ + D⁴ + D³ + D² + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+1)²(D²² + D¹⁹ + D¹⁸ + D¹⁶ + D¹⁵ + D¹³ + D¹¹ + D⁹ + D⁷ + D⁶ + D⁴ + D³ + 1).

g_CRC24 _,h(D) = D²⁴ + D²¹ + D²⁰ + D¹⁷ + D¹³ + D¹² + D³ + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+1)²(D¹¹ + D¹⁰ + D⁹ + D⁸ + D⁷ + D⁶ + D⁵ + D² + 1)(D¹¹ + D¹⁰ + D⁹ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + 1).

g_CRC24 _,i(D) = D²⁴ + D²² + D¹² + D¹⁰ + D⁹ + D² + D + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D+1)²(D¹¹ + D⁹ + 1)(D¹¹ + D⁹ + D⁷ + D⁵ + D³ + D + 1).

g_CRC24 _,j(D) = D²⁴ + D²² + D²⁰ + D¹⁹ + D¹⁷ + D¹⁶ + D¹⁵ + D¹⁴ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D² + 1. 이 생성기 다항식은 다음의 형태로 인수분해될 수 있다: (D¹² + D¹¹ + D⁷ + D⁴ + D² + D + 1)(D¹² + D¹¹ + D⁸ + D⁷ + D⁵ + D⁴ + D² + D + 1).

또 다른 구현예에서, 제1차 및 제2차 생성기 다항식은 전술한 차수-24 CRC 생성기 다항식들 중 하나 그리고 전술한 차수-24 CRC 생성기 다항식들 중 하나의역 다항식을 포함하는 그룹으로부터 선택된다. 차수 n-k의 역 다항식 g(D)는 Dⁿ ^- ^kg(D^-1)이다. 예를 들어, g_CRC24a(D)의 역 다항식은 1+D+D¹⁸+D¹⁹+D²³+D²⁴=(D+1)(D²³+D¹⁸+1). 더 특정한 구현예에서, 제1차 및 제2차 생성기 다항식은 g_CRC24a(D) 및 g_CRC24a(D)의 역 다항식의 그룹으로부터 선택된다.

또 다른 구현예에서, 제1 및 제2 생성기 다항식은 아래와 같은 것들을 포함하는 생성기 다항식들의 그룹으로부터 선택된다: D²⁴ + D²³ + D⁶ + D⁵ + D + 1; D²⁴ + D²¹ + D²⁰ + D¹⁷ + D¹⁵ + D¹¹ + D⁹ + D⁸ + D⁶ + D⁵ + D + 1); 및 D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴ + D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1). 또 다른 구현예에서, 제1 및 제2 생성기 다항식 중 적어도 하나는 D²⁴ + D²³ + D⁶ + D⁵ + D + 1이다.

L-비트 CRC 코더는 다음과 같은 다항식 연산(polynomial arithmetic)을 이용하여 구현될 수 있다. CRC 계산에서, CRC 계산을 위한 입력 비트를 a_o,a₁,a₂,a₃,..., a_A _-1로 표시하며, 패리티 비트를 계산하기 위한 입력 비트를 p_o,p₁,p₂,p₃,..., p_L _-1로 표시한다. A는 입력 시퀀스의 크기이며 L은 패리티 비트의 개수이다. 패리티 비트는 L개의 CRC 패리티 비트를 갖는 순환 생성기 다항식(cyclic generator polynomials) 또는 CRC 생성기 다항식(g_CRC(D))에 의해 생성된다. 인코딩은 체계적 형태로 수행되며, 이것은 GF(2)에서, 다음과 같은 다항식을 의미한다:

a₀D^A ^+L-1+a₁D^A ^+L-2+...+a_A _-1D^L+p₀D^L ^-1+p₁D^L ^-2+...+p_L _-2D+p_L _-1

이 다항식은 g_CRC(D)로 나눌 때 나머지가 0이 된다. CRC 첨부 후의 비트는 b_o,b₁,b₂,b₃,..., b_B _-1로 표시되며, 여기서 B = A+ L. a_k 와 b_k 간의 관계는 다음과 같다:

b_k = a_k, k = 0, 1, 2, ..., A-1

b_k = p_(L-1-(k-A)), k = A, A+1, A+2,..., A+L-1.

또 다른 접근법에서, a_k 와 b_k 간의 관계는 아래와 같을 수 있다:

b_k = a_k, k = 0, 1, 2, ..., A-1

b_k = p_(k-A), k = A, A+1, A+2,..., A+L-1.

도 2에서, 무선 통신 장치(200)는 제2 블록의 CRC 패리티 비트가 결합된 코드 블록들을 각각 인코드하도록 구성된 채널 인코딩 엔티티(222)를 더 포함한다. 채널 인코딩 엔티티는 이것으로 제한하는 것은 아니지만 다른 채널 인코더 중에서 터보 인코더(turbo encoder) 또는 컨볼루션 인코더(convolutional encoder)를 포함하는 상이한 몇 가지의 형태로도 구현될 수 있다. 송신기는 또한 채널 인코딩 후의 코드 블록들을 이어 붙이도록 구성된 연결 엔티티(concatenating entity)(224)를 포함한다. 연결 엔티티의 출력은 전송을 위해 전력 증폭기에 연결된다. 연결 엔티티(224)는 코드 블록을 전송하기 위해 준비하는 일련의 한가지 이상의 다른 동작, 예를 들어, 레이트 매칭(rate matching), HARQ 중복 버전 선택(HARQ redundancy version selection), 채널 인터리빙(channel interleaving), 비트 스크램블링(bit scrambling), 물리적 채널 자원에 맵핑(mapping to physical channel resources), 비트-심볼 맵핑(bit-to-symbol mapping), IFFT, DFT 확산(DFT spreading)등을 수행할 수 있다.

도 3은 CRC 코드를 이용하여 인코드된 데이터를 수신하여 인코드하도록 구성된 무선 통신 장치(300), 또는 무선 통신 장치의 일부분이다. 이 장치(300)는 코드 블록(206, 207 및 208)을 수신하며, 각 코드 블록에는 대응하는 블록의 CRC 패리티 비트(230, 232 및 234)가 각각 결합되어 있다. 이들 부호화된 CRC 코드 블록은 도 2의 송신기(200)에 의해 전송된 코드 블록에 해당한다. 장치(300)는 수신된 다수의 코드 블록들 각각에 결합된 제2 블록의 CRC 패리티 비트를 분리시켜, 코드 블록(206, 207 및 208)이 남도록 구성된 CRC 제거 엔티티(310)를 포함한다. 제2 블록의 CRC 패리티 비트는 제2 CRC 생성기 다항식(312)을 기반으로 하여 제거된다. 도 3의 CRC 제거 엔티티에 의해 수행된 기능은 본질적으로 도 2의 제2 CRC 코더 엔티티(216)에 의해 수행된 프로세스의 반대이다. 그래서 도 3의 CRC 제거 엔티티(310)에 의해 사용된 제2 CRC 생성기 다항식(312)은 도 2에서 제2 블록의 CRC 패리티 비트를 생성하여 코드 블록에 결합시키는 제2 CRC 코더 엔티티(216)에 의해 사용된 제2 CRC 생성기 다항식(218)과 동일하다.

도 3에서, 장치(300)는 제1 블록의 CRC 패리티 비트(204)가 결합된 추정 트랜스포트 블록(estimated transport block)(205)을 형성하도록 구성된 연결 엔티티(concatenator entity)(314)를 포함한다. 결합된 제2 블록의 CRC 패리티 비트를 CRC 제거 엔티티(310)에 의해 제거한 후, 연결 엔티티(314)는 코드 블록(206, 207, 208)을 이어 붙인다. 도 3의 연결 엔티티(314)는 본질적으로 도 2의 분할 엔티티(214)에 의해 수행된 프로세스의 반대이다. 그래서, 도 3에서 제1 블록의 CRC 패리티 비트(204)는 도 2에서 트랜스포트 블록(202)에 결합된 제1 블록의 CRC 패리티 비트(204)에 실질적으로 대응한다.

도 3에서, 장치(300)는 제1 생성기 다항식(318)을 기반으로 하여 추정 트랜스포트 블록(202)을 CRC 검사하도록 구성된 CRC 디코더 엔티티(316)를 포함한다. 언급한 바와 같이, 도 3의 제1 생성기 다항식(318)은 도 2의 제1 생성기 다항식(212)에 대응한다. CRC 검사는 수신기에 의해 복원된 추정 트랜스포트 블록(205)이 전송된 트랜스포트 블록, 예를 들어, 도 2의 트랜스포트 블록(202)에 대응하는지를 판단한다. CRC 검사를 통해 에러를 검출할 때, 추정 트랜스포트 블록은 전송된 트랜스포트 블록에 대응하지 않는 것으로 파악되며, 재전송이 요구될 수 있다. 만일 어떠한 에러도 검출되지 않으면, 추정 트랜스포트 블록은 전송된 트랜스포트 블록에 대응하는 것으로 파악되며 상위 계층으로 전달된다. 일반적으로 CRC 검사 시 미검출 에러의 소정 확률이 있는 것으로 알려져 있으며, 이것은 CRC 코드의 성능의 검증치(measurement)를 나타낸다.

소정 실시예에서, 장치(300)는 수신기에서 수신된 다수의 코드 블록(206, 207 및 208)에 대해 CRC 검사를 수행하도록 구성된 제2 CRC 디코더 엔티티(320)를 포함한다. CRC 디코더 엔티티(320)는, 코드 블록들을 이어 붙여서 추정 트랜스포트 블록을 형성하기 전에 그래서 추정 트랜스포트 블록(205)을 CRC 검사를 실행하기 전에 코드 블록에 대해 검사를 수행한다. 소정 실시예에서, 추정 트랜스포트 블록(205)에 결합된 제1 블록의 CRC 패리티 비트는, 코드 블록에 결합된 제2 블록의 CRC 패리티 비트의 기반이 되는 제2 생성기 다항식(312)과 상이한 제1 생성기 다항식(318)을 기반으로 한다. 그러나, 다른 실시예에서, 제1 및 제2 생성기 다항식은 아래에서 추가로 설명되는 바와 같이 동일하다. 소정 실시예에서, 코드 블록은, 터보 디코딩 프로세스의 수를 줄이거나 터보 디코딩 반복 횟수를 줄이거나, 또는 터보 디코더 메모리의 사용을 줄이기 위해 수신 장치에 의해 CRC 인코딩될 수 있다.

제2 CRC 디코더 엔티티(320)를 포함하는 소정 실시예에서, 추정 트랜스포트 블록(205)에 대해 수행된 CRC 검사는 조건부이다. 일 구현예에서, 다수의 코드 블록(206, 207 및 208)에 대해 수행된 CRC 검사에서 어떠한 에러도 검출되지 않은 경우에만 추정 트랜스포트 블록(205)에 대해 CRC 검사가 수행된다. 도 3에서, 조건 제어기(322)는 코드 블록(206, 207 및 208)에서 에러가 검출되었는지 여부에 따라서 CRC 디코더(316)가 추정 트랜스포트 블록(205)에 대해 CRC 검사를 수행할지 여부를 제어하는 신호를 제공한다. 소정 구현예에서, 만일 제2 CRC 디코더 엔티티(320)에 의해 코드 블록에서 에러가 검출되면, 코드 블록은 재전송된다. 소정 구현예에서, 트랜스포트 블록은 에러가 검출되면 재전송된다.

도 2의 대안의 실시예에서, 제1 및 제2 블록의 CRC 패리티 비트를 생성하는데 사용된 제1 및 제2 생성기 다항식(212 및 218)은 적어도 하나의 인수를 공유한다. 일 구현예에서, 제1 및 제2 생성기 다항식은 동일하다. 이러한 대안의 실시예에서, 제1 블록의 CRC 패리티 비트를 결합시킨 후 트랜스포트 블록(202)에서 인터리빙 동작이 수행된다. 인터리빙은 인터리버 엔티티(240)에 의해 수행된다. 일 실시예에서, 인터리빙은 분할 전에 수행되며 그래서 인터리버 엔티티(240)는 제1 CRC 코딩 엔티티와 분할 엔티티 사이에 배치된다. 대안의 실시예에서, 인터리빙은 코드 블록의 분할 후 코드 블록의 CRC 인코딩 전에 수행된다. 이러한 대안의 실시예에서, 인터리빙 엔티티(240)는 분할 엔티티와 제2 CRC 인코딩 엔티티(216) 사이에 배치된다. 인터리빙 패턴은 제1 블록의 CRC 패리티 비트(204)를 결합시킨 후 트랜스포트 블록(202)을 인터리빙하고 그 인터리브된 트랜스포트 블록을 다수의 코드 블록으로 분할하는 것이, 제1 블록의 CRC 패리티 비트를 결합시킨 후 트랜스포트 블록(202)을 다수의 코드 블록으로 분할하고 그 코드 블록(206, 207 및 208)을 개별적으로 인터리빙하는 것과 대응하는 방식으로 규정될 수 있다. 이렇게 인터리빙이 분할 전에 수행되는 대응성은 개념적일 수 있다. 이와 달리, 분할 후 다수의 서브-인터리빙을 수행함으로써 인터리버를 실현하는 대응성은 자연적일 수 있다. 일 구현예에서, 트랜스포트 블록(202)의 인터리빙은 비트 레벨에서 수행된다. 다른 구현예에서, 트랜스포트 블록의 인터리빙은 각 그룹이 다수의 비트를 포함하는 그룹들을 바꾸어 넣기(permuting)함으로써 실행된다.

소정 구현예에서, 도 2의 인터리버 치환(interleaver permutation)은 제1 레벨의 CRC 검사와 제2 레벨의 CRC 검사 중에 동일한 검출 불가능한 에러 이벤트가 반복되지 않게 함으로써, 에러 검출 특성이 개선될 수 있다. 인터리빙은 한번 선택되지만, 재조정(또는 인터리빙) 이외에, 똑같은 검출 불가능한 에러가 제1 레벨의 CRC 검사와 제2 레벨의 CRC 검사 중에 반복되지 않게 하는 추가적인 변형이 시행될 수 있다. 트랜스포트 블록과 코드 블록 사이에 삽입된 인터리빙은 한번에 1 비트 또는 1 바이트(또는 다른 크기의 비트들의 그룹)를 인터리브할 수 있다. 만일 트랜스포트 블록 레벨에서 인터리빙이 수행되는 경우, 제1 블록의 CRC 패리티 비트를 결합시킨 후 트랜스포트 블록과 연관된 하나의 인터리버가 필요하다. 대안으로, 인터리빙은 코드 블록 레벨에서 수행될 수 있다(즉, 상이한 분할의 비트들이 혼합되지 않은 인터리빙). 코드 블록 레벨의 인터리빙의 경우, 총 C개의 서브-인터리버가 필요할 수 있으며, 여기서 C는 메시지 분할의 개수이다. i-번째 서브-인터리버는 i-번째 코드 블록과 결합된다. 트랜스포트 블록 레벨 또는 코드 블록 레벨에서 인터리버는 역, 즉, 비트들을 뒤에서부터 앞으로 거꾸로 읽는 것과 같은, 역 순환 시프팅(cyclic shifting), 비트-반전(bit-reversal) 등과 같은 간단한 포맷으로 구성될 수 있다. 인터리버를 적당하게 선택함으로써 정확한 양이 줄어들 수 있을지라도 인터리빙은 수신기에서 추가적인 지연시간 또는 회로를 필요로 할 수 있음은 가능하다.

도 3에서, 제1 및 제2 생성기 다항식이 동일하며 송신 장치에 의해 트랜스포트 블록 또는 코드 블록이 인터리브되는 구현예에서, 수신 장치는 디인터리버 엔티티(328)를 포함한다. 만일 송신 장치에서 트랜스포트 블록에서 인터리빙이 생성되면, 디인터리빙 엔티티(328)는 도 3에 예시된 바와 같이 수신기 장치에서 연결 엔티티(314)의 후단에 배치된다. 만일 송신 장치에서 코드 블록을 인터리빙하면, 디인터리빙 엔티티는 수신기 장치의 연결 엔티티의 앞단에 배치된다.

제1 및 제2 CRC 코더에서 인터리빙 없이 동일한 생성기 다항식을 이용하는 것과 비교하여 볼 때, 일반적으로 제1 및 제2 CRC 코더에서 상이한 생성기 다항식을 이용하는 것을 구현하는 것 및 제1 블록의 CRC 비트를 트랜스포트 블록에 결합시킨 후 인터리빙을 수행하는 것을 구현하는 것이 더 많은 회로 및/또는 메모리를 필요로 한다. 그러나, 에러 검출의 성능이 향상되기 때문에 복잡도가 증가하는 것과 연관된 비용은 더 늘어날 가능성이 있다.

본 발명의 설명과 본 발명의 최선의 모드가 소유권을 설정하고 통상의 지식을 가진 자들이 똑같이 만들고 이용할 수 있게 해주는 방식으로 기술되었지만, 본 명세서에서 개시된 예시적인 실시예의 등가물이 존재하며, 예시적인 실시예로 국한하지 않고 첨부의 청구범위로 국한하고자 하는 본 발명의 범주와 정신을 일탈하지 않고도 본 발명의 변형과 변경이 이루어질 수 있음은 물론이고 또한 인식될 것이다.

Claims

무선 통신 장치로서,
프로세서 및 상기 프로세서에 연결된 송신기를 포함하고,
상기 프로세서는,
트랜스포트 블록에 제1 생성기 다항식을 기반으로 하는 제1 블록의 순환 중복 검사(cyclic redundancy check; CRC) 패리티 비트들을 생성하고,
상기 제1 블록의 CRC 패리티 비트들을 상기 트랜스포트 블록에 결합시키고,
결합시킨 후 상기 트랜스포트 블록을 복수의 코드 블록으로 분할하고,
각각의 코드 블록에 제2 블록의 CRC 패리티 비트들을 생성하고 - 상기 제2 블록의 CRC 패리티 비트들 각각은 제2 생성기 다항식을 기반으로 함 - ,
제2 블록의 CRC 패리티 비트들을 각각의 코드 블록에 결합시키고 - 각각의 코드 블록과 결합된 상기 제2 블록의 CRC 패리티 비트들은 대응하는 코드 블록을 기반으로 하여 생성된 상기 제2 블록의 CRC 패리티 비트들임 - ,
상기 제2 블록의 CRC 패리티 비트들이 결합된 코드 블록들 각각을 채널 인코딩하고,
채널 인코딩한 후 상기 코드 블록들을 연결시키도록 구성되고,
상기 제1 및 제2 생성기 다항식은,
D²⁴ + D²³ + D⁶ + D⁵ + D + 1;
D²⁴ + D²¹ + D²⁰ + D¹⁷ + D¹⁵+ D¹¹ + D⁹ + D⁸ + D⁶ + D⁵ + D + 1; 및
D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴+ D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1 을 포함하는 생성기 다항식들의 그룹으로부터 선택되는,
무선 통신 장치.
삭제
제1항에 있어서,
상기 제1 생성기 다항식은 D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴ + D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1 인, 무선 통신 장치.
제1항에 있어서,
상기 제2 생성기 다항식은 D²⁴ + D²³ + D⁶ + D⁵ + D + 1 인, 무선 통신 장치.
무선 통신 장치로서,
프로세서 및 상기 프로세서에 연결된 수신기를 포함하고,
상기 프로세서는,
수신된 복수의 코드 블록 각각에 결합된 제2 블록의 CRC 패리티 비트들을 분리시키고 - 상기 제2 블록의 CRC 패리티 비트들은 상기 제2 블록의 CRC 패리티 비트들이 결합된 대응하는 코드 블록 및 제2 생성기 다항식을 기반으로 하여 생성됨 - ,
상기 결합된 제2 블록의 CRC 패리티 비트들을 제거한 후 상기 코드 블록들을 연결함으로써, 제1 블록의 CRC 패리티 비트들이 결합된 추정 트랜스포트 블록(estimated transport block)을 형성하고 - 상기 트랜스포트 블록에 결합된 상기 제1 블록의 CRC 패리티 비트들은 제1 생성기 다항식을 기반으로 함 - ,
상기 제1 생성기 다항식을 기반으로 하여 상기 추정 트랜스포트 블록에 CRC 검사를 수행하도록 구성되고,
상기 제1 및 제2 생성기 다항식은
D²⁴ + D²³ + D⁶ + D⁵ + D + 1;
D²⁴ + D²¹ + D²⁰ + D¹⁷ + D¹⁵+ D¹¹ + D⁹ + D⁸ + D⁶ + D⁵ + D + 1; 및
D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴+ D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1 을 포함하는 생성기 다항식들의 그룹으로부터 선택되는,
무선 통신 장치.
제5항에 있어서,
상기 프로세서는 상기 추정 트랜스포트 블록에 CRC 검사를 수행하기 전에, 상기 복수의 코드 블록에 CRC 검사를 수행하도록 구성되는, 무선 통신 장치.
제6항에 있어서,
상기 프로세서는 상기 복수의 코드 블록에 대한 CRC 검사에서 에러가 발견되지 않는 경우에만 상기 추정 트랜스포트 블록에 CRC 검사를 수행하도록 구성되는, 무선 통신 장치.
삭제
제5항에 있어서,
상기 제1 생성기 다항식은 D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴ + D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1 인, 무선 통신 장치.
제5항에 있어서,
상기 제2 생성기 다항식은 D²⁴ + D²³ + D⁶ + D⁵ + D + 1 인, 무선 통신 장치.
무선 통신 장치로서,
트랜스포트 블록에 제1 블록의 CRC 패리티 비트들을 생성하도록 구성된 제1 CRC 코더 - 상기 제1 블록의 CRC 패리티 비트들은 제1 생성기 다항식을 기반으로 하며, 상기 제1 CRC 코더는 상기 제1 블록의 CRC 패리티 비트들을 상기 트랜스포트 블록에 결합시킴 -;
상기 제1 CRC 코더에 연결된 입력을 갖는 분할 엔티티(segmenting entity) - 상기 분할 엔티티는 결합 후 상기 트랜스포트 블록을 복수의 코드 블록으로 분할하도록 구성됨 -;
각각의 코드 블록에 제2 블록의 CRC 패리티 비트들을 생성하도록 구성된 제2 CRC 코더 - 상기 제2 블록의 CRC 패리티 비트들 각각은 제2 생성기 다항식을 기반으로 하고, 상기 제2 CRC 코더는 제2 블록의 CRC 패리티 비트들을 각각의 코드 블록에 결합시키고, 각각의 코드 블록과 결합된 상기 제2 블록의 CRC 패리티 비트들은 대응하는 코드 블록을 기반으로 하여 생성된 상기 제2 블록의 CRC 패리티 비트들임 -; 및
상기 제2 블록의 CRC 패리티 비트들이 결합된 코드 블록들 각각을 인코딩하도록 구성된 채널 인코더
를 포함하고,
상기 제1 생성기 다항식은 D²⁴ + D²³ + D¹⁸ + D¹⁷ + D¹⁴ + D¹¹ + D¹⁰ + D⁷ + D⁶ + D⁵ + D⁴ + D³ + D + 1 이고, 상기 제2 생성기 다항식은 D²⁴ + D²³ + D⁶ + D⁵ + D + 1 인, 무선 통신 장치.