KR101267353B1 - transistor-based touch panel - Google Patents

transistor-based touch panel Download PDF

Info

Publication number
KR101267353B1
KR101267353B1 KR1020110106588A KR20110106588A KR101267353B1 KR 101267353 B1 KR101267353 B1 KR 101267353B1 KR 1020110106588 A KR1020110106588 A KR 1020110106588A KR 20110106588 A KR20110106588 A KR 20110106588A KR 101267353 B1 KR101267353 B1 KR 101267353B1
Authority
KR
South Korea
Prior art keywords
touch panel
transistor
gate electrode
electrode
semiconductor layer
Prior art date
Application number
KR1020110106588A
Other languages
Korean (ko)
Other versions
KR20130042340A (en
Inventor
정건영
이광호
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020110106588A priority Critical patent/KR101267353B1/en
Publication of KR20130042340A publication Critical patent/KR20130042340A/en
Application granted granted Critical
Publication of KR101267353B1 publication Critical patent/KR101267353B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

트랜지스터 기반의 터치패널을 제공한다. 트랜지스터 기반의 터치패널은 절연체층과 플렉서블 게이트 전극을 이격시키도록 상기 절연체층 및 상기 플렉서블 게이트 전극 사이에 스페이서가 배치된 트랜지스터 기반의 터치패널을 포함한다. 따라서, 새로운 감압식 터치패널 기술인 트랜지스터 기반의 터치패널은 멀티 터치 구현이 가능하고 에러율을 최소화할 수 있다. 또한, 기존의 트랜지스터 공정을 이용함에 따라 설비투자가 필요 없는 경제적인 장점이 있다.Provides a transistor-based touch panel. The transistor based touch panel includes a transistor based touch panel having a spacer disposed between the insulator layer and the flexible gate electrode to space the insulator layer and the flexible gate electrode. Thus, a transistor-based touch panel, which is a new pressure-sensitive touch panel technology, can realize multi-touch and minimize error rate. In addition, there is an economic advantage that does not require equipment investment by using the existing transistor process.

Description

트랜지스터 기반의 터치패널{Transistor-based Touch Panel}Transistor-based Touch Panel

본 발명은 트랜지스터 기반의 터치패널에 관한 것으로, 보다 상세하게는 멀티 터치가 구현 가능한 트랜지스터 기반의 터치패널에 관한 것이다.The present invention relates to a transistor-based touch panel, and more particularly to a transistor-based touch panel that can implement a multi-touch.

터치패널이란 평면을 몇 개의 구간으로 나누어 압력 요소나 스캐닝에 따라 어느 구간이 압력을 받는지를 찾아 그 위치 정보를 컴퓨터에 보내는 입력 장치이다.A touch panel is an input device that divides a plane into several sections and finds which section receives pressure according to a pressure element or scanning, and sends position information to a computer.

디스플레이용 터치패널은 저항막 방식, 정전용량 방식, 적외선 방식, 초음파 방식 등 다양한 방식이 있다. 그 중 시장의 대부분을 차지하는 것이 감압식 방식과 정전용량 방식이다.The display touch panel has various methods such as a resistive film type, a capacitive type, an infrared type, and an ultrasonic type. The majority of the market is pressure-sensitive and capacitive.

정전용량 방식은 제작이 까다롭고 가격이 고가이지만, 감압식 방식은 제작이 쉬우며 가격이 저렴한 장점이 있다.Capacitive method is difficult to manufacture and expensive, but the pressure-sensitive method is easy to manufacture and has the advantage of low price.

기존의 감압식 터치패널의 경우 상하 전극에 각각 인가되고 있는 전압을 손이나 기타 도구를 이용하여 압력을 가하게 되면, 상하 전극이 닿음으로써 그 지점이 인식되는 방식으로 구동된다. 다만, 감압식 터치패널의 경우 멀티 터치가 곤란한 것으로 알려져 있다. 그 이유는 멀티 터치를 하게 되면 여러 군데가 눌리다보니 에러율이 커지기 때문이다.In the conventional pressure-sensitive touch panel, when a voltage is applied to each of the upper and lower electrodes by using a hand or other tool, the upper and lower electrodes are touched to drive the point in a recognized manner. However, it is known that multi-touch is difficult in the case of a pressure sensitive touch panel. The reason for this is that the multi-touch increases the error rate when pressed in several places.

최근, 국내외에서 감압식 멀터 터치가 가능한 기술이 개발되고 있다. 멀티 터치 기술로 접촉 물체의 접촉 위치에 따라 가변되는 복수개의 제1 및 제2 터치 패드의 각각의 저항값과 접촉 물체의 커패시턴스를 감지 시간의 변화로 측정 및 저장하여 접촉 물체의 실제 접촉 위치를 판별하여 멀티 위치를 판별하는 기술이다.Recently, a technology capable of a pressure sensitive multer touch has been developed at home and abroad. Multi-touch technology determines the actual contact position of the contact object by measuring and storing the resistance value of each of the plurality of first and second touch pads and the capacitance of the contact object that vary according to the contact position of the contact object as a change in the sensing time. To determine the multi-position.

또 다른 멀티 터치 기술로서, 글래스 패터닝 형성되는 Y축 전극 및 검출용 전극 그리고 상부 기판에 전면 증착되는 ITO 코팅층 및 일측 모서리부에 인쇄된 전압 측정용 전극이라는 터치 패널 구조를 통하여 멀티 터치 기능을 구현시킨다.As another multi-touch technology, a multi-touch function is realized through a touch panel structure of a Y-axis electrode and a detection electrode formed with glass patterning, an ITO coating layer deposited on the upper substrate, and an electrode for voltage measurement printed on one corner. .

그러나, 감압식 터치패널의 멀티 터치 기술들은 아직 기존의 저항막 방식의 제작 방법에서 벗어나지 못하고 있는 실정이다.However, the multi-touch technologies of the pressure sensitive touch panel have not yet escaped the existing resistive method of manufacturing.

따라서, 감압식 터치패널의 장점을 그대로 살리면서 멀티 터치가 가능한 새로운 터치패널을 개발할 필요성이 있다.Therefore, there is a need to develop a new touch panel capable of multi-touch while maintaining the advantages of the pressure-sensitive touch panel.

KR 10-2010-0081569 A 2010. 7. 15KR 10-2010-0081569 A 2010. 7. 15 KR 10-2010-0008404 A 2010. 1. 26KR 10-2010-0008404 A 2010. 1. 26

본 발명이 해결하고자 하는 기술적 과제는 멀티 터치가 가능한 새로운 감압식 터치패널을 제공함에 있다.The technical problem to be solved by the present invention is to provide a new pressure-sensitive touch panel capable of multi-touch.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 기판; 상기 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 형성된 반도체층; 상기 반도체층 상에 형성된 절연체층; 상기 절연체층 상에 형성된 스페이서; 및 상기 스페이서 상에 형성된 플렉서블 게이트 전극을 포함하고, 상기 절연체층과 상기 플렉서블 게이트 전극이 이격되어 배치된 것이 특징인 트랜지스터 기반의 터치패널을 제공한다.One aspect of the present invention to achieve the above technical problem is a substrate; A source electrode and a drain electrode formed spaced apart from each other on the substrate; A semiconductor layer formed on the substrate on which the source and drain electrodes are formed; An insulator layer formed on the semiconductor layer; A spacer formed on the insulator layer; And a flexible gate electrode formed on the spacer, wherein the insulator layer and the flexible gate electrode are spaced apart from each other.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 기판; 상기 기판 상에 형성된 반도체층; 상기 반도체층 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극이 형성된 반도체층 상에 형성된 절연체층; 상기 절연체층 상에 형성된 스페이서; 및 상기 스페이서 상에 형성된 플렉서블 게이트 전극을 포함하고, 상기 절연체층과 상기 플렉서블 게이트 전극이 이격되어 배치된 것이 특징인 트랜지스터 기반의 터치패널을 제공한다.Another aspect of the present invention to achieve the above technical problem is a substrate; A semiconductor layer formed on the substrate; A source electrode and a drain electrode formed spaced apart from each other on the semiconductor layer; An insulator layer formed on the semiconductor layer on which the source electrode and the drain electrode are formed; A spacer formed on the insulator layer; And a flexible gate electrode formed on the spacer, wherein the insulator layer and the flexible gate electrode are spaced apart from each other.

상기 기판은 ITO 또는 IZO를 포함할 수 있다.The substrate may comprise ITO or IZO.

상기 소스 전극 및 상기 드레인 전극은 IZO, IGZO, Au, Ag, Ni 및 전도성 고분자 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.The source electrode and the drain electrode may include at least one selected from IZO, IGZO, Au, Ag, Ni, and a conductive polymer.

상기 반도체층은 유기 반도체 물질 또는 무기 반도체 물질을 포함할 수 있다.The semiconductor layer may include an organic semiconductor material or an inorganic semiconductor material.

상기 유기 반도체 물질은 LCPBC, 폴리티오펜, 펜타센, 플로렌-비티오펜, P3HT, F8T2, PQT-12, 루테튬 비스프탈로시아닌, 툴륨 비스프탈로시아닌, 테트라시아노퀴노디메탄, C60 또는 C70이고, 상기 무기 반도체 물질은 ZnO, InO, GaO, SnO 또는 IGZO일 수 있다.The organic semiconductor material is LCPBC, polythiophene, pentacene, florene-bithiophene, P3HT, F8T2, PQT-12, lutetium bisphthalocyanine, thulium bisphthalocyanine, tetracyanoquinomimethane, C60 or C70, the inorganic The semiconductor material may be ZnO, InO, GaO, SnO or IGZO.

상기 절연체층은 유기 절연체 물질 또는 무기 절연체 물질을 포함할 수 있다.The insulator layer may comprise an organic insulator material or an inorganic insulator material.

상기 유기 절연체 물질은 PMMA, PVP, PVA 또는 PS이고, 상기 무기 절연체 물질은 Al2O3일 수 있다.The organic insulator material may be PMMA, PVP, PVA or PS, and the inorganic insulator material may be Al 2 O 3 .

상기 플렉서블 게이트 전극은 전도성 금속 산화물 또는 1nm 내지 20nm 두께의 금속 박막을 포함할 수 있다.The flexible gate electrode may include a conductive metal oxide or a metal thin film having a thickness of 1 nm to 20 nm.

상기 전도성 금속 산화물은 ITO-PET, IZO 또는 IGZO를 포함할 수 있다.The conductive metal oxide may include ITO-PET, IZO or IGZO.

상술한 바와 같이 본 발명에 따르면, 트랜지스터 기반의 터치패널을 제조하여 멀티 터치를 구현하고 에러율을 최소화할 수 있다.As described above, according to the present invention, a multi-touch can be realized by minimizing an error rate by manufacturing a transistor-based touch panel.

또한, 기존의 트랜지스터 공정을 이용함에 따라 설비투자가 필요 없는 경제적인 장점이 있다.In addition, there is an economic advantage that does not require equipment investment by using the existing transistor process.

다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널을 나타낸 사시도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널의 제조방법을 공정단계에 따라 나타낸 단면도들이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널의 on/off 상태를 나타낸 단면도들이다.1 is a perspective view illustrating a transistor based touch panel according to an exemplary embodiment of the present invention.
2A through 2E are cross-sectional views illustrating a method of manufacturing a transistor-based touch panel according to an embodiment of the present invention, according to process steps.
3A and 3B are cross-sectional views illustrating an on / off state of a transistor based touch panel according to an exemplary embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

실시예Example

도 1은 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널을 나타낸 사시도이다.1 is a perspective view illustrating a transistor based touch panel according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 트랜지스터 기반의 터치패널은 기판(100), 소스 전극(200), 드레인 전극(300), 반도체층(400), 절연체층(500), 스페이서(600) 및 플렉서블 게이트 전극(700)을 포함한다.Referring to FIG. 1, a transistor-based touch panel according to the present invention includes a substrate 100, a source electrode 200, a drain electrode 300, a semiconductor layer 400, an insulator layer 500, a spacer 600, and the like. The flexible gate electrode 700 is included.

상기 기판(100)은 투명성을 갖는 것이면 특별히 한정되지는 않는다. 투명성이 우수한 것이 바람직하다. 상기 기판(100)은 유리, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함할 수 있다.The substrate 100 is not particularly limited as long as it has transparency. It is preferable that it is excellent in transparency. The substrate 100 may include glass, indium tin oxide (ITO), or indium zinc oxide (IZO).

상기 소스 전극(200) 및 드레인 전극(300)은 상기 기판(100) 상에 형성된다. 상기 소스 전극(200) 및 드레인 전극(300)은 서로 이격되어 형성된다.The source electrode 200 and the drain electrode 300 are formed on the substrate 100. The source electrode 200 and the drain electrode 300 are formed spaced apart from each other.

상기 소스 전극(200) 및 드레인 전극(300)은 투명 도전 재료로 이루어질 수 있다. 상기 소스 전극(200) 및 드레인 전극(300)은 IZO(Indium Zinc Oxide), IGZO(In-Ga-Zn-O), 금속 박막 또는 전도성 고분자를 포함할 수 있다. 상기 금속 박막은 Au, Ag 또는 Ni을 포함할 수 있다. 또한, 상기 전도성 고분자는 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene) 또는 poly(styrenesulfonate))일 수 있다.The source electrode 200 and the drain electrode 300 may be made of a transparent conductive material. The source electrode 200 and the drain electrode 300 may include indium zinc oxide (IZO), in-ga-zn-O (IGZO), a metal thin film, or a conductive polymer. The metal thin film may include Au, Ag, or Ni. In addition, the conductive polymer may be PEDOT: PSS (Poly (3,4-ethylenedioxythiophene) or poly (styrenesulfonate)).

만일, 상기 소스 전극(200) 또는 드레인 전극(300)이 금속 박막을 포함하는 경우, 금속 박막은 광투과도와 전기전도도 부분에서 서로 상충관계에 있다. 따라서, 전극의 두께는 소정의 광투과도를 가지면서 전극의 전기전도도가 반도체층을 제어하기에 적절하도록 설정되어야 한다. 예를 들어, Au 금속 박막 전극의 경우 10nm 내지 20 nm의 두께가 바람직하다.If the source electrode 200 or the drain electrode 300 includes a metal thin film, the metal thin film is in a trade-off between light transmittance and electrical conductivity. Therefore, the thickness of the electrode should be set so as to have a predetermined light transmittance while the electrical conductivity of the electrode is appropriate for controlling the semiconductor layer. For example, in the case of the Au metal thin film electrode, a thickness of 10 nm to 20 nm is preferable.

상기 반도체층(400)은 상기 소스 전극(200) 및 드레인 전극(300)이 형성된 기판(100) 상에 형성된다. 따라서 반도체층(400)은 상기 소스 전극(200) 및 드레인 전극(300)을 덮고 상기 소스 전극(200) 및 드레인 전극(300) 사이를 매립한다.The semiconductor layer 400 is formed on the substrate 100 on which the source electrode 200 and the drain electrode 300 are formed. Therefore, the semiconductor layer 400 covers the source electrode 200 and the drain electrode 300 and fills the gap between the source electrode 200 and the drain electrode 300.

상기 반도체층(400)은 유기 반도체 물질 또는 무기 반도체 물질을 포함할 수 있다. 상기 유기 반도체 물질은 p형 또는 n형 유기 반도체 물질이 사용 가능하다. p형 유기 반도체 물질로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리티오펜(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜(Poly-3-hexylthiophene, P3HT), 플로렌-비티오펜(Fluoren-bithiophene), F8T2(poly(9,9'-dioctylfluorene-co-bithiophene)), 또는 PQT-12(poly(3,3'-didodecylquaterthiophene)) 등이 사용될 수 있다. 또한, n형 유기 반도체 물질로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌(thulium bisphthalocyanine), 테트라시아노퀴노디메탄(Tetracyanoquinodimethane, TCNQ), C60 또는 C70 등이 사용될 수 있다.The semiconductor layer 400 may include an organic semiconductor material or an inorganic semiconductor material. The organic semiconductor material may be a p-type or n-type organic semiconductor material. p-type organic semiconductor materials include Liquid Crystal Polyfluorene Block Copolymer (LCPBC), Polythiophene, Pentacene, Poly-3-hexylthiophene (P3HT), Floren-Bitty Fluoren-bithiophene, F8T2 (poly (9,9'-dioctylfluorene-co-bithiophene)), PQT-12 (poly (3,3'-didodecylquaterthiophene)) and the like can be used. In addition, n-type organic semiconductor materials may be used such as Lutium bisphthalocyanine, thulium bisphthalocyanine, Tetracyanoquinodimethane (TCNQ), C60 or C70.

또한, 상기 무기 반도체 물질은 n형 또는 p형 모두 가능하고, ZnO, InO, GaO, SnO 또는 IGZO(In-Ga-Zn-O)를 포함할 수 있다.In addition, the inorganic semiconductor material may be either n-type or p-type, and may include ZnO, InO, GaO, SnO, or IGZO (In-Ga-Zn-O).

상기 반도체층(400)은 투명성을 확보하기 위하여 사용되는 반도체 물질에 따른 두께에 제한이 있다. 예를 들어, 펜타센 반도체층일 경우 투명성을 확보하기 위하여 20nm 내지 50nm의 두께가 바람직하다. 다른 예로, P3HT를 이용할 경우 10nm 내지 50nm의 두께가 바람직하다.The semiconductor layer 400 is limited in thickness depending on the semiconductor material used to secure transparency. For example, in the case of a pentacene semiconductor layer, a thickness of 20 nm to 50 nm is preferable in order to secure transparency. As another example, a thickness of 10 nm to 50 nm is preferable when using P3HT.

다만, 반도체층을 기판 상에 형성한 후, 반도체층 상에 소스 전극 및 드레인 전극을 형성할 수 있다. 이 경우에, 소스 전극 및 드레인 전극이 형성된 반도체층 상에 절연체층이 형성될 수 있다.However, after the semiconductor layer is formed on the substrate, the source electrode and the drain electrode may be formed on the semiconductor layer. In this case, an insulator layer may be formed on the semiconductor layer where the source electrode and the drain electrode are formed.

상기 절연체층(500)은 상기 반도체층(400) 상에 형성된다.The insulator layer 500 is formed on the semiconductor layer 400.

상기 절연체층(500)은 유기 절연체 물질 또는 무기 절연체 물질을 포함할 수 있다. 상기 유기 절연체 물질은 PMMA(Poly(methyl methacrylate), PVP(polyvinylpyrrolidone), PVA(polyvinyl alcohol) 또는 PS(Polystyrene)이고, 상기 무기 절연체 물질은 Al2O3일 수 있다.The insulator layer 500 may include an organic insulator material or an inorganic insulator material. The organic insulator material may be poly (methyl methacrylate), polyvinylpyrrolidone (PVP), polyvinyl alcohol (PVA), or polystyrene (PS), and the inorganic insulator material may be Al 2 O 3 .

상기 반도체층(400)이 유기 물질로 구성될 경우, 공기 중의 산소와 수분에 의하여 반도체층의 물질 변형이 이루어질 수 있으므로 절연체 역할과 보호막(passivation) 기능을 갖는 절연체 물질로 절연체층을 형성함이 바람직하다.When the semiconductor layer 400 is formed of an organic material, since the material deformation of the semiconductor layer may be performed by oxygen and moisture in the air, the insulator layer may be formed of an insulator material having a role of an insulator and a passivation function. Do.

예를 들어, 펜타센을 이용하여 반도체층을 형성한 경우 절연체 역할과 보호막 기능을 갖는 PS를 사용하여 절연체층을 형성할 수 있다.For example, when a semiconductor layer is formed using pentacene, an insulator layer may be formed using PS having an insulator role and a protective film function.

상기 절연체층(500)의 두께는 300nm 내지 500nm일 수 있다. 만일, 상기 절연체층(500)의 두께가 300nm 미만일 경우, 전극들 사이에 바이어스가 인가될 경우, 게이트 전극(700)과 소스 전극(200) / 드레인 전극(300) 사이가 단락(short)될 수 있다. 또한, 두께가 500nm를 상회하는 경우, 소자가 동작하지 않거나 게이트 전극(700)에 인가되는 바이어스에 의한 채널의 형성이 불충분할 수 있다.The thickness of the insulator layer 500 may be 300 nm to 500 nm. If the thickness of the insulator layer 500 is less than 300 nm, when a bias is applied between the electrodes, a short may be shorted between the gate electrode 700 and the source electrode 200 / drain electrode 300. have. In addition, when the thickness exceeds 500 nm, the device may not operate or formation of a channel due to a bias applied to the gate electrode 700 may be insufficient.

상기 스페이서(600)는 상기 절연체층(500) 및 플렉서블 게이트 전극(700) 사이에 형성된다. 상기 스페이서(600)는 상기 절연체층(500) 및 상기 플렉서블 게이트 전극(700)을 이격시킨다. 따라서, 상기 절연체층(500) 및 상기 플렉서블 게이트 전극(700) 사이에는 에어갭이 형성된다.The spacer 600 is formed between the insulator layer 500 and the flexible gate electrode 700. The spacer 600 spaces the insulator layer 500 and the flexible gate electrode 700. Thus, an air gap is formed between the insulator layer 500 and the flexible gate electrode 700.

상기 스페이서(600)는 플렉서블 게이트 전극(700)이 압력의 변화에 의해 늘어나거나 줄어들 때, 상기 플렉서블 게이트 전극을 지지해 준다.The spacer 600 supports the flexible gate electrode when the flexible gate electrode 700 increases or decreases due to a change in pressure.

플렉서블 게이트 전극(700)에 일정한 압력을 가할 경우에 소스 전극(200)과 드레인 전극(300) 사이에 채널이 형성되며, on 상태를 만들 수 있도록 상기 스페이서(600)의 두께 및 형태를 조절할 수 있다.When a constant pressure is applied to the flexible gate electrode 700, a channel is formed between the source electrode 200 and the drain electrode 300, and the thickness and shape of the spacer 600 may be adjusted to make the on state. .

상기 스페이서(600)는 UV 경화성 필름 또는 양면 테이프일 수 있다.The spacer 600 may be a UV curable film or a double-sided tape.

상기 플렉서블 게이트 전극(700)은 상기 스페이서(600) 상에 형성된다. 상기 플렉서블 게이트 전극(700)은 상기 절연체층(500)과 이격되어 배치된다.The flexible gate electrode 700 is formed on the spacer 600. The flexible gate electrode 700 is spaced apart from the insulator layer 500.

상기 플렉서블 게이트 전극(700)은 전도성 금속 산화물 또는 금속 박막을 포함할 수 있다.The flexible gate electrode 700 may include a conductive metal oxide or a metal thin film.

상기 전도성 금속 산화물은 ITO-PET(Indium Tin Oxide-Polyethylene Terephthalate), IZO(Indium Zinc Oxide) 또는 IGZO(In-Ga-Zn-O)를 포함할 수 있다.The conductive metal oxide may include indium tin oxide-polyethylene terephthalate (ITO-PET), indium zinc oxide (IZO), or in-ga-zn-O (IGZO).

상기 금속 박막은 Au, Ag 또는 Ni을 포함할 수 있다. 또한, 플렉서블 게이트 전극은 소정의 광투과도, 전도성 및 플렉시빌리티(flexibility)를 가져야 하기 때문에 상기 금속박막의 두께는 1nm 내지 20nm가 바람직하다.
The metal thin film may include Au, Ag, or Ni. In addition, since the flexible gate electrode should have a predetermined light transmittance, conductivity and flexibility, the thickness of the metal thin film is preferably 1 nm to 20 nm.

제조예Manufacturing example

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널의 제조방법을 공정단계에 따라 나타낸 단면도들이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a transistor-based touch panel according to an embodiment of the present invention, according to process steps.

도 2a을 참조하면, 기판(100) 상에 소스 전극(200) 및 드레인 전극(300)을 형성한다. 상기 소스 전극(200) 및 드레인 전극(300)은 서로 이격되어 형성된다.Referring to FIG. 2A, a source electrode 200 and a drain electrode 300 are formed on the substrate 100. The source electrode 200 and the drain electrode 300 are formed spaced apart from each other.

상기 기판(100) 상에 표면에너지를 이용한 용액 공정(solution process)이나 프린팅 공정(printing process)을 이용하여 소스 전극(200) 및 드레인 전극(300)을 형성할 수 있다. 또한, 포토리소그래피 공정, 메탈 증착, 스퍼터링 또는 졸겔(sol-gel) 등 통상의 증착방법이거나 용액법 기반의 방법을 이용하여 형성할 수 있다.The source electrode 200 and the drain electrode 300 may be formed on the substrate 100 by using a solution process or a printing process using surface energy. In addition, it may be formed using a conventional deposition method such as a photolithography process, metal deposition, sputtering or sol-gel, or a solution-based method.

예를 들어, ITO 기판 상에 자기조립단분자 패턴을 형성하고, 상기 자기조립단분자 패턴이 구비된 기판 상에 전극 잉크를 도포하여 서로 이격된 소스 전극 및 드레인 전극을 형성한다. 상기 전극 잉크는 PEDOT-PSS의 전도성 고분자와 물을 혼합하여 제조하고, 상기 전극 잉크는 드랍법을 이용하여 상기 ITO 기판 상에 도포한다. 상기 도포 방법은 특별히 한정되지 않고 공지된 방법을 사용할 수 있다.For example, a self-assembled monomolecular pattern is formed on an ITO substrate, and electrode ink is applied onto a substrate provided with the self-assembled monomolecular pattern to form source and drain electrodes spaced apart from each other. The electrode ink is prepared by mixing a conductive polymer of PEDOT-PSS and water, and the electrode ink is applied onto the ITO substrate using a drop method. The said coating method is not specifically limited, A well-known method can be used.

도 2b를 참조하면, 상기 소스 전극(200) 및 드레인 전극(300)이 형성된 기판(100) 상에 반도체층(400)을 형성한다.Referring to FIG. 2B, the semiconductor layer 400 is formed on the substrate 100 on which the source electrode 200 and the drain electrode 300 are formed.

상기 반도체층(400)은 스퍼터링 또는 스핀코팅을 이용하여 형성할 수 있다.The semiconductor layer 400 may be formed using sputtering or spin coating.

예를 들어, 무기 반도체 물질인 ZnO 타겟을 이용하여 스퍼터링을 이용하여 반도체층을 형성한다.For example, a semiconductor layer is formed by sputtering using a ZnO target, which is an inorganic semiconductor material.

다른 예로써, 유기 반도체 물질인 P3HT을 솔루션 형태로 만들어 소스 전극 및 드레인 전극이 형성된 기판 위에 떨어뜨리고 고속으로 회전시켜 코팅하여 반도체층을 형성한다.As another example, P3HT, which is an organic semiconductor material, is formed in a solution form, dropped onto a substrate on which a source electrode and a drain electrode are formed, and then rotated and coated at a high speed to form a semiconductor layer.

도 2c를 참조하면, 상기 반도체층(400) 상에 절연체층(500)을 형성한다.Referring to FIG. 2C, an insulator layer 500 is formed on the semiconductor layer 400.

상기 절연체층(500)은 스퍼터링 또는 스핀코팅을 이용하여 형성할 수 있다.The insulator layer 500 may be formed using sputtering or spin coating.

예를 들어, PS를 솔루션 형태로 만들어 TIPS-펜타센 고분자층 상에 떨어뜨리고 스핀코팅을 이용하여 절연체층을 형성한다.For example, PS is formed into a solution, dropped onto a TIPS-pentacene polymer layer, and spin coating is used to form an insulator layer.

도 2d를 참조하면, 상기 절연체층(500) 상에 스페이서(600)를 형성할 수 있다.Referring to FIG. 2D, a spacer 600 may be formed on the insulator layer 500.

예를 들어, 절연체층 상에 UV 경화성 필름을 접착시킨다.For example, a UV curable film is adhered on an insulator layer.

도 2e를 참조하면, 상기 스페이서(600) 상에 플렉서블(flexible) 게이트 전극(700)을 형성한다.Referring to FIG. 2E, a flexible gate electrode 700 is formed on the spacer 600.

상기 플렉서블 게이트 전극(700)은 상기 스페이서(600)와 접합하고 절연체층(500)과 이격되어 배치된다.The flexible gate electrode 700 is disposed to be bonded to the spacer 600 and spaced apart from the insulator layer 500.

예를 들어, P3HT 절연체층과 IZO 게이트 전극 사이에 UV 경화성 필름을 각 모서리에 접착시켜서, 상기 절연체층과 게이트 전극 사이에 일정한 갭(gap)을 형성시킨다.For example, a UV curable film is adhered to each corner between the P3HT insulator layer and the IZO gate electrode to form a constant gap between the insulator layer and the gate electrode.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널의 on/off 상태를 나타낸 단면도들이다.3A and 3B are cross-sectional views illustrating an on / off state of a transistor based touch panel according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 플렉서블 게이트 전극(700)과 반도체층(400)에 각각 소정의 전압을 인가한다. 상기 반도체층(400)에 인가되는 전압은 소스 전극(200) 또는 드레인 전극(300)을 통해 공급될 수 있다. 스페이서(600)에 의해 플렉서블 게이트 전극(700)이 절연층(500)과 일정 거리가 띄어져 있기 때문에, 플렉서블 게이트 전극(700)에서 발생된 전계가 소스 전극(200) 및 드레인 전극(300) 사이의 채널에 미치는 영향이 작아 반도체층(400)에 채널이 형성되지 않는다. 따라서, 드레인 전극(300)과 소스 전극(200)에 소정의 전압이 인가하더라도 채널에 전류가 흐르지 않는 off 상태가 된다.Referring to FIG. 3A, a predetermined voltage is applied to the flexible gate electrode 700 and the semiconductor layer 400, respectively. The voltage applied to the semiconductor layer 400 may be supplied through the source electrode 200 or the drain electrode 300. Since the flexible gate electrode 700 is spaced apart from the insulating layer 500 by the spacer 600, an electric field generated in the flexible gate electrode 700 is between the source electrode 200 and the drain electrode 300. Since the influence on the channel is small, the channel is not formed in the semiconductor layer 400. Therefore, even when a predetermined voltage is applied to the drain electrode 300 and the source electrode 200, the channel is turned off in which no current flows.

도 3b를 참조하면, 상기 도 3a와 동일하게 플렉서블 게이트 전극(700) 및 반도체층(400)에 소정의 전압을 인가한다. 또한, 플렉서블 게이트 전극(700)에 일정한 압력을 가하면, 플렉서블 게이트 전극(700)의 유연성에 의하여 플렉서블 게이트 전극(700)이 절연층(500)에 닿게 된다. 이 때, 플렉서블 게이트 전극(700)에서 발생된 전계가 소스 전극(200) 및 드레인 전극(300) 사이의 채널에 미치는 영향이 커지게 되고 반도체층(400)에 채널이 형성된다. 따라서, 드레인 전극(300)과 소스 전극(200)에 전류가 흐르게 되는 on 상태가 된다.Referring to FIG. 3B, similarly to FIG. 3A, a predetermined voltage is applied to the flexible gate electrode 700 and the semiconductor layer 400. In addition, when a predetermined pressure is applied to the flexible gate electrode 700, the flexible gate electrode 700 contacts the insulating layer 500 due to the flexibility of the flexible gate electrode 700. In this case, the influence of the electric field generated by the flexible gate electrode 700 on the channel between the source electrode 200 and the drain electrode 300 is increased and the channel is formed in the semiconductor layer 400. Therefore, the current flows in the drain electrode 300 and the source electrode 200 to the on state.

이렇게 일정한 압력이 인가된 위치에서 드레인 전극(300)에 전류가 흐르게 되어 on 상태가 되고 상기 전류를 통하여 그 위치를 감지할 수 있게 된다.The current flows to the drain electrode 300 at the position where the constant pressure is applied, and the on state is detected, and the position can be sensed through the current.

한편, 본 발명의 일 실시예에 따른 트랜지스터 기반의 터치패널을 포함하는 디스플레이 장치를 설명한다.Meanwhile, a display device including a transistor based touch panel according to an embodiment of the present invention will be described.

상기 디스플레이 장치는 기판, 소스 전극, 드레인 전극, 반도체층, 절연체층, 스페이서 및 플렉서블 게이트 전극을 포함하고, 상기 플렉서블 게이트 전극과 상기 절연제층은 이격되어 배치된 것을 특징으로 하는 트랜지스터 기반의 터치패널 및 표시장치를 포함하고, 상기 표시장치는 상기 트랜지스터 기반의 터치패널에 대향하여 설치된다.The display device includes a substrate, a source electrode, a drain electrode, a semiconductor layer, an insulator layer, a spacer, and a flexible gate electrode, wherein the flexible gate electrode and the insulation layer are spaced apart from each other; And a display device, wherein the display device is provided to face the transistor-based touch panel.

표시장치에 쓰이는 능동 행렬(Active Matrix)처럼 각각의 위치마다 트랜지스터 기반의 터치패널을 배치한다. 따라서, 복수의 위치에 압력이 인가된 경우, 각각의 위치가 on 상태가 되어 그 위치를 감지할 수 있다.Like active matrix used in display devices, transistor-based touch panels are placed at each position. Therefore, when pressure is applied to a plurality of positions, each position is turned on to detect the position.

따라서, 멀티 터치 구현이 가능해지고 압력이 인가된 위치에만 on 상태가 되므로 에러율을 최소화할 수 있다.Therefore, the multi-touch implementation is possible and the ON rate is minimized because the ON state is applied only to the position where the pressure is applied.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the present invention is not limited to the disclosed exemplary embodiments, and various changes and modifications may be made by those skilled in the art without departing from the scope and spirit of the invention. Change is possible.

100: 기판 200: 소스 전극
300: 드레인 전극 400: 반도체층
500: 절연층 600: 스페이서
700: 플렉서블 게이트 전극100 substrate 200 source electrode
300: drain electrode 400: semiconductor layer
500: insulation layer 600: spacer
700: flexible gate electrode

Claims (10)

기판;
상기 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극이 형성된 기판 상에 형성된 반도체층;
상기 반도체층 상에 형성된 절연체층;
상기 절연체층 상에 형성된 스페이서; 및
상기 스페이서 상에 형성된 플렉서블 게이트 전극을 포함하고,
상기 절연체층과 상기 플렉서블 게이트 전극이 이격되어 배치된 것이 특징인 트랜지스터 기반의 터치패널.Board;
A source electrode and a drain electrode formed spaced apart from each other on the substrate;
A semiconductor layer formed on the substrate on which the source and drain electrodes are formed;
An insulator layer formed on the semiconductor layer;
A spacer formed on the insulator layer; And
A flexible gate electrode formed on the spacer,
And the insulator layer and the flexible gate electrode are spaced apart from each other. 기판;
상기 기판 상에 형성된 반도체층;
상기 반도체층 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극이 형성된 반도체층 상에 형성된 절연체층;
상기 절연체층 상에 형성된 스페이서; 및
상기 스페이서 상에 형성된 플렉서블 게이트 전극을 포함하고,
상기 절연체층과 상기 플렉서블 게이트 전극이 이격되어 배치된 것이 특징인 트랜지스터 기반의 터치패널.Board;
A semiconductor layer formed on the substrate;
A source electrode and a drain electrode formed spaced apart from each other on the semiconductor layer;
An insulator layer formed on the semiconductor layer on which the source electrode and the drain electrode are formed;
A spacer formed on the insulator layer; And
A flexible gate electrode formed on the spacer,
And the insulator layer and the flexible gate electrode are spaced apart from each other. 제1항 또는 제2항에 있어서,
상기 기판은 ITO 또는 IZO를 포함하는 트랜지스터 기반의 터치패널.The method according to claim 1 or 2,
The substrate is a transistor-based touch panel comprising ITO or IZO. 제1항 또는 제2항에 있어서,
상기 소스 전극 및 상기 드레인 전극은 IZO, IGZO, Au, Ag, Ni 및 전도성 고분자 중에서 선택되는 적어도 어느 하나를 포함하는 트랜지스터 기반의 터치패널.The method according to claim 1 or 2,
The source electrode and the drain electrode is a transistor-based touch panel including at least one selected from IZO, IGZO, Au, Ag, Ni, and a conductive polymer. 제1항 또는 제2항에 있어서,
상기 반도체층은 유기 반도체 물질 또는 무기 반도체 물질을 포함하는 트랜지스터 기반의 터치패널.The method according to claim 1 or 2,
The semiconductor layer is a transistor-based touch panel comprising an organic semiconductor material or an inorganic semiconductor material. 제5항에 있어서,
상기 유기 반도체 물질은 LCPBC, 폴리티오펜, 펜타센, 플로렌-비티오펜, P3HT, F8T2, PQT-12, 루테튬 비스프탈로시아닌, 툴륨 비스프탈로시아닌, 테트라시아노퀴노디메탄, C60 또는 C70이고, 상기 무기 반도체 물질은 ZnO, InO, GaO, SnO 또는 IGZO인 트랜지스터 기반의 터치패널.The method of claim 5,
The organic semiconductor material is LCPBC, polythiophene, pentacene, florene-bithiophene, P3HT, F8T2, PQT-12, lutetium bisphthalocyanine, thulium bisphthalocyanine, tetracyanoquinomimethane, C60 or C70, the inorganic Semiconductor materials are ZnO, InO, GaO, SnO or IGZO. 제1항에 또는 제2항에 있어서,
상기 절연체층은 유기 절연체 물질 또는 무기 절연체 물질을 포함하는 트랜지스터 기반의 터치패널.The method according to claim 1 or 2,
And the insulator layer comprises an organic insulator material or an inorganic insulator material. 제7항에 있어서,
상기 유기 절연체 물질은 PMMA, PVP, PVA 또는 PS이고, 상기 무기 절연체 물질은 Al2O3인 트랜지스터 기반의 터치패널.The method of claim 7, wherein
The organic insulator material is PMMA, PVP, PVA, or PS, and the inorganic insulator material is Al 2 O 3 . 제1항 또는 제2항에 있어서,
상기 플렉서블 게이트 전극은 전도성 금속 산화물 또는 1nm 내지 20nm 두께의 금속 박막을 포함하는 트랜지스터 기반의 터치패널.The method according to claim 1 or 2,
The flexible gate electrode is a transistor-based touch panel including a conductive metal oxide or a metal thin film having a thickness of 1nm to 20nm. 제9항에 있어서,
상기 전도성 금속 산화물은 ITO-PET, IZO 또는 IGZO를 포함하는 트랜지스터 기반의 터치패널.10. The method of claim 9,
The conductive metal oxide is ITO-PET, IZO or IGZO comprising a transistor-based touch panel.
KR1020110106588A 2011-10-18 2011-10-18 transistor-based touch panel KR101267353B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110106588A KR101267353B1 (en) 2011-10-18 2011-10-18 transistor-based touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110106588A KR101267353B1 (en) 2011-10-18 2011-10-18 transistor-based touch panel

Publications (2)

Publication Number Publication Date
KR20130042340A KR20130042340A (en) 2013-04-26
KR101267353B1 true KR101267353B1 (en) 2013-05-24

Family

ID=48441066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110106588A KR101267353B1 (en) 2011-10-18 2011-10-18 transistor-based touch panel

Country Status (1)

Country Link
KR (1) KR101267353B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004860A (en) * 2016-07-04 2018-01-15 삼성디스플레이 주식회사 Display substrate and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020312A (en) 2008-07-09 2010-01-28 Qinghua Univ Liquid crystal display screen using touch panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020312A (en) 2008-07-09 2010-01-28 Qinghua Univ Liquid crystal display screen using touch panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004860A (en) * 2016-07-04 2018-01-15 삼성디스플레이 주식회사 Display substrate and method of manufacturing the same
KR102537286B1 (en) * 2016-07-04 2023-05-30 삼성디스플레이 주식회사 Display substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130042340A (en) 2013-04-26

Similar Documents

Publication Publication Date Title
US10061416B2 (en) Touch control display device and a preparation method thereof
KR102082425B1 (en) Flat panel display device
JP5514439B2 (en) Flexible touch screen display
CN203689474U (en) Touch control structure of active matrix organic luminous display screen
US9640593B2 (en) Touch organic light emitting diode display device and manufacturing method thereof
CN103168335A (en) Touch switch
KR20110026764A (en) Display device and manufacturing method thereof
US9195271B2 (en) Touch panel, method of manufacturing the same, and display apparatus
US10204958B2 (en) Infrared detector, infrared detection sensor having an infrared detector and method of manufacturing the same
JP2008065225A (en) Thin-film transistor array, image display device using the same, and method for driving the image display device
US9946416B2 (en) Touch sensor device and display device including the same
KR20070013132A (en) Thin film transistor substrate and manufacturing method thereof
CN107765910B (en) Touch panel
KR20070054054A (en) Display device and manufacturing method
JP5439723B2 (en) Thin film transistor, matrix substrate, electrophoretic display device and electronic device
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP4388966B2 (en) Coordinate input device
KR101267353B1 (en) transistor-based touch panel
JP6191235B2 (en) Organic transistor and manufacturing method thereof
US9740323B2 (en) Touch sensor including nanowire array and method of fabricating the same
CN113193141B (en) Display panel and preparation method thereof
KR101541886B1 (en) Sensory device, display device and method for manufacturing display device
JP6123413B2 (en) Thin film transistor array and image display device
KR20150135612A (en) Apparatus for security sensors based on gas pressure and method for authentication based on gas pressure
KR101482551B1 (en) Array Substrate of Organic Thin Film Transistor Liquid Crystal Display Device and Method of Fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee